KR100362925B1 - 피드포워드 증폭기 - Google Patents

피드포워드 증폭기 Download PDF

Info

Publication number
KR100362925B1
KR100362925B1 KR1020000016563A KR20000016563A KR100362925B1 KR 100362925 B1 KR100362925 B1 KR 100362925B1 KR 1020000016563 A KR1020000016563 A KR 1020000016563A KR 20000016563 A KR20000016563 A KR 20000016563A KR 100362925 B1 KR100362925 B1 KR 100362925B1
Authority
KR
South Korea
Prior art keywords
amplifier
auxiliary
main
distortion
circuit
Prior art date
Application number
KR1020000016563A
Other languages
English (en)
Other versions
KR20000076993A (ko
Inventor
스즈키야스노리
노지마도시오
Original Assignee
가부시키가이샤 엔.티.티.도코모
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP09235599A external-priority patent/JP3827130B2/ja
Priority claimed from JP16331499A external-priority patent/JP3613447B2/ja
Application filed by 가부시키가이샤 엔.티.티.도코모 filed Critical 가부시키가이샤 엔.티.티.도코모
Publication of KR20000076993A publication Critical patent/KR20000076993A/ko
Application granted granted Critical
Publication of KR100362925B1 publication Critical patent/KR100362925B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3223—Modifications of amplifiers to reduce non-linear distortion using feed-forward
    • H03F1/3229—Modifications of amplifiers to reduce non-linear distortion using feed-forward using a loop for error extraction and another loop for error subtraction
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0261—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the polarisation voltage or current, e.g. gliding Class A
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0288—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers using a main and one or several auxiliary peaking amplifiers whereby the load is connected to the main amplifier using an impedance inverter, e.g. Doherty amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3223—Modifications of amplifiers to reduce non-linear distortion using feed-forward
    • H03F1/3229—Modifications of amplifiers to reduce non-linear distortion using feed-forward using a loop for error extraction and another loop for error subtraction
    • H03F1/3235—Modifications of amplifiers to reduce non-linear distortion using feed-forward using a loop for error extraction and another loop for error subtraction using a pilot signal

Abstract

검출한 주증폭기(23)의 왜곡 성분이 증폭하는 왜곡주입경로(15)를 가변감쇠기(27a), 가변위상기(28a), 제 1 보조증폭기(29a), 지연선(36), 위상반전회로 (37)로 되는 보조왜곡 검출회로(42)로 보조증폭기(29a)에서 생기는 왜곡을 검출하고, 이 왜곡을 가변감쇠기(27b), 가변위상기(28b), 제 2 보조증폭기(29b), 지연선 (39)으로 되는 보조왜곡제거회로(43)로 제거함으로써 증폭기 능률을 높인다.

Description

피드포워드 증폭기{FEEDFORWARD AMPLIFIER}
(발명의 배경)
본 발명은 주로 고주파대에서 사용되는 선형증폭기인 피드포워드 증폭기, 특히 전력효율을 고효율화한 것에 관한 것이다.
도 1에 피드포워드 증폭기의 원리적 구성을 도시한다. 피드포워드 증폭기는 주증폭기의 증폭전달경로(이하, 주증폭경로라 함; 11)와 제 1 선형 신호전달경로(이하, 제 1 선형경로라 함; 12)에 의해 구성되는 왜곡검출회로(13)와, 제 2 선형신호전달경로(이하, 제 2 선형경로라 함; 14)와 왜곡주입경로(15)에 의해 구성되는 왜곡제거회로(16)로 구성된다. 주증폭기의 증폭전달경로(11)에는 가변감쇠기(21), 가변위상기(22)와 주증폭기(23)의 직렬접속으로 구성된다. 제 1 선형경로(12)는 지연선(24)과 위상반전회로(25)의 직렬접속으로 구성된다. 제 2 선형경로(14)는 지연선(26)으로 구성된다. 그리고, 왜곡주입경로(15)는 가변감쇠기(27), 가변위상기(28)와 보조증폭기(29)의 직렬접속으로 구성된다. 피드포워드 증폭기 입력은 전력분배회로(31)에 의해, 주증폭기를 포함한 주증폭경로(11)와 제 1 선형경로(12)로 분배된다. 전력합성/분배기(32)는 주증폭경로(11)로부터의 신호와 제 1 선형경로(12)로부터의 신호의 합과 차를 생성하여 각각 제 2 선형경로(14)와 왜곡주입경로(15)에 부여한다. 피드포워드 증폭기 출력은 제 2 선형경로(14)와 왜곡주입경로(15)의 각 출력을 합성하는 전력합성기(33)에서 얻어진다.
따라서, 피드포워드 증폭기는 전단의 왜곡검출회로(13)로 주증폭기(23)에서 발생하는 왜곡성분(차성분)을 검출하고, 후단의 왜곡제거회로(16)로 주증폭기(23)에서 발생된 왜곡성분의 위상량과 진폭량을 조정하여 제 2 선형경로(14)를 통하여 부여되는 주증폭기(23)로부터의 출력신호에 주입함으로써 주증폭기(23)에서 발생하는 비선형왜곡을 제거한다. 일반적으로 피드포워드 증폭기의 비선형왜곡 개선량은 왜곡검출회로(13)의 가변감쇠기(21)와 가변위상기(22), 왜곡제거회로(16)의 가변감쇠기(27)와 가변위상기(28)와 보조증폭기(29)의 조정에 의해 좌우된다. 그 조정 등의 정도는 일본국 특허공개 1-198809「피드포워드 증폭기의 자동조정회로」에 개시되어 있다. 가령, 30dB이상의 왜곡 압축량을 얻기 위한 위상 및 진폭편차는 각각 ±2도이내 및 ±0.3dB이내이고, 왜곡검출회로(13) 및 왜곡제거회로(16)의 전송특성의 평형도 및 조정의 완전성에 대하여 엄격한 조건이 요구된다고 하겠다.
피드포워드 증폭기로 왜곡보상하는 것은 주증폭기(23)의 비선형 왜곡이다. 따라서, 보조증폭기(29)에서 발생하는 비선형왜곡은 회로구성상 원리적으로 피드포워드 증폭기에 의해 왜곡보상되지 않는다. 또, 상기 두 경로의 평형조건이 엄격하기 때문에 종래의 피드포워드 증폭기의 보조증폭기(29)에는 선형성이 요구되고 있다. 일반적으로 반도체 증폭소자를 사용한 증폭회로의 선형성을 높이는데는 동작조건을 이른 바 A급 바이어스로 하고, 증폭하는 신호의 피크전압 보다 포화출력전압을 충분히 크게 하고 있었다.
근년 무선장치의 소형경량화ㆍ경제화ㆍ저소비전력화 등이 요구되고 있다. 피드포워드 증폭기를 사용하는 무선장치에 있어서도 동일하다. 피드포워드 증폭기의 저소비전력화를 달성하기 위하여 주증폭기 및 보조증폭기의 고전력효율화가 필수적이다. 이에 따라 증폭기의 방열판 등을 소형화할 수 있고, 결과로서 무선장치의 소형화를 달성할 수 있다.
주증폭기의 고전력효율화는 B급 바이어스 조건의 푸시풀회로 등에 의해 가능하다. 주증폭기에서 생기는 비선형 왜곡은 종래의 피드포워드 증폭기에 의해 보상된다. 이에 비해, 피드포워드 증폭기의 왜곡주입경로(15)에 삽입되는 보조증폭기(29)의 전력효율을 높이는 것은 일반적으로 보조증폭기의 반도체 증폭소자를 소위 B급, C급 등 바이어스 조건으로 동작시킬 필요가 있다. 이들 바이어스 조건에 의해 생기는 비선형왜곡은 상기와 같이 피드포워드 증폭기로 원리적으로 보상될 수 없다. 따라서, 보조증폭기(29)의 고전력효율화는 피드포워드 증폭기의 왜곡보상능력을 저하시키는 문제가 있었다.
피드포워드 증폭기의 전원효율은 피드포워드 증폭기 출력전력과 피드포워드 증폭기 공급전력의 비로 표시할 수 있다. 가령, 문헌(노지마 토시오, 나타바시 쇼이치, 「이동통신용 초저 왜곡 다주파 공통증폭기」, 전자정보 통신학회 무선통신시스템 연구회 기술보고, RCS 90-4, 1989)에 따르면, 주증폭기의 포화출력전력을 100W, 보조증폭기의 포화출력전력을 주증폭기 포화출력의 1/8로 하고, 주증폭기와 보조증폭기의 반도체 증폭소자에 GaAs의 MESFET를 사용하여 주증폭기의 MESFET의 드레인 전압 12V, 드레인전류 20A, 보조증폭기의 MESFET의 드레인 전압 12V, 드레인 전류 5A로 하고, 모두 A급 바이어스 조건으로 1.5GHz대에서 동작시킨다고 하면, 피드포워드 증폭기에의 공급전력은 300W가 된다. 평균출력전력 백오프를 8dB, 왜곡제거회로내의 주증폭기 출력신호에 관한 손실을 무시하면 피드포워드 증폭기 출력은 약 15W정도가 된다. 따라서, 피드포워드 증폭기의 전원효율은 15/300에서 약 5%정도가 된다. 또, 주증폭기에 B급 푸시풀 등의 고효율 증폭회로를 사용하여 보조증폭기에 A급 증폭회로를 사용하더라도 고작 약 10%이하의 전원효율 밖에 얻어지지 않는다.
고출력전력증폭기의 고전력효율화를 달성하는 방법으로 W.H.Doherty, "A new high efficiency power amplifier for modulated waves", Pro. IRE, vol. 24, No.9, pp. 1163-1182, Sept. 1936에 포화출력전압이 다른 복수의 증폭회로에 의한 방법에 알려져 있다. 일반적으로 도허티(Doherty)법으로 알려지고, 중파 등의 방송국용 송신전력 증폭기 등에서 실용화되고 있다. Doherty법은 포화증폭을 행하는 증폭회로와 선형증폭을 행하는 증폭회로를 병렬로 구성한다. 포화증폭기는 평균전력 부근의 신호를 증폭하고, 선형증폭기로는 피크전력을 낳는 신호를 증폭한다. Doherty법은 포화증폭기에 의해 고전력효율 증폭을 가능하게 하고 있으나 회로구성상 선형증폭기에 입력할 신호도 포화증폭기에 입력함으로써 비선형 왜곡을 일으키는 문제가 있다. 또, 포화증폭기에서 생긴 비선형 왜곡은 회로구성상 보상되지 못한다.
피드포워드 증폭기의 전원효율을 높이기 위한 방법으로서, 주증폭기의 출력 백오프(포화출력전력과 동작점에 있어서의 출력전력의 차)를 작게 설정하는 방법이 있으나 공지와 같이 피드포워드 증폭기로 보상되는 비선형 왜곡은 주증폭기의 입력출력전력특성의 선형영역의 불완전성에 한정된다. 즉, 일반적으로 입력특성의 포화영역에서의 크리프 등에 의한 비선형왜곡을 피드포워드 증폭기로 보상할 수 없다.
(발명의 개요)
본 발명의 목적은 종래의 피드포워드 증폭기와 동등 이상의 왜곡보상능력을 가지면서 새로운 고전원효율 증폭을 가능하게 함으로써 피드포워드 증폭기의 고전원효율화를 달성함에 있다.
본 발명의 제 1 관점에 따르면, 왜곡주입 경로를 피드포워드 증폭기 구성으로 한다. 구체적으로는 보조증폭기를 주증폭기로 보고, 보조증폭기에 대한 왜곡검출회로와 왜곡주입회로를 사용한 왜곡주입경로로 한다. 이에 따라 보조증폭기에서 발생되는 비선형왜곡은 왜곡주입경로의 피드포워드 증폭기 구성에 의해 보상된다. 또, 보조증폭기를 A급 바이어스 이외의 B급, C급, D급, E급, F급 등에 의한 고전력효율 동작을 가능하게 한다.
본 발명의 제 2 관점에 따르면, 피드포워드 증폭기의 주증폭기를 서로 다른 복수의 증폭특성을 갖도록 구성하고, 입력신호의 레벨에 따라 실질적으로 증폭특성이 변화됨으로써 고전력효율화가 달성된다.
본 발명의 제 2 관점에 대하여 제 1 관점을 적용하고, 왜곡주입경로를 피드포워드 구성함으로써, 입출력전력특성의 충분한 선형성이 요구된 보조증폭기의 고전력효율화가 달성되고, 피드포워드 증폭기 전체의 전원효율의 고효율화를 달성한다. 이 경우, 다시 보조증폭기용 왜곡검출회로의 보조증폭기를 서로 다른 포화출력전력을 갖는 증폭회로를 병렬한 구성으로 함으로써 동일하게 피드포워드 증폭기의 전원효율의 고효율화를 달성한다.
도 1은 종래의 피드포워드 증폭기를 도시하는 블록도,
도 2는 제 1 형태의 발명 실시예를 도시하는 블록도,
도 3은 제 2 형태의 발명 실시예를 도시하는 블록도,
도 4a는 증폭회로(237a,237b)의 출력전력 대 입력전력 특성도,
도 4b는 전력효율 대 출력전력 특성도,
도 5는 도 2중의 주증폭기(23)의 구체예를 도시하는 블록도,
도 6은 제 1 형태의 발명과 제 2 형태의 발명을 조합시킨 실시예를 도시하는 블록도,
도 7은 도 5의 실시예의 변형예를 도시하는 블록도,
도 8은 제 3 형태 발명의 실시예를 도시하는 블록도,
도 9는 제 3 형태 발명의 다른 실시예를 도시하는 블록도,
도 10은 주증폭기(23)의 구체예를 도시하는 도면,
도 11a는 주증폭기의 출력전력 대 입력전력 특성도,
도 11b는 전력효율 대 입력전력 특성도,
도 11c는 전력효율 대 출력전력 특성도,
도 12는 주증폭기(23)의 다른 구체예를 도시하는 도면,
도 13은 제 1 형태의 발명과 제 3 형태의 발명을 조합시킨 실시예를 도시하는 블록도,
도 14는 제 1 형태의 발명과 제 3 형태의 발명을 조합시킨 다른 실시예를 도시하는 블록도,
도 15는 도 2 실시예에 평형조정을 위한 구성을 설정한 피드포워드 증폭기의 실시예를 도시하는 블록도,
도 16은 도 15의 피드포워드 증폭기의 변형실시예를 도시하는 블록도,
도 17은 도 15의 피드포워드 증폭기의 다른 변형실시예를 도시하는 블록도,
도 18은 도 15의 피드포워드 증폭기의 또 다른 변형실시예를 도시하는 블록도,
도 19는 도 3의 실시예에 제 1 및 제 2 파일럿 신호를 사용하여 루프 평행조정을 행하는 구성을 부가한 실시예를 도시하는 블록도,
도 20은 도 8 실시예에 제 1 및 제 2 파일럿 신호를 사용하여 루프 평행조정을 행하는 구성을 부가한 실시예를 도시하는 블록도.
(바람직한 실시예의 상세한 설명)
(제 1 실시예)
도 2에 본 발명의 제 1 실시예를 도시한다. 이 실시예는 종래의 피드포워드 증폭기에 있어서의 왜곡주입경로(15)의 보조증폭기(29)를 피드포워드 구성화한 것이다. 이하에 이것을 보조 피드포워드 증폭기라 한다. 왜곡주입경로(15)는 왜곡검출회로출력을 입력하는 전력분배기(35)와, 이 전력분배기(35)의 한쪽 출력이 공급되는 가변감쇠기(27a)와 가변위상기(28a)와 제 1 보조증폭기(29a)의 직렬접속에 의해 되는 경로와, 다른쪽 출력이 공급되는 지연회로(36)와 위상 반전회로(37)의 직렬접속으로 되는 경로와, 상기 두 경로의 출력 차 및 합을 합성하여 분배하는 전력합성/분배기(38)와, 이 전력합성/분배기(38)의 합출력이 입력되는 지연회로(39)를 구비한 경로와, 차출력이 입력되는 가변감쇠기(27b)와 가변위상기(28b)와 제 2 보조증폭기(29b)의 직렬접속으로 되는 경로와, 이들 두 경로의 출력을 합성하는 전력합성기(41)에 의해 달성된다.
이 왜곡주입경로(15)의 보조증폭기(29)의 피드포워드 구성화에 의해 제 1 보조증폭기(29a)에 A급 바이어스 이외의 동작조건으로 제 1 보조증폭기(29a)의 반도체 증폭소자를 고전력효율로 동작시키고, 이 고전력효율화에 의거하여 보조증폭기(29a)에서 새로이 생긴 왜곡성분을 가변감쇠기(27a), 가변위상기(28a), 제 1 보조증폭기(29a), 지연회로(36), 위상반전회로(37)로 되는 보조왜곡 검출회로(42)로 검출하며, 이 검출한 왜곡성분에서, 가변감쇠기(27b), 가변위상기(28b), 제 2 보조증폭기(29b), 지연선로(39)로 이루어진 보조왜곡제거회로(43)에 있어서, 제 1 보조증폭기(29a)에서 생긴 왜곡성분을 제거한다. 따라서, 제 1 보조증폭기(29a)의 고전력효율증폭을 가능하게 할 수 있다.
도 2의 실시예에 있어서의 왜곡주입경로는 보조증폭기의 피드포워드 구성화에 의해 제 1 보조증폭기(29a)를 포함한 보조증폭기용 왜곡검출회로(이하, 보조왜곡 검출회로라 함; 42)와 제 2 보조증폭기(29b)를 포함한 보조증폭기용 왜곡제거회로(이하, 보조왜곡 제거회로라 함; 43)로 구성된다. 이 보조 피드포워드증폭기(42+43)의 동작원리 자체는 종래의 피드포워드 증폭기의 동작원리와 아무 변화가 없다. 즉, 주증폭기(23)의 왜곡성분을 입력하고, 제 1 보조증폭기(29a)에서 새로 생긴 왜곡성분을 왜곡주입경로(15)의 보조왜곡검출회로(42)로 검출하고, 그 새로운 왜곡성분을 주증폭기의 왜곡성분에 아무 영향을 주지않고 왜곡주입경로(15)의 보조왜곡제거회로(43)로 제거한다. Doherty법의 결점으로, 포화출력이 낮은 증폭회로에서 비선형왜곡을 일으키나, 이 실시예에서는 피드포워드 증폭기의 왜곡검출회로 및 왜곡제거회로에 의해 출력 백오프의 저하에 따라 생기는 대역외 왜곡성분을 충분히 제거할 수 있다.
제 1 보조증폭기(29a)에 B급 푸시풀회로를 사용한 제 1 구체예에 대하여 설명한다. 도 2중의 제 1 보조증폭기(29a)에 B급 푸시풀 증폭회로를 사용하고 제 2 보조증폭기(29b)에 A급 증폭회로를 사용한다. 피드포워드 증폭기의 전원효율은 피드포워드 증폭기의 출력전력 대 피드포워드 증폭기에 공급한 전력의 비이다. 제 1 구체예에서는 주증폭기(23), 제 1 보조증폭기(29a), 제 2 보조증폭기(29b)를 사용하고 있기 때문에 이들의 출력전력 대 공급전력의 비가 된다. 여기서 상기 문헌에 의한 예와 같은 조건으로 이 구체예의 효과를 검토한다.
주증폭기(23)의 포화출력을 100W, 제 1 보조증폭기(29a)의 포화출력을 1/8로 하면 제 2 보조증폭기(29b)의 포화출력도 같이하여 제 1 보조증폭기(29a)의 포화출력의 1/8, 따라서 주증폭기(23)의 포화출력의 1/64라 생각될 수 있다. 이 경우, 주증폭기(23)를 B급 푸시풀 증폭회로, 드레인전압을 12V, 드레인전류를 10A, 제 1 보조증폭기(29a)의 드레인 전압을 10V, 드레인전류를 3A 정도로 할 경우, 제 2 보조증폭기(29b)의 드레인 전압을 10V로 하면 드레인전류는 0.3A 정도로 추정된다. 따라서, 제 1 구체예에 있어서의 피드포워드 증폭기에의 공급전력은 153W 정도로 종래의 약 절반이 되어, 전원효율은 10%정도로 종래의 배가 된다고 추정된다. 이같이, 제 1 보조증폭기(29a)에 B급 푸시풀을 사용하여 고전력효율 증폭을 행함으로써 피드포워드 증폭기 전체의 전력효율을 개선할 수 있다.
제 1 보조증폭기(29a)에 F급 증폭회로를 사용한 제 2 구체예에 대하여 설명한다. 주증폭기(23)에 B급 푸시풀 증폭회로로서 제 1 구체예와 같이 피드포워드 증폭기의 전원효율을 추정한다. 이 경우, 주증폭기(23)의 드레인 전압을 12V, 드레인전류를 10A, 제 1 보조증폭기(29a)의 드레인전압을 10V, 드레인전류를 2A 정도로 할 경우, 제 2 보조증폭기(29b)의 드레인 전압을 10V로 하면 드레인 전류는 0.3A 정도로 추정된다. 따라서, 제 1 구체예에 있어서의 피드포워드 증폭기에의 공급전력은 143W 정도가 되고, 제 1 구체예 보다 적어지고, 전원효율은 12% 정도로 향상된다고 추정된다. 이와 같이, 제 1 보조증폭기(29a)에 F급 증폭회로를 사용하여 고전력효율 증폭을 행함으로써 피드포워드 증폭기 전체의 전력효율을 개선할 수 있다.
제 1 보조증폭기(29a)에 C급 증폭회로를 사용한 제 3 구체예에 대하여 설명한다. 주증폭기(23)에 B급 푸시풀 증폭회로로서 제 1 구체예와 같이 피드포워드 증폭기의 전원변환효율을 추정한다. 이 경우, 주증폭기(23)의 드레인전압을 12V, 드레인전류를 10A, 제 1 보조증폭기(29a)의 드레인전압을 10V, 드레인전류를 2A 정도로 할 경우, 제 2 보조증폭기(29b)의 드레인 전압을 10V로 하면 드레인 전류는0.3A 정도로 추정된다. 따라서, 제 1 구체예에 있어서의 피드포워드 증폭기에의 공급전력은 143W 정도로 종래의 절반이 되고, 동일하게 전원효율은 12% 정도로 종래의 배가 된다고 추정된다. 이와 같이, 제 1 보조증폭기(29a)에 C급 증폭회로를 사용하여 고효율 증폭을 행함으로써 피드포워드 증폭기 전체의 전원효율을 개선할 수 있다.
(제 2 실시예)
도 3에 본 발명의 제 2 실시예를 도시한다. 이 제 2 실시예는 Doherty법에 따른 복수의 포화출력전력이 다른 증폭회로를 병렬구성함으로써 단일증폭회로로 구성한 경우에 비해 전원효율의 고효율화를 달성할 수 있다는 것을 이용한다. 즉, 이 제 2 실시예는 도 1에 도시된 종래의 피드포워드 증폭기에 있어서의 주증폭기(23)를 증폭특성이 다른 2개의 증폭회로(237a,237b)로 병렬구성한 것이다. 각 증폭회로(237a,237b)에의 전원공급은 증폭회로(237a)와 증폭회로(237b)가 다르다. 구체적으로는 증폭회로(237a)에는 직류전원(231)에서 직접 공급하나, 증폭회로(237b)에 인가하는 전압을 저항소자(238)에 의해, 증폭회로(237a)에 인가하는 전압보다 낮게 공급한다. 이에 따라 전자쪽이 후자보다 포화전압이 높은 증폭특성이 설정된다. 여기서, 증폭회로(237a,237b)에 사용되는 반도체 증폭소자의 타입은 동일하게 한다. 실제로는 다른 타입의 반도체 증폭소자를 사용하여도 된다.
이 전원공급이 다른 경우에 있어서의 증폭회로(237a,237b)의 입출력전력 관계를 도 4a에 도시한다. 도 4a로, 증폭회로(237a)의 포화출력전력 쪽이 증폭회로(237b)의 포화출력전력 보다 높다. 주증폭기(23)의 입력전력 크기에 따라서 증폭회로(237a) 또는 증폭회로(237b)에서의 전력증폭의 성질이 다르다. Doherty법과 같이 가령, 증폭회로(237b)에서는 평균전력부근의 신호를 증폭하고, 증폭회로(237a)에서는 평균전력보다 충분히 높은 신호를 증폭한다. 증폭회로(237a)에서 증폭되는 신호의 출현빈도에 의존하나 종래방법과 같이 충분히 높은 출력 백오프를 취하는 방법에 비해 증폭회로(237a)의 동작시간은 적어진다. 이는 주증폭기 입력신호의 진폭빈도 분포에 따라서 증폭회로의 전원효율을 높게할 수 있음을 뜻한다.
도 4b에 전력효율 대 출력전력 관계를 도시한다. 종래의 출력백오프를 취하는 방법과 비교하여 본 발명에 따른 피드포워드 증폭기는 전원효율이 높다고 할 수 있다. 또, 피크전력이 낮을때는 증폭회로(237a)에의 전압인가를 정지함으로써 더욱 주증폭기의 전원효율을 높일 수 있다.
그러나, 증폭회로(237b)에서는 충분한 출력 백오프를 취하지 않기 때문에 대역외 왜곡전력을 증가시켜 버리는 문제가 있으나, 피드포워드 구성에 의해 증폭회로(237b)에서 발생한 왜곡을 제거할 수 있다. 따라서, 종래의 주증폭기를 출력 백오프 법으로 설계한 경우보다 높은 전력효율을 달성하면서 종래와 동등의 왜곡보상능력을 가질 수 있다.
이같이, 제 2 실시예에 따르면, 피드포워드 증폭기의 주증폭기를 서로 다른 포화출력전력특성을 갖는 복수의 증폭회로를 병렬접속하여 구성한다. 포화출력전력은 증폭회로를 구성하는 반도체 증폭소자의 게이트전압, 베이스전압, 드레인전압 및 컬렉터전압의 조건에 따라 결정된다. 포화출력이 다른 복수의 증폭회로를 병렬로 구성함으로써 증폭회로의 입력신호의 피크 대 평균전력비에 따른 포화출력의 증폭회로를 선택할 수 있다. 이에 따라 단일 증폭회로 보다 전원효율을 개선할 수 있다.
도 5에 도 3의 제 2 실시예에 있어서의 주증폭기(23)의 변형 실시예를 도시한다. 주증폭기 입력신호는 방향성 결합기(232)에 의해 분기되고, 그 분기출력의 주증폭기 입력신호의 포락선을 포락선 검파회로(233)로 검파하고, 제어회로(234)로 DC/DC 컨버터(235a,235b)의 출력전압을 포락선 레벨에 따라 제어한다. 즉, 직류전원(231)의 출력전압이 DC/DC 컨버터(235a,235b)를 통하여 증폭회로(235a,235b)에 인가되고, DC/DC 컨버터(235a)의 출력전압보다 DC/DC 컨버터(235b)의 출력전압이 낮게되어 있다. 방향성결합기(232)의 다른 쪽의 출력신호는 방향성 결합기(236)로 분배되어 증폭회로(237a,237b)의 입력에 각각 공급되고, 증폭회로(237a,237b)의 각 출력은 방향성 결합기(238)로 합성되어 주증폭기(23)의 출력이 된다. 이 구성에 따라 도 3의 실시예에 비해, 대역외 왜곡성분을 더 발생시키지 않고 주증폭기(23)의 고전력효율증폭을 달성하고, 주증폭기 출력전력을 제어할 수 있는 이점을 갖는다.
도 6에 도 2의 제 1 실시예의 주증폭기(23)에 도 5의 증폭기를 적용한 경우의 실시예를 도시한다. 즉, 이 실시예는 주증폭기를 도 5에 도시된 증폭기 구성으로 하고, 왜곡 주입 경로를 도 2에 도시된 바와 같이 피드포워드 구성화한다. 이에 따라 제 1 보조증폭기(29a)에서 발생하는 왜곡성분을 보상가능하기 때문에 제 1 보조증폭기(29a)에 B급 등의 고효율 증폭가능한 동작조건을 적용할 수 있다. 이와 같이, 보조증폭기의 전력효율을 개선할 수 있기 때문에 피드포워드 증폭기의 전력효율을 더욱 개선할 수 있다.
도 7에 제 2 형태의 발명의 또 다른 실시예를 도시한다. 이 실시예는 도 6의 실시예에 있어서의 피드포워드 구성화된 왜곡 주입 경로중(15)의 제 1 보조증폭기(29a)에 도 5에 도시된 실시예에 의한 증폭회로를 적용한다. 즉 제 1 보조증폭기(29a)로서 병렬접속된 증폭회로(29a1,29a2)를 사용하여 직류전원(291)의 출력전압을 DC/DC 컨버터(2951,2952)에 의해 서로 다른 전압으로서 증폭회로(29a1,29a2)에 인가하고, 제 1 보조증폭기(29a)의 입력신호를 포락선 검파기(293)로 포락선 검파하고, 제어기(294)로 그 포락선 레벨에 따라 DC/DC 컨버터(2951,2952)의 출력전압을 제어한다. 이 구성에 의해 제 1 보조증폭기(29a)의 전원효율을 주증폭기(23)과 동일하게 개선할 수 있기 때문에 피드포워드 증폭기의 전원효율을 더욱 개선할 수 있다.
상기 실시예는 주증폭기(23) 및 보조증폭기(29a)의 증폭회로를 2개로 하고 있으나 둘 이상이라도 상기 실시예에서 용이하게 피드포워드 증폭기의 전원효율을 개선할 수 있다 하겠다.
(제 3 실시예)
제 3 형태의 발명 실시예를 도 8에 도시한다. 도 3, 5, 6, 7의 실시예에 있어서는 주증폭기(33)에 두개의 증폭기(237a, 237b)를 설치하고, 이들은 다른 증폭특성(다른 포화출력전력)으로 설정하고, 게다가 그 설정증폭특성(포화출력전력)을 입력신호레벨의 포락에 의해 제어할 경우를 도시하였으나 도 8의 실시예는 피드포워드 증폭기의 주증폭기(23)를 구성하는 하나의 반도체 증폭소자(237)의 포화전압을 입력신호레벨의 포락에 의해 제어한다. 전력분배기(31)에 의해 주증폭경로(11)에 분배된 입력신호는 방향성 결합기(232)를 통하여 포락선 검파회로(233)에 입력된다. 포락선 검파회로(233)는 여기서는 주파수 다운컨버터 등으로 구성된 수신기로 구성된다. 또는 피크전력을 검출하는 다이오드를 사용한 검출회로라도 관계없다. 포락선 검파회로(233)의 출력은 제어회로(234)에 입력된다. 제어회로(234)는 전력변환회로(235)를 제어한다. 전력변환회로(235)는 고전력효율의 DC/DC 컨버터, 또는 트랜지스터 등의 드로퍼라도 상관없다. 이 제어계통에 의해 주증폭기(23)의 반도체 증폭소자(237)에의 포화전압을 제어한다.
가변감쇠기(21)에의 입력신호를 포락선 검파회로(233)에 부여하는 대신, 주증폭기(23)에의 입력신호를 도 8 중의 파선표시와 같이 분배하여 포락선 검파회로(233)에 입력하여도 관계없다. 또, 도 9와 같이, 피드포워드 증폭기의 입력신호를 작성할 때에 있어서의 저주파단의 직교변환기 출력에서 분배하여 포락선 검파회로(233)에 입력하여도 된다. 따라서, 도 9의 실시예는 방향성 결합기(232)는 설치하지 않았으나 기타 구성은 도 8과 모두 같다.
주증폭기(23)를 구성하는 반도체 증폭소자의 전압을 제어함으로써 주증폭기(23)의 출력신호의 진폭과 위상이 변화된다. 이 변화는 왜곡 검출 회로(13)내의 평형성을 달성하도록 가변감쇠기(21)와 가변위상기(22)를 동적으로 제어함으로써 대응한다.
이와 같이 도 8(및 도 9)의 실시예에 있어서 제 1 실시예를 적용하여 보조증폭기를 피드포워드 구성화하여 보조증폭기의 발생하는 비선형 왜곡을 피드포워드 증폭기의 왜곡주입경로의 피드포워드 구성화에 의해 왜곡보상을 할 수 있고, 보조증폭기에 A급 바이어스 이외의 전원효율이 우수한 동작점의 바이어스 방법을 적용할 수 있고, 주증폭기의 반도체 증폭소자의 전압제어와 함께 전체의 전원효율의 고효율화를 도모할 수 있다.
도 10에 도 3, 5, 6, 7의 증폭회로, 도 7의 증폭회로(237a,237b), 도 7의 증폭회로(29a,29b) 및 도 8, 9의 주증폭기(23) 각각에 있어서의 드레인 전압제어의 실시예를 주증폭기(23)를 대표로 설명한다. 주증폭기(23) 입력은 입력정합회로(2371)를 통하여 제 1 단의 FET(2372)의 게이트에 공급되고, FET(2372)의 드레인출력은 단간(段間)정합회로(2373)를 통하여 제 2 단의 FET(2374)의 게이트에 공급되고, FET(2374)의 드레인출력은 단간정합회로(2375)를 통하여 제 3 단의 FET(2376)의 게이트에 공급되고, FET(2376)의 드레인출력은 출력정합회로(2377)를 통하여 주증폭기(23)의 출력이 된다. FET(2376)의 드레인에 DC/DC 컨버터(235)의 출력(VD)이 인가되고, FET(2372, 2374)의 각 드레인에는 고정의 드레인전압(VD1), 드레인전압(VD2)이 각각 인가되고, FET(2372, 2374, 2376)의 각 게이트에는 고정의 게이트 전압(VG1), 게이트전압(VG2), 게이트전압(VG3)이 인가되어 있다.
이와 같이 주증폭기(23)를 3단 FET(2372, 2374, 2376)에 의해 구성하고, 드레인 전압제어는 최종단의 FET(2376)에 대하여 행하는 것으로 하였으나, 일반적으로 증폭기는 다단으로 구성되기 때문에 어느 단계에서 제어하여도 상관없다. 도11a에 주증폭기(23)의 입력 대 출력전력의 특성을 도시한다. 드레인전압(VD)을 6, 8, 10V로 하였다. 도면중의 동작점이란 각 드레인전압에 대응하는 FET 동작점을 나타낸다. 도 11b에 입력전력 대 전력효율 특성을 도시한다. 조건은 도 11a와 동일하다. 도 11a와 11b에서 주증폭기(23)의 입력신호레벨에 따라서 드레인전압을 제어하는 것으로, 즉 입력전력이 작으면 드레인전압을 낮게 하는 것으로 주증폭기의 전력효율의 고효율화를 달성하고 있다. 도 11c에 출력전력에 대한 전력효율 특성을 도시한다. 종래의 고정된 드레인 전압으로, 실선표시와 같이 출력전력의 변동으로 급격히 전력효율을 저하시켜버리나, 본 발명은 파선표시와 같이 드레인전압제어에 의해 전력효율을 출력전력에 의하지 않고 어느 정도 고효율화할 수 있다.
상기 실시예는 FET에 대하여 설명하였으나 바이폴라 트랜지스터에 대해서도 동일하다.
바이어스 전압을 제어할 경우의 주증폭기(23) 구성의 실시예를 도 12에 도 10과 대응하는 부분에 동일 부호를 부기하여 표시한다. 도 12는 FET(2376)의 게이트전압 제어에 관한 실시예이다. 게이트 전압 제어에 의한 전력효율 개선 효과는 드레인 전압제어의 경우와 거의 같다. 게이트 전압의 제어는 도 12에 있어서 최종단의 FET(2376)로 행하고 있으나, 초단, 중간단에서 행하여도 된다. 게이트 전압제어를 행하는 DC/DC 컨버터(235)는 게이트 단자에 거의 전류가 흐르지 않기 때문에 캐패시터를 사용하는 구성 등 매우 간단히 할 수 있다. 상기 실시예는 FET에 대하여 설명하였으나 바이폴라 트랜지스터에 대해서도 동일하다.
드레인 전압제어에 비해, 게이트 전압 제어는 주증폭기(23)의 비선형 왜곡을 증대시킨다. 증대한 비선형 왜곡은 왜곡검출회로(13)내의 가변감쇠기(21)와 가변위상기(22)를 사용하여 캔셀하도록 적응 알고리즘 등으로 조정한다.
도 10 및 12에 도시된 바와 같이, 도 5∼9에 있어서의 주증폭기(23)내의 에미터 접지 또는 소스 접지의 반도체 증폭소자(237; 237a, 237b)의 컬렉터 단자 또는 드레인 단자에 전압변환회로에서 전압(VD)이 인가되고, 이 인가전압을 주증폭기 입력신호의 포락선에 따라서 항상 동작점이 전원효율의 높은 점에 있도록 제어한다. 이 증폭기의 동작에 의해 생기는 비선형왜곡은 피드포워드 증폭기의 기능에 따라 보상된다. 이에 따라 왜곡을 현저히 증가시키지 않고 주증폭기의 전력효율을 개선할 수 있다.
또는, 주증폭기(23)내의 에미터접지 또는 소스접지의 반도체 증폭소자(237; 237a, 237b)의 베이스단자 또는 게이트단자에 전압변환회로로부터의 전압(VD)을 인가하여 이 인가전압을 주증폭기 입력신호의 포락선에 따라서 제어할 경우도 동일하다.
도 2에 도시된 제 1 실시예의 제 1 보조증폭기(29a)를, 도 8에 도시된 제 3 실시예에 있어서의 주증폭기(23)와 동일하게 구성하여 반도체 증폭소자의 전압제어를 행하는 피드포워드 증폭기의 실시예를 도 13에 도시한다. 이 실시예는 도 2와 같이 왜곡주입경로(15)의 보조증폭기(29; 도 1)를 피드포워드 구성으로 하면 모두 이 보조 피드포워드 증폭기의 제 1 보조증폭기(29a)에 대한 인가전압을 DC/DC 컨버터(295)를 통하여 행하고 전력분배기(35) 출력신호를 방향성 결합기(292)로 분배하여 그 한쪽의 신호를 가변감쇠기(27a)에 공급하고, 다른쪽의 신호를 포락선 검파기(293)로 포락선 검파하여 그 포락선 레벨에 따라서 제어기(294)에 의해 DC/DC 컨버터(295)를 제어한다.
포락선 검파기(293)는 다이오드 등으로 구성되는 피크전력 검출회로라도 좋다. 검출된 신호에 따라 제어회로(294)는 DC/DC 컨버터(295) 또는 트랜지스터 드로퍼를 제어한다. 이에 따라 보조증폭기(29a)를 구성하는 반도체 증폭소자에의 전압을 제어한다. 도 13 중에 파선표시와 같이 보조증폭기(29a) 직전의 입력신호를 분배하고, 포락선 검파기(293)에 공급하여도 된다. 또, 도 12에 있어서의 보조증폭기(29a)에 대한 전압제어는 상기의 드레인 전압 제어 또는 게이트 전압 제어의 어느 것에도 대응할 수 있다.
도 14와 같이, 도 13의 실시예에 있어서 다시 주증폭기(23)를 도 8과 같이 전압제어가 행해지도록 구성하여도 된다. 이와 같이 주증폭기(23) 및 보조증폭기(29a)에의 전압제어는 개별제어회로로 독립하여 행한다. 또, 주증폭기(23)의 반도체 증폭소자(237) 및 보조증폭기(29a)에의 전압제어방법에 대해서는 FET이면 드레인 전압 및 게이트 전압의 어느 것을 제어하여도 된다. 또, 드레인 전압 및 게이트 전압을 동시에 제어하여도 된다. 이에 따라 드레인 전압 제어의 전력효율의 최적점과 게이트 전압 제어의 전원 효율의 최적점을 조합시켜 피드포워드 증폭기의 전원효율을 최적으로 할 수 있다. 동일하게 하여 바이폴라 트랜지스터이면 컬렉터전압 및 베이스전압의 어느 것을 제어하여도 된다. 또, 컬렉터전압 및 베이스전압을 동시에 제어하여도 된다. 이에 따라 컬렉터전압제어의 전력효율의 최적점과 베이스 전압 제어의 전력효율의 최적점을 조합시켜 피드포워드 증폭기의 전원효율을 최적으로 할 수 있다.
도 13, 14와 같이, 보조왜곡검출회로(42)의 보조증폭기(29a)를 구성하는 이미터 접지 또는 소스접지의 반도체 증폭소자의 컬렉터단자 또는 드레인 단자에 인가하는 전압 또는 베이스 단자 또는 게이트 단자에 인가하는 전압을 보조증폭기 입력신호에 따라서 제어함으로써 보조증폭기의 전원효율을 현저히 저하시키지 않고 보조증폭기의 전력효율을 개선할 수 있고, 피드포워드 증폭기 전체의 전원효율을 개선할 수 있다. 또, 보조증폭기(제 1 보조증폭기; 29a)를 A급 바이어스 이외의 B급, C급, E급, F급 등에 의한 고전력효율 동작을 가능하게 한다.
(제 4 실시예)
그런데, 상기 왜곡검출회로(13) 및 왜곡제거회로(16)는 등진폭, 등지연, 역위상이 되게 각 루프의 가변감쇠기와 가변위상기를 제어할 필요가 있다. 일반적으로 피드포워드 증폭기의 비선형 왜곡개선량은 이들 가변감쇠기와 가변 위상기의 조정에 의한 루프 평형성에 좌우된다. 그 조정 등의 정도는 일본국 특허출원공개 1-198809 「피드포워드 증폭기의 자동조정회로」에 개시되어 있다. 가령, 30dB 이상의 왜곡압축량을 얻기 위한 위상 및 진폭편차는 각각 ±2도이내 및 ±0.3dB이내이고, 왜곡검출회로 및 왜곡제거회로의 전송특성의 평형도 및 조정의 완전성에 대하여 엄격한 조건이 요구되고 있다 하겠다. 실제로는 왜곡검출회로 및 왜곡제거회로와의 각 회로의 평형성을 완전하게 유지하기는 쉽지 않다. 또, 설사 초기설정이 완전하더라도 주위온도, 전원 등의 변동에 따라 증폭기 특성이 변화되기 때문에 시간적으로 안정되게 양호한 평형성을 유지하기는 매우 곤란하다.
이 피드포워드 증폭기의 왜곡검출회로 및 왜곡제거회로의 완전한 평형성을 고정도로 유지하는 방법으로, 파일럿 신호를 사용한 자동조정방법이 알려져 있다. 가령, 일본국 특허출원공개 1-198809가 있고, 이들을 실용화한 장치로서 노지마 토시오, 나타바시 쇼이치, 「이동통신용 초저왜곡 다주파공통증폭기 …자기조정형 피드포워드 증폭기(SAFF-A)」, 전자정보통신학회, 무선통신시스템 연구회, RCS90-4, 1990이 알려져 있다.
이들 자동조정방법은 모두 종래의 주증폭기가 발생한 비선형 왜곡성분을 제거하는 피드포워드 증폭기에 적용되고 있다. 이하에 설명하는 제 4 실시예는 상기 왜곡주입경로를 피드포워드 구성화한 고효율 증폭가능한 피드포워드 증폭기의 실시예에 대하여 파일럿신호를 사용하여 자동조정가능하게 구성한 것이다.
도 15에 본 발명의 제 4 실시예를 도시한다. 도 15의 실시예는 3개의 파일럿 신호를 사용하여 왜곡검출회로(13), 왜곡제거회로(16), 보조왜곡검출회로(42) 및 보조왜곡제거회로(43)의 각 루프의 평형조정을 행할 경우이다. 이 실시예의 피드포워드 증폭기는 도 2의 실시예 구성에 다시,
증폭기 입력측에 제 1 파일럿신호(P1)를 발생하는 제 1 파일럿 신호발생기(45)와,
제 1 파일럿 신호(P1)를 증폭기 입력에 주입하는 방향성 결합기(46)와,
주증폭기(23)의 단사이에 주입하는 제 2 파일럿 신호(P2)를 발생하는 제 2파일럿 신호발생기(47)와,
왜곡주입경로(15)에서 제 1 파일럿 신호를 추출하는 방향성 결합기(48)와,
추출된 제 1 파일럿 신호(P1)의 레벨을 검출하는 제 1 파일럿 신호 검출기(49)와,
보조증폭기를 구성하는 보조 피드포워드 증폭기에 있어서의 보조왜곡검출 회로(42)의 제 1 보조선형경로(15a2)에 삽입된 가변감쇠기(17)와 가변위상기(18)와,
제 1 보조증폭기(29a) 단사이에 제 3 파일럿 신호(P3)를 주입하는 제 3 파일럿 신호발생기(51)와,
보조 피드포워드 증폭기의 왜곡주입경로(15b2)에서 제 2 파일럿 신호(P2)를 추출하는 방향성 결합기(52)와,
방향성 결합기(52)에 의해 추출된 제 2 파일럿 신호(P2)의 레벨을 검출하는 제 2 파일럿 신호 검출기(53)와,
보조 피드포워드 증폭기의 출력으로 제 3 파일럿 신호(P3)를 추출하는 방향성 결합기(54)와,
전력합성기(33) 출력으로 제 2 파일럿 신호(P2)를 추출하는 방향성 결합기(56)와,
방향성 결합기(56)에 의해 추출된 제 2 파일럿 신호의 레벨을 검출하는 제 2 파일럿 신호검출기(57)와,
제 1 파일럿 신호검출기(49), 제 2 파일럿 신호 검출기(53,57) 및 제 3 파일럿 신호검출기(55)가 검출한 레벨이 각각 최소가 되게 가변감쇠기와 가변위상기의 조(組)(21,22; 27a,28a; 27b,28b; 17,18)를 제어하는 제어부(34)를 포함하고 있다.
보조왜곡검출회로(42)는 가변감쇠기(27a), 가변위상기(28a), 제 1 보조증폭기(29a)를 포함한 제 1 보조증폭기 경로(15a1)와, 가변감쇠기(17), 가변위상기(18), 위상반전회로(37)를 포함한 제 1 보조선형경로(15a2)에 의해 구성되고, 이 보조왜곡검출회로(42)에 의해 제 1 보조증폭기(29a)에서 발생하는 왜곡성분을 검출한다. 지연선로(39)를 포함한 제 2 보조선형경로(15b1)와, 가변감쇠기(27b), 가변위상기(28b), 제 2 보조증폭기(29b)를 포함한 보조왜곡주입경로(15b2)에 의해 보조왜곡제거회로(43)가 구성되고, 보조왜곡검출회로(42)에 의해 검출한 왜곡성분을 제 2 보조선형경로(15b1)의 왜곡성분에 대하여 역위상,등진폭, 등지연으로 제 2 보조증폭기(29b)에서 전력합성기(41)에 주입하여 제 1 보조증폭기(29a)에서 발생한 왜곡성분을 제거한다.
이와 같이, 왜곡주입경로(15)의 보조증폭기(29)를 피드포워드 구성화함으로써 도 2의 제 1 실시예에서 설명한 바와 같이, 제 1 보조증폭기(29a)에 가령 A급 바이어스 이외의 동작조건(B급, C급, E급 또는 F급)으로 제 1 보조증폭기(29a)의 반도체 증폭소자를 고효율로 동작시켜, 이 고효율화에 의거하여 제 1 보조증폭기(29a)에서 새로이 생긴 왜곡성분을 보조왜곡 검출회로(42)로 검출하고, 이 검출한 왜곡성분으로 보조왜곡제거회로(43)에 있어서, 제 1 보조증폭기(29a)의 증폭출력 중의 제 1 보조증폭기(29a)에 생긴 왜곡성분을 제거한다. 따라서, 제 1 보조증폭기(29a)의 고전력효율 증폭을 가능하게 할 수 있다.
왜곡제거회로(16)의 지연선로(26)를 포함한 경로(14)와, 가변감쇠기(27a),가변위상기(28a), 제 1 보조증폭기(29a), 지연선로(39)를 포함한 경로(15a1-15b1)에 의해 형성되는 루프(즉 왜곡제거회로(16)의 루프)와, 보조왜곡 검출회로(42)의 루프 평형조정을 독립하여 달성하기 위하여 보조왜곡검출회로(42)에 가변감쇠기(17)와 가변위상기(18)를 새로 설치하고 있다.
이 실시예에 의한 피드포워드 증폭기는 3개의 파일럿 신호를 사용하여 왜곡검출회로(13), 보조왜곡검출회로(42), 보조왜곡제거회로(43), 왜곡제거회로(16)의 각 루프 평형을 이하 수순으로 달성한다.
스텝 1: 피드포워드 증폭기의 입력측에 삽입된 방향성 결합기(46)를 통하여 제 1 파일럿 신호 발생회로(45)에서 제 1 파일럿 신호(P1)를 왜곡검출회로(13)에 입력하고, 왜곡으로 검출된 제 1 파일럿 신호를 왜곡주입경로(15)에 삽입된 방향성 결합기(48)에 의해 추출하고, 그 제 1 파일럿 신호의 레벨을 제 1 파일럿 신호 검출기(49)로 검출한다. 그 검출레벨이 최소가 되게 제어부(34)에 의해 가변감쇠기(21)의 감쇠량과 가변위상기(22)의 위상량을 제어하여 왜곡검출회로(13)의 루프평형을 달성한다.
스텝 2: 제 2 파일럿 신호 발생기(47)로부터의 제 2 파일럿 신호(P2)를 주증폭기(23)에 주입하고, 보조왜곡검출회로(42)가 왜곡으로 검출한 제 2 파일럿 신호를 왜곡주입경로(15b2)에 삽입된 방향성 결합기(52)에 의해 추출하고, 그 제 2 파일럿 신호의 레벨을 제 2 파일럿 신호 검출기(53)로 검출한다. 그 검출레벨이 최소가 되게 제어부(34)에 의해 가변감쇠기(17)와 가변위상기(18)를 제어하고, 이에 따라 보조왜곡검출회로(42)의 루프 평형을 달성한다. 그때의 가변감쇠기(27a)와 가변감쇠기(17)의 감쇠량의 상대관계(값의 차), 및 가변위상기(28a)와 가변위상기(18)의 위상량의 상대관계(값의 차)를 유지해 둔다.
스텝 3: 제 3 파일럿 신호 발생기(51)로부터의 제 3 파일럿 신호(P3)를 제 1보조증폭기(29a)에 주입하고, 보조왜곡제어회로(43)의 출력측에 삽입된 방향성 결합기(54)에 의해 추출된 제 3 파일럿 신호의 레벨을 제 3 파일럿 신호 검출기(55)에 의해 검출하고, 그 검출레벨이 최소가 되게 제어부(34)가 가변감쇠기(27b)와 가변위상기(28b)를 제어함으로써 보조왜곡제거회로(43)의 루프 평형을 달성한다.
스텝 4: 제 2 파일럿 신호(P2)를 주증폭기(23)에 주입하고, 피드포워드 증폭기의 출력측에 삽입된 방향성 결합기(56)에서 추출된 제 2 파일럿 신호의 레벨을 제 2 파일럿 신호 검출기(57)에 의해 검출한다. 그 제 2 파일럿 신호 검출레벨이 최소가 되게 제어부(34)에 의해 가변감쇠기(27a)와 가변위상기(28a)를 제어하나, 이때, 스텝 2에서 유지한 가변감쇠기(27a) 및 가변위상기(28a)와의 상대관계를 유지하게 가변감쇠기(17)와 가변위상기(18)도 연동하여 제어한다. 이에 따라 왜곡검출회로(16)의 루프 평형을 달성한다.
상기 일련의 스텝 2, 3, 4는 반복실행하여도 된다.
주증폭기(23) 및 제 1 보조증폭기(29a)에의 제 2 및 제 3 파일럿 신호의 주입은, 가령 이들 증폭기를 도 10 또는 12에 도시된 다단증폭소자로 구성할 경우, 증폭소자간에 접속된 하나의 단간정합회로, 가령 2375에서 행해진다. 구체적으로는, 일반적으로 단간정합회로는 입력정합회로와 출력정합회로의 직렬접속으로 구성되어 있으므로 그 접속점에 파일럿 신호를 주입하면 된다.
도 16에 4개의 파일럿 신호를 사용하여 평형조정을 행하는 다른 실시예를 도시하고, 도 15와 대응하는 부분은 동일 번호를 부기하고 있다. 도 15의 실시예는 왜곡제거회로(16)의 루프와 보조왜곡검출회로(42)의 루프조정에 제 2 파일럿 신호를 공용하였으나, 이 실시예는 보조왜곡검출회로(42)의 루프조정을 위하여 제 4 파일럿 신호(P4)를 발생하는 제 4 파일럿 신호 발생기(62)와, 그 제 4 파일럿 신호(P4)를 보조왜곡검출회로(42)의 입력에 결합하는 방향성 결합기(61)와, 도 15에 있어서의 제 2 파일럿 신호 검출기(53) 대신 제 4 파일럿 신호검출기(53)가 새로이 설치되어 있다.
제 4 파일럿 신호 발생기(62)로부터의 제 4 파일럿 신호(P4)가 방향성 결합기(61)를 통하여 보조왜곡검출회로(42)의 전력분배기(35)에 입력된다. 방향성 결합기(52)에서 제 4 파일럿 신호가 추출되고, 제 4 파일럿 신호 검출기(53')로 그 제 4 파일럿 신호의 레벨이 검출된다. 제어부(34)는 이 검출된 제 4 파일럿 신호의 레벨을 최소가 되게 가변감쇠기(17)와 가변위상기(18)를 제어한다. 그 밖의 구성은 도 15의 경우와 같다.
이같이 도 16의 실시예에 따른 피드포워드 증폭기는 4개의 파일럿 신호를 사용하여 왜곡검출회로(13), 보조왜곡검출회로(42), 보조왜곡제거회로(43) 및 왜곡제거회로(16)의 각 루프 평형을 달성한다. 그 조정순서는 도 15의 경우와 같다.
도 17에 도 15 실시예의 변형실시예를 도시하고, 도 15와 대응하는 부분에 동일 부호를 부기한다. 이 실시예의 피드포워드 증폭기에서는 왜곡제거회로(16)의 루프 평형조정을 행하기 위한 가변감쇠기(27)와 가변위상기(28)를보조증폭기경로(15a1)가 아니고 피드포워드 보조증폭기(42+43) 밖에서 왜곡주입경로(15)에 삽입하고 있다. 여기서는 전력합성/분배기(32)에서 분배된 왜곡성분을 가변감쇠기(27)와 가변위상기(28)를 통하여 보조왜곡검출회로(42)의 전력분배기(35)에 입력되고, 전력분배기(35)에서 분배된 한쪽 신호는 지연선로(64)와 제 1 보조증폭기(29a)를 포함한 제 1 보조증폭기 경로(15a1)에, 분배된 다른쪽 신호는 가변감쇠기(17)와 가변위상기(18)와 위상반전회로(37)를 포함한 제 1 보조선형경로(15a2)에 각각 입력된다. 이들 2개의 경로 출력은 전력합성/분배기(38)에 공급된다. 기타는 도 15와 같다.
이 실시예에 의한 피드포워드 증폭기에 있어서의 3개의 파일럿 신호를 사용한 왜곡검출회로(13), 왜곡제거회로(16), 보조왜곡검출회로(42) 및 보조왜곡제거회로(43)의 각 루프 평형조정수순은 다음과 같다.
스텝 1: 피드포워드 증폭기의 입력측에 삽입된 방향성 결합기(46)를 통하여 제 1 파일럿 신호 발생회로(45)에서 제 1 파일럿 신호(P1)를 왜곡검출회로(13)에 입력하고, 왜곡으로 검출된 제 1 파일럿 신호를 왜곡주입경로(15)에 삽입된 방향성 결합기(48)에 의해 추출하고, 그 제 1 파일럿 신호의 레벨을 제 1 파일럿 신호 검출기(49)로 검출한다. 그 검출레벨이 최소가 되게 제어부(34)에 의해 가변감쇠기(21)의 감쇠량과 가변위상기(22)의 위상량을 제어하여 왜곡검출회로(13)의 루프 평형을 달성한다.
스텝 2: 제 2 파일럿 신호 발생기(47)로부터의 제 2 파일럿 신호(P2)를 주증폭기(23)에 주입하고, 왜곡검출회로(42)가 왜곡으로서 검출한 제 2 파일럿 신호를보조왜곡주입경로(15b2)에 삽입된 방향성 결합기(52)에 의해 추출하고 그 제 2 파일럿 신호의 레벨을 제 2 파일럿 신호 검출기(53)로 검출한다. 그 검출레벨이 최소가 되게 제어부(34)에 의해 가변감쇠기(17)와 가변위상기(18)를 제어하고, 이에 따라 보조왜곡검출회로(42)의 루프 평형을 달성한다.
스텝 3: 제 3 파일럿 신호 발생기(51)로부터의 제 3 파일럿 신호(P3)를 제 1 보조증폭기(29a)에 주입하고, 보조왜곡제거회로(43)의 출력측에 삽입된 방향성 결합기(54)에 의해 추출된 제 3 파일럿 신호의 레벨을 제 3 파일럿 신호 검출기(55)에 의해 검출하고, 그 검출레벨이 최소가 되게 제어부(34)가 가변감쇠기(27b)와 가변위상기(28b)를 제어함으로써 보조왜곡제거회로(43)의 루프평형조정을 달성한다.
스텝 4: 제 2 파일럿 신호(P2)를 주증폭기(23)에 주입하고, 피드포워드 증폭기의 출력측에 삽입된 방향성 결합기(56)에서 추출된 제 2 파일럿 신호의 레벨을 제 2 파일럿 신호 검출기(57)에 의해 검출한다. 그 제 2 파일럿 신호 검출레벨이 최소가 되게 제어부(34)에 의해 가변감쇠기(27a)와 가변위상기(28a)를 제어한다. 이에 따라 왜곡검출회로(16)의 루프평형을 달성한다.
이와 같이, 도 15, 16의 실시예에 있어서의 가변감쇠기(27a) 및 가변위상기(28a)를 보조왜곡검출회로(42)의 제 1 보조증폭기경로(15a1)에서 제거하고, 보조왜곡검출회로(42)의 입력측에 가변감쇠기(27) 및 가변위상기(28)로서 삽입했기 때문에 제 2 파일럿 신호 검출레벨에 의거한 가변감쇠기(27) 및 가변위상기(28)의 제어를 행하여도 보조왜곡검출회로(42)의 평형상태는 붕괴되지 않는다. 따라서, 각 루프의 평형조정을 독립적으로 실행할 수 있다.
도 18에 도시된 실시예는 도 17 실시예에 있어서, 보조왜곡검출회로(42)의 루프 평형조정시에, 제 2 파일럿 신호를 사용하지 않고 도 16의 실시예와 같이 제 4 파일럿 신호를 사용하도록 구성한 것으로, 도 17과 대응하는 부분에 동일 부호를 부기한다. 도 18의 실시예는 가변위상기(28)와 전력분배기(35) 사이에 방향성 결합기(61)가 삽입되고, 그 방향성 결합기(61)를 통하여 제 4 파일럿 신호 발생기(62)로부터의 제 4 파일럿 신호(P4)가 전력분배기(35)에 공급된다. 방향성 결합기(52)를 통하여 제 4 파일럿 신호 검출기(53')로 제 4 파일럿 신호의 레벨이 검출되고, 제어부(34)에 의해 그 검출된 레벨을 최소로 하도록 가변감쇠기(17)와 가변위상기(18)를 제어한다. 기타는 도 17과 같다.
이 실시예에 따른 피드포워드 증폭기는 도 17실시예와 같이 보조왜곡검출회로(42)의 루프조정수단인 가변감쇠기(17) 및 가변위상기(18)는 왜곡검출회로(16)의 루프조정수단으로서의 가변감쇠기(27) 및 가변위상기(28)와 서로 공용되고 있기 때문에 보조왜곡검출회로(42)의 루프 평형과 왜곡제거회로(16)의 루프평형은 독립적으로 달성된다.
이와 같이, 도 15 내지 도 18의 실시예는 왜곡주입경로를 피드포워드 구성화에 의해 보조증폭기를 고효율화할 수 있고, 그 고효율화에 따라 발생한 왜곡성분을 제거할 수 있다. 또, 이 왜곡주입경로의 피드포워드 구성화에 의해 존재하는 4개의 루프 평형성을 각각 파일럿 신호를 사용하여 그 레벨을 최소로 하도록 각 루프의 가변감쇠기와 가변위상기를 제어함으로써 주증폭기가 발생하는 왜곡성분의 보상과 제 1 보조증폭기가 발생하는 왜곡성분의 보상을 가능하게 하고, 제 1 보조증폭기의반도체 증폭소자에 A급 바이어스 조건 이외의 고효율 증폭의 동작조건을 적용할 수 있다.
(제 5 실시예)
도 15 내지 18의 실시예는 왜곡제거회로(16)의 보조증폭기를 피드포워드 증폭기로 구성한 경우의 실시예에, 다시 각 루프의 평행조정을 행하기 위한 구성을 부가한 예를 도시하였으나, 도 3, 8 및 9의 실시예에 루프의 평행조정을 행하기 위한 구성을 부가할 경우는 종래 알려져 있는 방법을 적용하면 되고, 그 예를 다음에 제시한다.
도 19는 도 3의 실시예에 제 1 파일럿 신호와 제 2 파일럿 신호를 사용하여 루프의 평행 조정을 행하도록 구성한 실시예를 도시한다. 제 1 파일럿 신호 발생기(45)로부터의 제 1 파일럿 신호(P1)는 방향성 결합기(46)를 통하여 전력분배기(31)에 입력된다. 왜곡제거회로(16)의 왜곡주입경로(15)에 삽입된 방향성 결합기(48)에서 제 1 파일럿 신호를 추출하고, 그 레벨을 제 1 파일럿 신호 검출기(49)로 검출하고, 그 검출레벨이 최소가 되게 제어부(34)에 의해 가변감쇠기(21)와 가변위상기(22)를 제어한다. 다음에, 제 2 파일럿 신호 발생기(47)로부터의 제 2 파일럿 신호(P2)는 주증폭기(23) 입력측에 있어서 주증폭경로(11)에 삽입된 방향성 결합기(58)를 통하여 주증폭기(23)에 입력된다. 전력합성기(33)의 출력측에 삽입된 방향성 결합기(56)에서 제 2 파일럿 신호를 추출하고, 그 레벨을 제 2 파일럿 검출기(57)에 의해 검출한다. 그 검출된 제 2 파일럿 신호의 레벨이 최소가 되게 제어부(34)는 가변감쇠기(27)와 가변위상기(28)를 제어한다.
도 20은 도 8 실시예에 대하여 도 19의 경우와 같이 제 1 파일럿 신호와 제 2 파일럿 신호에 의해 루프평행조정을 행하는 구성을 부가한 것이다. 이 예에서는 1개의 증폭기(237)의 포화전압을 입력신호 포락에 의해 제어하는 구성으로 되어 있고, 제 2 파일럿 신호는 증폭기(237)에 주입된다. 평행조정은 도 19의 경우와 같으므로 설명을 생략한다. 도 9의 실시예에 대해서도 동일하게 제 1 파일럿 신호 및 제 2 파일럿 신호를 사용하여 왜곡검출회로(13)와 왜곡제거회로(16)의 루프 평행을 제어하는 구성을 부가할 수 있다.
상기 도 15∼20의 각 실시예에 있어서의 제어부(34)의 제어 알고리즘으로는 종래 사용되는 섭동법, 최소자승추정 등의 적응 알고리즘을 적용할 수 있다. 일반적으로 피드포워드 증폭기의 루프 평형성은 전원 전압의 변동, 장치온도의 변화 등에 따라 변동한다. 그 변동시간률은 비교적 늦다. 이때문에, 최적치로 수속하는데 시간이 걸리는 제어알고리즘이라도 본 발명의 피드포워드 증폭기의 제어에 충분히 대응될 수 있다.
상기 각 실시예에 있어서, 가변감쇠기는 가령 전압가변 저항기와 같은 전기적으로 저항치가 제어가능한 소자를 포함한 회로로 구성되고, 또 가변위상기도, 가령 전압가변용량소자와 같은 전기적으로 캐패시턴스가 제어가능한 소자를 포함한 회로로 구성된다. 이들 가변감쇠기 및 가변위상기는 제어부(34)에 의해 상기 제어수순을 실행하는 제어프로그램에 따라 전기적으로 제어한다.
도 15∼18 및 20의 실시예는 제 2 파일럿 신호(P2)는 주증폭기(23) 단사이에주입되고 있고, 이 주입방법이 가장 간단하고 바람직하다. 원리적으로는 제 2 파일럿 신호 주증폭경로(11)의 어디에 주입하여도 되나, 주증폭기(23)의 단사이 이외라면, 도 19에 도시된 바와 같이 주증폭기(23)의 입력측에 방향성 결합기를 통하여공급하는 것이 바람직하다. 도 15∼18의 실시예에 있어서의 제 3 파일럿 신호(P3)에 대해서도 동일하게 보조증폭기용 경로(15a1)의 어디에 주입하여도 된다.
도 15∼20에 있어서의 각 파일럿 신호(P1, P2, P3 및 P4)에 대해서는 각각 다른 주파수로 설정된 무변조파, 또는 다른 변조파에 의한 동일 주파수의 이송파를 변조한 것으로 설정되고, 또는 각각 다른 확산부호에 의한 동일 이송파의 확산변조의 어느 쪽이라도 좋다. 무변조파를 사용하는 파일럿 신호를 검출하는 파일럿 신호 검출기는 협대역의 레벨검사기에 의해 구성된다. 가령, 대역통과 필터로 제한하여 그 필터출력을 다이오드 등의 레벨 검출기로 검파하는 구성이다. 변조파를 사용하는 파일럿 신호를 검출하는 파일럿 신호 검출기는 파일럿 신호의 대역을 베이스밴드대로 주파수 변환하는 주파수 변환기와, 주파수 변환된 베이스밴드신호를 복조하는 복조기로 구성된다. 무변조파에 의해 파일럿 신호에 비해, 변조파에 의한 파일럿 신호는 파일럿 신호를 복조하기 위하여 각종 간섭, 잡음 등에 대한 등화처리, 오류정정처리 등을 적용할 수 있다. 이때문에 더 적은 파일럿 신호 전력으로 각 루프의 평형을 달성할 수 있다. 확산부호를 사용하는 파일럿 신호를 검출하는 파일럿 신호 검출기는 파일럿 신호 대역을 베이스밴드대에 주파수 변환하는 주파수 변환기와, 주파수 변환된 베이스밴드 신호를 역확산 처리하는 역환산기와, 그 신호를 복조하는 복조기로 구성된다. 이와 같이하여 본 발명의 피드포워드 증폭기의 자동조정장치는 각종 파일럿 신호에 적용된다.
이상 설명한 바와 같이, 본 발명의 제 1 관점에 의하면, 피드포워드 증폭기의 보조증폭기를 피드포워드 구성화함으로써 보조증폭기에 의해 발생되는 왜곡성분을 제거할 수 있으므로 보조 피드포워드 증폭기의 제 1 보조증폭기에 A급 이외의 고능률증폭을 행하게 하여도 그에 따라 생기는 왜곡을 제거할 수 있다. 따라서, 고전원효율 피드포워드 증폭기가 실현된다.
본 발명의 제 2의 관점에 의하면, 피드포워드 증폭기의 주증폭기가 복수의 증폭특성을 갖도록 구성하고, 입력신호에 따라서 증폭특성이 변경됨으로써 전원효율을 높일 수 있다.
따라서, 본 발명의 제 1 및/또는 제 2 관점을 적용한 피드포워드 증폭기는 저소비 전력화가 가능하고, 그만큼 증폭장치의 소형화가 가능하다.

Claims (17)

  1. 삭제
  2. 증폭기 출력의 왜곡성분을 검출하고, 그 왜곡성분을 증폭기 출력에 주입하여 왜곡성분을 상쇄하는 피드포워드 증폭기로서,
    주증폭기를 포함하고 입력신호를 증폭하여 전달하는 주증폭경로와, 입력신호를 선형으로 전달하는 제 1 선형경로와, 그들 경로에 입력신호를 분배하는 주증폭기용 전력분배기와, 상기 주증폭경로와 상기 제 1 선형경로의 출력을 합성하여 그들의 합성분과 차성분을 주증폭기 주신호성분과 주증폭기 왜곡성분으로 출력하는 전력합성/분배기를 포함하는 주증폭기용 왜곡검출회로와,
    상기 주신호성분이 입력되고, 그것을 선형으로 전달하는 제 2 선형경로와, 보조증폭수단을 포함하고 상기 주증폭기 왜곡성분을 증폭하여 전달하는 주증폭기용 왜곡주입경로와, 상기 제 2 선형경로의 출력에 상기 주증폭기용 왜곡주입경로의 출력을 합성하여 출력하는 주증폭기용 전력합성기를 포함하는 주증폭기용 왜곡제거회로를 포함하고,
    상기 주증폭기는,
    상기 주증폭경로의 신호를 증폭하는 주증폭기용 반도체증폭소자와,
    상기 주증폭기용 반도체증폭소자에 인가하는 전압을 변화시키는 주증폭기용 전압변환회로와,
    상기 주증폭기에 입력된 신호의 포락선 성분을 검출하는 주증폭기용 검파회로와,
    상기 주증폭기용 검파회로의 출력신호에 응답하여 상기 주증폭기용 전압변환회로를 제어하고 이에 따라 상기 주증폭기에 복수의 증폭특성을 형성하는 주증폭기용 제어회로를 포함하는 것을 특징으로 하는, 피드포워드 증폭기.
  3. 제 2 항에 있어서, 상기 주증폭기는 서로 병렬로 접속되고 포화출력이 다른 복수의 증폭기를 포함하는 것을 특징으로 하는 피드포워드 증폭기.
  4. 제 2 항에 있어서, 상기 주증폭기용 반도체증폭소자는 접지된 소스 또는 에미터와, 상기 전압이 인가되는 드레인 단자 또는 컬렉터 단자를 갖고, 상기 인가전압을 변환시키는 것에 의해 변화되는 증폭특성을 갖는 것을 특징으로 하는 피드포워드 증폭기.
  5. 제 2 항에 있어서, 상기 주증폭기용 반도체증폭소자는 접지된 소스 또는 에미터와, 상기 전압이 인가되는 게이트 단자 또는 베이스 단자를 갖고, 상기 인가전압을 변화시키는 것에 의해 변화되는 증폭특성을 갖는 것을 특징으로 하는 피드포워드 증폭기.
  6. 제 5 항에 있어서, 상기 주증폭기는 소스 접지 또는 에미터 접지되고, 상기 주증폭경로의 신호를 증폭하는 또 하나의 주증폭기용 반도체 증폭소자와, 상기 또 하나의 주증폭기용 반도체 증폭소자의 게이트단자 또는 베이스단자에 인가하는 전압을 변화시키는 또 하나의 주증폭기용 전압변환회로를 포함하고, 상기 주증폭기용 제어회로는 상기 주증폭기용 검파회로의 출력신호에 따라서 상기 주증폭기용 전압변환회로 및 상기 또 하나의 주증폭기용 전압변환회로를 제어하여 그에 따라 상기 주증폭기용 반도체 증폭소자 및 상기 또 하나의 주증폭기용 반도체 증폭소자의 게이트단자 또는 베이스 단자에 주는 전압을 변화시키고 상기 증폭특성을 변화시킴으로써 상기 복수의 증폭특성을 형성하고 있는 것을 특징으로 하는 피드포워드 증폭기.
  7. 제 2 항 내지 6 항중 어느 한항에 있어서, 상기 보조증폭수단은,
    상기 주증폭기 왜곡성분을 둘로 분배하는 보조증폭기용 전력분배기와, 제 1 보조증폭기를 포함하고, 상기 분배된 2개의 주증폭기 왜곡성분의 한쪽을 증폭하여 전달하는 보조증폭기용 경로와, 상기 분배된 2개의 주증폭기 왜곡성분의 다른쪽을 선형으로 전달하는 제 3 선형경로와, 상기 보조증폭기용 경로와 상기 제 3 선형경로의 출력을 합성하여 그들의 합성분과 차성분을 보조증폭기주신호성분과 보조증폭기 왜곡성분을 출력하는 보조증폭기용 전력합성/분배기를 포함하는 보조증폭기용 왜곡검출회로와,
    상기 보조증폭기용 전력합성/분배기로부터의 상기 보조증폭기 주신호성분이 입력되고, 그것을 선형으로 전달하는 제 4 선형경로와, 상기 보조증폭기용 전력합성/분배기로부터의 상기 보조증폭기 왜곡성분이 입력되고, 그것을 증폭하여 전달하는 제 2 보조증폭기를 포함하는 보조증폭기용 왜곡주입경로와, 상기 제 4 선형경로의 출력과 상기 보조증폭기용 왜곡주입경로의 출력을 합성하여 상기 주증폭기용 주입경로의 출력으로서 상기 주증폭기용 전력합성기에 부여하는 보조증폭기용 전력합성기를 포함하는 것을 특징으로 하는 피드포워드 증폭기.
  8. 제 7 항에 있어서, 상기 제 1 보조증폭기는 서로 포화출력이 다른 복수의 병렬접속된 증폭회로를 포함하는 것을 특징으로 하는 피드포워드 증폭기.
  9. 제 7 항에 있어서, 상기 제 1 보조증폭기는 소스 접지 또는 에미터 접지되고, 상기 보조증폭기용 경로의 신호를 증폭하는 보조증폭기용 반도체 증폭소자와,상기 보조증폭기용 반도체 증폭소자의 드레인단자 또는 컬렉터단자에 인가하는 전압을 변화시키는 보조증폭기용 전압변환회로와, 상기 제 1 보조증폭기에 입력되는 신호의 포락선 성분을 검출하는 보조증폭기용 검파회로와, 상기 보조증폭기용 검파회로의 출력신호에 따라서 상기 보조증폭기용 전압변환회로를 제어하여 그에 따라 상기 보조증폭기용 반도체 증폭소자의 게이트단자 또는 베이스 단자에 주는 전압을 변화시키고 상기 보조증폭기용 반도체 증폭소자의 증폭특성을 변화시키는 보조증폭기용 제어회로를 포함하는 것을 특징으로 하는 피드포워드 증폭기.
  10. 제 7 항에 있어서, 상기 제 1 보조증폭기는 소스 접지 또는 에미터 접지되고, 상기 보조증폭기용 경로의 신호를 증폭하는 보조증폭기용 반도체 증폭소자와 상기 보조증폭기용 반도체 증폭소자의 게이트단자 또는 베이스단자에 인가하는 전압을 변화시키는 보조증폭기용 전압변환회로와, 상기 제 1 보조증폭기에 입력되는 신호의 포락선 성분을 검출하는 보조증폭기용 검파회로와, 상기 보조증폭기용 검파회로의 출력신호에 따라서 상기 보조증폭기용 전압변환회로를 제어하여 그에 따라 상기 보조증폭기용 반도체 증폭소자의 게이트단자 또는 베이스 단자에 주는 전압을 변화시키고 상기 보조증폭기용 반도체 증폭소자의 증폭특성을 변화시키는 보조증폭기용 제어회로를 포함하는 것을 특징으로 하는 피드포워드 증폭기.
  11. 제 10 항에 있어서, 상기 제 1 보조증폭기는 소스 접지 또는 에미터 접지되고, 상기 보조증폭기용 경로의 신호를 증폭하는 또 하나의 보조증폭기용 반도체 증폭소자와 상기 또 하나의 보조증폭기용 반도체 증폭소자의 게이트단자 또는 베이스단자에 인가하는 전압을 변화시키는 또 하나의 보조증폭기용 전압변환회로를 포함하고, 상기 보조증폭기용 제어회로는 상기 보조증폭기용 검파회로의 출력신호에 따라서 상기 보조증폭기용 전압변환회로 및 상기 또 하나의 보조증폭기용 전압변환회로를 제어하고 그에 따라 상기 보조증폭기용 반도체 증폭소자 및 상기 또 하나의 보조증폭기용 반도체 증폭소자의 게이트단자 또는 베이스 단자에 주는 전압을 변화시키고 상기 증폭특성을 변화시키는 것을 특징으로 하는 피드포워드 증폭기.
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 제 2 항 또는 3 항에 있어서, 상기 주증폭경로는 제 1 가변감쇠기와 제 1 가변위상기를 직렬로 포함하고 있으며, 상기 주증폭기용 왜곡주입경로는 제 2 가변감쇠기와 제 2 가변위상기를 직렬로 포함하고 있는 것을 특징으로 하는 피드포워드 증폭기.
  17. 제 16 항에 있어서, 상기 주증폭기용 왜곡검출회로의 입력경로에 제 1 파일럿 신호를 공급하는 수단과,
    상기 주증폭기에 제 2 파일럿 신호를 주입하는 수단과,
    상기 주증폭기용 왜곡주입경로에서 상기 제 1 파일럿 신호를 검출하는 제 1 파일럿 신호 검출수단과,
    상기 주증폭기용 왜곡제거회로의 출력경로에서 상기 제 2 파일럿 신호를 검출하는 제 2 파일럿 신호 검출수단과,
    상기 제 1 파일럿 신호 검출수단의 검출레벨이 최소가 되도록 상기 제 1 가변감쇠기와 상기 제 1 가변위상기를 제어하고, 상기 제 2 파일럿 신호 검출수단의 검출레벨이 최소가 되도록 상기 제 2 가변감쇠기와 상기 제 2 가변위상기를 제어하는 제어수단을 더 포함하는 것을 특징으로 하는 피드포워드 증폭기.
KR1020000016563A 1999-03-31 2000-03-30 피드포워드 증폭기 KR100362925B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP99-92355 1999-03-31
JP09235599A JP3827130B2 (ja) 1999-03-31 1999-03-31 フィードフォワード増幅器
JP16331499A JP3613447B2 (ja) 1999-06-10 1999-06-10 二重ループを持つフィードフォワード増幅器
JP99-163314 1999-06-10

Publications (2)

Publication Number Publication Date
KR20000076993A KR20000076993A (ko) 2000-12-26
KR100362925B1 true KR100362925B1 (ko) 2002-11-29

Family

ID=26433799

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000016563A KR100362925B1 (ko) 1999-03-31 2000-03-30 피드포워드 증폭기

Country Status (5)

Country Link
US (1) US6320464B1 (ko)
EP (2) EP1724917A1 (ko)
KR (1) KR100362925B1 (ko)
CN (1) CN1159840C (ko)
DE (1) DE60041469D1 (ko)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU7551600A (en) 2000-03-10 2001-09-17 Paragon Communications Ltd. Method and apparatus for improving the efficiency of power amplifiers, operatingunder a large peak-to-average ratio
EP1264395B1 (en) * 2000-03-10 2003-09-10 Paragon Communications Ltd. Improved method and apparatus for improving the efficiency of power amplifiers, operating under a large peak-to-average ratio
US6492867B2 (en) 2000-03-10 2002-12-10 Paragon Communications Ltd. Method and apparatus for improving the efficiency of power amplifiers, operating under a large peak-to-average ratio
JP3877937B2 (ja) * 2000-05-18 2007-02-07 株式会社エヌ・ティ・ティ・ドコモ フィードフォワード増幅器
JP4356201B2 (ja) * 2000-06-28 2009-11-04 ソニー株式会社 適応歪み補償装置
WO2004040403A2 (en) 2001-04-27 2004-05-13 The Directv Group, Inc. Lower complexity layered modulation signal processor
US7471735B2 (en) 2001-04-27 2008-12-30 The Directv Group, Inc. Maximizing power and spectral efficiencies for layered and conventional modulations
US7822154B2 (en) 2001-04-27 2010-10-26 The Directv Group, Inc. Signal, interference and noise power measurement
US8005035B2 (en) 2001-04-27 2011-08-23 The Directv Group, Inc. Online output multiplexer filter measurement
US7778365B2 (en) 2001-04-27 2010-08-17 The Directv Group, Inc. Satellite TWTA on-line non-linearity measurement
US7209524B2 (en) * 2001-04-27 2007-04-24 The Directv Group, Inc. Layered modulation for digital signals
US7423987B2 (en) 2001-04-27 2008-09-09 The Directv Group, Inc. Feeder link configurations to support layered modulation for digital signals
US6756844B2 (en) * 2001-08-07 2004-06-29 Hitachi Kokusai Electric Inc. Distortion compensation amplification apparatus of feed forward type and adaptive pre-distortion type
CN1215727C (zh) * 2001-11-06 2005-08-17 株式会社Ntt都科摩 具有双重环路的前馈放大器
US6677817B2 (en) * 2001-12-17 2004-01-13 Powerwave Technologies, Inc. Feed forward amplifier with amplifier stage failure detection using pilot tones
CA2476246C (en) * 2002-02-14 2011-10-04 Powerwave Technologies, Inc. Feed forward rf power amplifier with high efficiency main amplifier and highly linear error amplifier
JP3986862B2 (ja) * 2002-03-28 2007-10-03 株式会社日立国際電気 増幅装置
WO2004006455A1 (en) * 2002-07-03 2004-01-15 The Directv Group, Inc. Method and apparatus for layered modulation
KR100459065B1 (ko) * 2002-07-25 2004-12-03 학교법인 포항공과대학교 피크 대 평균 전력비의 축소와 확장을 통한 선형화 장치
FI115935B (fi) * 2003-02-25 2005-08-15 Nokia Corp Menetelmä ja laite tehovahvistimen ominaisuuksien säätämiseksi
CN100388623C (zh) * 2003-07-15 2008-05-14 福州大学 平行式失真信号发生器及其功放应用电路
JP3910167B2 (ja) * 2003-09-25 2007-04-25 松下電器産業株式会社 増幅回路
US7126422B2 (en) 2004-01-28 2006-10-24 Ntt Docomo, Inc. Multi-band feed-forward amplifier and adjustment method therefor
GB2412515B (en) 2004-03-13 2007-08-08 Filtronic Plc A doherty amplifier
US7308234B2 (en) * 2005-01-19 2007-12-11 Northrop Grumman Corporation Feedforward spur cancellation approach using low IP amplifier
CN100576767C (zh) * 2005-06-03 2009-12-30 株式会社Ntt都科摩 多频带用前馈放大器
EP1732206B1 (en) * 2005-06-03 2007-09-26 NTT DoCoMo INC. Band selection type feed forward amplifier
US7362170B2 (en) * 2005-12-01 2008-04-22 Andrew Corporation High gain, high efficiency power amplifier
US7831221B2 (en) * 2005-12-13 2010-11-09 Andrew Llc Predistortion system and amplifier for addressing group delay modulation
US7541868B2 (en) * 2007-05-31 2009-06-02 Andrew, Llc Delay modulator pre-distortion circuit for an amplifier
US8170523B2 (en) * 2007-12-12 2012-05-01 Electronics And Telecommunications Research Institute Super regenerative receiver and method of saving power of the same
US11036262B1 (en) * 2008-01-14 2021-06-15 Micro Mobio Corporation Radio frequency power amplifier with adjacent channel leakage correction circuit
JP5052366B2 (ja) 2008-02-20 2012-10-17 株式会社エヌ・ティ・ティ・ドコモ 高効率フィードフォワード増幅器の制御方法
US8514007B1 (en) 2012-01-27 2013-08-20 Freescale Semiconductor, Inc. Adjustable power splitter and corresponding methods and apparatus
US9203348B2 (en) 2012-01-27 2015-12-01 Freescale Semiconductor, Inc. Adjustable power splitters and corresponding methods and apparatus
US9225291B2 (en) 2013-10-29 2015-12-29 Freescale Semiconductor, Inc. Adaptive adjustment of power splitter
JP5833094B2 (ja) * 2013-12-26 2015-12-16 株式会社東芝 電力増幅装置、及び電力増幅装置の制御方法
US9774299B2 (en) 2014-09-29 2017-09-26 Nxp Usa, Inc. Modifiable signal adjustment devices for power amplifiers and corresponding methods and apparatus
US20170005626A1 (en) 2015-06-30 2017-01-05 Skyworks Solutions, Inc. Cascade amplifier linearization in a radio frequency system
US9647611B1 (en) 2015-10-28 2017-05-09 Nxp Usa, Inc. Reconfigurable power splitters and amplifiers, and corresponding methods
US11515617B1 (en) 2019-04-03 2022-11-29 Micro Mobio Corporation Radio frequency active antenna system in a package

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2238196A (en) * 1989-11-16 1991-05-22 Motorola Inc Feed forward amplifier with pre-distortion
JPH03198512A (ja) * 1989-12-27 1991-08-29 Mitsubishi Electric Corp 高周波増幅器
US5117197A (en) * 1990-11-09 1992-05-26 Hughes Aircraft Company High-power feed-forward microwave amplifier apparatus with out-of-band intermodulation product suppression
BR9305438A (pt) * 1992-03-13 1994-08-02 Motorola Inc Rede combinada amplificadora de potência de sinal de radiofrequência (RF) e dispositivo de comunicações de sinal de radiofrequência de modo duplo
US5304945A (en) * 1993-04-19 1994-04-19 At&T Bell Laboratories Low-distortion feed-forward amplifier
JP2699864B2 (ja) * 1994-03-10 1998-01-19 日本電気株式会社 フィードフォワード型歪補償回路
US5444418A (en) * 1994-07-29 1995-08-22 Motorola, Inc. Method and apparatus for feedforward power amplifying
JP3361657B2 (ja) * 1995-07-20 2003-01-07 松下電器産業株式会社 フィードフォワード増幅器の制御装置および制御方法
JPH10513631A (ja) * 1995-11-30 1998-12-22 モトローラ・インコーポレイテッド 増幅回路および増幅回路の調整方法
US5739723A (en) * 1995-12-04 1998-04-14 Motorola, Inc. Linear power amplifier using active bias for high efficiency and method thereof
US5781069A (en) * 1996-05-16 1998-07-14 Xemod, Inc. Pre-post distortion amplifier
US5757229A (en) * 1996-06-28 1998-05-26 Motorola, Inc. Bias circuit for a power amplifier
US5774018A (en) * 1996-09-18 1998-06-30 Hughes Electronics Corporation Linear amplifier system and method
US5886575A (en) * 1997-09-30 1999-03-23 Motorola, Inc. Apparatus and method for amplifying a signal

Also Published As

Publication number Publication date
DE60041469D1 (de) 2009-03-19
US6320464B1 (en) 2001-11-20
EP1041712A2 (en) 2000-10-04
KR20000076993A (ko) 2000-12-26
EP1041712B1 (en) 2009-01-28
CN1273455A (zh) 2000-11-15
CN1159840C (zh) 2004-07-28
EP1724917A1 (en) 2006-11-22
EP1041712A3 (en) 2002-01-09

Similar Documents

Publication Publication Date Title
KR100362925B1 (ko) 피드포워드 증폭기
US7440733B2 (en) Constant gain nonlinear envelope tracking high efficiency linear amplifier
US7560984B2 (en) Transmitter
US6392483B2 (en) Feed-forward amplifier
US6069530A (en) Apparatus and method for linear power amplification
US5644268A (en) Feed forward RF amplifier for combined signal and error amplification
JP4467756B2 (ja) ドハティ型増幅器
US6538509B2 (en) Linearizer for a power amplifier
US7902922B2 (en) Feedforward amplifier and control method thereof
US5977826A (en) Cascaded error correction in a feed forward amplifier
WO2004064247A1 (ja) ドハーティ増幅器
JP2002076781A (ja) 高周波増幅器、フィードフォワード増幅器および歪み補償増幅器
US5774018A (en) Linear amplifier system and method
US6400223B1 (en) Double carrier cancellation in wide band multi-carrier feed forward linearized power amplifier
JP3827130B2 (ja) フィードフォワード増幅器
US6313702B1 (en) Phase correction amplifier and a feed-forward amplifier using the same
KR100371531B1 (ko) 에러 피드백을 이용한 피드포워드 선형 전력 증폭기
JP3613447B2 (ja) 二重ループを持つフィードフォワード増幅器
JP2001339253A (ja) 増幅装置
JP2007243492A (ja) 放送用増幅回路
JP2000223960A (ja) 歪み補償器
JP2001094359A (ja) 歪み補償増幅器
JPH04217103A (ja) マイクロ波帯増幅器
KR100406872B1 (ko) 전력 증폭기의 혼변조 성능 개선을 위해 다이오드 믹서를이용한 포스트디스토션 선형화기
KR20080023773A (ko) 전력증폭기의 진폭 왜곡과 위상 왜곡을 보상 가능한전치왜곡 선형화기

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121023

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20131022

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20141021

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20151016

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20161020

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee