KR102080202B1 - 선형 전력 증폭 장치 - Google Patents

Abstract

본 발명은 선형 전력 증폭 장치에 관한 것으로서, 메인 증폭부의 입력전압을 제어하여 효율을 높이고 입력주파수의 탐색에 따라 왜곡신호를 주파수 고정하여 왜곡신호를 제거하도록 한 선형 전력 증폭 장치에 관한 것이다. 이를 위해 입력신호의 제1 경로상에 배치되어 입력신호의 진폭 및 위상을 변환시키는 입력신호 감쇄 및 위상 변환부, 입력신호 감쇄 및 위상 변환부의 출력신호를 전력 증폭시키는 메인 증폭부, 메인 증폭부의 출력 경로상에 배치되는 제1 딜레이부, 입력신호의 경로상에 배치되는 제2 딜레이부, 메인 증폭부의 출력신호를 커플링하는 제1 커플링부, 제1 커플링부로부터 커플링된 신호와 제2 딜레이부의 출력신호를 서로 커플링 하는 제2 커플링부, 제2 커플링부의 출력신호의 진폭 및 위상을 변환시키는 에러신호 감쇄 및 위상 변환부, 에러신호 감쇄 및 위상 변환부의 출력신호를 전력 증폭시키는 에러 증폭부, 제1 딜레이부의 출력신호와 에러 증폭부의 출력신호를 서로 커플링시켜 출력하는 제3 커플링부, 및 입력신호의 파워와 메인 증폭부의 출력신호의 파워를 산출하여 전력 증폭부의 게인을 산출하고, 메인 증폭부에 의해 왜곡된 신호의 파워를 산출하며, 게인과 왜곡신호의 파워에 따라 메인 증폭부의 전압을 제어하는 제어부를 포함하는 것을 특징으로 하는 선형 전력 증폭 장치가 개시된다.

Description

선형 전력 증폭 장치{Power Amplifier}

본 발명은 선형 전력 증폭 장치에 관한 것으로서, 보다 상세하게는 메인 증폭부의 입력전압을 제어하여 효율을 높이고 입력주파수의 탐색에 따라 왜곡신호를 주파수 고정하여 왜곡신호를 제거하도록 한 선형 전력 증폭 장치에 관한 것이다.

선행특허문헌인 제10-0519700호에서는 주 신호의 유무 및 위치를 확인하고 2차 루프 최소 검출값이 되도록 2차 루프를 제어하는 발명이 개시되어 있다. 다만, 선행특허문헌에서는 주 신호의 유무 및 위치를 어떻게 확인하는지에 대한 자세한 내용은 공개되어 있지 않으며 또한 2차 루프를 어떻게 제어하는지에 대한 구성도 개략적인 설명에 불과하다.

대한민국 등록특허공보 제10-0217416호(발명의 명칭 : 선형 증폭 장치 및 방법) 대한민국 등록특허공보 제10-1199005호(발명의 명칭 : 피드포워드 고주파 전력 증폭기) 대한민국 등록특허공보 제10-0490875호(발명의 명칭 : 전력 증폭기에서의 메모리 이펙트 측정 방법 및 장치) 대한민국 등록특허공보 제10-0519700호(발명의 명칭 : 선형 전력 증폭기의 최적 루프 제어 방법) 대한민국 공개특허공보 제10-2006-0027657호(발명의 명칭 : 전력증폭기용 피드포워드 보상회로) 대한민국 등록특허공보 제10-0423557호(발명의 명칭 : 피드포워드 선형 전력 증폭기)

따라서, 본 발명은 전술한 바와 같은 문제점을 해결하기 위하여 창출된 것으로서, 메인 증폭부의 공급전압을 제어함으로써 전력 효율을 높일 수 있고, 입력주파수를 탐색하여 2차 루프를 제어함으로써 보다 안정적인 제어가 가능한 발명을 제공하는데 그 목적이 있다.

그러나, 본 발명의 목적들은 상기에 언급된 목적으로 제한되지 않으며, 언급되지 않은 또 다른 목적들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.

전술한 본 발명의 목적은, 입력신호의 제1 경로상에 배치되어 입력신호의 진폭 및 위상을 변환시키는 입력신호 감쇄 및 위상 변환부, 입력신호 감쇄 및 위상 변환부의 출력신호를 전력 증폭시키는 메인 증폭부, 메인 증폭부의 출력 경로상에 배치되는 제1 딜레이부, 입력신호의 경로상에 배치되는 제2 딜레이부, 메인 증폭부의 출력신호를 커플링하는 제1 커플링부, 제1 커플링부로부터 커플링된 신호와 제2 딜레이부의 출력신호를 서로 커플링 하는 제2 커플링부, 제2 커플링부의 출력신호의 진폭 및 위상을 변환시키는 에러신호 감쇄 및 위상 변환부, 에러신호 감쇄 및 위상 변환부의 출력신호를 전력 증폭시키는 에러 증폭부, 제1 딜레이부의 출력신호와 에러 증폭부의 출력신호를 서로 커플링시켜 출력하는 제3 커플링부, 및 입력신호의 파워와 메인 증폭부의 출력신호의 파워를 산출하여 전력 증폭부의 게인을 산출하고, 메인 증폭부에 의해 왜곡된 신호의 파워를 산출하며, 게인과 왜곡신호의 파워에 따라 메인 증폭부의 전압을 제어하는 제어부를 포함하는 것을 특징으로 하는 선형 전력 증폭 장치를 제공함으로써 달성될 수 있다.

또한, 입력신호의 제2 경로상에 배치되어 기 설정된 주파수를 통과시키는 입력신호 필터부, 입력신호 필터부의 출력신호를 주파수-전압 변환하는 입력신호 주파수-전압변환부, 제1 딜레이부의 출력신호 중 기 설정된 주파수를 통과시키는 출력신호 필터부, 출력신호 필터부의 출력신호를 주파수-전압 변환하는 출력신호 주파수-전압변환부를 더 포함한다.

또한, 입력신호 주파수-전압변환부의 신호를 기초로 입력신호의 파워를 산출하는 입력신호 파워산출부, 출력신호 주파수-전압변환부의 신호를 기초로 출력신호의 파워를 산출하는 출력신호 파워산출부, 입력신호 파워산출부 및 출력신호 파워산출부의 신호를 기초로 전력 증폭부의 게인을 산출하는 게인 산출부, 메인 증폭부에 의해 왜곡된 신호의 파워를 산출하는 왜곡신호 파워산출부, 및 게인 산출부 및 왜곡신호 파워산출부의 입력신호에 기초하여 메인 증폭부의 전압을 제어하는 메인 증폭기 전압 제어부를 포함하며, 메인 증폭기 전압 제어부는 게인이 기 설정된 범위 값을 유지하면서 왜곡신호의 파워가 증가하지 않도록 메인 증폭부의 전압을 낮춘다.

또한, 입력신호의 제3 경로상에 배치되어 커플링된 입력신호의 진폭을 감쇄시키는 제1 감쇄부, 기 설정된 주파수로 위상 고정시키는 제1 PLL부, 제1 감쇄부와 제1 PLL부의 신호를 믹싱하는 제1 믹서부, 제1 믹서부의 출력신호를 필터링하는 제1 필터부, 제1 필터부의 출력신호를 주파수-전압 변환하는 제1 주파수-전압변환부를 구비하는 입력신호 탐색부를 포함하며,

제어부는 제1 PLL부의 주파수를 고정하도록 제어하는 제1 PLL 제어부, 입력신호의 주파수를 탐색하기 위해 기 설정된 입력주파수 탐색영역을 주파수 스윕하도록 제1 PLL 제어부를 제어하는 제1 주파수 스윕부, 제1 주파수-전압변환부로부터 신호를 입력받아 입력신호의 파워를 산출하는 입력신호 파워 산출부, 및 입력신호 파워 산출부의 파워 입력 값에 따라 입력신호의 주파수를 탐색하며, 파워 입력 값이 기 설정된 값 이하인 경우에는 제1 주파수 스윕부의 주파수 탐색영역을 변경하도록 제어하고, 파워 입력 값이 기 설정된 값 이상인 경우에는 탐색된 신호를 입력신호의 탐색 주파수로 판단하는 입력신호 주파수 탐색부를 포함한다.

또한, 제1 딜레이부의 출력 경로상 중 어느 한 지점에서 커플링된 출력신호의 진폭을 감쇄시키는 제2 감쇄부, 기 설정된 주파수로 위상 고정시키는 제2 PLL부, 제2 감쇄부와 제2 PLL부의 신호를 믹싱하는 제2 믹서부, 제2 믹서부의 출력신호를 필터링하는 제2 필터부, 제2 필터부의 출력신호를 주파수-전압 변환하는 제2 주파수-전압변환부를 구비하는 왜곡신호 탐색부를 포함하며,

제어부는 제2 PLL부의 주파수를 고정하도록 제어하는 제2 PLL 제어부, 입력신호 주파수 탐색부의 주파수 탐색에 기초하여 왜곡신호의 주파수를 선택하는 왜곡신호 주파수 선택부, 제2 주파수-전압변환부로부터 신호를 입력받아 왜곡신호의 파워를 산출하는 왜곡신호 파워 산출부, 및 왜곡신호 파워 산출부의 파워 입력 값을 기준으로 에러신호 감쇄 및 위상 변환부를 제어하는 왜곡신호 제어부를 포함한다.

또한, 왜곡신호 주파수 선택부는 입력신호의 탐색주파수의 좌측대역에 위치한 제1 왜곡신호 또는 우측대역에 위치한 제2 왜곡신호 중 어느 하나가 선택되도록 제어하고, 왜곡신호 제어부는 제1,2 왜곡신호 중 선택된 왜곡신호의 파워가 작아지도록 제어한다.

또한, 왜곡신호 주파수 선택부는 입력신호의 탐색주파수의 좌측대역에 위치한 제1 왜곡신호 및 우측대역에 위치한 제2 왜곡신호가 각각 순차적으로 선택되도록 제어하고, 왜곡신호 제어부는 제1,2 왜곡신호의 1회차 선택에 따른 각각의 파워의 평균값을 기초로 왜곡신호의 파워가 작아지도록 순차 제어한다.

또한, 왜곡신호 제어부는 왜곡신호의 파워가 작아지도록 에러신호 감쇄 변환부의 신호를 먼저 제어하고, 순차적으로 왜곡신호의 파워가 작아지도록 에러신호 위상 변환부의 신호를 제어하며, 에러신호 감쇄 및 위상 변환부의 1싸이클 제어를 전압의 증가방향으로 제1 스텝 제어한 왜곡신호의 파워 값과 전압의 감소방향으로 제1 스텝 제어한 왜곡신호의 파워 값의 비교에 따라 증가방향 또는 감소방향으로 선택 스텝 제어한다.

전술한 바와 같은 본 발명에 의하면 메인 증폭부의 공급전압을 제어함으로써 전력 효율을 높일 수 있고, 입력주파수를 탐색하여 2차 루프를 제어함으로써 보다 안정적인 제어가 가능한 발명을 제공할 수 있는 효과가 있다.

본 명세서에 첨부되는 다음의 도면들은 본 발명의 바람직한 일실시예를 예시하는 것이며, 발명의 상세한 설명과 함께 본 발명의 기술적 사상을 더욱 이해시키는 역할을 하는 것이므로, 본 발명은 그러한 도면에 기재된 사항에만 한정되어 해석 되어서는 아니 된다.
도 1은 본 발명의 일실시예에 따른 피드포워드 선형 전력 증폭 장치의 개략적인 구성을 나타낸 도면이고,
도 2 및 도 3은 본 발명의 일실시예에 따른 메인 증폭부의 입력전압을 제어하기 위한 구성을 나타낸 도면이고,
도 4는 본 발명의 일실시예에 따른 입력신호 탐색부를 도시한 도면이고,
도 5는 본 발명의 일실시예에 따른 왜곡신호 탐색부를 도시한 도면이고,
도 6은 본 발명의 일실시예에 따른 좌측 왜곡신호를 탐색하기 위한 도면이고,
도 7은 본 발명의 일실시예에 따른 우측 왜곡신호를 탐색하기 위한 도면이고,
도 8은 본 발명의 일실시예에 따른 좌측 및 우측 왜곡신호의 평균값을 산출하기 위한 도면이고,
도 9는 본 발명의 일실시예에 따른 1차 방향성 탐색에 따라 증가방향으로 전압제어하는 것을 도시한 도면이고,
도 10은 본 발명의 일실시예에 따른 1차 방향성 탐색에 따라 감소방향으로 전압제어하는 것을 도시한 도면이다.

이하, 도면을 참조하여 본 발명의 바람직한 일실시예에 대해서 설명한다. 또한, 이하에 설명하는 일실시예는 특허청구범위에 기재된 본 발명의 내용을 부당하게 한정하지 않으며, 본 실시 형태에서 설명되는 구성 전체가 본 발명의 해결 수단으로서 필수적이라고는 할 수 없다. 또한, 종래 기술 및 당업자에게 자명한 사항은 설명을 생략할 수도 있으며, 이러한 생략된 구성요소(방법) 및 기능의 설명은 본 발명의 기술적 사상을 벗어나지 아니하는 범위내에서 충분히 참조될 수 있을 것이다.

본 발명의 일실시예에 따른 선형 전력 증폭 장치는 도 1에 도시된 바와 같이 피드포워드 구조에 따라 비선형 특성을 가지는 메인 증폭부의 왜곡신호를 제거하여 선형 전력 증폭하도록 한다.

도 1에 도시된 바와 같이 피드포워드 구조는 제1 폐루프와 제2 폐루프로 구성된다. 제1 폐루프는 메인루프로서 메인 증폭부의 증폭과 관련된다. 제2 폐루프는 에러루프로서 에러 증폭부의 증폭과 관련된다. 입력신호는 제1 경로를 따라 입력신호 감쇄 변환부와 입력신호 위상 변환부를 거쳐 메인 증폭부에 입력된다. "a"지점의 입력신호는 일예를 나타낸 것이다. "a"지점에서 입력된 신호는 입력신호 감쇄 및 위상 변환부를 거쳐 메인 증폭부에 입력되며, 메인 증폭부는 도 1의 "b"지점에서의 주파수 스펙트럼과 같이 입력신호를 전력 증폭한다. 메인 증폭부는 비선형 특성이 있기 때문에 입력 주파수의 좌측대역 및 우측대역 각각에 왜곡신호가 필연적으로 생성된다. 이러한 메인 증폭부에서 생성된 왜곡신호를 제거하기 위해 본 발명에서는 피드포워드 구조를 사용한다. "b"지점 영역에는 메인 증폭부의 출력신호를 커플링 하기 위한 제1 커플링부가 배치된다. 제1 커플링부는 메인 증폭부의 출력신호를 커플링하며, 커플링된 신호는 도 1의 "c"지점의 주파수 스펙트럼과 같이 나타난다.

입력신호는 제1 경로와는 다른 경로를 따라 제2 딜레이부를 거쳐 제2 커플링부에 입력된다. 제2 커플링부는 제2 딜레이부를 거쳐 입력된 신호와 제1 커플링부를 거쳐 입력된 신호를 서로 커플링 한다. 제2 커플링부의 출력신호는 도 1의 "d"지점 주파수 스펙트럼과 같다. 즉, 입력신호의 주파수만 제거되고 왜곡신호의 주파수만 남도록 커플링된다. 이때, 왜곡신호는 위상이 반전된 신호이다.

위상이 반전된 왜곡신호는 다시 에러신호 감쇄 및 위상 변환부에 의해 진폭 및 위상이 조정되어 에러 증폭부에 입력된다. 에러 증폭부는 왜곡신호를 증폭하여 출력하며 도 1의 "e"지점과 같이 주파수 스펙트럼을 얻을 수 있다. 한편, 에러신호 감쇄 및 위상 변환부는 "e"지점에서의 증폭된 왜곡신호가 "b"지점에서의 왜곡신호와 이론적으로 진폭 및 위상이 동일하도록 조정하는 것이 바람직하다. 따라서 제3 커플링부에서 커플링된 신호는 왜곡신호가 제거된 입력신호만이 출력된다. 제3 커플링부는 제1 딜레이부를 거쳐 입력된 "b"지점의 신호와 에러루프에서 생성된 "e"지점의 왜곡신호를 서로 결합함으로써 왜곡신호가 제거된 입력신호만을 출력한다.

한편, 도 2 및 도 3에 도시된 바와 같이 입력신호는 제2 경로를 따라 진폭 및 위상이 변환되어 입력신호 필터부에 입력된다. 입력신호 필터부는 밴드패스 필터로서 기 설정된 대역의 주파수만 통과시킨다. 입력신호 필터부를 통과한 신호는 입력신호 주파수-전압변환부로 입력되어 입력신호의 입력레벨에 상응하는 전압으로 변환된다. 입력신호 주파수-전압변환부는 입력신호 파워산출부에 의해 입력신호의 파워가 산출된다. 룩업테이블에는 전압에 따른 입력신호의 파워가 저장되어 있을 수 있으며, 입력신호 파워산출부는 입력신호 주파수-전압변환부에서 변환된 전압의 크기에 따라 입력신호의 파워를 알 수 있다.

도 2 및 도 3에 도시된 바와 같이 메인 증폭부의 출력신호는 "b1"영역에서 커플링되어 진폭 및 위상이 변환되어 출력신호 필터부에 입력된다. 출력신호 필터부는 밴드패스 필터로서 기 설정된 대역의 주파수만 통과시킨다. 출력신호 필터부를 통과한 신호는 출력신호 주파수-전압변환부로 입력되어 출력신호의 레벨에 상응하는 전압으로 변환된다. 출력신호 주파수-전압변환부는 출력신호 파워산출부에 의해 출력신호의 파워가 산출된다. 룩업테이블에는 전압에 따른 입력신호의 파워가 저장되어 있을 수 있으며, 출력신호 파워산출부는 출력신호 주파수-전압변환부에서 변환된 전압의 크기에 따라 출력신호의 파워를 알 수 있다.

게인 산출부는 입력신호 파워산출부에서 산출한 입력신호의 파워(dBm)와 출력신호 파워산출부에서 산출한 출력신호의 파워(dBm)를 기초로 전력 증폭부의 게인 값을 산출한다. 산출된 게인 값은 메인 증폭기 전압 제어부로 입력된다.

메인 증폭기 전압 제어부는 왜곡신호 파워산출부(후술함)에서 산출한 왜곡신호의 파워 값(이하 왜곡 값이라 함)과 게인 값을 기초로 전원 공급부의 DC/DC 컨버터를 제어하여 메인 증폭부에 입력되는 전압을 조절한다. 메인 증폭부는 다수의 파워 트랜지스터가 직렬로 연결된 구조로서 전기 소모량이 많다. 이에 따라 게인 값과 왜곡 값을 기초로 메인 증폭부에 공급되는 전압을 낮추도록 제어함으로써 전력 소모를 줄일 수 있다.

일예로서, 메인 증폭기 전압 제어부는 주어진 시스템에서 전력 증폭부의 게인 값이 기 설정된 범위내에 있고, 왜곡 값도 기 설정된 범위내에 있는 조건하에서 메인 증폭부의 전압을 서서히 낮추도록 제어할 수 있다. 또한, 메인 증폭기 전압 제어부는 전력 증폭부의 출력파워에 따라 로우파워(가장 낮은 출력 범위), 중간파워(중간 출력 범위), 하이파워(가장 높은 출력 범위)로 범위 설정하고, 로우파워일때만 메인 증폭부의 전압을 낮추도록 제어할 수 있다. 로우파워일때는 하이파워에 비해 왜곡 량이 적기 때문에 이러한 전압 제어를 할 수 있는 장점이 있다.

도 4에 도시된 바와 같이 본원발명의 에러신호 감쇄 및 위상 변환부를 제어하기 위해 입력신호 탐색부를 포함한다. 즉, 입력신호 탐색부는 현재 입력신호의 주파수 정보를 알기 위함이다. 입력신호의 주파수 정보를 알아야 후술하는 왜곡신호 탐색부를 구동시킬 수 있다.

먼저, 입력신호 탐색부는 입력신호의 제3 경로상에 배치되는 제1 감쇄부, 제1 감쇄부의 출력신호가 입력되는 제1 믹서부, 제1 믹서부의 출력신호가 입력되는 제1 필터부, 제1 필터부의 출력신호를 주파수-전압 변환하는 제1 주파수-전압변환부, 제1 믹서부에 위상 고정 락킹신호를 공급하는 제1 PLL부로 구성된다.

입력신호를 탐색하기 위해 입력신호 주파수 탐색부는 제1 주파수 스윕부에 입력신호의 주파수 탐색을 명령한다. 제1 주파수 스윕부는 기 설정된 주파수 대역을 순차적으로 스윕하도록 제1 PLL 제어부를 제어한다. 일예로서 10Mhz 대역내에 존재하는 주파수를 탐색하기 위해 가장 낮은 주파수부터 가장 높은 주파수까지(f1,...,fn) 순차적으로 락킹 되도록 제어한다. 만약에 입력주파수가 f3이라고 가정하면, f1과 f2로 락킹시에는 입력신호 파워산출부의 값이 미미하다가 f3 주파수에 락킹되면 입력신호 파워산출부의 값이 기 설정된 값을 가지게 될 것이다. 따라서 입력신호 주파수 탐색부는 f3 주파수를 탐색하게 된다.

입력 주파수의 탐색에 따라 도 5에 도시된 바와 같이 왜곡신호 탐색부를 제어한다. 즉, 왜곡신호 탐색부는 제1 딜레이부의 출력단에 배치된 제4 커플링부에서 커플링된 신호를 감쇄시키는 제2 감쇄부, 제2 감쇄부의 출력신호가 입력되는 제2 믹서부, 제2 믹서부의 출력신호가 입력되는 제2 필터부, 제2 필터부의 출력신호를 주파수-전압 변환하는 제2 주파수-전압변환부, 제2 믹서부에 위상 고정 락킹신호를 공급하는 제2 PLL부로 구성된다.

왜곡신호 주파수 선택부는 입력신호 주파수 탐색부의 탐색결과에 따라 탐색된 입력주파수의 좌측 왜곡신호 또는 우측 왜곡신호가 선택되도록 제2 PLL 제어부를 제어한다. 즉, 도 6에서는 제1 왜곡신호 주파수 선택부가 좌측 왜곡신호가 선택되도록 제2 PLL 제어부를 제어한다. 도 7에서는 제2 왜곡신호 주파수 선택부가 우측 왜곡신호가 선택되도록 제2 PLL 제어부를 제어한다. 왜곡신호 주파수 선택부에 의해 선택된 어느 하나의 왜곡신호는 제2 주파수-전압변환부를 통해 전압 변환되어 왜곡신호 파워 산출부에 입력된다. 왜곡신호 파워 산출부는 왜곡신호의 전압을 산출하며, 산출된 전압을 왜곡신호 제어부에 입력한다. 왜곡신호 제어부는 에러신호 감쇄 변환부 및 에러신호 위상 변환부를 각각 제어하여 왜곡신호의 파워 값이 작아지도록 제어한다.

한편, 왜곡신호 제어부는 3가지 방법으로 에러신호 감쇄 및 위상 변환부를 제어할 수 있다. 첫번째 방법은 좌측 왜곡신호 또는 우측 왜곡신호 중 어느 한쪽을 선택하고, 선택된 왜곡신호의 파워 값이 작아지도록 제어할 수 있다. 두번째 방법은 어느 한쪽의 왜곡신호의 파워 값이 가장 작아진 경우에 다른 한쪽의 왜곡신호의 파워 값이 가장 작아지도록 제어할 수 있다. 세번째 방법은 도 8에 도시된 바와 같이 좌측 왜곡신호를 선택하여 산출된 좌측 왜곡신호의 파워 값과 우측 왜곡신호를 교차 선택하여 산출된 우측 왜곡신호의 파워 값(1 회차 선택)의 평균값을 왜곡신호 평균값 산출부가 1회차 산출하고, 이 평균값을 순차적으로 반복 산출하며, 이 평균값이 작아지도록 왜곡신호 제어부가 에러신호 감쇄 및 위상 변환부를 제어할 수 있다.

여기서, 왜곡신호 제어부는 에러신호 감쇄 및 위상 변환부를 전압 제어하여 왜곡신호의 파워 값이 작아지도록 제어한다. 이때, 왜곡신호 제어부는 에러신호 감쇄 변환부(감쇄 변환부를 감쇄부라 할 수도 있다)를 1차 제어 완료한 후에 에러신호 위상 변환부(위상 변환부를 위상부라 할 수도 있다)를 2차적으로 제어한다. 이때, 왜곡신호 제어부는 에러신호 감쇄 및 위상 변환부를 전압 제어하기 위해 1차 방향성 탐색을 하고, 2차적으로 왜곡 감소 제어를 수행한다. 이하에서는 감쇄 변환부의 제어를 예로 들어 설명하기로 하나 위상 변환부의 제어도 동일하다.

즉, 도 9 및 도 10에 도시된 바와 같이 왜곡신호 제어부는 전압의 증가방향으로 1스텝 전압 증가시켜 에러신호 감쇄 변환부에 공급하고, 왜곡신호의 파워 값을 산출한다. 이때의 파워 값을 제1 증가방향 값이라 한다. 다음으로, 전압의 감소방향으로 1스텝 전압 감소시켜 에러신호 감쇄 변환부에 공금하고, 왜곡신호의 파워 값을 산출한다. 이때의 파워 값을 제1 감소방향 값이라 한다. 왜곡신호 제어부는 제1 증가방향 값과 제2 감소방향 값을 서로 대비한다. 각각의 값이 서로 동일 범위내에 있다면 일반적으로 왜곡신호의 파워 값이 최하로 되어 제어가 완료된 시점이다. 각각의 값이 서로 동일 범위내에 있지 않고 서로 다른 값을 가지면 도 9 또는 도 10 중 어느 한쪽으로 2차 왜곡 감소 제어가 이루어진다. 방향성 탐색에서 제1 증가방향 값이 제1 감소방향 값보다 작다면 도 9와 같이 증가방향으로 1스텝씩 전압을 증가시키면서 에러신호 감쇄 변환부를 제어한다. 이와 달리 방향성 탐색에서 제1 증가방향 값이 제1 감소방향 값보다 크다면 도 10과 같이 감소방향으로 1스텝씩 전압을 감소시키면서 에러신호 감쇄 변환부를 제어한다.

본 발명을 설명함에 있어 종래 기술 및 당업자에게 자명한 사항은 설명을 생략할 수도 있으며, 이러한 생략된 구성요소(방법) 및 기능의 설명은 본 발명의 기술적 사상을 벗어나지 아니하는 범위내에서 충분히 참조될 수 있을 것이다. 또한, 상술한 본 발명의 구성요소는 본 발명의 설명의 편의를 위하여 설명하였을 뿐 여기에서 설명되지 아니한 구성요소가 본 발명의 기술적 사상을 벗어나지 아니하는 범위내에서 추가될 수 있다.

상술한 각부의 구성 및 기능에 대한 설명은 설명의 편의를 위하여 서로 분리하여 설명하였을 뿐 필요에 따라 어느 한 구성 및 기능이 다른 구성요소로 통합되어 구현되거나, 또는 더 세분화되어 구현될 수도 있다.

이상, 본 발명의 일실시예를 참조하여 설명했지만, 본 발명이 이것에 한정되지는 않으며, 다양한 변형 및 응용이 가능하다. 즉, 본 발명의 요지를 일탈하지 않는 범위에서 많은 변형이 가능한 것을 당업자는 용이하게 이해할 수 있을 것이다. 또한, 본 발명과 관련된 공지 기능 및 그 구성 또는 본 발명의 각 구성에 대한 결합관계에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는, 그 구체적인 설명을 생략하였음에 유의해야 할 것이다.

Claims (8)

1. 입력신호의 제1 경로상에 배치되어 입력신호의 진폭 및 위상을 변환시키는 입력신호 감쇄 및 위상 변환부,
   상기 입력신호 감쇄 및 위상 변환부의 출력신호를 전력 증폭시키는 메인 증폭부,
   상기 메인 증폭부의 출력 경로상에 배치되는 제1 딜레이부,
   상기 입력신호의 경로상에 배치되는 제2 딜레이부,
   상기 메인 증폭부의 출력신호를 커플링하는 제1 커플링부,
   상기 제1 커플링부로부터 커플링된 신호와 상기 제2 딜레이부의 출력신호를 서로 커플링 하는 제2 커플링부,
   상기 제2 커플링부의 출력신호의 진폭 및 위상을 변환시키는 에러신호 감쇄 및 위상 변환부,
   상기 에러신호 감쇄 및 위상 변환부의 출력신호를 전력 증폭시키는 에러 증폭부,
   상기 제1 딜레이부의 출력신호와 상기 에러 증폭부의 출력신호를 서로 커플링시켜 출력하는 제3 커플링부,
   상기 입력신호의 파워와 상기 메인 증폭부의 출력신호의 파워를 산출하여 전력 증폭부의 게인을 산출하고, 상기 메인 증폭부에 의해 왜곡된 신호의 파워를 산출하며, 상기 게인과 왜곡신호의 파워에 따라 상기 메인 증폭부의 전압을 제어하는 제어부, 및
   상기 입력신호의 제3 경로상에 배치되어 커플링된 입력신호의 진폭을 감쇄시키는 제1 감쇄부, 기 설정된 주파수로 위상 고정시키는 제1 PLL부, 상기 제1 감쇄부와 상기 제1 PLL부의 신호를 믹싱하는 제1 믹서부, 상기 제1 믹서부의 출력신호를 필터링하는 제1 필터부, 및 상기 제1 필터부의 출력신호를 주파수-전압 변환하는 제1 주파수-전압변환부를 구비하는 입력신호 탐색부를 포함하며,
   상기 제어부는,
   상기 제1 PLL부의 주파수를 고정하도록 제어하는 제1 PLL 제어부,
   상기 입력신호의 주파수를 탐색하기 위해 기 설정된 입력주파수 탐색영역을 주파수 스윕하도록 상기 제1 PLL 제어부를 제어하는 제1 주파수 스윕부,
   상기 제1 주파수-전압변환부로부터 신호를 입력받아 입력신호의 파워를 산출하는 입력신호 파워 산출부, 및
   상기 입력신호 파워 산출부의 파워 입력 값에 따라 입력신호의 주파수를 탐색하며, 상기 파워 입력 값이 기 설정된 값 이하인 경우에는 상기 제1 주파수 스윕부의 주파수 탐색영역을 변경하도록 제어하고, 상기 파워 입력 값이 기 설정된 값 이상인 경우에는 상기 탐색된 신호를 입력신호의 탐색 주파수로 판단하는 입력신호 주파수 탐색부를 포함하는 것을 특징으로 하는 선형 전력 증폭 장치.
   
2. 제 1 항에 있어서,
   입력신호의 제2 경로상에 배치되어 기 설정된 주파수를 통과시키는 입력신호 필터부,
   상기 입력신호 필터부의 출력신호를 주파수-전압 변환하는 입력신호 주파수-전압변환부,
   상기 제1 딜레이부의 출력신호 중 기 설정된 주파수를 통과시키는 출력신호 필터부,
   상기 출력신호 필터부의 출력신호를 주파수-전압 변환하는 출력신호 주파수-전압변환부를 더 포함하는 것을 특징으로 하는 선형 전력 증폭 장치.
   
3. 제 2 항에 있어서,
   상기 제어부는,
   상기 입력신호 주파수-전압변환부의 신호를 기초로 입력신호의 파워를 산출하는 입력신호 파워산출부,
   상기 출력신호 주파수-전압변환부의 신호를 기초로 출력신호의 파워를 산출하는 출력신호 파워산출부,
   입력신호 파워산출부 및 출력신호 파워산출부의 신호를 기초로 전력 증폭부의 게인을 산출하는 게인 산출부,
   상기 메인 증폭부에 의해 왜곡된 신호의 파워를 산출하는 왜곡신호 파워산출부, 및
   상기 게인 산출부 및 왜곡신호 파워산출부의 입력신호에 기초하여 상기 메인 증폭부의 전압을 제어하는 메인 증폭기 전압 제어부를 포함하며,
   상기 메인 증폭기 전압 제어부는,
   상기 게인이 기 설정된 범위 값을 유지하면서 상기 왜곡신호의 파워가 증가하지 않도록 상기 메인 증폭부의 전압을 낮추는 것을 특징으로 하는 선형 전력 증폭 장치.
   
4. 삭제
5. 제 1 항에 있어서,
   상기 제1 딜레이부의 출력 경로상 중 어느 한 지점에서 커플링된 출력신호의 진폭을 감쇄시키는 제2 감쇄부,
   기 설정된 주파수로 위상 고정시키는 제2 PLL부,
   상기 제2 감쇄부와 상기 제2 PLL부의 신호를 믹싱하는 제2 믹서부,
   상기 제2 믹서부의 출력신호를 필터링하는 제2 필터부,
   상기 제2 필터부의 출력신호를 주파수-전압 변환하는 제2 주파수-전압변환부를 구비하는 왜곡신호 탐색부를 포함하며,
   상기 제어부는,
   상기 제2 PLL부의 주파수를 고정하도록 제어하는 제2 PLL 제어부,
   상기 입력신호 주파수 탐색부의 주파수 탐색에 기초하여 왜곡신호의 주파수를 선택하는 왜곡신호 주파수 선택부,
   상기 제2 주파수-전압변환부로부터 신호를 입력받아 왜곡신호의 파워를 산출하는 왜곡신호 파워 산출부, 및
   상기 왜곡신호 파워 산출부의 파워 입력 값을 기준으로 상기 에러신호 감쇄 및 위상 변환부를 제어하는 왜곡신호 제어부를 포함하는 것을 특징으로 하는 선형 전력 증폭 장치.
   
6. 제 5 항에 있어서,
   상기 왜곡신호 주파수 선택부는 상기 입력신호의 탐색주파수의 좌측대역에 위치한 제1 왜곡신호 또는 우측대역에 위치한 제2 왜곡신호 중 어느 하나가 선택되도록 제어하고,
   상기 왜곡신호 제어부는 상기 제1,2 왜곡신호 중 선택된 왜곡신호의 파워가 작아지도록 제어하는 것을 특징으로 하는 선형 전력 증폭 장치.
   
7. 제 5 항에 있어서,
   상기 왜곡신호 주파수 선택부는 상기 입력신호의 탐색주파수의 좌측대역에 위치한 제1 왜곡신호 및 우측대역에 위치한 제2 왜곡신호가 각각 순차적으로 선택되도록 제어하고,
   상기 왜곡신호 제어부는 상기 제1,2 왜곡신호의 1회차 선택에 따른 각각의 파워의 평균값을 기초로 왜곡신호의 파워가 작아지도록 순차 제어하는 것을 특징으로 하는 선형 전력 증폭 장치.
   
8. 제 5 항에 있어서,
   상기 왜곡신호 제어부는,
   왜곡신호의 파워가 작아지도록 에러신호 감쇄 변환부의 신호를 먼저 제어하고, 순차적으로 왜곡신호의 파워가 작아지도록 에러신호 위상 변환부의 신호를 제어하며,
   상기 에러신호 감쇄 및 위상 변환부의 1싸이클 제어를 전압의 증가방향으로 제1 스텝 제어한 왜곡신호의 파워 값과 전압의 감소방향으로 제1 스텝 제어한 왜곡신호의 파워 값의 비교에 따라 증가방향 또는 감소방향으로 선택 스텝제어하는 것을 특징으로 하는 선형 전력 증폭 장치.

Images