KR20090074331A - 반도체 소자의 제조 방법 - Google Patents

반도체 소자의 제조 방법 Download PDF

Info

Publication number
KR20090074331A
KR20090074331A KR1020080000079A KR20080000079A KR20090074331A KR 20090074331 A KR20090074331 A KR 20090074331A KR 1020080000079 A KR1020080000079 A KR 1020080000079A KR 20080000079 A KR20080000079 A KR 20080000079A KR 20090074331 A KR20090074331 A KR 20090074331A
Authority
KR
South Korea
Prior art keywords
hard mask
layer
film
forming
etch stop
Prior art date
Application number
KR1020080000079A
Other languages
English (en)
Inventor
권기흥
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080000079A priority Critical patent/KR20090074331A/ko
Publication of KR20090074331A publication Critical patent/KR20090074331A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 트렌치를 미세하게 형성할 수 있는 반도체 소자의 제조 방법에 관한 것이다.
본 발명에 따른 반도체 소자의 제조 방법은 반도체 기판 상에 층간 절연막, 제1 하드 마스크막, 및 제2 하드 마스크막을 형성하는 단계; 제2 하드 마스크막을 패터닝하여 제2 하드 마스크 패턴을 형성하는 단계; 제2 하드 마스크 패턴의 측벽에 제1 스페이서를 형성하는 단계; 제2 하드 마스크 패턴을 제거하는 단계; 제1 스페이서 사이에 노출된 제1 하드 마스크막을 식각하여 제1 하드 마스크 패턴을 형성하는 단계; 제1 하드 마스크 패턴 사이에 노출된 층간 절연막을 식각하여 다수의 트렌치를 형성하는 단계; 및 트렌치가 형성된 영역에 금속 배선을 형성하는 단계를 포함한다.
금속 배선, CMP, 미세 트렌치

Description

반도체 소자의 제조 방법{Manufacturing method of semiconductor device}
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 트렌치를 미세하게 형성할 수 있는 반도체 소자의 제조 방법에 관한 것이다.
반도체 소자는 데이터를 저장하기 위한 다수의 메모리 셀과 메모리 셀에 구동 신호를 인가하는 다수의 신호라인을 포함한다. 반도체 소자의 신호라인은 메모리 셀을 선택하는 게이트 라인 및 메모리 셀에 데이터를 입출력하는 비트 라인 등을 포함한다. 이러한 신호 라인들은 층간 절연막을 사이에 두고 형성되어 서로 격리된다. 예를 들어, 게이트 라인이 형성된 반도체 기판 상부에는 층간 절연막이 형성되고, 그 층간 절연막 상부에 게이트 라인 이외의 금속 배선(예를 들어, 비트 라인)들이 형성되어 게이트 라인과 금속 배선이 전기적으로 격리된다.
최근에는 반도체 소자의 고집적화에 따라 금속 배선들 사이의 간격 확보가 어려워졌다. 이를 극복하기 위하여, 금속 배선은 다마신(damascene) 공정으로 형성된다. 이하, 금속 배선을 형성하기 위한 다마신 공정을 상세히 설명한다.
금속 배선은 포토리쏘그래피 공정 및 식각 공정으로 층간 절연막에 트렌치를 형성한 후, 트렌치 내부에 도전성 물질을 매립하고 화학적 기계적 연마(Chemical Mechanical Polishing : 이하, "CMP"라 함) 공정으로 트렌치 내부에만 도전성 물질이 남도록 함으로써 형성된다. 즉, 금속 배선은 다마신 공정을 통해 층간 절연막에 형성된 트렌치 내부에 형성된다.
트렌치는 포토레지스트 패턴을 이용하여 하드 마스크 패턴을 패터닝 한 후, 하드 마스크 패턴을 이용하여 절연막을 식각함으로써 형성된다. 그러나 포토레지스트 패턴을 이용하여 하드 마스크 패턴 사이의 간격을 미세하게 형성하는데는 한계가 있다. 즉, 종래 기술에 따라 트렌치들을 미세하게 형성하는데 한계가 있다. 따라서 트렌치들을 더욱 미세하게 형성할 수 있는 방안이 요구된다.
본 발명의 목적은 트렌치을 미세하게 형성할 수 있는 반도체 소자의 제조 방법을 제공함에 있다.
본 발명에 따른 반도체 소자의 제조 방법은 반도체 기판 상에 층간 절연막, 제1 하드 마스크막, 및 제2 하드 마스크막을 형성하는 단계; 제2 하드 마스크막을 패터닝하여 제2 하드 마스크 패턴을 형성하는 단계; 제2 하드 마스크 패턴의 측벽에 제1 스페이서를 형성하는 단계; 제2 하드 마스크 패턴을 제거하는 단계; 제1 스페이서 사이에 노출된 제1 하드 마스크막을 식각하여 제1 하드 마스크 패턴을 형성하는 단계; 제1 하드 마스크 패턴 사이에 노출된 층간 절연막을 식각하여 다수의 트렌치를 형성하는 단계; 및 트렌치가 형성된 영역에 금속 배선을 형성하는 단계를 포함한다.
층간 절연막은 산화막을 포함하고, 제1 하드 마스크막은 아몰퍼스 카본막을 포함하고, 제2 하드 마스크막은 폴리 실리콘막을 포함한다.
반도체 기판상에 층간 절연막, 제1 하드 마스크막, 제1 하드 마스크막을 형성하는 단계에서 층간 절연막 및 제1 하드 마스크막 사이에 질화막을 포함하는 제1 식각 정지막이 더 형성된다.
트렌치를 형성하는 단계 이전에 제1 하드 마스크 패턴 사이에 노출된 제1 식 각 정지막이 식각되는 단계를 더 포함한다.
트렌치가 형성된 영역에 금속 배선을 형성하는 단계는 돌출부에 제1 식각 정지막이 형성된 절연막 상에 도전성 물질을 형성하는 단계; 제1 식각 정지막이 노출되도록 도전성 물질을 CMP공정으로 제거하는 단계; 및 제1 식각 정지막을 제거하는 단계를 포함한다.
제1 식각 정지막이 형성된 절연막 상에 도전성 물질을 형성하는 단계 이전에; 트렌치 측벽에 제2 스페이서를 형성하는 단계; 및 제2 스페이서가 형성된 층간 절연막의 표면을 세정하는 단계를 더 포함한다.
제2 스페이서를 형성하는 단계는 트렌치를 포함하는 층간 절연막과 제1 식각 정지막의 표면에 제2 스페이서막을 형성하는 단계; 및 1 mTorr 내지 5 mTorr의 압력 조건에서 100sccm 내지 1000sccm 유량의 Ar가스 및 5sccm 내지 30sccm 유량의 O2가스를 포함하는 식각 가스를 유입하여 제2 스페이서막을 식각하는 단계를 포함한다.
도전성 물질은 제1 식각 정지막에 대한 선택비가 도전성 물질에 대한 선택비의 50배 내지 100배인 CMP 슬러리를 통해 식각된다.
CMP 슬러리는 5cps 내지 10cps의 점도와, pH2 내지 pH5의 산도의 콜로이드 상태의 실리카(collidal silica)를 함유한 연마제를 포함한다.
반도체 기판상에 층간 절연막, 제1 하드 마스크막, 제2 하드 마스크막을 형성하는 단계에서 제1 하드 마스크막 및 제2 하드 마스크막 사이에 질화실리콘산화 막(SiON)을 포함하는 제2 식각 정지막이 더 형성된다.
제2 하드 마스크 패턴은 40mTorr 내지 80mTorr의 압력 조건에서, 100sccm 내지 200sccm 유량의 HBr가스, 1sccm 내지 10sccm 유량의 O2 가스 및, 200sccm 내지 300sccm 유량의 He가스를 포함하는 식각 가스로 식각된다.
제1 하드 마스크막은 100sccm 내지 300sccm 유량의 H2 가스 및 300sccm 내지 1000sccm 유량의 N2 가스를 포함하는 식각 가스로 식각된다.
본 발명은 제2 하드 마스크 패턴을 형성한 후, 제2 하드 마스크 패턴 측벽에 형성된 제1 스페이서를 이용하여 제1 하드 마스크 패턴을 형성하고, 이 제1 하드 마스크 패턴을 이용하여 층간 절연막에 트렌치를 형성한다. 여기서 제1 스페이서 사이의 간격은 제2 하드 마스크 패턴 사이의 간격보다 좁아지므로 제1 하드 마스크 패턴 사이의 간격 또한 제2 하드 마스크 패턴 사이의 간격보다 좁아진다. 결과적으로 본 발명은 제1 하드 마스크 패턴을 베리어로 트렌치를 형성하므로 더욱 미세화된 트렌치를 형성할 수 있다.
또한 본 발명은 금속 배선 형성을 위한 CMP 공정 진행시 층간 절연막 상에 형성된 식각 정지막을 통해 금속 배선의 과도한 식각을 방지할 수 있으므로 금속 배선이 적절한 저항값을 확보할 수 있도록 금속 배선의 두께가 확보된다.
또한 본 발명은 층간 절연막과 식각 정지막 사이에 제2 스페이서를 더 형성 하여 후속 공정인 세정 공정 진행시 세정액이 층간 절연막으로 침투하는 것을 방지할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 1a 내지 도 1n은 본 발명에 따른 반도체 소자의 제조 방법을 설명하기 위해 순차적으로 도시한 단면도들이다. 또한 도 1a 내지 도 1n의 단면도들은 게이트 라인 방향으로 절단한 것이다. 도 1a 내지 도 1n에서는 설명의 편의를 위해 반도체 소자 중 플래시 메모리 소자를 예로 들어 설명하였으나, 본 발명은 플래시 메모리 소자에 한정되는 것이 아니라 다마신 공정으로 형성되는 어떠한 금속 배선에도 적용될 수 있다.
먼저 도 1a을 참조하면, 게이트 라인(미도시)이 형성된 반도체 기판(100)상에 층간 절연막(102), 제1 하드 마스크막(106), 제2 하드 마스크막(110)을 형성한 후, 제2 하드 마스크막(110) 상에 노광 및 현상공정을 포함하는 포토리쏘그래피 공정을 통해 포토레지스트 패턴(114)을 형성한다.
게이트 라인(미도시)은 컨트롤 게이트가 연결되어 형성된 것으로서, 각각의 셀에 대응하는 컨트롤 게이트 하부에는 터널 층간 절연막, 플로팅 게이트, 유전체막이 적층되어 있다.
층간 절연막(102)은 후속 공정에서 형성되는 금속 배선과 게이트 라인(미도시)을 격리시키기 위해 형성된다.
층간 절연막(102) 및 제1 하드 마스크막(106) 사이에는 제1 식각 정지막(104)이 더 형성될 수 있다. 제1 식각 정지막(104)은 후속 공정인 화학적 기계적 연마(Chemical Mechanical Polishing : 이하, "CMP"라 함)공정으로부터 금속 배선이 과도하게 식각되는 것을 방지하기 위해 형성된다.
제1 하드 마스크막(106) 및 제2 하드 마스크막(110) 사이에는 제2 식각 정지막(108)이 더 형성될 수 있다. 제2 식각 정지막(108)은 후속 공정인 제2 하드 마스크 패턴 형성 공정 진행시 제1 하드 마스크막(106)이 식각되는 것을 방지하기 위해 형성된다.
층간 절연막(102), 제1 식각 정지막(104), 제1 하드 마스크막(106), 제2 식각 정지막(108), 및 제2 하드 마스크막(110) 각각에 이용되는 물질은 안정적인 식각 공정을 위해 서로의 식각 선택비를 고려하여 선택되는 것이 바람직하다. 식각 선택비를 고려하면 층간 절연막(102)은 산화막으로 형성되고, 제1 식각 정지막(104)은 질화막으로 형성되고, 제1 하드 마스크막(106)은 아몰퍼스 카본막(amorphous carbon layer)으로 형성되고, 제2 식각 정지막(108)은 질화실리콘산화막(SiON)으로 형성되고, 제2 하드 마스크막(110)으로는 폴리 실리콘막으로 형성되는 것이 바람직하다.
상술한 제2 하드 마스크막(110)상에는 포토레지스트 패턴(114)이 안정적으로 형성될 수 있도록 굴절율이 낮은 물질로 이루어진 반사 방지 코팅막(112)(BARC : Bottom Anti-Reflect Coating)이 더 형성될 수 있다.
도 1b를 참조하면, 포토레지스트 패턴(114) 사이에 노출된 반사 방지막(112) 및 그 하부의 제2 하드 마스크막(110)이 식각된 후, 제2 식각 정지막(108) 상에 제2 하드 마스크 패턴(110a)이 형성된다. 제2 하드 마스크 패턴(110a)을 형성하기 위한 식각 공정 진행시, 제2 식각 정지막(108)은 제2 하드 마스크막(110)과 다른 식각 선택비를 가지므로 식각되지 않고 남아 제2 식각 정지막(108) 하부에 형성된 막들을 식각 공정으로부터 보호할 수 있다.
도 1c를 참조하면, 포토레지스트 패턴(114) 및 반사 방지막(112)을 제거한 후, 제2 하드 마스크 패턴(110a)이 형성된 제2 식각 정지막(108) 표면에 제1 스페이서막(116)을 형성한다. 제1 스페이서막(116)은 식각 공정의 안정성을 고려했을 때 산화막으로 형성되는 것이 바람직하다.
도 1d를 참조하면, 에치백(etch back) 공정으로 제1 스페이서막(116)을 식각하면 제2 하드 마스크 패턴(110a)의 측벽에 제1 스페이서(116a)가 형성된다. 이에 따라 제1 스페이서(116a)사이의 간격은 제2 하드 마스크 패턴(110a) 사이의 간격보다 조밀해진다. 이 때, 제2 식각 정지막(108)과 제2 스페이서막(116)의 식각 선택비는 서로 다르므로 제2 식각 정지막(108)은 식각되지 않고 제2 식각 정지막(108) 하부에 형성된 막들을 식각 공정으로부터 보호할 수 있다.
도 1e를 참조하면, 제2 식각 정지막(108) 및 제1 스페이서(116a)에 대한 선 택비가 높은 식각 가스를 이용하여 제1 하드 마스크 패턴(110a)을 제거한다. (본 발명의 기재에서 "선택비가 높다"는 것은 "식각이 더 용이하지 못하다"를 의미한다) 이 때, 사용되는 식각 가스는 선택비를 고려하여 40mTorr 내지 80mTorr의 낮은 압력으로 유입되고, 100sccm 내지 200sccm 유량의 HBr가스, 1sccm 내지 10sccm 유량의 O2 가스 및, 200sccm 내지 300sccm 유량의 He가스를 포함하는 것이 바람직하다. 이러한 식각 가스를 이용한 식각 공정으로 제2 식각 정지막(108) 상에는 제1 스페이서(116a)만 남는다.
이 후, 도 1f를 참조하면, 제1 스페이서(116a) 사이에서 노출된 제2 식각 정지막(108) 및 그 하부의 제1 하드 마스크막(106)이 식각되어 제1 식각 정지막(104) 상에는 제1 하드 마스크 패턴(106a)이 형성된다. 제1 하드 마스크 패턴(106a)은 제1 스페이서(116a)에 의해 패터닝되므로 제2 하드 마스크 패턴(110a)보다 더 좁은 간격으로 형성된다.
도 1g를 참조하면, 제1 하드 마스크 패턴(106a) 사이에서 노출된 제1 식각 정지막(104) 및 그 하부의 층간 절연막(102)을 식각하여 층간 절연막(102)에 다수의 트렌치(118)를 형성한다. 제1 스페이서(116a)는 제1 식각 정지막(104) 및 층간 절연막(102)을 식각하기 전에 제거될 수 있다.
도 1h를 참조하면, 제1 하드 마스크 패턴(106a)이 제거되고 층간 절연막(102)의 돌출부상에는 제1 식각 정지막(104)만 남는다. 제1 식각 정지막(104)을 제거하지 않고 제1 하드 마스크 패턴(106a)만을 제거하기 위해 H2 가스와 N2 가스를 포함한 식각 가스를 이용한다. 여기서 H2 가스의 유량은 100ccm 내지 300sccm인 것이 바람직하고, N2 가스의 유량은 300sccm 내지 1000sccm인 것이 바람직하다.
도 1i를 참조하면, 트렌치(118)가 형성된 층간 절연막(120) 및 제1 식각 정지막(104)의 표면에는 제2 스페이서막(120)이 형성될 수 있다. 제2 스페이서막(120)은 후속 공정인 세정 공정 진행시 제1 식각 정지막(104)과 층간 절연막(120)의 계면에 세정액이 침투하는 것을 방지하기 위해 질화막으로 형성되는 것이 바람직하다.
도 1j를 참조하면, 에치백 공정으로 제2 스페이서막(120)을 식각하면, 트렌치(118)의 측벽에 제2 스페이서(120a)가 형성된다. 이때, 층간 절연막(102)의 돌출부에는 제1 식각 정지막(104)과 제2 스페이서막(120)이 적층되어 있어, 질화막의 두께가 다른 부분에 비해 두껍게 형성되므로 제2 스페이서(120a) 형성을 위한 에치백 공정 진행후, 제1 식각 정지막(104)은 제거되지 않고 남는다. 또한 트렌치(118) 측벽에 형성된 제2 스페이서(120a)는 식각 공정 전 트렌치(118) 측벽에 형성된 제2 스페이서막(120)보다 더 얇은 두께가 된다. 이와 같이 제1 식각 정지막(104)을 제거하지 않고 제2 스페이서(120a)을 형성하기 위해서 식각 가스는 1 mTorr 내지 50 mTorr의 낮은 압력으로 유입되고, Ar 가스와 O2 가스를 포함하는 것이 바람직하다. 여기서, Ar 가스의 유량은 100sccm 내지 1000sccm이고, O2 가스의 유량은 5sccm 내지 30sccm인 것이 바람직하다.
도 1k를 참조하면, 제2 스페이서(120a) 형성 후 이물질을 제거하기 위한 세 정 공정을 실시하고, 트렌치(118)가 매립되도록 텅스텐(W) 등의 금속 배선용 도전 물질(122)을 형성한다.
이 후, 도 1l을 참조하면, 제1 식각 정지막(104)이 노출되도록 CMP공정으로 도전 물질(122)을 제거하여 도 1l에 도시된 바와 같이 트렌치(118) 내부에 형성된 금속 배선(122a)을 형성한다. CMP 공정 진행시 제1 식각 정지막(104)에서 CMP 공정이 멈추도록 도전 물질(122)에 대한 선택비보다 제1 식각 정지막(104)에 대한 선택비가 높은 슬러리(slurry)를 이용함으로써 금속 배선(122a)이 과도하게 식각되는 것이 방지한다. 제1 식각 정지막(104)에서 CMP 공정이 멈추도록 하기 위해 CMP 슬러리는 제1 식각 정지막(104)에 대한 선택비가 도전 물질(122)에 대한 선택비보다 50배 내지 100배가 되도록 형성되는 것이 바람직하다. 이를 위한 CMP 슬러리는 콜로이드 상태의 실리카(collidal silica)를 함유한 연마제로 형성되고, 5cps 내지 10cps 범위의 점도와 pH2 내지 pH5 범위의 산도를 가지는 것이 바람직하다.
이 후, 도 1m에 도시된 바와 같이 제1 식각 정지막(104)을 제거하면, 금속 배선(122a)이 층간 절연막(102) 보다 돌출되게 형성된다.
이어서, 도 1n에 도시된 바와 같이 금속 배선(122a)이 형성된 층간 절연막(102) 상에는 이 후 형성되는 배선과 금속 배선(122a)을 격리시키기 위한 제2 층간 절연막(124)이 더 형성될 수 있다.
상술한 바와 같이 본 발명은 제2 하드 마스크 패턴을 형성한 후, 제2 하드 마스크 패턴 측벽에 형성된 제1 스페이서를 이용하여 제1 하드 마스크 패턴을 형성하고, 이 제1 하드 마스크 패턴을 이용하여 층간 절연막에 트렌치를 형성한다. 여 기서 제1 스페이서 사이의 간격은 제2 하드 마스크 패턴 사이의 간격보다 좁아지므로 제1 하드 마스크 패턴 사이의 간격 또한 제2 하드 마스크 패턴 사이의 간격보다 좁아진다. 결과적으로 본 발명은 제1 하드 마스크 패턴을 베리어로 트렌치를 형성하므로 더욱 미세화된 트렌치를 형성할 수 있다.
상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시예에서 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
도 1a 내지 도 1n은 본 발명에 따른 반도체 소자의 제조 방법을 순차적으로 나타내는 단면도들.
<도면의 주요 부분에 대한 부호의 설명>
100 : 반도체 기판 102, 124 : 층간 절연막
104 : 제1 식각 정지막 106 : 제1 하드 마스크막
106a : 제1 하드 마스크 패턴 108 : 제2 식각 정지막
110 : 제2 하드 마스크막 110a : 제2 하드 마스크 패턴
114 : 포토레지스트 패턴 116 : 제1 스페이서막
116a : 제1 스페이서 118 : 트렌치
120 : 제2 스페이서막 120a : 제2 스페이서
122 : 도전성 물질 122a : 금속 배선
124 : 제2 층간 절연막 112 : 반사 방지 코팅막

Claims (12)

  1. 반도체 기판 상에 층간 절연막, 제1 하드 마스크막, 및 제2 하드 마스크막을 형성하는 단계;
    상기 제2 하드 마스크막을 패터닝하여 제2 하드 마스크 패턴을 형성하는 단계;
    상기 제2 하드 마스크 패턴의 측벽에 제1 스페이서를 형성하는 단계;
    상기 제2 하드 마스크 패턴을 제거하는 단계;
    상기 제1 스페이서 사이에 노출된 상기 제1 하드 마스크막을 식각하여 제1 하드 마스크 패턴을 형성하는 단계;
    상기 제1 하드 마스크 패턴 사이에 노출된 층간 절연막을 식각하여 다수의 트렌치를 형성하는 단계; 및
    상기 트렌치가 형성된 영역에 금속 배선을 형성하는 단계를 포함하는 반도체 소자의 제조 방법.
  2. 제 1 항에 있어서,
    상기 층간 절연막은 산화막을 포함하고,
    상기 제1 하드 마스크막은 아몰퍼스 카본막을 포함하고,
    상기 제2 하드 마스크막은 폴리 실리콘막을 포함하는 반도체 소자의 제조 방법.
  3. 제 2 항에 있어서,
    상기 반도체 기판상에 층간 절연막, 제1 하드 마스크막, 제1 하드 마스크막을 형성하는 단계에서 상기 층간 절연막 및 상기 제1 하드 마스크막 사이에 질화막을 포함하는 제1 식각 정지막이 더 형성되는 반도체 소자의 제조 방법.
  4. 제 3 항에 있어서,
    상기 트렌치를 형성하는 단계 이전에 상기 제1 하드 마스크 패턴 사이에 노출된 상기 제1 식각 정지막이 식각되는 단계를 더 포함하는 반도체 소자의 제조 방법.
  5. 제 4 항에 있어서,
    상기 트렌치가 형성된 영역에 금속 배선을 형성하는 단계는
    돌출부에 상기 제1 식각 정지막이 형성된 상기 절연막 상에 도전성 물질을 형성하는 단계;
    상기 제1 식각 정지막이 노출되도록 상기 도전성 물질을 CMP공정으로 제거하는 단계; 및
    상기 제1 식각 정지막을 제거하는 단계를 포함하는 반도체 소자의 제조 방법.
  6. 제 5 항에 있어서,
    상기 제1 식각 정지막이 형성된 상기 절연막 상에 도전성 물질을 형성하는 단계 이전에;
    상기 트렌치 측벽에 제2 스페이서를 형성하는 단계; 및
    상기 제2 스페이서가 형성된 상기 층간 절연막의 표면을 세정하는 단계를 더 포함하는 반도체 소자의 제조 방법.
  7. 제 6 항에 있어서,
    상기 제2 스페이서를 형성하는 단계는
    상기 트렌치를 포함하는 상기 층간 절연막과 상기 제1 식각 정지막의 표면에 제2 스페이서막을 형성하는 단계; 및
    1 mTorr 내지 5 mTorr의 압력 조건에서 100sccm 내지 1000sccm 유량의 Ar가스 및 5sccm 내지 30sccm 유량의 O2가스를 포함하는 식각 가스를 유입하여 상기 제2 스페이서막을 식각하는 단계를 포함하는 반도체 소자의 제조 방법.
  8. 제 5 항에 있어서,
    상기 도전성 물질은 상기 제1 식각 정지막에 대한 선택비가 상기 도전성 물질에 대한 선택비의 50배 내지 100배인 CMP 슬러리를 통해 식각되는 반도체 소자의 제조 방법.
  9. 제 8 항에 있어서,
    상기 CMP 슬러리는 5cps 내지 10cps의 점도와, pH2 내지 pH5의 산도의 콜로이드 상태의 실리카(collidal silica)를 함유한 연마제를 포함하는 반도체 소자의 제조 방법.
  10. 제 2 항에 있어서,
    상기 반도체 기판 상에 층간 절연막, 제1 하드 마스크막, 제2 하드 마스크막을 형성하는 단계에서 상기 제1 하드 마스크막 및 상기 제2 하드 마스크막 사이에 질화실리콘산화막(SiON)을 포함하는 제2 식각 정지막이 더 형성되는 반도체 소자의 제조 방법.
  11. 제 1 항에 있어서,
    상기 제2 하드 마스크 패턴은 40mTorr 내지 80mTorr의 압력 조건에서, 100sccm 내지 200sccm 유량의 HBr가스, 1sccm 내지 10sccm 유량의 O2 가스 및, 200sccm 내지 300sccm 유량의 He가스를 포함하는 식각 가스로 식각되는 반도체 소자의 제조 방법.
  12. 제 1 항에 있어서,
    상기 제1 하드 마스크막은 100sccm 내지 300sccm 유량의 H2 가스 및 300sccm 내지 1000sccm 유량의 N2 가스를 포함하는 식각 가스로 식각되는 반도체 소자의 제조 방법.
KR1020080000079A 2008-01-02 2008-01-02 반도체 소자의 제조 방법 KR20090074331A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080000079A KR20090074331A (ko) 2008-01-02 2008-01-02 반도체 소자의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080000079A KR20090074331A (ko) 2008-01-02 2008-01-02 반도체 소자의 제조 방법

Publications (1)

Publication Number Publication Date
KR20090074331A true KR20090074331A (ko) 2009-07-07

Family

ID=41331636

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080000079A KR20090074331A (ko) 2008-01-02 2008-01-02 반도체 소자의 제조 방법

Country Status (1)

Country Link
KR (1) KR20090074331A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110783257A (zh) * 2018-07-24 2020-02-11 爱思开海力士有限公司 具有对称的导电互连图案的半导体器件

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110783257A (zh) * 2018-07-24 2020-02-11 爱思开海力士有限公司 具有对称的导电互连图案的半导体器件
CN110783257B (zh) * 2018-07-24 2023-11-17 爱思开海力士有限公司 具有对称的导电互连图案的半导体器件

Similar Documents

Publication Publication Date Title
US8629035B2 (en) Method of manufacturing semiconductor device
US7790601B1 (en) Forming interconnects with air gaps
CN107180832B (zh) 闪存结构及其形成方法
KR100880312B1 (ko) 반도체 메모리 소자의 금속 배선 형성 방법
KR100562674B1 (ko) 플래쉬 메모리 소자의 제조 방법
US7262122B2 (en) Method of forming metal line in semiconductor memory device
CN100492605C (zh) 制造具有钨栅电极的半导体器件的方法
KR100919342B1 (ko) 반도체 소자의 제조 방법
KR20070063409A (ko) 반도체 소자의 스토리지노드콘택홀 형성 방법
JP5178025B2 (ja) 半導体メモリ素子の製造方法
US20080160759A1 (en) Method for fabricating landing plug contact in semiconductor device
KR20100008942A (ko) 반도체 소자 및 그 제조 방법
JP2008258632A (ja) フラッシュメモリ素子の製造方法
KR100830591B1 (ko) 개구부들을 포함하는 반도체 소자의 형성 방법
US7300844B2 (en) Method of forming gate of flash memory device
KR100607323B1 (ko) 반도체 소자의 금속배선 형성방법
KR20090074331A (ko) 반도체 소자의 제조 방법
KR100898674B1 (ko) 반도체 소자의 제조 방법
TWI512894B (zh) 金屬內連線結構及其製程
KR100643567B1 (ko) 반도체 메모리 소자의 랜딩 플러그 콘택 형성 방법
KR100772545B1 (ko) 반도체 소자의 콘택플러그 형성방법
KR100965045B1 (ko) 플래시 메모리 소자의 제조 방법
KR20010003047A (ko) 반도체 소자의 제조방법
KR20080074504A (ko) 반도체 소자 및 그것의 제조 방법
KR20060110629A (ko) 반도체 소자의 금속배선 형성방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination