KR20090055179A - 번인 테스트를 위한 개별 전류 설정 장치 및 방법 - Google Patents
번인 테스트를 위한 개별 전류 설정 장치 및 방법 Download PDFInfo
- Publication number
- KR20090055179A KR20090055179A KR1020070121961A KR20070121961A KR20090055179A KR 20090055179 A KR20090055179 A KR 20090055179A KR 1020070121961 A KR1020070121961 A KR 1020070121961A KR 20070121961 A KR20070121961 A KR 20070121961A KR 20090055179 A KR20090055179 A KR 20090055179A
- Authority
- KR
- South Korea
- Prior art keywords
- burn
- dut
- current
- current value
- board
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3173—Marginal testing
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
- G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B15/00—Systems controlled by a computer
- G05B15/02—Systems controlled by a computer electric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Environmental & Geological Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Automation & Control Theory (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
Description
Claims (8)
- 복수의 슬롯에 각각 장착된 번인보드를 테스트하는 번인 테스트를 위한 개별 전류 설정 장치로서,구동회로로부터 전류를 공급받고, 운용자 컴퓨터로부터 테스트 대상 디바이스(DUT)의 종류 및 상기 번인보드별 DUT의 개수를 전송받아, 상기 DUT의 종류 및 상기 번인보드별 DUT의 개수에 따라 상기 각각의 슬롯으로 제공할 전류값을 산출하여 상기 슬롯에 제공하는 것을 특징으로 하는 개별 전류 설정 장치.
- 제 1 항에 있어서,상기 개별 전류 설정 장치는, 상기 DUT별 허용 전류값을 저장하는 DUT별 전류값 설정부;상기 운용자 컴퓨터로부터 번인보드별 DUT의 개수를 전송받는 DUT 개수 설정부;상기 DUT별 전류값 설정부의 허용 전류값 및 상기 DUT 개수 설정부에서 전송받은 번인보드별 DUT의 개수에 따라 상기 슬롯별로 공급해야 할 전류값을 산출하는 슬롯별 전류 설정부; 및상기 슬롯별 전류 설정부에서 산출한 슬롯별 전류값에 따라 전류값을 제어하여, 상기 각각의 슬롯으로 공급하는 전류값 조절부;를 포함하는 것을 특징으로 하는 개별 전류 설정 장치.
- 제 2 항에 있어서,상기 슬롯별 전류 설정부는, 상기 DUT별 허용 전류값과 상기 번인보드별 DUT의 개수를 승산하여, 상기 슬롯별로 공급할 전류값을 산출하는 것을 특징으로 하는 개별 전류 설정 장치.
- 제 1 항에 있어서,상기 개별 전류 설정 장치는, 상기 운용자 컴퓨터로부터 접촉 테스트를 통해 산출된 번인보드별 DUT 개수를 전송받는 것을 특징으로 하는 개별 전류 설정 장치.
- 복수의 슬롯에 각각 장착된 번인보드를 테스트하는 번인 테스트를 위한 개별 전류 설정 방법으로서,테스트 대상 디바이스(DUT)별 허용 전류값을 저장하는 제 1 단계;상기 번인보드별 실장 DUT의 개수를 확인하는 제 2 단계; 및상기 DUT의 허용 전류값과 상기 번인보드별 실장 DUT의 개수에 따라 상기 슬롯별로 공급할 전류값을 산출하는 제 3 단계;를 포함하는 개별 전류 설정 방법.
- 제 5 항에 있어서,상기 제 3 단계는, 상기 DUT의 허용 전류값과 상기 번인보드별 실장 DUT의 개수를 승산하여, 상기 슬롯별로 공급할 전류값을 산출하는 단계인 것을 특징으로 하는 개별 전류 설정 방법.
- 제 5 항에 있어서,상기 제 3 단계 이후, 구동회로로부터 전류가 공급됨에 따라, 상기 제 3 단계에서 산출한 전류값에 따른 전류를 상기 슬롯별로 공급하는 제 4 단계를 더 포함하는 것을 특징으로 하는 개별 전류 설정 방법.
- 제 5 항에 있어서,상기 제 2 단계는, 접촉 테스트를 통해 상기 번인보드별 실장 DUT의 개수를 확인하는 단계인 것을 특징으로 하는 개별 전류 설정 방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070121961A KR100935234B1 (ko) | 2007-11-28 | 2007-11-28 | 번인 테스트를 위한 개별 전류 설정 장치 및 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070121961A KR100935234B1 (ko) | 2007-11-28 | 2007-11-28 | 번인 테스트를 위한 개별 전류 설정 장치 및 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20090055179A true KR20090055179A (ko) | 2009-06-02 |
KR100935234B1 KR100935234B1 (ko) | 2010-01-06 |
Family
ID=40986888
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070121961A KR100935234B1 (ko) | 2007-11-28 | 2007-11-28 | 번인 테스트를 위한 개별 전류 설정 장치 및 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100935234B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101234306B1 (ko) * | 2012-08-30 | 2013-02-22 | (주)아테코 | 오토 스트로브를 이용한 번인 테스트 방법 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0694786A (ja) * | 1992-09-10 | 1994-04-08 | Matsushita Electric Ind Co Ltd | バーンイン装置 |
JP4220728B2 (ja) * | 2002-06-17 | 2009-02-04 | 富士通株式会社 | バーンイン試験装置 |
JP2007298378A (ja) * | 2006-04-28 | 2007-11-15 | Toshiba Corp | 試験システム、バーンイン試験方法及びプログラム |
-
2007
- 2007-11-28 KR KR1020070121961A patent/KR100935234B1/ko active IP Right Grant
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101234306B1 (ko) * | 2012-08-30 | 2013-02-22 | (주)아테코 | 오토 스트로브를 이용한 번인 테스트 방법 |
Also Published As
Publication number | Publication date |
---|---|
KR100935234B1 (ko) | 2010-01-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4624944B2 (ja) | 集積回路をテストするための自動テスト装置内で使用するピンエレクトロニクス | |
US20060198211A1 (en) | Test system for testing integrated circuits and a method for configuring a test system | |
KR102055335B1 (ko) | 테스트 장치 및 이를 포함하는 테스트 시스템 | |
KR20170038050A (ko) | 디바이스의 검사 방법, 프로브 카드, 인터포저 및 검사 장치 | |
JP6104578B2 (ja) | 検査装置および検査方法 | |
KR100935234B1 (ko) | 번인 테스트를 위한 개별 전류 설정 장치 및 방법 | |
KR100856079B1 (ko) | 반도체 검사장치 | |
US8751183B2 (en) | Tester having system maintenance compliance tool | |
US20210072273A1 (en) | Fan circuit test system and test method without the need to install a fan | |
US7990172B2 (en) | Method and apparatus for testing electronic device | |
KR20110043708A (ko) | 시험 장치 및 제조 방법 | |
WO2010073919A1 (ja) | 試験装置の制御方法 | |
US11385284B2 (en) | Test system and test method | |
KR101205955B1 (ko) | 번인 테스트 시스템의 전원공급장치 | |
KR20090109700A (ko) | 메모리 테스트 보드의 동기화 장치 | |
JP2007298378A (ja) | 試験システム、バーンイン試験方法及びプログラム | |
JP7457208B2 (ja) | 自動試験装置(ate)を制御するための制御装置、ate、ateを制御するための方法、ateを操作するための方法、および温度の推定または判定を含むそのような方法を実行するためのコンピュータプログラム | |
JP2021052122A (ja) | 半導体集積回路装置 | |
US7282938B2 (en) | Testing apparatus and method for providing temperature stress to electronic component | |
KR20040054904A (ko) | 소켓 및 이를 이용한 반도체 집적소자 테스트 정보 관리시스템 | |
US20240192269A1 (en) | Test substrate, test apparatus, and test method for semiconductor integrated circuit | |
KR101336345B1 (ko) | 반도체 테스트 시스템에서의 모듈 단위 테스트 이벤트 신호 제어 장치 | |
KR100317207B1 (ko) | 반도체 메모리 테스트 장치 | |
JP2010165819A (ja) | 半導体集積回路の試験装置、試験方法 | |
KR20220169901A (ko) | Ic소켓 검사용 다중채널 측정 시스템 및 그 다중채널 측정방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20121224 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20131224 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20141224 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20151224 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20161226 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20171226 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20191224 Year of fee payment: 11 |