JP4220728B2 - バーンイン試験装置 - Google Patents
バーンイン試験装置 Download PDFInfo
- Publication number
- JP4220728B2 JP4220728B2 JP2002175365A JP2002175365A JP4220728B2 JP 4220728 B2 JP4220728 B2 JP 4220728B2 JP 2002175365 A JP2002175365 A JP 2002175365A JP 2002175365 A JP2002175365 A JP 2002175365A JP 4220728 B2 JP4220728 B2 JP 4220728B2
- Authority
- JP
- Japan
- Prior art keywords
- unit
- burn
- test
- power supply
- abnormal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ＩＣ（集積回路）等の電子部品のバーンイン試験において、電源電流やドライバ波形の異常時に電源電圧を遮断してバーンイン試験装置側のダメージ（破壊）を防止するようにした信頼性の高いバーンイン試験装置に関する。
【０００２】
バーンイン試験は、ＩＣ等の電子部品の信頼性を高めるために行われるものであるから、バーンイン試験装置はより信頼性の高いものが求められている。
【０００３】
【従来の技術】
ＩＣの故障を分類すると、時間経過に従って少なくなる初期劣化性不良による故障、故障率が一定の偶発故障、故障率が時間の経過に従って増加する劣化性故障に分けられる。半導体メーカは、動作不良を起すＩＣを出来るだけ出荷しないようにするため、比較的不良が多く出る初期劣化性不良を出来るだけ排除する必要がある。このため、従来、半導体メーカでは、ＩＣの出荷前にバーンイン試験を行って初期劣化性不良を排除していた。
【０００４】
バーンイン試験とは、例えば、周囲温度１００℃のバーンイン槽内にＩＣを配置し、ＩＣに電源電圧（例えば、通常(3.3V)より高い３．６Ｖ）とドライバからＩＣの信号入力端子に駆動信号を印加し、この状態を２４時間継続するものであった。そして、通常の使用温度で正常に動作しないＩＣを排除するものであった。
【０００５】
【発明が解決しようとする課題】
上記従来のものは、次のような課題があった。
【０００６】
バーンイン試験装置のトラブルにより、ＩＣに供給する電源電流が多くなり、バーンイン試験装置側に悪影響を与えたり、また、バーンイン試験装置のドライバのドライブ波形が悪くなり、バーンイン試験装置の設定を行うコマンドエラー等が発生し、内部回路が暴走（自爆破壊）する危険があった。
【０００７】
本発明はこのような従来の課題を解決し、バーンイン試験装置が異状状態になった場合、バーンイン試験装置を緊急に停止し、バーンイン試験装置にダメージを与えないようにすることを目的とする。
【０００８】
【課題を解決するための手段】
図１は本発明の原理説明図である。図１において、３は異常遮断部、４はバーンイン槽、１１は電源電流測定部、１３ａは判定部、１４は電源遮断部、２１はドライバ波形測定部、４１は試験基板、４３ａは電子部品である。
【０００９】
本発明は、上記従来の課題を解決するため次のような手段を有する。
【００１０】
（１）：電子部品４３ａのバーンイン試験を行うバーンイン槽４と、該バーンイン槽４内に配置された複数の電子部品４３ａを搭載する試験基板に各々に流れる電源電流を測定する電源電流測定部１１と、前記電源電流測定部１１の異常電流を判定する判定部１３ａと、前記試験基板毎の電源電流を遮断する電源遮断部１４とを備え、前記判定部１３ａは、前記電源電流測定部１１の異常電流により、前記試験基板毎に前記電源電流を遮断する。このため、試験基板４１上等の一定の数毎の電子部品４３ａの異常電流を判定して遮断するので、バーンイン試験装置に与えるダメージを確実に防止することができ、信頼性の高いバーンイン試験を行うことができる。
【００１１】
（２）：電子部品４３ａのバーンイン試験を行うバーンイン槽４と、該バーンイン槽４内に配置された複数の電子部品４３ａを搭載する試験基板の各々に対するドライバ波形を測定するドライバ波形測定部２１と、前記ドライバ波形測定部２１の異常波形を判定する判定部１３ａと、前記試験基板毎の電源電流を遮断する電源遮断部１４とを備え、前記判定部１３ａは、前記ドライバ波形測定部２１の異常波形により、前記試験基板毎に前記電源電流を遮断する。このため、試験基板上等の一定の数毎の電子部品４３ａの異常ドライバ波形を判定して遮断するので、バーンイン試験装置に与えるダメージを確実に防止することができ、信頼性の高いバーンイン試験を行うことができる。
【００１３】
【発明の実施の形態】
（１）：バーンイン試験装置の説明
図２はバーンイン試験装置の説明図である。図２において、バーンイン試験装置には、電源部１、ドライバ発生部２、異常遮断部３、バーンイン槽４、温度制御部５、タイマ部６、ヒータ部７、冷却部８、送風部９、Ｉ／Ｏ部１０が設けてある。
【００１４】
電源部１は、バーンイン槽４内のバーンイン試験を行うＩＣに電力（例えば、３．６Ｖ）を供給するものであり、スロット（試験基板が挿入されるコネクタ）単位で異なる電圧を供給することも可能である。ドライバ発生部２は、ＩＣを駆動させるための信号を発生するものであり、設定により同時に複数種類の駆動信号（例えば、スロット毎に異なる駆動信号）を発生することもできる。
【００１５】
異常遮断部３は、電源電流やドライバ波形の異常時に電源電圧を遮断するものであり、スロット単位で複数個設けることができる。バーンイン槽４は、バーンイン試験を行うためのＩＣを入れる槽である。温度制御部５は、バーンイン槽４内の温度を制御するものである。タイマ部６は、バーンイン試験の時間を設定するものである。
【００１６】
ヒータ部７は、バーンイン槽を加熱（例えば、１５０℃まで）するものである。冷却部８は、バーンイン槽を冷却（例えば、０℃まで）するものである。送風部９は、バーンイン槽内の送風を行うものである。Ｉ／Ｏ部１０は、外部のパーソナルコンピュータ等と接続して、バーンイン試験装置の設定、制御等を外部から行うため、情報の入出力を行うインタフェースである。
【００１７】
バーンイン試験は、温度制御部５で、バーンイン槽４内が、例えば、１００℃になるようにヒータ部７、冷却部８、送風部９を使用して制御し、バーンイン槽４内のＩＣに電源部１からの電源電圧（例えば、通常(3.3V)より高い３．６Ｖ）とドライバ発生部２から駆動信号を印加する。この状態をタイマ部６で２４時間継続する。そして、通常の使用温度で正常に動作しないＩＣを排除するものである。
【００１８】
（２）：異常遮断部の取り付けの説明
図３は異常遮断部の取り付けの説明図である。図３において、バーンイン槽４内には、複数（例えば２０枚）の試験基板（カード）４１がそれぞれのコネクタ（＝スロット：図示せず）に挿入され固定されている。各試験基板４１上には、複数（例えば５０個）のＩＣ４３がコネクタ４２を介して取付けられている。また、バーンイン槽４のバックボード側には、各試験基板４１に対応して異常遮断部３が、コネクタ２０を介して（スロット単位で）取付けられている。電源部１からは、例えば、３．６Ｖの電源が各試験基板４１に供給されている。ドライバ発生部２からは、各試験基板４１のＩＣ４３に対応したドライバ波形が供給されている。
【００１９】
（３）：異常電流測定方式の説明
図４は異常電流測定による異常遮断部の説明図である。図４において、コネクタ２０に挿入された異常遮断部３には、電源電流測定部１１、電圧電流表示部１２、電源電流判定部１３、電源遮断部１４、アラーム表示部１５、試験周波数切替部１６、波形観測用端子部１７が設けてある。
【００２０】
電源電流測定部１１は、電源部１から一つの試験基板４１に流れる電流を測定するものである。電圧電流表示部１２は、電源電圧と電流を表示するものである。電源電流判定部１３は、試験基板４１のＩＣ４３の種類、個数、駆動周波数等により予め設定（試験基板４１毎に設定）され、設定された値以上の電流を異常電流と判定するものである。電源遮断部１４は、電源電流判定部１３の異常電流の判定により、試験基板４１への電源部１からの電流を遮断するものである。アラーム表示部１５は、電源電流判定部１３が判定した異常電流等を表示して警報するものである。試験周波数切替部１６は、ＩＣ４３の駆動周波数を切り替えるものである。例えば、ＩＣ４３の駆動周波数を１００Ｍから１０Ｍに切り替えて電源電流を測定するものである。波形観測用端子部１７は、詳しい波形観測を行うため外部のオシロスコープ等と接続するものである。
【００２１】
（異常電流測定方式の説明）
▲１▼：バーンイン槽４内の一つの試験基板４１への電源部１からの電流を電源電流測定部１１で測定する。
【００２２】
▲２▼：この測定電流を電圧電流表示部１２で表示すると共に、電源電流判定部１３で予め設定された異常電流を判定する。
【００２３】
▲３▼：電源電流判定部１３で異常電流と判定すると、この異常電流をアラーム表示部１５で表示すると共に、電源遮断部１４で試験基板４１への電源部１からの電流を遮断する。
【００２４】
▲４▼：また、試験周波数切替部１６で、ＩＣ４３の駆動（クロック）周波数を切り替え、再度電源電流の測定を行うものである。
【００２５】
なお、上記の説明では、異常の起こった試験基板４１の電源電流の遮断を行ったが、全ての試験基板４１の電源電流を遮断することもできる。
【００２６】
（４）：異常波形測定方式の説明
図５は異常波形測定による異常遮断部の説明図である。図５において、コネクタ２０に挿入された異常遮断部３には、電源遮断部１４、アラーム表示部１５、試験周波数切替部１６、波形観測用端子部１７、ドライバ波形測定部２１、ドライバ波形表示部２２、ドライバ波形判定部２３が設けてある。
【００２７】
電源遮断部１４は、ドライバ波形判定部２３の異常波形の判定により、試験基板４１への電源部１からの電流を遮断するものである。アラーム表示部１５は、ドライバ波形判定部２３が判定した異常波形（例えば、ハイレベルの波形異常）等を表示して警報するものである。試験周波数切替部１６は、ＩＣ４３の駆動周波数を切り替えるものである。波形観測用端子部１７は、詳しい波形観測を行うため外部のオシロスコープ等と接続するものである。ドライバ波形測定部２１は、ドライバ発生部２から一つの試験基板４１のＩＣ４３を駆動するための波形を測定するものである。ドライバ波形表示部２２は、ＩＣ４３を駆動するドライバ波形を表示するものである。ドライバ波形判定部２３は、予め設定（試験基板４１毎、クロック毎等により設定）された波形（ハイレベル、ローレベル、ハイレベル又はローレベルの幅等）が規定値と外れたものを異常波形と判定するものである。
【００２８】
（異常波形測定方式の説明）
▲１▼：バーンイン槽４内の一つの試験基板４１へのドライバ発生部２からの波形をドライバ波形測定部２１で測定する。
【００２９】
▲２▼：この測定波形をドライバ波形表示部２２で表示すると共に、ドライバ波形判定部２３で異常波形を判定する。
【００３０】
▲３▼：ドライバ波形判定部２３で異常波形と判定すると、この異常波形をアラーム表示部１５で表示すると共に、電源遮断部１４で試験基板４１への電源部１からの電流を遮断する。
【００３１】
▲４▼：また、試験周波数切替部１６で、ＩＣ４３の駆動（クロック）周波数を切り替え、再度ドライバ波形の測定を行うものである。
【００３２】
なお、上記の説明では、ドライバ波形の異常と判定した試験基板４１の電源電流の遮断を行ったが、全ての試験基板４１の電源電流を遮断することもできる。また、電圧電流表示部１２、アラーム表示部１５、ドライバ波形表示部２２は、同じ画面で表示することもできる。
【００３３】
【発明の効果】
以上説明したように、本発明によれば次のような効果がある。
【００３４】
（１）：電源電流測定部でバーンイン槽内の電子部品の一定の数毎に流れるバーンイン試験の電源電流を測定し、判定部で、電源電流測定部の異常電流により、電源電流を遮断するため、試験基板上等の一定の数毎の電子部品の異常電流を判定して遮断するので、バーンイン試験装置に与えるダメージを確実に防止することができ、信頼性の高いバーンイン試験を行うことができる。
【００３５】
（２）：ドライバ波形測定部でバーンイン槽内の電子部品の一定の数毎に入力するバーンイン試験のドライバ波形を測定し、判定部で、前記ドライバ波形測定部の異常波形により、電源電流を遮断するため、試験基板上等の一定の数毎の電子部品の異常波形を判定して遮断するので、バーンイン試験装置に与えるダメージを確実に防止することができ、信頼性の高いバーンイン試験を行うことができる。
【００３６】
（３）：電源電流の遮断は、異常電流又は異常波形を測定した一定の数の電子部品単位で行うため、異常の発生しなかった電子部品のバーンイン試験を継続することができる。
【図面の簡単な説明】
【図１】本発明の原理説明図である。
【図２】実施の形態におけるバーンイン試験装置の説明図である。
【図３】実施の形態における異常遮断部の取り付けの説明図である。
【図４】実施の形態における異常電流測定による異常遮断部の説明図である。
【図５】実施の形態における異常波形測定による異常遮断部の説明図である。
【符号の説明】
３ 異常遮断部
４ バーンイン槽
１１ 電源電流測定部
１３ａ 判定部
１４ 電源遮断部
２１ ドライバ波形測定部
４１ 試験基板
４３ａ 電子部品（ＩＣ）
【発明の属する技術分野】
本発明は、ＩＣ（集積回路）等の電子部品のバーンイン試験において、電源電流やドライバ波形の異常時に電源電圧を遮断してバーンイン試験装置側のダメージ（破壊）を防止するようにした信頼性の高いバーンイン試験装置に関する。
【０００２】
バーンイン試験は、ＩＣ等の電子部品の信頼性を高めるために行われるものであるから、バーンイン試験装置はより信頼性の高いものが求められている。
【０００３】
【従来の技術】
ＩＣの故障を分類すると、時間経過に従って少なくなる初期劣化性不良による故障、故障率が一定の偶発故障、故障率が時間の経過に従って増加する劣化性故障に分けられる。半導体メーカは、動作不良を起すＩＣを出来るだけ出荷しないようにするため、比較的不良が多く出る初期劣化性不良を出来るだけ排除する必要がある。このため、従来、半導体メーカでは、ＩＣの出荷前にバーンイン試験を行って初期劣化性不良を排除していた。
【０００４】
バーンイン試験とは、例えば、周囲温度１００℃のバーンイン槽内にＩＣを配置し、ＩＣに電源電圧（例えば、通常(3.3V)より高い３．６Ｖ）とドライバからＩＣの信号入力端子に駆動信号を印加し、この状態を２４時間継続するものであった。そして、通常の使用温度で正常に動作しないＩＣを排除するものであった。
【０００５】
【発明が解決しようとする課題】
上記従来のものは、次のような課題があった。
【０００６】
バーンイン試験装置のトラブルにより、ＩＣに供給する電源電流が多くなり、バーンイン試験装置側に悪影響を与えたり、また、バーンイン試験装置のドライバのドライブ波形が悪くなり、バーンイン試験装置の設定を行うコマンドエラー等が発生し、内部回路が暴走（自爆破壊）する危険があった。
【０００７】
本発明はこのような従来の課題を解決し、バーンイン試験装置が異状状態になった場合、バーンイン試験装置を緊急に停止し、バーンイン試験装置にダメージを与えないようにすることを目的とする。
【０００８】
【課題を解決するための手段】
図１は本発明の原理説明図である。図１において、３は異常遮断部、４はバーンイン槽、１１は電源電流測定部、１３ａは判定部、１４は電源遮断部、２１はドライバ波形測定部、４１は試験基板、４３ａは電子部品である。
【０００９】
本発明は、上記従来の課題を解決するため次のような手段を有する。
【００１０】
（１）：電子部品４３ａのバーンイン試験を行うバーンイン槽４と、該バーンイン槽４内に配置された複数の電子部品４３ａを搭載する試験基板に各々に流れる電源電流を測定する電源電流測定部１１と、前記電源電流測定部１１の異常電流を判定する判定部１３ａと、前記試験基板毎の電源電流を遮断する電源遮断部１４とを備え、前記判定部１３ａは、前記電源電流測定部１１の異常電流により、前記試験基板毎に前記電源電流を遮断する。このため、試験基板４１上等の一定の数毎の電子部品４３ａの異常電流を判定して遮断するので、バーンイン試験装置に与えるダメージを確実に防止することができ、信頼性の高いバーンイン試験を行うことができる。
【００１１】
（２）：電子部品４３ａのバーンイン試験を行うバーンイン槽４と、該バーンイン槽４内に配置された複数の電子部品４３ａを搭載する試験基板の各々に対するドライバ波形を測定するドライバ波形測定部２１と、前記ドライバ波形測定部２１の異常波形を判定する判定部１３ａと、前記試験基板毎の電源電流を遮断する電源遮断部１４とを備え、前記判定部１３ａは、前記ドライバ波形測定部２１の異常波形により、前記試験基板毎に前記電源電流を遮断する。このため、試験基板上等の一定の数毎の電子部品４３ａの異常ドライバ波形を判定して遮断するので、バーンイン試験装置に与えるダメージを確実に防止することができ、信頼性の高いバーンイン試験を行うことができる。
【００１３】
【発明の実施の形態】
（１）：バーンイン試験装置の説明
図２はバーンイン試験装置の説明図である。図２において、バーンイン試験装置には、電源部１、ドライバ発生部２、異常遮断部３、バーンイン槽４、温度制御部５、タイマ部６、ヒータ部７、冷却部８、送風部９、Ｉ／Ｏ部１０が設けてある。
【００１４】
電源部１は、バーンイン槽４内のバーンイン試験を行うＩＣに電力（例えば、３．６Ｖ）を供給するものであり、スロット（試験基板が挿入されるコネクタ）単位で異なる電圧を供給することも可能である。ドライバ発生部２は、ＩＣを駆動させるための信号を発生するものであり、設定により同時に複数種類の駆動信号（例えば、スロット毎に異なる駆動信号）を発生することもできる。
【００１５】
異常遮断部３は、電源電流やドライバ波形の異常時に電源電圧を遮断するものであり、スロット単位で複数個設けることができる。バーンイン槽４は、バーンイン試験を行うためのＩＣを入れる槽である。温度制御部５は、バーンイン槽４内の温度を制御するものである。タイマ部６は、バーンイン試験の時間を設定するものである。
【００１６】
ヒータ部７は、バーンイン槽を加熱（例えば、１５０℃まで）するものである。冷却部８は、バーンイン槽を冷却（例えば、０℃まで）するものである。送風部９は、バーンイン槽内の送風を行うものである。Ｉ／Ｏ部１０は、外部のパーソナルコンピュータ等と接続して、バーンイン試験装置の設定、制御等を外部から行うため、情報の入出力を行うインタフェースである。
【００１７】
バーンイン試験は、温度制御部５で、バーンイン槽４内が、例えば、１００℃になるようにヒータ部７、冷却部８、送風部９を使用して制御し、バーンイン槽４内のＩＣに電源部１からの電源電圧（例えば、通常(3.3V)より高い３．６Ｖ）とドライバ発生部２から駆動信号を印加する。この状態をタイマ部６で２４時間継続する。そして、通常の使用温度で正常に動作しないＩＣを排除するものである。
【００１８】
（２）：異常遮断部の取り付けの説明
図３は異常遮断部の取り付けの説明図である。図３において、バーンイン槽４内には、複数（例えば２０枚）の試験基板（カード）４１がそれぞれのコネクタ（＝スロット：図示せず）に挿入され固定されている。各試験基板４１上には、複数（例えば５０個）のＩＣ４３がコネクタ４２を介して取付けられている。また、バーンイン槽４のバックボード側には、各試験基板４１に対応して異常遮断部３が、コネクタ２０を介して（スロット単位で）取付けられている。電源部１からは、例えば、３．６Ｖの電源が各試験基板４１に供給されている。ドライバ発生部２からは、各試験基板４１のＩＣ４３に対応したドライバ波形が供給されている。
【００１９】
（３）：異常電流測定方式の説明
図４は異常電流測定による異常遮断部の説明図である。図４において、コネクタ２０に挿入された異常遮断部３には、電源電流測定部１１、電圧電流表示部１２、電源電流判定部１３、電源遮断部１４、アラーム表示部１５、試験周波数切替部１６、波形観測用端子部１７が設けてある。
【００２０】
電源電流測定部１１は、電源部１から一つの試験基板４１に流れる電流を測定するものである。電圧電流表示部１２は、電源電圧と電流を表示するものである。電源電流判定部１３は、試験基板４１のＩＣ４３の種類、個数、駆動周波数等により予め設定（試験基板４１毎に設定）され、設定された値以上の電流を異常電流と判定するものである。電源遮断部１４は、電源電流判定部１３の異常電流の判定により、試験基板４１への電源部１からの電流を遮断するものである。アラーム表示部１５は、電源電流判定部１３が判定した異常電流等を表示して警報するものである。試験周波数切替部１６は、ＩＣ４３の駆動周波数を切り替えるものである。例えば、ＩＣ４３の駆動周波数を１００Ｍから１０Ｍに切り替えて電源電流を測定するものである。波形観測用端子部１７は、詳しい波形観測を行うため外部のオシロスコープ等と接続するものである。
【００２１】
（異常電流測定方式の説明）
▲１▼：バーンイン槽４内の一つの試験基板４１への電源部１からの電流を電源電流測定部１１で測定する。
【００２２】
▲２▼：この測定電流を電圧電流表示部１２で表示すると共に、電源電流判定部１３で予め設定された異常電流を判定する。
【００２３】
▲３▼：電源電流判定部１３で異常電流と判定すると、この異常電流をアラーム表示部１５で表示すると共に、電源遮断部１４で試験基板４１への電源部１からの電流を遮断する。
【００２４】
▲４▼：また、試験周波数切替部１６で、ＩＣ４３の駆動（クロック）周波数を切り替え、再度電源電流の測定を行うものである。
【００２５】
なお、上記の説明では、異常の起こった試験基板４１の電源電流の遮断を行ったが、全ての試験基板４１の電源電流を遮断することもできる。
【００２６】
（４）：異常波形測定方式の説明
図５は異常波形測定による異常遮断部の説明図である。図５において、コネクタ２０に挿入された異常遮断部３には、電源遮断部１４、アラーム表示部１５、試験周波数切替部１６、波形観測用端子部１７、ドライバ波形測定部２１、ドライバ波形表示部２２、ドライバ波形判定部２３が設けてある。
【００２７】
電源遮断部１４は、ドライバ波形判定部２３の異常波形の判定により、試験基板４１への電源部１からの電流を遮断するものである。アラーム表示部１５は、ドライバ波形判定部２３が判定した異常波形（例えば、ハイレベルの波形異常）等を表示して警報するものである。試験周波数切替部１６は、ＩＣ４３の駆動周波数を切り替えるものである。波形観測用端子部１７は、詳しい波形観測を行うため外部のオシロスコープ等と接続するものである。ドライバ波形測定部２１は、ドライバ発生部２から一つの試験基板４１のＩＣ４３を駆動するための波形を測定するものである。ドライバ波形表示部２２は、ＩＣ４３を駆動するドライバ波形を表示するものである。ドライバ波形判定部２３は、予め設定（試験基板４１毎、クロック毎等により設定）された波形（ハイレベル、ローレベル、ハイレベル又はローレベルの幅等）が規定値と外れたものを異常波形と判定するものである。
【００２８】
（異常波形測定方式の説明）
▲１▼：バーンイン槽４内の一つの試験基板４１へのドライバ発生部２からの波形をドライバ波形測定部２１で測定する。
【００２９】
▲２▼：この測定波形をドライバ波形表示部２２で表示すると共に、ドライバ波形判定部２３で異常波形を判定する。
【００３０】
▲３▼：ドライバ波形判定部２３で異常波形と判定すると、この異常波形をアラーム表示部１５で表示すると共に、電源遮断部１４で試験基板４１への電源部１からの電流を遮断する。
【００３１】
▲４▼：また、試験周波数切替部１６で、ＩＣ４３の駆動（クロック）周波数を切り替え、再度ドライバ波形の測定を行うものである。
【００３２】
なお、上記の説明では、ドライバ波形の異常と判定した試験基板４１の電源電流の遮断を行ったが、全ての試験基板４１の電源電流を遮断することもできる。また、電圧電流表示部１２、アラーム表示部１５、ドライバ波形表示部２２は、同じ画面で表示することもできる。
【００３３】
【発明の効果】
以上説明したように、本発明によれば次のような効果がある。
【００３４】
（１）：電源電流測定部でバーンイン槽内の電子部品の一定の数毎に流れるバーンイン試験の電源電流を測定し、判定部で、電源電流測定部の異常電流により、電源電流を遮断するため、試験基板上等の一定の数毎の電子部品の異常電流を判定して遮断するので、バーンイン試験装置に与えるダメージを確実に防止することができ、信頼性の高いバーンイン試験を行うことができる。
【００３５】
（２）：ドライバ波形測定部でバーンイン槽内の電子部品の一定の数毎に入力するバーンイン試験のドライバ波形を測定し、判定部で、前記ドライバ波形測定部の異常波形により、電源電流を遮断するため、試験基板上等の一定の数毎の電子部品の異常波形を判定して遮断するので、バーンイン試験装置に与えるダメージを確実に防止することができ、信頼性の高いバーンイン試験を行うことができる。
【００３６】
（３）：電源電流の遮断は、異常電流又は異常波形を測定した一定の数の電子部品単位で行うため、異常の発生しなかった電子部品のバーンイン試験を継続することができる。
【図面の簡単な説明】
【図１】本発明の原理説明図である。
【図２】実施の形態におけるバーンイン試験装置の説明図である。
【図３】実施の形態における異常遮断部の取り付けの説明図である。
【図４】実施の形態における異常電流測定による異常遮断部の説明図である。
【図５】実施の形態における異常波形測定による異常遮断部の説明図である。
【符号の説明】
３ 異常遮断部
４ バーンイン槽
１１ 電源電流測定部
１３ａ 判定部
１４ 電源遮断部
２１ ドライバ波形測定部
４１ 試験基板
４３ａ 電子部品（ＩＣ）
Claims (2)
- 電子部品のバーンイン試験を行うバーンイン槽と、
該バーンイン槽内に配置された複数の前記電子部品を搭載する試験基板に各々に流れる電源電流を測定する電源電流測定部と、
前記電源電流測定部の異常電流を判定する判定部と、
前記試験基板毎の電源電流を遮断する電源遮断部とを備え、
前記判定部は、前記電源電流測定部の異常電流により、前記試験基板毎に前記電源電流を遮断することを特徴としたバーンイン試験装置。 - 電子部品のバーンイン試験を行うバーンイン槽と、
該バーンイン槽内に配置された複数の前記電子部品を搭載する試験基板の各々に対するドライバ波形を測定するドライバ波形測定部と、
前記ドライバ波形測定部の異常波形を判定する判定部と、
前記試験基板毎の電源電流を遮断する電源遮断部とを備え、
前記判定部は、前記ドライバ波形測定部の異常波形により、前記試験基板毎に前記電源電流を遮断することを特徴としたバーンイン試験装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002175365A JP4220728B2 (ja) | 2002-06-17 | 2002-06-17 | バーンイン試験装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002175365A JP4220728B2 (ja) | 2002-06-17 | 2002-06-17 | バーンイン試験装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004020364A JP2004020364A (ja) | 2004-01-22 |
| JP4220728B2 true JP4220728B2 (ja) | 2009-02-04 |
Family
ID=31174039
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002175365A Expired - Fee Related JP4220728B2 (ja) | 2002-06-17 | 2002-06-17 | バーンイン試験装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4220728B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006292491A (ja) * | 2005-04-08 | 2006-10-26 | Sendai Nikon:Kk | エンコーダ |
| JP4431559B2 (ja) * | 2006-09-20 | 2010-03-17 | 日本エンジニアリング株式会社 | 半導体テスト装置 |
| KR100935234B1 (ko) * | 2007-11-28 | 2010-01-06 | 주식회사디아이 | 번인 테스트를 위한 개별 전류 설정 장치 및 방법 |
| JP2010044013A (ja) * | 2008-08-18 | 2010-02-25 | Fujitsu Microelectronics Ltd | 半導体装置の試験方法 |
| CN115047307B (zh) * | 2022-08-17 | 2022-11-25 | 浙江杭可仪器有限公司 | 一种半导体器件老化测试箱 |
-
2002
- 2002-06-17 JP JP2002175365A patent/JP4220728B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004020364A (ja) | 2004-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5805403A (en) | Integrated circuit temperature monitoring and protection system | |
| US4145620A (en) | Modular dynamic burn-in apparatus | |
| JP4369949B2 (ja) | 絶縁検査装置及び絶縁検査方法 | |
| JP4220728B2 (ja) | バーンイン試験装置 | |
| JP2004502941A (ja) | 望ましくないｄｃ過渡電流によるｅｏｓ（エレクトロオーバストレス）損傷からのｉｃ装置の自動保護 | |
| JP2007257062A (ja) | メモリエラー検出機能、メモリチップの温度検出機能を備えたメモリモジュール | |
| US8751183B2 (en) | Tester having system maintenance compliance tool | |
| JP2011033519A (ja) | 電源電圧監視機能を有する制御処理装置、および電源電圧監視方法 | |
| US20220196755A1 (en) | Method and device for avoiding abnormal signal oscillation in uvlo test | |
| JP3783865B2 (ja) | 半導体装置及びそのバーンインテスト方法、製造方法並びにバーンインテスト制御回路 | |
| KR100935234B1 (ko) | 번인 테스트를 위한 개별 전류 설정 장치 및 방법 | |
| JP4727641B2 (ja) | テスター装置 | |
| JP2004361169A (ja) | 不良解析方法および装置 | |
| JP7457208B2 (ja) | 自動試験装置（ａｔｅ）を制御するための制御装置、ａｔｅ、ａｔｅを制御するための方法、ａｔｅを操作するための方法、および温度の推定または判定を含むそのような方法を実行するためのコンピュータプログラム | |
| JP4096347B2 (ja) | 電子部品、回路基板及び電子部品付き回路基板 | |
| TW201944188A (zh) | 半導體測試機台之電源監控方法 | |
| Zhang et al. | Analysis of a novel EOS failure due to stray voltage during ICT testing | |
| JP2008076266A (ja) | 基板検査装置及び基板検査方法 | |
| JP2007171114A (ja) | 半導体試験基板および接触不良判定方法 | |
| JPH03282270A (ja) | 半導体集積回路の試験装置 | |
| TW201616147A (zh) | 半導體電路測試裝置偵測熱切換之方法 | |
| KR20080045476A (ko) | 번-인 장치 | |
| WO2013145196A1 (ja) | 接続装置及び異常検出方法 | |
| JPH1114696A (ja) | 半導体集積回路試験装置 | |
| JP2018060350A (ja) | 機器監視装置及び機器監視方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041026 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070709 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071023 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071221 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080129 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080331 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20080331 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080331 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080819 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081016 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081111 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081114 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111121 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |