JP2010044013A - 半導体装置の試験方法 - Google Patents

半導体装置の試験方法 Download PDF

Info

Publication number
JP2010044013A
JP2010044013A JP2008209699A JP2008209699A JP2010044013A JP 2010044013 A JP2010044013 A JP 2010044013A JP 2008209699 A JP2008209699 A JP 2008209699A JP 2008209699 A JP2008209699 A JP 2008209699A JP 2010044013 A JP2010044013 A JP 2010044013A
Authority
JP
Japan
Prior art keywords
voltage
semiconductor device
current value
test
voltage application
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008209699A
Other languages
English (en)
Inventor
Hiroyuki Koike
弘之 小池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2008209699A priority Critical patent/JP2010044013A/ja
Publication of JP2010044013A publication Critical patent/JP2010044013A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

【課題】バーンイン試験時の半導体装置及びその試験装置の損傷を回避する。
【解決手段】バーンイン試験装置のボードに設けられたソケットに、試験対象の半導体装置を装着し、その半導体装置に対し、電圧を最大試験電圧Vmまでステップ状に上昇させて印加していく。その際、その電圧印加ステップごとに、半導体装置に流れる電流値を検出し、検出される電流値が正常か否かを判定する。印加電圧をステップ状に上昇させていったときに、ある電圧印加ステップで異常な電流値が検出された場合には、その異常が検出された電圧印加ステップでその半導体装置に対する電圧の印加を停止する。これにより、その半導体装置には、以後、電圧が印加されなくなるため、その熱暴走が回避され、熱暴走に起因した半導体装置やバーンイン試験装置の損傷が回避されるようになる。
【選択図】図1

Description

本発明は、半導体装置の試験方法に関し、特に、半導体装置の信頼性を評価するための試験方法に関する。
半導体装置の試験方法のひとつとして、半導体装置に所定の電圧を印加したときに検出される電流値に基づいて良/不良を判定するバーンイン試験がある。バーンイン試験は、例えば、ボード及びその上に設けたソケットを備えるバーンイン試験装置を用い、そのソケットに試験対象の半導体装置を装着し、所定の温度環境下でその半導体装置に対する電圧印加及び電流値検出を行うことで実施される(例えば、特許文献1〜4参照。)。
特開2001−330644号公報 特許第3772787号公報 特開平6−118128号公報 特開2002−181894号公報
ところで、近年の半導体装置は、微細化が進む一方で、動作電流が増大化される傾向にあり、そのような比較的大電流を扱う半導体装置に対してバーンイン試験を行うことも多くなってきている。
しかし、そのような半導体装置に対してバーンイン試験を行った場合には、試験中に流す電流が大きくなり、半導体装置が熱暴走を起こして焼損してしまうことが懸念される。さらに、そのような焼損により、半導体装置が装着されている試験装置側のソケットやボードも損傷を受けてしまうことも懸念される。
このようなバーンイン試験中の熱暴走やそれに起因したソケット等の損傷を回避するため、予めバーンイン試験前に、半導体装置に対する予備的な電流値検出を行い、その検出結果に基づき、バーンイン試験の対象外とする半導体装置を選別しておくことも可能である。しかし、このようにバーンイン試験前に選別を行うと、その選別基準によっては、その後のバーンイン試験による良/不良の選別と共に、半導体装置の歩留まりが大きく低下してしまうことが危惧される。
このような点に鑑み、試験対象の半導体装置、及びその試験を行う試験装置の損傷を回避しつつ、精度良く半導体装置の良/不良を判定することのできる半導体装置の試験方法を提供することを目的とする。
上記課題を解決するために、半導体装置に印加する電圧を所定試験電圧までステップ状に上昇させつつ、各ステップで前記半導体装置から検出される電流値が正常か否かを判定する工程と、前記半導体装置から検出された電流値が異常と判定されたときには、異常と判定された電流値が検出されたステップで前記半導体装置への電圧の印加を停止する工程と、を含む半導体装置の試験方法が提供される。
開示の半導体装置の試験方法によれば、半導体装置、及びその試験を行う試験装置の損傷を回避しつつ、精度良く半導体装置の良/不良を判定することが可能になる。
以下、図面を参照して詳細に説明する。
図1はバーンイン試験の原理説明図である。
バーンイン試験は、まず所定のボードに設けられたソケットに試験対象の半導体装置を装着し、その半導体装置に対しボード及びソケットを介して所定の電圧を印加したときの電流値を検出することによって行う。
ここでは、図1に示すように、半導体装置への印加電圧を、経時的に、それぞれ所定電圧保持時間でステップ状に上昇させていくようにする。例えば、試験対象の半導体装置に最大試験電圧Vm=2Vまで電圧を印加するバーンイン試験において、電圧上昇量Vs1〜Vs4=0.5Vずつ、所定電圧保持時間t1〜t4で、4段階のステップで上昇させていく、といったように、半導体装置に対する電圧の印加を制御する。
そして、このように半導体装置への印加電圧をステップ状に上昇させていく際、その電圧印加ステップごとに、半導体装置に流れる電流値を検出し、電圧印加ステップごとに、検出される電流値が正常か否かを判定する。このとき、ある電圧印加ステップにおいて異常な電流値が検出されなければ、電圧をその次の電圧印加ステップまで上昇させ、電流値を検出し、それが正常か否かを判定する。また、ある電圧印加ステップにおいて異常な電流値が検出されたときには、その電圧印加ステップで半導体装置に対する電圧の印加を停止する。
試験対象の半導体装置に応じた所定試験電圧(最大試験電圧)Vmまで、或いは最大試験電圧Vmに達してからさらに一定時間経過しても、異常な電流値が検出されなければ、その半導体装置は良品と判定する。一方、最大試験電圧Vmに達する前の電圧印加ステップ、或いは最大試験電圧Vmに達してから異常な電流値が検出されたときには、その半導体装置は不良品と判定する。
このように印加電圧をステップ状に上昇させていき、各電圧印加ステップで電流値が正常か否かを判定することにより、印加電圧が最大試験電圧Vmのときのほか、最大試験電圧Vm未満の段階においても不良品を選別することが可能になる。印加電圧が小さな段階で良/不良を判定することができ、さらに、不良と判定された後はその半導体装置に対する電圧の印加を停止するため、半導体装置の熱暴走及び熱暴走による焼損を効果的に抑制することができる。また、それにより、バーンイン試験中に半導体装置が装着されているソケット及びボードの損傷も効果的に抑制することができる。
ここで、比較のため、バーンイン試験において印加電圧を、最大試験電圧Vmまで直線状に上昇させていった場合について説明する。
図2は印加電圧を直線状に上昇させる場合の説明図である。
例えば、この図2に示すように、ある時点から所定時間で最大試験電圧Vmまで直線状に上昇するように、半導体装置に対する電圧の印加を制御する場合を想定する。このようにして印加電圧を上昇させていった場合、たとえ上昇途中で異常な電流値を検出できたとしても、最大試験電圧Vmまでは上昇が続く。そのため、半導体装置の熱暴走及び焼損、それによるソケット及びボードの損傷を回避できない場合がある。
これに対し、上記図1に示したように、印加電圧をステップ状に上昇させていった場合には、各電圧印加ステップで電流値の正常/異常を判定し、異常な電流値が検出されたときには電圧の印加を停止する、といった処理を行うことが可能になる。そのため、上記のような半導体装置或いはバーンイン試験装置の破損を回避することが可能になる。
以上、バーンイン試験の原理について説明したが、このようなバーンイン試験は、複数の半導体装置を試験対象として同時に行うことができる。
即ち、1枚のボード上に複数のソケットを設け、各ソケットにそれぞれ試験対象の半導体装置を装着し、それぞれの印加電圧をステップ状に上昇させていくようにする。その際は、各半導体装置について、電圧印加ステップごとに、電流値の正常/異常を判定し、異常な電流値が検出された半導体装置についてはその電圧印加ステップで電圧の印加を停止する。このようにして最大試験電圧Vmまで、或いは最大試験電圧Vmに達してから一定時間経過しても、異常な電流値が検出されない半導体装置を良品と判定すればよい。
以下、上記のようにして行うバーンイン試験の例について、より詳細に説明する。
まず、バーンイン試験に用いるバーンイン試験装置について説明する。
図3はバーンイン試験装置の構成例を示す図である。
図3に示すバーンイン試験装置10は、ボード11、及びボード11上に配置された複数のソケット12を有している。バーンイン試験の際には、これらのソケット12にそれぞれ試験対象の半導体装置20が装着可能になっている。バーンイン試験装置10では、各ソケット12に装着された半導体装置20に対してそれぞれ電圧を印加することができるようになっている。また、電圧の印加によって各半導体装置20に流れた電流値はそれぞれ、各半導体装置20に対して電圧を印加する各回路内に設けられた電流計13によって検出されるようになっている。
さらに、バーンイン試験装置10は、各半導体装置20に対して電圧を印加する各回路内に、電圧印加を個別に停止するためのリレーやスイッチ等の遮断器14、及び遮断器14の作動による電圧印加の停止を外部に表示するLEDやランプ等の表示器15を有している。
また、バーンイン試験装置10は、例えば、電圧制御部16a、記憶部16b、演算処理部16c及び表示部16dを備えたデータ処理装置16を有している。
電圧制御部16aは、ボード11のソケット12に装着されている半導体装置20に対し、予め設定されたシーケンスに基づき、印加する電圧を制御する。印加電圧のシーケンスには、最大試験電圧、最大試験電圧までの電圧印加ステップ数、各電圧印加ステップでの印加電圧、各印加電圧での保持時間等が設定される。これらの値は、半導体装置20の種類ごとに、予め設定される。電圧制御部16aは、演算処理部16cによる電圧制御指示に基づき、最大試験電圧まで、電圧印加ステップごとに所定保持時間だけ電圧が印加されるように、半導体装置20に印加する電圧を制御する。
記憶部16bは、各電流計13で検出された電流値、演算処理部16cでの演算処理に用いる各種データ、演算処理部16cによる演算処理の結果を記憶する。記憶部16bには、半導体装置20の種類に応じて予め設定された印加電圧のシーケンス、そのシーケンスにおいて行う予め設定された電流値検出のタイミング/時間間隔、検出した電流値との比較を行うスペック等が記憶される。印加電圧のシーケンスや電流値検出のタイミング/時間間隔は、バーンイン試験装置10の外部から記憶部16bに対して予め設定される。また、スペックは、電流計13で検出された電流値が用いられて演算処理部16cにより演算されて記憶部16bに記憶され、或いは所定値がバーンイン試験装置10の外部から記憶部16bに対して予め設定される。
演算処理部16cは、記憶部16bに記憶された電流値を用いて演算処理を実行する。演算処理部16cは、例えば、各電流計13により検出されて記憶部16bに記憶された各電流値と、予め設定されたスペックとの比較を行う。また、演算処理部16cは、印加電圧のシーケンスに基づいた電圧制御部16aに対する電圧制御指示、所定タイミング/時間間隔での電流値の検出、検出した電流値とスペックとの比較結果に基づいた遮断器14の動作指示、比較結果の表示指示等の処理を行う。
表示部16dは、演算処理部16cによる指示に基づき、その演算処理の結果等を表示する。
なお、データ処理装置16が行うべき処理機能は、例えば、コンピュータを用いて実現可能である。
続いて、上記のような構成を有するバーンイン試験装置10を用いたバーンイン試験フローの例について説明する。
図4はバーンイン試験フローの一例を示す図、図5はバーンイン試験での良/不良判定の説明図である。
ここでは、半導体装置20に、最大試験電圧まで、第1〜第4電圧印加ステップの4段階で、それぞれ所定保持時間で電圧を印加するシーケンスを用い、各電圧印加ステップで電流値を検出し、半導体装置20の良/不良の判定を行う場合を例にして説明する。
なお、電流値の検出は、各電圧印加ステップの電圧保持時間内に1回だけ行うほか、各電圧印加ステップの電圧保持時間内に所定時間間隔で複数回行うこともできる。ここでは、電流値の検出を、最大試験電圧未満の第1〜第3電圧印加ステップでは各電圧保持時間内に1回行い、最大試験電圧の第4電圧印加ステップではその電圧保持時間内に複数回行う場合を例にして説明する。
印加電圧の所定のシーケンスを用いてバーンイン試験を行う際には、まず、演算処理部16cからの電圧制御指示に基づき、電圧制御部16aにより、ボード11上の各半導体装置20に対し、予め設定された第1電圧印加ステップの電圧が印加される(ステップS1)。電圧の印加によって各半導体装置20に流れた電流値は、それぞれ電流計13により検出され、記憶部16bに記憶される(ステップS2)。次いで、演算処理部16cにより、各電流計13で検出され記憶部16bに記憶された各電流値と、記憶部16bに記憶されているスペックとの比較が行われる(ステップS3)。
この比較に用いるスペックは、例えば、次のようにして予め設定される。まず、図5に示すように、その比較以前の第1電圧印加ステップの場合に取得されている、過去の複数の電流値データを用い、3σ法により、電流値の中央値Xと許容ばらつき範囲Y(=3σ)を求める。そして、このような中央値X及び許容ばらつき範囲Yを、他の電圧印加ステップ(第2〜第4電圧印加ステップ)の場合についてもそれぞれ求めることで、図5に示したようなスペックZが設定される。この場合、スペックZは、記憶部16bに記憶されている過去の電流値データを用いて演算処理部16cにより求められ、求められたスペックZが記憶部16bに記憶される。
図4に戻り、演算処理部16cでは、例えばこのようにして設定されるスペックを用い、第1電圧印加ステップで検出された電流値とそのスペックとの比較が行われる。ここで、第1電圧印加ステップで各半導体装置20から検出された電流値とスペックとを比較したときに、検出された電流値がスペック内に収まっている半導体装置20については、少なくともこの第1電圧印加ステップの時点では良品と判定される。一方、各半導体装置20から検出された電流値とスペックとを比較したときに、検出された電流値がスペックから外れる半導体装置20については、既にこの第1電圧印加ステップの時点で不良品と判定される。
演算処理部16cでは、このような比較の結果、ボード11上の半導体装置20の中に、第1電圧印加ステップの時点でスペックを外れる電流値が検出された半導体装置20があるか否かが判定される(ステップS4)。
このステップS4において、スペックを外れる半導体装置20があると判定された場合には、演算処理部16cにより、その半導体装置20に接続されている遮断器14に対し、その遮断指示が送られ、その遮断器14が遮断される(ステップS5)。遮断器14が遮断されることで、それに接続されている表示器15は消灯する。この表示器15の消灯により、いずれの半導体装置20がこの第1電圧印加ステップの時点で不良品と判定されたかを、バーンイン試験装置10の外部から容易に認識することができる。
さらに、遮断器14の遮断後、演算処理部16cにより、表示部16dに対し、スペックを外れた半導体装置20のボード11上の位置や番号(No.)等の表示指示が送られ、その指示に応じた情報が表示部16dにより表示される(ステップS6)。
次いで、演算処理部16cにより、同じ電圧を印加している状態で継続して電流値の検出を行うか否かが判定される(ステップS7)。電流値の検出を1回行う第1電圧印加ステップの場合、続いて演算処理部16cにより、第1電圧印加ステップについて予め設定されている所定時間(第1電圧印加ステップの電圧保持時間)が経過したか否かが判定される(ステップS8)。
継続して電流値の検出を行わない場合で、かつ所定時間が経過した場合には、演算処理部16cにより、現時点で半導体装置20に印加している電圧が、予め設定されている最大試験電圧であるか否かが判定される(ステップS9)。
今、第1電圧印加ステップのように印加電圧が未だ最大試験電圧に達していない場合には、演算処理部16cにより、電圧制御部16aに対し、次の第2電圧印加ステップの電圧を印加すべきことを示す電圧制御指示が送られる(ステップS10)。
そして、上記ステップS1に戻り、電圧制御部16aにより、遮断器14が遮断されていない残りの半導体装置20に対して第2電圧印加ステップの電圧が印加され、同様に上記ステップS2以降の処理が行われる。
また、上記ステップS4において、ボード11上の半導体装置20の中に、第1電圧印加ステップの時点でスペックを外れる半導体装置20がないと判定された場合には、上記ステップS7へ進む。継続して電流値の検出を行わず、所定時間が経過し、さらに第1電圧印加ステップの電圧を印加しているときのように印加電圧が未だ最大試験電圧に達していない場合には、電圧制御部16aに電圧制御指示が送られる(ステップS7〜S10)。そして、次の第2電圧印加ステップの電圧が印加されて(ステップS1)、以降同様の処理が行われる。
第2電圧印加ステップの電圧を印加し、各半導体装置20から検出された電流値とスペックとの比較の結果、検出された電流値がスペック内に収まっている半導体装置20については、第1電圧印加ステップに続き、この第2電圧印加ステップの時点においても良品と判定される(ステップS1〜S3)。また、比較の結果、検出された電流値がスペックから外れる半導体装置20については、この第2電圧印加ステップの時点で不良品と判定される(ステップS1〜S3)。その後、スペック外の半導体装置20の有無に応じた処理が行われる(ステップS4〜S6)。そして、この例のように最大試験電圧未満の第2電圧印加ステップでは電流値の検出を1回行うようにしている場合には、予め設定された所定時間(第2電圧印加ステップの電圧保持時間)が経過した後、次の第3電圧印加ステップの電圧へと昇圧される(ステップS7〜S10)。以降、第3電圧印加ステップについても同様の流れで処理が行われる。
最大試験電圧の第4電圧印加ステップについても同様に、まず、電流値とスペックとの比較(ステップS1〜S3)、スペック外の半導体装置20の有無に応じた処理が行われる(ステップS4〜S6)。
そして、同じく最大試験電圧を印加している状態で継続して電流値の検出を行うか否かが判定される(ステップS7)。この例のように最大試験電圧の第4電圧印加ステップで電流値の検出を複数回行うようにしている場合には、予め設定された所定時間(第4電圧印加ステップでの電流値検出の時間間隔)が経過したか否かが判定される(ステップS11)。所定時間が経過した場合には、ステップS2に戻り、以降同様の処理が行われる。
なお、このように最大試験電圧を印加している間に複数回の電流値の検出を行った場合に、スペック外の電流値が検出されたときには(ステップS2〜S4)、その時点でそのような電流値が検出された半導体装置20の遮断器14が遮断される。そのため、それ以後、その半導体装置20に対する最大試験電圧の印加は停止されるようになる。
第4電圧印加ステップについて所定回数の処理を終えた後は(ステップS2〜S7,S11)、予め設定された所定時間(第4電圧印加ステップの電圧保持時間)が経過した後、ボード11上の半導体装置20に対するバーンイン試験を終了する(ステップS7〜S9)。
以上、この図4に示したような処理を行うことにより、不良の半導体装置20を、最大試験電圧のほか、最大試験電圧まで昇圧する前のより早い段階で発見することができ、それにより、不良の半導体装置20の熱暴走を効果的に抑制することが可能になる。
例えば、今、第1〜第4電圧印加ステップの電圧が印加されたときに、図5のような電流特性を示す半導体装置A,B,Cを想定する。
この場合、上記図4のフローに従い、まず、第1電圧印加ステップの電圧を印加し、そのときに検出される電流値とスペックZとの比較を行うと、図5に示したように、半導体装置A,Bの電流値はスペックZ内であるが、半導体装置Cの電流値はスペックZから外れる。その結果、半導体装置Cの遮断器14は遮断され、この半導体装置Cに対しては第2電圧印加ステップ以降の電圧が印加されなくなる。一方、半導体装置A,Bについては、少なくともこの第1電圧印加ステップの時点では良品であるため、次の第2電圧印加ステップの電圧印加対象とされる。
同様にして、第2電圧印加ステップの電圧を印加し、そのときに検出される電流値とスペックZとの比較を行うと、図5に示したように、半導体装置Aの電流値はスペックZ内であるが、半導体装置Bの電流値はスペックZから外れる。その結果、半導体装置Bの遮断器14は遮断され、第3電圧印加ステップ以降の電圧が印加されなくなる。一方、半導体装置Aについては、少なくともこの第2電圧印加ステップの時点でも良品であるため、次の第3電圧印加ステップの電圧印加対象とされる。
なお、仮に半導体装置Cに対してこの第2電圧印加ステップの電圧が印加されると、図5に示したように、電流値は第1電圧印加ステップのときよりもさらにスペックZから離れる。このように過剰な電流が流れると、半導体装置Cの熱暴走が起こる可能性は高くなる。これに対し、上記図4のフローによれば、第1電圧印加ステップで不良とされた半導体装置Cに対しては遮断器14を遮断し、第2電圧印加ステップ以降の電圧が印加されないようにしているため、その熱暴走を効果的に抑えることができる。
続いて、第3電圧印加ステップの電圧を印加し、そのときに検出される電流値とスペックZとの比較を行うと、図5に示したように、半導体装置Aの電流値はスペックZから外れる。その結果、半導体装置Aは、この第3電圧印加ステップの時点で不良と判定される。
なお、仮に半導体装置B,Cに対して第3電圧印加ステップの電圧を印加した場合には、過剰な電流が流れ、熱暴走が起こり易くなるが、上記図4のフローによれば、半導体装置B,Cに対しては第3電圧印加ステップ以降の電圧が印加されないため、熱暴走が効果的に抑えられる。
これらの半導体装置A,B,Cのような電流特性を示さず、第1〜第4電圧印加ステップの全段階で電流値が所定のスペックZ内に収まるようなものを良品と判定するようにすればよい。
このように、バーンイン試験時の印加電圧をステップ状に上昇させていき、各電圧印加ステップ段階で良/不良を判定し、不良品に対してはその電圧印加ステップ以降電圧を印加しないようにする。これにより、バーンイン試験中、不良品に過剰な電流が流れ続けるのを防ぎ、その熱暴走を効果的に抑えることができる。その結果、不良品の熱暴走に起因した焼損、バーンイン試験装置10のボード11やソケット12の破損を回避し、安定的にバーンイン試験を行っていくことが可能になる。
なお、以上の説明では、既存の電流値データを用いて設定したスペックを用い、各電圧印加ステップで検出された電流値が正常か否かの判定を行うようにしたが、判定には、必ずしもこのようなスペックを用いることを要しない。
例えば、同種の複数の半導体装置についてバーンイン試験を行う場合には、各電圧印加ステップについて、複数の半導体装置から検出された電流値を用い、他に比べて著しく異なる電流値が検出された半導体装置を不良と判定し、以降の電圧印加を停止するといった処理を行うようにしてもよい。このような判定手法によっても、不良の半導体装置を、最大試験電圧まで昇圧する前の早い段階で発見してその熱暴走を抑えることが可能である。また、各電圧印加ステップで検出される電流値同士の比較で判定を行うため、処理の高速化、簡略化を図ることが可能である。
また、以上の説明では、最大試験電圧まで第1〜第4電圧印加ステップの4ステップで電圧を印加する場合を例示したが、電圧印加ステップ数は、勿論、これに限定されるものではない。試験対象の半導体装置の種類(特性)を基に、電圧印加ステップ数を、2ステップや3ステップのほか、5ステップ以上に設定することもできる。
図6は半導体装置の電流特性と電圧印加ステップ数との関係の説明図である。
例えば、図6(A)に示すように、半導体装置に要求される電流特性が、所定試験電圧範囲において、印加電圧の上昇に対する電流値増加速度が比較的小さいようなものである場合には、電圧印加ステップ数を少なく設定することが可能である。図6(A)の例では、電圧印加ステップを第1〜第3の3ステップに設定しており、バーンイン試験時には、第1〜第3の各ステップに対応する電圧を所定保持時間で順に印加していく。
また、図6(B)に示すように、半導体装置に要求される電流特性が、所定試験電圧範囲において、印加電圧の上昇に対する電流値増加速度が比較的大きいような場合には、電圧印加ステップ数を多く設定するようにすることが可能である。図6(B)の例では、電圧印加ステップを第1〜第7の7ステップに設定しており、バーンイン試験時には、第1〜第7の各ステップに対応する電圧を所定保持時間で順に印加していく。このように電圧印加ステップ数を多く設定すると、少ない場合に比べ、印加電圧の各ステップアップ時の電流値増加量が小さく抑えられるため、半導体装置の熱暴走を一層効果的に抑えることが可能になる。
また、電圧印加ステップを複数に分ける場合には、各電圧印加ステップでの電圧上昇量は、必ずしも同一であることを要しない。
図7は印加電圧をステップ状に上昇させる場合の別の例の説明図である。また、図8は電流特性と各電圧印加ステップでの電圧上昇量との関係の説明図である。
例えば、バーンイン試験に際し、最大試験電圧まで第1〜第4電圧印加ステップの4ステップに分ける場合において、図7に示すように、各電圧印加ステップでの電圧上昇量を異ならせるようにしてもよい。
例えば、上記図8に示したように、半導体装置に要求される電流特性が、印加電圧の上昇に伴って対数関数的に電流値が増加するようなものである場合には、電流値変化が大きく、より大電流が流れやすい高印加電圧側では、低印加電圧側に比べ、1ステップの電圧上昇量を小さく設定しておく。その際は、低印加電圧側から高印加電圧側に向かうに従って1ステップの電圧上昇量を徐々に小さくしていくようにしてもよい。このようにすると、印加電圧の各ステップアップ時の電流値増加量が小さく抑えられるため、半導体装置の熱暴走を一層効果的に抑えることが可能になる。
このように、試験対象の半導体装置が有する電流特性を基に、電圧印加ステップ数や、各電圧印加ステップでの電圧上昇量を適宜設定するようにすることも可能である。
以上説明した実施の形態に関し、さらに以下の付記を開示する。
(付記1) 半導体装置に印加する電圧を所定試験電圧までステップ状に上昇させつつ、各ステップで前記半導体装置から検出される電流値が正常か否かを判定する工程と、
前記半導体装置から検出された電流値が異常と判定されたときには、異常と判定された電流値が検出されたステップで前記半導体装置への電圧の印加を停止する工程と、
を含むことを特徴とする半導体装置の試験方法。
(付記2) 前記半導体装置は、電圧が印加可能なボードが備えるソケットに装着され、前記ボード及び前記ソケットを介して、電圧が印加されることを特徴とする付記1記載の半導体装置の試験方法。
(付記3) 前記ステップで前記半導体装置から電流値を1回又は複数回検出し、1回検出された電流値又は複数回検出された電流値それぞれについて、正常か否かを判定することを特徴とする付記1又は2に記載の半導体装置の試験方法。
(付記4) 前記ステップで前記半導体装置から検出される電流値が正常か否かを判定する際には、前記半導体装置から検出された電流値を、予め設定されたスペックと比較することによって、正常か否かを判定することを特徴とする付記1から3のいずれかに記載の半導体装置の試験方法。
(付記5) 前記半導体装置から検出された電流値が異常と判定されたときには、前記半導体装置に電圧を印加する回路内に設けられた遮断器を遮断して、前記半導体装置への電圧の印加を停止することを特徴とする付記1から4のいずれかに記載の半導体装置の試験方法。
(付記6) 前記回路内に、前記回路に電流が流れている間だけ所定の表示を行う表示器を設け、
前記遮断器の遮断を前記表示器によって表示することを特徴とする付記5記載の半導体装置の試験方法。
(付記7) 前記半導体装置に要求される、印加電圧に対する電流特性を基に、前記所定試験電圧までの前記ステップの数を設定することを特徴とする付記1から5のいずれかに記載の半導体装置の試験方法。
(付記8) 前記半導体装置に要求される、印加電圧に対する電流特性を基に、前記所定試験電圧までの前記ステップ間の電圧上昇量をそれぞれ設定することを特徴とする付記1から6のいずれかに記載の半導体装置の試験方法。
バーンイン試験の原理説明図である。 印加電圧を直線状に上昇させる場合の説明図である。 バーンイン試験装置の構成例を示す図である。 バーンイン試験フローの一例を示す図である。 バーンイン試験での良/不良判定の説明図である。 半導体装置の電流特性と電圧印加ステップ数との関係の説明図である。 印加電圧をステップ状に上昇させる場合の別の例の説明図である。 電流特性と各電圧印加ステップでの電圧上昇量との関係の説明図である。
符号の説明
10 バーンイン試験装置
11 ボード
12 ソケット
13 電流計
14 遮断器
15 表示器
16 データ処理装置
16a 電圧制御部
16b 記憶部
16c 演算処理部
16d 表示部
20,A,B,C 半導体装置
Vm 最大試験電圧
Vs1,Vs2,Vs3,Vs4 電圧上昇量
t1,t2,t3,t4 電圧保持時間
X 中央値
Y 許容ばらつき範囲
Z スペック

Claims (5)

  1. 半導体装置に印加する電圧を所定試験電圧までステップ状に上昇させつつ、各ステップで前記半導体装置から検出される電流値が正常か否かを判定する工程と、
    前記半導体装置から検出された電流値が異常と判定されたときには、異常と判定された電流値が検出されたステップで前記半導体装置への電圧の印加を停止する工程と、
    を含むことを特徴とする半導体装置の試験方法。
  2. 前記半導体装置は、電圧が印加可能なボードが備えるソケットに装着され、前記ボード及び前記ソケットを介して、電圧が印加されることを特徴とする請求項1記載の半導体装置の試験方法。
  3. 前記半導体装置から検出された電流値が異常と判定されたときには、前記半導体装置に電圧を印加する回路内に設けられた遮断器を遮断して、前記半導体装置への電圧の印加を停止することを特徴とする請求項1又は2に記載の半導体装置の試験方法。
  4. 前記半導体装置に要求される、印加電圧に対する電流特性を基に、前記所定試験電圧までの前記ステップの数を設定することを特徴とする請求項1から3のいずれかに記載の半導体装置の試験方法。
  5. 前記半導体装置に要求される、印加電圧に対する電流特性を基に、前記所定試験電圧までの前記ステップ間の電圧上昇量をそれぞれ設定することを特徴とする請求項1から4のいずれかに記載の半導体装置の試験方法。
JP2008209699A 2008-08-18 2008-08-18 半導体装置の試験方法 Pending JP2010044013A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008209699A JP2010044013A (ja) 2008-08-18 2008-08-18 半導体装置の試験方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008209699A JP2010044013A (ja) 2008-08-18 2008-08-18 半導体装置の試験方法

Publications (1)

Publication Number Publication Date
JP2010044013A true JP2010044013A (ja) 2010-02-25

Family

ID=42015507

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008209699A Pending JP2010044013A (ja) 2008-08-18 2008-08-18 半導体装置の試験方法

Country Status (1)

Country Link
JP (1) JP2010044013A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200041966A (ko) * 2017-09-12 2020-04-22 도쿄엘렉트론가부시키가이샤 전압 인가 장치 및 출력 전압 파형의 형성 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09205121A (ja) * 1996-01-24 1997-08-05 Hitachi Ltd 検査方法および装置
JP2004020364A (ja) * 2002-06-17 2004-01-22 Fujitsu Ltd バーンイン試験装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09205121A (ja) * 1996-01-24 1997-08-05 Hitachi Ltd 検査方法および装置
JP2004020364A (ja) * 2002-06-17 2004-01-22 Fujitsu Ltd バーンイン試験装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200041966A (ko) * 2017-09-12 2020-04-22 도쿄엘렉트론가부시키가이샤 전압 인가 장치 및 출력 전압 파형의 형성 방법
KR102320086B1 (ko) 2017-09-12 2021-11-02 도쿄엘렉트론가부시키가이샤 전압 인가 장치 및 출력 전압 파형의 형성 방법

Similar Documents

Publication Publication Date Title
KR101930593B1 (ko) 테스트 기능을 갖는 디스플레이 장치 및 그 구동 회로 및 구동 방법
JP4369949B2 (ja) 絶縁検査装置及び絶縁検査方法
US20150084643A1 (en) Insulation inspection method and insulation inspection apparatus
US9520830B2 (en) Crystal oscillator
JP2007205792A (ja) 試験装置及び試験方法
JP7395032B2 (ja) 開回路障害の自己診断方法、コンピューター化探査システム、及びモジュラーインバーター
US11598812B2 (en) Methods and systems for performing diagnostic processes with reduced processing time
JP5085275B2 (ja) 絶縁検査装置
JP2008203077A (ja) 回路検査装置及び回路検査方法
JP2008256632A (ja) 半導体集積回路の試験方法及びicテスタ
JP2007333465A (ja) 検査装置
US20120212245A1 (en) Circuit and method for testing insulating material
KR102004842B1 (ko) 프린트 기판의 절연 검사 장치 및 절연 검사 방법
JP4925042B2 (ja) 絶縁検査装置
JP2010044013A (ja) 半導体装置の試験方法
JP5451183B2 (ja) 電気的試験システム及び電気的試験方法
KR20140146535A (ko) 기판검사장치
JP2014235060A (ja) 故障検出装置
JP6219073B2 (ja) 絶縁検査装置
JP2017020811A (ja) 半導体素子の検査回路および検査方法
JP6400347B2 (ja) 検査装置
JP7263541B2 (ja) 空気調和機、空気調和機の検出装置及び駆動回路の故障の検出方法
JP6221281B2 (ja) 絶縁検査方法及び絶縁検査装置
JP2008076266A (ja) 基板検査装置及び基板検査方法
JP4810058B2 (ja) 多極端子のショート検出方法及びショート検出システム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110509

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120530

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120605

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121009