KR20090038859A

KR20090038859A - 반도체장치 제작방법 및 발광장치 제작방법

Info

Publication number: KR20090038859A
Application number: KR1020090018074A
Authority: KR
Inventors: 토루 타카야마; 히로카즈 야마가타; 아키히코 코우라; 순페이 야마자키
Original assignee: 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date: 2001-06-18
Filing date: 2009-03-03
Publication date: 2009-04-21
Also published as: US7294517B2; TW200403605A; US20030089913A1; CN1400850A; CN100481559C; KR20020096966A; TW588570B; TWI264244B; KR100937442B1

Abstract

층간절연막에 적합한 유기 재료의 특성은 이 재료를 통해 증기를 투과하고, 수분을 흡수하기 쉬운 것이고, 이 유기 재료는 저분자계이든 고분자계이든 관계없이 산소와 수분에 매우 약하다는 단점이 있다. 또한, 발광소자의 양극 또는 음극에 알칼리 금속 또는 알칼리토류 금속이 사용되고, 이들은 산소에 의해 산화되기 쉽다. 따라서, 수분은 발광소자의 열화(劣化)의 요인이 되고, 다크 스폿(dark spot) 등의 불량의 원인이 된다. 따라서, 본 발명에 의하면, 절연 표면 상에 형성된 TFT 위에 고분자 화합물로 된 층간절연막이 형성되고, 이 층간절연막 위에, 한쌍의 전극 사이에 유기 화합물을 포함하는 발광층이 형성된 발광소자가 제공되고, 층간절연막과 발광소자 사이에, 규소와 질소를 주성분으로 하는 무기 절연막 또는 SP³ 결합을 가지고 수소를 함유하는 탄소막이 형성된 발광장치가 제공된다.

반도체장치, 발광장치, 박막트랜지스터, 제1 층간절연막, 제2 층간절연막, 규소 타겟

Description

반도체장치 제작방법 및 발광장치 제작방법{Methods of fabricating a semiconductor device and a light emitting device}

본 발명은, 절연 표면을 가진 기판 위에, 박막트랜지스터(이하, TFT라 함)를 포함하는 회로와, 한 쌍의 전극 사이에 발광층이 형성된 발광소자를 가지는 발광장치에 관한 것이다.

TFT는 투명 기판 위에 형성될 수 있기 때문에, 액티브 매트릭스형 화상 표시장치에의 응용 개발이 적극적으로 진행되어 왔다. 결정질 반도체막(대표적으로는, 결정질 규소막)을 사용한 TFT는 높은 이동도가 얻어질 수 있기 때문에, 동일 기판 위에 기능 회로들을 집적시켜 고정세(高精細)한 화상 표시를 실현할 수 있다. 최근, 절연 표면을 가진 기판 위에 형성된 반도체 박막(두께 수 nm 내지 수 백 nm 정도)을 사용하여 TFT를 형성하는 기술이 주목받고 있다. TFT는 IC 및 전기광학장치와 같은 전자장치에 널리 응용되고, 특히 화상 표시장치의 스위칭 소자로서의 개발이 빠르게 진행되고 있다.

이와 같은 화상 표시장치를 이용한 다양한 응용이 기대되고 있고, 특히 휴대 기기에의 이용이 주목받고 있다. 무엇보다도, 발광소자는 종래의 액정 표시장치에 사용되는 백라이트를 필요로 하지 않기 때문에, 발광소자는 매우 얇고 경량으로 제조될 수 있다는 큰 이점이 있다.

발광소자는 전계를 가함으로써 발광층 자체가 광을 방출하는 자기발광형 소자이다. 발광 메카니즘은, 전극들 사이에 발광층을 끼우고 전압을 인가함으로써, 음극으로부터 주입된 전자와 양극으로부터 주입된 정공이 발광층 내의 발광 중심에서 재결합하여 분자 여기자(勵起子)를 형성하고, 이 분자 여기자가 기저 상태로 복귀할 때 에너지를 방출하여 발광하는 것이라고 하고 있다.

발광소자를 가진 액티브 매트릭스형 발광장치에서, 기판 위에 TFT가 형성되고, 이 TFT 위에 층간절연막이 형성된다. 또한, 이 층간절연막은, 산화규소 및 질화규소와 같은, 규소를 함유하는 무기 재료, 또는, 예를 들어, 폴리이미드, 폴리아미드 및 아크릴 수지 등의 유기 수지 재료와 같은 유기 재료를 사용하여 형성될 수 있다.

발광장치는, 양극, 음극, 및 그 양극과 음극 사이에 형광 또는 인광에 의한 발광이 얻어지는 재료로 된 층을 끼운 구조를 가지는 발광소자를 포함하는 장치를 가리킨다. 또한, 여기서 말하는, 발광 재료로서 유기 화합물을 사용한 발광소자는 OLED(Organic Light Emitting Device)라고도 불린다.

층간절연막으로 기판 표면을 평탄화하는 경우, 스핀 코팅법에 의해 층간절연막을 형성하는 것이 적합하다. 스핀 코팅을 행하는 경우, 무기 재료로서는, 규소 를 주성분으로 하는 용제가 사용된다. 규소를 주성분으로 하는 용제를 사용하여 형성된 층간절연막은 산소 또는 물을 투과시키지 않는 특성을 가지며, 이 특성은 충분히 높은 온도에서 소성(baking)한 때 나타난다. 또한, 이 막은 막 두께를 두껍게 하면 균열이 발생하는 등의 결점을 가진다.

한편, 유기 재료에 의해 형성된 층간절연막의 특징으로서, 산소를 투과하고 물을 투과 또는 흡수하며, 1 ㎛ 이상의 두께로 형성될 수 있고, 하지의 표면의 요철에 영향을 받지 않고 표면이 평탄화될 수 있다는 이점이 있다. 또한, 형성 시의 소성 온도는 대략 300℃이고, 유기 수지를 포함하는 기판 표면 위에도 형성될 수 있다.

그러나, 층간절연막에 적합한 유기 재료는 수증기를 투과하고 수분을 흡수하기 쉬운 특성을 가진다. 한편, 발광층은 저분자계이든 고분자계이든 관계없이 산소와 수분에 매우 약하여 즉시 열화(劣化)되는 결점을 가진다. 또한, 발광소자의 양극 또는 음극에 알칼리 금속 또는 알칼리토류 금속이 사용되고, 이들은 산소에 의해 산화되기 쉽다. 즉, 수분은 발광소자의 열화의 요인이 되고, 다크 스폿(dark spot) 등의 불량의 원인이 된다.

플라즈마 CVD법에 의해 형성되는 산화규소, 질화규소 등은 300℃ 이상으로 기판을 가열하는 것을 필요로 하므로, 내열성이 없는 유기 수지막 위에 이러한 산화규소, 질화규소 등을 형성하는 것은 적합하지 않다.

본 발명은 상기 문제점들을 해결하기 위한 것으로, 층간절연막 내에 함유된 수분과 산소에 의한 발광소자의 열화를 방지하는 것을 목적으로 한다.

상기 문제점들을 해결하기 위해, 본 발명은, 절연 표면 상에 형성된 TFT 위에, 유기 재료를 포함하는 층간절연막이 형성되고, 이 층간절연막 위에, 한 쌍의 전극 사이에 발광층이 형성된 발광소자가 제공되고, 층간절연막과 발광소자 사이에, 규소와 질소를 주성분으로 하는 무기 절연막이 형성된 것을 특징으로 하는 발광장치를 제공한다.

무기 절연막으로서는, 산화질화규소막과 질화규소막이 적용되고, 규소의 함유 비율이 25.0 원자% 이상 35.0 원자% 이하이고, 질소의 함유 비율이 35.0 원자% 이상 65.0원자% 이하인 것이 바람직하다. 산화규소막은 수분에 대한 차단성이 불충분하므로, 산화질화규소막과 질화규소막을 적용하여 절연막을 치밀화할 필요가 있다.

무기 절연막으로서, 산화질화규소막과 질화규소막이 적용되고, 규소의 함유 비율이 25.0 원자% 이상 40.0 원자% 이하이고, 질소의 함유 비율이 35.0 원자% 이상 60.0 원자% 이하인 것이 바람직하다.

또한, 다른 절연막 재료로서, SP³ 결합을 가지고 수소를 함유하는 탄소막이 적용될 수도 있다. 대표적으로는, 다이아몬드 라이크 탄소(Diamond Like Carbon: DLC)가 산소, 수증기 등에 대한 가스 장벽(barrier) 특성을 가지고, 유기 재료를 포함하는 층간절연막과의 밀착성이 좋은 절연막을 형성할 수 있다.

또한, 본 발명은, 박막트랜지스터 위에, 유기 재료를 포함하는 층간절연막을 형성하는 공정, 이 층간절연막 위에 스퍼터링법을 사용하여 25.0 원자% 이상 35.0 원자% 이하의 함유량의 규소와, 35.0 원자% 이상 65.0 원자% 이하의 함유량의 질소를 함유하는 무기 절연막을 형성하는 공정, 및 이 무기 절연막 위에, 한 쌍의 전극 사이에 발광층을 가진 발광소자를 형성하는 공정을 포함하는 것을 특징으로 하는 발광장치 제작방법을 제공한다.

본 발명은, 박막트랜지스터 위에, 유기 재료를 포함하는 층간절연막을 형성하는 공정과, 이 층간절연막 위에 스퍼터링법을 사용하여 25.0 원자% 이상 40.0 원자% 이하의 함유량의 규소와, 35.0 원자% 이상 60.0 원자% 이하의 함유량의 질소를 함유하는 무기 절연막을 형성하는 공정과, 이 무기 절연막 위에, 한 쌍의 전극 사이에 발광층을 가진 발광소자를 형성하는 공정을 포함하는 것을 특징으로 하는 발광장치 제작방법을 제공한다.

무기 절연막으로서, SP³ 결합을 가지고 수소를 함유하는 탄소막이 스퍼터링법에 의해 형성될 수도 있다.

본 발명의 구성에서, 유기 재료를 포함하는 층간절연막으로서, 아크릴, 폴리이미드, 폴리아미드, 폴리이미드 아미드, 아라미드 등과 같은 열 경화형 또는 광 경화형의 유기 수지 재료가 적용될 수 있다.

무기 절연막을 형성하는 방법으로는, 스퍼터링법, 반응성 스퍼터링법, 이온 빔 스퍼터링법, ECR(전자 사이클로트론 공명) 스퍼터링법, 이온 증착법 등과 같은 기상 성막법을 사용할 수 있다. 이들 성막방법은 모든 경우 원자 또는 분자가 기 판에 물리적으로 부착되는 방법이기 때문에, 이들 원자 또는 분자는 유기 재료를 포함하는 하지(下地)층인 층간절연막과 거의 반응하지 않고, 층을 화학적으로 변질시킬 위험이 없다. 또한, 상기 성막방법들은 실온 내지 300℃, 바람직하게는, 150∼250℃의 온도 범위에서도 치밀한 막을 형성할 수 있다는 특징을 가진다. 상기 성막방법들은 산소와 수분의 투과를 방지하는 특성을 제공한다.

스퍼터링을 사용한 성막의 경우, 150℃∼250℃의 기판 온도에서 광 투과율이 양호하고 규소와 질소를 주성분으로 하는 무기 절연막을 형성할 수 있다. 이 무기 절연막을 제공함으로써, 양극, 음극 및 발광 재료가 유기 재료를 사용한 층간절연막으로부터의 산소와 수분로부터 차단되고, 열화가 방지될 수 있다.

또한, 규소와 질소를 주성분으로 하는 무기 절연막은, 스퍼터링에 의한 성막에서 규소를 주성분으로 하는 타겟을 사용하고 스퍼터링 가스로서 아르곤, 질소, 산소, 산화규소, 수소를 사용하여 형성된다. 규소와 질소를 주성분들 중 하나로 하는 막은 성막 시의 가스 유량에 따라 질소와 산소의 조성비가 변화한다. 본 명세서에서는, 조성비에서 규소를 제외한 주성분의 대부분이 질소인 막을 질화규소막이라 기재한다. 또한, 조성비에서 규소를 제외한 산소와 질소를 주성분으로 하는 막을 산화질화규소막이라 기재한다.

상기 공정에서는 기판이 300℃ 이상으로 가열되지 않기 때문에, 이 공정은 TFT가 유기 수지 기판 위에 형성되는 경우에도 적용될 수 있다.

상기한 바와 같이, 유기 재료를 포함하는 층간절연막 위에 무기 절연막 또는 탄소막을 형성함으로써, 층간절연막 측으로부터 산소와 수분이 발광소자 측으로 침입하는 것을 방지할 수 있고, 발광소자의 열화를 방지할 수 있다. 또한, 발광소자로부터 TFT쪽으로 가동 이온이 확산하는 것을 방지하여, TFT의 스레시홀드 값의 변동을 억제할 수 있다. 이것에 의해, 발광소자의 다크 스폿의 생성과 휘도 저하를 억제하고, TFT의 신뢰성을 향상시킬 수 있다. 유기 수지 기판 위에, 다크 스폿과 열화가 적은 발광소자가 형성될 수 있다.

[실시형태 1]

본 발명은, 절연 기판의 표면 위에 TFT를 형성하고, 그 위에, 유기 재료를 포함하는 층간절연막을 형성하고, 그 층간절연막에 접하여 스퍼터링법으로 질화규소막 및 산화질화규소막과 같은 무기 절연막 또는 탄소막을 형성하는 공정을 통해 발광장치를 완성한다. 본 실시형태에서는, 무기 절연막으로서 질화규소막 또는 산화질화규소막을 사용하는 예를 나타낸다.

유기 재료를 포함하는 층간절연막은 도포법에 의해 형성된다. 유기 재료를 포함하는 층간절연막에는, 아크릴, 폴리이미드, 폴리아미드, 폴리이미드 아미드, 아라미드 등과 같은 열 경화형 또는 광 경화형의 유기 수지 재료가 적용된다. 또한, 유전율이 3.8보다 낮은 저유전율 막으로서, 불소가 첨가된 산화규소막, 유기 SOG(Spin on Glass), HSQ(무기 수소화 실록산), HOSP(유기 실록산계 폴리머), 다공성 SOG 등이 적용될 수 있다.

스퍼터링법에 의해 무기 절연막을 형성하기 위해, 규소를 포함하는 타겟으로 서, 규소 또는 질화규소 또는 산화질화규소가 사용된다. 질화규소막과 산화질화규소막을 형성하는 방법을 검토한 결과를 아래에 나타낸다.

스퍼터링법으로 질화규소막과 산화질화규소막을 유리 기판 위에 100 nm의 막 두께로 성막하고, 투과율을 측정하였다. 도 1에서 부호 (1)과 (2)는 투과율 특성 측정 결과를 나타낸다. 도 1은 또한, 100 nm의 두께를 가지고 플라즈마 CVD법에 의해 형성된 산화질화규소막의 투과율 특성 (3)과 유리의 투과율 특성 (4)도 나타낸다. 도 1은 산화질화규소막이 가시광 범위에 걸쳐 우수한 투과율을 가진다는 것을 나타낸다. 투과율을 향상시키기 위해서는, 성막 시에 막에 산소를 첨가하는 것이 효과적이다.

그러나, 막 내의 산소량과 투과율을 상관시키는 것은 어려웠다. 아래의 표 1은 플라즈마 CVD법과 스퍼터링법에 의해 성막된 산화질화규소막과 질화규소막의 조성을 비교한 결과를 나타낸다.

[표 1]

			SiON		SiN
성막 방법			CVD	스퍼터링	CVD	스퍼터링
성막온도	(Tsub.℃)		325	153	325	153
조성비 (RBS에 의한)	(원자%)	H	23	17.2	20	1.5
		N	33	42.2	47.7	59.5
		O	15	10	0*	7
		Si	29	30.6	32.3	32

(*)은 검출 하한(O: 4 원자%, N: 5 원자%) 미만

표 1의 산화질화규소막은 타겟으로서 규소를 사용하여 형성되고, 성막 가스와 유량은 N₂:H₂:N₂O = 31:5:4 sccm이다. 또한, N₂O의 성막 가스 압력은 0.4 Pa이고, 성막 전력은 RF 전원으로 3 kW이고, 원형 타겟은 12 인치의 반경을 가진다. 성막 가스가 4 sccm의 유량을 가진 경우, 얻어진 막은 N₂O 대신에 산소를 흘리거나 각각의 성막 가스의 유량비를 변화시킴으로써 특성이 변화될 수 있다.

한편, 표 1의 질화규소막은 타겟으로서 규소를 사용하여 형성되고, 성막 가스와 유량은 N₂:Ar = 20:20 sccm이다. 또한, 성막 가스 압력은 0.4 Pa이고, 성막 전력은 RF 전원으로 0.8 kW이고, 원형 타겟은 6 인치의 반경을 가진다.

표 1에서, 막들의 조성비가 다를 때라도 동일한 투과율이 얻어진다. 한편, 질화규소막의 산소와 수분의 차단 특성이 산화규소막보다 우수하기 때문에, 규소와 질소를 주성분으로 하는 절연막에서, 막 내의 질소의 조성비가 높은 것이 바람직한 경우도 있다.

규소와 질소를 주성분으로 하는 막 내의 산소 함유량이 투과율 특성과 산소와 수분을 차단하는 특성을 좌우하는 것으로 믿어진다. 그래서, 유기 수지막 위에 규소와 질소를 주성분으로 하는 막을 스퍼터링법을 사용하여 성막하고, 막 내의 조성비를 소자의 구조에 맞추어 결정한다. 그러나, 규소의 조성비는 25.0 원자%∼35.0 원자%이고, 질소의 조성비는 35.0 원자%∼65.0 원자%인 것이 적당하다는 것이 표 1로부터 확인되었다.

산화질화규소막은 100 nm 정도의 막 두께로 성막된다. 타겟으로서 규소가 사용되었고, 성막 가스와 유량은 N₂:H₂:N₂O = 31:5:4 sccm 이다. 또한, 성막 가스 압력은 0.4 Pa이고, 성막 전력은 RF 전력으로 3 kW이고, 원형 타겟은 12 인치의 반경을 가진다.

층간절연막 위에, 규소와 질소를 주성분으로 하고 광 투과율이 양호한 막(예를 들어, 산화질화규소막, 질화규소막)을 형성함으로써, 양극, 음극 및 발광 재료가 유기 재료를 포함하는 층간절연막으로부터의 산소와 수분으로부터 차단되고, 열화가 방지되는 것이 가능하다.

[실시형태 2]

본 실시형태에서는, 실시형태 1과는 다른 조건으로 형성된 질화규소막을 무기 절연막으로서 사용하는 것을 나타낸다.

실시형태 1과 동일한 공정에 따라, 절연 기판의 표면 위에 TFT를 형성하고, 그 TFT 위에, 유기 재료를 포함하는 층간절연막을 형성하고, 그 위에 질화규소막을 형성한다.

질화규소막은 스퍼터링법에 의해 형성된다. 타겟으로서 규소가 사용되고, 성막 가스와 유량은 N₂:Ar = 20:0 sccm이다. 이때, 기판을 일정한 온도로 유지하기 위해, 가열된 Ar을 20 sccm으로 기판의 표면 위에 흘려보낸다. 또한, 성막 가스 압력은 0.8 Pa이고, 성막 전력은 RF 전력으로 3 kW이고, 원형 타겟은 12 인치의 반경을 가진다.

표 2는 질화규소막의 조성비를 나타낸다. 표 2에 의하면, 규소의 함유량은 25.0 원자%∼40.0 원자%이고, 질소의 함유량은 35.0 원자%∼60.0 원자%인 것이 좋다.

[표 2]

			SiN
조성비 (RBS에 의한)	(원자%)	H	0.6
		N	55.9
		O	6*
		Si	37.3
		Ar	0.2

(*)은 대략 검출 하한이다.

아래에, 질화규소막의 효과에 대하여 설명한다.

질화규소막의 가스 장벽 특성을 도 11(A) 및 도 11(B)에 나타낸 밀봉된 시료을 사용하여 측정하였다. 이 측정에서는, 밀봉 캔과 폴리카보네이트 필름(이후, PC 막이라 칭함)을 밀봉재에 의해 밀봉한 시료 A(도 11(A))와, 밀봉 캔과 질화규소막이 성막된 PC 막을 밀봉재에 의해 밀봉한 시료 B(도 11(B))를 사용하였다. 또한, 건조제인 CaO를 시료 A와 시료 B의 내부에 배치하였다. 대기압과 실온의 조건 하에 둔 때의 이들 시료의 중량 변화를 측정하고, 그 결과를 도 12에 나타내었다.

PC 막만을 사용한 시료 A(도 11(A))는 시간에 따라 중량이 증가한 반면, 질화규소막이 성막된 PC 막을 사용한 시료 B(도 11(B))에서는 중량 변화가 작고, 이는 질화규소막이 PC를 투과한 증기의 확산 또는 PC에 의해 흡수된 수분의 확산을 차단한 것을 나타내는 것으로 판명되었다. 이 지견(知見)에 기초하여, TFT 위에 형성된 유기 재료를 포함하는 층간절연막 위에 본 발명의 질화규소막을 형성함으로써, 유기 재료를 투과한 증기 또는 유기 수지에 의해 흡수된 수분이 질화규소막을 사이에 두고 형성된 발광층으로 확산되는 것이 억제될 수 있다. 규소의 함유량이 25.0 원자% 이상 35.0 원자% 이하이고 질소의 함유량이 35.0 원자% 이상 65.0 원자% 이하인 산화질화규소막에서도 동일한 효과가 보였다.

또한, 질화규소막은 Li 등의 이온과 같은 가동(可動) 이온을 차단하는데 효과적이었다. 도 13(A) 및 도 13(B)는 TFT의 MOS-CV 특성의 측정 결과를 나타낸다. 도 13(A)는, 소자를 리튬 아세테이트 용액 내에 담근 후 Al 막을 성막하여 질화규소막 표면 위에 Li을 포함하는 막을 형성하고, 열 산화법에 의해 규소 위에 산화규소막을 형성하고 그 위에 스퍼터링법에 의해 질화규소막을 형성함으로써 형성되는 소자의 MOS-CV 특성을 나타낸다.

한편, 도 13(B)는 산화규소막을 열 산화법에 의해 규소 위에 형성한 후에 리튬 아세테이트 용액에 담그어 Li을 포함하는 막을 산화규소막 위에 형성한 다음, Al 막을 성막한 소자의 MOS-CV 특성을 나타낸다.

MOS-CV 특성의 측정에서, 1.7 MV의 전압과 150℃에서의 가열을 동시에 측정 대상인 TFT에 1시간 가하는 -BT 테스트를 행하였고, -1.7 MV의 전압과 150℃에서의 가열을 동시에 TFT에 가하는 +BT 테스트를 행하였다. 도 13(B)에서, 특성 그래프가 -BT 테스트 시의 초기 단계에서는 전압-용량 곡선으로부터 플러스 전압 쪽으로 시프트하고, +BT 테스트 시의 초기 단계에서는 전압-용량 곡선으로부터 마이너스 전압 쪽으로 시프트한다는 사실의 관점에서 산화규소막 내의 Li이 BT 테스트에서 규소 표면과 Al 사이에서 이동한다는 것을 알 수 있다. 한편, 도 13(A)에서, +BT 테스트 시의 전압-용량 곡선이 초기 단계의 전압-용량 곡선으로부터 실질적으로 변화하지 않고, 질화규소막이 산화규소막 내의 Li의 이동을 방해한다는 사실의 관점에서 Li은 규소 표면과 Al 사이에서 이동하지 않는다는 것을 알 수 있다. 이 때문에, TFT 상의 유기 재료 위에 형성된 본 발명의 질화규소막을 가진 EL 소자는, EL 소자의 음극 재료에 사용되는 Li 등의 가동 이온의 TFT 쪽으로의 확산과 이동, 및 TFT의 스레시홀드 값의 변동에 기인한 TFT의 성능 불안정성을 억제할 수 있다. 규소의 함유량이 25.0 원자% 이상 35.0 원자% 이하이고 질소의 함유량이 35.0 원자% 이상 65.0 원자% 이하인 산화질화규소막에서도 동일한 효과가 발견된다.

[실시형태 3]

본 실시형태에서는, 절연 기판의 표면 위에 형성된 TFT 위에 층간절연막을 형성한 다음, 스퍼터링법에 의해 층간절연막과 접하여 탄소막을 형성하는 예를 나타낸다.

대표적으로는, 탄소막에 DLC(diamond like carbon) 막이 적용된다. DLC 막은 단거리 질서의 면에서는 탄소들 사이의 결합으로서 SP³ 결합을 갖지만, 현미경적으로는 비정질 형태의 구조로 되어 있다. DLC 막은 탄소의 함유량이 95∼70 원자%이고 수소의 함유량이 5∼30 원자%인 조성을 가지고, 매우 단단하고 절연성이 우수하다. 이러한 DLC 막은 증기와 산소에 대한 가스 투과율이 낮다는 특징이 있어, 산소와 수분을 차단하는 특성이 향상될 수 있다. 이 경우, DLC 막은 5∼500 nm의 두께로 형성된다. 또한, 이 막은 미소경도계(microhardness meter)에 의한 측정에서 15∼25 GPa의 경도를 가지는 것으로 알려져 있다.

또한, DLC 막은 유기 재료를 포함하는 층간절연막이 형성된 기판과 TFT를 가열하지 않고도 우수한 밀착성을 갖도록 형성될 수 있다. 스퍼터링법에서도, 이온 충격을 어느 정도 이용하여 치밀하고 단단한 막을 형성할 수 있다.

실시형태 1∼3에서 설명된 방법에 따르면, 이와 같이 유기 재료를 포함하는 층간절연막 위에 무기 절연막 또는 탄소막을 형성함으로써, 산소와 수분이 층간절연막의 일측으로부터 발광소자에 침입하는 것을 방지할 수 있으므로, 발광소자의 열화를 방지할 수 있다. 또한, 가동 이온이 TFT로 확산되는 것을 방지하고, TFT의 스레시홀드 값의 변동을 억제할 수 있다. 상기로부터, 발광장치의 다크 스폿(dark spot)의 발생과 휘도의 저하를 억제하고, 발광장치에 사용되는 TFT의 신뢰성을 증가시킬 수 있게 된다.

하기 실시예에서는, 유기 재료를 포함하는 층간절연막에 아크릴을 사용하고, 무기 절연막에 산화질화규소막 또는 질화규소막을 사용한 적층 구조를 TFT 공정에 사용한 예를 나타낸다.

[실시예 1]

본 실시예에서는, 발광장치에 사용되는 TFT 기판을 형성하는 예를 설명한다.

도 2(A)에서, 기판(401)에 유리 기판 또는 석영 기판을 사용한다. 유리 기판을 사용하는 경우, 기판으로부터의 불순물의 확산을 방지하기 위해, 기판 표면 위에, 절연막을 포함하는 하지막(402)을 형성한다.

이어서, 25∼80 nm(바람직하게는, 30∼60 nm)의 두께이고 비정질 구조를 가지는 반도체층(403)을 플라즈마 CVD법, 스퍼터링법과 같은 공지의 방법에 의해 형성하고, 결정화 공정을 행하여 비정질 반도체층으로부터 결정질 반도체층을 형성한다.

결정화 방법으로서는, 레이저 어닐법과 열 어닐법(고상으로부터의 결정성장 법) 또는 급속 열 어닐(RTA)법을 적용할 수 있다. 레이저 어닐법을 사용하는 경우, 반도체층이 두꺼운 막 두께를 가지면, 레이저 조사 시의 열 용량이 증가하기 때문에 기판에의 손상이 증가한다. 따라서, 막 두께는 얇은 것이 좋다.

또한, 반도체층의 결정화법으로서, 촉매를 사용할 수도 있다. 촉매 원소의 일 예로서 니켈(Ni)이 효과적이다.

이 때, 스피너로 기판을 회전시켜 수용액을 코팅하는 스핀 코팅법을 사용하여, 촉매 원소를 함유하는 층을 형성한다. 그 다음, 노(爐) 어닐용 노를 사용하여 질소 분위기에서 550∼600℃의 온도로 1∼8시간 열 어닐을 행한다. 상기 공정들에서, 결정질 규소막을 포함하는 결정질 반도체층이 얻어질 수 있다.

또한, 촉매 원소를 제거하는 수단으로서, 인(P)에 의한 게터링 작용을 이용하는 방법이 있다. 이 때, Ni을 편석시킬 영역에 인을 도핑하여 첨가한다. 인으로 게터링을 양호하게 행하기 위해서는, 1.5×10²⁰ 원자/cm³ 이상의 농도가 바람직하다. 인(P) 외에도, 아르곤(Ar)에 의한 게터링 작용을 이용하는 방법을 사용할 수도 있다. 예를 들어, 촉매 원소를 편석시킬 영역에 1×10²⁰ 원자/cm³ 이상의 아르곤(Ar)을 첨가한다. 아르곤(Ar)을 첨가하는 수단으로서, 도핑에 의한 가속 주입 외에도, 스퍼터링 가스로서 아르곤(Ar)을 사용하여 규소를 스퍼터링으로 성막하여 상기 영역을 형성하는 방법이 있다. 아르곤(Ar)이 첨가되는 영역은 인(P)을 함유할 수도 있다. Ni을 편석시키는 영역을 형성한 후에, Ni을 편석시키는 영역으로 촉매 원소를 게터링하기 위해 열 어닐을 사용할 수 있다.

그 다음, 포토리소그래피 기술을 사용하여 결정질 반도체층 위에 레지스트 패턴을 형성하고, 건식 에칭법을 사용하여 결정질 반도체층을 섬 형상으로 분할하여, 도 2(B)에 도시된 바와 같이 섬 형상의 반도체층(404)을 형성한다. 섬 형상의 반도체층(404) 위의 TFT의 스레시홀드 전압(Vth)을 제어할 목적으로, P형을 부여하는 불순물 원소를 대략 1×10¹⁶∼5×10¹⁷ 원자/cm³의 농도로 섬 형상의 반도체층의 전면에 첨가할 수도 있다.

플라즈마 CVD법 또는 스퍼터링법을 사용하여, 규소를 함유하는 절연막으로 막 두께 40∼150 nm의 게이트 절연막(405)을 형성한다. 본 실시예에서 플라즈마 CVD법과 스퍼터링법을 사용할 때, 성막에 앞서 H₂ 분위기에서 반도체층의 표면을 처리함으로써 양호한 특성이 얻어질 수 있다.

그 다음, 도 2(C)에 도시된 바와 같이, 게이트 절연막 위에 게이트 전극을 형성하기 위한 질화탄탈 막(406)과 텅스텐 막(407)을 형성한다. 본 실시예에서는, 질화탄탈 막을 30 nm의 두께로 형성하고, 텅스텐 막을 300∼400 nm의 두께로 형성하였다. 질화탄탈 막은 Ta의 타겟을 Ar 및 N₂로 스퍼터링하는 스퍼터링법에 의해 형성된다. 텅스텐 막을 형성하는 경우에는, 텅스텐을 타겟으로 한 스퍼터링법에 의해 형성한다.

이어서, 레지스트를 사용하여 마스크(501)를 형성하고, 게이트 전극의 형성을 위해 제1 에칭 처리를 행한다. 이 처리를 도 3(A)∼도 3(C)에 나타낸다. 에칭 방법에 한정은 없지만, 유도 결합형 플라즈마(ICP) 에칭법을 사용하고, 에칭 가스 로서 CF₄와 Cl₂를 혼합하고, 0.5∼2 Pa, 바람직하게는 1 Pa의 압력에서 코일형 전극에 500 W의 RF(13.56 MHz) 전력을 인가하여 플라즈마를 발생시키는 것이 바람직하다. 기판측(시료 스테이지)에도 100 W의 RF(13.56 MHz) 전력을 인가하여, 실질적으로 부(負)의 셀프바이어스 전압을 인가한다. CF₄와 Cl₂를 혼합하는 경우, 텅스텐 막(502)과 질화탄탈 막(503)이 동일한 정도로 에칭된다.

상기 에칭 조건에서는, 레지스트에 의한 마스크의 형상을 적절한 것으로 함으로써, 기판측에 인가하는 바이어스 전압의 효과에 의해 질화탄탈 막(503)과 텅스텐 막(502)의 단부가 15∼45°의 각도로 테이퍼진다. 게이트 절연막 위에 잔사(殘渣)를 남기지 않고 에칭하기 위해서는, 에칭 시간을 대략 10∼20%의 비율로 증가시키는 것이 바람직하다.(도 3(A))

그 다음, 제2 에칭 처리를 행한다. 상기와 마찬가지로, ICP 에칭법을 사용하고, 에칭 가스로서 CF₄, Cl₂ 및 O₂를 혼합하고, 1 Pa의 압력에서 코일형 전극에 500 W의 RF(13.56 MHz) 전력을 인가함으로써 플라즈마를 발생시킨다. 기판측(시료 스테이지)에도 50 W의 RF(13.56 MHz) 전력을 인가하여, 제1 에칭 처리에서의 것에 비하여 낮은 셀프바이어스 전압을 인가한다. 이들 조건에서, 텅스텐막이 이방성 에칭되는 동시에, 질화탄탈 막(504)으로 덮이지 않은 영역(505)이 대략 20∼50 nm의 두께로 추가로 에칭되어, 얇은 영역을 제공한다. 그 후, 제1 도전층을 구성하는 질화탄탈 막을 상기 에칭에서의 속도보다 낮은 속도로 에칭하면, 도 3(C)에 도시된 바와 같이 도전층이 형성된다.

본 실시예에서는, 게이트 전극의 재료로서 질화탄탈과 텅스텐을 예로 들었지만, 도 3(B)에 도시된 형상이 얻어진다면 다른 도전성 재료를 사용할 수도 있다. 예를 들어, Ta, Mo, WN, 결정성 규소, Ti, Nb 또는 주기율표의 4A족∼6A족으로부터 선택되는, 에칭 속도가 다른 2 종류의 금속 또는 합금을 사용할 수도 있다.

그 다음, 도 3(C)에 도시된 바와 같이, 제1 불순물 첨가 방법을 사용하여 P(인)을 첨가한다. 이온 도핑법 또는 이온 주입법으로 도핑을 행할 수도 있다. 본 실시예에서는, 게이트 절연막이 90 nm의 막 두께를 가지고, 이온 도핑법에서의 조건은 80 kV의 가속 전압과 1.5×10¹⁵원자/cm²의 도즈량으로 한다. 그리하여, 제1 불순물 영역(506)과 제2 불순물 영역(507)이 자기정합적으로 형성된다. 제1 불순물 영역(506)에는 대략 2.0×10¹⁸원자/cm³의 인(P)이 첨가되고, 제2 불순물 영역(507)에는 대략 1.7×10²⁰원자/cm³의 P이 첨가된다.(도 4(B))

그렇게 하여 형성된 제1 불순물 영역(506)은 LDD 영역이고, 신뢰성을 향상시킬 수 있다. 게이트 절연막의 두께와 소스-드레인 방향으로의 제1 불순물 영역의 길이에 따라, TFT가 구동될 때의 전계가 완화되고, 반도체층 내의 캐리어의 전자 온도를 낮추는 최적값이 있기 때문에, 농도는 그 TFT에 맞추어 검토되어야 한다.

이어서, 도 4(C)에 도시된 n채널형 TFT를 형성하는 섬 형상의 반도체층의 전체 표면을 덮도록 레지스트 마스크를 형성한다. 레지스트를 500 nm의 두께로 형성하면, 불순물의 첨가시 소자에 도달하는 레지스트의 양은 제1 불순물 영역에 첨가되는 양과 비교하여 적다. 본 실시예에서는, 레지스트를 1000 nm의 두께로 형성하 였다.

그 다음, p채널형 TFT를 형성하는 섬 형상의 반도체층에, 소스 영역과 드레인 영역을 획정(劃定)하는 고농도 P형 불순물 영역을 형성한다. 여기서, p형을 부여하는 불순물 원소를 게이트 전극을 마스크로 하여 첨가하여, 자기정합적으로 고농도의 p형 불순물 영역을 형성한다. 형성되는 불순물 영역은 디보란(B₂H₆)을 사용한 이온 도핑법에 의해 형성된다. 또한, 게이트 전극과 겹치지 않는 고농도의 p형 불순물 영역은 3×10²⁰∼3×10²¹원자/cm³의 붕소 농도를 가지게 된다. 또한, 불순물 원소가 게이트 절연막과 제1 게이트 전극을 통과하여, 제1 게이트 전극과 겹치는 불순물 영역에 첨가되기 때문에, 이 불순물 영역은 실질적으로 저농도 p형 불순물 영역으로서 형성되어 1.5×10¹⁹원자/cm³ 이상의 농도를 가진다.

이전 공정에서, 고농도 p형 불순물 영역이 1×10²⁰∼1×10²¹원자/cm³의 농도로 P을 함유하고 저농도 P형 불순물 영역이 1×10¹⁶∼1×10¹⁹원자/cm³의 농도로 P을 함유하도록 P이 고농도 p형 불순물 영역과 저농도 p형 불순물 영역에 첨가되지만, 이 공정에서 첨가되는 붕소(B)의 농도는 P 농도의 1.5∼3배이므로 p채널형 TFT의 소스 영역과 드레인 영역으로서 기능하기 때문에, 어떤 문제도 생지지 않는다.

도 5(A)는 LDD 영역(601)이 형성된 TFT의 단면을 나타낸다. 도 5(A)∼도 5(D)에서는, 간략화를 위해 n채널형 TFT와 p채널형 TFT를 동일한 도면에 나타내고 있다. 그 후, 도 5(B)에 도시된 바와 같이, 스퍼터링법 또는 플라즈마 CVD법에 의 해 게이트 절연막 및 게이트 전극 위에 제1 층간절연막(602)을 형성한다. 제1 층간절연막(602)은 산화규소막, 산화질화규소막, 질화규소막 또는 그들을 조합시킨 적층막으로 형성될 수 있다. 여기서는, 플라즈마 CVD법으로 산화질화규소막을 500 nm의 두께로 형성하였다.

그 후, 적당한 농도로 첨가된 n형 또는 p형을 부여하는 불순물 원소를 활성화하는 공정을 행한다. 본 실시예에서는, 550℃에서 4시간 가열처리를 행하였지만, 기판에 내열성이 없는 경우에는 레이저 어닐법 또는 RTA법을 적용할 수 있다.

활성화 공정에 이어서, 3∼100%의 수소를 함유하는 분위기에서 300∼450℃로 1∼12시간 가열처리를 행하여, 섬 형상의 반도체층을 수소화하는 공정을 행한다. 수소화의 다른 수단으로서, 플라즈마 수소화(플라즈마에 의해 여기된 수소를 사용)를 행할 수도 있다.

활성화 및 수소화 공정의 종료 후, 도 5(C)에 도시된 바와 같이, 유기 재료를 포함하는 제2 층간절연막(603)을 1.0∼2.0 ㎛의 평균 두께를 갖도록 형성한다. 유기 재료로서는, 폴리이미드, 아크릴, 폴리아미드, 폴리이미드 아미드, BCB(벤조사이클로부탄)을 사용할 수 있다.

이와 같이 유기 재료로 제2 층간절연막(603)을 형성함으로써 표면을 양호하게 평탄화시킬 수 있다. 또한, 유기 재료는 일반적으로 유전율이 낮기 때문에, 기생 용량을 감소시킬 수 있다. 그러나, 유기 재료는 흡습성이 있어 보호막으로는 적당하지 않기 때문에, 본 실시예에서는, 이 재료를 제1 층간절연막(602)으로 형성된 산화규소막, 산화질화규소막, 질화규소막 등과 조합시키는 것이 바람직하다.

그 후, 스퍼터링법에 의해 산화규소막, 질화규소막 또는 산화질화규소막을 성막하여 제3 층간절연막(604)을 형성한다. 본 실시예에서는, 제3 층간절연막으로서 질화규소막을 대략 100 nm의 두께로 형성하였다. 성막 가스 및 그의 유량을 N₂:H₂:N₂O = 31:5:4 sccm으로 하고, 타겟으로서 규소를 사용한다. 또한, 성막 가스의 압력을 0.4 Pa로 하고, 12 인치의 반경을 가진 원형 타겟을 사용하고, 성막 전력은 RF 전원으로부터 3 kW로 한다.

성막 가스와 그의 유량을 N₂O = 4 sccm으로 하였으나, 수분 또는 산소에 의한 열화에 대하여 성막 조건의 범위가 충분히 넓은 경우에는 N₂O 유량을 증가시켜 막 내의 산소의 조성비를 크게 하여 투과율을 높이는 것이 바람직하다. 또한, 본 실시예에서는 제3 층간절연막을 산화질화규소막으로 형성하지만, 수분 또는 산소에 의한 열화를 크게 받기 쉬운 재료를 발광 재료로서 사용하는 경우에는 산화질화규소막 대신에 질화규소막을 사용하는 것이 바람직하다. 이 때의 성막 조건은, 타겟으로서 규소를 사용하고, 성막 가스를 N₂로 하고, 그의 유량을 20 sccm으로 한다. 또한, 성막 가스의 압력을 0.8 Pa로 하고, 12 인치의 반경을 가진 원형 타겟을 사용하고, 성막 전력은 RF 전원으로부터 3 kW로 한다.

그 후, 각각의 섬 형상의 반도체층에 형성된 소스 영역 또는 드레인 영역에 이르는 콘택트 홀을 형성한다. 이 콘택트 홀은 건식 에칭법에 의해 형성된다. 이 경우, CF₄와 O₂를 포함하는 에칭 가스로 제3 층간절연막(604)을 에칭한 다음, 에칭 가스로서 CF₄, O₂, 및 He의 혼합 가스를 사용하여, 유기 재료를 포함하는 제2 층간절연막(603)을 에칭한다. 이어서, CF₄와 O₂를 포함하는 에칭 가스로 제1 층간절연막(602)을 에칭한 다음, 게이트 절연막을 에칭한다.

그 다음, 스퍼터링법 또는 진공 증착법으로 도전성 금속막을 형성하고, 레지스트 패턴을 형성하고, 에칭에 의해 소스 배선과 드레인 배선(605)을 형성한다. 본 실시예에서는, Ti 막을 형성하고, 그 위에 질화티탄 막을 형성하고, 그 위에 Al 막을 형성하고, 그 위에 티탄 막 또는 텅스텐 막을 형성하여 전체 두께 500 nm의 4층 구조를 제공하였다.

그 후, 투명 도전막(606)을 전체 표면 위에 형성하고, 패터닝 처리 또는 에칭 처리에 의해 화소 전극을 형성한다. 화소 전극은 유기 재료를 포함하는 제2 층간절연막 위에 형성되고, 화소 TFT의 드레인 배선과 겹치는 부분을 제공하여 전기적 접속을 형성하고 있다.

스퍼터링법, 진공 증착법 등에 의해 산화인듐(In₂O₃), 산화인듐-산화주석 합금(In₂O₃-SnO₂: ITO) 등을 형성하여 투명 도전막(606)의 재료로서 사용할 수 있다. 이러한 재료의 에칭 처리는 염산계 용액으로 행한다. ITO를 형성할 때, 기판이 실온에서 스퍼터링 가스로서 수소 또는 물을 흘림으로써 결정화되지 않는 경우에는 에칭 처리를 불화수소산계 용액으로 행할 수 있다. 이 경우, 후의 공정에서 기판을 160∼300℃로 1시간 이상 가열처리하여 ITO를 결정화시켜 투과율을 향상시킬 수 있다.

이상의 공정에 의해, 발광장치를 형성하기 위한 TFT 기판이 완성된다.

[실시예 2]

본 실시예에서는, 플라스틱 기판 위에 TFT를 제조하는 공정에 대하여 도 10(A)∼도 10(E)를 참조하여 설명한다.

먼저, 유기 재료로 된 플라스틱 기판(201)을 준비한다. 본 실시예에서는, 폴리이미드로 된 기판(201)을 사용한다. 폴리이미드로 된 기판은 약 399℃에서 내열성을 가지고, 투명하지 않고 갈색이다. 그 다음, 기판(201) 위에 하지(下地) 절연막(202)을 형성한다. 이 하지 절연막의 성막 방법은, 플라스틱 기판을 변형시키지 않는 온도 범위 내, 바람직하게는 300℃를 넘지 않는 온도 범위 내에서 행하는 것이라면 특별히 한정되지 않고, 본 실시예에서는 스퍼터링법을 사용하였다. 이 스퍼터링법에서는, 스퍼터링 가스가 수소를 함유하지 않는 분위기에서 성막을 행하므로, 막내의 수소의 양이 5 원자% 이하로 된다.

그 다음, 비정질 반도체막을 형성하고, 레이저 조사에 의해 결정화하여, 결정질 반도체막을 형성한다. 비정질 반도체막의 성막 방법은, 처리 온도가 플라스틱 기판을 변형시키지 않는 온도 범위 내, 바람직하게는 300℃를 넘지 않는 온도 범위 내에서 행하는 것이라면 특별히 한정되지 않고, 본 실시예에서는 스퍼터링법을 사용하였다. 이어서, 결정질 반도체막을 소망의 형상으로 패터닝하여 반도체층(203)을 형성한다.

그 다음, 반도체층(203)을 덮도록 게이트 절연막(204)을 형성한다. 게이트 절연막은 스퍼터링법에 의해 성막된다(도 10(A)). 이 때, 스퍼터링 가스로서 아르 곤, 산소, 수소 및 N₂O를 사용하여 규소 타겟을 스퍼터링함으로써 성막을 행한다.

그 다음, 게이트 전극(205)을 형성한다(도 10(B)). 게이트 전극(205)은 Ta, W, Ti, Mo, Al, Cu, Cr 및 Nd로부터 선택된 원소 또는 그 원소를 주성분으로 하는 합금 재료 또는 화합물 재료로부터 형성될 수 있다. 또한, 인 등과 같은 불순물 원소가 도핑된 다결정 규소막으로 대표되는 반도체막이 사용될 수도 있고, 또한, AgPdCu 합금이 사용될 수도 있다.

그 다음, 게이트 전극을 마스크로 하여 자기정합적으로 게이트 절연막을 에칭하여 게이트 절연막(206)을 형성하고, 반도체층을 부분적으로 노출시킨 후, n형을 부여하는 불순물 원소, 여기서는, 인을 도핑하여 불순물 영역(207)을 형성한다(도 10(C)). 이 때, p형 TFT 위에 레지스트를 형성하고, p형을 부여하는 불순물 원소를 첨가한 후에는 그 레지스트를 벗겨낸다.

이어서, 게이트 전극을 마스크로 사용하여 자기정합적으로 게이트 절연막을 에칭하여 게이트 절연막을 형성하고, 반도체층을 부분적으로 노출시킨 후, p형을 부여하는 불순물 원소, 여기서는, 붕소를 도핑하여 불순물 영역(208)을 형성한다(도 10(D)). 이 때, n형 TFT 위에 레지스트를 형성하고, p형을 부여하는 불순물 원소를 첨가한 후에는 그 레지스트를 벗겨낸다.

본 실시예에서는, 게이트 절연막을 에칭한 후에 도핑을 행하지만, 게이트 전극을 형성한 후에 게이트 절연막을 통하여 도핑을 행할 수도 있다. 이 경우, 불순물 원소가 게이트 절연막을 통과하고, 게이트 전극을 마스크로 하여 자기정합적으 로 도핑된다.

그 다음, 아크릴로 된 층간절연막(210a)과 규소를 주성분을 하는 층간절연막(210b)을 실시예 1에서와 동일한 방식으로 형성한다. 이 때, 기판 온도는 300℃를 넘지 않으므로, 기판이 변형되지 않는다.

이어서, 소스 영역 또는 드레인 영역에 이르는 콘택트 홀을 형성한 다음, 소스 영역에 전기적으로 접속된 소스 배선(211)과 드레인 영역에 전기적으로 접속된 화소 전극(212)을 형성한다.

이어서, TFT 특성을 향상시키기 위해 수소화 처리를 행한다. 이러한 수소화로서는, 수소 분위기에서 가열처리(300℃에서 1시간)를 행하거나 또는 플라즈마 수소화를 저온에서 행한다.

상기 제조 공정에서, 발광소자에 사용되는 플라스틱 기판 위에 형성된 탑 게이트형 TFT는 유기 재료로 된 플라스틱 기판이 변형되지 않는 온도 범위 내, 바람직하게는 300℃ 이하의 공정 온도에서 완성된다(도 10(E)).

[실시예 3]

본 실시예에서는, 실시예 1의 반도체장치를 사용하여 EL(전계발광) 표시장치를 제조하는 예에 대하여 설명한다. 도 6(A)는 본 발명을 사용한 EL 표시장치의 상면도이고, 도 6(B)는 그의 단면도이다.

도 6(A)에서, 부호 4001은 기판을 나타내고, 4002는 화소부를 나타내고, 4003은 소스측 구동회로를 나타내고, 4004는 게이트측 구동회로를 나타낸다. 그 구동회로들은 배선(4005)을 거쳐 FPC(flexible printed circuit)(4006)를 통해 외 부 기기에 접속된다.

이 때, 화소부(4002), 소스측 구동회로(4003) 및 게이트측 구동회로(4004)를 둘러싸도록 제1 밀봉재(4101), 커버재(4102), 충전재(4103) 및 제2 밀봉재(4104)가 제공되어 있다.

도 6(A)의 선 A-A'를 따라 취한 단면도를 도 6(B)에 나타낸다. 기판(4001) 위에, 소스측 구동회로(4003)에 포함되는 구동용 TFT(4201)(여기서는 n채널형 TFT와 p채널형 TFT가 도시됨)와, 화소부(4002)에 포함되는 전류 제어용 TFT(4202)(여기서는 발광소자로 흐르는 전류를 제어하기 위한 TFT가 도시됨)가 형성되어 있다.

본 실시예에서는, 구동용 TFT(4201)에는 공지의 방법으로 제작된 p채널형 TFT와 n채널형 TFT가 사용되고, 전류 제어용 TFT(4202)에는 공지의 방법으로 제작된 p채널형 TFT가 사용된다. 또한, 화소부(4002)에는 전류 제어용 TFT(4202)의 게이트 전극에 접속된 보유 용량(도시되지 않음)이 제공된다.

구동용 TFT(4201)와 화소 TFT(4202) 위에는, 수지 재료로 된 층간절연막(평탄화 막)(4301a)과 본 발명의 특징을 이루는, 규소와 질소를 주성분으로 하는 층간절연막(4301b)이 형성되고, 그 위에, 화소 TFT(4202)의 드레인에 전기적으로 접속되는 화소 전극(양극)(4302)이 형성된다. 화소 전극(4302)은 일 함수가 큰 투명 도전막으로부터 형성된다. 투명 도전막으로서는, 산화인듐과 산화아연 화합물 또는 산화인듐-산화아연 화합물이 사용될 수 있다. 갈륨이 도핑된 투명 도전막도 사용될 수 있다.

그 다음, 화소 전극(4302) 위에 절연막(4303)이 형성되고, 화소 전극(4302) 위에 개구부가 형성된다. 개구부에서, 화소 전극(4302) 위에 EL(전계발광) 층(4304)이 형성된다. 발광층(4304)으로서 공지의 EL 재료가 사용된다. EL 재료로서, 저분자계(모노머계) 재료와 고분자계(폴리머계) 재료 모두가 사용될 수 있다. 발광층으로서 유기 재료와 무기 재료를 조합한 재료가 사용될 수도 있다.

발광층(4304)을 형성하기 위해 공지의 증착 또는 도포 기술이 사용될 수도 있다. 발광층은 정공 주입층, 정공 수송층, 발광층, 전자 수송층 및 전자 주입층을 자유롭게 조합한 적층 구조 또는 단층 구조를 가질 수 있다.

발광층(4304) 위에, 주기율표의 1족 또는 2족에 속하는 원소를 가진 도전막(대표적으로는, 알루미늄, 구리, 또는 은을 주성분으로 하는 도전막 또는 이들 도전막과 다른 도전막의 적층 막)으로 된 음극(4305)이 형성된다. 음극(4305)과 발광층(4304)과의 계면에 존재하는 수분 또는 산소를 가능한 최대한 제거하는 것이 바람직하다. 따라서, 진공 중에서 음극(4305)과 발광층(4304)를 연속적으로 성막하거나 질소 분위기 또는 희가스 분위기에서 발광층(4304)을 성막하는 방법을 사용할 필요가 있고, 이것에 의해, 음극(4305)이 산소와 수분에 노출되지 않고 형성된다. 본 실시예에서는, 멀티체임버 방식(클러스터 툴(cluster tool) 방식) 성막장치를 사용하여 성막하는 것이 가능하게 된다.

그 다음, 음극(4305)은 부호 4306으로 나타낸 영역에서 배선(4005)에 전기적으로 접속된다. 음극(4305)에 소정의 전압을 인가하기 위한 배선(4005)이 이방성 도전 재료(4307)를 통해 FPC(4006)에 접속된다.

상기한 바와 같이, 화소 전극(양극)(4302), 발광층(4305) 및 음극(4305)으로 된 발광소자가 제조된다. 이 발광소자는 제1 밀봉재(4101)와, 제1 밀봉재(4101)를 통해 기판(4001)에 접합된 커버재(4102)로 둘러싸이고, 충전재(4103)에 의해 봉입(封入)된다.

커버재(4102)로서는, 유리판, 금속판(바람직하게는, 스테인리스 강 판), 세라믹 판, 및 플라스틱 재료(플라스틱 필름을 포함)와 같은 재료가 사용될 수 있다. 플라스틱 재료로서는, FRP(fiberglass-reinforced plastic) 판, PVF(polyvinyle fluoride) 필름, 마일라(Mylar) 필름, 폴리에스터 필름, 및 아크릴 필름이 사용될 수 있다. 알루미늄 포일을 PVF 필름 또는 마일라 필름 사이에 끼운 시트 구조를 사용하는 것이 바람직하다.

발광소자로부터 방사된 광의 방사 방향이 커버재측으로 향하는 경우에는, 커버재가 투명성을 가지는 것이 필요하다. 이 경우, 유리판, 플라스틱 판, 폴리에스터 필름 또는 아크릴 필름과 같은 투명 재료가 사용될 수 있다.

또한, 충전재(4103)는 자외선 경화형 수지 또는 열 경화형 수지를 사용하여 형성된다. 충전재로서는, PVC(polyvinyl chloride), 아크릴, 폴리이미드, 에폭시 수지, 실리콘 수지, PVB(polyvinyl butyral), 및 EVA(ethylene vinyl acetate)가 사용될 수 있다. 이 충전재(4103)의 내부에 건조제(바람직하게는, 산화 바륨) 또는 산소를 흡수할 수 있는 재료가 제공되면, 발광소자의 열화(劣化)를 억제할 수 있다.

또한, 충전재(4103) 내에 스페이서가 함유될 수도 있다. 이 때, 스페이서는 산화 바륨을 사용하여 형성되고, 이것에 의해, 스페이서 자체가 흡습성을 가진다. 또한, 스페이서를 제공하는 경우, 스페이서로부터의 압력을 완화시키기 위한 버퍼층으로서 수지막을 음극(4305) 위에 제공하는 것이 효과적이다.

또한, 배선(4005)은 이방성 도전 필름(4307)을 통해 FPC(4006)에 전기적으로 접속된다. 배선(4005)은 화소부(4002), 소스측 구동회로(4003) 및 게이트측 구동회로(4004)에 보내지는 신호를 FPC(4006)에 전송하고, FPC(4006)를 통해 외부 기기에 전기적으로 접속된다.

또한, 본 실시예에서는, 제1 밀봉재(4101)의 노출부와 FPC(4006)의 일부를 덮도록 제2 밀봉재(4104)가 제공되어, 발광소자가 외부로부터 완전히 차단되는 구조를 얻는다. 그리하여, EL 표시장치는 도 6(B)에 도시된 단면 구조를 가진다.

여기서, 표시부의 더 상세한 단면 구조가 도 7에 도시되고, 상면 구조가 도 8(A)에 도시되고, 회로도가 도 8(B)에 도시되어 있다. 도 7, 도 8(A) 및 도 8(B)는 공통의 부호를 사용한다. 따라서, 도 7과 도 8은 상호 참조될 수 있다.

도 7에서, 기판(4401) 위에 제공된 스위칭용 TFT(4402)가 도 4에 도시된 n채널형 TFT를 사용하여 형성된다. 따라서, 이 구조의 설명은 n채널형 TFT의 설명을 참조할 수 있다. 또한, 부호 4403으로 나타낸 배선이 스위칭용 TFT(4402)의 게이트 전극(4404a, 4404b)에 전기적으로 접속된 게이트 배선이다.

본 실시예에서는 2개의 채널 형성 영역이 형성된 이중 게이트 구조가 사용되지만, 하나의 채널 형성 영역이 형성된 단일 게이트 구조와 3개의 채널 형성 영역이 형성된 3중 게이트 구조도 사용될 수 있다.

또한, 스위칭용 TFT(4402)의 드레인 배선(4405)은 전류 제어용 TFT(4406)의 게이트 전극(4407)에 전기적으로 접속되어 있다. 전류 제어용 TFT(4406)는 도 4에 도시된 p채널형 TFT(301)를 사용하여 형성된다. 따라서, 이 구조의 설명은 p채널형 TFT(301)의 설명을 참조할 수 있다. 또한, 본 실시예에서는 단일 게이트 구조가 사용되지만, 2중 게이트 구조와 3중 게이트 구조도 사용될 수 있다.

스위칭용 TFT(4402)와 전류 제어용 TFT(4406) 위에 제1 패시베이션 막(4408)이 형성되고, 제1 패시베이션 막 위에 수지로 된 평탄화 막(4409a)이 형성된다. 평탄화 막(4409)을 사용하여 TFT로 인한 단차를 평탄화하는 것은 매우 중요하다. 이어서 형성되는 발광층은 매우 얇기 때문에, 단차의 존재에 의해 발광 불량이 일어날 수도 있다. 따라서, 발광층을 가능한 평탄한 표면에 형성할 수 있도록, 화소 전극을 형성하기 전에 평탄화를 행하는 것이 바람직하다. 수지 재료로 된 평탄화 막(4409a) 위에, 본 발명의 특징을 이루는, 규소와 질소를 주성분으로 하는 층간절연막(4409b)이 형성된다.

또한, 부호 4410은 투명 도전막으로 된 화소 전극(발광소자의 양극)을 나타내고, 그 화소 전극은 전류 제어용 TFT(4406)의 드레인 배선에 전기적으로 접속된다. 그 투명 도전막으로서는, 산화 인듐과 산화 주석의 화합물, 산화 인듐과 산화 아연의 화합물, 산화 아연, 산화 주석 및 산화 인듐이 사용될 수 있다. 또한, 상기 막들에 갈륨이 첨가된 막이 투명 도전막으로서 사용될 수도 있다.

그 다음, 화소 전극(4410) 위에 발광층(4411)이 형성된다. 도 7에는 하나의 화소만이 도시되어 있지만, 본 실시예에서는 발광층이 R(적색), G(녹색) 및 B(청색)의 각 색에 대응하여 분리 형성된다. 또한, 본 실시예에서는 저분자계 유기 EL 재료가 증착법에 의해 형성될 수도 있다. 구체적으로는, 정공 주입층으로서 두께 20 nm의 구리 프탈로시아닌(CuPc) 막이 형성되고, 발광층으로서 두께 70 nm의 트리스-8-알루미늄 퀴놀리놀레이트 착체(Alq₃) 막이 CuPc 막 위에 형성될 수 있다. 퀴나크리돈, 페릴린, 및 DCM1과 같은 형광 색소를 Alq₃에 첨가함으로써 발광색이 제어될 수 있다.

상기 예는 발광층으로 사용될 수 있는 EL 재료의 일 예이고, 발광층이 이들에 한정될 필요는 없다. 발광층, 전하 수송층 및 전하 주입층이 자유롭게 조합된 발광층(광을 방사하고 발광을 위한 전하 수송을 행하기 위한 층)도 사용될 수 있다. 예를 들어, 본 실시예에서는, 발광층으로서 저분자계 유기 EL 재료를 사용하는 예를 나타내지만, 고분자계 유기 EL 재료도 사용될 수 있다. 또한, 전하 수송층과 전하 주입층으로서 탄화규소와 같은 무기 재료를 사용할 수도 있다. 이들 유기 EL 재료와 무기 재료에 공지의 재료들이 사용될 수 있다.

다음에, 발광층(4411) 위에 도전막으로 된 음극(4412)이 형성된다. 본 실시예의 경우에는, 도전막으로서 알루미늄과 리듐의 합금 막이 사용된다. 물론, 공지의 MgAg 막(마그네슘과 은의 합금막)도 사용될 수 있다. 음극 재료로서, 주기율표의 1족 또는 2족에 속하는 원소로 된 도전막, 또는 그 원소들 중 하나가 첨가된 도전막이 사용될 수 있다.

음극(4412)이 형성된 시점에서 발광소자(4413)가 완성된다. 여기서의 발광소자(4413)는 화소 전극(양극)(4410), 발광층(4411) 및 음극(4412)에 의해 형성된 용량(커패시터)을 가리킨다.

본 실시예에서의 화소의 상면 구조를 도 8(A)를 참조하여 설명한다. 스위칭용 TFT(4402)의 소스 영역이 소스 배선(4415)에 접속되고 스위칭용 TFT(4402)의 드레인 영역이 드레인 배선(4405)에 접속된다. 또한, 드레인 배선(4405)은 전류 제어용 TFT(4406)의 게이트 전극(4407)에 전기적으로 접속된다. 전류 제어용 TFT(4406)의 소스 영역은 전류 공급선(4416)에 전기적으로 접속되고, 전류 제어용 TFT(4406)의 드레인 영역은 드레인 배선(4417)에 전기적으로 접속된다. 또한, 드레인 배선(4417)은 점선으로 표시된 화소 전극(양극)(4418)에 전기적으로 접속된다.

이때, 부호 4419로 나타낸 영역에 보유 용량이 형성된다. 보유 용량(4419)은 전류 공급선(4416)에 전기적으로 접속된 반도체막(4420), 게이트 절연막과 동일한 층 위에 형성된 절연막(도시되지 않음), 및 게이트 전극(4407) 사이에 형성된다. 또한, 게이트 전극(4407), 제1 층간절연막과 동일한 층(도시되지 않음), 및 전류 공급선(4416)에 의해 형성된 용량을 보유 용량으로서 사용하는 것도 가능하다.

[실시예 4]

본 실시예에서는, 실시예 3과 다른 화소 구조를 가진 EL 표시장치에 대하여 도 9를 사용하여 설명한다. 도 8의 부호와 같은 부호가 부여된 부분들에 대해서는 실시예 3의 설명이 참조될 수 있다.

도 9에서는, 전류 제어용 TFT(4501)로서, 도 4에 도시된 n채널형 TFT(302)와 동일한 구조의 TFT가 사용된다. 물론, 전류 제어용 TFT(4501)의 게이트 전극(4502)이 스위칭용 TFT(4402)의 드레인 배선(4405)에 전기적으로 접속되어 있다. 또한, 전류 제어용 TFT(4501)의 드레인 배선(4503)은 화소 전극(4504)에 전기적으로 접속되어 있다.

본 실시예에서는 도전막으로 된 화소 전극(4504)이 발광소자의 음극으로서 기능한다. 구체적으로는, 알루미늄과 리튬의 합금막이 사용된다. 그러나, 주기율표의 1족 또는 2족에 속하는 원소로 된 도전막과 그 원소들 중 하나가 첨가된 도전막도 사용될 수 있다.

그 다음, 화소 전극(4504) 위에 발광층(4505)이 형성된다. 도 9에는 하나의 화소만이 도시되어 있지만, 본 실시예에서는 G(녹색)에 대응하는 발광층이 증착법 또는 도포법(바람직하게는 스핀 코팅법)에 의해 형성된다. 구체적으로는, 전자 주입층으로서 두께 20 nm의 불화 리튬(LiF) 막이 형성되고, 발광층으로서 두께 70 nm의 PPV(polyparaphenylene vinylene)가 LiF 막 위에 형성되는 적층 구조가 사용된다.

그 다음, 발광층(4505) 위에 투명 도전막으로부터 된 양극(4506)이 형성된다. 본 실시예의 경우에는, 투명 도전막으로서, 산화 인듐과 산화 주석의 화합물 또는 산화 인듐과 산화 아연의 화합물을 포함하는 도전막이 사용된다.

양극(4506)이 형성된 시점에서 발광소자(4507)가 완성된다. 여기서 말하는 발광소자(4507)는 화소 전극(음극)(4504), 발광층(4505) 및 양극(4506)에 의해 형성된 용량(커패시터)을 가리킨다.

발광소자에 인가되는 전압이 10 V 이상의 고전압인 경우에는, 전류 제어용 TFT(4501)에서 핫 캐리어 효과로 인한 열화가 나타난다. 이 경우, 전류 제어용 TFT(4501)로서 본 발명의 구조의 n채널형 TFT를 사용하는 것이 효과적이다.

또한, 본 실시예의 전류 제어용 TFT(4501)는 게이트 전극(4502)과 LDD 영역(4509) 사이에 게이트 용량이라 불리는 기생 용량을 형성한다. 이 게이트 용량을 조절함으로써, 도 8(A) 및 도 8(B)에 도시된 보유 용량(4418)과 유사한 기능을 가지게 할 수 있다. 특히, EL 표시장치를 디지털 구동방식에 의해 동작시키는 경우에는 아날로그 구동방식으로 동작시키는 경우보다 보유 용량의 커패시턴스가 더 작아질 수 있으므로, 보유 용량이 게이트 용량으로 대체될 수 있다.

발광소자에 인가되는 전압이 10 V 이하, 바람직하게는 5 V 이하인 경우에는, 상기 핫 캐리어 효과로 인한 열화는 거의 문제가 되지 않으므로, 도 9에서, LDD 영역(4509)이 생략된 구조를 가진 n채널형 TFT가 사용될 수도 있다.

도 1은 스퍼터링법에 의해 성막된 질화규소막과 산화질화규소막의 투과율을 나타내는 도면.

도 2(A)∼도 2(C)는 본 발명에서 발광소자에 사용되는 반도체장치의 제작방법을 나타내는 도면.

도 3(A)∼도 3(C)는 본 발명에서 발광소자에 사용되는 반도체장치의 제작방법을 나타내는 도면.

도 4(A)∼도 4(D)는 본 발명에서 발광소자에 사용되는 반도체장치의 제작방법을 나타내는 도면.

도 5(A)∼도 5(D)는 본 발명에서 발광소자에 사용되는 반도체장치의 제작방법을 나타내는 도면.

도 6(A) 및 도 6(B)는 본 발명을 사용한 EL 표시장치를 나타내는 도면.

도 7은 화소부의 구조를 나타내는 도면.

도 8(A)는 화소부의 구조를 나타내는 도면.

도 8(B)는 화소부의 회로도를 나타내는 도면.

도 9는 화소부의 구조를 나타내는 도면.

도 10(A)∼도 10(E)는 본 발명에서 발광소자에 사용되는 반도체장치의 제작방법을 나타내는 도면.

도 11(A) 및 도 11(B)는 스퍼터링법에 의해 성막된 질화규소막의 수분 차단 효과를 측정하는 조건들을 나타내는 도면.

도 12는 스퍼터링법에 의해 성막된 질화규소막에 의한 수분 차단 효과를 나타내는 도면.

도 13(A) 및 도 13(B)는 스퍼터링법에 의해 성막된 질화규소막에 의한 Li 차단 효과를 나타내는 도면.

<도면의 주요 부분에 대한 부호의 설명>

201, 401: 기판 202: 절연막

203, 403: 반도체층 205: 게이트 전극

211: 소스 배선 212: 화소 전극

404: 섬 형상의 반도체층 204, 405: 게이트 절연막

406, 503: 질화탄탈막 407, 502: 텅스텐막

506: 제1 불순물 영역 507: 제2 불순물 영역

601: LDD 영역 602: 제1 층간절연막

603: 제2 층간절연막 606: 투명 도전막

Claims

반도체장치를 제작하는 방법으로서,

절연 기판 위에 박막트랜지스터를 형성하는 공정;

상기 박막트랜지스터 위에 제1 층간절연막을 형성하는 공정; 및

산소를 포함하는 가스와 N₂ 가스를 포함하는 혼합 가스와 규소 타겟을 사용하여 스퍼터링법에 의해 상기 제1 층간절연막 위에 제2 층간절연막을 형성하는 공정을 포함하고,

상기 제2 층간절연막은 규소를 25.0 원자% 이상 35.0 원자% 이하의 함유 비율로 포함하고, 질소를 35.0 원자% 이상 65.0 원자% 이하의 함유 비율로 포함하는, 반도체장치 제작방법.
반도체장치를 제작하는 방법으로서,

절연 기판 위에 박막트랜지스터를 형성하는 공정;

상기 박막트랜지스터 위에 제1 층간절연막을 형성하는 공정; 및

산소를 포함하는 가스와 N₂ 가스를 포함하는 혼합 가스와 규소 타겟을 사용하여 150℃∼250℃의 온도에서 스퍼터링법에 의해 상기 제1 층간절연막 위에 제2 층간절연막을 형성하는 공정을 포함하고,

상기 제2 층간절연막은 규소를 25.0 원자% 이상 35.0 원자% 이하의 함유 비 율로 포함하고, 질소를 35.0 원자% 이상 65.0 원자% 이하의 함유 비율로 포함하는, 반도체장치 제작방법.
발광장치를 제작하는 방법으로서,

절연 기판 위에 박막트랜지스터를 형성하는 공정;

상기 박막트랜지스터 위에 제1 층간절연막을 형성하는 공정;

산소를 포함하는 가스와 N₂ 가스를 포함하는 혼합 가스와 규소 타겟을 사용하여 스퍼터링법에 의해 상기 제1 층간절연막 위에 제2 층간절연막을 형성하는 공정; 및

한 쌍의 전극 사이에 발광층을 가지는 발광소자를 형성하는 공정을 포함하고,

상기 제2 층간절연막은 규소를 25.0 원자% 이상 35.0 원자% 이하의 함유 비율로 포함하고, 질소를 35.0 원자% 이상 65.0 원자% 이하의 함유 비율로 포함하는, 발광장치 제작방법.
발광장치를 제작하는 방법으로서,

절연 기판 위에 박막트랜지스터를 형성하는 공정;

상기 박막트랜지스터 위에 제1 층간절연막을 형성하는 공정;

산소를 포함하는 가스와 N₂ 가스를 포함하는 혼합 가스와 규소 타겟을 사용 하여 150℃∼250℃의 온도에서 스퍼터링법에 의해 상기 제1 층간절연막 위에 제2 층간절연막을 형성하는 공정; 및

한 쌍의 전극 사이에 발광층을 가지는 발광소자를 형성하는 공정을 포함하고,

상기 제2 층간절연막은 규소를 25.0 원자% 이상 35.0 원자% 이하의 함유 비율로 포함하고, 질소를 35.0 원자% 이상 65.0 원자% 이하의 함유 비율로 포함하는, 발광장치 제작방법.
제 1 항 또는 제 2 항에 있어서, 상기 제1 층간절연막이, 아크릴 수지, 폴리이미드, 폴리아미드, 및 폴리이미드 아미드와 같은 열 경화형 또는 광 경화형의 유기 수지 재료로부터 선택된 유기 재료를 포함하는, 반도체장치 제작방법.
제 3 항 또는 제 4 항에 있어서, 상기 제1 층간절연막이, 아크릴 수지, 폴리이미드, 폴리아미드, 및 폴리이미드 아미드와 같은 열 경화형 또는 광 경화형의 유기 수지 재료로부터 선택된 유기 재료를 포함하는, 발광장치 제작방법.
제 1 항 또는 제 2 항에 있어서, 상기 제1 층간절연막이, 불소를 포함하는 산화규소막, 스핀 온 글라스(spin on glass: SOG), 다공성의 스핀 온 글라스, 및 무기 수소화 실록산으로부터 선택된 무기 재료를 포함하는, 반도체장치 제작방법.
제 3 항 또는 제 4 항에 있어서, 상기 제1 층간절연막이, 불소를 포함하는 산화규소막, 스핀 온 글라스(spin on glass: SOG), 다공성의 스핀 온 글라스, 및 무기 수소화 실록산으로부터 선택된 무기 재료를 포함하는, 발광장치 제작방법.
제 1 항 또는 제 2 항에 있어서, 상기 산소를 포함하는 가스가 O₂ 가스인, 반도체장치 제작방법.
제 3 항 또는 제 4 항에 있어서, 상기 산소를 포함하는 가스가 O₂ 가스인, 발광장치 제작방법.
제 1 항 또는 제 2 항에 있어서, 상기 산소를 포함하는 가스가 N₂O 가스인, 반도체장치 제작방법.
제 3 항 또는 제 4 항에 있어서, 상기 산소를 포함하는 가스가 N₂O 가스인, 발광장치 제작방법.