KR20090029648A - 주파수 판별 회로 및 샘플링 주파수 변환 장치 - Google Patents

주파수 판별 회로 및 샘플링 주파수 변환 장치 Download PDF

Info

Publication number
KR20090029648A
KR20090029648A KR1020080089725A KR20080089725A KR20090029648A KR 20090029648 A KR20090029648 A KR 20090029648A KR 1020080089725 A KR1020080089725 A KR 1020080089725A KR 20080089725 A KR20080089725 A KR 20080089725A KR 20090029648 A KR20090029648 A KR 20090029648A
Authority
KR
South Korea
Prior art keywords
frequency
input clock
signal
clock signal
determination
Prior art date
Application number
KR1020080089725A
Other languages
English (en)
Other versions
KR100981070B1 (ko
Inventor
미츠후미 이토
Original Assignee
야마하 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 야마하 가부시키가이샤 filed Critical 야마하 가부시키가이샤
Publication of KR20090029648A publication Critical patent/KR20090029648A/ko
Application granted granted Critical
Publication of KR100981070B1 publication Critical patent/KR100981070B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/06—Non-recursive filters
    • H03H17/0621—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing
    • H03H17/0635—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies
    • H03H17/0685—Non-recursive filters with input-sampling frequency and output-delivery frequency which differ, e.g. extrapolation; Anti-aliasing characterized by the ratio between the input-sampling and output-delivery frequencies the ratio being rational
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/66—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission for reducing bandwidth of signals; for improving efficiency of transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/66—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission for reducing bandwidth of signals; for improving efficiency of transmission
    • H04B1/662—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission for reducing bandwidth of signals; for improving efficiency of transmission using a time/frequency relationship, e.g. time compression or expansion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B14/00—Transmission systems not characterised by the medium used for transmission
    • H04B14/02—Transmission systems not characterised by the medium used for transmission characterised by the use of pulse modulation
    • H04B14/04—Transmission systems not characterised by the medium used for transmission characterised by the use of pulse modulation using pulse code modulation

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Measuring Frequencies, Analyzing Spectra (AREA)

Abstract

샘플링 주파수 변환 장치에 효과적으로 적용할 수 있는 주파수 판별 회로를 제공한다.
미리 정해진 복수개의 주파수 중 어느 1개의 주파수를 갖는 입력 클럭(CKin)의 주파수를 판별하는 주파수 판별 회로(20)로서, 입력 클럭(CKin)의 N(N은 자연수)주기마다 기준 클럭(RefCLK)을 계수해서 계수값을 출력하는 주파수 계측부(22), 계수값이 복수개의 주파수 각각에 대응된 복수개의 주파수 레인지 중 어디에 속하는지를 특정하는 레인지 판정부(23), 및 레인지 판정부(23)에 의해 특정된 주파수 레인지가 소정 횟수만큼 연속해서 동일한지를 판정하는 연속 일치 판정부(26)를 구비한다.
주파수 판별 회로, 샘플링 주파수 변환 장치, 주파수 계측부, 레인지 판정부, 연속 일치 판정부

Description

주파수 판별 회로 및 샘플링 주파수 변환 장치{FREQUENCY DETERMINATION CIRCUIT AND SAMPLING FREQUENCY CONVERTER}
본 발명은 주파수 판별 회로에 관한 것이고, 특히 샘플링 주파수 변환 장치에 효과적으로 적용할 수 있는 주파수 판별 회로에 관한 것이다.
본 출원은 2007년 9월 18일에 출원된 일본국 특허 출원 제 2007-241312호에 의거하여 우선권을 주장하고, 그 내용을 여기에 원용한다.
일본국 특허 공개 평6-188838호 공보에 기재되어 있는 바와 같이, 제 1 샘플링 주파수의 입력 데이터 신호를 제 2 샘플링 주파수의 출력 데이터 신호로 변환하는 샘플링 주파수 변환 장치가 알려져 있다. 샘플링 주파수 변환 장치 중에는 입력 데이터 신호에 대해서 복수종의 샘플링 주파수에 대응하고 있는 것이 있다.
종래, 복수종의 샘플링 주파수에 대응하고 있는 샘플링 주파수 변환 장치로는 샘플링 주파수 변환 장치 자신은 입력 데이터 신호의 샘플링 주파수를 판별할 수 없고, 외부로부터 샘플링 주파수 변환 장치의 레지스터에 입력 데이터 신호의 샘플링 주파수를 설정해야만 했다.
이 때문에 입력 데이터 신호의 샘플링 주파수를 판별할 수 있으면 외부로부터의 레지스터 설정이 불필요하게 되어 편리하다. 본 발명은 이러한 상황을 감안하여 이루어진 것으로서, 샘플링 주파수 변환 장치에 효과적으로 적용할 수 있는 주파수 판별 회로를 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위해서 본 발명에 의한 주파수 판별 회로는 미리 정해진 복수개의 주파수 중 어느 1개의 주파수를 갖는 입력 클럭 신호의 주파수를 판별하는 것으로서, 상기 입력 클럭 신호의 N(N은 자연수)주기마다 기준 클럭 신호를 계수해서 계수값을 출력하는 주파수 계측 수단, 상기 계수값이 상기 복수개의 주파수 각각에 대응된 복수개의 수치 범위 중 어디에 속하는지를 특정하여 상기 입력 클럭 신호의 주파수가 특정한 수치 범위에 대응하는 주파수인 것을 나타내는 주파수 판별 신호를 생성하는 특정 수단[예를 들면, 실시형태의 레인지 판정부(23)], 상기 특정 수단에 의해 특정된 수치 범위가 종전에 특정된 수치 범위와 일치하는지의 여부를 판정하는 일치 판정 수단, 및 상기 일치 판정 수단의 판정 결과가 소정 횟수만큼 연속해서 동일한지를 판정하고, 판정 결과가 긍정인 경우 상기입력 클럭 신호의 주파수가 변화된 것을 나타내는 주파수 변화 신호를 출력하는 연속 일치 판 정 수단을 포함한다.
상기 연속 일치 판정 수단은 상기 일치 판정 수단의 판정이 부정인 경우에 온이 되는 불일치 플래그, 및 상기 불일치 플래그가 온이 되어 있을 때에 상기 일치 판정 수단이 일치 판정을 연속해서 행하는 횟수를 카운트하는 연속 판정 카운터를 포함하고, 상기 연속 판정 카운터에 의해 카운트된 횟수가 소정값[예를 들면, 실시형태의 기준값(26c)]에 도달한 경우에 상기 입력 클럭 신호의 주파수가 변화된 것을 나타내는 주파수 변화 신호를 출력함과 아울러 상기 불일치 플래그를 오프로 하도록 구성해도 좋다.
본 발명에 의하면, 샘플링 주파수 변환 장치에 있어서의 외부로부터 입력 데이터 신호의 샘플링 주파수에 관한 레지스터 설정이 불필요하게 된다. 또한, 입력 클럭 신호의 주파수는 미리 상정되는 복수개의 주파수 중 어느 하나이므로 주파수 자체를 엄밀하게 검지할 필요는 없다. 그래서, 본 발명에서는 상정되는 주파수를 구별하는 것이 가능한 복수개의 주파수 레인지(수치 범위) 중 어디에 속하는지를 판별하고 있다. 또한, 입력 클럭 신호의 주파수의 변화는 종전의 주파수 레인지와 이번의 주파수 레인지를 비교하여 일치하는 횟수가 소정 횟수만큼 연속되는 경우에 주파수가 변화된 것을 나타내는 주파수 변화 신호를 생성하므로 확실하게 주파수 판정을 행할 수 있다.
또한, 본 발명에 의한 다른 주파수 판별 회로는 미리 정해진 복수개의 주파수 중 어느 1개의 주파수를 갖는 입력 클럭 신호의 주파수를 판별하는 것으로서, 상기 입력 클럭 신호의 N(N은 자연수)주기마다 기준 클럭 신호를 계수해서 계수값 을 출력하는 주파수 계수 수단, 상기 계수값이 상기 복수개의 주파수 각각에 대응된 복수개의 수치 범위의 어디에 속하는지를 특정하는 특정 수단[예를 들면, 실시형태의 레인지 판정부(23)], 상기 특정 수단에 의해 특정된 수치 범위가 소정 횟수만큼 연속해서 동일한지를 판정하는 판정 수단[예를 들면, 실시형태의 연속 판정 카운터(26b)], 및 상기 판정 수단의 판정 결과가 긍정인 경우 상기 입력 클럭 신호의 주파수가 해당 수치 범위에 대응하는 주파수인 것을 나타내는 주파수 판별 신호[예를 들면, 실시형태의 FC]를 생성하는 판별 수단[예를 들어, 실시형태의 레인지 판정부(23) 및 연속 일치 횟수 판정부(26)]를 포함한다.
상기 판별 수단은 상기 일치 판정 수단의 판정이 부정인 경우 온이 되는 불일치 플래그를 포함하고, 상기 판정 수단은 상기 불일치 플래그가 온이 되어 있을 때에 상기 판정을 행하는 것이며, 상기 판별 수단은 상기 판정 수단의 판정 결과가 긍정인 경우 상기 주파수 판별 신호를 생성함과 아울러 상기 불일치 플래그를 오프로 하도록 구성해도 좋다.
본 발명에 의하면, 샘플링 주파수 변환 장치에 있어서의 외부로부터 입력 데이터 신호의 샘플링 주파수에 관한 레지스터 설정이 불필요하게 된다. 또한, 입력 클럭 신호의 주파수는 미리 상정되는 복수개의 주파수 중 어느 하나이므로 주파수 자체를 엄밀하게 검지할 필요는 없다. 그래서, 본 발명에서는 상정되는 주파수를 구별하는 것이 가능한 복수개의 주파수 레인지 중 어디에 속하는지를 판별하고 있다. 또한, 입력 클럭 신호의 주파수는 같은 주파수 레인지(수치 범위)가 소정 횟수만큼 연속되는 경우 해당 주파수 레인지에 속하는 소정의 주파수라고 판별되므로 확실하게 주파수 판정을 행할 수 있다.
다음에, 본 발명에 의한 샘플링 주파수 변환 장치는 상기 주파수 판별 회로, 및 상기 입력 클럭 신호가 샘플링 주기를 나타내는 입력 데이터를 소정의 샘플링 주기의 출력 데이터로 변환하는 샘플링 주파수 변환 회로를 적어도 포함하고, 상기 샘플링 주파수 변환 회로는 상기 주파수 판별 회로가 출력하는 주파수 판별 신호 에 의거하여 상기 입력 데이터의 샘플링 주파수를 취득하는 샘플링 주파수 변환 장치를 실현할 수 있다.
주파수 판별 회로는 확실하게 주파수를 판별하기 위해서 소정 횟수만큼 연속해서 동일한 주파수 레인지에 속하는 경우에 주파수의 변화를 출력한다. 따라서, 판별에 요구되는 시간만큼 입력 데이터에 대하여 판별 결과가 지연된다. 그래서, 상기 입력 클럭 신호 및 상기 입력 데이터는 상기 샘플링 주파수 변환 회로에 지연회로를 통하여 입력됨으로써 샘플링 주파수가 변화된 타이밍과 주파수의 판별 결과에 의거하여 주파수 변환 처리의 타이밍을 동기시킬 수 있다. 지연 회로의 지연시간은 주파수의 판별에 필요한 시간, 즉 입력 클럭 신호의 N주기와 소정 횟수의 곱으로 주어지는 것이 바람직하다.
본 발명의 실시형태에 관하여 도면을 참조하여 설명한다. 도 1은 본 발명에 의한 주파수 판별 회로(20)를 구비한 샘플링 주파수 변환 장치(10)의 구성을 나타내는 블록도이다. 본 실시형태에 있어서 샘플링 주파수 변환 장치(10)는 시리얼 입력 데이터(Din), 입력 데이터(Din)의 샘플링 주기에 동기하는 입력 클럭(CKin), 및 입력 데이터(Din)의 비트 주기에 동기하는 입력 비트 클럭(bCKin)을 입력하고, 소정의 샘플링 주파수로 변환하여 시리얼 출력 데이터(Dout), 출력 데이터(Dout)의 샘플링 주기에 동기한 출력 클럭(CKout), 및 출력 데이터(Dout)의 비트 주기에 동기한 출력 비트 클럭(bCKout)을 출력한다. 또한, 입력 데이터(Din), 입력 클럭(CKin), 및 입력 비트 클럭(bCKin)의 관계는 도 2에 나타내는 타이밍 챠트와 같아진다. 즉, 샘플링 주기를 나타내는 입력 클럭(CKin) 1회분에 소정의 샘플링 비트 여러회분의 입력 비트 클럭(bCKin)과 입력 데이터(Din)가 존재하게 된다.
도 1에 나타낸 바와 같이, 샘플링 주파수 변환 장치(10)는 주파수 판별 회로(20), 샘플링 주파수 변환 회로(30), 및 지연 회로(40a,40b,40c)를 구비하고 있다. 주파수 판별 회로(20)는 입력 클럭(CKin)이 입력되어 입력 클럭(CKin)의 주파수 레인지를 판별하고, 그 판별 결과를 나타내는 주파수 판별 신호(FI)를 샘플링 주파수 변환 회로(30)에 출력한다. 주파수 레인지는 주파수의 범위를 의미한다. 이 예에서, 입력 클럭(CKin)의 주파수는 미리 정해진 복수개의 주파수 중 어느 하나가 된다. 이 때문에, 주파수 레인지는 그러한 주파수를 구별할 수 있게 정해져 있다.
또한, 주파수 판별 회로(20)는 입력 클럭(CKin)의 주파수 레인지가 변화된 것을 검출하면 주파수 변화 신호(FC)를 샘플링 주파수 변환 회로(30)에 출력한다. 게다가, 주파수 판별 회로(20)는 입력 클럭(CKin)의 주파수가 규정값 이하로 계측 불가능한 경우에는 계측 불가능 신호(MD)를 샘플링 주파수 변환 회로(30)에 출력한다. 이 경우 주파수는 편의적으로 0㎑로 한다.
주파수 판별 회로(20)는 입력 데이터(Din)의 샘플링 주파수가 미리 정한 주 파수 레인지의 어느 주파수 레인지에 포함되어 있는지를 판별한다. 주파수 판별 신호(FI)는 판별된 주파수 레인지를 대표하는 주파수를 나타내는 식별 코드이며, 1개 또는 복수개의 신호선으로 전송된다. 여기서 주파수 레인지를 대표하는 주파수는, 예를 들면 48㎑, 44.1㎑, 32㎑, 24㎑, 22.05㎑, 16㎑, 12㎑, 11.025㎑, 8㎑의 9종류로 한다.
샘플링 주파수 변환 회로(30)는 제어부(31)를 구비하고 있고, 입력 데이터(Din), 입력 클럭(CKin), 입력 비트 클럭(bCKin)을 각각 지연 회로(40a,40b,40c)를 통하여 입력하고 제어부(31)의 제어 하에서 소정의 샘플링 주파수로 변환하여 출력 데이터(Dout), 출력 클럭(CKout), 출력 비트 클럭(bCKout)을 출력한다. 샘플링 주파수 변환 회로(30)는 공지의 기술을 이용하여 구성될 수 있다.
샘플링 주파수 변환 회로(30)는 자신이 입력 데이터(Din)의 샘플링 주파수를 판별할 수 없다. 이 때문에, 제어부(31)에 입력되는 주파수 판별 신호(FI)에 의해 내부 설정을 행하여 소정의 주파수로의 샘플링 주파수 변환 처리를 행한다. 내부 설정은 주파수 변화 신호(FC)가 입력되었을 경우에 행한다. 주파수 변화 신호(FC)는 샘플링 주파수가 변화된 것을 나타내는 1비트 데이터이다.
후술한 바와 같이, 본 실시형태에 있어서 주파수 판별 회로(20)가 입력 데이터(Din)의 샘플링 주파수가 변화된 것을 검출하기 위해서는 여러 클럭을 필요로 한다. 이 때문에, 입력 데이터(Din), 입력 클럭(CKin), 입력 비트 클럭(bCKin)은 각각 지연 시간이 동일한 지연 회로(40a,40b,40c)를 통하여 샘플링 주파수 변환 회로(30)에 입력된다. 이에 따라, 입력 데이터(Din)가 샘플링 주파수 변환 회로(30) 에 입력될 때에 샘플링 주파수가 판별되고 있는 상태를 만들어 낼 수 있으므로 샘플링 주파수가 변화될 때의 입력 데이터(Din)의 손실을 방지하는 것이 가능해진다.
또한, 지연 회로(40a,40b,40c)의 지연 시간은 주파수 판별 회로(20)에 있어서 주파수를 판별하는데 필요한 시간인 것이 바람직하다. 예를 들면, 주파수 판별 회로(20)가 입력 클럭(CKin)의 N(N은 자연수)주기마다 입력 클럭(CKin)의 주파수를 판별하고, 이것이 소정 횟수만큼 연속된 경우에 주파수의 변화를 출력하는 것이면 지연 시간은 입력 클럭(CKin)의 N주기와 소정 횟수의 곱으로 주어지는 것이 바람직하다.
도 3은 주파수 판별 회로(20)의 구성을 나타내는 블럭도이다. 본 실시형태에 있어서 주파수 판별 회로(20)는 리퀘스트 신호 생성부(21), 주파수 계측부(22), 레인지 판정부(23), 레퍼런스 격납부(24), 일치 판정부(25), 및 연속 일치 횟수 판정부(26)를 구비하고 있다.
리퀘스트 신호 생성부(21)는 입력 클럭(CKin)을 입력하고 입력 클럭(CKin)의 1주기에 1회 리퀘스트 신호(Req)를 생성한다. 단, 리퀘스트 신호 생성부(21)를 사용하지 않고 입력 클럭(CKin)을 리퀘스트 신호(Req)로서 이용하여도 좋다.
주파수 계측부(22)는 리퀘스트 신호(Req)의 N(N은 자연수)펄스만큼의 간격을 샘플링 주파수보다 충분히 큰 주파수를 갖는 기준 클럭(RefCLK)으로 카운트하는 카운터(22a)를 구비한다. 이 카운터(22a)에 의해 입력 클럭(CKin)의 주파수, 즉 입력 데이터(Din)의 샘플링 주파수를 계측한다. 기준 클럭(RefCLK)은 예를 들면 주파수 판별 회로(20)의 내부 클럭을 사용할 수 있다. 또한, 주파수 계측부(22)는 샘플링 주파수가 기준값보다 작아서 기준 클럭(RefCLK)을 카운트하는 카운터(22a)가 오버플로우한 경우에 계측 불가능 신호(MD)를 출력한다.
레인지 판정부(23)는 주파수 계수부(22)가 계측한 주피수가 48㎑, 44.1㎑, 32㎑, 24㎑, 22.05㎑, 16㎑, 12㎑, 11.025㎑, 8㎑가 대표하는 각 주파수 레인지의 어느 주파수 레인지에 포함되는지를 판정한다. 각각의 주파수 레인지의 하한값과 상한값은 미리 정해 두는 것으로 한다. 판정 결과는 주파수 판별 신호(FI)로서 출력된다.
레퍼런스 격납부(24)는 전회의 리퀘스트 신호(Req)에 있어서 판정된 주파수 레인지를 기억하는 기억 영역이다. 일치 판정부(251)는 레인지 판정부(23)에서 판정된 주파수 레인지와 레퍼런스 격납부(24)에 격납되어 있는 주파수 레인지를 비교하고, 일치하는지의 여부를 판정하여 그 결과를 연속 일치 횟수 판정부(26)에 출력한다.
연속 일치 횟수 판정부(26)는 불일치 플래그(26a)와 기준값(26c)을 기억하고 있다. 또한, 연속 판정 카운터(26b)를 구비하고 있다. 불일치 플래그(26a)는 일치 판정부(25)가 레인지 판정부(23)에서 판정된 주파수 레인지와 레퍼런스 격납부(24)에 격납되어 있는 주파수 레인지가 불일치하다고 판정한 경우에 온으로 한다. 연속 판정 카운터(26b)는 불일치 플래그(26a)가 온으로 되어 있는 상황에서 일치 판정부(25)가 일치 판정을 연속해서 행하는 횟수를 카운트한다. 연속 판정 카운터(26b)의 값이 기준값(26c)에 도달하면 주파수 레인지가 변경되었다고 판단해서 주파수 변화 신호(FC)를 출력함과 아울러 불일치 플래그(26a)를 오프로 한다. 즉, 본 실시 형태에서는 주파수 레인지가 종전의 주파수 레인지와 다르다고 판단되었을 경우에 변화후의 주파수가 소정 클럭 연속된 경우에 주파수가 변화되었다고 판단하도록 하고 있다. 기준값(26c)은 미리 정해 두도록 한다. 또한, 조건, 설정 등에 따라서 변경할 수 있도록 해도 좋다.
다음에, 주파수 판별 회로(20)의 처리 흐름에 대해서 도 4의 플로우 챠트를 참조하여 설명한다. 우선, 주파수 계측부(22)가 리퀘스트 신호(Req)에 의거하여 주파수를 계측한다(S101). 이때, 기준 클럭(RefCLK)을 카운트하는 카운터(22a)가 오버플로우된 경우, 즉 주파수가 기준값보다 작아서 계측 불가능한 경우(S102: Yes)에는 편의적으로 주파수가 0㎑라고 판정한다(S103). 그리고, 레퍼런스 격납부(24)의 주파수 레인지를 갱신한다(S104). 또한, 주파수 계측부(22)는 계측 불가능 신호(MD)를 출력한다(S105).
주파수가 계측 가능한 경우(S102: No)에 레인지 판정부(23)는 계측된 주파수가 어느 주파수 레인지에 포함되는지를 판정한다(S106). 판정 결과는 주파수 판별 신호(FI)로서 출력한다. 이어서, 일치 판정부(25)가 판정된 주파수 레인지가 레퍼런스 격납부(24)에 격납되어 있는 주파수 레인지와 일치하는지의 여부를 판단한다(S107).
그 결과, 일치하지 않는다고 판단된 경우(S107: No)에는 연속 일치 횟수 판정부(26)가 레퍼런스 격납부(24)의 주파수 레인지를 갱신한다(S108). 또한, 불일치 플래그(26a)를 온으로 함(S109)과 아울러, 연속 판정 카운터(26b)를 리셋하고(S110), 처리를 스텝(S101)으로 리턴하여 주파수의 계측을 계속한다. 구체적으로 는 다음 리퀘스트 신호(Req)를 검지해서 기준 클럭(RefCLK)의 카운트를 시작한다.
한편, 일치한다고 판단된 경우(S107: Yes)에는 연속 일치 횟수 판정부(26)가 레퍼런스 격납부(24)의 주파수 레인지를 갱신한다(S111). 단, 동일한 값이므로 갱신은 생략해도 된다. 그리고, 불일치 플래그(26a)가 온인지의 여부를 판단한다(S112). 불일치 플래그(26a)가 오프인 경우(S112: No)는 그대로 처리를 계속하여 다음 주파수를 계측한다(S101).
불일치 플래그(26a)가 온인 경우(S112: Yes)는 연속 판정 카운터(26b)의 카운트값를 업(UP)한다(S113). 그리고, 연속 판정 카운터(26b)의 카운트값이 기준값(26c)에 도달한 것인지의 여부를 판단한다(S114). 그 결과, 연속 판정 카운터(26b)의 카운트값이 기준값(26c)에 도달하지 않은 경우(S114: No)에는 그대로 처리를 계속하여 다음 주파수를 계측한다(S101).
한편, 연속 판정 카운터(26b)의 카운트값이 기준값(26c)에 도달한 경우 (S114:Yes)는 주파수 변화 신호(FC)를 출력한다(S115). 그리고, 불일치 플래그(26a)를 오프로 하여(S116) 다음 주파수를 계측한다(S101).
도 5는 입력 클럭(CKin), 리퀘스트 신호(Req), 주파수 판별 신호(FI), 주파수 변화 신호(FC), 샘플링 주파수 변환 회로(30)의 내부 설정의 관계의 일례를 나타내는 타이밍 챠트이다. 시간(t0)에 있어서 주파수 판별 신호(FI)는 주파수 레인지로서 「A」를 나타내고 있는 것으로 한다. 이 때문에, 샘플링 주파수 변환 회로(30)의 내부 설정도 「A」로 되어 있다.
시간(t1)으로부터 시간(t2)에 걸쳐서 입력 클럭(CKin)이 시간(t0)에 있어서 의 주파수보다 높은 주파수 레인지 「B」에 포함되는 주파수로 변화된 것으로 한다. 주파수 판별 신호(FI)는 시간(t2)에서 판정 결과의 「B」를 출력한다. 단, 주파수 변화 신호(FC)는 출력하지 않고 시간(t2)으로부터 리퀘스트 신호(Req)의 카운트를 시작한다. 그리고, 주파수 레인지 「B」의 판정이 연속하고, 시간(t3)에서 카운트값이 기준값에 도달하면 주파수 변화 신호(FC)를 출력한다. 샘플링 주파수 변환 회로(30)의 내부 설정은 주파수 변화 신호(FC)에 의해 주파수 판별 신호(FI)를 받아 들여 시간(t3)으로부터 「B」로 설정된다.
또한, 주파수 판별 신호(FI)도 시간(t2)에서는「B」로 변화시키지 않고, 시간(t3)에서 처음으로 「B」로 변화되어도 좋다. 이 경우에는 연속 일치 횟수 판정부(26)로부터 주파수 레인지가 소정 횟수 연속해서 일치되었다는 신호를 수신하여 그 수신에 따라 주파수 판별 신호(FI)를 변화시키도록 한다. 즉, 연속 판정 카운터(26b)는 주파수 레인지(수치 범위)가 소정 횟수만큼 연속해서 동일하였는지를 판정하는 수단으로서 기능하고, 연속 일치 횟수 판정부(26)와 레인지 판정부(23)는 판정 결과가 긍정인 경우 입력 클럭(CKin)의 주파수가 해당 주파수 레인지에 대응하는 주파수인 것을 나타내는 주파수 판별 신호(FI)를 생성하는 수단으로서 기능한다.
보다 구체적인 예로 거듭 설명한다. 우선, 동작 시작시에 0㎑이었던 입력 클럭(CKin)이 44㎑로 변화되는 경우를 예로 들어 설명한다. 입력 클럭(CKin)이 0㎑일 때 주파수 판별 신호(FI)는 0㎑를 나타내고, 레퍼런스 격납부(24)에는 0㎑가 격납된다. 입력 클럭(CKin)이 44㎑로 변화되면 주파수 레인지는 44.1㎑라고 판별되어 주파수 판별 신호(FI)가 44.1㎑를 나타내고, 연속 판정 카운터(26b)가 카운트를 시작한다. 소정 주기 경과후에 주파수 변화 신호(FC)가 출력되고, 샘플링 주파수 변환 회로(30)는 44.1㎑의 샘플링 주파수로 동작을 시작한다.
다음에, 44㎑의 입력 클럭(CKin)에서 동작중에 입력 클럭(CKin)이 47.9㎑로 변화되는 경우를 예로 들어 설명한다. 입력 클럭(CKin)이 44㎑일 때 주파수 판별 신호(FI)는 44.1㎑를 나타내고, 44.1㎑의 샘플링 주파수에서 동작한다. 입력 클럭(CKin)이 47.9㎑로 변화되면 48㎑ 레인지로 판정되어 불일치 플래그(26a)가 온이 되고, 연속 판정 카운터(26b)가 카운트를 시작한다. 소정 주기 경과후에 주파수 변화 신호(FC)가 출력되고, 샘플링 주파수 변환 회로(30)는 48㎑의 샘플링 주파수에서 동작을 재개한다.
최후에 47.9㎑의 입력 클럭(CKin)에서 동작중에 입력 클럭(CKin)이 정지하는 경우를 예로 들어 설명한다. 입력 클럭(CKin)이 47.9㎑일 때 주파수 판별 신호(FI)는 48㎑를 나타내고, 48㎑의 샘플링 주파수에서 동작한다. 주파수 계측부(22)에 설치된 카운터(22a)는 기준 클럭(RefCLK)을 카운트하지만, 입력 클럭(CKin)이 정지하면 카운터(22a)가 오버플로우되어 계측 불가능 신호(MD)를 출력하고, 주파수 판별 신호(FI)는 0㎑를 나타낸다. 샘플링 주파수 변환 회로(30)는 계측 불가능 신호(MD)에 의해 동작을 정지한다.
이상, 본 발명의 바람직한 실시형태에 관하여 설명하여 예증하였지만, 이들은 어디까지나 발명의 예시이며 한정적으로 고려되어야 할 것은 아니고, 추가, 삭제, 치환 및 다른 변경이 본 발명의 정신 또는 범위를 일탈하지 않는 범위에서 가 능하다. 즉, 본 발명은 상술한 실시형태에 의해 한정되는 것이 아니고, 이하의 클레임 범위에 의해 한정되는 것이다.
도 1은 본 발명에 의한 주파수 판별 회로(20)를 구비한 샘플링 주파수 변환 장치(10)의 구성을 나타내는 블럭도이다.
도 2는 입력 데이터(Din), 입력 클럭(CKin), 및 입력 비트 클럭(bCKin)의 관계를 나타내는 타이밍 챠트이다.
도 3은 주파수 판별 회로(20)의 구성을 나타내는 블록도이다.
도 4는 주파수 판별 회로(20)의 처리 흐름에 관하여 설명하는 플로우 챠트이다.
도 5는 입력 클럭(CKin), 리퀘스트 신호(Req), 주파수 판별 신호(FI), 주파수 변화 신호(FC), 샘플링 주파수 변환 회로(30)의 내부 설정의 관계의 일례를 나타내는 타이밍 챠트이다.

Claims (7)

  1. 미리 정해진 복수개의 주파수 중 어느 1개의 주파수를 갖는 입력 클럭 신호의 주파수를 판별하는 주파수 판별 회로로서:
    상기 입력 클럭 신호의 N(N은 자연수)주기마다 기준 클럭 신호를 계수해서 계수값을 출력하는 주파수 계측 수단;
    상기 계수값이 상기 복수개의 주파수 각각에 대응된 복수개의 수치 범위 중 어디에 속하는지를 특정하여 상기 입력 클럭 신호의 주파수가 특정한 수치 범위에 대응하는 주파수인 것을 나타내는 주파수 판별 신호를 생성하는 특정 수단;
    상기 특정 수단에 의해 특정된 수치 범위가 종전에 특정된 수치 범위와 일치하는지의 여부를 판정하는 일치 판정 수단; 및
    상기 일치 판정 수단의 판정 결과가 소정 횟수만큼 연속해서 동일한지를 판정하고, 판정 결과가 긍정인 경우 상기 입력 클럭 신호의 주파수가 변화된 것을 나타내는 주파수 변화 신호를 출력하는 연속 일치 판정 수단을 포함하는 것을 특징으로 하는 주파수 판별 회로.
  2. 상기 제 1 항에 있어서,
    상기 연속 일치 판정 수단은,
    상기 일치 판정 수단의 판정이 부정인 경우에 온이 되는 불일치 플래그, 및
    상기 불일치 플래그가 온이 되어 있을 때에 상기 일치 판정 수단이 일치 판 정을 연속해서 행하는 횟수를 카운트하는 연속 판정 카운터를 포함하고,
    상기 연속 판정 카운터에 의해 카운트된 횟수가 소정값에 도달한 경우에 상기 입력 클럭 신호의 주파수가 변화된 것을 나타내는 주파수 변화 신호를 출력함과 아울러 상기 불일치 플래그를 오프로 하는 것을 특징으로 하는 주파수 판별 회로.
  3. 미리 정해진 복수개의 주파수 중 어느 1개의 주파수를 갖는 입력 클럭 신호의 주파수를 판별하는 주파수 판별 회로로서:
    상기 입력 클럭 신호의 N(N은 자연수)주기마다 기준 클럭 신호를 계수해서 계수값을 출력하는 주파수 계측 수단;
    상기 계수값이 상기 복수개의 주파수 각각에 대응된 복수개의 수치 범위 중 어디에 속하는지를 특정하는 특정 수단;
    상기 특정 수단에 의해 특정된 수치 범위가 소정 횟수만큼 연속해서 동일한지를 판정하는 판정 수단; 및
    상기 판정 수단의 판정 결과가 긍정인 경우 상기 입력 클럭 신호의 주파수가 해당 수치 범위에 대응하는 주파수인 것을 나타내는 주파수 판별 신호를 생성하는 판별 수단을 포함하는 것을 특징으로 하는 주파수 판별 회로.
  4. 제 3 항에 있어서,
    상기 판별 수단은 상기 특정 수단에 의해 특정된 수치 범위가 종전에 특정된 수치 범위와 일치하지 않은 경우에 온이 되는 불일치 플래그를 포함하고,
    상기 판정 수단은 상기 불일치 플래그가 온이 되어 있을 때에 상기 판정을 행하는 것이며,
    상기 판별 수단은 상기 판정 수단의 판정 결과가 긍정인 경우 상기 주파수 판별 신호를 생성함과 아울러 상기 불일치 플래그를 오프로 하는 것을 특징으로 하는 주파수 판별 회로.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 주파수 계측 수단은 상기 계수값이 소정값 이상인 경우에 주파수를 제로로 판정하여 계측 불가능 신호를 출력하는 것을 특징으로 하는 주파수 판별 회로.
  6. 제 1 항 내지 제 4 항 중 어느 한 항에 기재된 주파수 판별 회로, 및
    상기 입력 클럭 신호가 샘플링 주기를 나타내는 입력 데이터를 소정의 샘플링 주기의 출력 데이터로 변환하는 샘플링 주파수 변환 회로를 포함하고:
    상기 샘플링 주파수 변환 회로는 상기 주파수 판별 회로가 출력하는 주파수 판별 신호에 의거하여 상기 입력 데이터의 샘플링 주파수를 취득하는 것을 특징으로 하는 샘플링 주파수 변환 장치.
  7. 제 6 항에 있어서,
    상기 입력 클럭 신호 및 상기 입력 데이터는 상기 샘플링 주파수 변환 회로 로 지연 회로를 통하여 입력되는 것을 특징으로 하는 샘플링 주파수 변환 장치.
KR1020080089725A 2007-09-18 2008-09-11 주파수 판별 회로 및 샘플링 주파수 변환 장치 KR100981070B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007241312A JP4420092B2 (ja) 2007-09-18 2007-09-18 周波数判別回路およびサンプリング周波数変換装置
JPJP-P-2007-00241312 2007-09-18

Publications (2)

Publication Number Publication Date
KR20090029648A true KR20090029648A (ko) 2009-03-23
KR100981070B1 KR100981070B1 (ko) 2010-09-08

Family

ID=40494281

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080089725A KR100981070B1 (ko) 2007-09-18 2008-09-11 주파수 판별 회로 및 샘플링 주파수 변환 장치

Country Status (3)

Country Link
JP (1) JP4420092B2 (ko)
KR (1) KR100981070B1 (ko)
CN (1) CN101394162B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012156676A (ja) * 2011-01-25 2012-08-16 Hitachi Ltd 周波数判定回路および半導体装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2600236B2 (ja) * 1987-12-29 1997-04-16 ソニー株式会社 サンプリング周波数変換回路
KR0136452B1 (ko) * 1988-02-19 1998-10-01 미다 가쓰시게 주파수 판별방법
JPH1117751A (ja) 1997-06-27 1999-01-22 Nec Ic Microcomput Syst Ltd 周波数判定回路
KR20000043087A (ko) * 1998-12-28 2000-07-15 윤종용 주파수 판별방법 및 장치

Also Published As

Publication number Publication date
CN101394162A (zh) 2009-03-25
JP4420092B2 (ja) 2010-02-24
KR100981070B1 (ko) 2010-09-08
CN101394162B (zh) 2012-05-30
JP2009076965A (ja) 2009-04-09

Similar Documents

Publication Publication Date Title
US5623497A (en) Bit error rate measurement apparatus
CN100565423C (zh) 时钟异常检测电路和时钟异常检测方法
CN100459486C (zh) 标识通信时钟频率的数据处理设备
KR100981070B1 (ko) 주파수 판별 회로 및 샘플링 주파수 변환 장치
JPWO2005033812A1 (ja) シーケンス制御装置
CN113834970B (zh) 频率计测装置、微控制器和电子设备
US10560973B2 (en) Terminal device, terminal device control method, and wireless communication system using said terminal device
JP2003134098A (ja) シリアル受信装置
US3939689A (en) Method and apparatus for distinguishing aperiodic noise input signals from periodic input signals during measurement
JP2004328103A (ja) 誤り検出回路
JP2002296309A (ja) 周波数異常検出回路およびそれに用いる異常検出値設定回路
JPH11326404A (ja) 周波数微少誤差検出器
KR20000014979U (ko) 디지털주파수검출기
JP3347987B2 (ja) シリアル通信制御装置
CN108073806B (zh) 一种检测时钟频率的方法及装置
KR100438980B1 (ko) 비동기 통신의 자동데이터전송속도검출 장치 및 방법
JPH09244761A (ja) クロック異常検出回路
JPH07218603A (ja) ビット誤り解析機能付きビット誤り測定器
JPH0756579Y2 (ja) 周波数継電器装置
JP2923979B2 (ja) 周波数検出回路
JP2914321B2 (ja) 異常検出回路
JPH11212663A (ja) クロック信号断検出回路
JPH0514443A (ja) 連続パターン個数検出回路
KR970056167A (ko) 주파수 편차를 이용한 디지틀 위상차 검출기
JPH11284615A (ja) プログラムパターンの同期引き込み方法及び符号誤り率測定装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130801

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee