KR20090028166A - 유기 전계 발광표시장치 제조방법 - Google Patents

유기 전계 발광표시장치 제조방법 Download PDF

Info

Publication number
KR20090028166A
KR20090028166A KR1020070093538A KR20070093538A KR20090028166A KR 20090028166 A KR20090028166 A KR 20090028166A KR 1020070093538 A KR1020070093538 A KR 1020070093538A KR 20070093538 A KR20070093538 A KR 20070093538A KR 20090028166 A KR20090028166 A KR 20090028166A
Authority
KR
South Korea
Prior art keywords
layer
film
light emitting
planarization
organic light
Prior art date
Application number
KR1020070093538A
Other languages
English (en)
Other versions
KR100899426B1 (ko
Inventor
조수범
여종모
손종훈
정인영
유경진
노대현
권도현
임충열
Original Assignee
삼성모바일디스플레이주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성모바일디스플레이주식회사 filed Critical 삼성모바일디스플레이주식회사
Priority to KR1020070093538A priority Critical patent/KR100899426B1/ko
Priority to US12/209,558 priority patent/US7867797B2/en
Publication of KR20090028166A publication Critical patent/KR20090028166A/ko
Application granted granted Critical
Publication of KR100899426B1 publication Critical patent/KR100899426B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/10—Apparatus or processes specially adapted to the manufacture of electroluminescent light sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31058—After-treatment of organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 유기 전계 발광표시장치 제조방법에 관한 것으로 먼저, 평탄화막을 열처리하여 경화시키고, 에싱처리한다. 이어서, 상기 평탄화막을 표면처리하여 평탄화막의 거칠기를 더욱 감소시킬 수 있다.
따라서, 상기 평탄화막의 거칠기로 인한 유기 전계 발광표시장치의 반사율 저하 및 색좌표 변화 등의 문제점을 개선할 수 있다.
Figure P1020070093538
거칠기, 평탄화막

Description

유기 전계 발광표시장치 제조방법{Fabrication method of Organic light emitting diode display}
본 발명은 유기 전계 발광표시장치 제조방법에 관한 것으로, 보다 상세하게는 평탄화막을 구비하는 유기 전계 발광표시장치 제조방법에 관한 것이다.
일반적으로, 평판 표시 장치는 액정 표시 장치(Liquid Crystal Display; LCD), 전계 방출 디스플레이 장치(Field Emission Display; FED), 플라즈마 표시 장치(Plasma Display Panel; PDP), 유기 전계 발광표시장치(Organic Light Emitting Diode display; OELD) 등으로 나누어진다.
이들 중 상기 유기 전계 발광표시장치는 구동하는 방법에 따라 수동 매트릭스방식과 능동 매트릭스방식으로 나뉘어진다.
상기 능동 매트릭스방식의 유기 전계 발광발광표시장치는 박막 트랜지스터와 유기 전계 발광소자 사이에 형성되는 보호막과 평탄화막을 관통하는 비아홀를 포함한다. 상기 비아홀은 제조공정 시 마스크 절감을 위해서 평탄화막 자체를 마스크로 사용하여 건식식각할 수 있다.
그러나, 상기 건식식각 공정은 상기 평탄화막이 건식식각 시 발생하는 플라즈마와 직접 접촉되기 때문에 평탄화막의 손상을 초래하여 돌기형태의 거칠기가 증가되는 문제점이 있다.
결국, 이러한 거칠기는 상기 평탄화막 상에 형성되는 반사막을 포함하는 화소전극의 불균일한 증착을 야기시켜 유기 전계 발광표시장치의 발광 시 난반사에 의한 반사율 저하 및 색좌표 변화 등을 초래할 수 있다.
따라서, 본 발명은 상기와 같은 종래 기술의 제반 문제점을 해결하기 위한 것으로, 평탄화막의 거칠기를 감소시키는데 그 목적이 있다.
본 발명의 상기 목적은 기판을 제공하고; 상기 기판 상에 박막트랜지스터를 형성하고; 상기 기판 전면에 보호막을 형성하고; 상기 보호막 상에 평탄화막을 형성하고; 상기 평탄화막을 노광 및 현상하여 상기 박막트랜지스터의 소스/드레인 전극 중 어느 하나의 상부에 형성되어 있는 상기 보호막을 노출 시키는 제1비아 홀을 형성하고; 상기 평탄화막을 열처리하여 경화시키고; 상기 보호막을 건식식각하여 제2비아 홀을 형성하고; 상기 평탄화막을 에싱처리하고; 상기 평탄화막 상에 상기 제1 및 제2비아 홀을 통해 상기 소스/드레인 전극 중 어느 하나와 연결되는 화소전극을 형성하고; 상기 화소전극 상에 유기발광층을 포함하는 유기막층을 형성하고; 상기 기판 전면에 대향전극을 형성하는 포함하는 것을 특징으로 하는 유기 전계 발광표시장치 제조방법에 의해 달성된다.
따라서, 본 발명의 유기 전계 발광표시장치 및 그 제조방법은 난반사로 인한 반사율 감소 및 색좌표 변화 등의 문제점을 개선할 수 있다.
본 발명의 상기 목적과 기술적 구성 및 그에 따른 작용효과에 관한 자세한 사항은 본 발명의 바람직한 실시 예를 도시하고 있는 도면을 참조한 이하 상세한 설명에 의해 보다 명확하게 이해될 것이다. 또한 도면들에 있어서, 층 및 영역의 길이, 두께등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 1a 내지 1i는 본 발명에 의한 유기 전계 발광표시장치의 제조공정을 나타내는 단면도이다.
먼저, 도 1a를 참조하면, 유리 또는 플라스틱 재질의 절연성 기판(100) 상에 버퍼층(미도시)을 형성한다. 상기 버퍼층은 화학적 기상 증착(Chemical Vapor Deposition)법 또는 물리적 기상 증착(Pysical Vapor Deposition)법을 이용하여 형성할 수 있다.
이때, 상기 버퍼층은 상기 기판(100)에서 발생하는 수분 또는 불순물의 확산을 방지하거나, 결정화 시 열의 전달 속도를 조절함으로써, 비정질 실리콘층의 결정화가 잘 이루어질 수 있도록 하는 역할을 한다.
이어서, 상기 버퍼층 상에 비정질 실리콘층(미도시)을 형성한다. 상기 비정질 실리콘층은 스퍼터링 장치와 같은 물리적 기상 증착법(Physical Vapor Deposition) 또는 PECVD(Plasma Enhanced Chemical Vapor Deposition) 또는 LPCVD(Low Pressure Chemical Vapor Deposition) 장치와 같은 화학적 기상 증착법(Chemical Vapor Deposition)을 이용하여 형성할 수 있다.
또한, 상기 비정질 실리콘층을 형성할 때, 또는, 형성한 후에 탈수소 처리하여 수소의 농도를 낮추는 공정을 진행할 수 있다.
이어서, 상기 비정질 실리콘층은 결정화하여 다결정 실리콘층으로 형성한다. 상기 비정질 실리콘층을 결정화하는 방법에는 ELA(Excimer Laser Annealing), SLS(Sequential Lateral Solidification), MIC(Metal Induced Crystallization) MILC(Metal Induced Later Crystallization) 또는 SGS(Super Grained Silicon) 등을 사용할 수 있다.
이어서, 상기 다결정 실리콘층을 패터닝하여 일정 패턴의 반도체층(110)을 형성한다.
다음으로, 도 1b를 참조하면, 상기 반도체층(110)이 형성된 기판 전면에 게 이트 절연막(120)을 형성하여 하부에 형성된 소자들을 보호하고, 상기 게이트 절연막(120) 상부에 형성될 소자들과 전기적으로 절연시킨다.
이어서, 상기 게이트 절연막(120) 상에는 알루미늄(Al), 알루미늄 합금(Al alloy), 몰리브덴(Mo), 몰리브덴 합금(Mo alloy) 중 어느 하나로 게이트 메탈층(미도시)을 증착한다.
이어서, 상기 게이트 메탈층을 패터닝하여 반도체층(110)의 일정영역에 대응되는 게이트 전극(130)을 형성한다.
이어서, 상기 게이트 전극(130)을 마스크로 사용하여 N형 또는 P형 불순물 중 어느 하나를 주입하는 공정을 진행하여 상기 반도체층(110)에 소스/드레인(110a, 110b) 영역 및 채널영역(110c)을 형성한다. 이때, 상기 반도체층(110)이 소스/드레인 영역(110a, 110b)과 채널 영역(110c)으로 나누어지는 것은 상기 불순물 주입 공정에 의해 불순물이 주입된 영역은 소스/드레인 영역(110a,110d)으로 정의되고, 상기 게이트 전극(130)에 의해 불순물이 주입되지 못하는 영역은 박막트랜지스터 구동 시 채널이 형성되는 채널영역(110c)으로 정의되기 때문이다.
이어서, 상기 기판 전면에는 층간 절연막(140)을 형성하는데, 상기 층간 절연막(140)은 하부에 형성된 소자들을 보호하며 전기적인 절연을 목적으로 한다.
이 때, 상기 버퍼층(미도시), 게이트 절연막(120) 및 층간 절연막(140)은 SiO2 또는 SiNx로 형성될 수 있으며, 이들로 구성된 복수의 층으로도 이루어질 수 있다.
이어서, 상기 층간 절연막(140)과 게이트 절연막(120)을 관통하여 반도체층(110)의 소스/드레인 영역(110a, 110b) 일부가 노출되도록 콘택 홀(150a, 150b) 을 각각 형성한다.
이어서, 상기 층간 절연막(140) 상에 상기 콘택 홀(150a, 150b)을 통하여 반도체층(110)의 소스/드레인 영역(110a, 110b)과 연결되는 일정패턴의 소스/드레인 전극(160a, 160b)을 형성하여 박막트랜지스터를 형성한다.
상기 소스/드레인 전극(160a, 160b)은 알루미늄(Al), 알루미늄 합금(Al alloy), 몰리브덴(Mo), 몰리브덴 합금(Mo alloy) 중 어느 하나로 이루어질 수 있다.
다음으로, 도 1c를 참조하면, 상기 박막트랜지스터 전면에 보호막(170)을 형성하는데, 상기 보호막(170)은 SiO2 또는 SiNx와 이들의 복수 층으로 이루어질 수 있다.
이어서, 상기 보호막(170) 상에는 평탄화막(180)을 형성하는데, 상기 평탄화막(180)은 유기막으로 형성되며, 상기 기판상의 단차를 완화하기 아크릴, BCB(benzocyclobutene) 및 폴리이미드로 이루어진 군에서 선택된 어느 하나의 감광이 가능한 물질로 이루어지는 것이 바람직하다.
다음으로, 도 1d를 참조하면, 상기 평탄화막(180)은 노광 및 현상공정(200)을 거쳐서 상기 소스/드레인 전극(160a, 160b) 상부에 형성된 보호막(170) 중 어느 하나를 노출시키는 제1비아 홀(190a)을 형성한다.
다음으로, 도 1e를 참조하면, 상기 평탄화막(180)을 열처리(300)하는데, 상기 열처리(300) 공정은 진공 챔버 내에서 200℃ 내지 300℃ 의 온도로 1시간 내지 2시간 동안 진행하여 상기 평탄화막(180)을 경화시킨다.
이러한, 열처리(300) 공정을 통해 상기 평탄화막(180)을 단단하게 경화시키는 것은 다음공정에서 상기 평탄화막(180)을 마스크로 건식식각하여 제2비아 홀(190b)를 형성할 경우 발생하는 평탄화막(180)의 거칠기를 감소시키기 위함이다.
다음으로, 도 1f를 참조하면, 상기 제1비아홀(190a)이 형성된 평탄화막(180)을 마스크로 하여 상기 보호막(170)을 건식식각(400) 한다. 이때, 상기 평탄화막(180)의 제1비아홀(190a)에 의해 노출된 보호막(170)에 제2비아홀(190b)이 형성된다.
따라서, 상기 보호막(170)을 관통하여 소스/드레인 전극(160a, 160b) 중 어느 하나의 일정영역을 노출시키는 제2비아홀(190b)이 형성되며, 제1비아홀(190a)과 제2비아홀(190b)로 구성되는 비아홀(190)이 완성된다.
보다 자세하게는, 상기 건식 식각(400)은 반응성이온 식각, 플라즈마 식각 및 유도결합형 플라즈마 식각의 군에서 선택된 어느 하나를 이용할 수 있다.
다음으로, 도 1g를 참조하면, 상기 평탄화막(180)에 에싱처리(500)를 한다.
상기 에싱처리(500)는 공정압력 100 내지 200m Torr의 범위에서 진행하며, 소스전력은 1kW 내지 2Kw, 바이어스 전력은 200 내지 500W, 산소유량은 200 내지 1000sccm으로 하여 진행할 수 있다.
이때, 평탄화막(180)의 거칠기를 최소화하기 위해서는 공정압력의 최적화가 중요한데, 저압으로 갈수록 에싱속도를 증가하지만, 거칠기는 커진다. 반대로, 공정압력이 고압일수록 에싱속도는 감소하지만, 거칠기는 감소하게 된다.
이러한, 에싱처리(500)를 추가로 진행하는 것은 상기 열처리(300) 공정에 의 한 평탄화막(180) 경화만으로는 건식식각(400) 시 발생하는 의한 거칠기를 방지하는데는 한계가 있기 때문이다.
다음으로, 도 1h를 참조하면, 상기 평탄화막(180)에 표면처리(600)를 추가로진행함으로서 더욱 평탄화막(180)의 거칠기를 감소시킬 수 있다.
상기 표면처리(600)는 현상액에서 0.5 내지 5분 이내로 표면처리하는 방법, 자외선(EUV: Extreme Ultra Violet)에 노출하여 0.5 내지 5분 이내로 표면처리하는 방법 및 오존수(O3)로 0.5 내지 5분 이내로 표면처리하는 방법 중 어느 하나 이거나 이들을 연속적으로 사용하여 진행할 수도 있다.
상기 현상액으로는 종래 유기물 현상액의 성분으로서 공지된 것을 제한없이 사용할 수 있는데, 2.38% 중량의 TMAH(Tetra Methyl Ammonium Hydroxide) 알카리 수용액일 수 있다.
다음으로, 도 1i를 참조하면, 상기 평탄화막(180) 상에 반사막(200b) 및 투명전극(200a)을 포함하는 화소전극(200)을 형성한다. 상기 화소전극(200)은 비아홀(190)을 통해 노출된 소스/드레인 전극(160a, 160b) 중 어느 하나와 연결된다.
상기 화소 전극(200)은 Pt, Au, Ir, Cr, Mg, Ag, Al 및 이들의 합금으로 이루어진 군에서 어느 하나로 이루어진 반사전극(200b) 상에 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide)의 투명전극(200a)이 적층된 구조일 수 있다.
상기 기판 전면에 상기 화소 전극(200)의 일정 영역을 노출시키는 개구부를 구비하는 화소 정의막(210)을 형성한다. 상기 화소 정의막(210)은 BCB (benzocyclobutene), 아크릴계 고분자 및 폴리이미드로 이루어진 군에서 선택되는 하나의 물질일 수 있다.
이어서, 상기 개구부로 노출된 화소 전극(200)상에는 유기 발광층(미도시)을 포함하는 유기막층(220)을 형성하고, 상기 기판 상부 전면에 대향 전극(230)을 형성하여 유기 전계 발광표시장치를 구현한다.
이러한, 본 발명은 보다 상세한 이해를 돕기 위해 실험 예 및 비교 예를 아래와 같이 제시한다. 다만, 하기의 실험 예는 본 발명의 이해를 돕기 위한 것일 뿐, 본 발명이 하기의 실험 예에 의해 한정되는 것은 아니다.
< 실험 예1 >
먼저, 도면을 참조한 본 발명의 실시 예에서 설명된 바와 같이 기판상에 박막 트랜지스터를 형성하고, 상기 박막 트랜지스터 상에 SiNx로 보호막(170)을 형성하였다.
이어서, 상기 보호막(170) 상에 아크릴을 이용하여 평탄화막(180)이 형성하였다.
이어서, 상기 평탄화막(180)에 노광 및 현상공정(200)을 진행하여 상기 박막트랜지스터의 소스/드레인 전극(160a, 160b) 상에 형성된 보호막(170) 중 어느 하나의 일정영역을 노출시키는 제1비아 홀(190a)을 형성하였다.
이어서, 상기 평탄화막(180)을 열처리(300) 하였는데, 상기 열처리(300)는 진공 챔버 내에서 250℃ 의 온도로 1시간동안 진행되어 평탄화막(180)을 경화시켰다.
이어서, 상기 제1비아 홀(190a)이 형성된 평탄화막(180)을 마스크로 사용하여, 유도결합형 플라즈마(ICP: Inductively Coupled Plasma)로 건식식각(400)하여 상기 소스/드레인 전극(160a, 160b)의 일정영역을 노출시키는 제2비아홀(190b)을 형성하였다.
이어서, 상기 평탄화막(180) 표면의 거칠기를 감소시키기 위해 에싱처리(500)를 진행하였다. 상기 에싱처리(500)는 공정압력 150m Torr의 범위에서 진행하였으며, 소스파워는 1.5Kw, 바이어스 전력은 350W, 산소유량은 500sccm으로 하여 진행하였다.
이어서, 상기 평탄화막(180) 거칠기를 더욱 개선시키기 위해 표면처리(600)를 진행하였다. 상기 표면처리(600)는 현상액 TMAH 2.38%(Tetra Methyl Ammonium Hydroxide)으로 1분간 평탄화막(180)을 처리하였다.
< 실험 예2 >
먼저, 도면을 참조한 본 발명의 실시 예에서 설명된 바와 같이 기판상에 박막 트랜지스터를 형성하고, 상기 박막 트랜지스터 상에 SiNx로 보호막(170)을 형성하였다.
이어서, 상기 보호막(170) 상에 아크릴을 이용하여 평탄화막(180)이 형성하였다.
이어서, 상기 평탄화막(180)에 노광 및 현상공정(200)을 진행하여 상기 박막트랜지스터의 소스/드레인 전극(160a, 160b) 상에 형성된 보호막(170) 중 어느 하 나의 일정영역을 노출시키는 제1비아 홀(190a)을 형성하였다.
이어서, 상기 평탄화막(180)을 열처리(300) 하였는데, 상기 열처리(300)는 진공 챔버 내에서 250℃의 온도로 1시간동안 진행되어 평탄화막(180)을 경화시켰다.
이어서, 상기 제1비아 홀(190a)이 형성된 평탄화막(180)을 마스크로 사용하여, 유도결합형 플라즈마(ICP: Inductively Coupled Plasma)로 건식식각(400)하여 상기 소스/드레인 전극(160a, 160b)의 일정영역을 노출시키는 제2비아홀(190b)을 형성하였다.
이어서, 상기 평탄화막(180) 표면의 거칠기를 감소시키기 위해 에싱처리(500)를 진행하였다. 상기 에싱처리(500)는 공정압력 150m Torr의 범위에서 진행하였으며, 소스파워는 1.5Kw, 바이어스 전력은 350W, 산소유량은 500sccm으로 하여 진행하였다.
이어서, 상기 평탄화막(500) 거칠기를 더욱 개선시키기 위해 표면처리(600)를 진행하였다. 상기 표면처리(600)는 자외선(EUV)처리와 현상액 TMAH 2.38%(Tetra Methyl Ammonium Hydroxide)처리를 각각 1분간 연속적으로 처리하여 진행하였다.
< 실험 예3 >
먼저, 도면을 참조한 본 발명의 실시 예에서 설명된 바와 같이 기판상에 박막 트랜지스터를 형성하고, 상기 박막 트랜지스터 상에 SiNx로 보호막(170)을 형성하였다.
이어서, 상기 보호막(170) 상에 아크릴을 이용하여 평탄화막(180)이 형성하였다.
이어서, 상기 평탄화막(180)에 노광 및 현상공정(200)을 진행하여 상기 박막트랜지스터의 소스/드레인 전극(160a, 160b) 상에 형성된 보호막(170) 중 어느 하나의 일정영역을 노출시키는 제1비아 홀(190a)을 형성하였다.
이어서, 상기 평탄화막(180)을 열처리(300) 하였는데, 상기 열처리(300)는 진공 챔버 내에서 250℃의 온도로 1시간동안 진행되어 평탄화막(180)을 경화시켰다.
이어서, 상기 제1비아 홀(190a)이 형성된 평탄화막(180)을 마스크로 사용하여, 유도결합형 플라즈마(ICP: Inductively Coupled Plasma)로 건식식각(400)하여 상기 소스/드레인 전극(160a, 160b)의 일정영역을 노출시키는 제2비아홀(190b)을 형성하였다.
이어서, 상기 평탄화막(180) 표면의 거칠기를 감소시키기 위해 에싱처리(500)를 진행하였다. 상기 에싱처리(500)는 공정압력 150m Torr의 범위에서 진행하였으며, 소스파워는 1.5Kw, 바이어스 전력은 350W, 산소유량은 500sccm으로 하여 진행하였다.
이어서, 상기 평탄화막(180) 거칠기를 더욱 개선시키기 위해 표면처리(600)를 수행하였다. 상기 표면처리(600)는 자외선(EUV)처리와 오존수(O3) 처리를 각각 1분간 연속적으로 처리하여 진행하였다.
< 비교 예 >
먼저, 도면을 참조한 본 발명의 실시 예에서 설명된 바와 같이 박막 트랜지스터를 형성하고, 상기 박막 트랜지스터 상에 SiNx로 보호막(170)을 형성하였다.
이어서, 상기 보호막(170) 상에 아크릴을 이용하여 평탄화막(180)을 형성하였다.
이어서, 상기 평탄화막(180)을 노광 및 현상공정(200)을 진행하여 박막트랜지스터의 소스/드레인 전극(160a, 160b) 상에 형성된 보호막(170) 중 어느 하나의 일정영역을 노출시키는 제1비아 홀(190a)을 형성하였다.
이어서, 상기 제1비아 홀(190a)이 형성된 평탄화막(180)을 마스크로 사용하여, 유도결합형 플라즈마(ICP: Inductively Coupled Plasma)로 건식식각(400)하여 상기 소스/드레인 전극(160a, 160b)의 일정영역이 노출시키는 제2비아홀(190b)을 형성하였다.
이상의 실험 예1 내지 실험 예3과 비교 예는 각각의 평탄화막의 거칠기를 나타내는 사진인 도 2 내지 도 5에 의해 설명된다.
도 2는 실험 예1에 의한 평탄화막의 거칠기를 나타내는 SEM(Scanning Electron Microscope) 사진이다.
도 3은 실험 예2에 의한 평탄화막의 거칠기를 나타내는 AFM(Atomic Force Microscopy) 사진이다.
도 4는 실험 예3에 의한 평탄화막의 거칠기를 나타내는 AFM(Atomic Force Microscopy) 사진이다.
도 5는 비교 예에 의한 평탄화막의 거칠기를 나타내는 AFM(Atomic Force Microscopy) 사진이다.
상기 도 2 내지 도 5를 참조하여 평탄화막 거칠기를 정리하면 하기의 표 1과 같다.
[표 1]
실험 예1 실험 예2 실험 예3 비교 예
평탄화막 거칠기(RMS) 14.8 Å 12.5 Å 10 Å 78.6 Å
표 1를 참조하면, 본 발명에 의한 열처리(300)과 에싱처리(500) 및 표면처리(600) 공정을 진행한 실험 예1 내지 실험 예3은, 어떤 처리공정도 진행하지 않은 평탄화막 거칠기인 비교 예에 비해 상대적으로 작은 거칠기가 형성됨을 알 수 있다.
특히, 실험 예1과 같이 표면처리공정에서 현상액 처리만을 진행한 경우의 거칠기(14.8Å)에 비해, 실험 예2에서와 같이 표면처리공정에서 자외선처리와 현상액처리를 동시에 실시한 경우의 거칠기(12.5Å)와, 실험 예3에서와 같이 표면처리공정에서 자외선처리와 오존수처리를 동시에 실시한 경우의 거칠기(10Å)가 보다 양호하였다.
따라서, 표면처리는 현상액처리, 자외선처리 및 오존수처리 중에서 복수개의 방법으로 연속처리하는 것이 바람직하다.
이상의 본 발명의 상세한 설명에서는 반사막을 포함하는 화소전극을 구비하는 전면발광형 유기 전계 발광표시장치를 중심으로 설명하였다. 하지만, 반사막을 포함하지 않는 경우에도 보호막과 평탄화막을 포함하는 구조에서는 동일하게 적용 될 수 있다.
또한, 상기 유기 전계 발광표시장치는 탑 게이트 전극 구조를 포함하는 박막트랜지스터만 설명하고 있지만, 이에 한정되지 않고 공지된 기술인 버텀 게이트 전극 구조의 박막트랜지스터를 포함할 수 있다.
본 발명은 이상에서 살펴본 바와 같이 바람직한 실시 예를 들어 도시하고 설명하였으나, 상기한 실시 예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변경과 수정이 가능할 것이다.
도 1a 내지 1i는 본 발명에 의한 유기 전계 발광표시장치의 제조공정을 나타내는 단면도이다.
도 2는 실험 예1에 의한 평탄화막의 거칠기를 나타내는 SEM(Scanning Electron Microscope) 사진이다.
도 3은 실험 예2에 의한 평탄화막의 거칠기를 나타내는 AFM(Atomic Force Microscopy) 사진이다.
도 4은 실험 예3에 의한 평탄화막의 거칠기를 나타내는 AFM(Atomic Force Microscopy) 사진이다.
도 5는 비교 예에 의한 평탄화막의 거칠기를 나타내는 AFM(Atomic Force Microscopy) 사진이다.
<도면의 주요부분에 대한 부호의 설명>
110: 반도체층 111a, 111b: 소스/드레인 영역
111c: 채널영역 120: 게이트 절연막
130: 게이트 전극 140: 층간 절연막
160a, 160b: 소스/드레인 전극 170: 보호막
180: 평탄화막 190: 비아홀
190a: 제1비아홀 190b: 제2비아홀
200: 화소전극 200a: 투명전극
200b: 반사막 210: 화소정의막
220: 유기막층 230: 대향전극

Claims (13)

  1. 기판을 제공하고;
    상기 기판 상에 박막트랜지스터를 형성하고;
    상기 기판 전면에 보호막을 형성하고;
    상기 보호막 상에 평탄화막을 형성하고;
    상기 평탄화막을 노광 및 현상하여 상기 박막트랜지스터의 소스/드레인 전극 중 어느 하나의 상부에 형성되어 있는 상기 보호막을 노출 시키는 제1비아 홀을 형성하고;
    상기 평탄화막을 열처리하여 경화시키고;
    상기 보호막을 건식식각하여 제2비아 홀을 형성하고;
    상기 평탄화막을 에싱처리하고;
    상기 평탄화막 상에 상기 제1 및 제2비아 홀을 통해 상기 소스/드레인 전극 중 어느 하나와 연결되는 화소전극을 형성하고;
    상기 화소전극 상에 유기발광층을 포함하는 유기막층을 형성하고;
    상기 기판 전면에 대향전극을 형성하는 포함하는 것을 특징으로 하는 유기 전계 발광표시장치 제조방법.
  2. 제1항에 있어서,
    상기 평탄화막 에싱처리 이후에 상기 평탄화막을 표면처리하는 것을 특징으로 하는 유기 전계 발광표시장치 제조방법.
  3. 제1항에 있어서,
    상기 열처리는 200 내지 300℃에서 1 내지 2시간 동안 진행하는 것을 특징으로 하는 유기 전계 발광표시장치 제조방법.
  4. 제1항에 있어서,
    상기 열처리는 250℃에서 1시간 동안 진행하는 것을 특징으로 하는 유기 전계 발광표시장치 제조방법.
  5. 제1항에 있어서,
    상기 에싱처리는 공정압력 100 내지 200m Torr, 소스전력는 1 내지 2Kw , 바이어스 전력 200 내지 500W, 산소유량 200 내지 1000sccm의 범위에서 진행하는 것을 특징으로 하는 유기 전계 발광 표시장치 제조방법.
  6. 제1항에 있어서,
    상기 에싱처리는 공정압력 150m Torr, 소스전력 1.5Kw, 바이어스 전력 350W, 산소유량 500sccm으로 진행하는 것을 특징으로 하는 유기 전계 발광 표시장치 제조방법.
  7. 제2항에 있어서,
    상기 표면처리는 현상액에서 0.5 내지 5분간 처리하는 방법, 자외선에서 0.5 내지 5분간 처리하는 방법 및 오존수에서 0.5 내지 5분간 처리하는 방법 중 어느 하나 이거나 이들을 연속적으로 처리하는 방법인 것을 특징으로 하는 유기 전계 발광표시장치 제조방법.
  8. 제2항에 있어서,
    상기 표면처리는 현상액 TMAH 2.38%(Tetra Methyl Ammonium Hydroxide)으로 1분간 처리하는 것을 특징으로 하는 유기 전계 발광표시장치 제조방법.
  9. 제2항에 있어서,
    상기 표면처리는 자외선 및 현상액 TMAH 2.38%(Tetra Methyl Ammonium Hydroxide)으로 각각 1분간 연속적으로 처리하는 것을 특징으로 하는 유기 전계 발광표시장치 제조방법.
  10. 제2항에 있어서,
    상기 표면처리는 오존수 및 현상액 TMAH 2.38%(Tetra Methyl Ammonium Hydroxide)으로 각각 1분간 연속적으로 처리하는 것을 특징으로 하는 유기 전계 발광표시장치 제조방법.
  11. 제1항에 있어서,
    상기 화소전극은 반사막을 포함하며 형성하는 것을 특징으로 하는 유기 전계 발광표시장치 제조방법.
  12. 제1항에 있어서,
    상기 제2비아 홀은 상기 평탄화막을 마스크로 하여 건식식각으로 형성하는 것을 특징으로 하는 유기 전계 발광표시장치 제조방법.
  13. 제1항에 있어서,
    상기 건식식각은 반응성이온 식각, 플라즈마 식각 및 유도결합형 플라즈마 식각 군에서 선택된 어느 하나를 이용하는 것을 특징으로 하는 유기 전계 발광표시장치 제조방법.
KR1020070093538A 2007-09-14 2007-09-14 유기 전계 발광표시장치 제조방법 KR100899426B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070093538A KR100899426B1 (ko) 2007-09-14 2007-09-14 유기 전계 발광표시장치 제조방법
US12/209,558 US7867797B2 (en) 2007-09-14 2008-09-12 Method of fabricating organic light emitting diode display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070093538A KR100899426B1 (ko) 2007-09-14 2007-09-14 유기 전계 발광표시장치 제조방법

Publications (2)

Publication Number Publication Date
KR20090028166A true KR20090028166A (ko) 2009-03-18
KR100899426B1 KR100899426B1 (ko) 2009-05-27

Family

ID=40454941

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070093538A KR100899426B1 (ko) 2007-09-14 2007-09-14 유기 전계 발광표시장치 제조방법

Country Status (2)

Country Link
US (1) US7867797B2 (ko)
KR (1) KR100899426B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10840318B2 (en) 2016-03-18 2020-11-17 Samsung Display Co., Ltd. Thin film transistor and method of manufacturing the same, and organic light-emitting display device including the same

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110024531A (ko) * 2009-09-02 2011-03-09 삼성모바일디스플레이주식회사 유기 발광 디스플레이 장치
JP6926169B2 (ja) * 2018-03-28 2021-08-25 堺ディスプレイプロダクト株式会社 有機ｅｌ表示装置及びその製造方法
US11094763B2 (en) * 2018-03-28 2021-08-17 Sakai Display Products Corporation Organic EL device with alternately lined source drain electrodes
CN111886700A (zh) * 2018-03-28 2020-11-03 堺显示器制品株式会社 有机el显示装置及其制造方法
WO2019186807A1 (ja) 2018-03-28 2019-10-03 堺ディスプレイプロダクト株式会社 有機ｅｌ表示装置及びその製造方法
US10581011B2 (en) * 2018-06-01 2020-03-03 Int Tech Co., Ltd. Light emitting device with different light emitting material overlapping width
CN110634794B (zh) * 2019-09-27 2023-04-07 合肥鑫晟光电科技有限公司 显示面板的制造方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08153710A (ja) 1994-11-30 1996-06-11 Toshiba Corp 半導体装置の製造方法
KR970011972A (ko) * 1995-08-11 1997-03-29 쯔지 하루오 투과형 액정 표시 장치 및 그 제조 방법
US6701941B1 (en) * 1997-05-09 2004-03-09 Semitool, Inc. Method for treating the surface of a workpiece
JPH1152122A (ja) 1997-08-04 1999-02-26 Sony Corp カラーフィルターの製造方法と、撮像装置の製造方法
US6221772B1 (en) * 1999-07-14 2001-04-24 United Microelectronics Corp. Method of cleaning the polymer from within holes on a semiconductor wafer
JP4523094B2 (ja) 1999-10-19 2010-08-11 東京エレクトロン株式会社 プラズマ処理方法
KR100603271B1 (ko) * 2000-02-10 2006-07-20 삼성에스디아이 주식회사 플라즈마 디스플레이 패널의 플라즈마 방전가스 주입방법
JP4677654B2 (ja) * 2000-04-19 2011-04-27 日本電気株式会社 透過型液晶表示装置及びその製造方法
JP2002250934A (ja) 2001-02-26 2002-09-06 Sharp Corp 液晶用マトリクス基板の製造方法
KR100476055B1 (ko) * 2001-12-22 2005-03-10 비오이 하이디스 테크놀로지 주식회사 반사형 액정표시소자의 박막트랜지스터 패널 제조방법
JP3989763B2 (ja) * 2002-04-15 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
KR100611217B1 (ko) * 2002-09-18 2006-08-10 삼성에스디아이 주식회사 유기 보호막을 사용한 유기 전계 발광 표시 장치
KR100478496B1 (ko) 2002-12-05 2005-03-29 동부아남반도체 주식회사 반도체 소자의 트렌치 산화막 형성 방법
JP4494840B2 (ja) 2003-06-27 2010-06-30 大日本スクリーン製造株式会社 異物除去装置、基板処理装置および基板処理方法
KR20050017142A (ko) * 2003-08-08 2005-02-22 삼성전자주식회사 린스 용액 및 이를 이용한 반도체 소자 세정 방법
US6977212B2 (en) * 2004-01-08 2005-12-20 The United States Of America As Represented By The National Security Agency Fabricating a semiconductor device using fully cured bisbenzocyclobutene
JP4492167B2 (ja) 2004-03-22 2010-06-30 富士電機ホールディングス株式会社 有機ｅｌディスプレイおよびその製造方法
KR100637188B1 (ko) * 2004-11-18 2006-10-23 삼성에스디아이 주식회사 기판, 이를 구비한 평판 디스플레이 장치, 박막트랜지스터를 구비한 기판, 이를 구비한 평판 디스플레이장치 및 박막 트랜지스터를 구비한 기판의 제조방법
KR101090258B1 (ko) * 2005-01-03 2011-12-06 삼성전자주식회사 플라스틱 기판을 이용한 박막 트랜지스터 표시판의 제조방법
US7504770B2 (en) 2005-02-09 2009-03-17 Osram Opto Semiconductors Gmbh Enhancement of light extraction with cavity and surface modification
JP2006236839A (ja) 2005-02-25 2006-09-07 Mitsubishi Electric Corp 有機電界発光型表示装置
KR100712295B1 (ko) * 2005-06-22 2007-04-27 삼성에스디아이 주식회사 유기 전계 발광 소자 및 그 제조 방법
KR20070012081A (ko) * 2005-07-22 2007-01-25 삼성전자주식회사 박막 트랜지스터 기판의 제조 방법
TWI284491B (en) * 2005-10-28 2007-07-21 Au Optronics Corp Flat display panel

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10840318B2 (en) 2016-03-18 2020-11-17 Samsung Display Co., Ltd. Thin film transistor and method of manufacturing the same, and organic light-emitting display device including the same

Also Published As

Publication number Publication date
US20090075438A1 (en) 2009-03-19
KR100899426B1 (ko) 2009-05-27
US7867797B2 (en) 2011-01-11

Similar Documents

Publication Publication Date Title
KR100899426B1 (ko) 유기 전계 발광표시장치 제조방법
US8569122B2 (en) Manufacturing method for LTPS TFT array substrate
US7914354B2 (en) Method of fabricating an organic light emitting display
TWI263339B (en) Light emitting device and method for manufacturing the same
JP5085010B2 (ja) 薄膜トランジスタ及びその製造方法と、薄膜トランジスタを含む平板表示装置及びその製造方法
US8237156B2 (en) Organic light emitting display device and method of manufacturing the same
KR100822216B1 (ko) 박막 트랜지스터 기판, 이를 포함한 유기 발광 표시장치 및유기 발광 표시장치의 제조방법
JP2009016742A (ja) 薄膜トランジスタ及びその製造方法
JP2010153397A (ja) 発光装置
TW200952181A (en) Process to make metal oxide thin film transistor array with etch stopping layer
WO2015123903A1 (zh) 一种低温多晶硅薄膜晶体管、阵列基板及其制作方法
KR20110134685A (ko) 표시 장치 및 그 제조 방법
US8796122B2 (en) Method of fabricating display device having a pixel region and a circuit region over the same substrate
US7341899B2 (en) Method of fabricating a thin film transistor
WO2015188594A1 (zh) 多晶硅层及显示基板的制备方法、显示基板
TW201225279A (en) Organic light-emitting display device and method of manufacturing the same
WO2013113232A1 (zh) 阵列基板及其制造方法
WO2013104202A1 (zh) Amoled器件及制作方法
TWI590466B (zh) 製造多晶矽層之方法、製造包含其之有機發光顯示設備的方法、及使用其製造之有機發光顯示設備
KR101015847B1 (ko) 박막트랜지스터와 그 제조방법 및 이를 구비한유기전계발광표시장치
KR20020057382A (ko) 반도체 소자 제조 방법 및 장치
KR100848342B1 (ko) 유기 전계 발광표시장치 제조방법
JP4583797B2 (ja) 半導体装置の作製方法
JP2005236186A (ja) 半導体装置とその製造方法並びに電子機器
US7541226B2 (en) Manufacturing process of thin film transistor

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130430

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140430

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150430

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee