KR20090026075A - 범프 형성용 비시안계 전해 금도금 욕 및 범프의 형성방법 - Google Patents

범프 형성용 비시안계 전해 금도금 욕 및 범프의 형성방법 Download PDF

Info

Publication number
KR20090026075A
KR20090026075A KR1020080087260A KR20080087260A KR20090026075A KR 20090026075 A KR20090026075 A KR 20090026075A KR 1020080087260 A KR1020080087260 A KR 1020080087260A KR 20080087260 A KR20080087260 A KR 20080087260A KR 20090026075 A KR20090026075 A KR 20090026075A
Authority
KR
South Korea
Prior art keywords
bump
gold
plating bath
forming
plating
Prior art date
Application number
KR1020080087260A
Other languages
English (en)
Inventor
코이치로 이노우에
유키 나카무라
Original Assignee
엔.이. 켐캣 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔.이. 켐캣 가부시키가이샤 filed Critical 엔.이. 켐캣 가부시키가이샤
Publication of KR20090026075A publication Critical patent/KR20090026075A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electroplating And Plating Baths Therefor (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명에 의하여, 금원으로서의 아황산금 알칼리염 또는 아황산금 암모늄; 도금 욕의 안정화제로서의 수용성 아민; 결정 조정제; 아황산 나트륨으로 이루어진 전도염 5~150g/L; 완충제; 및 분자량 2000~6000의 폴리알킬렌글리콜 0.01~10mg/L을 함유하는 범프 형성용 비시안계 전해 금도금 욕을 제공한다. 그리고 그 범프의 형성방법 및 접속방법을 제공한다.
비시안계 전해 금도금 욕, 금원, 안정화제, 완충제, 범프

Description

범프 형성용 비시안계 전해 금도금 욕 및 범프의 형성방법{NON CYANIDE GOLD PLATING BATH FOR BUMP AND PREPARATION METHOD OF BUMP}
본 발명은 반도체 웨이퍼에 형성된 회로에 범프를 형성할 때에 사용하는 비시안계의 전해 금도금 욕 및 동일 전해 금도금 욕을 사용하는 범프 형성방법에 관한 것이다.
상기 방법으로 형성된 금범프는 그 상면이 평탄하면서 저 경도이다. 따라서, 상기 반도체 웨이퍼 회로에 형성된 범프는 프린트 배선 기판의 주석 도금 또는 금도금으로 되어 있는 기판 전극에 매우 적합하게 접합할 수 있다.
비시안계 전해 금도금 욕에는 일반적으로 금염으로서 아황산금 알칼리염 또는 아황산금 암모늄이 사용된다. 비시안계 전해 금도금 욕으로서는 이러한 금염; 금착체의 안정화제로서 작용하는 수용성 아민; 도금 피막의 결정 조정제로서 작용하는 미량의 Tl, Pb, As의 각 화합물; 전해질; 및 완충제로 이루어진 기본 욕이 보편적으로 알려져 있다.
웨이퍼 표면의 집적회로에는 금범프가 형성되어 있다. 이 금범프는 상기 금도금 욕을 이용하여 형성된다. 최근에는 상기 금범프가 반도체 웨이퍼의 전극으로 서 널리 이용되고 있다(일본특허출원공개공보 2005－286147, 일본특허출원공개공보 2005－145767).
도 3은, 종래의 반도체 웨이퍼 상의 금범프의 형성방법을 나타낸 설명도이다.
이하, 반도체 웨이퍼 상에 금범프를 형성하는 방법에 대하여 설명한다. 우선 반도체 웨이퍼(1)의 표면에 형성된 집적회로로 이루어진 회로층(1＇) 상에, 단축주(短軸柱) 형태의 알루미늄(Al) 전극(2)을 스퍼터링 등으로 형성한다. 반도체 웨이퍼(1)로는 실리콘 웨이퍼 또는 GaAs등의 화합물 웨이퍼가 사용된다. 웨이퍼(1)의 표면에는 사전에 집적회로를 포함한 회로층(1＇)이 형성되어 있다. 그 다음에 패터닝 된 패시베이션막(3)을 성막한다. Al전극(2)의 상방부에 있어서 패시베이션막(3)에는 개구부(3a)가 형성되어 있다.
그 다음, 티탄-텅스텐(TiW)의 스퍼터막(4)과 금 스퍼터막(5)으로 이루어진 언더 범프 메탈(UBM) 층(6)을 스퍼터링으로 형성한다. UBM층(6)은 패시베이션막(3) 및 그 개구부(3a)에 의하여 노출된 Al전극(2)을 피복 한다.
또한, UBM층(6)을 레지스터막(8)으로 마스크 한다. 레지스터막(8)에는 Al전극(2)의 상방부가 개구부(8a)로서 형성되어 있다. 이어서, 레지스터막(8)의 개구부(8a) 안에 금범프(7)를 형성한다. 금범프(7)는 전해 금도금에 의하여 형성된다.
그 다음, 레지스터막(8)과 언더 범프 메탈(UBM) 층(6)(금 스퍼터막(5) 및 TiW 스퍼터막(4))을 제거한다. 단, 금범프(7) 하부의 언더 범프 메탈(UBM) 층(6)은 제거되지 않는다. 이러한 조작에 의하여 패시베이션막(3)이 노출된다. 이것에 의하 여, 금범프(7)가 형성된 반도체 웨이퍼가 얻어진다.
금범프가 형성된 반도체 웨이퍼는 후속 공정에서 프린트 배선 기판 등에 장착된다.
반도체 웨이퍼와 프린트 배선 기판 등에 장착할 때에는, 기판상에 형성되어 있는 기판 전극과 반도체 웨이퍼 상에 형성되어 있는 금범프가 서로 접속한다. 접속방법으로서는 와이어를 이용하여 기판 전극과 금범프와의 사이를 접속하는 와이어 본딩법, 기판상에 반도체 웨이퍼를 재치 하여 금범프와 기판 전극을 접착하는 플립칩법이 있다.
프린트 배선 기판으로서 TAB(Tape Automated Bonding) 필름 등의 플렉서블 기판을 사용할 경우, 금범프와 기판 전극과의 접속에는 주로 플립칩법이 사용된다. 기판 전극에는 주석 도금 또는 금도금이 되어 있다. 플립칩법으로는 기판 전극의 금속 도금층과 웨이퍼 상의 금범프를 열 압착이나 초음파 용접 등을 함으로써 기판 전극과 금범프가 접속된다.
반도체 웨이퍼 상에 형성된 금범프의 표면(웨이퍼 표면과 평행한 면)이 평탄하지 않은 경우, 기판 전극과 금범프의 접합 면적이 감소한다. 그 결과로 금범프와 상대 기판과의 접합력이 약해져 최종 제품에 단선이나 접합불량 등의 전기적 결함이 생기기 쉽다.
도 3의 7＇은 금범프의 표면(기판 전극 등과의 접합면)을 나타낸다. 이 표면(7＇)은 웨이퍼(1)의 표면과 평행한 평면이 아니고 중앙부가 위로 돌출된 볼록 형이다.
또, 범프 표면이 오목 형인 경우나, 주연부가 노치된 형상의 경우도 있다. 이러한 금범프의 표면 형상은 상기 기술한 바와 같이 기판 전극과의 접합력 저하의 요인이 된다.
범프 경도도 기판과의 접합력에 영향을 미친다. 범프 경도가 60HV보다 높을 경우에는 금범프와 기판 전극과의 사이의 접합이 불충분하게 된다. 그 결과, 최종 제품에 전기적 결함이 발생하기 쉽다. 또한, 금범프 경도가 높을 경우에는 금범프와 기판 전극이 접합하기 어렵다. 이러한 것을 보완하기 위하여 예를 들면, 큰 하중을 부하 되는 열 압착 등이 필요하게 된다. 이러한 경우, 인접한 기판 배선이나 금범프와 합선을 일으키거나 기판 소재가 변질 되는 원인이 된다.
상술한 바와 같이, 범프 상부의 표면이 평탄하지 않고 볼록 형이나 오목 형인 표면 형상이나 범프의 주변부가 노치된 형상일 경우, 범프와 기판 전극과의 접합 면적이 감소하게 된다. 그 결과, 범프와 기판 전극과의 접합 강도는 저하한다.
또한, 접합 강도를 저하하는 요인으로서 범프의 강도를 들 수 있다. 주석 도금 또는 금도금으로 되어 있는 기판 전극에, 경도가 60HV를 초과하는 범프를 열 압착으로 접합할 경우 범프의 변형이 어렵다. 이 경우 접합이 불충분하여 접합 강도가 부족하게 된다.
본 발명의 목적은 표면 형상이 평탄하고 기판 전극과의 접합에 적절한 경도 30~60 HV를 가지는 범프를 제조하는 범프 형성용 비시안계 전해 금도금 욕 및 이 도금 욕을 이용하는 도금 방법을 제공하는 것에 있다.
본 발명자는 상기 과제를 해결하고자 연구를 거듭한 결과, 도금 욕에 소정의 분자량을 가지는 알킬렌글리콜을 배합하고 전도염으로서 아황산 나트륨을 사용함으로써, 경도 30~60HV이고 표면이 평탄한 금범프를 얻을 수 있음을 알아냈다.
상기 목적을 달성한 본 발명을 다음과 같이 기재한다.
〔1〕 금원으로서의 아황산금 알칼리염 또는 아황산금 암모늄; 도금 욕의 안정화제로서의 수용성 아민; 결정 조정제; 아황산 나트륨으로 이루어진 전도염 5~150g/L; 완충제; 및 분자량 2000~6000의 폴리알킬렌글리콜 0.01~10 mg/L를 함유 하는 범프 형성용 비시안계 전해 금도금 욕.
〔2〕〔1〕에 있어서, 결정 조정제가 Tl화합물, Pb화합물 또는 As화합물이고 결정 조정제를 금속 농도로서 0.1~100 mg/L을 배합하는 범프 형성용 비시안계 전해 금도금 욕.
〔3〕 회로가 형성된 반도체 웨이퍼의 회로 형성 면에 범프 형성용 패터닝을 실시하고, 그 다음,〔1〕또는〔2〕에 기재된 범프 형성용 비시안계 전해 금도금 욕을 이용하여 전해 금도금을 수행하는 것으로서 회로에 범프를 형성하고, 그 다음 형성된 범프를 200~400℃에서 5분 이상 열처리하는 것을 특징으로 하는 경도 30~60 HV, 표면의 고저 차가 2㎛ 이하인 범프의 형성방법.
〔4〕 기판상에 형성된 기판 배선이 구비하는 주석 도금 또는 금도금이 된 기판 전극과,〔3〕 에 기재된 범프 형성방법에 의하여 반도체 웨이퍼 상에 형성된 집적회로의 금범프를 열 압착 또는 초음파를 이용한 접합에 의하여 접속하는 접속방법.
본 발명의 비시안계 전해 금도금 욕은 전도염으로서의 아황산 나트륨과 소정의 분자량을 가지는 폴리알킬렌글리콜을 필수성분으로 함유한다. 본 도금 욕은 이러한 성분을 가짐으로써 반도체 웨이퍼 상에 범프를 형성할 때에 30~60 HV의 바람직한 경도를 가질 수 있으며 요철이 없는 평탄한 표면을 가지는 전해 금도금 피막으로 이루어진 범프를 제작할 수 있다.
또한, 폴리알킬렌글리콜의 첨가량을 선택함으로써, 범프 경도를 30~60 HV의 범위의 임의의 값으로 제어할 수 있다.
본 발명의 도금 욕을 이용하여 형성된 금범프는 평탄한 표면과 소정의 경도를 가진다. 따라서, 반도체 제조 공정에서는 이 금범프는 주석 도금 또는 금도금으로 된 기판 전극과 용이하게 접합할 수 있다. 또한, 상기 접합에 의하여 제조된 제품은 단선이나 접합불량을 일으킬 확률이 극히 적다. 따라서, 상기 범프를 구비한 반도체 웨이퍼와 프린트 배선 기판은 플립칩 본딩법에 의하여 접합이 보다 확실하고 용이하게 된다.
본 발명의 도금 욕을 이용하여 형성된 금범프는 표면뿐만 아니라, 레지스터막과 접하는 측면에도 볼록현상이 생기지 않기 때문에, 레지스터막의 개구부 형상과 정확하게 일치하는 금범프를 형성할 수 있다. 따라서, 측면 및 표면이 평면으로 구성된 각주형(角柱型), 다각주형(多角柱型)의 금범프나 균일지름의 원주형 금범프를 형성할 수 있다.
본 발명의 전해 금도금 욕은 비시안계의 금도금 욕이다. 금원으로서의 아황산금 알칼리염 또는 아황산금 암모늄으로 이루어진 금착염; 상기 금착염의 안정화제로서의 수용성 아민; 미량의 결정 조정제; 및 완충제로 되어 있는 욕에 전도염으로서의 아황산 나트륨과 폴리알킬렌글리콜을 필수성분으로 함유한다. 본 도금 욕은 전도염으로서 아황산 칼륨은 실질적으로 포함하지 않는다.
이하, 본 발명의 전해 금도금 욕의 필수성분에 대하여 성분별로 설명한다.
(1) 아황산금 알칼리염, 아황산금 암모늄(금원)
본 발명에 사용하는 아황산금 알칼리염으로서는 공지의 아황산금 알칼리염을 제약 없이 사용할 수 있다. 아황산금 알칼리염으로서는, 예를 들면 아황산금(I) 나트륨, 아황산금(I) 칼륨 등을 들 수 있다. 이들은 1종을 단독으로, 혹은 2종 이상을 병용해도 괜찮다.
본 발명의 전해 금도금 욕에는 금원으로서 상술한 아황산금 알칼리염 또는 아황산금 암모늄을 배합한다. 이들의 배합량은 금량으로서 통상 1~20g/L, 바람직하게는 8~15g/L이다. 아황산금 알칼리염 또는 아황산금 암모늄의 배합량이 1g/L미만인 경우, 도금 피막의 두께가 불균일하게 될 수 있다. 20g/L를 초과할 경우, 도금 피막의 물성 등에는 문제가 없다. 그러나 제조 비용이 고가로 경제적으로는 불리하게 된다.
(2) 수용성 아민(안정화 제)
수용성 아민으로서는 탄소 수 2 이상, 바람직하게는 탄소 수 2~6의 디아민이 바람직하다. 예를 들면, 수용성 아민으로서는 1, 2－디아미노에탄, 1, 2-디아미노프로판, 1, 6－디아미노헥산 등이 바람직하다. 이들은 1종을 단독으로 배합해도 좋고 2종 이상을 병용해도 좋다.
수용성 아민의 배합량은 통상적으로는 0.1~30g/L이고, 바람직하게는 1~12g/L이다. 수용성 아민의 배합량이 30g/L를 초과하는 경우, 금착염의 안정성이 증대한다. 그러나 도금 피막이 너무 치밀하게 되어 기판 전극과의 접합성이 나빠질 수 있다. 배합량이 0.1g/L미만인 경우는 한계 전류 밀도가 저하하여 탄(burned) 도금의 원인이 될 수 있다.
(3) Tl화합물, Pb화합물, As화합물(결정 조정제)
본 발명의 전해 금도금 욕에 사용하는 결정 조정제로서는, 예를 들면 포름산 탈륨, 마론산 탈륨, 황산 탈륨, 초산 탈륨 등의 Tl화합물； 구연산 납, 초산 납, 알칸 설폰산 납 등의 Pb화합물； 삼산화 이비소 등의 As화합물을 들 수 있다. 이들 Tl화합물, Pb화합물, As화합물은 1종을 단독으로 사용해도 좋고 2종 이상을 조합하여 사용하여도 괜찮다.
결정 조정제의 배합량은 본 발명의 목적을 벗어나지 않는 범위에서 적당히 설정할 수 있다. 결정 조정제의 배합량은 금속 농도로서 통상 0.1~100mg/L, 바람직하게는 0.5~50mg/L, 특히 바람직하게는 3~25mg/L이다. 결정 조정제의 배합량이 0.1mg/L 미만이면 도금 부착성, 도금 욕 안정성 및 내구성이 저하하고 도금 욕의 성분이 분해될 수 있다. 100mg/L를 초과하면 도금 부착성 불량 및 도금 피막의 외관 얼룩이 생길 수 있다.
(4) 아황산 나트륨(전도염)
본 발명의 전해 금도금 욕에 있어서는 전도염으로서 아황산 나트륨을 사용한다.
아황산 나트륨의 배합량은 통상으로는 5~150g/L이지만, 바람직하게는 50~100g/L, 특히 바람직하게는 60~90g/L이다. 아황산 나트륨의 배합량이 5g/L 미만이면 범프 형상의 부풀어 오름을 충분히 억제하여 범프 표면을 평탄하게 할 수 없다. 또한, 부착 불량, 액 안정성의 저하 및 도금 욕의 분해가 일어날 수 있다. 배합량이 150g/L를 초과하면 한계 전류 밀도가 저하하여 탄 도금이 될 수 있다.
도금 욕에는 전도염으로서 아황산 칼륨, 황산칼륨 등의 칼륨염은 실질적으로 포함되지 않는다. 도금 욕에 포함되는 칼륨은 금원(金源)인 아황산금 칼륨에 의한 것으로 한정된다.
(5) 완충제
본 발명에 사용하는 완충제로서는 통상적으로 전해 금도금 욕에 사용되는 것이라면 특별히 한정할 필요는 없다. 예를 들면, 인산염, 붕산염 등의 무기산염, 구연산염, 프탈산염, 에틸렌디아민 사초산염 등의 유기산(카르본산, 히드록시 카르본산) 염 등을 사용할 수 있다.
비시안계 전해 금도금 욕에서의 완충제의 배합량으로서는 통상적으로 1~30g/L이다. 배합량은 바람직하게는 2~15g/L이고, 특히 바람직하게는 2~10g/L이다. 완충제의 배합량이 1g/L미만인 경우, pH가 저하하여 욕의 안정성이 나빠지고 도금 욕 성분의 분해가 일어날 수 있다. 30g/L를 초과하면 한계 전류 밀도가 저하하여 탄 도금이 될 수 있다.
(6) 폴리알킬렌글리콜
본 발명의 비시안계 전해 금도금 욕에 배합하는 폴리알킬렌글리콜로서는 폴리에틸렌글리콜, 폴리프로필렌글리콜 등을 들 수 있다.
폴리알킬렌글리콜의 배합량으로서는 통상적으로 0.01~10 mg/L이고, 바람직하게는 0.1~5.0mg/L이며, 특히 바람직하게는 0.5~1.0mg/L이다.
폴리알킬렌글리콜의 배합량이 0.01mg/L보다 적은 경우에는 열처리 후의 범프의 경도는 30~60 HV이나, 범프 표면이 평탄한 형상이 될 수 없다. 배합량이 10 mg/L를 초과하는 경우에는 열처리 후의 범프의 경도는 60 HV이상이 되어 기판 전극과 접합할 경우에 적합한 경도를 얻을 수 없다.
폴리알킬렌글리콜의 분자량은 2000~6000이며 2500~5000이 바람직하다.
폴리알킬렌글리콜의 분자량이 많아질수록 열처리 후의 금범프의 경도는 높아지는 경향이 있다. 또, 배합량을 많이 하면 많이 한 만큼 범프의 경도가 세질 수 있다. 따라서, 폴리알킬렌글리콜의 분자량, 배합량을 조정함으로써 후술하는 열처리 후의 범프의 경도를 30~60 HV로 할 수 있다.
분자량이 6000을 초과하는 폴리알킬렌글리콜을 사용하게 되면 열처리 후의 피막 경도를 60 HV 이하로 하기 위해서는 배합량을 0.1mg/L미만으로 할 필요가 있다. 이와 같은 저 배합량의 농도 관리는 까다롭고 실용적이지 못하다. 분자량이 2000 미만의 경우는 범프 표면의 형상은 평탄해 질 수 없다.
상술한 바와 같이, 일반적으로 폴리알킬렌글리콜의 배합량을 많이 하면 할수록 얻어지는 범프의 경도는 높아진다. 또, 아황산 나트륨을 배합한 상태에서 폴리알킬렌글리콜을 배합하지 않는 경우는 범프 표면의 고저 차가 커진다.
아황산 나트륨과 폴리알킬렌글리콜을 양쪽 모두 부가할 경우에만 범프 표면의 고저 차가 낮아지고 범프 경도가 바람직한 값으로 된다.
본 발명의 비시안계 전해 금도금 욕에는 본 발명의 목적을 벗어나지 않는 범위에서 pH 조정제 등의 다른 성분을 적당히 사용하여도 좋다.
pH 조정제로서는, 예를 들면 산으로서 황산, 아황산 수, 인산 등, 알칼리로서 수산화 나트륨, 암모니아수 등을 들 수 있다.
본 발명의 비시안계 전해 금도금 욕을 이용하여 반도체 웨이퍼에 형성된 회로에 범프를 형성할 때에는 공지된 방법으로 도금을 수행하면 된다. 예를 들면, 회로층을 형성한 반도체 웨이퍼에 UBM층으로서 TiW 스퍼터막, 그 위에 Au 스퍼터막 등을 형성한 후, UBM층 상에 마스크 재를 이용하여 마스킹을 실시한다. 그 후, 웨이퍼를 피 도금물로 하는 전해 금도금을 수행한다. 그 다음에 마스크 재를 용제에 용해하여 제거한다. 그 후, 금범프로 피복되어 있는 UBM층 부분 이외의 부분인 UBM층을 식각 으로 제거한다. 마지막으로 금범프가 형성된 웨이퍼의 열처리를 수행한다.
마스크 재로는 노볼락계 포지티브형 포토레지스트 등을 사용할 수 있다. 시판 품으로서는, 예를 들면 LA－900, HA－900(이상, 토쿄 오카 공업주식회사 제품) 등을 들 수 있다.
도금온도는 통상적으로 40~70℃이지만, 바람직하게는 50~65℃이다. 도금 욕 온도가 40~70℃ 범위 이외인 경우는 도금 피막이 석출되기 어려워지거나 도금 욕이 불안정해져 도금 욕 성분의 분해가 일어날 수 있다.
도금할 때의 설정 전류 밀도는 도금액의 조성, 온도 등에 따라 적절한 전류 밀도 범위가 달라서 일의적으로 결정하기는 어렵지만 금 농도가 8~15g/L, 60℃의 도금 욕 온도 조건하에서 통상적으로는 2.0A/dm2이하이고 바람직하게는 0.2~1.2A/dm2이다. 설정 전류 밀도가 상기 범위를 벗어나면 작업성이 나빠지는 경우나, 도금 피막 외관이나 도금 피막 특성에 이상이 생기는 경우나, 또는 현저하게 도금 욕이 불안정해져 도금 욕 성분의 분해가 발생하는 경우 등이 있다.
도금 욕의 pH로서는, 통상적으로는 7.0 이상이고 바람직하게는 7.2~10.0이다. 도금 욕의 pH가 7.0 미만이면 현저하게 도금 욕이 불안정해져 도금 욕의 분해를 일으킬 수 있다. 도금 욕의 pH가 10.0 이상이면 마스크 재가 용해하여 원하는 금범프 등을 형성할 수 없는 경우가 있다.
금범프의 열처리 온도는 200~400℃이고 바람직하게는 200~300℃이다. 열처리 시간은 5분 이상이지만, 바람직하게는 30~60분이다. 열처리는 열처리에 필요한 시간, 챔버 내부를 설정 온도로 유지할 수 있는 파인 오븐 등을 이용하여 실시한다.
본 발명의 비시안계 전해 금도금 욕은 금원 및 도금 욕을 구성하는 그 밖의 성분을 보충 관리함으로써 2회 이상 사용할 수 있다. 여기서, 도금 욕 중의 금량을 전부 도금에 소비하였을 경우를 1회로 정의한다.
본 발명의 비시안계 전해 금도금 욕은 소지(素地)가 메탈라이즈 되어 도전성이 높은 것이라면 어떠한 피 도금물에라도 도금할 수 있다. 노볼락계 포지티브형 포토레지스트를 마스크 재로 사용하여 패터닝 한 실리콘 웨이퍼의 회로 상이나, Ga/As웨이퍼 등 화합물 웨이퍼의 회로 상에 범프를 형성할 때에 매우 적합하게 사용할 수 있다.
　도 1은, 본 발명의 금도금 욕을 사용하여 반도체 웨이퍼 상에 금범프를 형성할 경우의 일례를 나타낸 설명도이다. 도 1중, 1은 반도체 웨이퍼, 1＇은 반도체 웨이퍼의 표면에 형성된 집적회로를 포함하는 회로층, 2는 Al전극, 3은 패시베이션막, 3 a는 패시베이션막의 개구부, 4는 TiW 스퍼터막, 5는 금 스퍼터막, 6은 TiW 스퍼터막(4)과 금 스퍼터막(5)으로 이루어진 UBM층, 7은 금범프, 7＇은 금범프(7)의 표면, 8은 레지스터막, 8 a는 레지스터막의 개구부이다. 금범프의 표면(7＇)은 평탄하게 형성되어 있고 그 중앙부(7＇a)와 레지스터막에 접하는 주연부(7＇b)의 고저차(웨이퍼(1)의 표면으로부터의 거리 차)는 2㎛ 이내이고, 바람직하게는 1.95㎛ 이내이며, 더욱 바람직하게는 1.9㎛ 이내이며, 특히 바람직하게는 1.8㎛ 이내이다.
도 2는, 도 1에 나타낸 구조를 가지는 반도체칩을 기판에 부착한 상태의 일례를 나타낸 단면도이다. 도 2에서는 기판으로서 TAB 필름을 사용하고 있다. 도 2에서는 도 1과 동일한 부분에는 동일한 부호를 붙이고 그 설명은 생략한다.
TAB 필름(10)에는 필름을 두께 방향으로 관통하는 디바이스 홀(12)이 형성되어 있다. TAB 필름(10)의 일면(본 도면에서는 표면)에는 기판 배선인 동 배선(14)이 형성되어 있다. 동 배선(14)의 일부분은 TAB 필름(10) 표면(상면)에서 디바이스 홀(12) 내로 돌출한 플라잉 리드(16a)를 형성하고 있다. 플라잉 리드(16a)는 주석 도금(15)으로 피복되어 있다. 주석 도금으로 피복된 플라잉 리드(16a)에 의하여 기판 전극(16)이 형성되어 있다. 한편, 디바이스 홀(12) 내에서는 반도체칩(18)이 TAB 필름(10)의 하면에서 상면을 향하여 삽입된다. 반도체칩(18)의 상면에는 금범프(7)가 형성되어 있다. 기판 전극(16)과 금범프(7)는 금-주석의 공정(共晶)으로 이루어진 접합부(20)에 의하여 접속되어 있다. 디바이스 홀(12)의 공극에는 봉지재료(22)가 주입되고 TAB 필름(10), 동 배선(14), 반도체칩(18)은 봉지재료(22)에 의하여 봉지 된다.
TAB 필름(10)의 재질로서는 폴리이미드를 들 수 있다. 봉지재료(22)로서는 반도체칩의 봉지에 사용되는 공지의 수지를 예시할 수 있다.
TAB 필름(10)에의 반도체칩(18)의 부착방법은 다음과 같다.
우선, TAB 필름(10)에 디바이스 홀(12)을 형성한다. 그 다음에 공지의 방법으로, 예를 들면 동박(銅箔)을 TAB 필름(10)에 부착한 후, 식각 함으로써 기판 필름(10)상에 동 배선(14)을 형성한다. 동 배선(14)의 플라잉 리드(16a)에 주석 도금을 수행한 후, 반도체칩(18)의 금범프와 기판 필름 전극의 주석 도금 피막(15)을 열 압착 또는 초음파 처리함으로써 공정(共晶)을 형성시킨다. 이러한 조작에 의하여 금범프와 전극은 접합 된다. 마지막으로 디바이스 홀(12)에 봉지재료를 주입하고 기판 필름(10), 동 배선(14), 반도체칩(18)을 봉지 한다.
상기 설명은 기판 전극(16)이 주석으로 도금된 경우에 대한 설명이다. 기판 전극(16)이 금으로 도금된 경우에 있어서도 동일한 방법으로 반도체칩(18)을 TAB 필름(10)에 부착할 수 있다.
또, 상기 설명은 TAB 필름(10)에 디바이스 홀(12)을 형성하고 그 중에 반도체칩(18)을 삽입하는 경우에 대하여 설명했다. 그러나 디바이스 홀(12)을 형성하지 않고 필름(10)상에 형성된 동 배선(14)이 가지는 기판 전극(16)에 반도체칩(18)을 부착하는 경우에 있어서도 동일하게 반도체칩(18)을 TAB 필름(10)에 부착할 수 있다.
또한, 상기 설명에서는 기판으로서 TAB 필름을 사용하는 경우에 대해 설명하였지만, TAB 필름을 대신하여 다른 플렉서블 기판이나 경질 프린트 배선 기판을 사 용하는 것도 가능하다.
(실시예)
실시예 1~9, 비교예 1~8
표 1, 2에 표시한 배합의 비시안계 전해 금도금 욕을 조정하였다. 각 원료의 배합농도의 단위는 특별히 거론하지 않는 이상 g/L이다. 단, Na3Au(SO3)2 는 Au량, Na2SO3, K2SO3는 SO3량에 대한 농도를 나타내고 있다.
피 도금물로서 노볼락계 포지티브형 포토레지스트로 패터닝 된 범프 개구부를 구비하는 실리콘 웨이퍼(소지 단면 조성은 금스퍼터막/TIW/SiO2)를 사용하였다. 조정한 비시안계 전해 금도금 욕 1L중에 피 도금물을 침지하고 통전(通電)함으로써, 18㎛의 막 두께를 가지는 도금 피막을 형성하였다. 또한, 일정한 도금 조작 조건하에서 비시안계 전해 금도금 욕의 전류 효율은 통상적으로 100%이다.
소정 막 두께를 가지는 피막을 형성한 후, 마스크 재를 제거했다. 형성된 범프의 형상, 욕 안정성, 도금 피막 외관, 피막 경도(미열처리 및 300℃×30분 열처리 후), 요소계 에천트를 이용한 Au 스퍼터막의 박리에 수반하는 Au범프의 균일 식각성에 대하여 다음과 같은 방법 및 기준으로 평가를 수행했다. 그 결과를 표 1, 2에 동시에 표시한다.
〔범프 형상의 평가(㎛)〕
도 1에 나타낸 바와 같이, 실리콘 웨이퍼 상에 노볼락계 포지티브형 포토레지스트를 사용하여 장변 20~100㎛, 단변 20~100㎛의 직사각형 모양의 개구부를 패 터닝했다. 전해 금도금 욕을 이용하여 상기 패터닝 한 실리콘 웨이퍼에 도금을 실행한 후, 노볼락계 포지티브형 포토레지스트를 메틸에틸케톤을 사용하여 용해했다. 얻어진 범프의 형상을 레이저식 형상 측정 장치를 이용하여 계측했다. 단, 형상의 평가치로서 범프 표면의 고저 차를 이용했다. 즉, 범프 표면의 최상점과 표면 주연부의 최하점과의 차이를 계측하여 평탄함의 지표로 하였다.
평가는 형상의 측정 결과(고저 차)로,
2.0㎛보다 크다：×
2.0㎛ 이하：○
로 하였다.
〔욕 안정성〕
피도금물에 도금을 한 후, 도금 욕의 모습을 관찰하여 아래와 같은 기준으로 평가했다.
분해：도금 욕 중의 성분이 분해됐다.
×：도금 욕 중에 금 침전이 육안으로 확인할 수 있는 레벨로 관찰되었다.
△：도금 욕 중에 금 침전이 약간 확인되었다. 0.2㎛ 멤블레인 필터로 여과하여 관찰할 수 있는 레벨이었다.
○：도금 욕 중에 금 침전이 관찰되지 않았다.
〔범프 외관〕
피 도금물에 형성된 금범프의 표면 외관을 관찰하여 다음과 같은 기준으로 평가했다.
×：색조가 붉고 덴드라이트 모양의 석출이 나타나고 얼룩이 있으며 또는 탄 것이 발견된다.
△：이상 석출은 없지만 광택 외관이다.
○：색조가 레몬 옐로우이며 무~반 광택 균일 외관이다.
〔범프 경도(빅커스 경도；HV)〕
피 도금물상에 형성된 범프의 경도(미열처리 및 300℃, 30분 열처리 후)를 비스커스 경도계로 측정했다.
통상적인 범프 도금 용도에 있어서 구할 수 있는 특성으로서는 어닐링 후의 범프 경도가 60 HV이하이다. 단, 측정조건은 측정 압자를 245.2mN(25 gf) 하중으로 10초간 유지하고 다음과 같은 기준으로 평가했다.
미열처리 (HV)
×：90 HV미만
○：90 HV이상 150 HV이하
300℃ 처리 후 (HV)
×：60 HV보다 크다.
○：30 HV이상 60 HV이하
　〔요소계 에천트에 의한 Au범프의 균일 식각성〕
상온에서 충분히 교반한 요소계 에천트 안에 피도금물을 90초 침지했다. 알코올계 린스 액을 이용하여 비 도금물을 모두 세척한 후, 건조 공기를 분사하여 건조시켰다. 그 다음, 금속 현미경을 이용하여 50~150배의 배율로 피 도금물 상에 형 성된 모든 범프의 표면 형태를 관찰하여 다음과 같은 기준으로 평가했다.
×：50% 이상의 범프 표면에 「얼룩」이 관찰된다.
△：일부 한정된 영역의 범프 표면에 「얼룩」이 관찰된다.
○：피 도금물 상의 모든 범프 표면에 「얼룩」이 관찰되지 않는다.
여기서, 「얼룩」이란 식각시에 선택적으로 용해된 부분과 용해되지 않은 부분이 혼재한 상태를 가리킨다.
　〔종합 평가〕
상기의 각 평가 결과에서 다음과 같은 기준으로 평가했다.
○：형성된 범프 및 도금 처리 후의 비시안계 전해 금도금 욕에 관한 상기 평가 결과가 전부 양호한 결과였다.
△：형성된 범프 및 도금 처리 후의 비시안계 전해 금도금 욕에 관한 상기 평가 결과가 양호한 결과였다.
×：형성된 범프 및 도금 처리 후의 비시안계 전해 금도금 욕에 관한 상기 평가 결과에 바람직하지 않은 결과가 포함되었다.
실시예 15
금원으로서 아황산금 암모늄을 사용한 이외에는 실시예 1과 동일하게 조작했다. 결과는 실시예 1과 동일했다.
실시예 16
평균 분자량 3000의 폴리에틸렌글리콜을 이용한 이외에는 실시예 2와 동일하게 조작했다. 결과는 실시예 2와 동일했다.
실시예
1 2 3 4 5 6 7 8 9
도금조건 　도금온도(℃) 　전류밀도(A/dm2) 　도금시간(min.) 60 0.6 48 62 0.6 48 58 0.6 48 60 0.5 57 60 0.7 41 60 0.6 48 60 0.6 48 60 0.6 48 60 0.6 48
배합농도 (g/L) Na2Au(SO3)2 as Au Na2SO3 as SO3 1,2-디아미노에탄 인산 1 나트륨 Tl (mg/L) 폴리에틸렌글리콜 A (mg/L) 폴리에틸렌글리콜 B (mg/L) 폴리에틸렌글리콜 C (mg/L) 10 45 4 5 15 － 0.1 － 10 45 4 5 15 － 0.1 － 10 45 4 5 15 － 0.1 － 10 45 4 5 15 － 0.1 － 10 45 4 5 15 － 0.1 － 10 45 4 5 15 － 1.0 － 10 45 4 5 15 － 0.01 － 10 45 4 5 15 － － 0.01 10 45 4 5 15 － － 0.1
범프 고저차(㎛) 범프 고저차 평가 욕 안정성 범프 외관 범프 경도 　미열처리 (HV) 　300℃ 처리 후 (HV) 식각성 1.71 ○ ○ ○ ○ ○ ○ 1.78 ○ ○ ○ ○ ○ ○ 1.72 ○ ○ ○ ○ ○ ○ 1.74 ○ ○ ○ ○ ○ ○ 1.61 ○ ○ ○ ○ ○ ○ 1.88 ○ ○ ○ ○ ○ ○ 1.92 ○ ○ ○ ○ ○ ○ 1.58 ○ ○ ○ ○ ○ ○ 1.69 ○ ○ ○ ○ ○ ○
종합 평가 ○ ○ ○ ○ ○ ○ ○ ○ ○
실시예
10 11 12 13
도금조건 　도금온도(℃) 　전류밀도(A/dm2) 　도금시간(min.) 60 0.6 48 62 0.6 48 58 0.6 48 60 0.5 57
배합농도 (g/L) Na2Au(SO3)2 as Au Na2SO3 as SO3 1,2-디아미노에탄 인산 1 나트륨 Tl (mg/L) 폴리에틸렌 글리콜 A (mg/L) 폴리에틸렌 글리콜 B (mg/L) 폴리에틸렌 글리콜 C (mg/L) 5 45 4 5 15 － 0.1 － 10 45 4 5 15 － 5 － 10 10 5 15 － － 0.1 － 10 120 4 5 15 － 0.1 －
범프 고저차(㎛) 범프 고저차 평가 욕 안정성 범프 외관 범프 경도 　미열처리 (HV) 　300℃ 처리 후 (HV) 식각성 1.82 ○ ○ ○ ○ ○ ○ 1.89 ○ ○ ○ ○ ○ ○ 1.92 ○ ○ ○ ○ ○ ○ 1.85 ○ ○ ○ ○ ○ ○
종합 평가 ○ ○ ○ ○
비교예
1 2 3 4 5 6 7 8
도금조건 　도금온도(℃) 　전류밀도(A/dm2) 　도금시간(min.) 60 0.6 48 62 0.6 48 58 0.6 48 60 0.5 57 60 0.7 41 60 0.6 48 60 0.5 57 60 0.5 57
배합농도 (g/L) Na2Au(SO3)2 as Au Na2SO3 as SO3 K2SO3 as SO3 1,2-디아미노에탄 인산 1 나트륨 Tl (mg/L) 폴리에틸렌 글리콜 A(mg/L) 폴리에틸렌 글리콜 B(mg/L) 폴리에틸렌 글리콜 C(mg/L) 10 45 - 4 5 15 － － － 10 45 - 4 5 15 － － － 10 45 - 4 5 15 － － － 10 45 - 4 5 15 － － － 10 45 - 4 5 15 － － － 10 45 - 4 5 15 1.0 － － 10 - 75 4 5 15 － 5 － 10 - 75 4 5 15 － － 1.0
범프 고저차(㎛) 범프 고저차 평가 욕 안정성 범프 외관 범프 경도 　미열처리 (HV) 　300℃ 처리 후 (HV) 식각성 2.34 × ○ ○ ○ ○ ○ 2.64 × ○ ○ ○ ○ ○ 2.56 × ○ △ ○ ○ ○ 2.71 × ○ ○ ○ ○ ○ 2.69 × ○ ○ ○ ○ ○ 2.45 × ○ ○ ○ ○ ○ 1.35 ○ ○ ○ ○ × ○ 1.36 ○ ○ ○ ○ × ○
종합 평가 × × × × × × × ×
폴리에틸렌글리콜 A：평균 분자량 400
폴리에틸렌글리콜 B：평균 분자량 2000
폴리에틸렌글리콜 C：평균 분자량 6000
도 1은　본 발명의 금도금 욕을 이용하여 반도체 웨이퍼 상에 금범프를 형성한 경우의 일례를 나타낸 설명도이다.
도 2는 도 1에 나타낸 금범프를 구비한 반도체칩을 TAB 필름에 부착한 상태의 일례를 나타낸 단면도이다.
도 3은　종래의 금도금 욕을 이용하여 반도체 웨이퍼 상에 금범프를 형성한 경우의 일례를 나타낸 설명도이다.
<도면의 주요 부분에 대한 부호의 설명>
1: 반도체 웨이퍼 1': 회로 층
2: Al 전극 3: 패시베이션막
3a: 패시베이션막의 개구부 4: TiW 스패터막
5: 금 스패터막 6: UBM 층
7: 금범프 7＇: 금범프의 표면
8: 레지스터막 8a: 레지스터막의 개구부
10: TAB 기판 12: 디바이스 홀
14: 동 배선 15: 주석 도금 피막
16: 기판 전극 16a: 플라잉 리드
18: 반도체칩 20: 접합부
22: 봉지재

Claims (4)

  1. 금원으로서의 아황산금 알칼리염 또는 아황산금 암모늄; 도금 욕의 안정화제로서의 수용성 아민; 결정 조정제; 아황산 나트륨으로 이루어진 전도염 5~150g/L; 완충제; 및 분자량 2000~6000의 폴리알킬렌글리콜 0.01~10mg/L을 함유하는 것을 특징으로 하는 범프 형성용 비시안계 전해 금도금 욕.
  2. 제 1항에 있어서,
    결정 조정제가 Tl화합물, Pb화합물 또는 As화합물이고 상기 결정 조정제를 금속 농도로서 0.1~100mg/L을 함유하는 특징으로 하는 범프 형성용 비시안계 전해 금도금 욕.
  3. 회로가 형성된 반도체 웨이퍼의 회로 형성 면에 범프 형성용의 패터닝을 실시하고, 이어서 제 1항 또는 제 2항에 기재된 범프 형성용 비시안계 전해 금도금 욕을 이용하여 전해 금도금을 수행하는 것으로서 회로에 범프를 형성하고 그 다음 형성된 범프를 200~400℃에서 5분 이상 열처리하는 것을 특징으로 하는 경도 30~60 HV, 표면의 고저 차가 2㎛ 이하인 범프의 형성방법.
  4. 기판상에 형성된 기판 배선이 구비하는 주석 도금 또는 금 도금된 기판 전극과 제 3항에 기재된 범프 형성방법에 의하여 반도체 웨이퍼 상에 형성된 집적회로 의 금범프를 열 압착 또는 초음파를 이용하여 접합하는 접속방법.
KR1020080087260A 2007-09-06 2008-09-04 범프 형성용 비시안계 전해 금도금 욕 및 범프의 형성방법 KR20090026075A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2007-00231591 2007-09-06
JP2007231591A JP2009062584A (ja) 2007-09-06 2007-09-06 バンプ形成用非シアン系電解金めっき浴及びバンプ形成方法

Publications (1)

Publication Number Publication Date
KR20090026075A true KR20090026075A (ko) 2009-03-11

Family

ID=40557431

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080087260A KR20090026075A (ko) 2007-09-06 2008-09-04 범프 형성용 비시안계 전해 금도금 욕 및 범프의 형성방법

Country Status (3)

Country Link
JP (1) JP2009062584A (ko)
KR (1) KR20090026075A (ko)
TW (1) TW200928008A (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5336785B2 (ja) * 2007-08-07 2013-11-06 メタローテクノロジーズジャパン株式会社 バンプ形成用非シアン系電解金めっき浴及びバンプ形成方法
JP2011014607A (ja) * 2009-06-30 2011-01-20 Renesas Electronics Corp 半導体装置の製造方法
JP5629065B2 (ja) * 2009-07-02 2014-11-19 メタローテクノロジーズジャパン株式会社 電極形成用金めっき浴及びそれを用いた電極形成方法
JP2010109328A (ja) * 2009-08-04 2010-05-13 Allied Material Corp 半導体素子搭載部材とそれを用いた半導体装置
JP5620798B2 (ja) * 2010-12-01 2014-11-05 メタローテクノロジーズジャパン株式会社 金バンプ形成用非シアン系電解金めっき浴、及び金バンプ形成方法
JP2012126966A (ja) * 2010-12-16 2012-07-05 Mitomo Semicon Engineering Kk カップ型めっき装置及びめっき方法
CN113832508B (zh) * 2021-09-30 2022-06-03 深圳市联合蓝海黄金材料科技股份有限公司 无氰电镀金镀液及其应用和电镀制金凸块的方法以及金凸块和电子部件
CN113913879B (zh) * 2021-09-30 2022-08-09 深圳市联合蓝海黄金材料科技股份有限公司 无氰电镀金镀液及其应用和电镀制金凸块的方法以及金凸块和电子部件
CN113981495B (zh) * 2021-09-30 2022-05-27 深圳市联合蓝海黄金材料科技股份有限公司 用于晶圆电镀的无氰电镀金液及其应用和晶圆电镀金的方法
JP7017664B1 (ja) * 2021-11-11 2022-02-08 松田産業株式会社 ノーシアン電解金めっき液

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4713289B2 (ja) * 2005-09-30 2011-06-29 エヌ・イーケムキャット株式会社 バンプ形成用非シアン系電解金めっき浴

Also Published As

Publication number Publication date
JP2009062584A (ja) 2009-03-26
TW200928008A (en) 2009-07-01

Similar Documents

Publication Publication Date Title
KR20090026075A (ko) 범프 형성용 비시안계 전해 금도금 욕 및 범프의 형성방법
KR20090014992A (ko) 범프 형성용 비시안계 전해 금 도금욕
KR101344018B1 (ko) 금 범프 또는 금 배선 형성용 비시안계 전해 금 도금욕
KR101223861B1 (ko) 금 범프 또는 금 배선의 형성 방법
US8367939B2 (en) Interconnect substrate, method of manufacturing interconnect substrate and semiconductor device
KR101319745B1 (ko) 범프 형성용 비시안계 전해 금 도금욕
EP2175049A1 (en) Method for improving the adhesion between silver surfaces and resin materials
TWI617707B (zh) 氰系鍍金浴及使用其之凹凸形成方法
JP2020155748A (ja) リードフレーム
KR101783393B1 (ko) 전극 형성용 금도금욕 및 그것을 사용한 전극 형성 방법
CN103290440A (zh) 金凸点形成用非氰系电解镀金浴及金凸点形成方法
JP2009071093A (ja) バンプ及びバンプ形成方法
US20100155260A1 (en) Micro-blasting treatment for lead frames
JP4925792B2 (ja) バンプ形成用非シアン系電解金めっき浴
US6398856B1 (en) Substitutional electroless gold plating solution, electroless gold plating method and semiconductor device
JP5620798B2 (ja) 金バンプ形成用非シアン系電解金めっき浴、及び金バンプ形成方法
JP2013093360A (ja) 半導体チップ搭載用基板及びその製造方法
JP4038917B2 (ja) 無電解金めっき方法
KR20140122296A (ko) 범프 형성용 비시안계 금 도금욕 및 범프의 형성방법
TWI513864B (zh) Preparation method of non - cyanide electrolytic gold plating bath and gold bump for forming gold bump
KR20130095481A (ko) 금 범프 형성용 비시안계 전해 금 도금욕, 및 금 범프 형성 방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid