KR20090021672A

KR20090021672A - 전력 변환기, 이를 포함하는 전력관리 회로 및 전력 변환방법

Info

Publication number: KR20090021672A
Application number: KR1020070086371A
Authority: KR
Inventors: 류지열
Original assignee: 삼성전자주식회사
Priority date: 2007-08-28
Filing date: 2007-08-28
Publication date: 2009-03-04
Also published as: US20090058383A1; TWI467905B; US8022680B2; TW200910746A; KR101366683B1

Abstract

펄스 폭 변조된 게이트 제어신호의 최소 온-시간을 적응적으로 변화시키는 전력 변환기 및 전력변환 방법이 개시된다. 전력 변환기는 제어회로, 파워 스위치 및 필터를 포함한다. 제어회로는 피드백 전압신호에 기초하여 펄스 폭 변조된 게이트 제어신호를 발생시키고, 펄스 폭 변조된 게이트 제어신호의 최소 온-시간을 적응적으로 변화시켜 스위칭 손실을 줄인다. 파워 스위치는 펄스 폭 변조된 게이트 제어신호에 응답하여 인덕터 전류를 발생시킨다. 필터는 인덕터 전류에 응답하여 출력전압을 발생시킨다. 따라서, 전력 변환기는 스위칭 효율이 높다.

전력 변환기, 최소 온-시간, 전력관리 회로

Description

전력 변환기, 이를 포함하는 전력관리 회로 및 전력 변환 방법{POWER CONVERTER, POWER MANAGEMENT CIRCUIT HAVING THE SAME, AND METHOD OF POWER CONVERTING}

본 발명은 전력 변환기 및 이를 포함하는 전력관리 회로(power management circuit)에 관한 것으로, 특히 적응적 최소 온-시간 제어회로를 가지는 전력 변환기, 이를 포함하는 전력관리 회로, 및 전력변환 방법에 관한 것이다.

전력 변환기는 직류 전원전압을 안정화시킨 후, 안정화된 직류 전원전압을 기능회로 블록에 제공한다.

한편, 스위칭 손실을 줄이기 위해 전력 변환기의 최소 온-시간을 설정한다. 도 1은 종래의 전력 변환기의 하나의 예를 나타내며, 미국등록특허 제5,627,459호에 개시되어 있다. 도 1을 참조하면, 전력 변환기는 제어 유닛(11), 스위칭 소자(S1), 최소 온-상태 유지 셋팅 유닛(14), 인덕터(L1), 커패시터들(C1, C2) 및 다이오드들(D1, D2, D3)을 포함한다. 스위칭 소자(S1)가 스위칭 동작을 하면서 직류 입력전압(INPUT)이 출력되고, 인덕터(L1)에 전기 에너지가 발생되며 커패시터(C2)에 전기 에너지가 저장된다. 커패시터(C2)에 충전된 전압이 컨버터 출력전 압(OUTPUT)이다. 제어 유닛(11)은 스위칭 소자(S1)의 온/오프를 제어하고, 최소 온-상태 유지 셋팅 유닛(14)은 스위치 제어신호의 최소 온-시간을 제어한다.

한편, 상기의 구성을 갖는 종래의 전력 변환기에서는 펄스 폭 변조된 게이트 제어신호의 최소 온-시간이 일정한 값으로 미리 설정되어 있다. 입력 전원전압이 낮은 경우에는, 출력전류 즉 인덕터 전류는 낮은 값을 가지며, 스위칭 소자의 스위칭 횟수가 증가하여 시스템의 스위칭 손실이 증가한다. 출력 전류가 낮은 경우에는 최소 온-상태 유지 셋팅 유닛(14)을 사용하여 펄스 폭 변조된 게이트 제어신호의 최소 온-시간을 조절하지만, 이는 상당한 어려움이 따른다.

따라서, 출력 전류가 낮고 입력 전압이 낮을 때 인덕터 전류가 충분히 증가할 수 있도록 펄스 폭 변조된 게이트 제어신호의 최소 온-시간을 조절할 필요가 있다.

본 발명의 목적은 입력 전원전압 또는 컨버터 출력전압에 응답하여 펄스 폭 변조된 게이트 제어신호의 최소 온-시간을 적응적으로 변화시키는 전력 변환기를 제공하는 것이다.

본 발명의 다른 목적은 상기 전력 변환기를 포함하는 전력관리 회로를 제공하는 것이다.

본 발명의 또 다른 목적은 상기 전력 변환기를 포함하는 전력관리 시스템을 제공하는 것이다.

본 발명의 또 다른 목적은 입력 전원전압 또는 컨버터 출력전압에 응답하여 펄스 폭 변조된 게이트 제어신호의 최소 온-시간을 적응적으로 변화시키는 전력변환 방법을 제공하는 것이다.

상기 목적을 달성하기 위하여 본 발명의 하나의 실시형태에 따른 전력 변환기는 제어회로, 파워 스위치 및 필터를 포함한다.

제어회로는 피드백 전압신호에 기초하여 펄스 폭 변조된 게이트 제어신호를 발생시키고, 상기 펄스 폭 변조된 게이트 제어신호의 최소 온-시간을 적응적으로 변화시켜 스위칭 손실을 줄인다. 파워 스위치는 상기 펄스 폭 변조된 게이트 제어신호에 응답하여 인덕터 전류를 발생시킨다. 필터는 인덕터 전류에 응답하여 컨버터 출력전압을 발생시킨다.

본 발명의 하나의 실시예에 의하면, 상기 전력 변환기는 상기 컨버터 출력전압을 분배하고 상기 피드백 전압신호를 발생시키는 피드백 회로를 더 포함할 수 있다.

본 발명의 하나의 실시예에 의하면, 상기 제어회로는 상기 입력 전원전압에 기초하여 상기 펄스 폭 변조된 게이트 제어신호의 최소 온-시간(MINON)을 적응적으로 변화시킬 수 있다.

본 발명의 하나의 실시예에 의하면, 상기 제어회로는 상기 입력 전원전압이 감소할 때 상기 펄스 폭 변조된 게이트 제어신호의 최소 온-시간을 증가시킬 수 있다.

본 발명의 하나의 실시예에 의하면, 상기 제어회로는 적응형 듀티비 오실레이터 및 게이트 드라이버를 포함할 수 있다.

적응형 듀티비 오실레이터는 상기 입력 전원전압에 기초하여 펄스 폭 변조 셋 신호 및 최소 온-시간 제어신호를 발생시킨다. 게이트 드라이버는 펄스 폭 변조 리셋 신호, 상기 펄스 폭 변조 셋 신호 및 상기 최소 온-시간 제어신호에 기초하여 상기 펄스 폭 변조된 게이트 제어신호를 발생시킨다.

본 발명의 하나의 실시예에 의하면, 상기 제어회로는 컨버터 출력전압에 기초하여 상기 게이트 제어신호의 최소 온-시간을 적응적으로 변화시킬 수 있다.

본 발명의 하나의 실시예에 의하면, 상기 제어회로는 상기 컨버터 출력전압이 증가할 때 상기 펄스 폭 변조된 게이트 제어신호의 최소 온-시간(MINON)을 증가시킬 수 있다.

본 발명의 하나의 실시형태에 따른 전력 관리 회로는 제 1 기준전압 발생회로, 리셋 신호 발생회로 및 전력 변환기를 포함한다.

제 1 기준전압 발생회로는 파워 인에이블 신호에 응답하여 제 1 기준전류 및 제 1 기준전압을 발생시킨다. 리셋 신호 발생회로는 상기 파워 인에이블 신호, 상기 제 1 기준전류 및 상기 제 1 기준전압에 응답하여 리셋 신호를 발생시킨다. 전력 변환기는 직류 전원전압을 안정화시키고 컨버터 출력전압을 발생시키며, 상기 컨버터 출력전압의 변화에 기초하여 펄스 폭 변조된 게이트 제어신호를 발생시키고, 상기 펄스 폭 변조된 게이트 제어신호의 최소 온-시간을 적응적으로 변화시킨다.

본 발명의 하나의 실시형태에 따른 전력 관리 시스템은 전력관리 회로 및 적어도 하나의 기능회로를 포함한다.

전력관리 회로는 직류 전원전압을 안정화시켜 컨버터 출력전압을 발생시키며, 상기 컨버터 출력전압의 변화에 기초하여 펄스 폭 변조된 게이트 제어신호를 발생시키고, 상기 펄스 폭 변조된 게이트 제어신호의 최소 온-시간을 적응적으로 변화시키고, 기준전압에 기초하여 리셋 신호를 발생시킨다. 기능회로들 각각은 상기 리셋 신호에 응답하여 직류 출력전압이 정상상태에 도달할 때까지 리셋 상태를 유지하고, 상기 컨버터 출력전압이 정상상태에 도달한 후에는 리셋 상태를 해제하고 상기 컨버터 출력전압에 응답하여 동작한다.

본 발명의 하나의 실시형태에 따른 전력변환 방법은 컨버터 출력전압을 분배하여 피드백 전압신호를 발생시키는 단계, 상기 피드백 전압신호에 기초하여 펄스 폭 변조된 게이트 제어신호를 발생시키는 단계, 상기 펄스 폭 변조된 게이트 제어신호의 최소 온-시간을 적응적으로 변화시키는 단계, 상기 펄스 폭 변조된 게이트 제어신호에 응답하여 출력전류를 발생시키는 단계, 및 상기 출력전류에 응답하여 전기 에너지를 생성하고 컨버터 출력전압을 발생시키는 단계를 포함한다.

상술한 바와 같이, 본 발명의 실시예에 따른 전력 변환기는 입력 전원전압의 변화에 응답하여 적응적으로 펄스 폭 변조신호의 최소 온-시간을 변화시킴으로써 전력 변환기의 효율을 높일 수 있다. 본 발명의 실시예에 따른 전력 변환기는 입력 전원전압이 낮을 때도 파워 스위치의 스위칭 횟수를 줄임으로써 전력 변환기의 스위칭 손실을 줄일 수 있다.

본 발명의 실시예에 따른 전력관리 회로는 단독 집적회로(stand-alone integrated circuit)로 존재할 수도 있고, 반도체 집적회로 특히 시스템 온 칩(SOC) 내에 존재할 수도 있다.

본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 안 된다.

본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.

제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.

어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.

본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.

한편, 어떤 실시예가 달리 구현 가능한 경우에 특정 블록 내에 명기된 기능 또는 동작이 순서도에 명기된 순서와 다르게 일어날 수도 있다. 예를 들어, 연속하는 두 블록이 실제로는 실질적으로 동시에 수행될 수도 있고, 관련된 기능 또는 동작에 따라서는 상기 블록들이 거꾸로 수행될 수도 있다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예들을 설명한다.

도 2는 본 발명의 하나의 실시예에 따른 전력 변환기를 나타내는 회로도이다.

도 2를 참조하면, 전력 변환기(1000)는 제어회로(1100), 파워 스위치(1300), 필터(1500) 및 피드백 회로(1550)를 포함한다.

제어회로(1100)는 피드백 전압신호(VFB) 및 센싱 전류신호(ISEN)에 기초하여 펄스 폭 변조된 게이트 제어신호(VG)를 발생시키고, 펄스 폭 변조된 게이트 제어신 호(VG)의 최소 온-시간(minimum on-time)을 적응적으로 변화시킨다.

센싱 전류신호(ISEN)는 파워 스위치(1300)를 구성하는 MOS 트랜지스터에 흐르는 전류일 수 있다. 파워 스위치(1300)는 펄스 폭 변조된 게이트 제어신호(VG)에 응답하여 입력 전원전압(VIN)을 출력하고 출력전류를 발생시킨다. 출력전류는 인덕터(LS)에 흐르는 전류일 수 있다. 필터(1500)는 인덕터(LS) 및 제 1 커패시터(CS)를 포함하며, 출력전류에 응답하여 전기 에너지를 생성하고, 컨버터 출력전압(VOUT)을 생성한다. 피드백 회로(1550)는 제 1 피드백 저항(RF1) 및 제 2 피드백 저항(RF2)을 포함하며, 컨버터 출력전압(VOUT)을 분배하고 피드백 전압신호(VFB)를 생성한다.

제어회로(1100)는 입력 전원전압(VIN) 또는 컨버터 출력전압(VOUT)에 응답하여 펄스 폭 변조된 게이트 제어신호(VG)의 최소 온-시간을 적응적으로 변화시킨다. 즉, 입력 전원전압(VIN)이 낮은 경우에 파워 스위치(1300)의 스위칭 횟수가 줄어들도록 한다. 따라서, 입력 전원전압(VIN)이 낮은 경우 종래에 증가하였던 스위칭 횟수를 줄임으로써, 전력 변환기(1000)의 스위칭 손실을 줄일 수 있도록 한다.

도 3은 도 2에 도시된 전력변환기(1000)에 포함되어 있는 제어회로(1100)의 하나의 예를 나타내는 회로도이다.

도 3을 참조하면, 제어회로(1100a)는 적응형 듀티비 오실레이터(adaptive duty-ratio oscillator)(1140) 및 게이트 드라이버(1150)를 포함한다.

적응형 듀티비 오실레이터(1140)는 입력 전원전압(VIN)에 기초하여 펄스 폭 변조 셋 신호(PWM_SET) 및 최소 온-시간 제어신호(MINON)를 생성한다. 게이트 드라 이버(1150)는 펄스 폭 변조 리셋 신호(PWM_RES), 펄스 폭 변조 셋 신호(PWM_SET) 및 최소 온-시간 제어신호(MINON)에 기초하여 펄스 폭 변조된 게이트 제어신호(VGP, VGN)를 생성한다.

또한, 제어회로(1100a)는 주파수 보상회로(1110), 전류 검출회로(1120) 및 제 1 비교기(1160)를 포함할 수 있다.

주파수 보상회로(1110)는 제 1 저항(R13), 제 2 저항(R14), 제 2 커패시터(C11) 및 제 1 연산증폭기(1111)를 포함하고, 컨버터 출력전압(도 2의 VOUT)이 분배된 피드백 전압신호(VFB)와 제 1 기준전압(VREF1)을 이용하여 주파수 보상된 피드백 전압신호(VC)를 생성한다. 제 1 연산증폭기(1111)의 비반전 입력단자에는 제 1 기준전압(VREF1)이 인가된다.

전류 검출회로(1120)는 파워 스위치(도 2의 1300)에 흐르는 전류(ISEN)를 검출하여 검출전압 신호(VSEN)를 생성한다. 제 1 비교기(1160)는 주파수 보상된 피드백 전압신호(VC)와 검출전압 신호(VSEN)를 비교하고 펄스폭 변조 리셋신호(PWM_RES)를 생성한다.

또한, 제어회로(1100a)는 제 1 기준전압(VREF1) 및 제 2 기준전압(VREF2)을 발생시키는 기준전압 발생기(1130)를 포함할 수 있다.

도 4는 도 2에 도시된 전력변환기에 포함되어 있는 파워 스위치(1300) 및 필터(1500)의 하나의 예를 나타내는 회로도이다.

파워 스위치(1300)는 P형 파워 MOS 트랜지스터(PMP) 및 N형 파워 MOS 트랜지스터(PMN)를 포함한다. 필터(1500)는 인덕터(LS) 및 제 1 커패시터(CS)를 포함한 다.

도 5는 도 3에 도시된 제어회로의 동작을 나타내는 타이밍도이다.

도 5를 참조하면, 입력 전원전압(VIN)이 낮을 때는 펄스 폭 변조된 게이트 제어신호(VG, PWM)의 펄스 폭이 입력 전원전압(VIN)이 높을 때에 비해 넓음을 알 수 있다. 또한, 입력 전원전압(VIN)이 낮을 때는 인덕터 전류(IL)가 증가하는 구간이 입력 전원전압(VIN)이 높을 때에 비해 넓어지는 것을 알 수 있다. 또한, 입력 전원전압(VIN)이 낮을 때의 피크 인덕터 전류(ILP1)는 입력 전원전압(VIN)이 높을 때의 피크 인덕터 전류(ILP2)에 비해 낮아지는 것을 알 수 있다.

전술한 바와 같이, 종래의 방식에서는, 입력 전원전압(VIN)이 낮은 경우에도 펄스 폭 변조된 게이트 제어신호(VG)의 최소 온-시간을 입력 전원전압(VIN)이 높을 때와 동일하게 하였다.

반면, 본 발명에서는, 입력 전원전압(VIN)이 낮을 때는 펄스 폭 변조된 게이트 제어신호(VG, PWM)의 최소 온-시간을 증가시킴으로써 파워 스위치(도 2의 1300)의 스위칭 횟수를 줄일 수 있도록 하였으며, 이로 인해 전력 변환기는 스위칭 손실을 줄일 수 있다.

도 6은 도 3에 도시된 제어회로(1100a)에 포함되어 있는 적응적 듀티비 오실레이터(1140)의 하나의 예를 나타내는 회로도이다.

도 6을 참조하면, 적응형 듀티비 오실레이터(1140)는 증폭회로, 인버터(1148), 제 3 커패시터(C13), 제 1 PMOS 트랜지스터(MP21), 제 1 NMOS 트랜지스터(MN21), 제 2 비교기(1145) 및 NOR 게이트(1147)를 포함한다. 증폭회로는 제 3 저항(R1), 제 4 저항(R2) 및 제 2 연산증폭기(1143)를 포함한다. 전류원(ICH) 및 제 1 PMOS 트랜지스터(MP21)는 충전회로를 구성하고, 제 1 NMOS 트랜지스터(MN21)는 방전회로를 구성한다.

제 1 PMOS 트랜지스터(MP21)는 반전된 펄스 폭 변조 셋 신호(PWM_SET_B)에 의해 게이트가 제어되며, 소스가 전류원(ICH)의 한 단자에 연결되고, 드레인이 제 2 비교기(1145)의 비반전 입력단자에 연결된다. 제 1 NMOS 트랜지스터(MN21)는 반전된 펄스 폭 변조 셋 신호(PWM_SET_B)에 의해 게이트가 제어되며, 제 3 커패시터(C13)의 양단에 결합되어 있다.

증폭회로는 입력 전원전압(VIN)을 증폭하여 제 3 기준전압(VREF3)을 발생시킨다. 제 2 연산증폭기(1143)의 비반전 입력단자에는 제 2 기준전압(VREF2)이 인가된다. 인버터(1148)는 펄스 폭 변조 셋 신호(PWM_SET)를 반전시켜 반전된 펄스 폭 변조 셋 신호(PWM_SET_B)를 발생시킨다. 제 3 커패시터(C13)는 제 2 비교기(1145)의 비반전 입력단자와 접지전압 사이에 결합되어 있다.

제 1 PMOS 트랜지스터(MP21)는 반전된 펄스 폭 변조 셋 신호(PWM_SET_B)에 응답하여 제 3 커패시터(C13)를 충전한다. 제 1 NMOS 트랜지스터(MN21)는 반전된 펄스 폭 변조 셋 신호(PWM_SET_B)에 응답하여 제 3 커패시터(C13)를 방전시킨다. 제 2 비교기(1145)는 제 3 커패시터(C13)에 충전된 전압(VCH)과 제 3 기준전압(VREF3)을 비교하고, 그 결과에 따라 비교전압(VCOM)을 발생시킨다. NOR 게이트(1147)는 비교전압(VCOM)과 반전된 펄스 폭 변조 셋 신호(PWM_SET_B)에 대해 논리 연산을 수행하여 최소 온-시간 제어신호(MINON)를 생성한다.

또한, 적응형 듀티비 오실레이터(1140)는 펄스 폭 변조 셋 신호(PWM_SET)를 발생시키는 오실레이터(1141)를 더 포함할 수 있다.

도 7은 도 6에 도시된 적응적 듀티비 오실레이터(1140)의 동작을 나타내는 타이밍도이다.

도 7을 참조하면, 최소 온-시간 제어신호(MINON)는 반전된 펄스 폭 변조 셋 신호(PWM_SET_B)의 하강 에지(falling edge)와 비교전압(VCOM)의 상승 에지(rising edge) 사이에서 로직"하이" 상태를 유지한다. 따라서, 반전된 펄스 폭 변조 셋 신호(PWM_SET_B)의 하강 에지(falling edge)와 비교전압(VCOM)의 상승 에지(rising edge) 사이의 시간은 펄스 폭 변조된 게이트 제어신호(VG)의 최소 온-시간(ton)이 된다.

도 7을 참조하면, 입력 전원전압(VIN)이 감소함에 따라, 제 3 기준전압(VREF3)은 증가하며, 최소 온-시간 제어신호(MINON)의 펄스 폭은 증가하는 것을 알 수 있다.

도 8은 도 2에 도시된 전력변환기(1000)에 포함되어 있는 제어회로(1100)의 다른 하나의 예를 나타내는 회로도이다.

도 8을 참조하면, 제어회로(1100b)는 적응형 듀티비 오실레이터(1140a) 및 게이트 드라이버(1150)를 포함한다.

적응형 듀티비 오실레이터(1140a)는 주파수 보상된 피드백 전압신호(VC)에 기초하여 펄스 폭 변조 셋 신호(PWM_SET) 및 최소 온-시간 제어신호(MINON)를 생성한다. 주파수 보상된 피드백 전압신호(VC)는 컨버터 출력전압(도 2의 VOUT)에 기초 하여 생성되는 신호이다.

게이트 드라이버(1150)는 펄스 폭 변조 리셋 신호(PWM_RES), 펄스 폭 변조 셋 신호(PWM_SET) 및 최소 온-시간 제어신호(MINON)에 기초하여 펄스 폭 변조된 게이트 제어신호(VGP, VGN)를 생성한다.

제어회로(1100b)는 주파수 보상회로(1110), 전류 검출회로(1120) 및 제 1 비교기(1160)를 포함할 수 있다.

주파수 보상회로(1110)는 제 1 저항(R13), 제 2 저항(R14), 제 2 커패시터(C11) 및 제 1 연산증폭기(1111)를 포함하고, 컨버터 출력전압(도 2의 VOUT)이 분배된 피드백 전압신호(VFB)를 증폭하고 주파수 보상된 피드백 전압신호(VC)를 생성한다. 제 1 연산증폭기(1111)의 비반전 입력단자에는 제 1 기준전압(VREF1)이 인가된다. 전류 검출회로(1120)는 파워 스위치(도 2의 1300)에 흐르는 전류(ISEN)를 검출하여 검출전압 신호(VSEN)를 발생시킨다. 제 1 비교기(1160)는 주파수 보상된 피드백 전압신호(VC)와 검출전압 신호(VSEN)를 비교하여 펄스폭 변조 리셋신호(PWM_RES)를 생성한다.

한편, 제어회로(1100b)는 제 1 기준전압(VREF1) 및 제 2 기준전압(VREF2)을 생성하는 기준전압 발생기(1130)를 더 포함할 수 있다.

도 9는 도 8에 도시된 제어회로(1100b)에 포함되어 있는 적응적 듀티비 오실레이터(1140a)의 하나의 예를 나타내는 회로도이다.

도 9를 참조하면, 적응형 듀티비 오실레이터(1140a)는 도 6에 도시된 적응형 듀티비 오실레이터(1140)의 구성과 동일하다. 그러나, 도 6에 도시된 적응형 듀티 비 오실레이터(1140)와 달리, 도 9에 도시된 적응형 듀티비 오실레이터(1140a)는 주파수 보상된 피드백 전압신호(VC)에 기초하여 최소 온-시간 제어신호(MINON)를 생성한다.

주파수 보상된 피드백 전압신호(VC)는 컨버터 출력전압(도 2의 VOUT)에 기초하여 생성되는 신호이다.

여기서, 제 3 저항(R1), 제 4 저항(R2) 및 제 2 연산증폭기(1143)를 포함하는 증폭회로에는 주파수 보상된 피드백 전압신호(VC)가 인가된다. 증폭회로는 주파수 보상된 피드백 전압신호(VC)를 증폭하여 제 3 기준전압(VREF3)을 생성한다.

도 10은 도 8에 도시된 제어회로(1100b)의 동작을 나타내는 타이밍도이다.

도 10을 참조하면, 최소 온-시간 제어신호(MINON)는 반전된 펄스 폭 변조 셋 신호(PWM_SET_B)의 하강 에지(falling edge)와 비교전압(VCOM)의 상승 에지(rising edge) 사이에서 로직"하이" 상태를 유지한다. 따라서, 반전된 펄스 폭 변조 셋 신호(PWM_SET_B)의 하강 에지(falling edge)와 비교전압(VCOM)의 상승 에지(rising edge) 사이의 시간은 펄스 폭 변조된 게이트 제어신호(VG)의 최소 온-시간(ton)이 된다.

주파수 보상된 피드백 전압신호(VC)는 컨버터 출력전압(도 2의 VOUT)에 기초하여 발생되는 신호이다. 도 10을 참조하면, 컨버터 출력전압(도 2의 VOUT)이 증가함에 따라, 제 3 기준전압(VREF3)은 증가하며, 최소 온-시간 제어신호(MINON)의 펄스 폭은 증가한다. 전력 변환기(1000)의 출력단자에 결합된 부하(load)가 소모하는 전류가 적으면(light load), 컨버터 출력전압(도 2의 VOUT)의 변동 폭은 적게 된 다. 따라서, 전력 변환기(1000)의 출력단자에 결합된 부하가 소모하는 전류가 적으면 파워 스위치(도 2의 1300)의 스위칭 횟수를 감소시킬 수 있다.

도 11은 도 3에 도시된 제어회로(1100a)의 동작을 나타내는 타이밍도로서, 입력 전원전압(VIN)이 고정된 값을 가질 때 최소 온-시간 제어신호(MINON) 및 다른 신호들의 파형을 나타낸다.

도 11을 참조하면, 펄스 폭 변조된 게이트 제어신호(VG, PWM)는 펄스 폭 변조 셋 신호(PWM_SET)에 응답하여 로직 "하이"상태로 천이되고 펄스 폭 변조 리셋 신호(PWM_RES)에 응답하여 로직 "로우"상태로 천이된다. 펄스 폭 변조된 게이트 제어신호(VG, PWM)의 최소 온-시간은 최소 온-시간 제어신호(MINON)에 의해 제어된다.

여기서, VC는 주파수 보상된 피드백 전압신호로서, 도 3에 도시된 주파수 보상회로(1110)의 출력신호이다. VSEN은 검출전압 신호로서, 파워 스위치(도 2의 1300)에 흐르는 전류(ISEN)가 전압으로 변환된 신호이다. IL은 인덕터(도 2의 LS)에 흐르는 전류를 나타내고, VFB는 피드백 전압신호를 나타내며 컨버터 출력전압(VOUT)이 피드백 회로(도 2의 1550)에 의해 분배된 전압이다.

도 12는 도 2에 도시된 전력 변환기(1000)를 포함하는 전력관리 회로(2000)의 하나의 실시예를 나타내는 블록도이다.

도 12를 참조하면, 전력관리 회로(2000)는 밴드 갭 기준전압 발생회로(2100), 리셋 신호 발생회로(2300) 및 전력 변환기(2200)를 포함한다.

밴드 갭 기준전압 발생회로(2100)는 파워 인에이블 신호(P_EN)에 응답하여 밴드 갭 기준전류(ISEN_BG) 및 밴드 갭 기준전압(VBG)을 생성한다. 리셋 신호 발생회로(2300)는 파워 인에이블 신호(P_EN), 밴드 갭 기준전류(ISEN_BG) 및 밴드 갭 기준전압(VBG)에 응답하여 리셋 신호(RESET)를 생성한다. 전력 변환기(2200)는 밴드 갭 기준전압(VBG)에 기초하여 다양한 전압 레벨을 가지는 기준 전압들을 생성시키고, 입력 전원전압(VIN)을 안정화시키고 안정화된 컨버터 출력전압(VOUT)을 생성한다. 또한, 전력 변환기(2200)는 컨버터 출력전압(VOUT)의 변화에 기초하여 펄스 폭 변조된 게이트 제어신호(VG)를 생성하고, 펄스 폭 변조된 게이트 제어신호(VG)의 최소 온-시간을 적응적으로 변화시킨다. 밴드 갭 기준전압 발생회로(2100) 및 리셋 신호 발생회로(2300)는 직류 전원전압(VIN)을 전원전압으로 사용하여 동작할 수 있다.

도 13은 도 12의 전력관리 회로(2000)에 포함되어 있는 밴드 갭 기준전압 발생회로(2100)의 하나의 예를 나타내는 회로도이다.

도 13을 참조하면, 밴드 갭 기준전압 발생 회로(2100)는 스타트-업 회로(start-up circuit)(2110), 제 2 PMOS 트랜지스터(MP1), 제 3 PMOS 트랜지스터(MP2), 제 4 PMOS 트랜지스터(MP3), 제 5 저항(R21), 제 6 저항(R22), 제 7 저항(R23), 제 1 PNP 트랜지스터(Q1), 제 2 PNP 트랜지스터(Q2) 및 연산증폭기(2130)를 포함한다.

스타트-업 회로(2110)는 파워 인에이블 신호(P_EN)에 응답하여 밴드 갭 기준전압 발생 회로(2100)의 동작을 개시시키는 회로이다. 스타트-업 회로(2110)의 출력단자는 연산증폭기(2130)의 반전 입력단자에 결합되어 있다. 연산증폭기(2130)는 부귀환이 정귀환보다 우세하도록 반전 입력단자는 제 5 저항(R21)과 제 1 PNP 트랜지스터(Q1) 사이에, 비반전 입력단자는 제 6 저항(R22)과 제 7 저항(R23) 사이에 결합되어 있다. 상기한 구성에 의해, 밴드 갭 기준전압 발생 회로(2100)는 안정적인 동작이 가능하다.

제 2 내지 제 4 PMOS 트랜지스터(MP1~MP3)의 각 소스는 직류 전원전압(VIN)에 결합되어 있고, 게이트들은 연산증폭기(2130)의 출력단자에 결합되어 있다. 제 5 저항(R21)은 제 3 PMOS 트랜지스터(MP2)의 드레인과 연산증폭기(2130)의 반전 입력단자 사이에 결합되어 있고, 제 6 저항(R22)은 제 4 PMOS 트랜지스터(MP3)의 드레인과 연산증폭기(2130)의 비반전 입력단자 사이에 결합되어 있다. 제 1 PNP 트랜지스터(Q1)의 에미터는 연산증폭기(2130)의 반전 입력단자에 접속되어 있으며, 베이스와 콜렉터는 접지에 접속되어 있다. 제 7 저항(R23)은 연산증폭기(2130)의 비반전 입력단자와 제 1 PNP 트랜지스터(Q1)의 에미터 사이에 결합되어 있다. 제 4 PMOS 트랜지스터(MP3)의 드레인에서 밴드 갭 기준전압(VBG)이 출력되고, 제 2 PMOS 트랜지스터(MP1)의 드레인에서 밴드 갭 기준전류(ISEN_BG)가 출력된다. 밴드 갭 기준전압(VBG)은 약 1.25V의 값을 가진다.

상기의 구성을 갖는 밴드 갭 기준전압 발생 회로(2100)는 이 기술분야의 통상의 지식을 가진자에게 잘 알려져 있으므로 그 상세한 동작 설명은 생략한다.

도 14는 도 12의 전력관리 회로(2000)에 포함되어 있는 리셋 신호 발생회로(2300)의 하나의 예를 나타내는 블록도이다.

도 14를 참조하면, 리셋 신호 발생 회로(2300)는 리셋 인에이블 회로(2310), 리셋 디스에이블 회로(2340) 및 래치 회로(2390)를 포함한다.

리셋 인에이블 회로(2310)는 파워 인에이블 신호(P_EN) 및 밴드 갭 기준전류(ISEN_BG)에 응답하여 리셋 인에이블 신호(RESET_EN)를 생성한다. 리셋 디스에이블 회로(2340)는 밴드 갭 기준전압(VBG) 및 리셋 인에이블 신호(RESET_EN)에 응답하여 리셋 디스에이블 신호(RESET_DIS)를 생성한다. 래치 회로(2390)는 리셋 인에이블 신호(RESET_EN) 및 리셋 디스에이블 신호(RESET_DIS)에 응답하여 리셋 신호(RESET)를 생성한다. 리셋 신호(RESET)는 리셋 인에이블 신호(RESET_EN)에 의해 활성화되고, 리셋 디스에이블 신호(RESET_DIS)에 의해 비활성화된다.

래치 회로(2390)는 RS 플립플롭을 이용하여 구현될 수 있다.

리셋 인에이블 회로(2310)는 레벨 쉬프터(2320) 및 트리거 회로(2330)를 포함한다.

레벨 쉬프터(2320)는 파워 인에이블 신호(P_EN)의 전압 레벨을 바꾸는 기능을 한다. 트리거 회로(2330)는 밴드 갭 기준전류(ISEN_BG) 및 레벨 쉬프터(132)의 출력신호에 응답하여 리셋 인에이블 신호(RESET_EN)를 생성한다.

도 15는 전력관리 회로 및 전력관리 회로의 출력전압과 리셋 신호에 의해 동작하는 반도체 집적회로들로 구성된 전력관리 시스템(3000)을 나타내는 블록도이다.

도 15를 참조하면, 전력관리 시스템(3000)은 인쇄회로 기판(printed circuit board; PCB) 상에 탑재된 전력관리 회로(3100) 및 제 1 내지 제 n 집적회로(3200, 3300, 3400)를 포함한다.

전력관리 회로(3100)는 직류 전원전압(VIN)을 안정화시키고 컨버터 출력전압(VOUT)을 생성하며, 기준전압에 기초하여 리셋 신호(RESET)를 생성한다. 또한, 전력관리 회로(3100)는 컨버터 출력전압(VOUT)에 응답하여 펄스 폭 변조된 게이트 제어신호(VG)를 생성하고, 펄스 폭 변조된 게이트 제어신호(VG)의 최소 온-시간을 적응적으로 변화시킨다.

제 1 내지 제 n 집적회로(3200, 3300, 3400)는 리셋 신호(RESET)에 응답하여 직류 출력전압(VOUT)이 정상상태에 도달할 때까지 리셋 상태를 유지하고, 직류 출력전압(VOUT)이 정상상태에 도달한 후에는 리셋 상태를 해제하고 컨버터 출력전압(VOUT)에 응답하여 동작한다.

도 16은 전력관리 회로와 기능회로 블록을 포함하는 시스템 온 칩(System On Chip; SOC) 및 필터를 포함하는 전력관리 시스템(4000)을 나타내는 회로도이다.

도 16을 참조하면, 전력관리 시스템(4000)은 시스템 온 칩(4100) 및 필터(4200)를 포함한다.

시스템 온 칩(4100)은 전력관리 회로(4110) 및 기능블럭(4120)을 포함하고, 필터(4200)는 인덕터(LS)와 커패시터(CS)를 포함한다.

전력관리 회로(4110)는 펄스폭변조 신호를 생성하고 상기 펄스폭변조 신호에 응답하여 직류 전원전압(VIN)을 제 1 단자에 출력하고, 기준전압에 기초하여 리셋 신호(RESET)를 생성한다.

로우 패스 필터(4200)는 제 1 단자의 전압에 응답하여 안정화된 컨버터 출력전압(VOUT)을 생성한다. 기능블럭(4120)은 리셋 신호(RESET)에 응답하여 직류 출력 전압(VOUT)이 정상상태에 도달할 때까지 리셋 상태를 유지하고, 컨버터 출력전압(VOUT)이 정상상태에 도달한 후에는 리셋 상태를 해제하고 컨버터 출력전압(VOUT)에 응답하여 동작한다.

필터(4200)는 도 16의 예에서처럼 시스템 온 칩(4100) 외부에 존재할 수도 있고, 전력관리 회로(4110) 내부에 포함될 수도 있다.

본 발명은 시스템 온 칩등의 반도체 장치에 전력을 공급하는 전력관리 회로에 적용이 가능하다.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

도 1은 종래의 전력 변환기를 나타내는 회로도이다.

도 3은 도 2에 도시된 전력변환기에 포함되어 있는 제어회로의 하나의 예를 나타내는 회로도이다.

도 4는 도 2에 도시된 전력변환기에 포함되어 있는 파워 스위치 및 필터의 하나의 예를 나타내는 회로도이다.

도 6은 도 3에 도시된 제어회로에 포함되어 있는 적응적 듀티비 오실레이터의 하나의 예를 나타내는 회로도이다.

도 7은 도 6에 도시된 적응적 듀티비 오실레이터의 동작을 나타내는 타이밍도이다.

도 8은 도 2에 도시된 전력변환기에 포함되어 있는 제어회로의 다른 하나의 예를 나타내는 회로도이다.

도 9는 도 8에 도시된 제어회로에 포함되어 있는 적응적 듀티비 오실레이터의 하나의 예를 나타내는 회로도이다.

도 10은 도 8에 도시된 제어회로의 동작을 나타내는 타이밍도이다.

도 11은 도 3에 도시된 제어회로의 동작을 나타내는 타이밍도이다.

도 12는 도 2에 도시된 전력 변환기를 포함하는 전력관리 회로의 하나의 실 시예를 나타내는 블록도이다.

도 13은 도 12의 전력관리 회로에 포함되어 있는 밴드 갭 기준전압 발생회로의 하나의 예를 나타내는 회로도이다.

도 14는 도 12의 전력관리 회로에 포함되어 있는 리셋 신호 발생회로의 하나의 예를 나타내는 블록도이다.

도 15는 전력관리 회로 및 전력관리 회로의 출력전압과 리셋 신호에 의해 동작하는 반도체 집적회로들로 구성된 전력관리 시스템을 나타내는 블록도이다.

도 16은 전력관리 회로와 기능회로 블록을 포함하는 시스템 온 칩 및 필터를 포함하는 전력관리 시스템을 나타내는 회로도이다.

<도면의 주요부분에 대한 부호의 설명>

1000, 2200 : 전력 변환기

1100 : 제어회로

1300 : 파워 스위치

1500, 4200 : 필터

1550 : 피드백 회로

2000 : 전력관리 회로

2100 : 밴드 갭 기준전압 발생회로

2300 : 리셋 신호 발생회로

3000, 4000 : 전력관리 시스템

Claims

피드백 전압신호에 기초하여 펄스 폭 변조된 게이트 제어신호를 발생시키고, 상기 펄스 폭 변조된 게이트 제어신호의 최소 온-시간을 적응적으로 변화시키는 제어회로;

상기 펄스 폭 변조된 게이트 제어신호에 응답하여 인덕터 전류를 발생시키는 파워 스위치; 및

상기 인덕터 전류에 응답하여 컨버터 출력전압을 발생시키는 필터를 포함하는 전력 변환기.
제 1 항에 있어서, 상기 전력 변환기는

상기 컨버터 출력전압을 분배하고 상기 피드백 전압신호를 발생시키는 피드백 회로를 더 포함하는 것을 특징으로 하는 전력 변환기.
제 1 항에 있어서, 상기 제어회로는

상기 입력 전원전압에 기초하여 상기 펄스 폭 변조된 게이트 제어신호의 최소 온-시간(MINON)을 적응적으로 변화시키는 것을 특징으로 하는 전력 변환기.
제 3 항에 있어서, 상기 제어회로는

상기 입력 전원전압이 감소할 때 상기 펄스 폭 변조된 게이트 제어신호의 최 소 온-시간을 증가시키는 것을 특징으로 하는 전력 변환기.
제 3 항에 있어서, 상기 제어회로는

상기 입력 전원전압에 기초하여 펄스 폭 변조 셋 신호 및 최소 온-시간 제어신호를 발생시키는 적응형 듀티비 오실레이터; 및

펄스 폭 변조 리셋 신호, 상기 펄스 폭 변조 셋 신호 및 상기 최소 온-시간 제어신호에 기초하여 상기 펄스 폭 변조된 게이트 제어신호를 발생시키는 게이트 드라이버를 포함하는 것을 특징으로 하는 전력 변환기.
제 5 항에 있어서, 상기 제어회로는

상기 컨버터 출력전압이 분배된 상기 피드백 전압신호를 증폭하고 주파수 보상된 피드백 전압신호를 발생시키는 주파수 보상회로;

상기 파워 스위치에 흐르는 전류를 검출하여 검출전압 신호를 발생시키는 전류 검출회로; 및

상기 주파수 보상된 피드백 전압신호와 상기 검출전압 신호를 비교하고 상기 펄스폭 변조 리셋신호를 발생시키는 비교기를 더 포함하는 것을 특징으로 하는 전력 변환기.
제 5 항에 있어서, 상기 적응형 듀티비 오실레이터는

상기 입력 전원전압을 증폭하여 제 1 기준전압을 발생시키는 증폭회로;

상기 펄스 폭 변조 셋 신호를 반전시키고 반전된 펄스 폭 변조 셋 신호를 발생시키는 인버터;

제 1 노드와 접지전압 사이에 결합되어 있는 커패시터;

상기 반전된 펄스 폭 변조 셋 신호에 응답하여 상기 커패시터를 충전하는 충전회로;

상기 반전된 펄스 폭 변조 셋 신호에 응답하여 상기 커패시터를 방전시키는 방전회로;

상기 제 1 노드의 전압과 상기 제 1 기준전압을 비교하고 비교전압을 발생시키는 비교기; 및

상기 비교전압과 상기 반전된 펄스 폭 변조 셋 신호에 대해 논리 연산을 수행하고 상기 최소 온-시간 제어신호를 발생시키는 논리 게이트를 포함하는 것을 특징으로 하는 전력 변환기.
제 7 항에 있어서,

상기 논리 게이트는 NOR 게이트인 것을 특징으로 하는 전력 변환기.
제 7 항에 있어서, 상기 충전회로는

PMOS 트랜지스터를 포함하는 것을 특징으로 하는 전력 변환기.
제 7 항에 있어서, 상기 방전회로는

NMOS 트랜지스터를 포함하는 것을 특징으로 하는 전력 변환기.
제 6 항에 있어서, 상기 적응형 듀티비 오실레이터는

상기 펄스 폭 변조 셋 신호를 발생시키는 오실레이터를 더 포함하는 것을 특징으로 하는 전력 변환기.
제 1 항에 있어서, 상기 제어회로는

컨버터 출력전압에 기초하여 상기 게이트 제어신호의 최소 온-시간을 적응적으로 변화시키는 것을 특징으로 하는 전력 변환기.
제 12 항에 있어서, 상기 제어회로는

상기 컨버터 출력전압이 증가할 때 상기 펄스 폭 변조된 게이트 제어신호의 최소 온-시간(MINON)을 증가시키는 것을 특징으로 하는 전력 변환기.
제 12 항에 있어서, 상기 제어회로는

주파수 보상된 피드백 전압신호에 기초하여 펄스 폭 변조 셋 신호 및 최소 온-시간 제어신호를 발생시키는 적응형 듀티비 오실레이터; 및

펄스 폭 변조 리셋 신호, 상기 펄스 폭 변조 셋 신호 및 상기 최소 온-시간 제어신호에 기초하여 상기 펄스 폭 변조된 게이트 제어신호를 발생시키는 게이트 드라이버를 포함하는 것을 특징으로 하는 전력 변환기.
제 14 항에 있어서, 상기 제어회로는

상기 컨버터 출력전압이 분배된 상기 피드백 전압신호를 증폭하고 상기 주파수 보상된 피드백 전압신호를 발생시키는 주파수 보상회로;

상기 파워 스위치에 흐르는 전류를 검출하여 검출전압 신호를 발생시키는 전류 검출회로; 및

상기 주파수 보상된 피드백 전압신호와 상기 검출전압 신호를 비교하고 상기 펄스폭 변조 리셋신호를 발생시키는 비교기를 더 포함하는 것을 특징으로 하는 전력 변환기.
제 14 항에 있어서, 상기 적응형 듀티비 오실레이터는

상기 주파수 보상된 피드백 전압신호를 증폭하여 제 1 기준전압을 발생시키는 연산 증폭기;

상기 펄스 폭 변조 셋 신호를 반전시키고 반전된 펄스 폭 변조 셋 신호를 발생시키는 인버터;

제 1 노드와 접지전압 사이에 결합되어 있는 커패시터;

상기 반전된 펄스 폭 변조 셋 신호에 응답하여 상기 커패시터를 충전하는 충전회로;

상기 반전된 펄스 폭 변조 셋 신호에 응답하여 상기 커패시터를 방전시키는 방전회로;

상기 제 1 노드의 전압과 상기 제 1 기준전압을 비교하고 비교전압을 발생시키는 비교기; 및

상기 비교전압과 상기 반전된 펄스 폭 변조에 대해 논리 연산을 수행하고 상기 최소 온-시간 제어신호를 발생시키는 논리 게이트를 포함하는 것을 특징으로 하는 전력 변환기.
제 16 항에 있어서,

상기 논리 게이트는 NOR 게이트인 것을 특징으로 하는 전력 변환기.
제 16 항에 있어서, 상기 충전회로는

PMOS 트랜지스터를 포함하는 것을 특징으로 하는 전력 변환기.
제 16 항에 있어서, 상기 방전회로는

NMOS 트랜지스터를 포함하는 것을 특징으로 하는 전력 변환기.
제 16 항에 있어서, 상기 적응형 듀티비 오실레이터는

상기 펄스 폭 변조 셋 신호를 발생시키는 오실레이터를 더 포함하는 것을 특징으로 하는 전력 변환기.
파워 인에이블 신호에 응답하여 제 1 기준전류 및 제 1 기준전압을 발생시키 는 제 1 기준전압 발생회로;

상기 파워 인에이블 신호, 상기 제 1 기준전류 및 상기 제 1 기준전압에 응답하여 리셋 신호를 발생시키는 리셋 신호 발생회로; 및

직류 전원전압을 안정화시켜 컨버터 출력전압을 발생시키며, 상기 컨버터 출력전압의 변화에 기초하여 펄스 폭 변조된 게이트 제어신호를 발생시키고, 상기 펄스 폭 변조된 게이트 제어신호의 최소 온-시간을 적응적으로 변화시키는 전력 변환기를 포함하는 전력관리 회로.
제 21 항에 있어서, 상기 리셋 신호 발생회로는

상기 파워 인에이블 신호 및 상기 제 1 기준전류에 응답하여 리셋 인에이블 신호를 발생시키는 리셋 인에이블 회로;

상기 제 1 기준전압 및 상기 리셋 인에이블 신호에 응답하여 리셋 디스에이블 신호를 발생시키는 리셋 디스에이블 회로; 및

상기 리셋 인에이블 신호에 응답하여 리셋되고, 상기 리셋 디스에이블 신호에 응답하여 셋되는 래치 회로를 포함하는 것을 특징으로 하는 전력관리 회로.
직류 전원전압을 안정화시켜 컨버터 출력전압을 발생시키며, 상기 컨버터 출력전압의 변화에 기초하여 펄스 폭 변조된 게이트 제어신호를 발생시키고, 상기 펄스 폭 변조된 게이트 제어신호의 최소 온-시간을 적응적으로 변화시키고, 기준전압에 기초하여 리셋 신호를 발생시키는 전력관리 회로; 및

상기 리셋 신호에 응답하여 직류 출력전압이 정상상태에 도달할 때까지 리셋 상태를 유지하고, 상기 컨버터 출력전압이 정상상태에 도달한 후에는 리셋 상태를 해제하고 상기 컨버터 출력전압에 응답하여 동작하는 적어도 하나의 기능회로들을 포함하는 전력관리 시스템.
제 23 항에 있어서,

상기 전력관리 회로 및 상기 기능회로들은 하나의 반도체 집적회로 내에 포함되는 것을 특징으로 하는 전력관리 시스템.
제 23 항에 있어서, 상기 기능회로들은 각각

개별적으로 존재하는 집적회로인 것을 특징으로 하는 전력관리 시스템.
컨버터 출력전압을 분배하여 피드백 전압신호를 발생시키는 단계;

상기 피드백 전압신호에 기초하여 펄스 폭 변조된 게이트 제어신호를 발생시키는 단계;

상기 펄스 폭 변조된 게이트 제어신호의 최소 온-시간을 적응적으로 변화시키는 단계;

상기 펄스 폭 변조된 게이트 제어신호에 응답하여 출력전류를 발생시키는 단계; 및

상기 출력전류에 응답하여 전기 에너지를 생성하고 컨버터 출력전압을 발생 시키는 단계를 포함하는 전력변환 방법.
제 26 항에 있어서, 상기 펄스 폭 변조된 게이트 제어신호의 최소 온-시간은 입력 전원전압에 기초하여 적응적으로 변화되는 것을 특징으로 하는 전력변환 방법.
제 26 항에 있어서, 상기 펄스 폭 변조된 게이트 제어신호의 최소 온-시간은 상기 컨버터 출력전압에 기초하여 적응적으로 변화되는 것을 특징으로 하는 전력변환 방법.
제 26 항에 있어서, 상기 펄스 폭 변조된 게이트 제어신호의 최소 온-시간을 적응적으로 변화시키는 단계는

상기 컨버터 출력전압에 분배하고 분배된 출력전압을 발생시키는 단계; 및

상기 분배된 컨버터 출력전압에 대해 주파수 보상을 수행하는 단계를 포함하는 것을 특징으로 하는 전력변환 방법.