KR20090015783A - 상변화 기억 소자 및 그의 제조방법 - Google Patents

상변화 기억 소자 및 그의 제조방법 Download PDF

Info

Publication number
KR20090015783A
KR20090015783A KR1020080025443A KR20080025443A KR20090015783A KR 20090015783 A KR20090015783 A KR 20090015783A KR 1020080025443 A KR1020080025443 A KR 1020080025443A KR 20080025443 A KR20080025443 A KR 20080025443A KR 20090015783 A KR20090015783 A KR 20090015783A
Authority
KR
South Korea
Prior art keywords
phase change
film
contact hole
memory device
change memory
Prior art date
Application number
KR1020080025443A
Other languages
English (en)
Other versions
KR100967682B1 (ko
Inventor
장헌용
김명섭
도갑석
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to US12/100,536 priority Critical patent/US20090039333A1/en
Publication of KR20090015783A publication Critical patent/KR20090015783A/ko
Application granted granted Critical
Publication of KR100967682B1 publication Critical patent/KR100967682B1/ko
Priority to US13/036,916 priority patent/US8416616B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8413—Electrodes adapted for resistive heating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

상변화 기억 소자 및 그의 제조방법이 개시된다. 개시된 본 발명의 상변화 기억 소자는, 스위칭 소자 상에 형성된 히터로부터 상변화막에 리셋 전류를 전달시키는 열을 빠르게 냉각시키기 위하여 상기 스위칭 소자와 히터 사이에 히트 싱크가 형성된 것을 특징으로 한다.

Description

상변화 기억 소자 및 그의 제조방법{Phase change memory device and method for manufacturing the same}
본 발명은 상변화 기억 소자 및 그 제조방법에 관한 것으로, 보다 상세하게는, 안정적인 리셋 저항을 갖는 고집적화 상변화 기억 소자를 제작할 수 있는 상변화 기억 소자 및 그 제조방법에 관한 것이다.
메모리 소자는 전원이 차단되면 입력된 정보를 잃어버리는 휘발성의 RAM(Random Access Memory) 소자와 전원이 차단되더라도 입력된 정보의 저장 상태를 계속해서 유지하는 ROM(Read Only Memory) 소자로 크게 구분된다. 상기 휘발성의 RAM 소자로는 디램(DRAM) 및 에스램(SRAM)을 들 수 있으며, 상기 비휘발성의 롬 소자로는 EEPROM(Elecrtically Erasable and Programmable ROM)과 같은 플래쉬 메모리(Flash Memory)를 들 수 있다.
그런데, 상기 디램은 잘 알려진 바와 같이 매우 우수한 메모리 소자임에도 불구하고 높은 전하 저장 능력이 요구되고, 이를 위해, 전극 표면적을 증가시켜야만 하므로 고집적화에 어려움이 있다. 또한, 상기 플래쉬 메모리는 두 개의 게이트가 적층된 구조를 갖는 것과 관련해서 전원 전압에 비해 높은 동작 전압이 요구되 고, 이에 따라, 쓰기 및 소거 동작에 필요한 전압을 형성하기 위해 별도의 승압 회로를 필요로 하므로 고집적화에 어려움이 있다.
이에, 상기 비휘발성 메모리 소자의 특성을 가지면서 고집적화를 이룰 수 있고, 또한, 구조가 단순한 새로운 메모리 소자를 개발하기 위한 많은 연구들이 진행되고 있으며, 그 한 예로 최근 상변화 기억 소자(Phase Change Memory Device)가 제안되었다. 상기 상변화 기억 소자는 하부 전극과 상부 전극 사이의 전류 흐름에 따라 상기 전극들 사이에 개재된 상변화막이 결정 상태에서 비정질 상태로 상변화가 일어나는 것으로부터 상기 결정질 상태의 상변화막과 비정질 상태의 상변화막간 저항 차이를 이용하여 셀에 저장된 정보를 판별한다.
자세하게, 상기 상변환 메모리 소자는 인가된 전류에 의해 발생하는 열, 즉, 주울 열에 의해 상변화막이 결정질 상태인 셋(SET) 상태와 비정질 상태인 리셋(RESET) 상태로 상변화하며, 상기 비정질 상태를 갖는 상변화막의 저항이 결정질 상태를 갖는 상변화막의 저항 보다 높다는 것으로부터, 읽기 모드에서 상변화막을 통하여 흐르는 전류를 감지하여 상변환 메모리 셀에 저장된 정보가 논리 '1'인지 또는 논리 '0'인지를 판별하게 된다.
한편, 고집적화 상변화 기억 소자의 개발시 가장 중요한 사항 중의 하나는 프로그래밍 전류를 확보하는 일이며, 상기 프로그래밍 전류를 확보하기 위한 방안의 하나로 스위칭 소자로서 수직형 PN 다이오드를 적용하고 있다.
도 1은 종래의 PN 다이오드를 갖는 상변화 기억 소자를 설명하기 위한 단면도이다.
도시된 바와 같이, 실리콘 기판(100)의 표면 내에 N형 불순물 영역(110)이 형성되어 있으며, 상기 N형 불순물 영역(110) 상에는 PN 다이오드(150)를 구성하도록 N형 불순물 영역(110)과 N형 실리콘막 및 P형 실리콘막의 적층 패턴(140)이 형성되어 있다. 상기 N형 실리콘막과 P형 실리콘막의 적층 패턴(140) 상에는 하부전극의 역할을 하는 히터(170)가 형성되어 있으며, 상기 히터(170) 상에는 상변화막(180)이 형성되어 있다.
이와 같이, 스위칭 소자로서 PN 다이오드를 갖는 상변화 기억 소자는 상기 스위칭 소자로서 씨모스(CMOS) 트랜지스터에 갖는 상변화 기억 소자에 비해 전류 흐름이 높아 프로그래밍 전류를 확보할 수 있으며, 디램 또는 플래쉬 소자에 비해 셀 사이즈를 작게 형성할 수 있다.
한편, 상변화 기억 소자는, 상변화막을 결정질 상태에서 비정질 상태로 상변화시켜서 높은 리셋 저항값을 갖도록 하는 리셋 프로그래밍 진행 시, 상기 상변화막의 용융 및 냉각 과정을 거치게 된다.
그런데, 종래의 상변화 기억 소자는 히터로부터 상변화막에 전달된 리셋 전류에 의한 열이 빠르게 냉각되지 못하고 있는 실정이다. 여기서, 상기 리셋 프로그래밍 시, 상변화막의 빠른 냉각이 이루어지지 못하는 경우, 상변화막의 일부가 비정질과 결정질 사이의 중간 상태의 상(phase)으로 변하여 리셋 저항이 낮아지는 현상이 발생된다.
그러므로, 종래의 상변화 기억 소자는 히터로부터 상변화막에 전달된 열이 빠르게 냉각되지 못함으로써 상변화막이 안정적인 리셋 저항을 갖지 못하는 특성을 나타내며, 그래서, 불량한 센싱 마진 및 낮은 신뢰성을 갖는다.
본 발명의 실시예들은 상변화막에 전달된 리셋 전류에 의한 열이 빠르게 냉각될 수 있도록 한 상변화 기억 소자 및 그 제조방법을 제공한다.
또한, 본 발명의 실시예들은 동작 특성 및 신뢰성을 향상시킨 상변화 기억 소자 및 그의 제조방법을 제공한다.
일 견지에서, 본 발명의 상변화 기억 소자는, 스위칭 소자 상에 형성된 히터로부터 상변화막에 리셋 전류를 전달시키는 열을 빠르게 냉각시키기 위하여 상기 스위칭 소자와 히터 사이에 히트 싱크가 형성된 것을 특징으로 한다.
상기 스위칭 소자는 PN 다이오드로 이루어진다.
상기 히터는 TiW막, TiAlN막 및 TiN막 중 어느 하나로 이루어진다.
상기 히트 싱크는 텅스텐 또는 텅스텐 실리사이드로 이루어진다.
또한, 일 견지에서, 본 발명의 상변화 기억 소자는, 바 타입의 액티브 영역을 가지며, 상기 액티브 영역 표면 내에 N형 불순물 영역이 구비된 실리콘 기판; 상기 N형 불순물 영역을 포함한 실리콘 기판 상에 형성되며, 제1폭을 갖는 제1콘택홀들과 상기 제1콘택홀들의 일측 및 타측에 배치된 상기 제1폭 보다 큰 제2폭을 갖는 제2콘택홀들이 구비된 제1절연막; 상기 제1콘택홀 내에 리세스되게 형성된 PN 다이오드; 상기 제1콘택홀을 매립하도록 상기 제1콘택홀 내의 PN 다이오드 상에 형 성된 히트 싱크; 상기 제2콘택홀을 매립하도록 형성된 콘택플러그; 상기 히트 싱크 및 콘택플러그를 포함한 제1절연막 상에 형성되며, 상기 히트 싱크를 노출시키는 제3콘택홀이 구비된 제2절연막; 상기 제3콘택홀 내에 형성된 히터; 및 상기 히터와 콘택되도록 형성된 상변화막과 상부전극의 적층 패턴;을 포함한다.
상기 제1콘택홀은 100∼1000Å의 폭을 갖는다.
상기 제1콘택홀들은 10∼2000Å의 간격을 갖는다.
상기 제1콘택홀은 2의 배수로 그룹지어 구비된다.
상기 PN 다이오드는 상기 N형 불순물 영역 상에 차례로 형성된 N형 실리콘막과 P형 실리콘막의 적층 패턴으로 이루어진다.
상기 N형 실리콘막은 N형 불순물 영역 보다 낮은 농도를 갖는다.
상기 P형 실리콘막은 상기 N형 실리콘막 보다 높은 농도를 갖는다.
상기 N형 실리콘막은 1ⅹ1018~1ⅹ1020 이온/㎤의 농도를 가지며, 상기 P형 실리콘막은 1ⅹ1019~1ⅹ1022 이온/㎤의 농도를 갖는다.
상기 PN 다이오드는 상기 제1콘택홀 상부로부터 100∼3000Å 깊이로 리세스 된다.
상기 제1콘택홀 내의 상기 PN 다이오드와 히트 싱크 사이 및 상기 제2콘택홀 내의 상기 N형 불순물 영역과 콘택플러그 사이 각각에 개재된 금속-실리사이드막을 더 포함한다.
상기 금속-실리사이드막은 Co-실리사이드막 또는 Ti-실리사이드막이다.
상기 금속-실리사이드막과 히트 싱크 사이 및 상기 금속-실리사이드막과 콘택플러그 사이 각각에 개재된 베리어막을 더 포함한다.
상기 히트 싱크는 텅스텐 또는 텅스텐 실리사이드로 이루어진다.
상기 제3콘택홀은 100∼1000Å의 폭을 갖는다.
상기 히터는 TiW막, TiAlN막 및 TiN막 중 어느 하나로 이루어진다.
상기 상변화막과 상부전극의 적층 패턴은 상기 액티브 방향과 수직한 방향을 따라 라인 타입으로 이루어진다.
상기 상변화막은 Ge, Sb 및 Te 중 적어도 어느 하나 이상을 포함하는 물질로 이루어진다.
상변화막은 산소, 질소 및 실리콘 중 적어도 어느 하나 이상이 도핑된다.
다른 견지에서, 본 발명에 따른 상변화 기억 소자의 제조방법은, 바 타입의 액티브 영역을 포함하며, 상기 액티브 영역 표면 내에 N형 불순물 영역이 구비된 실리콘 기판 상에 제1절연막을 형성하는 단계; 상기 제1절연막을 식각하여 그룹지게 다수의 제1콘택홀을 형성하는 단계; 상기 제1콘택홀 내에 리세스된 형태로 PN 다이오드를 형성하는 단계; 상기 제1절연막을 식각하여 상기 그룹지어 형성된 제1콘택홀들 사이마다 제2콘택홀을 형성하는 단계; 상기 제1콘택홀 내의 상기 PN 다이오드 상에 히트 싱크를 형성함과 동시에 상기 제2콘택홀 내에 콘택플러그를 형성하는 단계; 상기 히트 싱크 및 콘택플러그를 포함한 제1절연막 상에 상기 히트 싱크를 노출시키는 제3콘택홀이 구비된 제2절연막을 형성하는 단계; 상기 제3콘택홀 내에 히터를 형성하는 단계; 및 상기 히터와 콘택되도록 상변화막과 상부전극의 적층 패턴을 형성하는 단계;를 포함한다.
상기 제1콘택홀은 100∼1000Å의 폭을 갖도록 형성한다.
상기 제1콘택홀은 10∼2000Å의 간격을 갖도록 형성한다.
상기 제1콘택홀은 2의 배수로 그룹지게 형성한다.
상기 제2콘택홀은 상기 제1콘택홀 보다 큰 폭을 갖도록 형성한다.
상기 PN 다이오드는 상기 제1콘택홀 상부로부터 100∼3000Å 리세스되게 형성한다.
상기 PN 다이오드는 N형 실리콘막과 P형 실리콘막의 적층 패턴으로 형성한다.
상기 N형 실리콘막과 P형 실리콘막의 적층 패턴을 형성하는 단계는, 상기 제1콘택홀 내의 N형 불순물 영역 상에 선택적 에피택셜 성장 공정에 따라 리세스된 형태로 N형 실리콘막을 형성하는 단계; 및 상기 N형 실리콘막 상부 부위에 P형 불순물을 이온주입하여 P형 실리콘막을 형성하는 단계;로 구성된다.
상기 N형 실리콘막은 상기 N형 불순물 영역 보다 낮은 농도를 갖도록 형성한다.
상기 N형 실리콘막은 1ⅹ1018~1ⅹ1020 이온/㎤의 농도로 형성한다.
상기 P형 실리콘막은 상기 N형 실리콘막 보다 높은 농도를 갖도록 형성한다.
상기 P형 실리콘막은 1ⅹ1019~1ⅹ1022 이온/㎤의 농도를 갖도록 형성한다.
상기 제2콘택홀을 형성하는 단계 후, 그리고, 상기 히트 싱크와 콘택플러그 를 형성하는 단계 전, 상기 제1콘택홀 내의 PN 다이오드 및 상기 제2콘택홀 저면의 상기 N형 불순물 영역 상에 금속-실리사이드막을 형성하는 단계를 더 포함한다.
상기 금속-실리사이드막은 Co-실리사이드막 또는 Ti-실리사이드막으로 형성한다.
상기 금속-실리사이드막을 형성하는 단계 후, 그리고, 상기 히트 싱크와 콘택플러그를 형성하는 단계 전, 베리어막을 형성하는 단계; 및 상기 베리어막을 어닐링하는 단계;를 더 포함한다.
상기 히트 싱크 및 콘택플러그는 텅스텐 또는 텅스텐 실리사이드로 형성한다.
상기 제3콘택홀은 100∼1000Å의 폭을 갖도록 형성한다.
상기 히터는 TiW막, TiAlN막 및 TiN막 중 어느 하나로 형성한다.
상기 상변화막과 상부전극의 적층 패턴은 상기 액티브 방향과 수직한 방향을 따라 라인 타입으로 형성한다.
상기 상변화막은 Ge, Sb 및 Te 중 적어도 어느 하나 이상을 포함하는 물질로 형성한다.
상변화막은 산소, 질소 및 실리콘 중 적어도 어느 하나 이상을 도핑하여 형성한다.
본 발명은 PN 다이오드와 히터 사이에 히트 싱크를 형성한다. 이에 따라, 본 발명의 상변화 기억 소자는 상기 히트 싱크에 의해 상변화막으로 흘려진 열이 빠르 게 냉각되므로 안정적인 리셋 저항을 가질 수 있으며, 그래서, 향상된 동작 특성 및 신뢰성을 갖는다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
도 2는 본 발명의 실시예에 따른 상변화 기억 소자를 설명하기 위한 단면도이다.
도시된 바와 같이, 바 타입의 액티브 영역을 포함하며, 상기 액티브 영역이 다수의 상변화 셀 영역으로 이루어진 실리콘 기판(200)이 마련되고, 상기 실리콘 기판(200)의 액티브 영역 표면 내에 N형 불순물 영역(210)이 형성되어 있다. 상기 N형 불순물 영역(210)을 포함한 실리콘 기판(200) 상에 제1절연막(221)이 형성되어 있다.
각 상변화 셀 영역의 상기 제1절연막(221) 부분에는 각각 제1콘택홀(231)이 형성되어 있고, 상기 상변화 셀 영역들 외측의 제1절연막(221) 부분에는 상기 실리콘 기판(200) 표면의 상기 N형 불순물 영역(210)을 노출시키는 제2콘택홀(232)이 형성되어 있다. 상기 제2콘택홀(232)은 상기 제1콘택홀(231) 보다 큰 폭을 갖는다.
상기 각 제1콘택홀(231) 내에는 리세스된 형태로 N형 실리콘막(242)과 P형 실리콘막(244)이 적층되어, 상기 N형 불순물 영역(210)과 상기 N형 실리콘막(242) 및 P형 실리콘막(244)으로 구성된 PN 다이오드(250)가 형성되어 있다. 상기 N형 실리콘막(242)은 상기 N형 불순물 영역(210) 보다는 낮은 농도를 갖는다. 상기 P형 실리콘막(244)은 상기 N형 실리콘막(242) 보다 높은 농도를 갖는다.
상기 제1콘택홀(231) 내에 리세스되게 형성된 P형 실리콘막(244) 및 상기 제2콘택홀(232) 저면의 N형 불순물 영역(210) 상에는 금속-실리사이드막(262a, 262b)이 형성되어 있다. 상기 N형 실리콘막(242)과 P형 실리콘막(244)의 적층 패턴과 금속-실리사이드막(262a)이 형성된 제1콘택홀(231)과 상기 금속-실리사이드막(262b)이 형성된 제2콘택홀(232) 내에는 각각 매립된 형태로 베리어막(264)의 개재하에 열 흡수용 박막, 즉, 히트 싱크(266)와 워드라인용의 콘택플러그(268)이 형성되어 있다.
상기 제1콘택홀(231) 내에 형성된 히트 싱크(266)는 본 발명에 따른 상변화 기억 소자의 리셋 프로그래밍 시에 상변화막에 전달된 열을 빠르게 냉각시키는 역할을 수행한다. 상기 콘택플러그(268)를 포함한 상기 히트 싱크(266)는 열전도도가 높은 물질, 바람직하게, 텅스텐 또는 텅스텐 실리사이드로 이루어진다.
상기 히트 싱크(266) 및 콘택플러그(268)를 포함한 제1절연막(221) 상에 히트 싱크들(266)을 각각 노출시키는 다수의 제3콘택홀(233)을 갖는 제2절연막(222)이 형성되어 있다. 상기 각 제3콘택홀(233) 내에는 히터(270)가 형성되어 있다. 상기 히터(270)는 상변화막과 반응성이 낮은 물질, 예를 들어, TiW막, TiAlN막, TiN막 중 어느 하나로 이루어진다. 이러한 히터(270)는 하부전극의 역할을 함과 아울러 전류에 의한 열을 상기 상변화막에 전달하는 역할을 한다.
상기 히터(270) 및 이에 인접한 제2절연막(222) 상에는 상변화막과 상부전극의 적층 패턴(280)이 형성되어 있다. 상기 상변화막은 Ge, Sb 및 Te 중 적어도 어 느 하나 이상을 포함하는 물질로 구성되며, 또한, 산소, 질소 및 실리콘 중 적어도 어느 하나 이상이 도핑된다.
전술한 바와 같은 본 발명의 상변화 기억 소자는 스위칭 소자인 PN 다이오드와 전류에 의한 열을 상변화막에 전달하는 히터 사이에 히트 싱크가 형성된다. 이에 따라, 본 발명의 상변화 기억 소자의 경우, 상변화막을 결정질 상태에서 비정질 상태로 전이시켜서 높은 리셋 저항값을 갖도록 하기 위하여 상기 히터로부터 상변화막에 리셋 전류를 흘려줄 때, 상기 히트 싱크가 상변화막에 전달된 열을 빠르게 냉각시키는 역할을 수행하게 된다.
따라서, 본 발명의 상변화 기억 소자는 상기 히트 싱크에 의해 상변화막으로 흘려진 열이 빠르게 냉각되므로 안정적인 리셋 저항을 가질 수 있으며, 그래서, 동작 특성 및 신뢰성이 향상된다.
도 3a 내지 도 3f는 본 발명의 실시예에 따른 상변화 기억 소자의 제조방법을 설명하기 위한 공정별 단면도이다.
도 3a를 참조하면, 다수의 상변화 셀 영역을 포함하는 바(Bar) 타입의 액티브 영역을 갖는 실리콘 기판(200)이 마련된다. 상기 실리콘 기판(200)의 액티브 영역 표면 내에 N형 불순물 이온주입을 통해 N형 불순물 영역(210)을 형성한다. 상기 N형 불순물 영역(210)은 N형 불순물로서 P 또는 As를 10∼60keV의 에너지로 이온주입하여 형성한다. 상기 N형 불순물 영역(210)이 형성된 실리콘 기판(200) 상에 제1절연막(221)을 형성한다.
상기 제1절연막(221)을 식각하여 각 상변화 셀 영역의 제1절연막(221) 부분 에 각각 제1폭을 갖는 제1콘택홀들(231)을 형성한다. 상기 제1콘택홀들(231)은 100∼1000Å의 폭을 갖도록 형성하며, 그리고, 상기 제1콘택홀들(231)간의 간격은 10∼2000Å 정도로 한다. 상기 제1콘택홀들(231)은 2의 배수 형태로 그룹지게 형성한다. 예를 들어, 상기 제1콘택홀들(221)은 2개, 4개, 또는, 8개, 바람직하게, 4개가 하나의 그룹을 이루도록 형성한다.
도 3b를 참조하면, 상기 제1콘택홀(231)에 의해 노출된 실리콘 기판(200)의 N형 불순물 영역(210) 부분 상에 SEG(Selective Epitaxial Growth) 공정을 통해 N형 실리콘막(242)을 형성한다. 이때, 상기 N형 실리콘막(242)은 상기 제1콘택홀(231)을 완전히 매립하지 않는 두께로, 즉, 상기 제1콘택홀(231) 내에서 리세스된 형태를 갖도록 형성한다. 예를 들어, 상기 N형 실리콘막(242)은 상기 제1콘택홀(231) 상부로부터 100∼3000Å 깊이만큼 리세스되게 형성한다. 상기 N형 실리콘막(242)은 상기 N형 불순물 영역(210) 보다 낮은 농도를 갖도록 형성한다. 예를 들어, 상기 N형 실리콘막(242)은 1ⅹ1018~1ⅹ1020 이온/㎤의 농도를 갖도록 형성한다.
상기 N형 실리콘막(242)에 P형 불순물을 이온주입하여 상기 N형 실리콘막(242)의 상측 부위에 P형 실리콘막(244)을 형성하고, 이를 통해, 상기 N형 불순물 영역(210)과, 상기 상기 N형 실리콘막(242) 및 P형 실리콘막(244)의 적층 패턴으로 구성된 PN 다이오드(250)를 형성한다. 상기 P형 실리콘막(244)은 P형 불순물로서 B 또는 BF2를 10∼50keV의 에너지로 이온주입하여 형성한다. 상기 P형 실리콘막(244)은 상기 N형 실리콘막(242) 보다 높은 도핑 농도를 갖도록 형성한다. 예를 들어, 상기 P형 실리콘막(244)은 1ⅹ1019~1ⅹ1022 이온/㎤의 농도를 갖도록 형성한다.
여기서, 상기 N형 실리콘막(242)이 상기 제1콘택홀(231) 상부로부터 100∼3000Å 깊이만큼 리세스된 형태로 형성되었으므로, 상기 N형 실리콘막(242)과 P형 실리콘막(244)의 적층 패턴 또한 상기 제1콘택홀(231) 상부로부터 100∼3000Å 깊이만큼 리세스된 형태를 갖는다.
도 3c를 참조하면, 상기 제1절연막(221)을 식각하여 상변화 셀 영역의 외측에 실리콘 기판(200)의 N형 불순물 영역(210)을 노출시키는 제2콘택홀(232)을 형성한다. 상기 제2콘택홀(232)은 그룹지어 형성된 제1콘택홀들(231)의 일측 및 타측 부분에, 즉, 제1콘택홀(231) 그룹들 사이마다 각각 형성하며, 상기 제1콘택홀(231)의 제1폭 보다 큰 제2폭을 갖도록 형성한다. 즉, 상기 제2콘택홀(232)은 그룹지어 형성된 상기 N형 실리콘막(242)과 P형 실리콘막(244)의 적층 패턴들 사이에 형성한다.
상기 제2콘택홀(232)이 형성된 실리콘 기판(200)에 대해 실리사이드(silicide) 공정을 수행하여 상기 제1콘택홀 내에 형성된 P형 실리콘막(244)의 상부 표면과 상기 제2콘택홀(232) 저면의 N형 불순물 영역(210) 표면에 각각 금속-실리사이드막(262a, 262b)을 형성한다. 상기 금속-실리사이드막(262a, 262b)은 Co-실리사이드막, 또는, Ti-실리사이드막으로 형성하며, 100~1000Å 두께로 형성한다.
여기서, 상기 P형 실리콘막(244)의 상부 표면에 형성된 금속-실리사이드 막(262a)은 후속에서 형성될 히트 싱크와 상기 P형 실리콘막(244)간 오믹(ohmic) 특성을 향상시키도록 역할하며, 상기 제2콘택홀(232) 저면에 형성된 금속-실리사이드막(262b)은 후속에서 형성될 콘택플러그와 상기 N형 불순물 영역(210)간 오믹 특성을 향상시키도록 형성한다.
도 3d를 참조하면, 상기 금속-실리사이드막(262a, 262b)이 형성된 제1콘택홀(231) 및 제2콘택홀(232)을 포함하여 제1절연막(221) 상에 베리어막(264)을 형성하고, 그런다음, 상기 베리어막(264)을 RTA(Rapid Thermal Annealing) 공정을 통해 어닐링한다. 상기 제1콘택홀(231) 및 제2콘택홀(232)이 매립되도록 상기 열처리된 베리어막(264) 상에 도전막을 형성한 후, 상기 제1절연막(221)이 노출되도록 상기 도전막과 베리어막(264)을 CMP하여 상기 제1콘택홀(231) 내의 베리어막(264) 상에 열 흡수용 박막, 즉, 히트 싱크(266)을 형성함과 동시에 상기 제2콘택홀(232) 내의 베리어막(264) 상에 워드라인용의 콘택플러그(268)를 형성한다.
상기 히트 싱크(266) 및 콘택플러그(268) 물질로는 열전도도가 높은 물질, 바람직하게, 텅스텐 또는 텅스텐 실리사이드를 이용한다. 이러한 히트 싱크(266)는 제조 완료된 본 발명의 상변화 기억 소자에서 리셋 프로그래밍 시에 상변화막에 전달된 열을 빠르게 냉각시키도록 역할한다. 한편, 상기 히트 싱크(266)는 상기 워드라인용의 콘택플러그(268)와 동시에 형성되기 때문에 상기 히트 싱크(266) 형성에 기인하는 전체 공정의 복잡함 및 어려움은 유발되지 않는다.
도 3e를 참조하면, 상기 히트 싱크(266) 및 콘택플러그(268)를 포함하여 상기 제1절연막(221) 상에 질화막 계열의 제2절연막(222)을 증착하고, 상기 제2절연 막(222)을 식각하여 상기 히트 싱크들(266)을 각각 노출시키는 제3콘택홀(233)을 형성한다. 상기 제3콘택홀(233)이 매립되도록 상기 제2절연막(222) 상에 도전막을 증착한 후, 상기 도전막을 에치백 또는 CMP하여 상기 제3콘택홀(233) 내에 하부전극의 역할과 전류에 의한 열을 상변화막에 신뢰성있게 전달하는 역할을 겸하는 히터(270)를 형성한다. 상기 히터(270)는 후속에서 형성될 상변화막과 반응성이 낮은 물질, 예를 들어, TiW막, TiAlN막 및 TiN막 중 어느 하나로 형성한다.
도 3f를 참조하면, 상기 히터(270)를 포함하여 제2절연막(222) 상에 상변화 물질과 상부전극용 도전막을 차례로 증착한 후, 상기 상부전극용 도전막과 상변화 물질을 식각하여 상기 히터(270) 및 이에 인접한 제2절연막(222) 부분 상에 상기 히터(270)와 콘택하는 상변화막과 상부전극의 적층 패턴(280)을 형성한다.
상기 상변화막과 상부전극의 적층 패턴(280)은, 자세하게 도시되지는 않았으나, 상기 바 타입의 액티브 방향과 수직한 방향에 따라 라인 타입으로 형성한다. 상기 상변화막은 Ge, Sb 및 Te 중 적어도 어느 하나 이상을 포함하는 물질로 형성한다. 또한, 상기 상변화막은 상기의 물질에 산소, 질소 및 실리콘 중 적어도 어느 하나 이상이 도핑시켜 형성한다.
여기서, 본 발명의 상변화막은 상기 콘택플러그(268) 형성 이후에 형성될 뿐만 아니라 베리어막(264) 형성 및 RTA 공정 이후에 형성되므로, 통상의 상변화 기억 소자 제조 시에 콘택플러그 형성 공정 및 RTA 공정에 기인하여 상변화막이 받게 되는 써멀 어택은 없으며, 이에 따라, 본 발명의 상변화막은 안정적인 상을 갖도록 형성된다.
이후, 도시하지는 않았으나, 공지된 일련의 후속 공정들을 차례로 진행하여 본 발명의 실시예에 따른 상변화막 기억 소자의 제조를 완성한다.
전술한 바와 같이, 본 발명의 상변화 기억 소자는 PN 다이오드와 히터 사이에 히트 싱크가 개재된다. 이에 따라, 본 발명의 상변화 기억 소자는, 상변화막을 결정질 상태에서 비정질 상태로 전이시켜서 높은 리셋 저항값을 갖도록 하는 리셋 프로그래밍 시, 상기 히터로부터 상변화막에 전달된 열이 빠르게 냉각되는 특성을 갖게 된다. 따라서, 상기 히트 싱크에 의해 상변화막에 전달된 열이 빠르게 냉각될 수 있으므로, 본 발명의 상변화 기억 소자는 안정적인 리셋 저항을 가질 수 있다.
한편, 도시하고 설명하지는 않았으나, 상기 콘택플러그가 형성되는 제2콘택홀은 상기 N형 실리콘막에 P형 불순물을 이온주입하기 이전에 형성하는 것도 가능하다.
이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.
도 1은 종래의 PN 다이오드를 적용한 상변화 기억 소자를 설명하기 위한 단면도이다.
도 2는 본 발명의 실시예에 따른 상변화 기억 소자를 설명하기 위한 단면도이다.
도 3a 내지 도 3f는 본 발명의 실시예에 따른 상변화 기억 소자의 제조방법을 설명하기 위한 공정별 단면도이다.

Claims (44)

  1. 스위칭 소자 상에 형성된 히터로부터 상변화막에 리셋 전류를 전달시키는 열을 빠르게 냉각시키기 위하여 상기 스위칭 소자와 히터 사이에 히트 싱크가 형성된 것을 특징으로 하는 상변화 기억 소자.
  2. 제 1 항에 있어서, 상기 스위칭 소자는 PN 다이오드로 이루어진 것을 특징으로 하는 상변화 기억 소자.
  3. 제 1 항에 있어서, 상기 히터는 TiW막, TiAlN막 및 TiN막 중 어느 하나로 이루어진 것을 특징으로 하는 상변화 기억 소자.
  4. 제 1 항에 있어서, 상기 히트 싱크는 텅스텐 또는 텅스텐 실리사이드로 이루어진 것을 특징으로 하는 상변화 기억 소자.
  5. 바 타입의 액티브 영역을 가지며, 상기 액티브 영역 표면 내에 N형 불순물 영역이 구비된 실리콘 기판;
    상기 N형 불순물 영역을 포함한 실리콘 기판 상에 형성되며, 그룹진 다수의 제1콘택홀과 상기 제1콘택홀 그룹들 사이마다에 배치되는 제2콘택홀이 구비된 제1절연막;
    상기 제1콘택홀 내에 리세스되게 형성된 PN 다이오드;
    상기 제1콘택홀을 매립하도록 상기 제1콘택홀 내의 PN 다이오드 상에 형성된 히트 싱크;
    상기 제2콘택홀을 매립하도록 형성된 콘택플러그;
    상기 히트 싱크 및 콘택플러그를 포함한 제1절연막 상에 형성되며, 상기 히트 싱크를 노출시키는 제3콘택홀이 구비된 제2절연막;
    상기 제3콘택홀 내에 형성된 히터; 및
    상기 히터와 콘택되도록 형성된 상변화막과 상부전극의 적층 패턴;
    을 포함하는 것을 특징으로 하는 상변화 기억 소자.
  6. 제 5 항에 있어서, 상기 제1콘택홀은 100∼1000Å의 폭을 갖는 것을 특징으로 하는 상변화 기억 소자.
  7. 제 5 항에 있어서, 상기 제1콘택홀들은 10∼2000Å의 간격을 갖는 것을 특징으로 하는 상변화 기억 소자.
  8. 제 5 항에 있어서, 상기 제1콘택홀은 2의 배수로 그룹지어 구비된 것을 특징으로 하는 상변화 기억 소자.
  9. 제 5 항에 있어서, 상기 제2콘택홀은 상기 제1콘택홀 보다 큰 폭을 갖는 것 을 특징으로 하는 상변화 기억 소자.
  10. 제 5 항에 있어서, 상기 PN 다이오드는 상기 N형 불순물 영역 상에 차례로 형성된 N형 실리콘막과 P형 실리콘막의 적층 패턴으로 이루어진 것을 특징으로 하는 상변화 기억 소자.
  11. 제 10 항에 있어서, 상기 N형 실리콘막은 상기 N형 불순물 영역 보다 낮은 농도를 갖는 것을 특징으로 하는 상변화 기억 소자.
  12. 제 10 항에 있어서, 상기 P형 실리콘막은 상기 N형 실리콘막 보다 높은 농도를 갖는 것을 특징으로 하는 상변화 기억 소자.
  13. 제 12 항에 있어서, 상기 N형 실리콘막은 1ⅹ1018~1ⅹ1020 이온/㎤의 농도를 가지며, 상기 P형 실리콘막은 1ⅹ1019~1ⅹ1022 이온/㎤의 농도를 갖는 것을 특징으로 하는 상변화 기억 소자.
  14. 제 5 항에 있어서, 상기 PN 다이오드는 상기 제1콘택홀 상부로부터 100∼3000Å 깊이만큼 리세스된 것을 특징으로 하는 상변화 기억 소자.
  15. 제 5 항에 있어서, 상기 제1콘택홀 내의 상기 PN 다이오드와 히트 싱크 사이 및 상기 제2콘택홀 내의 상기 N형 불순물 영역과 콘택플러그 사이 각각에 개재된 금속-실리사이드막을 더 포함하는 것을 특징으로 하는 상변화 기억 소자.
  16. 제 15 항에 있어서, 상기 금속-실리사이드막은 Co-실리사이드막 또는 Ti-실리사이드막 인 것을 특징으로 하는 상변화 기억 소자.
  17. 제 15 항에 있어서, 상기 금속-실리사이드막과 히트 싱크 사이 및 상기 금속-실리사이드막과 콘택플러그 사이 각각에 개재된 베리어막을 더 포함하는 것을 특징으로 하는 상변화 기억 소자.
  18. 제 5 항에 있어서, 상기 히트 싱크는 텅스텐 또는 텅스텐 실리사이드로 이루어진 것을 특징으로 하는 상변화 기억 소자.
  19. 제 5 항에 있어서, 상기 제3콘택홀은 100∼1000Å의 폭을 갖는 것을 특징으로 하는 상변화 기억 소자.
  20. 제 5 항에 있어서, 상기 히터는 TiW막, TiAlN막 및 TiN막 중 어느 하나로 이루어진 것을 특징으로 하는 상변화 기억 소자.
  21. 제 5 항에 있어서, 상기 상변화막과 상부전극의 적층 패턴은 상기 액티브 방향과 수직한 방향을 따라 라인 타입으로 이루어진 것을 특징으로 하는 상변화 기억 소자.
  22. 제 5 항에 있어서, 상기 상변화막은 Ge, Sb 및 Te 중 적어도 어느 하나 이상을 포함하는 물질로 이루어진 것을 특징으로 하는 상변화 기억 소자.
  23. 제 21 항에 있어서, 상변화막은 산소, 질소 및 실리콘 중 적어도 어느 하나 이상이 도핑된 것을 특징으로 하는 상변화 기억 소자.
  24. 바 타입의 액티브 영역을 포함하며, 상기 액티브 영역 표면 내에 N형 불순물 영역이 구비된 실리콘 기판 상에 제1절연막을 형성하는 단계;
    상기 제1절연막을 식각하여 그룹지게 다수의 제1콘택홀을 형성하는 단계;
    상기 제1콘택홀 내에 리세스된 형태로 PN 다이오드를 형성하는 단계;
    상기 제1절연막을 식각하여 상기 그룹지어 형성된 제1콘택홀들 사이마다 제2콘택홀을 형성하는 단계;
    상기 제1콘택홀 내의 상기 PN 다이오드 상에 히트 싱크를 형성함과 동시에 상기 제2콘택홀 내에 콘택플러그를 형성하는 단계;
    상기 히트 싱크 및 콘택플러그를 포함한 제1절연막 상에 상기 히트 싱크를 노출시키는 제3콘택홀이 구비된 제2절연막을 형성하는 단계;
    상기 제3콘택홀 내에 히터를 형성하는 단계; 및
    상기 히터와 콘택되도록 상변화막과 상부전극의 적층 패턴을 형성하는 단계;
    를 포함하는 것을 특징으로 하는 상변화 기억 소자의 제조방법.
  25. 제 24 항에 있어서, 상기 제1콘택홀은 100∼1000Å의 폭을 갖도록 형성하는 것을 특징으로 하는 상변화 기억 소자의 제조방법.
  26. 제 24 항에 있어서, 상기 제1콘택홀은 10∼2000Å의 간격을 갖도록 형성하는 것을 특징으로 하는 상변화 기억 소자의 제조방법.
  27. 제 24 항에 있어서, 상기 제1콘택홀은 2의 배수로 그룹지게 형성하는 것을 특징으로 하는 상변화 기억 소자의 제조방법.
  28. 제 24 항에 있어서, 상기 제2콘택홀은 상기 제1콘택홀 보다 큰 폭을 갖도록 형성하는 것을 특징으로 하는 상변화 기억 소자의 제조방법.
  29. 제 24 항에 있어서, 상기 PN 다이오드는 상기 제1콘택홀 상부로부터 100∼3000Å 깊이만큼 리세스되게 형성하는 것을 특징으로 하는 상변화 기억 소자의 제조방법.
  30. 제 24 항에 있어서, 상기 PN 다이오드는 N형 실리콘막과 P형 실리콘막의 적층 패턴으로 형성하는 것을 특징으로 하는 상변화 기억 소자의 제조방법.
  31. 제 30 항에 있어서, 상기 N형 실리콘막과 P형 실리콘막의 적층 패턴을 형성하는 단계는,
    상기 제1콘택홀 내의 N형 불순물 영역 상에 선택적 에피택셜 성장 공정에 따라 리세스된 형태로 N형 실리콘막을 형성하는 단계; 및
    상기 N형 실리콘막 상부 부위에 P형 불순물을 이온주입하여 P형 실리콘막을 형성하는 단계;
    로 구성되는 것을 특징으로 하는 상변화 기억 소자의 제조방법.
  32. 제 31 항에 있어서, 상기 N형 실리콘막은 상기 N형 불순물 영역 보다 낮은 농도를 갖도록 형성하는 것을 특징으로 하는 상변화 기억 소자의 제조방법.
  33. 제 32 항에 있어서, 상기 N형 실리콘막은 1ⅹ1018~1ⅹ1020 이온/㎤의 농도로 형성하는 것을 특징으로 하는 상변화 기억 소자의 제조방법.
  34. 제 31 항에 있어서, 상기 P형 실리콘막은 상기 N형 실리콘막 보다 높은 농도를 갖도록 형성하는 것을 특징으로 하는 상변화 기억 소자의 제조방법.
  35. 제 33 항에 있어서, 상기 P형 실리콘막은 1ⅹ1019~1ⅹ1022 이온/㎤의 농도를 갖도록 형성하는 것을 특징으로 하는 상변화 기억 소자의 제조방법.
  36. 제 24 항에 있어서, 상기 제2콘택홀을 형성하는 단계 후, 그리고, 상기 히트 싱크와 콘택플러그를 형성하는 단계 전, 상기 제1콘택홀 내의 PN 다이오드 및 상기 제2콘택홀 저면의 상기 N형 불순물 영역 상에 금속-실리사이드막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 상변화 기억 소자의 제조방법.
  37. 제 36 항에 있어서, 상기 금속-실리사이드막은 Co-실리사이드막 또는 Ti-실리사이드막으로 형성하는 것을 특징으로 하는 상변화 기억 소자의 제조방법.
  38. 제 36 항에 있어서, 상기 금속-실리사이드막을 형성하는 단계 후, 그리고, 상기 히트 싱크와 콘택플러그를 형성하는 단계 전,
    베리어막을 형성하는 단계; 및
    상기 베리어막을 어닐링하는 단계;
    를 더 포함하는 것을 특징으로 하는 상변화 기억 소자의 제조방법.
  39. 제 24 항에 있어서, 상기 히트 싱크 및 콘택플러그는 텅스텐 또는 텅스텐 실 리사이드로 형성하는 것을 특징으로 하는 상변화 기억 소자의 제조방법.
  40. 제 24 항에 있어서, 상기 제3콘택홀은 100∼1000Å의 폭을 갖도록 형성하는 것을 특징으로 하는 상변화 기억 소자의 제조방법.
  41. 제 24 항에 있어서, 상기 히터는 TiW막, TiAlN막 및 TiN막 중 어느 하나로 형성하는 것을 특징으로 하는 상변화 기억 소자의 제조방법.
  42. 제 24 항에 있어서, 상기 상변화막과 상부전극의 적층 패턴은 상기 액티브 방향과 수직한 방향을 따라 라인 타입으로 형성하는 것을 특징으로 하는 상변화 기억 소자의 제조방법.
  43. 제 24 항에 있어서, 상기 상변화막은 Ge, Sb 및 Te 중 적어도 어느 하나 이상을 포함하는 물질로 형성하는 것을 특징으로 하는 상변화 기억 소자의 제조방법.
  44. 제 43 항에 있어서, 상변화막은 산소, 질소 및 실리콘 중 적어도 어느 하나 이상을 도핑하여 형성하는 것을 특징으로 하는 상변화 기억 소자의 제조방법.
KR1020080025443A 2007-08-09 2008-03-19 상변화 기억 소자 및 그의 제조방법 KR100967682B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US12/100,536 US20090039333A1 (en) 2007-08-09 2008-04-10 Phase change memory device and method for manufacturing the same
US13/036,916 US8416616B2 (en) 2007-08-09 2011-02-28 Phase change memory device and method for manufacturing the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020070080302 2007-08-09
KR20070080302 2007-08-09

Publications (2)

Publication Number Publication Date
KR20090015783A true KR20090015783A (ko) 2009-02-12
KR100967682B1 KR100967682B1 (ko) 2010-07-07

Family

ID=40685298

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080025443A KR100967682B1 (ko) 2007-08-09 2008-03-19 상변화 기억 소자 및 그의 제조방법

Country Status (1)

Country Link
KR (1) KR100967682B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100973274B1 (ko) * 2008-04-28 2010-07-30 주식회사 하이닉스반도체 상변환 기억 소자 및 그의 제조방법
US8288752B2 (en) 2010-04-30 2012-10-16 Hynix Semiconductor Inc. Phase change memory device capable of reducing disturbance and method of manufacturing the same
US8536703B2 (en) 2010-03-23 2013-09-17 Samsung Electronics Co., Ltd. Semiconductor devices and electronic systems
US8692225B2 (en) 2012-05-24 2014-04-08 SK Hynix Inc. Resistive memory device and fabrication method thereof

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8723155B2 (en) * 2011-11-17 2014-05-13 Micron Technology, Inc. Memory cells and integrated devices
KR101829351B1 (ko) 2012-04-23 2018-03-29 삼성전자주식회사 반도체 소자의 제조방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8022382B2 (en) 2005-03-11 2011-09-20 Taiwan Semiconductor Manufacturing Company, Ltd. Phase change memory devices with reduced programming current
KR100689831B1 (ko) * 2005-06-20 2007-03-08 삼성전자주식회사 서로 자기정렬된 셀 다이오드 및 하부전극을 갖는 상변이기억 셀들 및 그 제조방법들
JP4860249B2 (ja) * 2005-11-26 2012-01-25 エルピーダメモリ株式会社 相変化メモリ装置および相変化メモリ装置の製造方法
JP2008085204A (ja) 2006-09-28 2008-04-10 Toshiba Corp 半導体記憶装置及びその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100973274B1 (ko) * 2008-04-28 2010-07-30 주식회사 하이닉스반도체 상변환 기억 소자 및 그의 제조방법
US8536703B2 (en) 2010-03-23 2013-09-17 Samsung Electronics Co., Ltd. Semiconductor devices and electronic systems
US8288752B2 (en) 2010-04-30 2012-10-16 Hynix Semiconductor Inc. Phase change memory device capable of reducing disturbance and method of manufacturing the same
US8692225B2 (en) 2012-05-24 2014-04-08 SK Hynix Inc. Resistive memory device and fabrication method thereof

Also Published As

Publication number Publication date
KR100967682B1 (ko) 2010-07-07

Similar Documents

Publication Publication Date Title
US8416616B2 (en) Phase change memory device and method for manufacturing the same
KR100675279B1 (ko) 셀 다이오드들을 채택하는 상변이 기억소자들 및 그제조방법들
KR100972074B1 (ko) 상변화 기억 소자 및 그 제조방법
Oh et al. Full integration of highly manufacturable 512Mb PRAM based on 90nm technology
KR101038314B1 (ko) 상변화 기억 소자 및 그의 제조방법
US8288752B2 (en) Phase change memory device capable of reducing disturbance and method of manufacturing the same
US8071968B2 (en) Phase change memory device and method for manufacturing the same
KR100967682B1 (ko) 상변화 기억 소자 및 그의 제조방법
KR20100052300A (ko) 상변화 기억 소자 및 그의 제조방법
US8853044B2 (en) Phase-change random access memory device and method of manufacturing the same
KR20080039701A (ko) 상변화 기억 소자 및 그 형성 방법
JP2011199017A (ja) 半導体装置
KR100973278B1 (ko) 상변화 기억 소자 및 그의 제조방법
KR100979235B1 (ko) 상변화 기억 소자 및 그의 제조방법
KR20090036384A (ko) 셀 다이오드들을 채택하는 상변이 기억소자들 및 그제조방법들
CN102479921B (zh) 相变存储器制造方法
KR20090003709A (ko) 피엔 다이오드를 이용한 상변화 기억 소자 및 그 제조방법
KR20090026674A (ko) 수직형 피엔 다이오드의 형성방법
KR20090003713A (ko) 피엔 다이오드를 이용한 상변환 기억 소자 및 그의제조방법
KR101069282B1 (ko) 상변환 기억 소자의 제조방법
KR101019702B1 (ko) 상변화 기억 소자의 제조방법
KR20090026679A (ko) 상변화 기억 소자의 제조방법
KR20090114154A (ko) 상변화 기억 소자의 제조방법
KR20080100054A (ko) 피엔피-바이폴라 트랜지스터를 이용한 상변화 기억 소자 및그의 제조방법
KR20090015727A (ko) 상변화 기억 소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee