KR20090007410A - 인쇄회로기판 상에 전자부품을 고정하는 방법 및 인쇄회로기판 및 적어도 하나의 전자부품을 포함하는 시스템 - Google Patents

인쇄회로기판 상에 전자부품을 고정하는 방법 및 인쇄회로기판 및 적어도 하나의 전자부품을 포함하는 시스템 Download PDF

Info

Publication number
KR20090007410A
KR20090007410A KR1020087027470A KR20087027470A KR20090007410A KR 20090007410 A KR20090007410 A KR 20090007410A KR 1020087027470 A KR1020087027470 A KR 1020087027470A KR 20087027470 A KR20087027470 A KR 20087027470A KR 20090007410 A KR20090007410 A KR 20090007410A
Authority
KR
South Korea
Prior art keywords
contact
circuit board
electronic component
intermediate layer
connection
Prior art date
Application number
KR1020087027470A
Other languages
English (en)
Inventor
한네스 보라베르제
제르하드 쉬미드
마르쿠스 리에스테르
요한네스 스타르
Original Assignee
에이티 앤 에스 오스트리아 테크놀로지 앤 시스템테크니크 악치엔게젤샤프트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이티 앤 에스 오스트리아 테크놀로지 앤 시스템테크니크 악치엔게젤샤프트 filed Critical 에이티 앤 에스 오스트리아 테크놀로지 앤 시스템테크니크 악치엔게젤샤프트
Publication of KR20090007410A publication Critical patent/KR20090007410A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04—Mounting of components, e.g. of leadless components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09436—Pads or lands on permanent coating which covers the other conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/005—Punching of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/465—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer having channels for the next circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

인쇄회로기판(2) 상에 전자부품(3)을 고정 및 상기 인쇄회로기판(2)에 상기 전자부품(3)을 접촉-연결시키는 방법에 있어서, 복수의 접촉 또는 연결 표면(8)들을 갖는 상기 인쇄회로기판(2)을 마련하는 단계; 상기 인쇄회로기판(2)의 상기 접촉 또는 연결 표면(8)들의 거리에 비하여 감소된 상호 거리에, 상기 인쇄회로기판(2)의 상기 복수의 접촉 또는 연결 표면(8)들에 대응하는 수만큼 접촉 또는 연결 위치들을 갖는 상기 전자부품(3)을 마련하는 단계; 상기 인쇄회로기판(2)의 상기 접촉 또는 연결 표면들(8)과 상기 전자부품(3)의 상기 접촉 또는 연결 위치들 사이에, 상기 전자부품(3)의 상기 접촉 또는 연결 위치들을 해제하는 적어도 하나의 중간층(4)을 배치 또는 형성하는 단계들이 마련된다. 또한, 라우팅을 위한 중간층(4)를 제조하는 방법과, 인쇄회로기판(2) 및 라우팅을 위해 상기 중간층(4)을 이용하는 전자부품(3)을 포함하는 시스템이 마련된다.
회로기판, 전자부품, 중간층, 연결표면, 전도성 트랙 또는 구조들

Description

인쇄회로기판 상에 전자부품을 고정하는 방법 및 인쇄회로기판 및 적어도 하나의 전자부품을 포함하는 시스템{Method for fixing an electronic component on a printed circuit board and system comprising a printed circuit board and at least one electronic component}
본 발명은, 회로기판 상에 전자부품을 부착 또는 고정 및/또는 상기 회로기판에 상기 전자부품을 접촉시키는 프로세스 뿐만 아니라, 회로기판의 접촉 또는 연결 표면들로부터 전자부품의 접촉 또는 연결 위치들을 해제시키는 중간층을 생성하는 프로세스에 관한 것이다. 본 발명은, 나아가 회로기판 및 적어도 하나의 전자부품을 포함하는 시스템에 관한 것이다.
회로기판에 채용되는 전자부품은 점점 복잡해지고 있는데, 무엇보다도, 이것은 회로기판 상에 필요한 연결들의 수가 증가되는 결과를 가져오고 있고, 예를 들어, 크기가 변하지 않는 전자부품의 전도 핀들과 같은 개별적 또는 인접한 연결들 사이의 거리를 감소시키고 있다. 이러한 연결에 있어서, 인쇄회로기판 제조자들은, 소위 고밀도 상호연결 또는 HDI 기판들 또는 인쇄기판들에서 몇몇의 회로기판층들을 관통하는 전도 통로 또는 미세비아들을 이용해, 이러한 부품들 또는 개별적 부품들의 해제를 수행하기 시작했다.
전자부품들의 복잡도가 증가함에 따라 또한 이에 따른 회로기판의 연결의 수가 더욱 증가함에 따라, 및/또는 이러한 전자부품들이 차지하는 공간이 감소함에 따라 이에 따라 인접한 연결 사이의 거리가 더욱 감소함에 따라, 요구되는 해제를 위한 회로기판 층들의 수가 더욱 더 증가할 것으로 기대된다. 게다가, 증가된 연결들에 관련된 상호 거리의 감소와 함께 이러한 전자부품의 복잡도 증가는, 개별 연결들 사이의 전도 트랙들 또는 전도 구조들을 실현 또는 배치하기 위한 선택권을 최소화시키거나, 또는 요구되는 회로기판 층들의 수가 증가함에 따라 즉시 요청되는 배치를 불가능하게 만들 수 있다. 그러나, 이러한 회로기판의 추가층들은, 회로기판의 두께를 증가시키고, 나아가 제조비용을 증가시키는 결과를 가져오게 된다.
회로기판의 수를 감소시키는 방법은, 매우 미세한 또는 초미세 전도 구조들을 이용하는 것인데, 그러나, 당분간 이 때 이러한 미세 또는 초미세 전도 구조들을 제조하는 프로세스들을 이용하더라도, 예를 들어, 18 X 24 인치와 같은 고밀도 상호연결 상용제조규격인 이러한 초미세 전도 구조들을 포함하는 복합층 회로기판의 제조가, 예를 들어, 이러한 초미세 전도 트랙들 또는 전도 구조들이 마련되는 개별 기판 층들 사이에 전도 연결들을 제공하기 위해 충분한 정확도를 가지고 회로기판 층들을 배치하는 것을 가능하게 하지는 못할 것으로 예상된다.
그러므로, 처음에 정의한 종류의 시스템 뿐만 아니라, 처음에 정의한 종류의 프로세스에 기초하여, 본 발명은, 증가하는 복잡도 및/또는 감소하는 크기를 갖는 전자부품들의 사용에 있어서의 상술한 문제점들을 방지하고, 이로써 회로기판 설계를 실질적으로 변경시키지 않으면서 상기 회로기판의 연결점들 사이의 작은 상 호 거리를 감소시키고, 또한 특히, 추가적으로 요구되는 회로기판 층들을 피하면서 작은 공간을 차지하는 이러한 매우 복잡한 부품들의 해제를 가능하게 하는 것을 목적으로 한다.
상술한 목적들을 달성하기 위해, 회로기판 상에 전자부품을 부착 또는 고정및/또는 상기 회로기판에 상기 전자부품을 접촉시키는 프로세스는, 다음의 단계들을 포함하는 것을 특징으로 한다.
- 복수의 접촉 또는 연결 표면들을 갖는 회로기판을 마련하는 단계;
- 상기 회로기판의 상기 접촉 또는 연결 표면들의 거리에 비하여 감소된 상호 거리에, 상기 회로기판의 상기 복수의 접촉 또는 연결 표면들에 대응하는 수만큼 접촉 또는 연결 위치들을 갖는 상기 전자부품을 마련하는 단계;
- 상기 회로기판의 상기 접촉 또는 연결 표면들과 상기 전자부품의 상기 접촉 또는 연결 위치들 사이에, 상기 전자부품의 상기 접촉 또는 연결 위치들을 해제하는 적어도 하나의 중간층을 배치 또는 형성하는 단계.
본 발명에 따르면, 복수의 접촉 또는 연결 표면들을 갖는 회로기판 또는 인쇄회로기판과, 이에 대응하는 수의 접촉 또는 연결 위치들을 갖는 전자부품을 마련한 후, 상기 전자부품의 상기 접촉 또는 연결 위치들을 해제하는 적어도 하나의 중간층이 상기 회로기판의 접촉 또는 연결 표면들과 상기 전자부품의 연관된 접촉 또는 연결 위치들 사이에 배치되거나 형성된다. 이것은 상기 회로기판을 전자부품에 결합 또는 부착시키거나, 접촉하는 것을 가능하게 해 준다. 상기 전자부품은, 선택적으로 상대적으로 높은 복잡도를 가져 결과적으로 보다 많은 연결점을 가지면서 개별적인 연결점들 사이의 거리가 감소되어 있다. 또한/또는 상기 전자부품은, 상기 전자부품의 연결 위치들과 상기 회로기판의 상기 연결 위치들 또는 표면들 사이의 해제를 위해 회로기판 층들의 수가 증가되지 않으면서, 차지하는 공간이 감소되어 있다. 본 발명에 따라 마련된 중간층은, 회로기판 층, 특히 유전층 또는 필름의 두께에 비해 감소된 두께를 가질 수 있다. 이로써, 전체 회로기판의 약간의 두께 증가는, 특히 이러한 종류의 회로기판은 복수의, 예를 들어, 4개 이상의 특히, 6개 이상의 회로기판 층들을 보통 포함한다는 사실을 특히 고려하면, 동시에 바람직하게는 단일층 또는 겹으로 된 중간층에서 안전한 해제를 가능하게 해 줄 것이다. 매운 많은 수의 접촉 또는 연결 위치들을 포함하는 매우 복잡한 부품들을 채용하면, 각가의 피드스루들을 포함하는 하나 이상의 중간층이 마련될 수 있다. 그러나 여기서, 하나 이상의 중간층을 마련하더라도, 종래의 회로기판들에 비해 확연하게 감소된 두께 및 회로기판의 단순화된 구조를 포함하여, 추가적인 회로층들의 수를 증가시키는 것에 비해 변함없는 장점들은 획득될 것이다.
따라서, 이러한 회로기판 층들의 각각의 하부영역들의 정렬에 요구되는 정확도 조건을 고려했을 때, 특히 복수의 회로기판 층들을 가지는 회로기판들을 형성하는 현재 사용가능한 기술들에 의존하는 것도 가능하다. 해제를 위한 중간층의 영역 내에 적절한 매우 미세한, 또는 초미세 전도 트랙들 또는 구조들을 마련할 수 있다. 따라서 상기 회로기판들의 접촉 또는 연결 표면들 뿐만 아니라, 상기 전자부품의 접촉 또는 연결 위치들의 개별적인 접촉 또는 연결을 위해 상기 중간층 상에 넓은 부분 영역들 또는 접촉 구역들을 마련할 수 있다.
상기에서 기술한 바와 같이, 해제를 위하여 보통의 회로기판 층들에 비하여 단순화된 구조를 갖는 중간층을 사용할 수 있다. 이러한 측면에 있어서, 중간층은 상기 전자부품의 접촉 또는 연결 위치들에 대응하고 상기 회로기판의 접촉 또는 연결 표면들에 대응하는 접촉 구역들 사이에 전도 트랙들 또는 구조들을 가지도록 형성되는 것이 바람직하다. 상기 중간층은 단지 상기 전자부품의 접촉 또는 연결 위치들에 대응하고 상기 회로기판의 접촉 또는 연결 표면들에 대응하는 접촉 구역들 사이에 전도 트랙들 또는 구조들을 가지도록 형성되기 때문에, 매우 미세한 또는 초미세 전도 트랙들 또는 구조들의 배치 또는 형성이, 예를 들어, 이미 알려진 기술에 의해 상기 중간층 내에 또는 그 위에 형성될 수 있도록 마련될 수 있다. 이 때 복합 부품들을 사용하는 경우 감소되는, 이러한 부품들의 연결에 있어서의 상호 거리는 상기 중간층 내에 전도 트랙들을 실현 또는 마련하는 가능성 측면에 있어서 어떠한 제한을 주지 못한다.
상기 전자부품과 해제를 위한 중간층 사이의 접촉의 신뢰성을 보장하기 위해, 바람직한 실시예에 따라, 상기 전자부품의 접촉 또는 연결 위치들과 상기 중간층 사이의 접촉이 상기 전자부품의 접촉점에 의해 실현되는 것이 제안되고 있다.
변형된 실시예에 따르면, 상기 전자부품의 접촉 또는 연결 위치들은 상기 중간층의 접촉 구역들에 직접 접촉되는 것이 바람직하다. 이로써, 상기 전자부품을 상기 회로기판에 부착하는 데 소요되는 비용 절감이 가능하고, 또한 예를 들어 용접 또는 접착과 같은 연결 감소에 의한 해제를 위한 중간층의 삽입에도 불구하고 회로기판 상의 전자부품들의 연결 또는 고정이 개선된다.
다른 바람직한 실시예에 따르면, 상기 중간층은 단지 상기 전자부품의 접촉 또는 연결 위치들 뿐만 아니라 상기 회로기판의 접촉 또는 연결 표면들의 영역 내에 형성된다. 이로써, 상기 접촉 또는 연결 위치들은 상기 회로기판 상의 어떤 전자부품 또는 상기 전자부품의 부착 영역 내에 마련되어야 하기 때문에 상기 중간층 형성에 관련된 재료 비용을 줄일 수 있는 반면, 동시에 상기 전자부품의 접촉 또는 연결 위치들의 거리들에 비하여 상기 회로기판의 각각의 접촉 또는 연결 표면들 사이의 거리가 증가되는 것을 고려할 수 있다.
비용 절감 및/또는 전체 구조의 소형 형성을 위해, 특히 전자부품과 회로기판의 조립에 있어서, 다른 바람직한 실시예에 따르면, 전자부품은 상기 회로기판에서 이격되어 배치된 접촉 또는 연결 표면들을 이용해 상기 회로기판 상에 부착되고, 상기 회로기판의 접촉 또는 연결 표면들의 연결 및 해제를 위해 상기 중간층과 중첩된다. 따라서, 매우 작은 두께를 갖는 상기 중간층을 통해 해제를 제공하는 것에 더불어, 상기 전자부품을 지지하는 기능 또한 충족되어 상기 회로기판 및 적어도 하나의 전자부품을 포함하는 전체 시스템의 크기를 줄일 뿐 아니라 전체 비용을 줄이기 위해, 상기 전자부품을 위한 추가적인 캐리어 기질이 제거될 것이다.
상기에서 언급한 목적들을 달성하기 위해, 회로기판의 접촉 또는 연결 표면들로부터 전자부품의 접촉 또는 연결 위치들을 해제하기 위한 중간층을 생성하기 위한 프로세스는, 나아가, 다음의 단계들을 포함하는 것을 특징으로 한다.
- 복수의 접촉 또는 연결 표면들을 갖는 회로기판을 마련하는 단계;
- 적어도 상기 회로기판의 접촉 또는 연결 표면들의 영역 내에 상기 중간층의 기저 물질을 형성하는 단계;
- 상기 회로기판의 접촉 또는 연결 표면들과 상기 회로기판 상에 부착된 전자부품의 접촉 또는 연결 위치들을 접촉시키기 위한 접촉 위치들 및 전도 트랙들 또는 구조들을 형성하기 위해 상기 중간층을 구조화하는 단계.
상기에서 이미 지적했듯이, 단순한 방법으로, 복수의 접촉 또는 연결 위치들을 갖는 회로기판을 마련한 후, 다음에 부착될 전자부품에 사용가능한 해제를 위한 적어도 하나의 중간층을 만드는 것이 가능하다.
나아가 특히 매우 미세한 또는 초미세 전도 트랙들 또는 구조들을 포함하는 상기 중간층의 신뢰성 있는 형성을 위해, 본 발명에 따른 해제를 위한 중간층을 형성하는 프로세스의 바람직한 실시예에 따라, 상기 중간층의 구조화는, 알려져 있는 공제 기술(subtractive techniques), 반-첨가 기술(semi-additive techniques), 첨가기술(additive techniques) 및/또는 엠보싱 기술(embossing techniques) 또는 레이저 구조화 기술들(laser structuring techniques)에 의해 수행된다.
해제를 위한 상기 중간층의 삽입 후 상기 회로기판에 연이어 부착되는 전자부품을 지지하는 기능을 충족 또는 수령하기 위해, 바람직한 실시예에 따르면 상기 중간층의 구조화 후, 상기 전자부품의 부착 또는 접촉을 위한 추가적인 지지층이 해제를 위한 상기 중간층에 적용되고, 상기 전자부품을 위한 접촉들이 마련되어진다.
상술한 바와 같이, 본 발명에 따르면, 특히 해제를 위한 상기 중간층이 상기 회로기판 뿐 아니라 상기 전자부품에 접촉하기 위해 마련되는 접촉 구역들에 더하여, 단지 매우 미세한 또는 초미세 전도 트랙들 또는 구조들을 포함하고 있다는 사실을 고려하여, 바람직하게 상기 중간층은 회로기판층의 두께에 비하여 감소된 두께로 형성된다.
이러한 연결에 있어서, 상기 중간층의 두께가 회로기판층의 두께의 1/2, 특히 1/3보다 작게 선택되는 것이 바람직하다. 따라서, HDI 회로기판의 통상적인 유전 필름 두께는 적어도 60㎛, 예를 들어 80㎛ 이상인 반면, 예를 들어, 35 내지 40㎛, 특히 10㎛보다 작은 유전 필름 두께를 갖는 중간층들을 형성하는 것이 가능하다.
전자부품의 결합 또는 접촉 또는 연결 위치들의 해제를 위해, 매우 미세한 또는 초미세 전도 구조들이 상기 중간층에 포함될 수 있다. 이러한 측면에 있어서, 다른 바람직한 실시예에 따르면, 여기서, 중간층에 그 두께가 50㎛보다 작은, 특히 30㎛ 보다 작은 전도 트랙들 또는 전도 구조들이 마련되어 있다.
이미 지적한 바와 같이, 다른 바람직한 실시예에 따르면, 특히 전자부품의 형성 및 부착의 단순화 및 비용 절감 측면에 있어서, 중간층은 상기 전자부품을 위한 지지 및/또는 방벽으로 사용될 수 있다.
상기 언급한 목적들을 달성하기 위해, 회로기판와 적어도 하나의 전자부품(3)을 포함하는 시스템은 상기 회로기판의 접촉 또는 연결 표면들로 부터 상기 전자부품의 접촉 또는 연결 위치들의 해제를 위한 적어도 하나의 중간층이 상기 전자부품의 상기 접촉 또는 연결 위치들과 상기 회로기판의 상기 접촉 또는 연결 표면들의 사이에 배치 또는 형성되고, 상기 전자부품의 접촉 또는 연결 위치들는 상기 회로기판의 상기 접촉 또는 연결 위치들에 비해 감소된 상호 거리들을 포함하는 것을 특징으로 하는 시스템. 따라서, 비교적 작은 두께를 가지는 적어도 하나의 중간층을 단지 제공함에 의해 해제를 보장하는 것이 실현가능하고, 상기 중간층은 이미 설명한 바와 같이, 상기 회로기판의 접촉 또는 연결 표면들과 이에 연결될 전자부품의 상기 접촉 또는 연결 위치들의 영역에서 부분적으로 마련되거나 마련될수 있는 것이다.
바람직한 실시예에 따르면, 이러한 점에서, 상기 중간층은 상기 전자부품의 접촉 또는 연결 위치들에 대응하고 상기 회로기판의 접촉 또는 연결 위치들에 대응하는 접촉 구역들 사이에서 전도성 트랙들 혹은 구조들과 함께 형성되는 것이 제안된다.
상기 전자부품의 부착 및 접촉을 단순화하기 위하여, 본 발명에 따른 시스템의 바람직한 실시예에 따라, 상기 전자부품의 부착 및 접촉을 위한 추가적인 지지층이 해제를 위한 상기 중간층에 적용되고, 상기 전자부품을 위한 접촉들이 마련되어지는 것이 더 제안된다.
이미 몇번 말한 바와 같이, 상기 중간층은 회로기판층의 두께에 비하여 감소된 두께로 형성되는 것이 마련될 수 있고, 특히 바람직한 실시예에 따라, 상기 중간층의 두께가 회로기판층의 두께의 1/2, 특히 1/3보다 작게 되는 것이 제안된다.
추가로, 상기 중간층에 그 두께가 50㎛보다 작은, 특히 30㎛ 보다 작은 전도 트랙들 또는 전도 구조들이 마련되어 있는 것이 제안되는 것이 바람직하다.
미포장된 전자부품들의 사용을 위하여, 그리고 회로기판에 부착 및 이에대한 접촉을 용이하게 하기 위하여, 바람직한 실시예에 따르면, 상기 중간층은 상기 전자부품을 위한 지지 및/또는 방벽으로서 이용되는 것이 제안된다.
이미 몇번 말한 바와 같이, 본 발명에 따른 해제를 위한 상기 중간층은 복수의 회로기판층들을 가지는 회로기판과 연관되어 특히 사용가능한데, 본 발명의 바람직한 실시예에 따라, 공지된 방식에서 상기 회로기판은 개별적인 회로기판층들을 연결하는 전도성 통로들 또는 마이크로비아들에 의해 적어도 부분적으로 상호 연결되는 복수의 겹쳐진 회로기판층들과 함께 형성되는 것을 특징으로 하는 시스템.
도 1은 해제를 위한 본 발명에 따른 중간층을 이용하는 회로기판과 이에 부착된 전자부품을 포함하는 본 발명에 따른 시스템의 부분 단면도이다.
도 2는 해제를 위한 중간층을 형성 또는 배치하면서 회로기판에 전자부품을 부착시키기 위한 본 발명에 따른 과정을 이행하는 개별 단계를 개략적으로 도시한것이다.
도 3은 본 발명의 과정 및 본 발명의 시스템에서 사용될 해제를 위한 중간층을 형성하기 위한 개별적인 과정 단계들 각각 도시한 것이다.
도 4는 도 1에서 도시된 것과 유사한 것으로, 도 1의 것에 비해 줄어든 스케일로 본 발명의 시스템의 전자 부품을 상세하게 도시한 것이다.
도 5는 도 4에서 도시된 것과 유사한 것으로, 집적될 미포장의 전자부품을 가지고 본 발명에 따른 시스템의 더 수정된 실시예를 도시한 것이다.
도 6은 도 4 및 도 5에서 도시된 것들과 유사한 것으로, 해제를 위한 중간층에 직접 적용되는 전자부품과 함께, 본 발명에 따른 시스템의 더욱 수정된 실시예를 도시한 것이다.
도 7은 도 4 내지 6에서 도시된 것들과 유사한 것으로, 회로기판에 집적된 부품에 적용되는 해제를 위한 중간층과 함께, 본 발명에 따른 시스템의 더욱 수정된 실시예를 도시한 것이다.
이하, 첨부된 도면들에 개략적으로 도시된 실시예들을 예로 하여 본 발명을 더욱 상세히 설명할 것이다.
도 1은 인쇄회로 기판, 특히 복수의 기판 층들을 가지는 HDI 기판(2), 및 회로기판(2)과의 사이에 해제를 위한 중간층(4)를 두고 접촉되어 부착되는 전자 부품(3)을 포함하는 시스템을 개략적으로 도시하고 있다.
도 1에 도시한 바와 같이, 중간층(4)은 전자부품(3)의 접촉 또는 연결 위치들(5)의 수에 대응하는 복수의 접촉 또는 연결 구역들(6)을 포함하는데,접촉 또는 연결 구역들(6)은 회로기판(2)에 마련된 접촉 또는 연결 표면들(8)에 대응하여 접촉 또는 연결 구역들(7)과 실질적으로 직접 결합된다. 도 1로부터, 전자부품(3)의 이웃하는 접촉 또는 연결 위치들(5) 사이의 거리는 회로기판(2)의 이웃하는 접촉 또는 연결 표면들(8) 사이의 거리보다 작아서, 중간층(4)에서 해제를 위해, 중간층(4)의 접촉 또는 연결 구역들(7)과 더 연결하기 위하여 매우 미세한 또는 초미세 전도 트랙 또는 전도 구조들이 추가로 포함되도록 하는데, 이를 통하여 회로기 판(2)의 연결 또는 접촉 표면들(8)과의 접촉에 결과적으로 영향을 준다.
공지된 기술과는 달리, 회로기판(2)의 해당 연결 또는 접촉 표면들(8)과 전자부품(3)의 연결 또는 접촉 위치 혹은 연결들(5) 사이의 중간 접촉이 실현되는 경우에, 아주 복잡한 전자부품(3)의 연결 또는 접촉 위치들(5)의 해제를 위한 도체 통로 혹은 마이크로비아를 선택적으로 제공함으로써 도 1의 구성은 중간층(4)을 통한 완전한 해제를 보장한다.
도 1의 구성에서, 해제를 위한 중간층(4)은 회로기판(2)의 연결 또는 접촉 표면들(7) 뿐만 아니라 전자부품(3)의 접촉 또는 연결 위치(5)들의 영역에 그저 마련됨으로써, 중간층(4)의 부분형성이 될 수 있다.
또한, 중간층의 두께는 모든 도면들에서 회로기판(2)과 전자부품(3) 둘다의 크기 또는 치수에 대한 축척으로 나타내지 않았다. 예를 들어, 50㎛ 미만의, 즉 25㎛의 폭을 가질수 있는 매우 미세한 또는 초미세의 전도 트랙 또는 도체 구조들(9)를 고려하여, 중간층(4)용 유전필름의 두께는 대략 35㎛ 정도가 될 수 있고, 이는 회로기판(2)의 기판층의 유전필름 보통 두께의 반보다 작다. 더 나아가, 중간층(4)용 유전필름의 두께는 10㎛ 또는 그 이하까지 사용가능 혹은 적용가능하다.
도면들에 예시된 회로기판(2)는 예를 들어, 별도로 도시하지는 않았지만, 복수의 회로기판 층들을 포함한다.
도 1에 나타낸 실시예에서, 해제를 위한 중간층(4)과 부품(3)의 연결 또는 접촉 위치들(5) 사이의 접촉은 개략적으로 11이 가리키는 수송층 또는 지지구조에 수용 또는 마련되는 전도 접촉들(10)을 통하여 구현된다.
전자부품(3)의 접촉 또는 연결 위치들(5) 뿐만 아니라 회로기판(2)의 접촉 또는 연결 표면들(8)에 대응하여 해제를 위한 중간층(4)의 단지 부분적인 배치에 대신하여, 중간층(4)과 특히 동일한 기저 물질이 회로기판(2) 위의 전자부품(3)의 부착 또는 접촉 영역에 단지 마련 또는 형성된 전도 트랙들(9) 뿐만 아니라 각각 접촉 구역들(6, 7)과 함께 구성되는 회로기판(2)의 표면을 실질적으로 전부 덮도록 적용 또는 마련될 수 있다.
도 2는 해제를 위한 중간층을 이용 또는 형성하면서, 회로기판 및 전자부품으로 이루어진 시스템(1)을 생산하기 위한 과정 순서를 개략적으로 도시한 것이다.
(a) 단계에서, 회로기판, 특히 HDI 기판(2)가 마련되는데, 적절한 연결 또는 접촉 표면들(8)이 이미 형성되어 나타난다.
(b) 단계에서, 중간층(4)을 위한 기저물질이 발라지고, 이에 (c) 단계에서는 중간층(4)의 전도 트랙들(9) 뿐만 아니라 접촉 또는 연결 구역들(6, 7)을 각각 구조화하는 것이 행해진다. 중간층(4)를 구조화하는 과정의 예가 도 3을 참조로하여 아래에서 논의될 것이다.
해제를 위한 중간층(4)의 구조화 또는 형성에 따라, 추가의 겹 또는 지지층(11, 12)이 (d) 단계에서 적용되고, 이에 (e) 단계에 따라, 지지층들 혹은 겹들(11, 12)의 구조화 및 마감이 예를 들어 접촉(10)을 제공함으로써 이행된다.
마지막으로, (f) 단계에서, 전자부품(3)은 해제를 위한 중간층(4)에 결합 또는 연결되고, 이어서 접촉(10)을 개재하면서 연결 또는 접촉위치들(5)를 통하여 회로 기판에 결합 또는 연결된다.
도 3은 예를 들어 본질적으로 공지된 엠보싱 기술을 이용하여, 중간층(4)을 구조화 또는 형성하기 위한 과정의 일부 단계들을 도시한 것이다. 해제를 위한 중간층(4)의 형성 또는 구조화를 위하여, 구조화는 도 3에 일반적으로 나타난 극히 미세한 전도체 구조의 양면 구조화에 반대로, 단지 한면에만 이루어짐을 알아야 한다.
도 3에 따른 (a) 단계에서, 중간층(4)의 엠보싱은 예를 들어 열가소성 호일에 양각 구조를 새기기위한 엠보싱도구(13)를 이용하여 이루어진다.
(b) 단계에서, 혹시 남겨진 잉여물질들은 관통구멍들 혹은 마이크로비아(14)의 생성을 가능하게 하기위하여 반작용 이온 에칭에 의해 예를 들어 제거된고, 이에 (c) 단계에서는 얇은 전도성 물질의 시드(seed)층이 모든 표면을 덮도록 발라진다. 이러한 바름은 예를 들어 스퍼터링 또는 열증기증착에 의해 이루어질 수 있다.
그리고 나서, 양각 구조는 (d) 단계에 따라 구리로 입혀지고, 갈바니 전기를 흘려주는 과정에 의해 형성된 튀어나온 구리들은 예를 들어 화학적 또는 기계적 단계들을 통하여 (e) 단계에서 제거되어, 중간층(4)의 바람직한 구조의 기능으로서 요구되는 초미세 전도 트랙들(9) 뿐만 아니라 전자 부품(3)의 접촉 또는 연결 위치들(5) 및 회로기판(2)의 접촉 또는 연결 표면들(8)의 위치에 따라 접촉 구역들(6, 7)의 형성을 가능하게 한다.
중간층(4)의 생성을 위하여, 예를 들어 폴리에테르이미드, 액정고분자(LCP)와 같은 열가소성 물질들이 사용될 수 있다.
열가소성 물질을 사용하는 것과는 달리, 열적으로 또는 자외선-경화 물질이 중간층(4)을 구조화하는데 이용될 수 있다.
더욱이, (c) 및 (d) 단계에서 설명한 전도층를 바르는 것은 전도성 물질로 들어간 곳이나 우묵한 곳을 채우는 것으로 대체될 수 있다.
엠보싱 기술을 이용하는 것에 대신하여, 중간층(4)을 위해 사용되는 고분자 물질의 제거는 예를 들어 레이저 빛을 이용하여 이루어질 수 있다.
전도성 트랙들(9) 뿐만 아니라 회로기판을 구조화하거나 전도성 연결 또는 접촉 구역들(6, 7)을 각각 배치하기 위하여, 알려져 있는 공제 기술(subtractive techniques), 반-첨가 기술(semi-additive techniques), 또는 첨가기술(additive techniques)이 이용될 수 있다. .
도 4 내지 7에 예시된 실시예들에서, 도 1에서 도시된 것과 같이, 전술한 도면들의 참조부호들은 동일한 구성을 위해 계속 사용되어진다.
도 4에 따르면, 전자부품(3)의 부착은 회로기판(2)와의 접촉을 위한 중간층(4) 위에서 접촉들(10)을 통하여 다시 이루어지며, 여기서 도 4는 추가로 전자부품을 더욱 상세하게 도시함으로써 특히 평판모양의 지지 구조(15)에 후자가 배치되고 외장피복에 의해 둘러싸이게 됨을 특히 명확하게 하고 있다.
도 5에 따른 수정된 도면으로부터, 3으로 다시 참조되는 전자부품은 도 4에 각각 도시된 지지 구조와 외장피복 구조(15, 16) 없이 삽입되지만, 해제를 위한 중간층(4)의 각 접촉 구역들(6)과 5로 다시 참조된 연결 또는 접촉 위치를 통하여 결합되고, 이를 통해 이어서 2로 재참조되는 회로기판에 연결 또는 접합이 연결 또는 접촉표면들(8)을 통하여 이루어진다.
도 5에 따른 구성에서, 해제를 위한 중간층(4)은 직접 지지 구조 역할을 하고, 따라서 추가의 접촉이 제거될수 있도록 전자부품(3)을 위한 지지 또는 전달기능을 이행한다. 이는 비용을 감소시키며, 동시에 전자부품(3)을 중간층(4)에 또 회로기판(2)에 연결하는 것을 향상시킨다.
미포장의 전자부품(3)의 적절한 고정 및 보호를 위하여, 전자부품(3)을 둘러싸고 해제를 위한 중간층(4) 위에서 지지된 외장피복(17)을 도 5에 따른 실시예에 나타내었다.
도 6의 실시예에 따르면, 해제를 위한 중간층(4)와 직접 결합되는 미포장의 전자부품(3)이 이용된다. 그리고, 층들(18, 19)이 부품(3) 위에 보이는데, 특히 이러한 층들의 영역에서, 도 6에 도시되지 않은 추가의 부품을 부착하기 위한 용도의 추가 접촉들 또는 연결들(20)이 보인다. 도 6에 도시된 실시예에서, 연결들 또는 접촉들(20)을 통한 이러한 추가의 부품들의 접촉은 해제를 위한 중간층(4)의 개입에 의존하여 다시 이루어진다.
도 7에 나타낸 실시예에서, 전자부품(3)은 회로기판(2)로부터 떨어져 마주보고 있는 연결 또는 접촉 위치들, 전자부품(3) 위에 배치된 해제를 위한 중간층(4), 및 회로기판(2)의 연결 또는 접촉 표면들(8)로 인한 그 다음 접촉과 함께 배치된다. 도 6 및 7에 따른 실시예들에서, 전자부품(3)의 집적은 따라서 즉시 가능하고, 이는 실장된 부품들의 추가 집적 및 동시에 시스템의 전반적 크기 감소로 따른 향상된 컴팩트화를 가져온다.
전자부품(3)의 연결 또는 접촉 위치들(5)와 회로기판(2)의 접촉 또는 연결 표면들(8) 사이에 해제를 위한 중간층(4)를 이용함으로써, 특히 유전층에서, 특히 일반적인 회로기판층들의 두께에 비해 감소된 두께를 가지는 중간층(4)은 주로 전반적인 회로기판의 두께에서 무시할 만큼의 증가를 발생시키기에 충분하다.
더우기, 해제를 위한 단일의 중간층(4)은 많은 경우들에 있어, 일반적인 회로기판층들과는 반대로, 복수의 층들 및 특히 매우 복잡한 부품들(3)의 해제를 위한 추가 회로기판층들을 요구하지 않고도 이러한 매우 복잡한 부품들(3)의 연결들 또는 접촉 위치들(5)의 작은 거리들에 적합한 매우 미세한 또는 초미세 전도성 트랙들 혹은 전도성 구조들(9) 뿐만 아니라 단지 접촉 구역들(6, 7)만을 포함하는 해제를 위한 상기 중간층(4) 역할을 할 수 있다.
그 수가 수 백에서 수천인 매우 많은 수의 연결 또는 접촉 위치들을 포함하는 전자부품(3)을 사용할 때에, 적절한 피드스루(feedthrough) 혹은 마이크로비아들이 아래에 배치되는 회로기판(2) 또는 회로기판(2)을 형성하는 회로기판층들과 접촉하도록 마련되어지는, 예를 들어 도3에 개략적으로 도시된 과정들에 따라 추가의 중간층이 중간층(4) 위에 발라지거나 증착될 수 있음을 가정할 수 있다. 이러한 선택적으로 요구되는 추가의 중간층의 두께가 추가의 회로기판층 및 특히 그 유전청의 두께에 비해 강력히 줄어든다는 사실을 명심하면, 그리고 해제를 위한 이러한 중간층(4)의 단순화된 구조로 인하여, 후자는 실질적으로 매우 미세한 또는 초미세 전도성 트랙 구조들(9)을 포함한다는 것을 명심하면, 하나 이상의 중간층(4)이 매우 복잡한 부품들(3)의 영역에서 해제를 위해 마련된다고 할지라도 회로기판(2)의 전체적인 두께에서 중간층(4)과 함께 증가된 두께는 무시할만하다. 반대 로, 추가의 회로기판층들을 통한 선택적으로 보여진 해제와 함께, 중간층(4)의 단순한 구조에 비해 회로기판층들의 수는 더욱 복잡한 구조의 후자 때문에 상당히 증가하여 생산비 뿐만 아니라 회로기판(2)의 전체적 두께에서 이에 따른 높은 증가가 수반될 수 있음을 고려하여야 할 것이다.
추가로, 얇은 중간층(4)의 배치는 인쇄회로기판들 및 특히, HDI 기판들의 큰 규모 생산 형태를 이용할지라도, 개별적인 층들의 정확한 일치 요청에 부응하도록 넓은 연결 위치들 혹은 구역들의 조건을 실현가능하게 한다. 통로들의 영역에 마련된 끝이 뾰족한 또는 원뿔형의 구멍들은 두께 감소를 고려하여 공간을 거의 요구하지 않을 것이므로, 일치 혹은 방위의 정확도에 대한 요구를 낮출 수 있다.

Claims (21)

  1. 회로기판(2) 상에 전자부품(3)을 부착 및/또는 상기 회로기판(2)에 상기 전자부품(3)을 접촉시키는 프로세스에 있어서,
    복수의 접촉 또는 연결 표면(8)들을 갖는 상기 회로기판(2)을 마련하는 단계;
    상기 회로기판(2)의 상기 접촉 또는 연결 표면(8)들의 거리에 비하여 감소된 상호 거리에, 상기 회로기판(2)의 상기 복수의 접촉 또는 연결 표면(8)들에 대응하는 수만큼 접촉 또는 연결 위치들을 갖는 상기 전자부품(3)을 마련하는 단계;
    상기 회로기판(2)의 상기 접촉 또는 연결 표면들(8)과 상기 전자부품(3)의 상기 접촉 또는 연결 위치들 사이에, 상기 전자부품(3)의 상기 접촉 또는 연결 위치들을 해제하는 적어도 하나의 중간층(4)을 배치 또는 형성하는 단계들을 포함하는 것을 특징으로 하는 프로세스.
  2. 제 1항에 있어서,
    상기 중간층(4)은 상기 전자부품(3)의 상기 접촉 또는 연결 위치(5)들에 대응하고 상기 회로기판(2)의 상기 접촉 또는 연결 표면(8)들에 대응하는 접촉 구역들 사이에서 전도성 트랙들 혹은 구조들(9)와 함께 형성되는 것을 특징으로하는 프로세스.
  3. 제 1 또는 제 2항에 있어서,
    상기 전자부품(3)의 상기 접촉 또는 연결 위치들(5)과 상기 중간층(4) 사이의 접촉은 상기 전자부품(3)의 접촉을 통하여 이루어지는 것을 특징으로 하는 프로세스.
  4. 제 1 또는 제 2항에 있어서,
    상기 전자부품(3)의 접촉 또는 연결 위치들(5)는 중간층(4)의 접촉 구역들과 직접적으로 접촉되는 것을 특징으로 하는 프로세스.
  5. 제 1항 내지 제 4항 중 어느 한 항에 있어서,
    상기 중간층(4)은 상기 전자부품(3)의 접촉 또는 연결 위치들(5) 뿐만 아니라 상기 회로기판(2)의 접촉 또는 연결 표면들(8)의 영역에 단지 형성되는 것을 특징으로 하는 프로세스.
  6. 제 1항 내지 제 5항 중 어느 한 항에 있어서,
    상기 전자부품(3)은 상기 회로기판(2)로부터 멀어지는 방향의 접촉 또는 연결 위치들로 상기 회로기판(2)에 부착되어, 상기 회로기판(2)의 상기 접촉 또는 연결 표면들(8)에 해제 및 연결을 위한 중간층(4)와 중첩되는 것을 특징으로 하는 프로세스.
  7. 회로기판(2)의 접촉 또는 연결 표면(8)들로부터 전자부품(3)의 접촉 또는 연결 위치(5)들을 해제하기 위한 중간층(4)을 생성하기 위한 프로세스에 있어서,
    복수의 접촉 또는 연결 표면(8)들을 갖는 상기 회로기판(2)을 마련하는 단계;
    적어도 상기 회로기판(2)의 접촉 또는 연결 표면(8)들의 영역 내에 상기 중간층(4)의 기저 물질을 형성하는 단계;
    상기 회로기판(2)의 접촉 또는 연결 표면(8)들과 상기 회로기판(2) 상에 부착된 전자부품(3)의 접촉 또는 연결 위치(5)들을 접촉시키기 위한 접촉 위치(6, 7)들 및 전도 트랙들 또는 구조들(9)을 형성하기 위해 상기 중간층(4)을 구조화하는 단계를 포함하는 것을 특징으로 하는 프로세스.
  8. 제 7항에 있어서,
    상기 중간층(4)의 구조화는 알려져 있는 공제 기술(subtractive techniques), 반-첨가 기술(semi-additive techniques), 첨가기술(additive techniques) 및/또는 엠보싱 기술(embossing techniques) 또는 레이저 구조화 기술들(laser structuring techniques)에 의해 수행되는 것을 특징으로 하는 프로세스.
  9. 제 7항 또는 제 8항에 있어서,
    상기 중간층(4)의 구조화 후, 상기 전자부품(3)의 부착 또는 접촉을 위한 추가적인 지지층(11)이 해제를 위한 상기 중간층(4)에 적용되고, 상기 전자부품(3)을 위한 접촉(10)들이 마련되어지는 것을 특징으로 하는 프로세스.
  10. 제 7항, 제 8항 또는 제 9항에 있어서,
    상기 중간층(4)은 회로기판층의 두께에 비하여 감소된 두께로 형성되는 것을 특징으로 하는 프로세스.
  11. 제 10항에 있어서,
    상기 중간층(4)의 두께가 회로기판층의 두께의 1/2, 특히 1/3보다 작게 선택되는 것을 특징으로 하는 프로세스.
  12. 제 7항 내지 제 11항 중 어느 한 항에 있어서,
    상기 중간층(4)에 그 두께가 50㎛보다 작은, 특히 30㎛ 보다 작은 전도 트랙들 또는 전도 구조들이 마련되어 있는 것을 특징으로 하는 프로세스.
  13. 제 7항 내지 제 11항 중 어느 한 항에 있어서,
    상기 중간층(4)은 상기 전자부품(3)을 위한 지지 및/또는 방벽으로서 이용되는 것을 특징으로 하는 프로세스.
  14. 회로기판(2)와 적어도 하나의 전자부품(3)을 포함하는 시스템에 있어서,
    상기 회로기판(2)의 접촉 또는 연결 표면(8)들로 부터 상기 전자부품(3)의 접촉 또는 연결 위치(5)들의 해제를 위한 적어도 하나의 중간층(4)이 상기 전자부품(3)의 상기 접촉 또는 연결 위치들(5)과 상기 회로기판(2)의 상기 접촉 또는 연결 표면들(8)의 사이에 배치 또는 형성되고, 상기 전자부품(3)의 접촉 또는 연결 위치들(5)는 상기 회로기판(2)의 상기 접촉 또는 연결 위치(5)들에 비해 감소된 상호 거리들을 포함하는 것을 특징으로 하는 시스템.
  15. 제 14항에 있어서,
    상기 중간층(4)은 상기 전자부품(3)의 접촉 또는 연결 위치들(5)에 대응하고 상기 회로기판(2)의 접촉 또는 연결 위치들(8)에 대응하는 접촉 구역들(6, 7) 사이에서 전도성 트랙들 혹은 구조들(9)과 함께 형성되는 것을 특징으로 하는 시스템.
  16. 제 14 또는 제 15항에 있어서,
    상기 전자부품(3)의 부착 또는 접촉을 위한 추가적인 지지층(11)이 해제를 위한 상기 중간층(4)에 적용되고, 상기 전자부품(3)을 위한 접촉(10)들이 마련되어지는 것을 특징으로 하는 시스템.
  17. 제 14항, 제 15항 또는 제 16항에 있어서,
    상기 중간층(4)은 회로기판층의 두께에 비하여 감소된 두께로 형성되는 것을 특징으로 하는 시스템.
  18. 제 17항에 있어서,
    상기 중간층(4)의 두께가 회로기판층의 두께의 1/2, 특히 1/3보다 작게 되는 것을 특징으로 하는 시스템.
  19. 제 14항 내지 제 18항 중 어느 한 항에 있어서,
    상기 중간층(4)에 그 두께가 50㎛보다 작은, 특히 30㎛ 보다 작은 전도 트랙들 또는 전도 구조들(9)이 마련되어 있는 것을 특징으로 하는 시스템.
  20. 제 14항 내지 제 19항 중 어느 한 항에 있어서,
    상기 중간층(4)은 상기 전자부품(3)을 위한 지지 및/또는 방벽으로서 이용되는 것을 특징으로 하는 시스템.
  21. 제 14항 내지 제 20항 중 어느 한 항에 있어서,
    공지된 방식에서 상기 회로기판(2)은 개별적인 회로기판층들을 연결하는 전도성 통로들 또는 마이크로비아들에 의해 적어도 부분적으로 상호 연결되는 복수의 겹쳐진 회로기판층들과 함께 형성되는 것을 특징으로 하는 시스템.
KR1020087027470A 2006-05-16 2007-05-15 인쇄회로기판 상에 전자부품을 고정하는 방법 및 인쇄회로기판 및 적어도 하나의 전자부품을 포함하는 시스템 KR20090007410A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
AT0039306U AT9551U1 (de) 2006-05-16 2006-05-16 Verfahren zum festlegen eines elektronischen bauteils auf einer leiterplatte sowie system bestehend aus einer leiterplatte und wenigstens einem elektronischen bauteil
ATGM393/2006 2006-05-16

Publications (1)

Publication Number Publication Date
KR20090007410A true KR20090007410A (ko) 2009-01-16

Family

ID=38456750

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087027470A KR20090007410A (ko) 2006-05-16 2007-05-15 인쇄회로기판 상에 전자부품을 고정하는 방법 및 인쇄회로기판 및 적어도 하나의 전자부품을 포함하는 시스템

Country Status (10)

Country Link
US (1) US8541690B2 (ko)
EP (1) EP2018666B1 (ko)
JP (1) JP2009537968A (ko)
KR (1) KR20090007410A (ko)
CN (1) CN201238050Y (ko)
AT (2) AT9551U1 (ko)
CA (1) CA2651649A1 (ko)
DE (1) DE502007006885D1 (ko)
TW (1) TW200814884A (ko)
WO (1) WO2007131256A2 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AT12737U1 (de) * 2010-09-17 2012-10-15 Austria Tech & System Tech Verfahren zum herstellen einer aus mehreren leiterplattenbereichen bestehenden leiterplatte sowie leiterplatte
US9912448B2 (en) * 2012-02-13 2018-03-06 Sentinel Connector Systems, Inc. Testing apparatus for a high speed communications jack and methods of operating the same
EP3358359B1 (de) * 2017-02-01 2019-08-28 Siemens Aktiengesellschaft Leiterplatte mit implantiertem optischen stromsensor
CN207369413U (zh) * 2017-09-27 2018-05-15 京东方科技集团股份有限公司 一种线路板、显示驱动装置及显示装置
US10455707B1 (en) 2018-08-10 2019-10-22 Apple Inc. Connection pad for embedded components in PCB packaging

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3660726A (en) * 1970-10-12 1972-05-02 Elfab Corp Multi-layer printed circuit board and method of manufacture
US5479319A (en) * 1992-12-30 1995-12-26 Interconnect Systems, Inc. Multi-level assemblies for interconnecting integrated circuits
JP3345541B2 (ja) * 1996-01-16 2002-11-18 株式会社日立製作所 半導体装置及びその製造方法
US6034437A (en) * 1997-06-06 2000-03-07 Rohm Co., Ltd. Semiconductor device having a matrix of bonding pads
JPH1168288A (ja) 1997-08-21 1999-03-09 Matsushita Electric Ind Co Ltd 回路基板の製造方法及び回路基板
JP2000138313A (ja) * 1998-10-30 2000-05-16 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
US6617681B1 (en) * 1999-06-28 2003-09-09 Intel Corporation Interposer and method of making same
SE516936C2 (sv) * 1999-12-10 2002-03-26 Ericsson Telefon Ab L M Flytande-kristalldisplay, LCD
US6388335B1 (en) * 1999-12-14 2002-05-14 Atmel Corporation Integrated circuit package formed at a wafer level
US6429534B1 (en) * 2000-01-06 2002-08-06 Lsi Logic Corporation Interposer tape for semiconductor package
US6335491B1 (en) * 2000-02-08 2002-01-01 Lsi Logic Corporation Interposer for semiconductor package assembly
US6309912B1 (en) * 2000-06-20 2001-10-30 Motorola, Inc. Method of interconnecting an embedded integrated circuit
JP2002033562A (ja) 2000-07-19 2002-01-31 Sony Corp 絶縁層及び接続孔の形成方法、配線構造の形成方法、並びにこれらの方法の実施に使用する型材及びその製造方法
CN1901181B (zh) * 2000-09-25 2012-09-05 揖斐电株式会社 半导体元件及其制造方法、多层印刷布线板及其制造方法
JP2002246759A (ja) 2000-12-12 2002-08-30 Ngk Spark Plug Co Ltd 配線基板
CN100378969C (zh) * 2003-06-24 2008-04-02 日本特殊陶业株式会社 中间衬底及具有半导体元件、中间衬底和衬底的结构体
JP2005039243A (ja) * 2003-06-24 2005-02-10 Ngk Spark Plug Co Ltd 中間基板
US7566960B1 (en) * 2003-10-31 2009-07-28 Xilinx, Inc. Interposing structure
WO2005050708A2 (en) * 2003-11-13 2005-06-02 Silicon Pipe, Inc. Stair step printed circuit board structures for high speed signal transmissions
US7049170B2 (en) * 2003-12-17 2006-05-23 Tru-Si Technologies, Inc. Integrated circuits and packaging substrates with cavities, and attachment methods including insertion of protruding contact pads into cavities
US20050133891A1 (en) * 2003-12-23 2005-06-23 Tessera, Inc. System and method for increasing the ball pitch of an electronic circuit package
US20050218528A1 (en) * 2004-03-31 2005-10-06 Beatty John J Capillary underfill channel
JP2006054260A (ja) * 2004-08-10 2006-02-23 Toshiba Corp 外部とのインターフェース機能を有するｌｓｉパッケージ、外部とのインターフェース機能を備えたｌｓｉパッケージを有する実装体、外部とのインターフェース機能を備えたｌｓｉパッケージを有する実装体の製造方法
JP4353873B2 (ja) 2004-08-26 2009-10-28 イビデン株式会社 プリント配線板
US7049208B2 (en) * 2004-10-11 2006-05-23 Intel Corporation Method of manufacturing of thin based substrate
JP4671829B2 (ja) * 2005-09-30 2011-04-20 富士通株式会社 インターポーザ及び電子装置の製造方法
JP4256870B2 (ja) 2005-12-01 2009-04-22 新光電気工業株式会社 配線基板の製造方法
US7462784B2 (en) * 2006-05-02 2008-12-09 Ibiden Co., Ltd. Heat resistant substrate incorporated circuit wiring board
US7768138B2 (en) * 2007-10-23 2010-08-03 Panasonic Corporation Semiconductor device
US8373073B2 (en) * 2009-05-29 2013-02-12 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
JP5540276B2 (ja) * 2011-03-31 2014-07-02 Ｔｄｋ株式会社 電子部品内蔵基板及びその製造方法

Also Published As

Publication number Publication date
WO2007131256A2 (de) 2007-11-22
EP2018666A2 (de) 2009-01-28
JP2009537968A (ja) 2009-10-29
TW200814884A (en) 2008-03-16
CA2651649A1 (en) 2007-11-22
WO2007131256A3 (de) 2008-04-17
CN201238050Y (zh) 2009-05-13
ATE504943T1 (de) 2011-04-15
AT9551U1 (de) 2007-11-15
EP2018666B1 (de) 2011-04-06
US8541690B2 (en) 2013-09-24
DE502007006885D1 (de) 2011-05-19
US20090101398A1 (en) 2009-04-23

Similar Documents

Publication Publication Date Title
US9743526B1 (en) Wiring board with stacked embedded capacitors and method of making
US20220053633A1 (en) Embedding Component in Component Carrier by Component Fixation Structure
US20090236143A1 (en) Multilayer wiring board, multilayer wiring board unit and electronic device
CN101911847B (zh) 多层配线基板的制造方法
TWI373992B (en) Circuitized substrate with split conductive layer, method of making same, electrical assembly utilizing same, and information handling system utilizing same
KR101143837B1 (ko) 전자 소자를 내장하는 회로기판 및 회로기판의 제조 방법
US20150114690A1 (en) Flex-rigid wiring board and method for manufacturing flex-rigid wiring board
KR20120032514A (ko) 적어도 2 개의 인쇄회로기판 영역들로 구성되는 인쇄회로기판을 제조하는 방법, 및 인쇄회로기판
US10701793B2 (en) Component carrier comprising a copper filled multiple-diameter laser drilled bore
JP2000512083A (ja) バイアマトリックス層間接続を有する多層回路及びその製造方法
US20090242238A1 (en) Buried pattern substrate
TW200806141A (en) Method of making circuitized substrate
KR100820633B1 (ko) 전자소자 내장 인쇄회로기판 및 그 제조방법
KR20090007410A (ko) 인쇄회로기판 상에 전자부품을 고정하는 방법 및 인쇄회로기판 및 적어도 하나의 전자부품을 포함하는 시스템
CN102124824B (zh) 用于多层印刷电路板的具有镀通孔的附加功能单层堆叠导通孔
US7278205B2 (en) Multilayer printed wiring board and production method therefor
CN108463047A (zh) 基部结构上的限定腔体和对准标记的图案化覆盖层
US10219374B2 (en) Printed wiring board
US20060063301A1 (en) Manufacturing method of a multi-layer circuit board with an embedded passive component
US20220181243A1 (en) Component Carrier With a Photoimageable Dielectric Layer and a Structured Conductive Layer Being Used as a Mask for Selectively Exposing the Photoimageable Dielectric Layer With Electromagnetic Radiation
JPS62156847A (ja) 多層プリント配線板の製造方法
US11350520B2 (en) Component carrier and method of manufacturing the same
TW201936018A (zh) 印刷電路板
TW200522823A (en) Multilayered printed wiring board and multilayered printed wiring board manufacturing method
TWI463932B (zh) 用於多層印刷電路板之具有鍍金屬貫通孔的附加功能性單一層合堆疊連通柱

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application