KR20080108532A - Ⅲ족 질화물 반도체 발광 소자, ⅲ족 질화물 반도체 발광 소자의 제조 방법 및 램프 - Google Patents

Ⅲ족 질화물 반도체 발광 소자, ⅲ족 질화물 반도체 발광 소자의 제조 방법 및 램프 Download PDF

Info

Publication number
KR20080108532A
KR20080108532A KR1020087024718A KR20087024718A KR20080108532A KR 20080108532 A KR20080108532 A KR 20080108532A KR 1020087024718 A KR1020087024718 A KR 1020087024718A KR 20087024718 A KR20087024718 A KR 20087024718A KR 20080108532 A KR20080108532 A KR 20080108532A
Authority
KR
South Korea
Prior art keywords
group iii
layer
nitride semiconductor
iii nitride
light emitting
Prior art date
Application number
KR1020087024718A
Other languages
English (en)
Other versions
KR101020905B1 (ko
Inventor
히사유끼 미끼
히로미쯔 사까이
Original Assignee
쇼와 덴코 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쇼와 덴코 가부시키가이샤 filed Critical 쇼와 덴코 가부시키가이샤
Publication of KR20080108532A publication Critical patent/KR20080108532A/ko
Application granted granted Critical
Publication of KR101020905B1 publication Critical patent/KR101020905B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H01L21/02507—Alternating layers, e.g. superlattice
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

구동 전압이 낮고, 또한 발광 효율이 우수한 양면 전극 타입의 Ⅲ족 질화물 반도체 발광 소자가 제공된다. 그와 같은 Ⅲ족 질화물 반도체 발광 소자는, 반도체 적층 구조가, 고농도의 불순물 원자를 함유하는 Ⅲ족 질화물 반도체로 이루어지는 고농도층(3b)과, 고농도층(3b)보다도 저농도의 불순물 원자를 함유하는 Ⅲ족 질화물 반도체로 이루어지는 저농도층(3a)으로 이루어지는 불순물층(30)과, Ⅲ족 질화물 반도체층(2)을 적어도 구비한 것이며, Ⅲ족 질화물 반도체층(2) 상에는 저농도층(3a)과 고농도층(3b)이 이 순서로 연속하여 형성되어 있는 Ⅲ족 질화물 반도체 발광 소자로 한다.
고농도층, 저농도층, 불순물 원자, Ⅲ족 질화물 반도체 발광 소자

Description

Ⅲ족 질화물 반도체 발광 소자, Ⅲ족 질화물 반도체 발광 소자의 제조 방법 및 램프{GROUP Ⅲ NITRIDE SEMICONDUCTOR LIGHT-EMITTING DEVICE, METHOD FOR MANUFACTURING GROUP Ⅲ NITRIDE SEMICONDUCTOR LIGHT-EMITTING DEVICE, AND LAMP}
본 발명은, Ⅲ족 질화물 반도체 발광 소자, Ⅲ족 질화물 반도체 발광 소자의 제조 방법 및 램프에 관한 것으로，특히, 저저항이며 평탄성이 우수한 반도체 적층 구조를 이용하여, 구동 전압이 낮고 소자 특성이 우수한 Ⅲ족 질화물 반도체 발광 소자에 관한 것이다.
본원은, 2006년 3월 24일에, 일본에서 출원된 일본 특허 출원 제2006-082473호에 기초하여 우선권을 주장하고, 그 내용을 여기에 원용한다.
종래부터, 기판 상에 형성된 Ⅲ족 질화물 반도체는, 단파장의 가시광을 방사하는 발광 다이오드(LED)나 레이저 다이오드(LD) 등의 pn 접합형 구조의 Ⅲ족 질화물 반도체 발광 소자를 구성하기 위한 기능 재료로서 이용되고 있다(예를 들면, 특허 문헌 1 참조). 예를 들면, 근자외대, 청색대, 또는 녹색대의 발광을 드러내는 LED에서는, n형 또는 p형의 질화알루미늄·갈륨(조성식 AlXGaYN: 0≤X, Y≤1, X+Y=1)이, 클래드층을 구성하기 위해 이용되며(예를 들면, 특허 문헌 2 참조), 질 화갈륨·인듐(조성식 GaYInZN: 0≤Y, Z≤1, Y+Z=1)이, 발광층을 구성하기 위해 이용되고 있다(예를 들면, 특허 문헌 3 참조).
또한，실리콘(Si) 등의 불순물이 도핑된 Ⅲ족 질화물 반도체가, 기판과 발광층의 중간에 배치되며, 저항값을 제어하기 위해 이용되고 있다.
그런데，Ⅲ족 질화물 반도체 발광 소자를 구성하는 기판으로서 가장 많이 이용되고 있는 사파이어 기판은, 절연체이며, 열전도율이 낮다고 하는 결점이 있으므로, 사파이어 기판의 대체로 되는 기판의 개발이 요구되고 있다. 현재, 사파이어 기판의 대체 기판으로서, 도전성 및 열전도율이 높고, Ⅲ족 질화물 반도체와 결정 격자 상수가 일치하는 Ⅲ족 질화물 반도체 결정으로 이루어지는 기판을 이용하는 것이 제안되어 있다.
또한，사파이어 기판의 대체 기판으로서는, 상기 Ⅲ족 질화물 반도체 결정으로 이루어지는 기판 외에, 사파이어를 포함하는 헤테로 기판으로 이루어지는 기체 상에 Ⅲ족 질화물 반도체층을 적층한 기판이 제안되어 있다. 이와 같은 기판에서는, 일반적으로, 헤테로 기판 상에 적층된 Ⅲ족 질화물 반도체층 상에, LED로 되는 기능을 갖는 적층 구조가 형성된다. 이와 같은 기판은, 헤테로 기판 상에 Ⅲ족 질화물 반도체층을 제작하는 결정 성장 방법과, LED로 되는 기능을 갖는 적층 구조를 형성하는 결정 성장 방법이 상이한 경우에 유효하다. 일반적으로, 헤테로 기판 상에 Ⅲ족 질화물 반도체층을 형성하는 방법으로서는 HVPE나 MBE 등이 이용되고, 적층 구조를 형성하는 방법으로서는 MOCVD 등이 이용되고 있다.
또한，Ⅲ족 질화물 반도체층이 적층된 기판에서, Si, ZnO으로 이루어지는 헤테로 기판을 기체로서 이용하는 경우, 도전성을 갖게 할 수 있다. 이 때문에, 반도체 발광 소자의 양면에 전극을 제작하여 전류를 상하로 도통시키는 양면 전극 타입의 Ⅲ족 질화물 반도체 발광 소자로 하는 것이 가능하다.
또한，Ⅲ족 질화물 반도체층이 적층된 기판에서, 사파이어 기판 등의 절연성을 갖는 기판을 기체로서 이용하는 경우에서도, 전극을 형성하기 전에 사파이어 기판을 박리하는 기술을 응용함으로써 양면 전극 타입의 Ⅲ족 질화물 반도체 발광 소자를 실현할 수 있다.
[특허 문헌 1] 일본 특허 공개 제2000-332364호 공보
[특허 문헌 2] 일본 특허 공개 제2003-229645호 공보
[특허 문헌 3] 일본 특허 공개 소55-3834호 공보
<발명의 개시>
<발명이 해결하고자 하는 과제>
그러나, 종래의 Ⅲ족 질화물 반도체층이 적층된 기판을 이용하여, 양면 전극 타입의 Ⅲ족 질화물 반도체 발광 소자를 제조하는 경우, 이하에 설명하는 바와 같이, 구동 전압이 낮고 또한 소자 특성이 우수한 Ⅲ족 질화물 반도체 발광 소자를 실현하는 것은 곤란하였다.
즉, 양면 전극 타입의 Ⅲ족 질화물 반도체 발광 소자를 제조하는 경우, Ⅲ족 질화물 반도체 발광 소자 내에 절연성을 갖는 층을 형성하면，저항값이 높아져서 구동 전압을 상승시키게 되기 때문에, Ⅲ족 질화물 반도체 발광 소자 내에 절연성 을 갖는 층을 형성할 수 없다.
그러나，Ⅲ족 질화물 반도체층이 적층된 기판 상에, 저항값을 제어하기 위해서 도핑된 Ⅲ족 질화물 반도체층을 에피택셜 성장시키면，표면에 피트나 크랙이 발생하고, 발광 효율을 저하시킨다고 하는 문제점이 있다. 이 문제점의 원인은, Ⅲ족 질화물 반도체층이 성장하는 초기의 층에 불순물인 도우펀트가 응집하기 때문이라고 생각된다.
또한，Ⅲ족 질화물 반도체층이 적층된 기판 상에, 언도프의 Ⅲ족 질화물 반도체층을 에피택셜 성장시킨 경우에는, 표면에 발생하는 피트나 크랙이 적어, 양호한 결정성이 얻어진다. 그러나，언도프의 Ⅲ족 질화물 반도체층은, 절연성을 갖는 층이므로, Ⅲ족 질화물 반도체 발광 소자의 저항값이 높아지게 된다.
본 발명은, 상기 사정을 감안하여 이루어진 것으로, 전술한 문제점을 해결하여, 구동 전압이 낮고, 또한 발광 효율이 우수한 양면 전극 타입의 Ⅲ족 질화물 반도체 발광 소자를 제공하는 것을 목적으로 한다.
또한，본 발명은, 구동 전압이 낮고 발광 특성이 우수한 Ⅲ족 질화물 반도체 발광 소자를 이용하여, 우수한 특성을 갖는 램프를 제공하는 것을 목적으로 한다.
<과제를 해결하기 위한 수단>
즉, 본 발명은 이하의 발명을 제공한다.
(1) 반도체 적층 구조와, Ⅲ족 질화물 반도체로 이루어지는 발광층과, 상기 반도체 적층 구조의 표측과 이측에 각각 형성된 전극을 구비한 Ⅲ족 질화물 반도체 발광 소자로서, 상기 반도체 적층 구조가, 고농도의 불순물 원자를 함유하는 Ⅲ족 질화물 반도체로 이루어지는 고농도층과, 상기 고농도층보다도 저농도의 불순물 원자를 함유하는 Ⅲ족 질화물 반도체로 이루어지는 저농도층으로 이루어지는 불순물층과, Ⅲ족 질화물 반도체층을 적어도 구비한 것이며, 상기 Ⅲ족 질화물 반도체층 상에는 상기 저농도층과 상기 고농도층을 이 순서로 연속하여 형성되어 있는 것을 특징으로 하는 Ⅲ족 질화물 반도체 발광 소자.
(2) 상기 불순물층이, 서로 인접하여 복수 구비되어 있는 것을 특징으로 하는 (1)에 기재된 Ⅲ족 질화물 반도체 발광 소자.
(3) 상기 고농도층 및 상기 저농도층의 두께가 각각 0.5∼500㎚인 것을 특징으로 하는 (1) 또는 (2)에 기재된 Ⅲ족 질화물 반도체 발광 소자.
(4) 상기 저농도층의 두께가, 상기 고농도층의 두께 이상인 것을 특징으로 하는 (1) 내지 (3) 중 어느 하나에 기재된 Ⅲ족 질화물 반도체 발광 소자.
(5) 상기 불순물층이 10∼1000층 적층되어 있는 것을 특징으로 하는 (1) 내지 (4) 중 어느 하나에 기재된 Ⅲ족 질화물 반도체 발광 소자.
(6) 상기 불순물층의 전체 두께가 0.1∼10㎛인 것을 특징으로 하는 (1) 내지 (5) 중 어느 하나에 기재된 Ⅲ족 질화물 반도체 발광 소자.
(7) 상기 고농도층의 불순물 원자의 농도가 5×1017∼5×1019㎝-3인 것을 특징으로 하는 (1) 내지 (6) 중 어느 하나에 기재된 Ⅲ족 질화물 반도체 발광 소자.
(8) 상기 저농도층의 불순물 원자의 농도가 2×10l9㎝-3 이하인 것을 특징으로 하는 (1) 내지 (7) 중 어느 하나에 기재된 Ⅲ족 질화물 반도체 발광 소자.
(9) 상기 불순물 원자가, 실리콘(Si), 게르마늄(Ge), 황(S), 셀레늄(Se), 주석(Sn) 및 텔루륨(Te)으로 이루어지는 군에서 선택된 1종 또는 2종 이상을 조합한 것인 것을 특징으로 하는 (1) 내지 (8) 중 어느 하나에 기재된 Ⅲ족 질화물 반도체 발광 소자.
(10) 상기 Ⅲ족 질화물 반도체층이, 도전성의 질화갈륨계 화합물 반도체로 이루어지는 것을 특징으로 하는 (1) 내지 (9) 중 어느 하나에 기재된 Ⅲ족 질화물 반도체 발광 소자.
(11) 상기 Ⅲ족 질화물 반도체층이, 도전성을 갖는 기체 상에 형성된 것인 것을 특징으로 하는 (1) 내지 (10) 중 어느 하나에 기재된 Ⅲ족 질화물 반도체 발광 소자.
(12) 상기 불순물층과 상기 기체의 도전형이 동일한 (11)에 기재된 Ⅲ족 질화물 반도체 발광 소자.
여기에서, 불순물층과 기체의 도전형이 동일하다는 것은, 불순물층의 도전형이 n형인 경우에는 기체의 도전형도 n형, 불순물층의 도전형이 p형인 경우에는 기체의 도전형도 p형인 것을 가리킨다.
(13) 상기 기체가, 실리콘(Si) 또는 산화아연(ZnO)으로 이루어지는 것을 특징으로 하는 (11) 또는 (12)에 기재된 Ⅲ족 질화물 반도체 발광 소자.
(14) 반도체 적층 구조와, Ⅲ족 질화물 반도체로 이루어지는 발광층과, 상기 반도체 적층 구조의 표측과 이측에 각각 형성된 전극을 구비하고，상기 반도체 적층 구조가, 고농도의 불순물 원자를 함유하는 Ⅲ족 질화물 반도체로 이루어지는 고 농도층과, 상기 고농도층보다도 저농도의 불순물 원자를 함유하는 Ⅲ족 질화물 반도체로 이루어지는 저농도층으로 이루어지는 불순물층과, Ⅲ족 질화물 반도체층을 적어도 구비하는 Ⅲ족 질화물 반도체 발광 소자의 제조 방법으로서，상기 Ⅲ족 질화물 반도체층 상에, 상기 저농도층과 상기 고농도층이 이 순서로 연속하여 형성하는 것을 특징으로 하는 Ⅲ족 질화물 반도체 발광 소자의 제조 방법.
(15) 상기 고농도층을 형성하는 공정에서만 상기 불순물 원자를 도핑함으로써, 상기 불순물층을 형성하는 것을 특징으로 하는 (14)에 기재된 Ⅲ족 질화물 반도체 발광 소자의 제조 방법.
(16) 기체 상에 상기 Ⅲ족 질화물 반도체층을 형성하는 공정을 구비하는 것을 특징으로 하는 (14) 또는 (15)에 기재된 Ⅲ족 질화물 반도체 발광 소자의 제조 방법.
(17) 상기 기체가 도전성을 갖는 것을 특징으로 하는 (16)에 기재된 Ⅲ족 질화물 반도체 발광 소자의 제조 방법.
(18) 상기 기체가 절연성을 갖는 것이며, 상기 기체 상에 Ⅲ족 질화물 반도체층을 형성한 후, 상기 기체를 제거하는 공정을 구비하는 것을 특징으로 하는 (16)에 기재된 Ⅲ족 질화물 반도체 발광 소자의 제조 방법.
(19) 상기 Ⅲ족 질화물 반도체층이, 질화 갈륨계 화합물 반도체로 이루어지는 것을 특징으로 하는 (14) 내지 (18) 중 어느 하나에 기재된 Ⅲ족 질화물 반도체 발광 소자의 제조 방법.
(20) (1) 내지 (13) 중 어느 하나에 기재된 Ⅲ족 질화물 반도체 발광 소자를 이용한 것을 특징으로 하는 램프.
<발명의 효과>
본 발명의 Ⅲ족 질화물 반도체 발광 소자는, 반도체 적층 구조와, 발광층과, 상기 반도체 적층 구조의 표측과 이측에 각각 형성된 전극을 구비하고, 반도체 적층 구조가, 고농도층과 저농도층으로 이루어지는 불순물층과, Ⅲ족 질화물 반도체층을 적어도 구비한 것이며, Ⅲ족 질화물 반도체층 상에는 저농도층과 고농도층이 이 순서로 연속하여 형성되어 있으므로, 구동 전압이 낮고 또한 소자 특성이 우수한 양면 전극 타입의 Ⅲ족 질화물 반도체 발광 소자를 실현할 수 있다. 보다 상세하게는, 저농도층은, Ⅲ족 질화물 반도체층 상에 형성된 경우에, 표면에 피트나 크랙이 발생하기 어려워 양호한 결정성이 얻어지는 것이다. 또한，고농도층은, 저농도층 상에 형성됨으로써, 불순물층의 저항값을 저하시켜서, Ⅲ족 질화물 반도체 발광 소자의 저항의 저하에 기여한다. 따라서, 불순물층을 구비하고，Ⅲ족 질화물 반도체층 상에 저농도층과 고농도층이 이 순서로 연속하여 형성되어 있는 반도체 적층 구조는, 전체로서 저저항이며, 또한 평탄성이 우수한 것으로 된다. 따라서, 본 발명의 Ⅲ족 질화물 반도체 발광 소자는, 구동 전압이 낮고, 또한 우수한 발광 효율을 갖는 것으로 된다.
또한，본 발명의 Ⅲ족 질화물 반도체 발광 소자에서, 불순물층이, 서로 인접하여 복수 구비되어 있는 경우, 고농도층 상에 저농도층이 형성되게 되므로, 고농도층에 형성된 피트나 크랙을 저농도층에 의해 매립하는 효과가 얻어진다. 따라서，보다 한층, 평탄성이 우수한 반도체 적층 구조를 갖는 Ⅲ족 질화물 반도체 발광 소자로 된다.
또한，본 발명의 Ⅲ족 질화물 반도체 발광 소자의 제조 방법에 의하면, Ⅲ족 질화물 반도체층 상에, 상기 저농도층과 상기 고농도층을 이 순서로 연속하여 형성하므로, 전술한 저농도층의 결정성을 향상시키는 효과와, 고농도층에 의한 도전성을 향상시키는 효과에 의해, 전체로서 저저항이며, 또한 평탄성이 우수한 불순물층이 형성되어, 구동 전압이 낮고, 또한 우수한 발광 효율을 갖는 Ⅲ족 질화물 반도체 발광 소자가 얻어진다.
또한，본 발명의 램프는, 본 발명의 Ⅲ족 질화물 반도체 발광 소자를 이용한 것이므로, 구동 전압이 낮고 발광 특성이 우수한 것으로 된다.
도 1은, 본 발명의 Ⅲ족 질화물 반도체 발광 소자의 일례를 모식적으로 나타낸 단면도.
도 2는, 도 1에 도시한 Ⅲ족 질화물 반도체 발광 소자에 구비된 반도체 적층 구조를 모식적으로 나타낸 단면도.
도 3은, 도 1에 도시한 Ⅲ족 질화물 반도체 발광 소자에 구비된 반도체 적층 구조를 구성하는 불순물층을 모식적으로 나타낸 단면도.
도 4는, 본 발명의 램프의 일례를 모식적으로 나타낸 단면도.
<도면의 주요 부분에 대한 부호의 설명>
1: 기체
2: Ⅲ족 질화물 반도체층
3: 중복 불순물층
3a: 저농도층
3b: 고농도층
5: 클래드층
6: 발광층
6a: 장벽층
6b: 웰층
7: p형 클래드층
8: p형 컨택트층
9: n형 오믹 전극
10: p형 오믹 전극
11: 반도체 적층 구조
30: 불순물층
40: Ⅲ족 질화물 반도체 발광 소자
<발명을 실시하기 위한 최량의 형태>
이하, 본 발명의 실시 형태에 대하여, 도면을 참조로 하여 설명한다. 단, 본 발명은 이하의 각 실시 형태에 한정되는 것이 아니라, 예를 들면 이들 실시 형태의 구성 요소끼리를 적당히 조합하여도 된다.
도 1은, 본 발명의 Ⅲ족 질화물 반도체 발광 소자의 일례를 모식적으로 나타낸 단면도이다. 또한，도 2는, 도 1에 도시한 Ⅲ족 질화물 반도체 발광 소자에 구 비된 반도체 적층 구조를 모식적으로 나타낸 단면도이다. 또한，도 3은, 도 1에 도시한 Ⅲ족 질화물 반도체 발광 소자에 구비된 반도체 적층 구조를 구성하는 불순물층을 모식적으로 나타낸 단면도이다.
도 1에서, 참조 부호 40은 Ⅲ족 질화물 반도체 발광 소자인 LED칩을 나타내고, 참조 부호 11은 반도체 적층 구조를 나타내고 있다. 반도체 적층 구조(11)는, 도 2에 도시한 바와 같이, 기체(1)와, Ⅲ족 질화물 반도체층(2)으로 이루어지는 기판(20)과, 기판(20)의 Ⅲ족 질화물 반도체층(2) 상에 형성된 중복 불순물층(3)으로 이루어진다. 또한，반도체 적층 구조(11) 상에는, 도 1에 도시한 바와 같이, 클래드층(5)과, 발광층(6)과, 장벽층(6a)과, 웰층(6b)과, p형 클래드층(7)과, p형 컨택트층(8)이 적층되어 있다. 또한，반도체 적층 구조(11)의 표측(도 1에서는 상측)에는, p형 오믹 전극(10)이 형성되고, 이측(도 1에서는 하측)에는, n형 오믹 전극(9)이 형성되어 있으며, 양면 전극 타입의 Ⅲ족 질화물 반도체 발광 소자(40)로 되어 있다.
기판(20)은, 도 2에 도시한 바와 같이, 기체(1)가, 도전성을 갖는 재료로 이루어지는 것인 경우, 기체(1) 상에 Ⅲ족 질화물 반도체층(2)을 형성하여 이루어지는 것으로 되지만, 기체(1)로서, 절연성을 갖는 재료로 이루어지는 것을 이용한 경우에는, 기체(1) 상에 Ⅲ족 질화물 반도체층(2)을 형성한 후, n형 오믹 전극(9)을 형성하기 전에 기체(1)를 제거한다.
본 발명에서 Ⅲ족 질화물 반도체층(2)이 적층되는 기체(1)로서는, 융점이 비 교적 높고, 내열성이 있는 사파이어(α-Al2O3 단결정)나 산화아연(ZnO) 또는 산화갈륨·리튬(조성식 LiGaO2) 등의 산화물 단결정 재료, 규소 단결정(실리콘)이나 입방정 또는 육방정 결정형의 탄화규소(SiC) 등의 Ⅳ족 반도체 단결정으로 이루어지는 기판 등을 예로 들 수 있다. 또한，기체(1)의 재료로서, 인화갈륨(GaP) 등의 Ⅲ-Ⅴ족 화합물 반도체 단결정 재료도 이용할 수 있다.
Ⅲ족 질화물 반도체층(2)이 적층되는 기체(1)로서, 바람직한 것은 사파이어로 이루어지는 기판이지만, 사파이어로 이루어지는 기판은, 절연성을 가지므로 n형 오믹 전극(9)을 형성하기 전에 제거할 필요가 있다.
Ⅲ족 질화물 반도체층(2)이 적층되는 기체(1)가 절연성을 갖는 경우에서의 기체(1)의 제거는, 기체(1)를 용해하는 약액이 존재하는 경우에는 습식으로 행하는 것이 가장 간편하며, 바람직하다. 그러나，기체(1)를 용해하는 약액이 존재하지 않는 경우나, 기체(1)를 용해하는 약액이 취급하기 어려운 경우도 있다. 이와 같은 경우에는 기체(1)를 박리할 필요가 있다. 예를 들면, 사파이어 기판을 박리하는 경우에는, 엑시머 레이저 등을 이용하여 계면을 열적으로 파괴하여 박리하는 방법이 가장 유효하다.
또한，도전성을 갖는 재료로 이루어지는 기체(1)로서는, Si이나 ZnO으로 이루어지는 기판이 바람직하게 이용된다. 기체(1)가 도전성을 갖는 재료로 이루어지는 경우에는, 발광층(6)으로부터의 발광을 투과할 수 있는 광학적으로 투명한 단결정 재료를 이용하는 것이 바람직하다.
또한，Ⅲ족 질화물 반도체층(2)은, 조성식 AlXGaYInzN1-aMa(0≤X≤1, 0≤Y≤1, 0≤Z≤1이며 또한, X+Y+Z=1. 기호 M은 질소와는 다른 제Ⅴ족 원소를 나타내고, 0≤a<1임) 등의 n형 Ⅲ족 질화물 반도체로 구성되며, n형 질화갈륨계 화합물 반도체로 이루어지는 것이 바람직하다.
기체(1) 상에 Ⅲ족 질화물 반도체층(2)을 형성하는 방법으로서는, 유기 금속 화학적 기상 퇴적법(MOCVD, MOVPE 또는 OMVPE 등으로 약칭됨)이나, 분자선 에피택셜법(MBE), 할로겐 기상 성장법, 하이드라이드(수소화물) 기상 성장법(HVPE법) 등의 기상 성장 방법을 예로 들 수 있다. 상기의 기상 성장 방법 이외에도, 예를 들면, 증착이나 스퍼터 등의 물리적인 기상 성막 방법이나, 도포한 용액을 열 처리하여 형성하는 방법 등에 의해 형성할 수도 있다. 상기의 Ⅲ족 질화물 반도체층(2)의 형성 방법 중에서도 MBE법이나 HVPE법에 의해 형성하는 것이 바람직하다.
또한，기체(1)와, 기체(1) 상에 형성하는 Ⅲ족 질화물 반도체층(2)의 사이에 격자 미스매치가 있는 경우에는, 격자 미스매치를 완화하여, 결정성이 우수한 Ⅲ족 질화물 반도체층(2)이 형성되는 완충층을, 기체(1)와 Ⅲ족 질화물 반도체층(2)의 사이에 개재시켜 적층하는 것이 바람직하다. 완충층은, 예를 들면, 질화알루미늄·갈륨(조성식 AlXGaYN: 0≤X, Y≤1, X+Y=1) 등으로 구성할 수 있다.
또한，기판(20)을 구성하는 Ⅲ족 질화물 반도체층(2) 상에 형성된 중복 불순물층(3)은, 도 3에 도시한 바와 같이, 고농도층(3b)과 저농도층(3a)이 인접하여 형성되어 이루어지는 복수의 불순물층(30)이 구비되어 이루어지는 것이다. 중복 불 순물층(3)은, 도 3에 도시한 바와 같이, 불순물층(30)이 서로 인접하여 복수 구비되어 있음으로써, 고농도층(3b)과 저농도층(3a)이 교대로 적층된 상태로 되어 있다. 또한，도 3에 도시한 바와 같이, 불순물층(30) 중，Ⅲ족 질화물 반도체층(2)의 바로 위에 형성되는 층(3c)은 저농도층(3a)으로 되고, Ⅲ족 질화물 반도체층(2) 상에는 저농도층(3a)과 고농도층(3b)이 이 순서로 연속하여 형성되어 있다.
고농도층(3b)은, 고농도의 불순물 원자를 함유하는 Ⅲ족 질화물 반도체로 이루어지는 것이다. 또한，저농도층(3a)은, 고농도층(3b)보다도 저농도의 불순물 원자를 함유하는 Ⅲ족 질화물 반도체로 이루어지는 것이다.
고농도층(3b) 및 저농도층(3a)을 구성하는 Ⅲ족 질화물 반도체로서는, 조성식(AlXBYInZGa1-X-Y-Z)N1-i-jPiAsj(0≤X≤1, 0≤Y≤1, 0≤Z≤1, 0≤j<1, 0≤i<1) 등을 이용할 수 있다.
도 3에 도시한 중복 불순물층(3)은, 유기 금속 화학적 기상 퇴적법(MOCVD, MOVPE 또는 OMVPE 등으로 약칭됨), 분자선 에피택셜법(MBE), 할로겐 기상 성장법, 하이드라이드(수소화물) 기상 성장법 등의 기상 성장 수단에 의해 형성할 수 있다. 이들 중에서도 MOCVD법이 바람직하다.
MOCVD법에서는, 캐리어 가스로서 수소(H2) 또는 질소(N2), Ⅲ족 원료인 Ga원으로서 트리메틸갈륨(TMG) 또는 트리에틸갈륨(TEG), Al원으로서 트리메틸알루미늄(TMA) 또는 트리에틸알루미늄(TEA), In원으로서 트리메틸인듐(TMI) 또는 트리에틸인듐(TEI), 질소원으로서 암모니아(NH3) 또는 히드라진(N2H4) 등이 이용된다.
또한，MOCVD법에서는, Ⅲ족 질화물 반도체층(2) 상에, 목적에 따른 Ⅲ족 질화물 반도체층을 900℃∼1250℃의 온도 범위에서 성장시키는 것이 바람직하다.
또한，Ⅲ족 질화물 반도체층(2) 상에 중복 불순물층(3)을 형성하는 경우에는, 우선，Ⅲ족 질화물 반도체층(2)의 바로 위에 저농도층(3a)을 형성하고, 저농도층(3a) 상에 고농도층(3b)을 형성한다. 고농도층(3b) 및 저농도층(3a)은, 고농도층(3b) 및 저농도층(3a)으로 되는 Ⅲ족 질화물 반도체층의 기상 성장시에, 불순물인 도핑원의 기상 성장 반응계에의 공급량을 변화시킴으로써 형성된다.
예를 들면, 불순물 도핑원을 기상 성장 반응계에 공급하지 않고, 언도프의 층 즉 불순물 원자 농도가 제로의 저농도층(3a)을 형성한 후, 다량의 불순물 도핑원을 기상 성장 반응계에 순시로 공급하여, 높은 농도로 불순물 원자를 함유하는 고농도층(3b)을 형성한다. 이 경우, 불순물층(30)이, 고농도층(3b)을 형성하는 공정에서만 불순물 원자를 도핑함으로써 형성된다.
또한，V/Ⅲ족 원료 비율 등의 성장 조건을 저농도층(3a)에 적합한 조건으로 조정하여, 불순물 원자 농도가 저농도인 저농도층(3a)을 성장시킨 후, 일단 성장을 중단하고, V/Ⅲ족 원료 비율 등의 성장 조건을 고농도층(3b)에 적합한 조건으로 조정하여, 불순물 원자 농도가 고농도인 고농도층(3b)을 성장시켜도 된다.
이와 같이, 고농도층(3b) 및 저농도층(3a)으로 되는 Ⅲ족 질화물 반도체층의 기상 성장시에서의 불순물 도핑원의 기상 성장 반응계에의 공급량을 경시적으로 증가시키면, 도 3에 도시한 바와 같이, 고농도층(3b)과 저농도층(3a)이 연속하여 형성되며, 불순물 원자의 농도가 상이한 고농도층(3b)과 저농도층(3a)을 교대로 주기 적으로 형성할 수 있다.
또한，도 3에 도시한 바와 같이, 불순물층(30) 중，Ⅲ족 질화물 반도체층(2)의 바로 위에 형성되는 층(3c)은, 저농도층(3a)으로 되어 있다. Ⅲ족 질화물 반도체층(2)의 바로 위에 저농도층(3a)을 형성해 둠으로써, 불순물층(30)을 형성함으로써 표면에 균열이나 피트가 발생하는 것이 방지된다.
고농도층(3b) 및 저농도층(3a)이 함유하는 불순물 원자인 도우펀트는, p형이어도 n형이어도 무방하다. 그러나，Ⅲ족 질화물 반도체 발광 소자에서는 최표면에 p형층이 형성된 구조를 취하는 것이 많기 때문에, n형의 불순물층은, 기판에 가까운 측에 형성되는 것이 많고, 기판(20)의 Ⅲ족 질화물 반도체층(2) 상에 형성하는 중복 불순물층(3)으로서는 n형의 불순물층인 것이 바람직하다.
n형 불순물로서는, 실리콘(Si), 게르마늄(Ge), 주석(Sn), 황(S), Se(셀레늄) 및 Te(텔루륨) 등을 이용할 수 있다. 원료로서는, 각각의 원소의 수소화물, 예를 들면, 모노실란(SiH4), 디실란(SiH6), 게르마늄(GeH4), 황화수소(H2S), 셀레늄화수소(H2Se), 텔루륨화수소(H2Te) 등 및 각각의 원소의 유기 화합물, 예를 들면, 테트라메틸실리콘((CH3)4Si), 테트라에틸실리콘((C2H5)4Si), 테트라메틸게르마늄((CH3)4Ge)이나 테트라에틸게르마늄((C2H5)4Ge), 디에틸셀렌((C2H5)2Se), 디이소프로필셀렌((C3H7)2Se), 디에틸설파이드((C2H5)2S), 디이소프로필설파이드((C3H7)2S), 테트라메틸틴((CH3)4Sn), 테트라에틸틴((C2H5)4Sn), 디메틸텔루륨((CH3)2Te), 디에틸테 르((C2H5)2Te) 등을 이용할 수 있다. 또한，MBE법에서는, 원소 형상(금속)도 도핑원으로 이용할 수 있다.
또한，p형 불순물로서는, 마그네슘(Mg), 칼슘(Ca), 아연(Zn) 등을 이용할 수 있다. 원료로서는, 각각의 원소의 유기 화합물, 예를 들면, 비스시클로펜타디에닐마그네슘((C5H10)2Mg), 비스메틸시클로펜타디에닐마그네슘((C5H10)2Mg) 테트라에틸실리콘((CH3-C2H5)4Si)이나 디메틸아연((CH3)2Zn) 등을 이용할 수 있다. 또한，MBE법에서는, 원소 형상(금속)도 도핑원으로서 이용할 수 있다.
또한，고농도층(3b)의 불순물 원자의 농도는 5×1017㎝-3∼5×1019㎝-3로 되는 것이 바람직하고, 1×1018㎝-3∼3×10l9㎝-3로 하는 것이 보다 바람직하며, 3×1018㎝-3∼2×1019㎝-3로 하는 것이 특히 바람직하다.
고농도층(3b)의 불순물 원자의 농도가 5×1017㎝-3 미만이면, 중복 불순물층(3) 전체의 저항이 높아져서, 순방향 전압이 낮은 Ⅲ족 질화물 반도체 발광 소자(40)가 얻어지기 어렵다. 한편，고농도층(3b)의 불순물 원자의 농도가 5×10l9㎝-3을 초과하면, 고농도층(3b)에서의 캐리어 농도가 대략 (3∼4)×1019㎝-3를 초과하는 농도로 된다. 이 캐리어 농도를 초과하여 불순물 원자를 도핑하면, 고농도층(3b)의 표면에서의 균열이나 피트의 밀도가 급격하게 증가하기 때문에 바람직하지 못하다.
또한，고농도층(3b)의 불순물 원자의 농도는, 중복 불순물층(3) 전체에 걸쳐서 반드시 일정하지 않아도 되고, 각 불순물층(30)마다 연속적 또는 불연속적으로 변화하고 있어도 된다. 또한，하나하나의 고농도층(3b) 내부에서 불순물 원자의 농도가 변화하고 있어도 된다. 또한, 불순물 원소는 1종이 아니어도 되며, 2종류 이상의 원소를 조합하여도 된다.
또한，저농도층(3a)의 불순물 원자의 농도는, 고농도층(3b)의 불순물 원자의 농도보다 저농도이며, 또한, 2×10l9㎝-3 이하로 되는 것이 바람직하다. 저농도층(3a)의 불순물 원자의 농도가 2×1010㎝-3을 초과하면, 저농도층(3a)의 표면에서의 균열이나 피트의 밀도가 급격하게 증가하기 때문에 바람직하지 못하다. 저농도층(3a)의 불순물 원자의 농도는, 바람직하게는 1×10l9㎝-3 이하로 되고, 특히 바람직하게는 5×1018㎝-3 이하로 된다.
또한，저농도층(3a)의 불순물 원자의 농도는 낮으면 낮을수록 좋으며, 저농도층(3a)을 성장시킬 때에 고의로 도핑하지 않는 것이 바람직하다. 저농도층(3a)의 불순물 원자의 농도를 저농도로 하기 위해서, 저농도층(3a)을 언도프의 Ⅲ족 질화물 반도체로 이루어지는 층으로 한 경우, 고농도층(3b)의 표면에 발생하는 균열이나 피트를 다 매립하는 효과가 더욱 높아져서, 보다 한층 표면이 평탄한 불순물층(30)을 얻을 수 있어 바람직하다. 또한，저농도층(3a)의 불순물 원자의 농도가 낮고, 캐리어 농도가 낮으면 낮을수록, 저항값이 높아지므로, 저농도층(3a)의 두께 를 얇게 하는 것이 바람직하다.
또한，고농도층(3b)과 마찬가지로 저농도층(3a)의 불순물 원자의 농도는, 반도체층 전체에 걸쳐서 반드시 일정하지 않아도 되며, 각 불순물층(30)마다 연속적 또는 불연속적으로 변화하고 있어도 된다. 또한，하나하나의 저농도층(3a) 내부에서 불순물 원자의 농도가 변화하고 있어도 된다. 또한, 불순물 원소는 1종이 아니어도 되며, 2종류 이상의 원소를 조합하여도 된다.
불순물 원자의 농도 및 원소의 종류는, 예를 들면, 2차 이온 질량 분석법(SIMS)에 의해 측정함으로써 확인할 수 있다. 2차 이온 질량 분석법은, 시료의 표면에 1차 이온을 조사함으로써, 이온화하여 뛰어나온 원소를 질량 분석하는 방법으로, 특정한 원소의 깊이 방향의 농도 분포를 관찰하고 정량할 수 있다. Ⅲ족 질화물 반도체층 내에 존재하는 불순물 원소에 대해서도, 2차 이온 질량 분석법에 의해 확인하는 것이 유효하다. 또한，2차 이온 질량 분석법에 의해 불순물 원자의 농도 및 원소의 종류를 확인할 때에, 각 층의 두께도 산출할 수 있다.
또한，고농도층(3b)의 막 두께 t2는, 0.5㎚ 이상 500㎚ 이하가 적합하다. 바람직하게는, 2㎚ 이상 200㎚ 이하, 더욱 바람직하게는, 3㎚ 이상 50㎚ 이하이다. 고농도층(3b)의 막 두께 t2가 0.5㎚ 미만이면, 중복 불순물층(3) 전체에서의 불순물 도프량이 충분하지 않아 고저항화된다. 반대로, 고농도층(3b)의 막 두께 t2가 500㎚를 초과하면 고농도층(3b)의 표면에 형성된 균열이나 피트를 저농도층(3a)에 의해 충분히 매립할 수 없게 되어, 불순물층(30)의 평탄성이 나빠진다. 또한，고농 도층(3b)의 표면에서의 균열이나 피트를 매립하기 위해서 저농도층(3a)의 두께 t1을 충분히 두껍게 하면, 중복 불순물층(3) 전체로서의 저항값이 높아진다.
또한，저농도층(3a)의 막 두께 t1은, 고농도층(3b)과 마찬가지로，0.5㎚ 이상 500㎚ 이하가 바람직하고, 2㎚ 이상 200㎚ 이하가 보다 바람직하며, 3㎚ 이상 50㎚ 이하가 특히 바람직하다. 저농도층(3a)의 막 두께 t1이 0.5㎚ 미만으로 되면, 고농도층(3b)에 형성되는 균열이나 피트를 충분히 매립할 수 없게 되어, 불순물층(30)의 평탄성이 손상된다. 또한，저농도층(3a)의 막 두께 t1이 500㎚를 초과하면, 중복 불순물층(3) 전체로서의 저항값이 고저항화하게 되어, 순방향 전압(Vf) 또는 임계값 전압(Vth)이 낮은 Ⅲ족 질화물 반도체 발광 소자(40)를 얻는 것이 불리하다.
또한，고농도층(3b)과 저농도층(3a)이 인접하여 형성되어 이루어지는 불순물층(30)의 막 두께 t3은, 1㎚ 이상 1000㎚ 이하가 적합하다. 바람직하게는, 4㎚ 이상 400㎚ 이하, 더욱 바람직하게는, 6㎚ 이상 100㎚ 이하이다. 불순물층(30)의 막 두께 t3이 1000㎚를 초과하면, 균열이나 피트의 형성을 억제할 수 없거나, 또는, 중복 불순물층(3) 전체로서 고저항화하게 된다. 또한，불순물층(30)의 막 두께 t3을 1㎚ 미만으로 한 경우, 불순물 원자의 공급량을 빈번히 변경해야만 해서, 작업 효율이 저하된다.
또한，각 불순물층(30) 내에서 고농도층(3b)의 막 두께 t2가 저농도층(3a)의 막 두께 t1보다 두꺼운 경우, 균열이나 피트 형성의 억제가 충분하지 않아, 평탄성이 충분히 얻어지지 않는다. 한편，각 불순물층(30) 내에서 저농도층(3a)의 막 두께 t1이 고농도층(3b)의 막 두께 t2와 동등하거나 고농도층(3b)의 막 두께 t2보다도 두꺼운 경우에는, 평탄성은 양호해진다. 따라서, 저농도층(3a)의 막 두께 t1은 고농도층(3b)의 막 두께 t2 이상으로 하는 것이 바람직하다.
또한，중복 불순물층(3)의 전체의 층두께 t5는, 0.1㎛ 이상 10㎛ 이하가 바람직하고, 0.3㎛ 이상 5㎛ 이하가 보다 바람직하며, 0.5㎛ 이상 3㎛ 이하가 특히 바람직하다. 중복 불순물층(3)의 층 두께 t5가 0.1㎛ 미만으로 되면 Ⅲ족 질화물 반도체 발광 소자(40)의 순방향 전압이 높아진다. 또한，중복 불순물층(3)의 두께 t5를 10㎛를 초과하는 두께로 하였다고 하여도 얻어지는 효과에 큰 차이 없이, 코스트가 상승할 뿐이다.
상기의 각 불순물층(30)의 두께 t3 및 중복 불순물층(3) 전체의 두께 t5로부터, 불순물층(30)이 적층되어 있는 적층수는 1 이상 10000 이하가 바람직하고, 10 이상 1000 이하가 보다 바람직하며, 20 이상 200 이하가 특히 바람직하다. 예를 들면, 두께 10㎚의 고농도층(3b) 및 두께 10㎚의 저농도층(3a)으로 이루어지는 불순물층(30)을 형성하는 경우, 불순물층(30)을 100층 적층시켜서, 합계 두께를 2㎛로 하는 반도체 적층 구조체(11)를 형성한다.
또한，도 1에 도시한 바와 같이, 반도체 적층 구조(11)의 중복 불순물층(3) 상에는 클래드층(5)이 형성되어 있다. 클래드층(5) 상에는 장벽층(6a)과 웰층(6b)을 포함하는 다중 양자 웰 구조의 발광층(6), p형 클래드층(7), 컨택트층(8)이 순서대로 형성되어 있다.
이들 각 층으로서는, 도 1에 도시한 구성만이 아니라, AlXGaYInZN1-aMa(0≤X≤1, 0≤Y≤1, 0≤Z≤1이고 또한, X+Y+Z=1. 기호 M은 질소와는 다른 제V족 원소를 나타내고, 0≤a<1임)으로 표현되는 각종 조성의 단일 양자 웰 구조 및 다중 양자 웰 구조 등의 발광층이 알려져 있으며, 그들 발광층을 아무런 제한 없이 이용할 수 있다. 또한，더블 헤테로 구조의 발광부를 구성하기 위한 p형 Ⅲ족 질화물 반도체도 Mg이나 Zn 등의 p형 도우펀트를 도프한 상기 조성식으로 표현되는 각종 조성의 것이 알려져 있으며, 그들의 것을 아무런 제한 없이 이용할 수 있다.
또한，도 1에 도시한 바와 같이, 컨택트층(8n)의 상면에는, p형 오믹 전극(10)이 형성되고, 기체(1)의 Ⅲ족 질화물 반도체층(2)과 반대측의 면(하면)에는, n형 오믹 전극(9)이 형성되어 있음으로써, 양면 전극 타입의 Ⅲ족 질화물 반도체 발광 소자(40)로 되어 있다. 본 발명에서는，화합물 반도체 발광 소자용의 정극 및 부극으로서 알려져 있는 각종 구성 및 구조를 아무런 제한 없이 이용할 수 있다. 또한，이들 제조 방법도, 진공 증착법, 스퍼터링법, 포토리소그래피 수단 등 공지의 방법을 아무런 제한 없이 이용할 수 있다.
도 4는, 본 발명의 램프의 일례를 모식적으로 나타낸 단면도이다. 도 4에 나타내는 램프는, 도 1에 도시한 Ⅲ족 질화물 반도체 발광 소자(40)를 구비한 톱 패키지라 불리는 타입의 것이며, p형 오믹 전극(10) 측이 광 취출면으로 된 것이다.
도 4에서, 참조 부호 22는 리드 프레임, 참조 부호 23은 리플렉터, 참조 부호 24는 실리케이트 형광체를 포함하는 글래스 에폭시 수지로 이루어지는 형광 수지, 참조 부호 25는 글래스 에폭시 수지로 이루어지는 밀봉 수지를 나타내고 있다.
도 4에 도시한 바와 같이, 리드 프레임(22)의 한 쪽의 배선(22a) 상에는, Ⅲ족 질화물 반도체 발광 소자(40)의 n형 오믹 전극(9)이 고정됨과 함께，도통되어 있다. 또한，Ⅲ족 질화물 반도체 발광 소자(40)의 p형 오믹 전극(10)의 상면에는 본딩 패드(12)가 형성되어 있다. 본딩 패드(12)는, Au/Ti//Ti/Au 5층 구조(두께는 각각 50/20/10/100/200㎚)로 이루어지는 것이며, 다른 쪽의 배선(22a)에 금선(21)으로 와이어본딩되어 있다.
도 4에 도시한 램프는, 도 1에 도시한 본 발명의 양면 전극 타입의 Ⅲ족 질화물 반도체 발광 소자(40)를 이용하여, 종래 공지의 방법에 의해 제조할 수 있다. 구체적으로는，예를 들면, Ⅲ족 질화물 반도체 발광 소자(40)를 리드 프레임(22) 상에 재치하고, 2개의 배선(22a)의 한쪽에, Ⅲ족 질화물 반도체 발광 소자(40)의 n형 오믹 전극(9)을 AuSn으로 이루어지는 공정 땜납 페이스트 등을 이용하여 고정하고, 배선(22a)의 다른 쪽에, Ⅲ족 질화물 반도체 발광 소자(40)의 p형 오믹 전극(10)을 본딩 패드(12) 및 금선(21)을 개재하여 접합한 후, 형광 수지(24)를 주입하여 열 처리를 행하여 고착화시키고, 또한 밀봉 수지(25)로 리플렉터(23) 전체를 밀봉함으로써 도 4에 도시한 램프를 작성할 수 있다.
이하에 실시예에 의해 본 발명을 더욱 상세히 설명하지만, 본 발명은 이들 실시예에만 한정되는 것은 아니다.
<실시예 1>
Si(111) 기판인 기체(1)를 준비하고, 기체(1) 상에 AlN으로 이루어지는 버퍼층(완충층)을 개재하여, 감압 MBE법을 이용하여 Si을 도프한 GaN으로 이루어지는 n형의 Ⅲ족 질화물 반도체층(2)을 형성하여 기판(20)을 얻었다.
다음으로, 기판(20)의 Ⅲ족 질화물 반도체층(2) 상에, 이하에 설명하는 바와 같이, 도 3에 도시한 중복 불순물층(3)을 형성하고，도 2에 도시한 반도체 적층 구조(11)를 얻었다.
중복 불순물층(3)을 형성하기 위해서는, 우선，기판(20)을 MOCVD 장치 내에 도입하고, 고주파(RF) 유도 가열식 히터에 의해 성막 온도로 가열되는 반도체용 고순도 그래파이트제의 서셉터 상에 재치하였다. 그 후, 스테인레스동제의 기상 성장 반응로 내에 질소 가스를 유통하고, 로 내를 퍼지하였다.
다음으로, 기상 성장 반응로 내에, 질소 가스를 8분간에 걸쳐서 유통시킨 후, 유도 가열식 히터를 작동시켜서, 기판(20)의 온도를, 10분간 실온으로부터 600℃로 승온하였다. 계속해서, 기판(20)의 온도를 600℃로 유지한 채, 수소 가스와 질소 가스를 유통시켜서, 기상 성장 반응로 내의 압력을 1.5×104파스칼(Pa)로 하였다. 이 온도 및 압력 하에서 2분간, 방치하여, 기판(1)의 표면을 서멀 클리닝하고, 서멀 클리닝의 종료 후, 기상 성장 반응로 내에의 질소 가스의 공급을 정지하 였다. 수소 가스의 공급은 계속시켰다.
계속해서, 기상 성장 반응로 내에 암모니아(NH3) 가스를 공급하고, 4분 경과한 후, 암모니아 가스의 유통을 계속하면서, 서셉터의 온도를 1120℃로 상승하고, TMG를 18초간 유통시킴으로써, 불순물 도핑원을 기상 성장 반응계에 공급하지 않고 언도프의 GaN으로 이루어지는 저농도층(3a)을 성장시켰다. 그 후, TMG과 암모니아의 유통을 계속하면서, 테트라메틸게르마늄((CH3)4Ge)을 18초간 유통시킴으로써, 불순물 원자로서 게르마늄(Ge)을 함유하는 GaN으로 이루어지는 고농도층(3b)을 성장시켰다.
그리고，상기의 저농도층(3a)을 성장시키는 공정과, 고농도층(3b)을 성장시키는 공정을 연속하여 교대로 100회 반복하여 행함으로써, 고농도층(3b)과 저농도층(3a)이 서로 인접하여 복수 형성되어 이루어지는 불순물층(30)을 구비하는 도 3에 도시한 중복 불순물층(3)을 형성하였다.
이와 같이 하여 얻어진 반도체 적층 구조(11)를 2차 이온 질량 분석법(SIMS)에 의해 분석한 결과, 고농도층(3b)의 두께는 10㎚이며, 저농도층(3a)의 두께는, 10㎚이었다. 또한，SIMS 분석의 결과, 고농도층(3b)의 불순물 원자의 농도는, 1.2×10l9㎝-3이며, 저농도층(3a)의 불순물 원자의 농도는, 1×1018㎝-3이었다.
또한，SIMS 분석의 측정 조건은, １차 이온종으로서 Cs+을 이용하여, 가속 전압을 14.5keV, 이온 전류를 40㎁로 하였다. 또한，래스터 영역은 100㎛2이며, 분 석 영역을 30㎛2로 하였다.
또한，얻어진 반도체 적층 구조(11)의 중복 불순물층(3)의 홀 측정에 의한 캐리어 농도는, 7×1018㎝-3이었다. 또한，중복 불순물층(3)의 표면을 광학 현미경으로 관찰한 결과, 피트 밀도가 200개/㎝2 이하인 매우 평탄한 면인 것을 확인할 수 있었다.
또한，기판(20)의 두께는 80㎛이며, 반도체 적층 구조(11) 전체의 두께는 82㎛이었다.
다음으로，이와 같이 하여 얻어진 반도체 적층 구조(11)의 중복 불순물층(3) 상에, 1060℃에서, 언도프 n형 In0.03Ga0.97N을 쌓음으로써, 클래드층(5)을 형성하였다. 이 클래드층(5)은, 트리에틸갈륨(TEG)을 갈륨원으로 하고, 트리메틸인듐(TMI)을 인듐원으로서 성장시킴으로써 얻어진 것이며, 층 두께는 12.5㎚이었다.
다음으로，반도체 적층 구조(11)의 온도를 730℃로 하여, 클래드층(5) 상에, GaN으로 이루어지는 장벽층(6a)과, In0.25Ga0.75N으로 이루어지는 웰층(6b)을 포함하는 5주기 구조의 다중 양자웰 구조로 이루어지는 발광층(6)을 형성하였다. 다중 양자웰 구조의 발광층(6)은, 우선，장벽층(6a)을 클래드층(5)에 접합시켜서 형성하였다.
또한，장벽층(6a)은, 트리에틸갈륨(TEG)을 갈륨원으로 하여 언도프로 성장시킴으로써 형성하였다. 장벽층(6a)의 층 두께는 8㎚로 하였다. 또한，웰층(6b)은, 트리에틸갈륨(TEC)을 갈륨원으로 하여 트리메틸 인듐(TMI)을 인듐원으로서 언도프로 성장시킴으로써 형성하였다. 웰층(6b)의 층 두께는, 2.5㎚로 하였다.
계속해서, 발광층(6) 상에, 마그네슘(Mg)을 도핑한 p형 Al0.07Ga0.93N으로 이루어지는 p형 클래드층(7)을 형성하였다. 얻어진 p형 클래드층(7)의 층 두께는 10㎚이었다. 또한，p형 클래드층(7) 상에, Mg을 도핑한 p형 GaN으로 이루어지는 컨택트층(8)을 형성하였다. Mg의 도핑원에는, 비스시클로펜타디에닐 Mg을 이용하였다. 또한，Mg은, 컨택트층(8)의 정공 농도가 8×1017㎝-3로 되도록 첨가하였다. p형 GaN 컨택트층(8)의 층 두께는 100㎚로 하였다.
컨택트층(8)의 성장이 종료한 후, 유도 가열식 히터에의 통전을 정지하여, 컨택트층(8)까지의 각 층이 적층된 반도체 적층 구조(11)의 온도를, 실온으로 될 때까지 약 20분간에서 강온하였다. 강온중에는, 기상 성장 반응로 내의 분위기를 질소만으로 하였다. 그 후, 컨택트층(8)까지의 각 층이 적층된 반도체 적층 구조(11)의 온도가 실온까지 강온한 것을 확인하여, 기상 성장 반응로로부터 외부에 취출하였다. 컨택트층(8)은, p형 캐리어(Mg)를 전기적으로 활성화하기 위한 어닐링 처리를 행하지 않아도, 이 시점에서 이미, p형의 전도성을 나타내었다.
다음으로, 포토리소그래피 기술을 이용하여, ITO로 이루어지는 n형 오믹 전극(9)을 기체(1)의 Ⅲ족 질화물 반도체층(2)과 반대측의 면(하면)에 형성하였다. 또한，컨택트층(8)의 표면에, 진공 증착 수단, 포토리소그래피 수단 등을 이용하여, ITO로 이루어지는 p형 오믹 전극(10)을 형성하였다.
그 후, p형 오믹 전극(10)의 상면에, Au/Ti/Al/Ti/Au 5층 구조(두께는 각각 50/20/10/100/200㎚)로 이루어지는 본딩 패드(12)를 형성하였다.
그 후, 다이서를 이용하여 200㎛ 각의 정방형으로 절단하여, 도 1에 도시한 Ⅲ족 질화물 반도체 발광 소자(40) 상에 본딩 패드(12)가 형성된 LED칩을 얻었다.
그 후, 도 4에 도시한 바와 같이, Ⅲ족 질화물 반도체 발광 소자(40)를 리드 프레임 상에 재치하고, Ⅲ족 질화물 반도체 발광 소자(40)를 리드 프레임(22) 상에 재치하며, 2개의 배선(22a)의 한쪽에, Ⅲ족 질화물 반도체 발광 소자(40)의 n형 오믹 전극(9)을 AuSn으로 이루어지는 공정 땜납 페이스를 이용하여 고정하고, 배선(22a)의 다른 쪽에, Ⅲ족 질화물 반도체 발광 소자(40)의 p형 오믹 전극(10)을 본딩 패드(12) 및 금선(21)을 개재하여 접합하고, 리드 프레임(22)으로부터 Ⅲ족 질화물 반도체 발광 소자(40)에 소자 구동 전류를 흘릴 수 있도록 하였다.
그리고，리드 프레임(22)을 통하여 n형 및p형 오믹 전극(9, 10) 사이에 순방향으로 소자 구동 전류를 흘리었다. 순방향 전류를 20㎃로 하였을 때의 순방향 전압은 3.2V이었다. 또한，20㎃의 순방향 전류를 흘렸을 때의 출사되는 청색대 발광의 중심 파장은 460㎚이었다. 또한，일반적인 적분구를 사용하여 측정되는 발광의 강도는, 10㎽에 달하며, 높은 강도의 발광을 가져오는 것을 확인할 수 있었다.
그 후, 도 4에 도시한 바와 같이, 리플렉터(23) 내에, 실리케이트 형광체를 포함하는 글래스 에폭시 수지로 이루어지는 형광 수지(24)를 주입하고, 150 ℃의 어닐링로 안에서 6시간 유지하는 열 처리를 행하여 고착화시켰다. 또한, 형광 수지(24) 내의 형광체의 양은, 미리 행한 실험에 의해, 램프를 구성하는 LED칩으로부 터의 광에 의한 여기에 의해 백색을 드러내는 양으로 되도록 하였다. 또한，형광 수지(24)를 고화시킬 때에 형광체의 침강이 발생하고, 형광체의 분포는 보다 칩에 가까운 영역에 많은 분포로 되었다. 형광 수지(24)를 고화한 후, 형광 수지(24) 상에 밀봉 수지(25)를 더 주입하여 성형하고, 리플렉터(23) 전체를 밀봉함으로써 도 4에 도시한 램프를 얻었다.
이와 같이 하여 얻어진 램프에서, 리드 프레임(22)을 통하여 n형 및 p형 오믹 전극(9, 10) 사이에 순방향으로 소자 구동 전류를 흘리었다. 20㎃의 순방향 전류를 흘렸을 때의 출사되는 광은, 백색이었다. 또한，발광의 효율은, 70lm/W에 달하며, 양호한 것을 확인할 수 있었다.
<비교예 1>
실시예 1에서 제조한 Ⅲ족 질화물 반도체 발광 소자(40)의 중복 불순물층(3) 대신에, 게르마늄(Ge)을 균일하게 함유하는 GaN으로 이루어지는 층을 성장시킨 것 이외에는, 실시예 1과 마찬가지로 하여 Ⅲ족 질화물 반도체 발광 소자를 제조하였다.
비교예 1에서 얻어진 반도체 적층 구조를, 실시예 1과 마찬가지로 하여 2차 이온 질량 분석법(SIMS)에 의해 분석한 결과, 게르마늄(Ge)을 함유하는 GaN으로 이루어지는 층의 두께는, 2000㎚이며, 불순물 원자의 농도는, 1.2×1019㎝-3이었다.
또한，얻어진 반도체 적층 구조(11)의 Ge을 함유하는 GaN으로 이루어지는층의 홀 측정에 의한 캐리어 농도는, 1.2×1019㎝-3이었다. 또한，Ge을 함유하는 GaN 으로 이루어지는 층의 표면을 광학 현미경으로 관찰한 결과, 크랙이 발생하고 있었다.
또한，실시예 1과 마찬가지로 하여 순방향 전압 및 발광 강도를 측정한 바, 순방향 전압은 실시예 1과 동일한 3.2V이었지만, 발광 강도는 0.4㎽이며 실시예 1과 비교하여 낮은 강도의 발광밖에 얻어지지 않았다.
본 발명은, Ⅲ족 질화물 반도체 발광 소자, Ⅲ족 질화물 반도체 발광 소자의 제조 방법 및 램프에 적용할 수 있으며, 특히, 저저항이며 평탄성이 우수한 반도체 적층 구조를 이용하여, 구동 전압이 낮고 소자 특성이 우수한 Ⅲ족 질화물 반도체 발광 소자에 적용할 수 있다.

Claims (20)

  1. 반도체 적층 구조와, Ⅲ족 질화물 반도체로 이루어지는 발광층과, 상기 반도체 적층 구조의 표측과 이측에 각각 형성된 전극을 구비한 Ⅲ족 질화물 반도체 발광 소자로서,
    상기 반도체 적층 구조가, 고농도의 불순물 원자를 함유하는 Ⅲ족 질화물 반도체로 이루어지는 고농도층과, 상기 고농도층보다도 저농도의 불순물 원자를 함유하는 Ⅲ족 질화물 반도체로 이루어지는 저농도층으로 이루어지는 불순물층과, Ⅲ족 질화물 반도체층을 적어도 구비한 것이며,
    상기 Ⅲ족 질화물 반도체층 상에는 상기 저농도층과 상기 고농도층이 이 순으로 연속하여 형성되어 있는 것을 특징으로 하는 Ⅲ족 질화물 반도체 발광 소자.
  2. 제1항에 있어서,
    상기 불순물층이, 서로 인접하여 복수 구비되어 있는 것을 특징으로 하는 Ⅲ족 질화물 반도체 발광 소자.
  3. 제1항 또는 제2항에 있어서,
    상기 고농도층 및 상기 저농도층의 두께가 각각 0.5∼500㎚인 것을 특징으로 하는 Ⅲ족 질화물 반도체 발광 소자.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 저농도층의 두께가, 상기 고농도층의 두께 이상인 것을 특징으로 하는 Ⅲ족 질화물 반도체 발광 소자.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 불순물층이 10∼1000층 적층되어 있는 것을 특징으로 하는 Ⅲ족 질화물 반도체 발광 소자.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 불순물층의 전체의 두께가 0.1∼10㎛인 것을 특징으로 하는 Ⅲ족 질화물 반도체 발광 소자.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 고농도층의 불순물 원자의 농도가 5×1017∼5×1019㎝-3인 것을 특징으로 하는 Ⅲ족 질화물 반도체 발광 소자.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서,
    상기 저농도층의 불순물 원자의 농도가 2×1019Cm-3 이하인 것을 특징으로 하는 Ⅲ족 질화물 반도체 발광 소자.
  9. 제1항 내지 제8항 중 어느 한 항에 있어서,
    상기 불순물 원자가, 실리콘(Si), 게르마늄(Ge), 황(S), 셀레늄(Se), 주석(Sn) 및 텔루륨(Te)으로 이루어지는 군에서 선택된 1종 또는 2종 이상을 조합한 것인 것을 특징으로 하는 Ⅲ족 질화물 반도체 발광 소자.
  10. 제1항 내지 제9항 중 어느 한 항에 있어서,
    상기 Ⅲ족 질화물 반도체층이, 도전성의 질화 갈륨계 화합물 반도체로 이루어지는 것을 특징으로 하는 Ⅲ족 질화물 반도체 발광 소자.
  11. 제1항 내지 제10항 중 어느 한 항에 있어서,
    상기 Ⅲ족 질화물 반도체층이, 도전성을 갖는 기체 상에 형성된 것인 것을 특징으로 하는 Ⅲ족 질화물 반도체 발광 소자.
  12. 제11항에 있어서,
    상기 불순물층과 상기 기체의 도전형이 동일한 Ⅲ족 질화물 반도체 발광 소자.
  13. 제11항 또는 제12항에 있어서,
    상기 기체가, 실리콘(Si) 또는 산화아연(ZnO)으로 이루어지는 것을 특징으로 하는 Ⅲ족 질화물 반도체 발광 소자.
  14. 반도체 적층 구조와, Ⅲ족 질화물 반도체로 이루어지는 발광층과, 상기 반도체 적층 구조의 표측과 이측에 각각 형성된 전극을 구비하고，상기 반도체 적층 구조가, 고농도의 불순물 원자를 함유하는 Ⅲ족 질화물 반도체로 이루어지는 고농도층과, 상기 고농도층보다도 저농도의 불순물 원자를 함유하는 Ⅲ족 질화물 반도체로 이루어지는 저농도층으로 이루어지는 불순물층과, Ⅲ족 질화물 반도체층을 적어도 구비하는 Ⅲ족 질화물 반도체 발광 소자의 제조 방법으로서,
    상기 Ⅲ족 질화물 반도체층 상에, 상기 저농도층과 상기 고농도층을 이 순서로 연속하여 형성하는 것을 특징으로 하는 Ⅲ족 질화물 반도체 발광 소자의 제조 방법.
  15. 제14항에 있어서,
    상기 고농도층을 형성하는 공정에서만 상기 불순물 원자를 도핑함으로써, 상기 불순물층을 형성하는 것을 특징으로 하는 Ⅲ족 질화물 반도체 발광 소자의 제조 방법.
  16. 제14항 또는 제15항에 있어서,
    기체 상에 상기 Ⅲ족 질화물 반도체층을 형성하는 공정을 구비하는 것을 특징으로 하는 Ⅲ족 질화물 반도체 발광 소자의 제조 방법.
  17. 제16항에 있어서,
    상기 기체가 도전성을 갖는 것을 특징으로 하는 Ⅲ족 질화물 반도체 발광 소자의 제조 방법.
  18. 제16항에 있어서,
    상기 기체가 절연성을 갖는 것이며, 상기 기체 상에 Ⅲ족 질화물 반도체층을 형성한 후, 상기 기체를 제거하는 공정을 구비하는 것을 특징으로 하는 Ⅲ족 질화물 반도체 발광 소자의 제조 방법.
  19. 제14항 내지 제18항 중 어느 한 항에 있어서,
    상기 Ⅲ족 질화물 반도체층이, 질화 갈륨계 화합물 반도체로 이루어지는 것을 특징으로 하는 Ⅲ족 질화물 반도체 발광 소자의 제조 방법.
  20. 제1항 내지 제13항 중 어느 한 항의 Ⅲ족 질화물 반도체 발광 소자를 이용한 것을 특징으로 하는 램프.
KR1020087024718A 2006-03-24 2007-03-23 Ⅲ족 질화물 반도체 발광 소자, ⅲ족 질화물 반도체 발광 소자의 제조 방법 및 램프 KR101020905B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2006-082473 2006-03-24
JP2006082473A JP2007258529A (ja) 2006-03-24 2006-03-24 Ｉｉｉ族窒化物半導体発光素子、ｉｉｉ族窒化物半導体発光素子の製造方法及びランプ

Publications (2)

Publication Number Publication Date
KR20080108532A true KR20080108532A (ko) 2008-12-15
KR101020905B1 KR101020905B1 (ko) 2011-03-09

Family

ID=38541172

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087024718A KR101020905B1 (ko) 2006-03-24 2007-03-23 Ⅲ족 질화물 반도체 발광 소자, ⅲ족 질화물 반도체 발광 소자의 제조 방법 및 램프

Country Status (7)

Country Link
US (1) US8049227B2 (ko)
EP (1) EP2006919A4 (ko)
JP (1) JP2007258529A (ko)
KR (1) KR101020905B1 (ko)
CN (1) CN101405876B (ko)
TW (1) TWI369008B (ko)
WO (1) WO2007111255A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101351484B1 (ko) * 2012-03-22 2014-01-15 삼성전자주식회사 질화물계 반도체 전방향 리플렉터를 구비한 발광소자

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5272390B2 (ja) * 2007-11-29 2013-08-28 豊田合成株式会社 Ｉｉｉ族窒化物半導体の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP2011054935A (ja) 2009-06-19 2011-03-17 Rohm & Haas Electronic Materials Llc ドーピング方法
US8536615B1 (en) 2009-12-16 2013-09-17 Cree, Inc. Semiconductor device structures with modulated and delta doping and related methods
US8604461B2 (en) 2009-12-16 2013-12-10 Cree, Inc. Semiconductor device structures with modulated doping and related methods
JP5440674B1 (ja) 2012-09-18 2014-03-12 ウシオ電機株式会社 Ｌｅｄ素子及びその製造方法
JP5839293B2 (ja) 2013-03-29 2016-01-06 ウシオ電機株式会社 窒化物発光素子及びその製造方法
JP2015005534A (ja) * 2013-06-18 2015-01-08 学校法人立命館 縦型発光ダイオードおよび結晶成長方法
JP6785455B2 (ja) * 2018-05-11 2020-11-18 パナソニックＩｐマネジメント株式会社 発光ダイオード素子、及び発光ダイオード素子の製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS553834B2 (ko) 1972-02-26 1980-01-26
JP3438648B2 (ja) 1999-05-17 2003-08-18 松下電器産業株式会社 窒化物半導体素子
JP3613190B2 (ja) * 2001-03-19 2005-01-26 豊田合成株式会社 窒化ガリウム系化合物半導体発光素子及びその製造方法
JP3772707B2 (ja) * 2001-08-10 2006-05-10 豊田合成株式会社 ３族窒化物化合物半導体発光素子の製造方法
JP3991193B2 (ja) * 2001-11-05 2007-10-17 サンケン電気株式会社 半導体発光素子
US6455340B1 (en) * 2001-12-21 2002-09-24 Xerox Corporation Method of fabricating GaN semiconductor structures using laser-assisted epitaxial liftoff
JP2003229645A (ja) 2002-01-31 2003-08-15 Nec Corp 量子井戸構造およびそれを用いた半導体素子ならびに半導体素子の製造方法
KR100541102B1 (ko) 2004-02-13 2006-01-11 삼성전기주식회사 오믹 접촉을 개선한 질화물 반도체 발광소자 및 그 제조방법
TWI252599B (en) * 2004-04-27 2006-04-01 Showa Denko Kk N-type group III nitride semiconductor layered structure
US7456445B2 (en) * 2004-05-24 2008-11-25 Showa Denko K.K. Group III nitride semiconductor light emitting device
JP4569238B2 (ja) 2004-09-17 2010-10-27 住友化学株式会社 熱可塑性樹脂発泡シートの真空成形方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101351484B1 (ko) * 2012-03-22 2014-01-15 삼성전자주식회사 질화물계 반도체 전방향 리플렉터를 구비한 발광소자

Also Published As

Publication number Publication date
TW200807752A (en) 2008-02-01
TWI369008B (en) 2012-07-21
EP2006919A4 (en) 2014-05-07
CN101405876B (zh) 2011-06-08
US20090206361A1 (en) 2009-08-20
WO2007111255A1 (ja) 2007-10-04
KR101020905B1 (ko) 2011-03-09
US8049227B2 (en) 2011-11-01
JP2007258529A (ja) 2007-10-04
EP2006919A1 (en) 2008-12-24
CN101405876A (zh) 2009-04-08

Similar Documents

Publication Publication Date Title
KR101020905B1 (ko) Ⅲ족 질화물 반도체 발광 소자, ⅲ족 질화물 반도체 발광 소자의 제조 방법 및 램프
KR100902576B1 (ko) Ｎ형 ⅲ족 질화물 반도체 적층구조
US8513694B2 (en) Nitride semiconductor device and manufacturing method of the device
KR101067122B1 (ko) Ⅲ족 질화물 반도체의 제조 방법, ⅲ족 질화물 반도체 발광 소자의 제조 방법 및 ⅲ족 질화물 반도체 발광 소자, 및 램프
RU2523747C2 (ru) Iii-нитридный светоизлучающий прибор, включающий бор
KR101316492B1 (ko) 질화물 반도체 발광소자 및 그 제조 방법
US10553749B2 (en) Nitride-based semiconductor light-emitting device
TW587346B (en) Optoelectronic device made by semiconductor compound
US7456445B2 (en) Group III nitride semiconductor light emitting device
KR101714041B1 (ko) 발광소자 및 그 제조방법
JP2006313771A (ja) Ｉｉｉ族窒化物半導体素子用エピタキシャル基盤
JP2013526781A (ja) 緩和層上に成長したｉｉｉ族窒化物発光デバイス
JP4781028B2 (ja) Ｉｉｉ族窒化物半導体積層体及びｉｉｉ族窒化物半導体発光素子の製造方法
KR101459770B1 (ko) 그룹 3족 질화물계 반도체 소자
JP5094493B2 (ja) Ｉｉｉ族窒化物半導体発光素子、ｉｉｉ族窒化物半導体発光素子の製造方法、及びランプ
JP2007073690A (ja) 窒化ガリウム系化合物半導体発光素子
JPH10178201A (ja) 半導体発光素子の製造方法
JP3874779B2 (ja) Ｇｅドープｎ型ＩＩＩ族窒化物半導体層状物及びその製造方法、ならびにそれを用いたＩＩＩ族窒化物半導体発光素子
JP5834495B2 (ja) 窒化物半導体素子
JP2006049848A (ja) ｎ型ＩＩＩ族窒化物半導体積層構造体
KR20130068701A (ko) 발광소자 및 이를 포함하는 발광 소자 패키지
KR20100034334A (ko) 산화 아연계 전극을 이용한 발광 다이오드 및 그의 제조방법
KR20080023980A (ko) 질화물 반도체 발광소자 및 그 제조 방법
JP2001223385A (ja) Ｉｉｉ族窒化物系化合物半導体素子
JP2005197346A (ja) ＧａＮＡｓ結晶の成長方法及びＧａＮＡｓ結晶並びにＧａＮＡｓ結晶を備えた半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140204

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150224

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160219

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170221

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180220

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190219

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20200219

Year of fee payment: 10