KR20080104365A - 반도체 장치 및 그 동작방법 - Google Patents

반도체 장치 및 그 동작방법 Download PDF

Info

Publication number
KR20080104365A
KR20080104365A KR1020087024818A KR20087024818A KR20080104365A KR 20080104365 A KR20080104365 A KR 20080104365A KR 1020087024818 A KR1020087024818 A KR 1020087024818A KR 20087024818 A KR20087024818 A KR 20087024818A KR 20080104365 A KR20080104365 A KR 20080104365A
Authority
KR
South Korea
Prior art keywords
circuit
antenna
power
battery
signal
Prior art date
Application number
KR1020087024818A
Other languages
English (en)
Other versions
KR101362954B1 (ko
Inventor
순페이 야마자키
준 코야마
마사토 이시이
토모아키 아쓰미
타케시 오사다
타카유키 이케다
요시유키 쿠로카와
유타카 시오노이리
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20080104365A publication Critical patent/KR20080104365A/ko
Application granted granted Critical
Publication of KR101362954B1 publication Critical patent/KR101362954B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/0723—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips the record carrier comprising an arrangement for non-contact communication, e.g. wireless communication circuits on transponder cards, non-contact smart cards or RFIDs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/0701—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips at least one of the integrated circuit chips comprising an arrangement for power management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/0701—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips at least one of the integrated circuit chips comprising an arrangement for power management
    • G06K19/0702—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips at least one of the integrated circuit chips comprising an arrangement for power management the arrangement including a battery
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J50/00—Circuit arrangements or systems for wireless supply or distribution of electric power
    • H02J50/20—Circuit arrangements or systems for wireless supply or distribution of electric power using microwaves or radio frequency waves

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Near-Field Transmission Systems (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)

Abstract

구동용 배터리의 시간 경과적 열화에 따르는 배터리의 잔류 용량의 확인 또는 배터리의 교환 작업없이, 개체정보를 송수신할 수 있고, 또한 외부에서의 전파 또는 전자파의 전력이 불충분한 경우라도 양호한 개체정보의 송수신 상태를 유지할 수 있는 RFID를 가지는 반도체 장치를 제공하는 것이다. RFID에 전력을 공급하기 위한 전원으로서 배터리(2차 전지라고도 한다)가 제공된다. 그리고, 외부에서 수신된 신호로부터 획득될 수 있는 전력이 소정의 전력보다 클 때, 그 잉여 전력이 배터리에 축적되고, 외부에서 수신된 신호로부터 획득될 수 있는 전력이 소정의 전력보다 작을 때, 배터리로부터 획득될 수 있는 전력이 구동용 전력에 사용된다.
Figure P1020087024818
배터리, 전지, 전파, 전자파, 개체정보, RFID

Description

반도체 장치 및 그 동작방법{SEMICONDUCTOR DEVICE AND METHOD FOR OPERATING THE SAME}
본 발명은 반도체 장치에 관한 것이다. 특히, 본 발명은 전파를 통한 데이터의 송수신 및 전력의 수신을 행하는 반도체 장치에 관한 것이다. 또한, 본 발명은 그 동작 방법에 관한 것이다. 또한, 전파를 사용하는 반도체 장치, 상기 반도체 장치로/로부터 데이터의 송수신을 행하는 안테나와 리더/라이터, 및 상기 반도체 장치에 전력을 공급하기 위한 안테나와 충전기를 사용하는 통신 시스템에 관한 것이다.
최근, 전파 또는 전자파 등의 무선통신을 이용한 개체식별 기술이 주목받고 있다. 특히, 무선통신에 의해 데이터의 교신을 행하는 반도체 장치로서, RFID(Radio Frequency IDentification) 태그를 이용한 개체식별 기술이 주목받고 있다. RFID 태그(이하, 간단히 RFID라고 한다)는 IC(Integrated Circuit) 태그, IC 칩, RF 태그, 무선 태그, 전자 태그라고도 불린다. RFID를 사용한 개체식별 기술은 개개의 대상물의 생산, 관리 등에 유익하며, 개인 인증에의 응용도 기대되고 있다.
RFID는 배터리가 내장되는지 또는 전원이 외부로부터 공급되는지의 여부에 따라 2가지 타입으로 구분되는데, 그 중 하나는 배터리가 내장되는 액티브 타입의 RFID이고, 다른 하나는 외부에서의 전파 또는 전자파(반송파)의 전력을 이용하여 구동되는 패시브 타입의 RFID이다(액티브 타입에 관해서는 참고문헌 1: 일본국 공개특허공보 제2005-316724호 참조, 패시브 타입에 관해서는 참고문헌 2: 일본국 공개특허공보 제2006-503376호 참조). 이 중, 액티브 타입의 RFID에 있어서, RFID를 구동하기 위한 전원이 내장되고, 배터리가 그 전원으로서 구비된다. 또한, 패시브 타입의 RFID에 있어서, RFID를 구동하기 위한 전원이 외부에서의 전파 또는 전자파(반송파)의 전력을 이용하여 생성되며, 따라서 배터리가 없는 구성이 실현된다.
도 3은 액티브 타입의 RFID의 구체적인 구성을 설명하는 블럭도를 나타낸다. 도 3의 액티브 타입의 RFID(300)에서, 안테나 회로(301)에 의해 수신된 통신신호가 신호 처리 회로(302)에서의 복조 회로(306) 및 증폭기(307)에 입력된다. 보통, 통신신호는 13.56㎒ 또는 915㎒ 등의 캐리어를 ASK변조, PSK변조 등의 처리를 행하여 송신된다. 여기에서, 도 3은 13.56㎒가 통신신호로서 사용되는 예에 대해서 나타낸다. 도 3에 있어서, 신호를 처리하기 위해서는 기준이 되는 클록 신호가 필요하고, 여기에서는 13.56㎒의 캐리어가 클록 신호로서 사용된다. 증폭기(307)는 13.56㎒의 캐리어를 증폭하여, 클록 신호로서 논리회로(308)에 공급한다. 또한, ASK변조 또는 PSK변조되어진 통신신호는 복조 회로(306)에서 복조된다. 복조후의 신호도 논리회로(308)로 송신되어 해석된다. 논리회로(308)에서 해석된 신호는 메모리 제어 회로(309)로 송신되고, 그것에 근거하여, 메모리 제어 회로(309)는 메모리 회로(310) 를 제어하고, 메모리 회로(310)에 기억된 데이터를 추출하여 논리회로(305)로 보낸다. 메모리 회로(310)에 기억된 데이터는 논리회로(305)에서 인코딩된 후, 증폭기(304)에서 증폭되며, 변조 회로(303)가 그 신호를 변조한다. 여기에서, 도 3의 전원은 전원회로(320)를 통해 배터리(321)에 의해 공급된다. 전원회로(320)는 증폭기(307), 복조 회로(306), 논리회로(308), 메모리 제어 회로(309), 메모리 회로(310), 논리회로(305), 증폭기(304), 변조 회로(303) 등에 전력을 공급한다. 액티브 타입의 RFID는 이런 방식으로 동작한다.
도 2는 패시브 타입의 RFID의 구체적인 구성을 설명하는 블럭도를 나타낸다. 도 2의 패시브 타입의 RFID(200)에서, 안테나 회로(201)에 의해 수신된 통신신호는 신호 처리 회로(202)에서의 복조 회로(206) 및 증폭기(207)에 입력된다. 보통, 통신신호는 13.56㎒ 또는 915㎒ 등의 캐리어를 ASK변조, PSK변조 등의 처리를 행하여 송신된다. 여기에서, 도 2는 13.56㎒가 통신신호로서 사용되는 예에 대해서 나타낸다. 도 2에 있어서, 신호를 처리하기 위해서는 기준이 되는 클록 신호가 필요하고, 여기에서는 13.56㎒의 캐리어가 클록 신호로서 사용된다. 증폭기(207)는 13.56㎒의 캐리어를 증폭하고, 클록 신호로서 논리회로(208)에 공급한다. 또한, ASK변조 또는 PSK변조되어진 통신신호는 복조 회로(206)에서 복조된다. 복조후의 신호도 논리회로(208)로 송신되어 해석된다. 논리회로(208)에서 해석된 신호는 메모리 제어 회로(209)로 송신되고, 그것에 근거하여, 메모리 제어 회로(209)는 메모리 회로(210)를 제어하고, 메모리 회로(210)에 기억된 데이터를 추출하여 논리회로(205)로 보낸다. 메모리 회로(210)에 기억된 데이터는 논리회로(205)로 인코딩된 후, 증폭 기(204)에서 증폭되며, 변조 회로(203)가 그 신호를 변조한다. 한편, 정류회로(220)로 입력된 통신신호는 정류되어, 전원회로(221)에 입력된다. 전원회로(221)는 증폭기(207), 복조 회로(206), 논리회로(208), 메모리 제어 회로(209), 메모리 회로(210), 논리회로(205), 증폭기(204), 변조 회로(203) 등에 전력을 공급한다. 패시브 타입의 RFID는 이런 방식으로 동작한다.
그러나, 도 3 에 도시된 바와 같이, 구동용 배터리를 구비한 액티브 타입의 RFID의 경우, 개체정보의 송수신시간 및 송수신에 필요한 전파의 강도설정에 따라, 배터리는 시간 경과적으로 소모된다. 그러므로, 개체정보의 송수신에 필요한 전력이 최종적으로 배터리로부터 획득될 수 없다는 문제가 있다. 이때문에, 구동용 배터리를 구비한 액티브 타입의 RFID를 계속하여 사용하기 위해서, 배터리의 잔류 용량의 확인 또는 배터리의 교환 작업이 필요하다는 문제가 있다.
또한, 도 2 에 도시된 바와 같이, 구동용 전원이 외부에서의 전파 또는 전자파(반송파)의 전력을 이용하여 생성되는 패시브 타입의 RFID의 경우, 장거리로부터의 신호의 송수신 및 전파를 송신하기 위한 전력의 확보가 어렵고, 양호한 송수신상태를 실현하는 것이 어렵다는 문제가 있다. 이때문에, 구동용 전원이 외부에서의 전파 또는 전자파(반송파)의 전력을 이용하여 생성되는 패시브 타입의 RFID를 사용하기 위해서는, 반도체 장치의 사용이, 외부에서의 전파 또는 전자파(반송파)의 전력의 공급이 충분한, 전력공급 수단인 리더/라이터의 안테나로부터 근거리에 한정된다는 문제가 있다.
전술한 문제의 관점에서, 본 발명의 목적은 구동용 배터리의 시간 경과적 열화에 따르는 배터리의 잔류 용량의 확인 또는 배터리의 교환 작업없이, 개체정보를 송수신 할 수 있고, 또한 외부에서의 전파 또는 전자파(반송파)의 전력이 충분하지 않을 경우에도 양호한 개체정보의 송수신상태를 유지할 수 있는 RFID를 가지는 반도체 장치를 제공하는 것이다.
전술한 문제를 해결하기 위해서, RFID에 전력을 공급하기 위한 전원으로서 배터리(2차 전지라고도 한다)가 제공된다. 그리고, 본 발명의 반도체 장치는, 구동용 전원은 외부에서 수신된 신호의 전력을 이용하여 생성되며; 외부에서 수신된 신호로부터 획득되는 전력이 소정의 전력보다 클 때, 그 잉여 전력이 배터리에 축적되고, 외부에서 수신된 신호로부터 획득될 수 있는 전력이 소정의 전력보다 작을 때, 배터리로부터 획득되는 전력이 구동용 전력에 사용된다.
본 발명의 일특징에 따른 반도체 장치는, 배터리, 신호를 무선으로 송수신 하는 회로, 및 신호로부터 획득되는 전력으로부터 원하는 전압을 생성하는 회로를 포함한다. 수신된 신호의 전력이 소정의 전력보다 작을 때에는, 수신된 신호로부터 획득되는 전력과 상기 배터리로부터 출력되는 전력으로부터 생성된 전압을 사용하여 신호 처리가 행해진다. 수신된 신호의 전력이 소정의 전력보다 클 때에는, 수신된 신호로부터 획득되는 전력으로부터 생성된 전압을 사용하여 신호 처리가 행해지고, 배터리에 전력이 축적된다.
본 발명의 일특징에 따른 반도체 장치는, 신호를 수신하기 위한 수신 유닛, 상기 수신 유닛에 의해 수신된 신호를 처리하고 그 신호를 송신하는 신호 처리 유닛, 상기 신호 처리 유닛에 의해 생성된 신호를 송신하기 위한 송신 유닛, 공급된 전력을 축적하는 전력축적 유닛을 포함한다. 상기 신호 처리 유닛은 상기 수신 유닛에 의해 수신된 신호를 직류전력으로 변환하는 전력변환 유닛, 공급되는 전력으로부터 소정의 전압을 생성하는 전압생성 유닛, 및 상기 전력변환 수단에 의해 변환된 전력이 소정의 전력보다 클 때, 상기 전력변환 유닛에 의해 출력되는 전력을 상기 전압생성 수단 및 상기 배터리에 공급하고, 상기 전력변환 유닛에 의해 변환된 전력이 소정의 전력보다 작을 때, 상기 전력변환 유닛에 의해 출력되는 전력을 상기 전압생성 유닛에 공급하고, 또한 상기 배터리에 축적된 전력을 상기 전압생성 유닛에 공급하는 제어 유닛을 포함한다.
본 발명의 일특징에 따른 반도체 장치는, 신호를 수신하기 위한 제1 수신 유닛, 상기 제1 수신 유닛보다도 수신 거리가 큰 제2 수신 유닛, 상기 제1 수신 유닛에 의해 수신된 신호를 처리하여 상기 신호를 송신하는 신호 처리 유닛, 상기 신호 처리 유닛에 의해 생성된 신호를 송신하기 위한 제1 송신 유닛, 상기 제1 송신 유닛보다도 송신 거리가 크고, 상기 제2 수신 유닛에 의해 수신된 신호를 송신하기 위한 제2 송신 유닛, 및 공급된 전력을 축적하는 전력축적 유닛을 수단을 포함한다. 상기 신호 처리 유닛은 상기 제1 수신 유닛에 의해 수신되는 신호를 직류전력으로 변환하는 전력변환 유닛, 공급되는 전력으로부터 소정의 전압을 생성하는 전압생성 유닛, 및 상기 전력변환 유닛에 의해 변환된 전력이 소정의 전력보다 클 때, 상기 전력변환 유닛에 의해 출력되는 전력을 상기 전압생성 유닛 및 상기 배터리에 공급하고, 상기 전력변환 유닛에 의해 변환된 전력이 소정의 전력보다 작을 때, 상기 전력변환 유닛에 의해 출력되는 전력을 상기 전압생성 유닛에 공급하고, 또한 상기 배터리에 축적된 전력을 상기 전압생성 회로에 공급하는 제어 유닛을 포함한다.
본 발명의 일특징에 따른 반도체 장치는, 신호를 송수신되는 안테나 회로, 상기 안테나 회로에 의해 수신된 신호를 처리하고, 상기 신호를 상기 안테나 회로로 송신하는 신호 처리 유닛, 및 공급된 전력을 축적하는 배터리를 포함한다. 상기 신호 처리 유닛은 안테나 회로에 의해 수신된 신호를 정류하고, 직류를 출력하는 정류회로, 공급된 전력으로부터 소정의 전압을 생성하는 전원회로, 및 상기 정류회로로부터 출력된 전력이 소정의 전력보다 클 때에는 상기 정류회로로부터 출력된 전력을 상기 전원회로 및 상기 배터리에 공급하고, 상기 정류회로로부터 출력된 전력이 소정의 전력보다 작을 때에는 상기 정류회로로부터 출력된 전력을 상기 전원회로에 공급하고, 또한 상기 배터리에 축적된 전력을 상기 전원회로에 공급하는 제어 유닛을 포함한다.
본 발명의 일특징에 따른 반도체 장치는, 신호를 송수신 하는 제1 안테나 회로, 상기 제1 안테나 회로보다 송수신거리가 큰 제2 안테나 회로, 상기 제1 안테나 회로에 의해 수신된 신호를 처리하고, 그 신호를 상기 제1 안테나 회로로 보내는 신호 처리 유닛, 및 공급된 전력을 축적하는 배터리를 포함한다. 상기 신호 처리 유닛은 안테나 회로에 의해 수신된 신호를 정류하고, 직류 전력을 출력하는 정류회로, 공급된 전력으로부터 소정의 전압을 생성하는 전원회로, 및 상기 정류회로로부터 출력된 전력이 소정의 전력보다 클 때에는 상기 정류회로로부터 출력된 전력을 상기 전원회로 및 상기 배터리에 공급하고, 상기 정류회로로부터 출력된 전력이 소정의 전력보다 작을 때에는 상기 정류회로로부터 출력된 전력을 상기 전원회로에 공급하고, 또한 상기 배터리에 축적된 전력을 상기 전원회로에 공급하는 제어 유닛을 포함한다.
본 발명의 일특징에 따른 반도체 장치는, 상기 구성에 있어서, 상기 제2 안테나 회로의 캐리어 주파수가 상기 제1 안테나 회로의 캐리어 주파수와 동조하는 구성을 가진다.
본 발명의 일특징에 따른 반도체 장치는, 상기 구성에 있어서, 상기 제1 안테나 회로가 제1 안테나와 제1 캐패시터를 포함하고, 상기 제2 안테나 회로가 제2 안테나와 제2 캐패시터를 포함하는 구성을 가진다.
본 발명의 일특징에 따른 반도체 장치는, 상기 구성에 있어서, 상기 제1 안테나 및 상기 제2 안테나가 각각 도선의 권선에 의해 얻어진 코일인 구성을 가진다.
본 발명의 일특징에 따른 반도체 장치는, 상기 구성에 있어서, 상기 제2 안테나의 코일 직경이 제1 안테나의 코일 직경보다 큰 구성을 가진다.
또한, 본 발명에서 기술되는 스위치는 예를 들어 전기적 스위치 또는 기계적인 스위치가 사용될 수 있다. 즉, 전류의 흐름을 제어할 수 있는 것이면 어떤 소자도 사용될 수 있으며, 그러므로 스위치는 특정한 소자에 한정되지 않는다. 예를 들면, 트랜지스터, 다이오드(PN 접합 다이오드, PIN 다이오드, 쇼트키 다이오드, 다이오드 접속된 트랜지스터 등), 또는 그것들을 조합한 논리회로가 될 수 있다. 따라서, 스위치로서 트랜지스터를 사용할 경우, 그것이 스위치로서만 동작하기 때문에, 트랜지스터의 극성(도전형)은 특별하게 특정 타입에 한정되지 않는다. 그러나, 오프 전류가 적은 것이 바람직할 경우, 바람직하게 오프 전류가 적은 극성의 트랜지스터가 사용된다. 오프 전류가 적은 트랜지스터로서는, LDD 영역을 갖는 트랜지스터, 멀티 게이트 구조를 갖는 트랜지스터 등이 있다. 또한, 스위치로서 동작되는 트랜지스터의 소스 단자의 전위가 저전위측 전원(Vss, GND, 또는 0V 등)에 가까운 상태의 경우에는 N채널 트랜지스터가 사용되는 것이 바람직하며, 반대로 소스 단자의 전위가 고전위측 전원(Vdd 등)에 가까운 상태의 경우에는 P채널 트랜지스터가 사용되는 것이 바람직하다. 이것은 트랜지스터의 게이트 소스간 전압의 절대치가 증가되어 트랜지스터가 스위치로서 용이하게 기능하기 때문이다. 또한, N채널과 P채널 트랜지스터 둘다를 이용함으로써, CMOS 스위치가 사용될 수 있다. CMOS 스위치를 사용함으로써, 스위치를 거쳐서 출력되는 전압(즉, 스위치로의 입력 전압)이 출력측의 전압보다 높거나 또는 낮아져서 조건이 변화되는 경우에도, 스위치가 적절히 동작될 수 있다.
또한, 본 발명에 있어서, 기재 내용 '접속되는'은 소자가 전기적으로 접속되는 경우와 소자가 직접 접속되는 경우를 포함한다. 따라서, 본 발명이 개시하는 구성에 있어서, 전기적인 접속을 가능하게 하는 다른 소자(예를 들면, 스위치, 트랜지스터, 캐패시터, 인덕터, 저항 또는 다이오드)가 소정의 접속 관계를 가지는 소자 사이에 배치될 수 있다. 대안적으로, 소자가 직접 접속되어 그 사이에 다른 소자를 배치하지 않고 제공될 수 있다. 소자가 그 사이에 전기적인 접속을 가능하게 하는 다른 소자를 배치하지 않고 접속되고 직접적인 접속만이 포함되는 경우에, 기재 내용 '직접 접속되는'이 사용된다. 또한, 기재 내용 '전기적으로 접속되는'은 소자가 전기적으로 접속되는 경우와 소자가 직접 접속되는 경우를 포함한다.
또한, 본 발명에 있어서, 여러가지 형태의 트랜지스터가 특정 형태에 한정되지 않고 적용될 수 있다. 따라서, 비정질 실리콘 또는 다결정 실리콘으로 대표되는 비단결정 반도체막을 사용한 박막 트랜지스터(TFT), 반도체 기판 또는 SOI 기판을 사용하여 형성되는 트랜지스터, MOS 트랜지스터, 접합형 트랜지스터, 바이폴러 트랜지스터, ZnO 또는 a-InGaZnO 등의 화합물 반도체를 사용한 트랜지스터, 유기 반도체 또는 카본 나노튜브를 사용한 트랜지스터, 또는 다른 트랜지스터가 적용될 수 있다. 또한, 비단결정 반도체막은 수소 또는 할로겐을 함유할 수 있다. 부가적으로, 트랜지스터가 형성되는 기판으로서 특정 형태에 한정되지 않고 여러가지 형태의 기판이 사용될 수 있다. 따라서, 예를 들면, 트랜지스터는 단결정 기판, SOI 기판, 유리 기판, 석영기판, 플라스틱 기판, 종이기판, 셀로판 기판, 석재 기판 등에 형성될 수 있다. 또한, 트랜지스터가 하나의 기판에 형성되고, 그 후에 트랜지스터가 다른 기판으로 이동될 수 있다.
트랜지스터의 구성은 특정한 구성에 한정되지 않고 여러가지 형태가 될 수 있다. 예를 들면,2개 이상의 게이트 전극을 가지는 멀티 게이트 구조가 사용될 수 있다. 멀티 게이트 구조를 사용함으로써, 오프 전류가 저감될 수 있고, 내압이 향상되어 트랜지스터의 신뢰성을 좋게 할 수 있고, 또는 트랜지스터가 포화 영역에서 동작할 때, 드레인 소스간 전압이 변화되어도, 드레인 소스간 전류가 그다지 변화되지 않고, 균일한 특성이 제공될 수 있다. 또한 게이트 전극이 채널의 상하에 형성되는 구조가 사용될 수 있다. 게이트 전극이 채널의 상하에 형성되어 있는 구조를 사용함으로써, 채널 영역이 그것을 통해서 흐르는 전류량을 증가시키기 위하여 확대되고, 또는 공핍층이 S값을 감소시키기 위해서 용이하게 형성될 수 있다. 또한 채널 위에 게이트 전극이 형성되는 구조, 채널 하부에 게이트 전극이 형성되는 구조, 스태거 구조, 역 스태거 구조, 채널 영역이 복수개 영역으로 나뉘어져 병렬 또는 직렬로 접속되는 구조도 사용될 수 있다. 소스 전극 또는 드레인 전극이 채널 (또는 그 일부)에 중첩될 수 있다. 소스 전극이나 드레인 전극이 채널(또는 그 일부)에 중첩되는 구조를 사용함으로써, 전하가 채널의 일부에 축적되어, 동작이 불안정해지는 것이 방지될 수 있다. 또한 LDD(Lightly Doped Drain) 영역이 제공될 수 있다. LDD 영역을 설치함으로써, 오프 전류가 저감되고, 내압이 향상되어 트랜지스터의 신뢰성이 개선되고, 또는 트랜지스터가 포화 영역에서 동작할 때, 드레인 소스간 전압이 변화되어도, 드레인 소스간 전류가 그다지 변화되지 않고, 균일한 특성이 제공될 수 있다.
또한, 이미 서술한 것 같이, 본 발명에서의 트랜지스터로서, 여러가지 타입의 트랜지스터가 사용될 수 있고, 그런 트랜지스터는 여러가지 혀태의 기판 상에 형성될 수 있다. 따라서, 모든 회로가 유리 기판, 플라스틱 기판, 단결정 기판, SOI 기판, 또는 어떤 다른 기판 상에 형성될 수 있다. 모든 회로를 동일한 기판 상에 형성함으로써, 부품수가 감소되어 비용을 저감시키고, 또는 회로부품과의 접속수가 절감되어 신뢰성의 향상을 꾀할 수 있다. 또는, 회로의 일부가 어떤 기판에 형성되고, 회로의 다른 일부가 별도의 기판에 형성될 수 있다. 즉, 모든 회로가 동일한 기판상에 형성될 필요가 없다. 예를 들면, 회로의 일부는 유리 기판상에 트랜지스터를 사용하여 형성될 수 있고, 회로의 다른 일부는 단결정 기판상에 형성될 수 있어(IC 칩), IC 칩이 COG(Chip On Glass)에 의해 유리 기판에 접속될 수 있다. 또는, IC 칩은 TAB(Tape Automated bonding) 또는 프린트 기판에 의해 유리 기판과 접속될 수 있다. 이런 방식으로, 회로의 일부를 동일한 기판에 형성함으로써, 부품수가 감소되어 비용을 저감시키고, 또는 회로부품과의 접속수가 절감되어 신뢰성을 향상시킬 수 있다. 부가적으로, 큰 전력을 소비할 수 있는 구동전압이 높은 부분이나 구동주파수가 높은 부분을 다른 기판상에 형성함으로써, 소비 전력의 향상이 방지될 수 있다.
또한, 본 발명에 있어서, 어떤 대상이 다른 대상의 "위에 형성되어 있다" 또는 "위로 형성되어 있다"라는 기재 내용은 반드시 어떤 대상이 다른 대상과 직접 접하고 있다는 것을 의미하지는 않는다. 상기 기재 내용은 2개의 대상이 서로 직접 접하지않는 경우, 즉 다른 대상이 그 사이에 삽입되는 경우를 포함한다. 따라서, 예를 들면, 층B가 층A 위에(위로) 형성되어 있다고 서술하는 경우에, 층B가 층A 위에 직접 접하여 형성되어 있는 경우와, 다른 층(예를 들면, 층C 또는 층D)이 층A 위에 직접 접하여 형성되어 있고, 층B가 층C 또는 층D와 직접 접하여 형성되어 있는 경우를 포함한다. 유사하게, 어떤 대상이 다른 대상의 위쪽에 형성되어 있다라고 서술할 때, 반드시 어떤 대상이 다른 대상과 직접 접한다는 것을 의미하지 않으며, 다른 대상이 그 사이에 삽입될 수 있다. 따라서, 예를 들면, 층B가 층A 위쪽에 형성되어 있다고 서술하는 경우에, 층B가 층A와 직접 접하여 형성되어 있는 경우와, 다른 층(예를 들면, 층C 또는 층D)이 층A와 직접 접하여 형성되어 있고, 층B가 층C 또는 층D와 직접 접하여 형성되어 있는 경우를 포함한다. 유사하게, 어떤 대상이 다른 대상의 아래 또는 하부에 형성되어 있다라고 서술할 때, 대상이 서로 직접 접하여 있는 경우와, 대상이 서로 접하지 않는 경우를 둘다 포함한다.
본 발명의 반도체 장치는 배터리를 포함한다. 그러므로, 종래기술과 같이, 배터리의 시간 경과적인 열화에 따르는 개체정보의 송수신 동안 전력의 부족이 방지될 수 있다. 배터리는 배터리 충전기에 접속되지 않고 외부에서의 전파 또는 전자파의 전력을 이용하여 충전될 수 있다. 따라서, 액티브 타입의 RFID와 같은 배터리의 잔류 용량의 확인이나 전지의 교환 작업의 필요없이, 배터리가 지속적으로 사용될 수 있다. 부가적으로, RFID를 구동하기 위한 전력이 항상 배터리내에 유지되므로, RFID를 구동하기에 충분한 전력이 획득될 수 있고, 그러므로 리더/라이터와의 통신 거리가 증가될 수 있다.
또한, 본 발명에 있어서, 반도체 장치는 반도체 소자(예를 들면, 트랜지스터 또는 다이오드)를 포함하는 회로를 가지는 장치를 의미한다. 상기 반도체 장치는 반도체 특성을 이용함으로써 기능할 수 있는 모든 장치를 포함할 수 있다. 부가적으로, 반도체 장치의 형상으로서, 라벨형, 원통형, 카드형, 박스형 중 어느 것이라도 사용될 수 있고 여러가지 형태가 사용될 수 있다.
첨부 도면에 있어서:
도 1은 본 발명의 반도체 장치의 구성을 설명하는 도면이고;
도 2는 패시브형의 반도체 장치의 구성을 설명하는 도면이고;
도 3은 액티브형의 반도체 장치의 구성을 설명하는 도면이고;
도 4는 제어회로의 예를 설명하는 도면이고;
도 5는 전압비교회로의 예를 설명하는 도면이고;
도 6은 본 발명의 반도체 장치의 구성을 설명하는 도면이고;
도 7a 및 도 7b는 본 발명의 반도체 장치의 구성을 설명하는 도면이고;
도 8a 및 도 8b는 본 발명의 반도체 장치의 구성을 설명하는 도면이고;
도 9a 및 도 9b는 본 발명의 반도체 장치의 구성을 설명하는 도면이고;
도 10a 및 도 10b는 본 발명의 반도체 장치의 구성을 설명하는 도면이고;
도 11a 내지 도 11d는 본 발명의 반도체 장치의 제조 공정을 설명하는 도면이고;
도 12a 내지 도 12c는 본 발명의 반도체 장치의 제조 공정을 설명하는 도면이고;
도 13a 및 도 13b는 본 발명의 반도체 장치의 제조 공정을 설명하는 도면이고;
도 14a 및 도 14b는 본 발명의 반도체 장치의 제조 공정을 설명하는 도면이고;
도 15a 및 도 15b는 본 발명의 반도체 장치의 제조 공정을 설명하는 도면이고;
도 16a 내지 도 16d는 본 발명의 반도체 장치의 제조 공정을 설명하는 도면이고;
도 17a 및 도 17b는 본 발명의 반도체 장치의 제조 공정을 설명하는 도면이고;
도 18a 및 도 18b는 본 발명의 반도체 장치의 제조 공정을 설명하는 도면이고;
도 19a 및 도 19b는 본 발명의 반도체 장치의 제조 공정을 설명하는 도면이고;
도 20a 및 도 20b는 본 발명의 반도체 장치의 제조 공정을 설명하는 도면이고;
도 21a 및 도 21b는 본 발명의 반도체 장치의 제조 공정을 설명하는 도면이고;
도 22a는 안테나 회로의 예를 설명하는 도면이고, 도 22b는 정류회로의 예를 설명하는 도면이고;
도 23a 내지 도 23e는 안테나 형상의 예를 설명하는 도면이고;
도 24a 및 도 24b는 Id-Vg 특성을 도시한 도면이고;
도 25는 TFT의 소스영역, 채널영역, 드레인 영역의 형성 방향과 물품의 기체가 휘는 방향의 관계를 도시한 도면이고;
도 26a 내지 도 26e는 본 발명에 따른 물품의 일례를 설명하는 도면이고;
도 27a 내지 도 27d는 본 발명에 따른ID 라벨 등을 부착한 물품의 일례를 설명하는 도면이고;
도 28a 및 도 28b는 상점내에서의 물품 구입의 일례를 설명하는 도면이고;
도 29는 생산자(제조자), 판매자, 및 소비자의 관계를 도시한 도면이고;
도 30은 수화물 검사시의 ID 태그를 부착한 물품의 검사 방법을 설명하는 도면이고;
도 31a 내지 도 31f는 칩, 안테나가 형성된 기판, 및 배터리 사이의 접속을 설명하는 도면이다.
※ 도면의 주요부분에 대한 부호의 설명 ※
100: 반도체 장치, 101: 안테나 회로, 102: 신호 처리 회로, 103: 변조 회로, 104: 증폭기, 105: 논리회로, 106: 복조회로, 107: 증폭기, 108: 논리회로, 109: 메모리 제어회로, 110: 메모리 회로, 120: 정류회로, 121: 전원회로, 130: 제어회로, 131: 배터리, 200: RFID, 201: 안테나 회로, 202" 신호 처리 회로, 203: 변조회로, 204: 증폭기, 205: 논리회로, 206: 복조회로, 207: 증폭기, 208: 논리회로, 209: 메모리 제어회로, 210: 메모리 회로, 220: 정류회로, 221: 전원회로, 300: RFID, 301: 안테나 회로, 302: 신호 처리 회로, 303: 변조회로, 304: 증폭기, 305: 논리회로, 306: 복조회로, 307: 증폭기, 308: 논리회로, 309: 메모리 제어회로, 310: 메모리 회로, 320: 전원회로, 321: 배터리, 401: 전압 비교회로, 402: 스위치, 403: 스위치, 404: 정류소자, 405: 정류소자, 501: 저항소자, 502: 저항소 자, 503: 저항소자, 504: 저항소자, 505: 비교회로, 506: 버퍼회로, 507: 버퍼회로, 601: 기판, 602: 절연막, 603: 박리층, 604: 절연막, 605: 반도체막, 606: 게이트 절연막, 607: 게이트 전극, 608: 불순물 영역, 609: 불순물 영역, 610: 절연막, 611: 불순물 영역, 613: 도전막, 614: 절연막, 616: 도전막, 617: 불순물 영역, 618: 절연막, 619: 소자 형성층, 620: 시트재, 621: 시트재, 635: 기판, 637: 수지, 638: 도전성 입자, 701: 기판, 702: 절연막, 703: 박리층, 704: 절연막, 705: 도전막, 706: 절연막, 707: 절연막, 709: 게이트 절연막, 710: 게이트 전극, 711: 불순물 영역, 712: 절연막, 713: 도전막, 714: 절연막, 715: 도전막, 716: 도전막, 717: 절연막, 718: 시트재, 719: 시트재, 720: 소자 형성 영역, 732: 기판, 734: 수지, 735: 도전성 입자, 736: 기판, 801: 기판, 802: 신호 처리 회로, 803: 안테나, 804: 배터리, 901: 기판, 902: 기판, 903: 안테나, 904: 배터리, 1001: 기판, 1002: 칩, 1003: 부스터 안테나, 1004: 배터리, 1006:정전용량, 1101: 기체, 1102: 신호 처리 회로, 1103: 안테나, 1104: 배터리, 1201: 기판, 1202: 신호 처리 회로, 1203: 안테나, 1204: 배터리, 1211: 기체, 1212: 칩, 1213: 부스터 안테나, 1215: 정전용량, 2201: 안테나 코일, 2202: 캐패시터, 2203: 정류소자, 2204: 정류소자, 2205: 캐피시터, 2300: 기체, 2301: 안테나, 2302: 신호 처리 회로, 2303: 기체, 2304: 안테나, 2305: 신호 처리 회로, 2306: 기체, 2307: 안테나, 2308: 신호 처리 회로, 2309: 기체, 2310: 안테나, 2311: 신호 처리 회로, 2312: 기체, 2313: 안테나, 2314: 신호 처리 회로, 2401: 곡선, 2402: 곡선, 2403: 곡선, 2404: 곡선, 2901: 생산자, 2902: 판매자, 2903: 소비자, 600a: 박막 트랜지스터, 600b: 박막 트랜지스터, 600c: 박막 트랜지스터, 600d: 박막 트랜지스터, 600e: 박막 트랜지스터, 600f: 박막 트랜지스터, 605a: 반도체막, 605b: 반도체막, 605c: 반도체막, 605d: 반도체막, 605e: 반도체막, 605f: 반도체막, 607a: 도전막, 607b: 도전막, 612a: 절연막, 612b: 절연막, 615a: 도전막, 615b: 도전막, 631a: 도전막, 631b: 도전막, 632a: 개구부, 632b: 개구부, 634a: 도전막, 634b: 도전막, 636a: 도전막, 636b: 도전막, 700a: 박막 트랜지스터, 700b: 박막 트랜지스터, 700c: 박막 트랜지스터, 700d: 소자, 7005a: 도전막, 705b: 도전막, 705c: 도전막, 705d: 도전막, 705e: 도전막, 708a: 반도체막, 708b: 반도체막, 708c: 반도체막, 708d: 반도체막, 716b: 도전막, 731a: 도전막, 731b: 도전막, 731c: 도전막, 733a: 도전막, 733b: 도전막, 805a: 접속단자, 805b: 접속단자, 905a: 접속단자, 905b: 접속단자, 1005a: 정전용량 접속단자, 1005b: 정전용량 접속단자, 1105a: 접속단자, 1105b: 접속단자, 1205a: 접속단자, 1205b: 접속단자, 1214a: 정전용량 접속단자, 1214b: 정전용량 접속단자, 2501: 칩(IDF 칩), 2502: ID 라벨, 2503: 안테나, 2504: 섬모양의 반도체막, 2505: 소스 영역, 2506: 채널 영역, 2507: 드레인 영역, 2601: 박스, 2602: 라벨 보드, 2604: ID 태그, 2605: ID 카드, 2606: 무기명 채권, 2607: 포장용 필름류, 2608: 커터, 2609: 박스, 2701: 서적, 2702: 패트병, 2703: 포장용 필름류, 2704: 채소류, 2705: 과일류, 2801: 물품, 2802: 고객용 R/W, 2804: 포장용 필름류, 2805: 조작키, 2806: POS 시스템, 2807: 개인구좌, 2808: 물품(ID 라벨/ID 태그 내장), 2809: 휴대전화기 본체, 2810: 센서부, 2811: 표시부, 3001: 수화물, 3002: 리더/라이터, 3003: 안테나, 3004: 전자파, 3005: 컴퓨터, 3006 : 데이터베이스, 3007: 컨베이어, 9901: 칩, 9902: 전극, 9903: 전극, 9904: 배터리, 9905: 전극, 9906: 기판, 9907: 전극, 9908: 기판, 9912: 전극, 9913: 전극, 9915: 전극, 9921: 칩, 9922: 전극
이하, 본 발명의 실시예에 대해서 도면을 참조하면서 설명한다. 그러나, 본 발명은 많은 다른 방식으로 실시될 수 있으며, 많은 변경 및 변형이 있을 수 있다는 것이 당업자라면 이해될 것이다. 그런 변경 및 변형이 본 발명의 취지 및 그 범위에서 일탈하는 않는 한, 이들이 그 안에 포함되어 있는 것으로 해석되어야 한다. 따라서, 본 발명은 본 실시예의 기재 내용에 한정하여 해석되지 않아야 한다. 또한, 이하에 설명하는 본 발명의 구성에 있어서, 동일한 부분을 지시하는 부호는 다른 도면에서 공통으로 사용된다.
(실시예 1)
우선, 본 발명의 실시예 1에 따른 반도체 장치의 개략적 구성이 간단하게 설명된다.
반도체 장치는 안테나 회로, 안테나 회로에 의해 수신된 신호를 처리하는 신호 처리 회로, 및 공급되는 전력을 축적하는 배터리를 포함한다.
안테나 회로는 신호를 수신되는 안테나를 포함한다.
안테나 회로의 안테나 형상으로서, 여러가지 형태가 사용될 수 있다. 예를 들면, 소위 다이폴 안테나, 루프 안테나, 야기(Yagi) 안테나, 패치 안테나 또는 미 소(minute) 안테나 등의 형상이 사용될 수 있다. 신호 처리 회로에 포함되는 트랜지스터와 같이 안테나가 기판위로 형성되는 경우에, 안테나 형상은 미소 루프 안테나, 미소 다이폴 안테나 등이 바람직하다.
부가적으로, 안테나 회로는 수신된 신호의 주파수를 변경하는 유닛을 포함할 수 있다. 예를 들면, 안테나 형상이 루프 안테나일 때, 안테나를 구성하는 안테나 코일과 캐패시터에 의하여 공진회로가 형성될 수 있다.
신호 처리 회로는 공급되는 전력으로부터 반도체 장치의 소정의 전압을 생성하는 전원회로, 및 안테나 회로에 의해 수신된 신호를 정류하고, 전원회로에 직류 전력을 공급하는 정류회로를 포함한다.
또한, 정류회로로부터 출력되는 전력이 신호 처리 회로를 동작시키는데도 필요한 전력보다 충분하게 클 때, 신호 처리 회로는 정류회로로부터 출력되는 전력 중 잉여 전력을 배터리에 축적한다. 정류회로로부터 출력되는 전력이 신호 처리 회로를 동작시키는데도 충분하지 않을 때, 신호 처리 회로는 배터리로부터 전원회로에 전력을 공급하는 제어 유닛을 포함한다.
배터리로서, 리튬 이온 전지, 리튬 2차전지, 니켈 수소전지, 니켈 카드뮴 전지, 또는 유기 라디컬 전지 등의 배터리가 사용가능하지만, 본 발명은 이것에 한정되지 않는다. 대안적으로, 대용량의 캐패시터 등이 사용될 수 있다.
제어 유닛은 정류회로에 제어회로를 거쳐서 배터리를 접속함으로써 실현될 수 있다. 배터리를 접속함으로써, 잉여 전력이 배터리에 축적되고, 정류회로로부터 출력되는 전력이 저하될 때 배터리로부터 전원회로로 전력이 공급된다.
제어회로의 동작은 다음과 같이 설명된다.
제어회로는 배터리로부터 출력되는 전압과 정류회로로부터 출력되는 전압을 비교한다. 정류회로로부터 출력되는 전압이 배터리로부터 출력되는 전압보다도 충분히 높으면, 제어회로는 정류회로와 배터리를 접속시킨다. 이때, 정류회로로부터 출력되는 전력은 배터리와 전원회로의 양쪽에 공급되어, 잉여 전력이 배터리에 축적된다.
정류회로로부터 출력되는 전압이 배터리로부터 출력되는 전압보다 충분히 높지 않으면, 제어회로는 전원회로와 배터리를 접속시킨다. 이때, 정류회로로부터 출력된 전압이 배터리로부터 출력된 전압보다 높을 때에는, 정류회로로부터 출력되는 전력이 전원회로에 공급되어, 배터리의 충전이나 배터리의 전력의 소비는 요구되지 않는다. 그리고, 정류회로로부터 출력되는 전압이 배터리로부터 출력되는 전압보다 낮아지면, 배터리로부터 전원회로에 전력이 공급된다.
요컨대, 제어회로는 정류회로로부터 출력되는 전압과 배터리로부터 출력되는 전압에 따라 전류의 방향을 제어한다.
다음에, 본 발명의 실시예 1에 따른 반도체 장치의 구성 예가 도 1에 도시된 블럭도를 참조하여 상세히 설명된다.
본 발명의 실시예 1에 따른 반도체 장치는 안테나 회로(101)과, 신호 처리 회로(102), 및 배터리(131)를 포함한다.
안테나 회로(101)는, 예를 들면, 도 22a에 도시된 바와 같이 안테나 코일(2201) 및 캐패시터(2202)를 포함하며, 안테나 회로(101)는 안테나 코일(2201)과 캐패시터(2202)를 사용하여 공진회로를 형성할 수 있다.
신호 처리 회로(102)는 변조 회로(103), 증폭기(104), 논리회로(105), 복조 회로(106), 증폭기(107), 논리회로(108), 메모리 제어 회로(109), 메모리 회로(110), 정류회로(120), 전원회로(121), 및 제어회로(130)를 포함한다.
정류회로(120)는, 예를 들면, 도 22b에 도시된 바와 같이 정류소자(2203과 2204) 및 캐패시터(2205)를 포함하며, 안테나 회로(101)에 의해 수신한 교류 신호를 정류소자(2203 및 2204)에 의해 반파정류하고, 캐패시터(2205)로 신호를 평활한다. 그리고, 정류회로(120)로부터 출력되는 전압은 전원회로(121) 및 제어회로(130)에 공급된다.
도 4는 제어회로(130)의 예를 나타낸다.
제어회로(130)는 정류소자(404 및 405), 전압비교회로(401), 및 스위치(402 및 403)를 포함한다.
전압비교회로(401)는 배터리(131)로부터 출력되는 전압과 정류회로(120)로부터 출력되는 전압을 비교한다. 정류회로(120)로부터 출력되는 전압이 배터리(131)로부터 출력되는 전압보다도 충분하게 높을 때에는, 전압비교회로(401)는 스위치(402)를 온으로 하고, 스위치(403)를 차단한다. 다음에, 정류회로(120)로부터 정류소자(404) 및 스위치(402)를 통해 배터리(131)에 전류가 흐른다. 한편, 정류회로(120)로부터 출력되는 전압이 배터리(131)로부터 출력되는 전압보다 충분히 높지않으면, 전압비교회로(401)는 스위치(402)를 차단하고, 스위치(403)를 온으로 한다. 이때, 정류회로(120)로부터 출력된 전압이 배터리로부터 출력된 전압보다 높으 면, 정류소자(405)에는 전류가 흐르지 않지만, 정류회로(120)로부터 출력된 전압이 배터리로부터 출력된 전압보다 낮으면, 배터리(131)로부터 스위치(403) 및 정류소자(405)를 통해 전원회로(121)에 전류가 흐른다.
제어회로는 본 실시예의 기재에 한정되지 않고 다른 형식이 사용될 수 있다.
부가적으로, 도 5는 전압비교회로(401)의 예를 나타낸다.
전압비교회로(401)는 배터리(131)로부터 출력되는 전압을 저항소자(501 및 502)를 사용하여 저항분할하고, 정류회로(120)로부터 출력되는 전압을 저항소자 (503 및 504)로 저항분할하고, 각각 저항분할한 전압을 비교회로(505)에 입력한다. 비교회로(505)의 출력에는 인버터 형식의 버퍼 회로(506 및 507)가 직렬로 접속된다. 그리고, 전압비교회로(401)는 버퍼 회로(506)의 출력을 스위치(403)의 제어 단자에 입력하고, 버퍼 회로(507)의 출력을 스위치(402)의 제어 단자에 입력하고, 도 4의 스위치(402 및 403)의 온 오프를 제어한다. 또한, 스위치(402 및 403)는 제어 단자에 입력되는 신호가 H 레벨일 때 온되고, L 레벨일 때 오프된다.
비교회로(505)에 입력하는 전압을 조정하기 위하여 전압을 저항분할함으로써, 전압비교회로(401)는 정류회로로부터 출력되는 전압이 배터리로부터 출력되는 전압보다 얼마나 높은지에 따라 스위치(402)가 온되고 스위치(403)가 오프되는 때를 제어할 수 있다.
전압비교회로는 본 실시예의 기재에 한정되지 않고 다른 형식이 사용될 수 있다.
본 발명의 실시예 1에 따른 반도체 장치의 신호 처리가 이하에서 설명된다. 안테나 회로(101)에 의해 수신된 통신신호가 복조 회로(106) 및 증폭기(107)에 입력된다. 보통, 통신신호는 13.56㎒, 915㎒ 등의 캐리어를 ASK변조, PSK변조 등의 처리를 수행하여 송신된다.
도 1은 13.56㎒의 통신신호가 사용되는 경우의 예를 나타낸다. 신호를 처리하기 위해서, 기준 신호가 되는 클록 신호가 필요하고, 이 예에서, 13.56㎒의 캐리어 주파수가 클록 신호로서 사용된다. 증폭기(107)는 13.56㎒의 캐리어를 증폭하고, 클록 신호로서 논리회로(108)에 공급한다. 또한, ASK변조 또는 PSK변조된 통신신호는 복조 회로(106)에서 복조된다. 복조후의 신호도 논리회로(108)로 송신되어 해석된다. 논리회로(108)에서 해석된 신호는 메모리 제어 회로(109)로 송신되고, 그것에 근거하여, 메모리 제어 회로(109)는 메모리 회로(110)를 제어한다. 그리고, 메모리 제어 회로(109)는 메모리 회로(110)에 기억된 데이터를 추출하여 논리회로(105)로 보낸다. 논리회로(105)에 보내진 데이터는 논리회로(105)에서 인코딩된 뒤, 증폭기(104)에서 증폭되고, 변조 회로(103)가 그 신호를 변조한다. 본 발명의 실시예 1에 따른 반도체 장치는 이런 방식으로 동작한다.
여기에서는 13.56㎒의 통신신호가 설명되고 있더라도, 본 발명은 13.56㎒에 한정 되는 것은 아니다. 본 발명은 125㎑, UHF 주파수, 또는 2.45㎓ 등의 다른 주파수를 사용하여 실현하는 것이 가능하다. 또한, 블록 구성은 도 1에 나타낸 구성 이외의 구성으로 실현될 수 있다.
다음에, 도 6은 본 발명의 실시예 1에 따른 반도체 장치의 개략도를 나타낸다.
반도체 장치는 기체(1101) 내에 신호 처리 회로(1102), 안테나(1103), 배터리(1104)를 포함한다. 안테나(1103)는 접속단자(1105a 및 1105b)를 가진다. 안테나(1103)에서, 접속단자(1105a 및 1105b)의 각각은 신호 처리 회로(1102)와 접속되어 있다.
또한, 도 6에 있어서, 신호 처리 회로(1102), 안테나(1103), 및 배터리(1104)가 형성된 기판은 도시되지 않는다.
기체(1101)는 적어도 2매의 시트를 포함하고, 2매의 시트는 서로 접착된다. 시트로서, 종이, 플라스틱 등의 재료가 사용될 수 있다.
특정한 종류에 한정되지 않고 여러가지 형태의 트랜지스터가 신호 처리 회로(1102)에 포함되는 트랜지스터에 적용될 수 있다. 따라서, 비정질 실리콘 또는 다결정 실리콘으로 대표되는 비단결정 반도체막을 사용한 박막 트랜지스터(TFT), 반도체 기판 또는 SOI 기판을 사용하여 형성되는 트랜지스터, MOS 트랜지스터, 접합형 트랜지스터, 바이폴러 트랜지스터, ZnO, a-InGaZnO 등의 화합물 반도체를 사용한 트랜지스터, 유기 반도체 또는 카본 나노튜브를 사용한 트랜지스터, 그 밖의 트랜지스터가 적용될 수 있다. 또한, 비단결정 반도체막은 수소 또는 할로겐이 함유할 수 있다. 부가적으로, 신호 처리 회로(1102)가 형성되어 있는 기판으로서, 특정한 종류에 한정되지 않고 여러가지 종류의 기판이 사용될 수 있다. 따라서, 예를 들면, 신호 처리 회로(1102)는 단결정 기판, SOI 기판, 유리 기판, 석영기판, 플라스틱 기판, 종이기판, 셀로판 기판, 석재 기판 등에 형성될 수 있다. 부가적으로, 신호 처리 회로(1102)가 하나의 기판에 형성되고, 그 후에 신호 처리 회로(1102)가 별도의 기판으로 이동될 수 있다.
안테나(1103)의 형상으로서, 도시된 것에 한정되지 않고, 여러가지 형태가 사용될 수 있다. 예를 들면, 소위, 다이폴 안테나, 루프 안테나, 야기 안테나, 패치 안테나 또는 미소 안테나 등의 형상이 취해질 수 있다. 신호 처리 회로(1102)에 포함되는 트랜지스터를 형성하는 기판위로 안테나(1103)가 형성되는 경우에, 특히 바람직하게, 안테나 형상은 미소 루프 안테나, 미소 다이폴 안테나 등이 된다. 안테나(1103)는 신호 처리 회로(1102)이 형성된 기판위로 형성 될 수 있고, 또는 신호 처리 회로(1102)의 형성된 기판과 다른 기판위로 형성될 수 있다. 부가적으로, 안테나(1103)을 형성하는 기판의 종류는 특정한 것에 한정되지 않고 여러가지 것이 사용될 수 있다. 따라서, 예를 들면, 안테나(1103)는 단결정 기판, SOI 기판, 유리 기판, 석영기판, 플라스틱 기판, 종이기판, 셀로판 기판, 석재기판 등에 형성될 수 있다. 안테나(1103)가 신호 처리 회로(1102)와 같이 동일한 기판에 형성되는 경우에, 안테나(1103)는 스퍼터링, CVD, 스핀코팅 등에 의해 도전막을 형성하고, 도전막을 패터닝함으로써 형성될 수 있고, 또는 안테나(1103)는 잉크젯법으로 대표되는 액적토출법 또는 스크린 인쇄법 등에 의해 형성될 수 있다. 또한, 안테나(1103)가 신호 처리 회로(1102)가 형성된 기판과 다른 기판에 형성될 경우에도, 전술한 방법에 의해 안테나(1103)가 형성될 수 있다. 그러나, 특히 바람직하게, 안테나(1103)는 스크린 인쇄법에 의해 형성된다. 또한, 패터닝은 포트리소그래피 기술에 의해 막의 패턴 형성(예를 들면, 감광성 아크릴에 콘택홀을 형성하는 것, 감광성 아크릴을 스페이서가 되도록 형상가공하는 것이 포함된다), 또는 포토리소그래피 기술에 의한 마스크 패턴 형성, 및 상기 마스크 패턴을 사용한 에칭 수행과 같은막의 형상가공을 의미한다.
도 23a 내지 도 23e는 안테나의 구체적인 형상의 예를 나타낸다. 또한, 여기에서는 간략화를 위해서 배터리(1104)에 해당하는 것은 기재되지 않더라도, 본 발명의 실시예 1에 따른 반도체 장치에는 배터리가 구비될 수 있다.
도 23a는 신호 처리 회로의 주변영역이 안테나 시트로 커버되는 예를 나타낸다. 안테나(2301)와 신호 처리 회로(2302)가 기체(2300) 내에 포함되어 있다. 신호 처리 회로(2302)의 주변영역이 안테나(2301)로 커버되는 구성이 도면에 되어있지만, 전체면이 안테나로 커버되고, 그 위에 신호 처리 회로(2302)가 제공되는 구성이 사용될 수 있다.
도 23b는 박막 안테나가 신호 처리 회로의 주변영역을 둘러싸도록 배치되는 예를 나타낸다. 안테나(2304)와 신호 처리 회로(2305)가 기체(2303) 내에 포함되어 있다. 안테나의 배선은 일례이며, 본 발명은 이것에 한정되지 않는다.
도 23c는 고주파수의 안테나를 나타낸다. 안테나(2307)와 신호 처리 회로(2308)가 기체(2306) 내에 포함되어 있다.
도 23d는 무지향성 안테나(어느 방향에서에서도 신호를 수신할 수 있는)를 나타낸다. 안테나(2310)와 신호 처리 회로(2311)가 기체(2309)내에 포함되어 있다.
도 23e는 스틱 형상으로 연장되는 안테나를 나타낸다. 안테나(2313)와 신호 처리 회로(2314)가 기체(2312) 내에 포함되어 있다.
안테나는 신호 처리 회로처럼 동일한 기판위로 형성될 수 있고, 또는 신호 처리 회로가 형성된 기판과 다른 기판위로 형성될 수 있다. 또한, 신호 처리 회로의 형성된 기판과 안테나는 공지의 방법으로 접속될 수 있다. 예를 들면, 신호 처리 회로가 형성된 기판과 안테나는 와이어 본딩 접속 또는 범프 접속을 사용하여 접속될 수 있고, 또는 신호 처리 회로가 칩 형태로 형성된 기판의 전체면이 전극으로서 사용되고 그 전극이 안테나에 접착되는 방법이 사용될 수 있다. 이 방식에서, 신호 처리 회로가 형성되는 기판과 안테나는 ACF(Anisotropic Conductive file : 이방성 도전성 필름)을 사용하여 접속될 수 있다.
안테나에 필요한 적정한 길이는 수신에 사용하는 주파수에 따라 다르다. 일반적으로, 파장의 몇분의 1의 길이가 사용될 수 있다. 예를 들면, 주파수가 2.45㎓의 경우에, 안테나는 약 60㎜(1/2 파장) 또는 약 30㎜(1/4 파장)의 길이로 형성될 수 있다.
배터리(1104)로서, 리튬 이온 전지, 리튬 2차전지, 니켈 수소전지, 니켈 카드뮴 전지, 유기 라디컬 전지, 납 축전지, 공기 이차전지, 니켈 아연전지, 은아연전지등의 이차전지가 적용가능하지만, 본 발명은 이것에 한정되지 않는다. 대안적으로, 대용량의 캐패시터 등이 적용될 수 있다. 특히, 리튬 이온 전지나 리튬 2차전지가 높은 충방전 용량을 가지기 때문에, 본 발명의 실시예 1에 따른 반도체 장치에 구비하는 배터리에 적용함으로써 소형화를 꾀할 수 있다. 또한, 리튬 이온 전지의 활성물질 또는 전해질을 스퍼터링에 의해 형성함으로써, 배터리(1104)가 신호 처리 회로(1102) 처럼 동일한 기판위로 형성될 수 있고, 또는 안테나(1103) 처럼 동일한 기판위로 형성될 수 있다. 신호 처리 회로(1102) 또는 안테나(1103)와 같이 동일한 기판 위로 배터리(1104)를 형성함으로써, 수율이 향상된다. 금속 리튬 전지에서, 정극 활성물질로서 리튬 이온 함유 천이금속산화물, 금속산화물, 금속 황화물, 철계 화합물, 도전성 폴리머 또는 유기 유황계 화합물 등이 사용되고, 부극 활성물질로서 리튬(합금)이 사용되고, 전해질로서 유기계 전기분해액 또는 폴리머 전해질 등이 사용될 수 있다. 그러므로, 금속 리튬 전지를 사용함으로써, 충방전용량이 큰 배터리(1104)가 제공될 수 있다.
또한, 본 발명의 실시예 1에 따른 반도체 장치의 구성으로서는, 도 6에 나타내는 것에 한정되지 않는다. 즉, 도 6에서, 단면에서 보면, 안테나(1103)와 배터리(1104)의 사이에 신호 처리 회로(1102)가 배치되어 있는 구성을 보이고 있지만, 안테나(1103)와 신호 처리 회로(1102)의 사이에 배터리(1104)가 배치될 수 있고, 배터리(1104)와 신호 처리 회로(1102)의 사이에 안테나(1103)가 배치될 수 있다. 부가적으로, 안테나(1103), 배터리(1104), 및 신호 처리 회로(1102)의 면적비도 도 6에 도시된 비율에 한정되지 않는다. 즉, 본 발명의 실시예 1에 따른 반도체 장치에서, 각 층이 단면에서 보여질 때, 안테나(1103), 배터리(1104), 및 신호 처리 회로(1102) 사이의 위치 관계는 한정되지 않는다. 부가적으로, 안테나(1103)와 신호 처리 회로(1102)는 개별 기판에 형성될 수 있고, 또는 안테나(1103), 신호 처리 회로(1102), 및 배터리(1104)는 동일한 기판위로 형성될 수 있다.
도 8a에 도시된 바와 같이, 신호 처리 회로(802)와 안테나(803)가 기판(801) 위로 형성될 수 있고, 신호 처리 회로(802) 및 안테나(803)가 형성된 기판(801)의 표면측에 배터리(804)가 접착될 수 있다. 대안적으로, 도 8b에 도시된 바와 같이, 신호 처리 회로(802) 및 안테나(803)가 형성된 기판(801)의 표면측에 마주하는 기판(801)의 표면측에 배터리(804)가 접착될 수 있다. 또한, 안테나(803)의 접속단자(805a 및 805b)의 각각이 신호 처리 회로(802)와 접속되어 있다.
부가적으로, 도 9a에 도시된 바와 같이, 안테나(903)가 형성된 기판(901)의 표면측에는 신호 처리 회로가 형성된 기판(902)이 접착될 수 있고, 더욱이 배터리(904)가 거기에 접착될 수 있다. 또한, 이때, 배터리(904)의 면적이 기판(901)의 면적보다 작은 경우에, 배터리(904)가 신호 처리 회로가 형성된 기판(902)과 중첩되지 않도록 형성될 수 있다. 배터리(904)가 신호 처리 회로가 형성된 기판(902)과 중첩되면, 신호 처리 회로와 접속단자(905a 및 905b)가 용이하게 접속되고, 또한 신호 처리 회로가 형성된 기판(902)과 배터리(904)가 용이하게 접속되기 때문에, 신호 처리 회로가 형성된 기판(902) 위에 배터리(904)를 접착하는 것이 바람직하다. 더욱이, 도 9b에 도시된 바와 같이, 안테나(903)가 형성된 기판(901)의 표면측에는 신호 처리 회로가 형성된 기판(902)이 접착될 수 있고, 더욱이 배터리(904)가 반대 표면측에 접착될 수 있다.
본 발명의 실시예 1에 따른 반도체 장치를 사용함으로써, 전력을 축적하는 배터리가 사용되기 때문에, 배터리의 교환이 요구되지 않는다. 부가적으로, 수신되는 신호가 약해져도, 배터리로부터 신호 처리 회로에 전력이 공급될 수 있기 때문에, 반도체 장치를 동작시켜 통신을 행할 수 있다. 즉, 약한 신호라도 통신이 가능하므로, 통신 거리의 연장, 및 안정한 통신이 행해질 수 있다.
더욱이, 수신된 신호가 강하면, 전력이 자동적으로 배터리에 축적될 수 있으 므로, 사용자가 의도적으로 충전 작업을 행하지 않더라도 충전이 행해질 수 있다. 물론, 배터리에 축적된 전력이 감소되면, 사용자가 의도적으로 용이하게 충전을 행할 수 있다.
(실시예 2)
본 발명의 실시예 2에 따른 반도체 장치에서, 본 발명의 실시예 1에 따른 반도체 장치에, 소위 부스터 안테나를 구비한 구성이 도시된다.
우선, 본 발명의 실시예 2에 따른 반도체 장치의 개략적인 구성이 간단하게 설명된다.
반도체 장치는 안테나 회로, 안테나 회로에 의해 수신된 신호를 처리하는 신호 처리 회로, 및 공급되는 전력을 축적하는 배터리를 포함한다.
또한, 안테나 회로는 제1 안테나부와 제2 안테나부를 포함한다. 제1 안테나부는 제1 안테나 코일을 구비하고, 제2 안테나부는 제1 안테나 코일보다 외경이 큰 제2 안테나 코일을 구비하고 있다. 그리고, 제1 안테나부와 제2 안테나부의 송수신주파수는 동조하고 있다. 안테나 코일은 도선을 고리 형상으로 하는, 루프안테나 형상을 가지는 안테나를 의미한다. 안테나 코일은 도선을 여러번 감은 도선을 포함한다.
부가적으로, 안테나 회로는 캐패시터를 포함할 수 있다. 안테나와 캐패시터를 사용하여 공진회로가 형성될 수 있다. 즉, 제1 안테나부 및 제2안테나부의 각각에 캐패시터가 접속되어, 제1 안테나부 및 제2안테나부의 각각이 캐패시터와 함께 공진회로를 형성할 수 있다. 그 경우에, 제1 안테나 코일과 제1 캐패시터에 의해 형성된 제1 공진회로의 공진주파수는 제2 안테나 코일과 제2 캐패시터에 의해 형성된 제2 공진회로의 공진주파수와 동조한다.
제1 안테나 코일은 신호 처리 회로와 접속되고, 제2 안테나 코일은 제1 안테나 코일의 중심축이 제2 안테나 코일의 도선의 루프내에 위치되도록 배치되어 있다. 바람직하게, 제1 안테나 코일과 제2 안테나 코일은 이들의 중심축이 서로 일치되도록 배치된다.
제1 안테나부의 공진 주파수가 제2 안테나부의 공진 주파수와 동조하고 있으므로, 제2 안테나부에 의해 신호가 수신되어 자계가 발생하면, 상호 유도에 의해 제1 안테나부에 유도 기전력이 발생된다. 이런 방식으로, 통신 거리가 짧아질 때, 주로 제1 안테나부에 의해 신호가 수신되고, 통신 거리가 멀어지면 주로 제2 안테나부에 의해 신호가 수신되므로, 효율적으로 유도 기전력이 얻어질 수 있다.
신호 처리 회로는 공급되는 전력으로부터 반도체 장치의 소정의 전압을 생성하는 전원회로, 및 제1 안테나부에 의해 수신된 신호에 의해 발생된 유도 기전력을 정류하여 전원회로에 직류 전력을 공급하는 정류회로를 포함한다. 부가적으로, 신호 처리 회로는, 정류회로로부터 출력되는 전압이 배터리로부터 출력되는 전압보다 충분하게 높을 때, 정류회로로부터 출력되는 전력 중 잉여 전력이 배터리에 축적한다. 정류회로로부터 출력되는 전압이 배터리로부터 출력되는 전압보다 낮을 때, 신호 처리 회로는 배터리로부터 전원회로에 전력을 공급하는 제어 유닛을 포함하고 있다.
배터리로서, 리튬 이온 전지, 니켈 수소전지, 니켈 카드뮴 전지, 유기 라디 컬 전지 등의 배터리가 사용가능하지만, 본 발명은 이것에 한정되지 않는다. 대안적으로, 대용량의 캐패시터 등이 사용될 수 있다.
제어 유닛은 정류회로에 제어회로를 거쳐서 배터리를 접속하여 실현될 수 있다. 배터리를 접속함으로써, 잉여 전력이 배터리에 축적되고, 정류회로로부터 출력되는 전력이 저하될 때, 배터리로부터 전원회로에 전력이 공급된다.
제어회로의 동작은 다음과 같이 기술된다.
제어회로는 배터리로부터 출력되는 전압과 정류회로로부터 출력되는 전압을 비교한다. 정류회로로부터 출력되는 전압이 배터리로부터 출력되는 전압보다도 충분히 높으면, 제어회로는 정류회로로부터 출력되는 전력을 배터리와 전원회로의 양쪽에 공급한다. 즉, 잉여 전력이 배터리에 축적된다.
정류회로로부터 출력되는 전압이 배터리로부터 출력되는 전압보다 낮아지면, 제어회로는 배터리로부터 전원회로에 전류를 공급한다. 제어회로는 정류회로로부터 출력되는 전압과 배터리로부터 출력되는 전압에 따라 전류의 방향을 제어한다.
본 발명의 실시예 2에 따른 반도체 장치는 통신 거리를 크게 할 수 있다. 또한, 기전력이 커지고, 정류회로로부터 출력되는 전력이 커지기 때문에, 배터리에 축적되는 잉여 전력이 용이하게 취득될 수 있다.
다음에, 도 7a 및 도 7b는 각각 본 발명의 실시예 2에 따른 반도체 장치의 개략도를 나타낸다.
반도체 장치는 기체(1211) 내에 칩(1212), 부스터 안테나(1213), 배터리(1204), 및 정전용량(1215)을 포함한다. 부스터 안테나(1213)는 정전용량 접속단 자(1214a 및 1214b)를 구비하고 있다. 부스터 안테나(1213)에서, 정전용량 접속단자(1214a 및 1214b)의 각각은 정전용량(1215)과 접속되어 있다.
또한, 도 7a에 있어서, 부스터 안테나(1213) 및 배터리(1204)가 형성되는 기판은 도시되지 않는다.
기체(1211)는 적어도 2매의 시트를 포함하고, 이 2매의 시트는 서로 접착된다. 종이, 플라스틱 등의 재료가 시트로서 사용될 수 있다.
칩(1212)은 도 7b에 도시된 바와 같이 기판(1201) 위로 형성되는 신호 처리 회로(1202)와 칩 안테나(1203)를 포함하며, 칩 안테나(1203)의 접속단자(1205a 및 1205b)의 각각은 신호 처리 회로(1202)와 접속되어 있다.
신호 처리 회로(1202)에 포함되는 트랜지스터는 특정 종류에 한정되지 않고 여러가지 형태의 트랜지스터가 적용될 수 있다. 따라서, 비정질 실리콘이나 다결정 실리콘으로 대표되는 비단결정 반도체막을 사용한 박막 트랜지스터(TFT), 반도체기판이나 SOI 기판을 사용하여 형성되는 트랜지스터, MOS 트랜지스터, 접합형 트랜지스터, 바이폴러트랜지스터, ZnO, a-InGaZnO 등의 화합물반도체를 사용한 트랜지스터, 유기반도체나 카본 나노튜브를 사용한 트랜지스터, 그 밖의 트랜지스터가 적용될 수 있다. 또한, 비단결정 반도체막에는 수소 또는 할로겐이 함유될 수 있다. 또한, 신호 처리 회로(1202)이 형성되어 있는 기판의 종류는 특정한 것에 한정되지 않고 여러가지 것이 사용될 수 있다. 따라서, 예를 들면, 단결정 기판, SOI 기판, 유리 기판, 석영기판, 플라스틱 기판, 종이기판, 셀로판 기판, 석재기판 등에 신호 처리 회로(1202)가 형성될 수 있다. 부가적으로, 신호 처리 회로(1202)가 하나의 기판에 형성될 수 있고, 그 후에 신호 처리 회로(1202)가 다른 기판으로 이동될 수 있다.
부스터 안테나(1213) 및 칩 안테나(1203)의 형상으로서, 도면에 도시된 형상에 한정되지 않고, 송수신주파수가 동조하는 것이면 여러가지 형태가 취해질 수 있다. 바람직하게, 부스터 안테나(1213)의 안테나 형상은 루프안테나가 되고, 칩 안테나(1203)의 안테나 형상은 미소 루프안테나가 된다. 칩 안테나(1203)는 신호 처리 회로(1202)가 형성된 기판(1201)위로 형성될 수 있다. 따라서, 스퍼터링, CVD, 스핀코팅 등에 의해 도전막을 형성하고, 그 후에 도전막을 패터닝하여 칩 안테나(1203)가 형성될 수 있고, 또는 잉크젯법으로 대표되는 액적토출법 또는 스크린인쇄법 등에 의해 칩 안테나(1203)가 형성될 수 있다. 부스터 안테나(1213)가 형성되는 기판으로서, 특정 종류에 한정되지 않고, 여러가지 형태의 기판이 사용될 수 있다. 따라서, 예를 들면, 단결정 기판, SOI 기판, 유리 기판, 석영기판, 플라스틱 기판, 종이기판, 셀로판 기판, 석재기판 등에 부스터 안테나(1213)가 형성될 수 있다. 그러므로, 스퍼터링, CVD, 스핀코팅 등에 의해 도전막을 형성하고, 도전막을 패터닝하여 부스터 안테나(1213)가 형성될 수 있고, 잉크젯법으로 대표되는 액적토출법 또는 스크린인쇄법 등에 의해 부스터 안테나(1213)가 형성될 수 있다. 바람직하게, 스크린인쇄법에 의해 부스터 안테나(1213)가 형성된다.
배터리(1204)로서, 리튬 이온 전지, 리튬 2차전지, 니켈 수소전지, 니켈 카드뮴 전지, 유기 라디컬 전지, 연축전지, 공기이차전지, 니켈 아연전지, 은아연전지등의 이차전지가 적용가능하지만, 본 발명은 이것에 한정되지 않는다. 또한 대용 량의 캐패시터 등이 적용될 수 있다. 특히, 리튬 이온 전지나 리튬2차전지는 충방전용량이 크기 때문에, 본 발명의 실시예 2에 따른 반도체 장치에 구비되는 배터리에 적용함으로써 소형화를 꾀할 수 있다. 또한, 리튬 이온 전지의 활성물질이나 전해질을 스퍼터링법에 의해 형성함으로써, 배터리(1204)는 부스터 안테나(1213)가 형성된 기판위로 형성될 수 있다. 부스터 안테나(1213)가 형성된 기판위로 배터리(1204)를 형성함으로써, 수율이 향상된다. 금속 리튬 전지에서, 정극 활성물질에 리튬 이온 함유 천이금속산화물, 금속산화물, 금속 황화물, 철계 화합물, 도전성 폴리머 또는 유기 유황계 화합물 등이 사용되고, 부극 활성물질에 리튬(합금), 전해질에 유기계전기분해액 또는 폴리머 전해질 등이 사용된다. 그러므로, 금속 리튬 전지를 사용함으로써, 보다 충방전용량이 큰 배터리(1204)가 제공될 수 있다.
또한, 본 발명의 실시예 2에 따른 반도체 장치의 구성은 도 7a에 나타내는 것에 한정되지 않는다. 즉, 도 7에서, 단면에서 보면, 적어도 배터리(1204)의 일측에 부스터 안테나(1213)와 칩(1212)이 배치되는 구성이지만, 부스터 안테나(1213)와 칩(1212) 사이에 배터리(1204)가 형성될 수 있고, 부스터 안테나(1213)와 배터리(1204) 사이에 칩(1212)이 형성될 수 있고, 또는 배터리(1204)와 칩(1212) 사이에 부스터 안테나(1213)가 배치될 수 있다. 부가적으로, 부스터 안테나(1213), 배터리(1204), 및 칩(1212)의 면적비도 도 7a에 도시된 비율에 한정되는 것은 아니다. 즉, 본 발명의 실시예 2에 따른 반도체 장치는, 단면에서 층별로 보았을 때, 부스터 안테나(1213), 배터리(1204), 및 칩(1212) 사이의 위치 관계는 한정되지 않는다. 부가적으로, 부스터 안테나(1213)와 배터리(1204)는 서로 접착될 수 있고, 또는 부스터 안테나(1213)와 배터리(1204)가 동일한 기판위로 형성될 수 있다.
부가적으로, 도 10a에 도시된 바와 같이, 기판(1001)위로 부스터 안테나(1003)가 형성되고, 부스터 안테나(1003)의 정전용량 접속단자(1005a 및 1005b)의 각각이 정전용량(1006)에 접속되어 있다. 부스터 안테나(1003)가 형성된 기판(1001)의 표면측에 칩(1002)이 접착되고, 더욱이 배터리(1004)가 거기에 접착될 수 있다. 또한, 이때, 배터리(1004)의 면적이 기판(1001)의 면적보다 훨씬 작다면, 배터리(1004)와 칩(1002)은 서로 중첩되지 않고 배치될 수 있지만, 칩(1002)내의 신호 처리 회로와 배터리(1004)가 용이하게 접속될 수 있기 때문에, 배터리(1004)가 칩(1002)위로 접착되는 것이 바람직하다. 더욱이, 도 10b에 도시된 바와 같이, 부스터 안테나(1003)가 형성된 기판(1001)의 표면측에 칩(1002)이 접착될 수 있고, 더욱이 반대 표면측에 배터리(1004)가 접착될 수 있다.
본 발명의 실시예 2에 따른 반도체 장치를 사용함으로써, 전력을 축적하는 배터리가 사용되기 때문에, 전지의 교환이 불필요다. 부가적으로, 수신되는 신호가 약해져도, 배터리로부터 신호 처리 회로에 전력이 공급될 수 있기 때문에, 반도체 장치를 동작시켜 통신이 행해질 수 있다. 즉, 약한 신호라도 통신이 가능하므로, 통신 거리의 연장 및 안정한 통신이 수행될 수 있다.
더욱이, 수신된 신호가 강하면 자동적으로 배터리에 전력이 축적될 수 있으므로, 사용자가 의도적으로 충전 작업을 행하지 않더라도 충전이 행해질 수 있다. 물론, 배터리에 축적된 전력이 작아지면, 사용자가 의도적으로 충전을 행하는 것을 용이하게 할 수 있다.
더욱이, 본 발명의 실시예 2에 따른 반도체 장치가 부스터 안테나를 구비하기 때문에, 통신 거리가 연장되고, 또한 효율적으로 배터리의 충전이 행해질 수 있다.
발명의 실시예 2에 따른 반도체 장치에 있어서, 부스터 안테나와 칩 안테나가 전자결합방식에 의해 통신을 행하기 때문에, 외부접속 안테나에 의해 송수신을 행하는 반도체 장치에서의 칩과 외부접속 안테나의 접착에 의해 초래될 수 있는 접속 불량이 없다. 따라서, 본 발명의 실시예 2에 따른 반도체 장치의 구성을 사용함으로써, 반도체 장치의 생산성이 향상된다.
(실시예 3)
본 실시예에서, 전술한 실시예에서 도시된 반도체 장치의 제조 방법의 일례가 도면을 참조하여 설명된다.
우선, 기판(601)의 일면에 절연막(602)을 통해 박리층(603)이 형성된다. 계속해서, 베이스막으로서 기능하는 절연막(604)과 반도체막(605)(예를 들면, 비정질실리콘을 포함하는 막)이 적층된다(도 11a 참조). 또한, 절연막(602), 박리층(603), 절연막(604) 및 비정질 반도체막(605)이 연속해서 형성될 수 있다.
기판(601)은 유리 기판, 석영기판, 금속기판(예를 들면, 세라믹 기판 또는 스테인레스 기판 등), Si 기판 등의 반도체기판 등으로부터 선택된다. 부가적으로, 플라스틱 기판으로서, 폴리에틸렌 테레프탈레이트(PET), 폴리에틸렌 나프탈레이트(PEN), 폴리에테르 술폰(PES), 아크릴 등의 기판이 선택될 수 있다. 또한, 박리층(603)은 그 사이에 삽입되는 절연막(602)과 함께 기판(601)의 전체면에 제공되지 만, 필요에 따라, 박리층(603)이 기판(601)의 전체면에 설치된 후에, 박리층(603)이 포토리소그래픽법에 의해 선택적으로 형성될 수 있다.
절연막(602)과 절연막(604)은 CVD, 스퍼터링 등에 의해 산화 실리콘, 질화 실리콘, 산화 질화 실리콘(SiOxNy)(x>y>0), 질화산화 실리콘(SiNxOy)(x>y>0) 등의 절연재료를 사용하여 형성된다. 예를 들면, 절연막(602 및 604)이 2층 구조를 가지도록 형성되는 경우, 제1층으로서 질화산화 실리콘 막이 형성될 수 있고, 제2층으로서 산화 질화 실리콘 막이 형성될 수 있다. 대안적으로, 제1층으로서 질화 실리콘 막이 형성될 수 있고, 제2층으로서 산화 실리콘 막이 형성될 수 있다. 절연막(602)은 기판(601)로부터 박리층(603) 또는 그 위에 형성되는 소자에 불순물 원소가 혼입되는 것을 방지하는 차단층으로서 기능한다. 절연막(604)은 기판(601)과 박리층(603)로부터 그 위에 형성되는 소자에 불순물 원소가 혼입하는 것을 방지하는 차단층으로서 기능한다. 차단층으로서 기능하는 절연막(602 및 604)을 형성함으로써, 기판(601)로부터의 Na등의 알칼리 금속이나 알칼리토류금속 및 박리층(603)에 포함되는 불순물 원소가 박리층(603) 위로 형성되는 소자에 악영향을 주는 것을 방지할 수 있다. 또한, 기판(601)으로서 석영이 사용되는 경우에, 절연막(602 및 604)이 생략될 수 있다.
박리층(603)으로서, 금속막과 금속 산화막의 적층 구조 등이 사용될 수 있다. 금속막은 텅스텐(W), 몰리브덴(Mo), 티타늄(Ti), 탄탈(Ta), 니오븀(Nb), 니켈(Ni), 코발트(Co), 지르코늄(Zr), 아연(Zn), 루테늄(Ru), 로듐(Rh), 팔라듐(Pd), 오스뮴(Os), 이리듐(Ir)로부터 선택된 원소, 또는 상기 원소를 주성분으로 하는 합금 재료 또는 화합물 재료로 형성되고, 단층 또는 적층 구조를 가진다. 부가적으로, 이것들의 재료는 스퍼터링, 플라즈마 CVD 등의 각종 CVD를 사용하여 형성될 수 있다. 금속막과 금속 산화막의 적층구조를 얻기 위하여, 전술한 금속막이 형성된 후에, 산소 분위기 또는 N2O 분위기 하에서 플라즈마처리가 수행되거나, 산소 분위기 또는 N2O 분위기 하에의 열처리가 수행되며, 그러므로 금속막 표면에 상기 금속막의 산화물 또는 산화 질화물이 제공될 수 있다. 예를 들면, 금속막으로서 스퍼터링, CVD 등에 의해 텅스텐 막이 제공되는 경우, 텅스텐 막에 플라즈마처리가 행해져서, 텅스텐 막의 표면에 텅스텐 산화물로 형성되는 금속 산화막이 제공될 수 있다. 이 경우에, 텅스텐의 산화물은 WOx에 의해 표기되고, X는 2 내지 3이다. X가 2의 경우(WO2), X가 2.5의 경우(W2O5), X가 2.75의 경우(W4O11), X가 3의 경우(WO3) 등이 있다. 텅스텐의 산화물의 형성에 있어서, X의 값은 전술한 예에 한정되지 않으며, 그러므로 형성되는 산화물의 종류는 에칭율 등에 기초하여 결정될 수 있다. 부가적으로, 예를 들면, 금속막(예를 들면, 텅스텐)을 형성한 후에, 상기 금속막 위로 스퍼터링에 의해 산화 실리콘(SiO2) 등의 절연막이 형성되는 동시에, 금속막위로 금속산화물이 형성될 수 있다(예를 들면, 텅스텐 위로 텅스텐 산화물이 형성될 수 있다). 또한, 플라즈마처리로서, 고밀도 플라즈마처리가 수행될 수 있다. 금속 산화막 이외에도, 금속 질화물이나 금속 산화 질화물이 사용될 수 있다. 이 경우, 금 속막에 질소분위기 하에서 또는 질소와 산소분위기 하에서 플라즈마처리나 열처리가 행해질 수 있다.
비정질 반도체막(605)은 스퍼터링, LPCVD, 플라즈마 CVD 등에 의해 25 내지 200㎚(바람직하게, 30 내지 150㎚)의 두께를 가지도록 형성된다.
다음에, 비정질 반도체막(605)은 레이저 빔으로 조사되어 결정화된다. 또한, 레이저 빔의 조사가 RTA 또는 어닐링 퍼니스를 사용하는 열결정화법 또는 결정화를 촉진하는 금속 원소를 사용하는 열결정화법과 조합한 방법 등에 의해 비정질 반도체막(605)이 결정화될 수 있다. 그 후에, 획득된 결정질 반도체막은 결정질 반도체막(605a 내지 605f)을 형성하기 위하여 원하는 형상으로 에칭되고, 게이트 절연막(606)이 상기 반도체막(605a 내지 605f)을 커버하도록 형성된다(도 11b 참조).
게이트 절연막(606)은 CVD. 스퍼터링 등에 의해 산화 실리콘, 질화 실리콘, 산화 질화 실리콘(SiOxNy)(x>y>0), 질화산화 실리콘(SiNxOy)(x>y>0) 등의 절연재료를 사용하여 형성된다. 예를 들면, 게이트 절연막(606)이 2층 구조를 가지도록 형성되는 경우, 제1층으로서 산화 질화 실리콘 막이 형성될 수 있고, 제2층으로서 질화산화 실리콘 막이 형성될 수 있다. 대안적으로, 제1층으로서 산화 실리콘 막이 형성될 수 잇고, 제2층으로서 질화 실리콘 막이 형성될 수 있다.
결정질 반도체막(605a 내지 605f)의 제조 공정의 일례가 이하에서 간단하게 설명된다. 우선, 플라즈마 CVD에 의해 50 내지 60㎚의 막두께를 가지는 비정질 반도체막이 형성된다. 다음에, 결정화를 촉진하는 금속 원소인 니켈을 포함하는 용액 이 비정질 반도체막 위로 유지된 후, 비정질 반도체막에 탈수소화 처리(500℃, 1시간)와 열결정화 처리(550℃, 4시간)를 행하여 결정질 반도체막이 형성된다. 그 후에, 레이저 빔을 조사하고, 포토리소그래픽법을 사용하여 결정질 반도체막(605a 내지 605f)이 형성된다. 또한, 결정화를 촉진하는 금속 원소를 사용한 열결정화를 수행하지 않고, 레이저 빔의 조사만으로 비정질 반도체막이 결정화될 수 있다.
결정화에 사용하는 레이저 발진기로서, 연속파형 레이저 빔(CW 레이저 빔)이나 펄스 레이저 빔이 사용될 수 있다. 여기에서 사용될 수 있는 레이저 빔은 Ar 레이저, Kr 레이저, 엑시머 레이저 등의 기체 레이저, 단결정의 YAG, YVO4, 포스테라이트(forsterite)(Mg2SiO4), YAlO3, GdVO4, 또는 다결정(세라믹)의 YAG, Y2O3, YVO4, YAlO3, GdVO4에 불순물로서 Nd, Yb, Cr, Ti, Ho, Er, Tm, Ta 중 1종 또는 복수종이 첨가되는 매질을 사용하는 레이저, 유리 레이저, 루비 레이저, 아레키산드라이트 레이저, Ti:사파이어 레이저, 동 증기 레이저 또는 금 증기 레이저 중 일종 또는 복수종으로부터 발진되는 레이저 빔을 들 수 있다. 이러한 레이저 빔의 기본파, 및 이런 레이저 빔의 기본파의 제2 고조파 내지 제4 고조파를 사용한 레이저 빔 조사에 의해, 대입자 크기의 결정이 얻어질 수 있다. 예를 들면, Nd:YVO4 레이저(1064㎚의 기본파를 가지느)의 제2 고조파(532㎚) 또는 제3 고조파(355㎚)가 사용될 수 있다. 이때, 레이저의 파워 밀도는 0.01 내지 100MW/㎠ 정도(바람직하게, 0.1 내지 10MW/㎠)가 필요하다. 조사는 주사 속도를 10 내지 2000cm/초 정도로 설정하여 수 행된다. 또한, 단결정의 YAG, YVO4, 포스테라이트(Mg2SiO4), YAlO3, GdVO4, 또는 다결정(세라믹)의 YAG, Y2O3, YVO4, YAlO3, GdVO4에 불순물로서 Nd, Yb, Cr, Ti, Ho, Er, Tm, Ta 중 1종 또는 복수종이 첨가되는 매질을 사용하는 레이저, Ar 이온레이저, 또는 Ti:사파이어 레이저는 연속발진될 수 있고, Q-스위치 동작, 모드 록킹 등을 행함으로써 10㎒이상의 반복율로 펄스 발진될 수 있다. 10㎒이상의 반복율에서 레이저 빔이 발진될 때, 반도체막이 레이저에 의해 용융되어 고화되는 기간 동안 다음 펄스가 반도체막에 조사된다. 따라서, 발진율이 낮은 펄스레이저를 사용할 경우와 달리, 고체-액체 계면이 반도체막에서 연속적으로 이동될 수 있으므로, 주사 방향으로 연속적으로 성장되는 결정립이 얻어질 수 있다.
부가적으로, 게이트 절연막(606)은 반도체막(605a 내지 605f)에 대하여 전술의 고밀도 플라즈마처리를 행하고, 그것의 표면을 산화 또는 질화함으로써 형성될 수 있다. 예를 들면, He, Ar , Kr, Xｅ 등의 희가스(noble gas)와, 산소, 산화질소(NO2), 암모니아, 질소, 또는 수소 등의 혼합 가스를 도입한 플라즈마처리에 의해 형성되다. 이 경우에, 플라즈마의 여기를 마이크로파의 도입에 의해 행함으로써, 저전자온도에서 고밀도의 플라즈마가 생성될 수 있다. 산소 라디컬(OH 라디컬이 포함되는 경우도 있다) 또는 질소 라디컬(NH 라디컬을 포함하는 경우도 있다)에 의해, 반도체막(605a 내지 605f)의 표면이 산화 또는 질화될 수 있다.
이러한 고밀도 플라즈마를 사용한 처리에 의해, 1 내지 20㎚, 대표적으로 5 내지 10㎚의 절연막이 반도체막에 형성된다. 이 경우의 반응이 고상반응이기 때문 에, 상기 절연막과 반도체막 사이의 계면 준위 밀도는 지극히 낮아질 수 있다. 이러한 고밀도 플라즈마처리는 반도체막(결정성 실리콘,또는 다결정 실리콘)을 직접 산화(또는 질화)시키기 때문에, 형성되는 절연막의 두께 편차는 이상적으로 지극히 작아질 수 있다. 부가적으로, 결정성 실리콘의 결정립계에서도 산화가 강하게 수행되지 않기 때문에, 대단히 바람직한 상태가 된다. 즉, 여기에서 나타낸 고밀도 플라즈마처리에 의해 반도체막의 표면을 고상 산화함으로써, 결정립계에서의 이상한 산화 반응없이, 균일성이 좋고 계면 준위밀도가 낮은 절연막이 형성될 수 있다.
고밀도 플라즈마처리에 의해 형성되는 절연막만이 게이트 절연막에 사용될 수 있고, 또는 산화 실리콘, 산질화 실리콘, 질화 실리콘 등의 절연막이 플라즈마 또는 열반응을 이용한 CVD에 의해 그 위에 적층되어 형성될 수 있다. 어떻 경우에, 고밀도 플라즈마 처리에 의해 형성된 절연막을 게이트 절연막의 일부 또는 전부에 포함하여 형성되는 트랜지스터에 있어서, 특성 편차가 작아질 수 있다.
부가적으로, 반도체막이 연속발진 레이저 또는 10㎒이상의 반복율로 발진하는 레이저 빔으로 조사되는 동안 결정화되는 일방향의 주사에 의해 획득되는 반도체막(605a 내지 605f)에 있어서, 그 빔의 주사 방향으로 결정이 성장하는 특성이 존재한다. 트랜지스터가 그 주사 방향을 채널길이 방향(채널 형성 영역이 형성될 때, 캐리어가 흐르는 방향)으로 조정하여 배치되고, 상기 게이트 절연층이 그것과 조합하여, 특성 편차가 작고 전계 효과이동도가 높은 박막 트랜지스터(TFT)가 얻어질 수 있다.
다음에, 제1 도전막과 제2 도전막이 게이트 절연막(606) 위로 적층된다. 여 기에서, 제1 도전막은 CVD, 스퍼터링 등에 의해 20 내지 100㎚의 두께를 가지도록 형성된다. 제2 도전막은 100 내지 400㎚의 두께를 가지도록 형성된다. 제1 도전막과 제2 도전막은 탄탈(Ta), 텅스텐(W), 티타늄(Ti), 몰리브덴(Mo), 알루미늄(Al), 동(Cu), 크롬(Cr), 니오뮴(Nb) 등으로부터 선택된 원소 또는 이러한 원소를 주성분으로 하는 합금 재료 또는 화합물 재료로 형성한다. 또는, 제1 도전막과 제2 도전막은 인 등의 불순물 원소로 도프된 다결정 실리콘으로 대표되는 반도체 재료에 의해 형성된다. 제1 도전막과 제2 도전막의 조합의 예로서, 질화 탄탈 막과 텅스텐 막, 질화 텅스텐 막과 텅스텐 막, 질화 몰리브덴 막과 몰리브덴 막 등이 제시될 수 있다. 텅스텐이나 질화 탄탈은 내열성이 높기 때문에, 제1 도전막과 제2 도전막을 형성한 후에, 열활성화를 목적으로 한 열처리가 행해질 수 있다. 부가적으로, 3층 구조의 경우에, 몰리브덴 막, 알루미늄 막, 및 몰리브덴 막의 적층구조가 채용될 수 있다.
다음에, 레지스트 마스크가 포토리소그래픽에 의해 형성되고, 게이트 전극(607)이 게이트 전극과 게이트 라인을 형성하기 위한 에칭을 수행함으로써 각각의 반도체막(605a 내지 605f)의 윗쪽에 형성된다. 여기에서, 제1 도전막(607a)와 제2 도전막(607b)의 적층구조가 게이트 전극(607)으로서 제공되는 예가 도시되고 있다.
다음에, 게이트 전극(607)을 마스크로서 사용하여 반도체막(605a 내지 605f)이, 이온 도핑 또는 이온주입에 의해, 저농도의 n형 도전성을 부여하는 불순물 원소로 도프되고, 그 후에 포토리소그래픽에 의해 레지스트 마스크가 선택적으로 형 성되고, 반도체막(605a 내지 605f)이 고농도의 p형 도전성을 부여하는 불순물 원소로 도프된다. n형 도전성을 부여하는 불순물 원소로서, 인(P), 비소(As) 등이 사용될 수 있다. p형 도전성을 부여하는 불순물 원소로서, 붕소(B), 알루미늄(Al), 갈륨(Ga) 등이 사용될 수 있다. 여기에서, n형을 부여하는 불순물 원소로서 인(P)이 사용되고, 1×1015 내지 1×1019/㎤의 농도로 포함되도록 반도체막(605a 내지 605f)에 선택적으로 도입되어, n형 도전성을 가지는 불순물 영역(608)을 형성한다. 더욱이, p형 도전성을 부여하는 불순물 원소로서 붕소(B)가 사용되고, 1×1019 내지 1×1020/㎤의 농도로 포함되도록 선택적으로 반도체막(605c 및 605e)에 도입되어, p형 도전성을 가지는 불순물 영역(609)을 형성한다(도 11c 참조).
계속해서, 게이트 절연막(606)과 게이트 전극(607)을 커버하도록 절연막이 형성된다. 절연막은 플라즈마 CVD, 스퍼터링 등에 의해 실리콘, 실리콘 산화물 또는 실리콘 질화물 등의 무기재료를 포함하는 막이나, 유기수지 등의 유기재료를 포함하는 막의 단층 구조 또는 적층 구조로 형성된다. 다음에, 절연막이 수직방향에 기초하는 이방성 에칭에 의해 선택적으로 에칭되어, 게이트 전극(607)의 측면에 접하는 절연막(610)(측벽으로도 기술된다)을 형성한다. 절연막(610)은 LDD(Lightly Doped Drain) 영역이 형성될 때 도핑 마스크로서 사용된다.
계속해서, 포토리소그래픽에 의해 형성되는 레지스트 마스크와, 게이트 전극(607) 및 절연막(610)을 마스크로서 사용하여, 반도체막(605a, 605b, 605d, 및 605f)이 고농도의 n형 도전성을 부여하는 불순물 원소로 도프되어, n형 도전성을 가지는 불순물 영역(611)을 형성한다. 여기에서, n형 도전성을 부여하는 불순물 원소로서 인(P)이 사용되고, 1×1019 내지 1×1020/㎤의 농도로 포함되도록 반도체막(605a, 605b, 605d, 및 605f)에 선택적으로 도입되어, n형 불순물 원소의 농도는 불순물 영역(608)보다 높은 불순물 영역(611)을 형성한다.
이상의 공정에 의해, n채널 박막 트랜지스터(600a, 600b, 600d, 600f) 및 p채널 박막 트랜지스터(600c, 600e)가 형성된다(도 11d 참조).
n채널 박막 트랜지스터(600a)는 게이트 전극(607)과 중첩하는 반도체막(605a)의 영역에 채널 형성 영역이 형성되고, 게이트 전극(607) 및 절연막(610)과 중첩하지 않는 반도체막(605a)의 영역에 소스 영역 또는 드레인 영역을 형성하는 불순물 영역(611)이 형성되고, 절연막(610)과 중첩하고 채널 형성 영역과 불순물 영역(611)의 사이에 저농도 불순물 영역(LDD 영역)이 형성되어 있다. 유사하게, n채널 박막 트랜지스터(600b, 600d, 600f)도 마찬가지로 채널 형성 영역, 저농도 불순물 영역 및 불순물 영역(611)이 형성되어 있다.
p채널 박막 트랜지스터(600c)에서, 게이트 전극(607)과 중첩하는 반도체막(605c)의 영역에 채널 형성 영역이 형성되고, 게이트 전극(607)과 중첩하지 않는 영역에 소스 영역 또는 드레인 영역을 형성하는 불순물 영역(609)이 형성되어 있다. 유사하게, p채널 박막 트랜지스터(600e)도 마찬가지로 채널 형성 영역 및 불순물 영역(609)이 형성되어 있다. 또한, 여기에서, p채널 박막 트랜지스터(600c, 600e)에 LDD 영역이 제공되지 않더라도, p채널 박막 트랜지스터(600c, 600e)의 각 각에 LDD 영역이 형성될 수 있고 또는 n채널 박막 트랜지스터(600a, 600b, 600d, 600f)에 LDD 영역이 제공되지 않는 구성이 채용될 수 있다.
반도체막(605a 내지 605f) 및 게이트 전극(607)을 커버하도록 절연막이 단층 구조 또는 적층 구조를 가지도록 형성되고, 상기 절연막 위로 박막 트랜지스터(600a 내지 600f)의 소스 영역 또는 드레인 영역을 형성하는 불순물 영역(609, 611)과 전기적으로 접속하는 도전막(613)이 형성된다(도 12a 참조). 절연막은 CVD, 스퍼터링, SOG, 액적토출법, 스크린 인쇄법 등에 의해, 실리콘 산화물이나 실리콘 질화물 등의 무기재료, 폴리이미드, 폴리아미드, 벤조사이클로부텐, 아크릴, 에폭시 등의 유기재료나 실록산 재료 등에 의해, 단층 구조 또는 적층 구조를 가지도록 형성된다. 상기 절연막은 2층 구조를 가지도록 형성되고, 1층의 절연막(612a)으로서 질화산화 실리콘막이 형성되고, 2층의 절연막(612b)으로서 산화 질화실리콘막이 형성된다. 부가적으로, 도전막(613)은 박막 트랜지스터(600a 내지 600f)의 소스 전극또는 드레인 전극을 형성할 수 있다.
또한, 절연막(612a, 612b)이 형성되기 전 또는 하나 또는 복수의 박막 절연막(612a, 612b)이 형성된 후에, 반도체막의 결정성의 회복, 반도체막에 첨가된 불순물 원소의 활성화, 또는 반도체막의 수소화를 목적으로 하는 열처리가 행해질 수 있다. 열처리로, 열 어닐, 레이저 어닐, 또는 RTA 등이 적용될 수 있다.
도전막(613)은 알루미늄(Al), 텅스텐(W), 티타늄(Ti), 탄탈(Ta), 몰리브덴(Mo), 니켈(Ni), 백금(Pt), 동(Cu), 금(Au), 은(Ag), 망간(Mn), 네오디뮴(Neodymium)(Nd)으로부터 선택된 원소, 또는 이것들의 원소를 주성분으로 하는 합금 재료 또는 화합물 재료로 형성되고, 단층 구조 또는 적층 구조를 가진다. 주성분으로서 알루미늄을 포함하는 합금 재료는 주성분으로서 알루미늄을 포함하고 니켈을 포함하는 재료, 또는 주성분으로서 알루미늄을 포함하고 니켈을 포함하고 탄소와 실리콘의 한쪽 또는 양쪽을 포함하는 합금 재료에 해당한다. 도전막(613)으로서, 예를 들면, 배리어 막, 알루미늄 실리콘(Al-Si)막, 및 배리어 막의 적층구조, 배리어 막, 알루미늄 실리콘(Al-Si)막, 질화 티타늄(TiN)막, 배리어 막의 적층구조가 채용될 수 있다. 또한, 배리어 막은 티타늄, 티타늄 질화물, 몰리브덴, 또는 몰리브덴 질화물로 형성되는 박막에 해당한다. 알루미늄과 알루미늄 실리콘은 저항치가 낮고 저렴하기 때문에, 알루미늄과 알루미늄 실리콘은 도전막(613)을 형성하는 재료로서 최적이다. 부가적으로, 상층과 하층의 배리어층을 제공함으로써, 알루미늄 또는 알루미늄 실리콘의 힐록의 발생이 방지될 수 있다. 더욱이, 환원성의 높은 원소인 티타늄으로 배리어 막을 형성함으로써, 결정질 반도체막 위로 얇은 자연 산화막이 형성되더라도, 자연 산화막이 화학적으로 감소되고, 결정질 반도체막과의 양호한 콘택이 얻어질 수 있다.
다음에, 도전막(613)을 커버하도록 절연막(614)이 형성되고, 상기 절연막(614) 위로 박막 트랜지스터(600a, 600f)의 소스 전극 또는 드레인 전극을 형성하는 도전막(613)과 각각 전기적으로 접속하는 도전막(615a, 615b)이 형성된다. 부가적으로, 박막 트랜지스터(600b)의 소스 전극 또는 드레인 전극을 형성하는 도전막(613)과 전기적으로 접속하는 도전막(616)이 형성된다. 또한, 도전막(615a, 615b)과 도전막(616)은 동일한 재료로 동시에 형성될 수 있다. 도전막(615a, 615b) 과 도전막(616)은 도전막(613)에 대해 설명된 재료 중 어느 하나로 형성될 수 있다.
계속해서, 안테나로서 기능하는 도전막(617)이 도전막(616)에 전기적으로 접속되도록 형성된다(도 12b 참조).
절연막(614)은 산화 실리콘(SiOx), 질화실리콘(SiNx), 산화 질화실리콘(SiOxNy)(x>y), 질화산화 실리콘(SiNxOy)(x>y) 등의 산소 또는 질소를 가지는 절연막, DLC(diamond like carbon : 다이아몬드 같은 탄소) 등의 탄소를 포함하는 막, 에폭시, 폴리이미드, 폴리아미드, 폴리비닐페놀, 벤조사이클로부텐, 아크릴 등의 유기재료 또는 실록산 수지 등의 실록산 재료로 이루어지는 단층 구조 또는 적층구조를 가지도록 제공될 수 있다. 또한, 실록산 재료는 Si-O-Si 결합을 포함하는 재료에 해당한다. 실록산은 실리콘(Si)과 산소(O)의 결합으로 골격구조를 가진다. 치환기로서, 적어도 수소를 포함하는 유기기(예를 들면, 알킬기, 방향족 탄화수소)가 사용될 수 있다. 치환기로서, 플루오르기가 사용될 수도 있다. 대안적으로, 치환기로서, 적어도 수소를 포함하는 유기기와 플루오르기가 사용될 수 있다.
도전막(617)은 CVD, 스퍼터링, 스크린 인쇄법 또는 그라비아 인쇄 등의 인쇄법, 액적토출법, 디스펜서법, 도금법 등을 사용하여 도전성 재료에 의해 형성된다. 도전성 재료는 알루미늄(Al), 티타늄(Ti), 은(Ag), 동(Cu), 금(Au), 백금(Pt), 니켈(Ni), 팔라듐(Pd), 탄탈(Ta), 몰리브덴(Mo)으로부터 선택된 원소, 또는 이것들의 원소를 주성분으로 하는 합금 재료 또는 화합물 재료로 형성되고, 단층 구조 또는 적층구조를 가진다.
예를 들면, 스크린인쇄법을 사용하여 안테나로서 기능하는 도전막(617)을 형성할 경우에, 도전막(617)은 수㎚로부터 몇십㎛의 입자 크기를 가지는 도전체 입자가 유기수지에 용해 또는 분산되는 도전성의 페이스트를 선택적으로 인쇄함으로써 제공될 수 있다. 도전체 입자로서, 은(Ag), 금(Au), 동(Cu), 니켈(Ni), 백금(Pt), 팔라듐(Pd), 탄탈(Ta), 몰리브덴(Mo) 및 티타늄(Ti) 등의 하나 이상의 금속입자, 할로겐화 은의 미립자, 또는 분산성 나노 입자가 사용될 수 있다. 부가적으로, 도전성 페이스트에 포함되는 유기수지는 금속입자의 바인더, 용매, 분산제 및 피복 재로서 기능하는 유기수지로부터 선택된 하나 이상이 사용될 수 있다. 대표적으로, 에폭시 수지 또는 실리콘 수지 등의 유기수지가 도전성 페이스트에 포함되는 유기수지의 예로서 제시될 수 있다. 더욱이, 도전막의 형성에 있어서, 도전성의 페이스트를 밀어낸 후에 소성하는 것이 바람직하다. 예를 들면, 도전성의 페이스트의 재료로서, 은을 주성분으로 하는 미립자(예를 들면, 입자 크기가 1㎚이상 100㎚이하이다)가 사용될 경우, 150 내지 300℃의 온도범위에서 소성하여 경화시킴으로써 도전막이 얻어질 수 있다. 더욱이, 솔더(solder) 또는 무연 솔더를 주성분으로 하는 미립자가 사용될 수 있다. 이 경우에, 20㎛이하의 입자 크기를 가지는 미립자가 사용되는 것이 바람직하다. 솔더 또는 무연 솔더는 저비용 등의 이점을 가지고 있다.
부가적으로, 도전막(615a, 615b)은 이후의 공정에 있어서 본 실시예의 반도체 장치에 포함되는 배터리와 전기적으로 접속되는 배선으로서 기능할 수 있다. 부가적으로, 안테나로서 기능하는 도전막(617)이 형성될 때, 도전막(615a, 615b)에 전기적으로 접속되도록 도전막이 개별적으로 형성되어, 도전막이 배터리에 접속되는 배선으로서 이용될 수 있다.
다음에, 도전막(617)을 커버하도록 절연막(618)을 형성한 후, 박막 트랜지스터(600a 내지 600f), 도전막(617) 등을 포함하는 층(이하, 소자 형성층(619)이라고 적는다)이 기판(601)로부터 박리된다. 여기에서, 레이저 빔(예를 들면 UV광)을 조사 함으로써, 박막 트랜지스터(600a 내지 600f)를 배제한 영역에 개구부를 형성한후(도 12c 참조), 물리적인 힘을 사용하여 기판(601)로부터 소자 형성층(619)을 박리할 수 있다. 대안적으로, 기판(601)로부터 소자 형성층(619)을 박리하기 전에, 형성한 개구부에 에칭제를 도입하여 박리층(603)을 선택적으로 제거해도 좋다. 에칭제로서 플루오르화 할로겐 또는 할로겐간 화합물을 포함하는 기체 또는 액체가 사용된다. 예를 들면, 플루오르화 할로겐을 포함하는 기체로서 3플루오르화 염소(ClF3)가 사용된다. 다음에, 소자 형성층(619)은 기판(601)로부터 박리된 상태가 된다. 또한, 박리층(603)은 모두 제거하지 않고 일부분을 잔류시켜도 좋다. 그러므로, 에칭제의 소비량이 억제되고 박리층(603)의 제거에 요하는 처리 시간이 단축될 수 있다. 부가적으로, 박리층(603)이 기판(601)으로부터 박리된 후에도, 소자 형성층(619)이 기판(601) 위로 유지될 수 있다. 더욱이, 소자 형성층(619)이 박리된 기판(601)을 재활용함으로써, 비용이 삭감될 수 있다.
절연막(618)은 산화 실리콘(SiOx), 질화실리콘(SiNx), 산화 질화실리콘(SiOxNy)(x>y), 질화산화 실리콘(SiNxOy)(x>y) 등의 산소 또는 질소를 가지는 절연 막이나 DLC(다이아몬드 같은 탄소) 등의 탄소를 포함하는 막, 에폭시, 폴리이미드, 폴리아미드, 폴리비닐페놀, 벤조사이클로부텐, 아크릴 등의 유기재료 또는 실록산 수지 등의 실록산 재료로 이루어지는 단층 구조 또는 적층구조를 가지도록 제공될 수 있다.
본 실시예에서, 레이저 광 조사에 의해 소자 형성층(619)에 개구부를 형성한 후에, 상기 소자 형성층(619)의 일면(절연막(618)이 노출된 면)에 제1 시트재(620)가 접착되고, 다음에 기판(601)로부터 소자 형성층(619)이 박리된다(도 13a 참조).
다음에, 소자 형성층(619)의 다른 면(박리에 의해 노출된 면)에는 열처리와 가압처리 중 하나 또는 둘다를 행해서 제2 시트재(621)가 접착된다(도 13b 참조). 제1 시트재(620), 제2 시트재(621)로서, 핫멜트(hot melt) 필름 등이 사용될 수 있다.
제1 시트재(620), 제2 시트재(621)로서, 정전기 등을 방지하기 위하여 대전방지대책을 실행하는 필름(이하, 대전방지 필름이라고 적는다)이 사용될 수 있다.대전방지 필름의 예로서, 대전방지 재료가 수지중에 분산되게 한 필름, 및 대전방지 재료가 접착되는 필름 등이 제시될 수 있다. 대전방지 재료가 제공된 필름으로서, 일면에 대전방지 재료가 제공된 필름이 채용될 수 있고, 양면에 대전방지 재료가 제공된 필름이 채용될 수 있다. 부가적으로, 일면에 대전방지 재료가 제공된 필름은, 대전방지 재료가 제공된 면이 필름의 내측이 되도록 소자 형성층(619)에 접착될 수 있고, 필름의 외측이 되도록 소자 형성층(619)에 접착될 수 있다. 또한, 대전방지 재료는 필름의 전체면 또는 일부에 제공될 수 있다. 여기에서, 대전방지 재료로서, 금속, 인듐 주석 산화물(ITO), 양성 계면 활성제, 양이온성 계면 활성제, 또는 비이온성 계면 활성제 등의 계면 활성제가 사용될 수 있다. 대안적으로, 대전방지 재료로서, 측쇄(side chain)로서 카르복실기 및 4급 암모늄 염기를 가지는 교차결합(cross-linking) 폴리머를 포함하는 수지재료 등이 사용될 수 있다. 이런 재료를 필름에 접착하고, 이런 재료를 필름으로 반죽하고, 또는 이런 재료를 필름에 도포함으로써, 대전방지 필름이 완성될 수 있다. 대전방지 필름으로 소자 형성층(619)을 밀봉함으로써, 반도체 장치가 물품으로서 취급될 때, 외부에서의 정전기 등에 의해 반도체소자가 악영향을 받는 것을 억제할 수 있다.
또한, 배터리가 도전막(615a, 615b)에 접속되어 형성되지만, 기판(601)로부터 소자 형성층(619)이 박리되기 전(도 12b 또는 도 12c의 단계)에 배터리가 도전막(615a, 615b)에 접속될 수 있고, 기판(601)으로부터 소자 형성층(619)이 박리된 후(도 13a의 단계)에 배터리가 도전막(615a, 615b)에 접속될 수 있고, 또는 소자 형성층(619)이 제1 시트재(620) 및 제2 시트재(621)로 밀봉된 후(도 13b의 단계)에 행해도 배터리가 도전막(615a, 615b)에 접속될 수 있다. 이하에, 소자 형성층(619)과 배터리가 서로 접속되도록 형성하는 일례가 도 14a, 도 14b, 및 도 15a, 도 15b를 참조하여 설명된다.
도 12b에서, 안테나로서 기능하는 도전막(617)과 동시에 도전막(615a, 615b)에 각각 전기적으로 접속하는 도전막(631a, 63lb)이 형성된다. 계속해서, 도전막(617), 도전막(631a, 63lb)을 커버하도록 절연막(618)을 형성한 후, 도전막(631a, 63lb)의 표면이 노출되도록 개구부(632a, 632b)가 형성된다. 그 후에, 레 이저 빔의 조사에 의해 소자 형성층(619)에 개구부를 형성한 후에, 상기 소자 형성층(619)의 일면(절연막(618)이 노출된 면)에 제1 시트재(620)가 접착되고, 다음에 기판(601)로부터 소자 형성층(619)이 박리된다(도 14a 참조).
다음에, 소자 형성층(619)의 다른 면(박리에 의해 노출된 면)에, 제2 시트재(621)가 접착되고, 그 후에 소자 형성층(619)이 제1 시트재(620)로부터 박리된다. 따라서, 여기에서, 제1 시트재(620)로서 접착력이 약한 시트재가 사용된다. 계속해서, 개구부(632a, 632b)를 거쳐서 도전막(631a, 63lb)과 각각 전기적으로 접속되는 도전막(634a, 634b)이 선택적으로 형성된다(도 14b 참조).
도전막(634a, 634b)은 CVD, 스퍼터링, 스크린 인쇄 또는 그라비아 인쇄 등의 인쇄법, 액적토출법, 디스펜서법, 도금법 등을 사용하여, 도전성 재료로 형성된다. 도전성 재료는 알루미늄(Al), 티타늄(Ti), 은(Ag), 동(Cu), 금(Au), 백금(Pt), 니켈(Ni), 팔라듐(Pd), 탄탈(Ta), 몰리브덴(Mo)으로부터 선택된 원소 또는 이것들의 원소를 주성분으로 하는 합금 재료 또는 화합물 재료로 형성되고, 단층 구조 또는 적층구조를 가진다.
또한, 여기에서, 기판(601)로부터 소자 형성층(619)이 박리된 후에 도전막(634a, 634b)을 형성하는 예가 도시되고 있지만, 도전막(634a, 634b)이 형성된 후에 기판(601)로부터 소자 형성층(619)이 박리될 수 있다.
다음에, 복수의 소자가 기판위로 형성되어 있는 경우에, 소자 형성층(619)이 각각의 소자로 절단된다(도 15a 참조). 절단은 레이저 조사장치, 다이싱 장치, 스크라이브 장치 등을 사용하여 행해질 수 있다. 여기에서, 레이저 빔 조사에 의해 하나의 기판에 형성된 복수의 소자가 각각 분리된다.
다음에, 분리된 소자는 배터리의 접속단자와 전기적으로 접속된다(도 15b 참조). 여기에서, 소자 형성층(619)에 제공된 도전막(634a, 634b)과 기판(635) 위로 제공된 배터리의 접속단자가 되는 도전막(636a, 636b)이 각각 접속된다. 여기에, 도전막(634a)와 도전막(636a)의 접속, 또는 도전막(634b)과 도전막(636b)의 접속은 이방성 도전성 필름(ACF : Anisotropic Conductive Film) 또는 이방성 도전성 페이스트(ACP : Anisotropic Conductive Paste) 등의 접착성을 가지는 재료를 압착 결합시킴으로써 전기적으로 접속되는 경우가 개시되고 있다. 여기에서, 도전막(634a)와 도전막(636a) 또는 도전막(634b)과 도전막(636b)이 접착성을 가지는 수지(637)에 포함되는 도전성 입자(638)를 사용하여 접속되는 예가 개시되고 있다. 부가적으로, 도전막(634a)와 도전막(636a) 또는 도전막(634b)과 도전막(636b)은 은 페이스트, 동 페이스트 또는 카본 페이스트 등의 도전성 접착제, 솔더접합 등을 사용하여 접속될 수 있다.
배터리가 소자보다 클 경우에, 도 14a 및 도 14b, 도 15a 및 도 15b에 도시된 바와 같이, 한 장의 기판위로 복수의 소자가 형성되고, 상기 소자가 분리후에 배터리와 접속되어, 한 장의 기판에 형성된 소자의 수가 증가될 수 있으며, 그러므로 반도체 장치가 저비용으로 제조될 수 있다.
그 후에, 상기 실시예에서 도시된 바와 같이, 배터리가 부스터 안테나와 접속될 수 있다.
또한, 본 실시예는 전술한 실시예 중 어느 하나와 자유롭게 조합되어 수행될 수 있다.
(실시예 4)
본 실시예에서, 전술한 실시예와 다른 반도체 장치 및 그 제조 방법의 일례가 도면을 참조하여 설명된다.
우선, 기판(701)의 일면에 절연막(702)을 통해 박리층(703)이 형성된다. 계속해서, 베이스막으로서 기능하는 절연막(704)과 도전막(705)이 적층되어 형성된다(도 16a 참조). 또한, 절연막(702), 박리층(703), 절연막(704) 및 도전막(705)이 연속적으로 형성될 수 있다.
도전막(705)은 텅스텐(W), 몰리브덴(Mo), 티타늄(Ti), 탄탈(Ta), 니오뮴(Nb), 니켈(Ni), 코발트(Co), 지르코늄(Ｚｒ), 아연(Ｚn), 루테늄(Ru), 로듐(Rh), 팔라듐(Pd), 오스뮴(osmium)(Os), 이리듐(Ir)으로부터 선택된 원소 또는 상기 원소를 주성분으로 하는 합금 재료 또는 화합물 재료로 형성되고, 단층구조 또는 적층구조를 가진다. 또한, 이런 재료는 스퍼터링, 플라즈마 CVD 등의 각종 CVD에 의해 형성될 수 있다.
기판(701), 절연막(702), 박리층(703), 및 절연막(704)은 각각 상기 실시예에서 설명한 기판(601), 절연막(602), 박리층(603), 절연막(604)의 어느 하나의 재료를 사용하여 형성될 수 있다.
다음에, 도전막(705a 내지 705e)을 형성하기 위하여 도전막(705)이 선택적으로 에칭되고, 상기 도전막(705a 내지 705e)을 커버하도록 절연막(706, 707)이 적층된다(도 16b 참조).
절연막(706, 707)은 CVD, 스퍼터링 등에 의해 산화 실리콘, 질화 실리콘, 산화 질화 실리콘(SiOxNy)(x>y>0), 질화산화 실리콘(SiNxOy)(x>y>0) 등의 절연재료를 사용하여 형성된다. 예를 들면, 절연막(706)이 질화산화 실리콘을 사용하여 형성될 수 있고, 절연막(707)이 산화 질화 실리콘을 사용하여 형성될 수 있다. 또한, 여기에서, 절연막이 2층 구조로 제공되는 예가 개시되고 있지만, 절연막(706 및 707) 중 하나가 제공될 수 있거나 또는 3층 이상의 구조를 갖는 절연막이 제공될 수 있다.
다음에, 반도체막(708a 내지 708d)이 도전막(705a 내지 705d)의 윗쪽에 선택적으로 형성된다(도 16c 참조). 여기에서, 비정질 반도체막(예를 들면, 비정질 실리콘막)이 절연막(707) 위로 스퍼터링, LPCVD, 플라즈마 CVD 등에 의해 25 내지 200㎚(바람직하게, 30 내지 150㎚)의 두께를 가지도록 형성되고, 상기 비정질 반도체막이 결정화된 후에 상기 비정질 반도체막이 반도체막(708a 내지 708d)을 형성하기 위하여 선택적으로 에칭된다. 반도체막의 재료, 결정화 방법 등으로서, 상기 실시예에서 설명된 재료나 방법이 사용될 수 있다. 부가적으로, 절연막(706 및 707)과 비정질 반도체막은 연속해서 형성될 수 있다.
또한, 절연막(707)의 표면이 도전막(705a 내지 705d)에 의해 요철을 가지는 경우에, 비정질 반도체막이 절연막(707) 위로 형성되기 전에, 바람직하게 상기 절연막(707)이 평탄면을 가지도록 평탄화 처리된다. 평탄화 처리로서, CMP 등의 연마가 사용될 수 있다. CMP 등의 연마를 행함으로써, 도 19a에 도시된 바와 같이 표면 이 평탄화된 절연막(707) 위로 반도체막이 형성될 수 있으므로, 반도체막(708a 내지 708d)을 사용하여 소자가 형성될 때, 소자의 특성에 미치는 영향이 저감될 수 있다.
다음에, 반도체막(708a 내지 708d)을 커버하도록 게이트 절연막(709)이 형성되고, 게이트 전극(710)이 반도체막(708a 내지 708c)의 윗쪽에 선택적으로 형성되고, 다음에 게이트 전극(710)을 마스크로서, 반도체막(708a 내지 708d)에 불순물 원소를 첨가하여 불순물 영역(711)을 형성한다(도 16d 참조). 불순물 원소로서, n형 도전성 또는 p형 도전성을 부여하는 불순물 원소가 도프된다. n형 도전성을 나타내는 불순물 원소로서, 인(P), 비소(As) 등이 사용될 수 있다. p형 도전성을 나타내는 불순물 원소로서, 붕소(B), 알루미늄(Al), 갈륨(Ga) 등이 사용될 수 있다. 여기에서, n형 도전성을 부여하는 불순물 원소인 인(P)이 1×1019 내지 1×1020/㎤의 농도로 포함되도록 반도체막(708a 내지 708d)에 도입되어, n형 도전성을 나타내는 불순물 영역(711)이 형성된다. 또한, 본 발명은 이것에 한정되지 않는다. 그러므로, p형 도전성을 부여하는 불순물 원소가 p형 도전성을 가지는 불순물 영역(711)을 형성하기 위하여 반도체막(708a 내지 708d)에 도입될 수 있고, 또는 p형 도전성을 부여하는 불순물 원소가 반도체막(708a 내지 708d)에 선택적으로 도입될 수 있다.
이상의 공정에 의해, n채널 박막 트랜지스터(700a 내지 700c) 및 용량으로서 기능하는 소자(700d)가 형성된다(도 16d 참조).
n채널 박막 트랜지스터(700a)에서, 게이트 전극(710)과 중첩되는 반도체막(708a)의 영역에 채널 형성 영역이 형성되고, 게이트 전극(710)과 중첩되지 않는 영역에 해당 채널 형성 영역과 인접해서 소스 영역 또는 드레인 영역을 형성하는 불순물 영역(711)이 형성되어 있다. 유사하게, n채널 박막 트랜지스터(700b, 700c)도 마찬가지로 채널 형성 영역 및 소스 영역 또는 드레인 영역을 형성하는 불순물 영역(711)이 형성되어 있다.
소자(700d)에서, 도전막(705d), 절연막(706 및 707), 및 불순물 원소가 도프된 불순물 영역(711)의 반도체막의 적층구조에 의해 캐패시터가 형성되어 있다.
또한, 여기에서, n채널 박막 트랜지스터(700a 내지 700c)가 제공되는 예가 개시되지만, p채널 박막 트랜지스터가 제공될 수 있고, 상기 실시예에서 도시된 바와 같이, 게이트 전극(710)의 측면에 접해서 절연막을 제공하여 반도체막(708a 내지 708c)의 각각에 저농도 불순물 영역(LDD 영역)이 게공된 구성이 채용될 수 있다.
부가적으로, 여기에서, 반도체막(708a 내지 708c)보다 도전막(705a 내지 705c)이 크게 형성되는(박막 트랜지스터(700a 내지 700c)의 채널 형성 영역 및 불순물 영역(711)과 중첩되도록 도전막(705a 내지 705c)이 형성된다) 예가 개시되고 있지만, 본 발명은 이것에 한정되지 않는다. 예를 들면, 박막 트랜지스터(700a 내지 700c)의 불순물 영역(711)의 일부 및 채널 형성 영역 전체면과 중첩되도록 도전막(705a 내지 705c)이 제공될 수 있고(도 19a 참조), 불순물 영역(711)의 일부 및 채널 형성 영역의 일부와 중첩되도록 도전막(705a 내지 705c)이 제공될 수 있고(도 19b 참조), 채널 형성 영역의 일부에만 중첩되도록 도전막(705a 내지 705c)이 제공될 수 있다. 이런 방식으로 도전막(705a 내지 705c)을 제공하는 경우에, 특히 CMP등의 연마를 행하여 절연막(707)이 평탄화되는 것이 바람직하다.
또한, 도전막(705a 내지 705c)을 제공함으로써, 박막 트랜지스터의 파손이 방지될 수 있고, ESD(Electrostatic Discharge : 정전파괴)가 방지될 수 있고, 쇼트 채널 효과가 억제될 수 있고, 한계치전압이 제어될 수 있으며, 공정수가 감소될 수 있다.
요컨대, 박막 트랜지스터(700a 내지 700c)를 포함하는 반도체 장치에서, 그것이 휘더라도, 박막 트랜지스터(700a 내지 700c)의 채널 형성 영역이나 불순물 영역(711)과 중첩되도록 제공된 도전막(705a 내지 705c)에 의해 채널 형성 영역이나 불순물 영역(711)에서의 휨이 억제될 수 있으므로, 박막 트랜지스터(700a 내지 700c)의 파손이 방지될 수 있다.
더욱이, 반도체 장치의 제조시에, 도전막(705a 내지 705c)이 전하의 탈출 또는 확산 영역이 되므로, 국소적인 전하의 축적이 저감될 수 있고, 전계집중이 완화될 수 있으므로, ESD가 방지될 수 있다.
각각의 박막 트랜지스터(700a 내지 700c)에 있어서, 도전막(705a 내지 705c)에 의해 소스에 대한 드레인의 영향이 차단되므로, 채널길이가 짧아지더라도, 쇼트 채널 효과가 억제될 수 있다. 즉, 박막 트랜지스터(700a 내지 700c)의 미세화에 따라 문제가 되는 채널길이의 감소에 의해 초래되는 쇼트 채널 효과(트랜지스터의 한계치 전압(Vth)이 급격하게 시프트되고, 서브 한계치 영역의 드레인 전류의 상승이 둔화되는 현상)가 억제될 수 있다.
부가적으로, 박막 트랜지스터(700a 내지 700c)의 각각에 대한 한계치 전압이 도전막(705a 내지 705c)에 입력되는 전위에 의해 제어될 수 있다.
도 24b는 n채널 MOS트랜지스터의 드레인 전류와 게이트 전압의 관계를 나타낸 그래프이다. 이상적으로, 게이트 전압(Vg)이 양이 되는 영역에서는 드레인 전류(Id)는 충분히 크고, 게이트 전압(Vg)이 0(V)이하의 영역에서는 드레인 전류(Id)는 0(V)인 것이 바람직하다. 그러나, 실제로, 드레인 전류(Id)는 곡선(2404)에 의해 도시된 바와 같이 게이트 전압(Vg)이 0(V)이더라도, 드레인 전류가 IL(㎃)의 양만큼 누설된다. 개개의 트랜지스터의 누설전류가 크지 않더라도, 반도체 장치에는 많은 트랜지스터가 제공되어 있고, 그러므로 개개의 트랜지스터의 누설 전류를 합산하면, 반도체 장치의 누설전류는 결코 작은 것이 아니다. 이러한 누설전류는 대기시 반도체 장치의 소비 전력을 증가시킬 것이다. 즉, 그런 누설전류는 배터리에 축적된 전력의 소비를 증대시킬 것이다.
트랜지스터의 채널 영역이 불순물로 미량 도프되어, 도 24b에 도시된 곡선(2404)이 오른쪽으로 이동되는 경우, 이런 누설전류가 감소될 수 있다. 그러나, 그 경우, Vg가 양이 되는 경우의 전류도 저하되므로, 회로의 주파수 특성이 저하되는 문제가 있다.
전술한 문제를 해결하기 위하여, 게이트 전극이 트랜지스터를 구성하는 반도체막의 상하측에 제공된다. 즉, 트랜지스터가 단면에서 보여질 때, 반도체막은 제1 게이트 전극과 제2 게이트 전극 사이에 위치된다. 다음에, 논리신호가 제1 게이트 전극에 인가되고, 한계치 전압제어신호가 제2 게이트 전극에 인가되어, 반도체 장치를 구성하는 트랜지스터의 한계치 전압이 제2 게이트 전극의 전위에 의해 가변되도록 한다. 본 실시예에 있어서, 각각의 도전막(705a 내지 705c)은 박막 트랜지스터(700a 내지 700c)의 제2 게이트 전극에 사용될 수 있다.
도 24a는 제1 게이트 전극 및 제2 게이트 전극을 가지는 트랜지스터의 Id-Vg특성을 나타낸다. 도 24a에는 3종류의 곡선(2401 내지 2403)이 도시되고, 곡선(2402)은 제2 게이트 전극에 양의 전압이 인가되는 경우의 곡선이다. 이러한 경우에, 곡선이 왼쪽으로 시프트되고, 더 많은 전류가 흐른다. 부가적으로, 곡선(2401)은 0(V)의 전압이 제2 게이트 전극에 인가되는 경우의 곡선이다. 이러한 경우에는 종래 예와 같다. 곡선(2403)은 음의 전압이 제2 게이트 전극에 인가되는 경우의 곡선이다. 이러한 경우에는 곡선이 오를쪽으로 시프트되고, 전류가 흐르기 어려워져서, 누설전류도 감소된다. 이런 방식으로 본 실시예에 따른 반도체 장치에 임계치 제어 기능을 제공하고, 트랜지스터의 Id-Vg 특성의 곡선을 시프트시킴으로써, 누설전류가 저감될 수 있다.
도전막(705a 내지 705c)을 형성할 때에 동시에 형성한 도전막(705e)을 안테나로서 사용함으로써, 이후의 설명에서 형성되는 도전막(715) 또는 도전막(716)이 생략될 수 있다.
다음에, 박막 트랜지스터(700a 내지 700c) 및 소자(700d)를 커버하도록 절연막(712)이 형성되고, 상기 절연막(712) 위로 박막 트랜지스터(700a 내지 700c)의 소스 영역 또는 드레인 영역을 형성하는 불순물 영역(711)과 전기적으로 접속되는 도전막(713)이 형성된다(도 17a 참조).
절연막(712)은 CVD, 스퍼터링, SOG, 액적토출법, 스크린 인쇄법 등에 의해, 실리콘 산화물 또는 실리콘의 질화물 등의 무기재료, 폴리이미드, 폴리아미드, 벤조사이클로부텐, 아크릴, 에폭시 등의 유기재료나 실록산 재료 등을 사용하여 단층 구조 또는 적층구조를 가지도록 형성된다.
도전막(713)은 전술한 실시예에서 도시된 도전막(613)에 대해 설명된 재료 중 어느 하나를 사용하여 형성될 수 있다.
다음에, 도전막(713)을 커버하도록 절연막(714)이 형성되고, 절연막(714)위로 박막 트랜지스터(700a 내지 700c)의 소스 전극 또는 드레인 전극을 형성하는 도전막(713)과 각각 전기적으로 접속되는 도전막(715)을 형성한 후, 도전막(715)과 전기적으로 접속되도록 안테나로서 기능하는 도전막(716)이 형성된다(도 17b 참조).
다음에, 도전막(716)을 커버하도록 절연막(717)을 형성한 후, 박막 트랜지스터(700a 내지 700c), 소자(700d), 도전막(716) 등을 포함하는 층(이하, 소자 형성층(720)이라고 적는다)이 기판(701)으로부터 박리된다. 박리 방법으로서, 전술한 실시예에서 나타낸 어느 하나의 방법이 사용될 수 있다.
여기에서, 레이저 광 조사에 의해 소자 형성층(720)에 개구부를 형성한 후에, 제1 시트재(718)가 소자 형성층(720)의 일면(절연막(717)이 노출된 면)에 접착되고, 다음에 기판(701)으로부터 소자 형성층(720)이 박리된다(도 18a 참조).
다음에, 제2 시트재(719)가 열처리와 가압처리 하나 또는 둘다를 행함으로써 소자 형성층(720)의 다른 면(박리에 의해 노출ehls 면)에 접착된다. 제1 시트재(718), 제2 시트재(719)로서, 핫멜트 필름 등이 사용될 수 있다.
전술한 공정에 의해, 반도체 장치가 제조될 수 있다(도 18b 참조). 또한, 본실시예에서, 캐패시터를 형성하는 소자(700d)가 배터리로서 사용될 수 있다. 대안적으로, 소자(700d)와 별도로 배터리가 제공될 수 있다. 이 경우, 전술한 실시예에서 보여진 어느 하나의 방법을 사용하여 배터리가 제공될 수 있다.
또한, 본 실시예에서 보여진 반도체 장치는 이것에 한정되지 않는다. 예를 들면, 배터리 또는 안테나로서 기능하는 도전막(716)이 박막 트랜지스터(700a 내지 700c)의 하방에 제공되는 구조가 채용될 수 있다.
도 20a 및 도 20b는 배터리가 박막 트랜지스터(700a 내지 700c)의 하방으로 제공되는 예를 나타낸다. 여기에서, 도전막(731a)이 박막 트랜지스터(700b)의 소스 전극 또는 드레인 전극으로서 기능하는 도전막(713)에 전기적으로 접속되도록 제공되고, 배터리의 접속 배선을 형성하는 도전막(733a)이 소자 형성층(720)의 아래쪽(기판(701)으로부터 소자 형성층(720)을 박리하여 노출된 면)에서 접속되는 예가 개시되고 있다. 부가적으로, 여기에서, 캐패시터를 형성하는 소자(700d) 대신에, 박막 트랜지스터가 제공되고, 박막 트랜지스터의 소스 전극 또는 드레인 전극으로서 기능하는 도전막(713)에 전기적으로 접속되도록 도전막(73lb)이 제공되고, 도전막(73lb)과 배터리의 접속 배선을 형성하는 도전막(733b)이 소자 형성층(720)의 아래 쪽(기판(701)으로부터 소자 형성층(720)을 박리하여 노출된 면)에서 접속되는 예가 개시되고 있다.
이런 방식으로 배터리를 제공하는 경우, 도 17a에 있어서, 박막 트랜지스터(700a 내지 700c)의 불순물 영역(711)을 노출시키기 위하여 게이트 절연막(709) 및 절연막(712)에 제1 개구부를 형성함과 동시에, 절연막(706 및 707), 게이트 절연막(709), 절연막(712)에 제2 개구부가 형성되고, 제1 개구부를 충전하도록 도전막(713)이 제공되고, 제2 개구부를 충전하도록 도전막(731a, 73lb)이 형성된다. 제1 개구부와 제2 개구부는 동시에 형성될 수 있고, 제1 개구부가 형성되는 경우에는 반도체막(708a 내지 708c)이 스토퍼로서 기능하고, 제2 개구부가 형성되는 경우에는 박리층(703)이 스토퍼로서 기능한다. 그 후에, 상기한 바와 같이 안테나로서 기능하는 도전막(716)이 형성된 후(도 20a 참조), 기판(701)으로부터 소자 형성층(720)이 박리된다.
그 후에, 기판(701)로부터 박리된 소자 형성층(720)의 노출한 면에 제공된 도전막(731a, 73lb)이 기판(732) 위로 제공된 배터리의 접속 배선이 되는 도전막(733a, 733b)에 각각 접속된다(도 20b 참조). 여기에서, 도전막(731a)과 도전막(733a) 사이의 접속, 또는 도전막(73lb)과 도전막(733b) 사이의 접속은 이방성 도전성 필름(ACF) 또는 이방성 도전성 페이스트(ACP) 등의 접착성을 가지는 재료를 압착결합시킴으로써 전기적으로 접속되는 경우가 제시된다. 여기에서, 접착성을 가지는 수지(734)에 포함되는 도전성 입자(735)를 사용하여 접속하는 예가 개시되고 있다. 부가적으로, 도전막(731a)과 도전막(733a), 또는 도전막(73lb)과 도전막(733b)은 은 페이스트, 동 페이스트 또는 카본 페이스트 등의 도전성 접착제나 솔더접합 등을 사용하여 접속될 수 있다.
또한, 본실시예에서, 배터리 뿐만 아니라 안테나로서 기능하는 도전막(716)이 박막 트랜지스터(700a 내지 700c)의 하방으로 제공되는 구조가 채용될 수 있다. 도 21a 및 도 21b는 배터리 및 안테나로서 기능하는 도전막(716)이 박막 트랜지스터(700a 내지 700c)의 하방으로 제공되는 예를 나타낸다.
여기에서, 박막 트랜지스터(700c)의 소스 전극 또는 드레인 전극을 형성하는 도전막(713)에 전기적으로 접속되도록 도전막(731c)이 제공되고, 도전막(731c)과 안테나로서 기능하는 도전막(716b)이 소자 형성층(720)의 아래 쪽(기판(701)으로부터 소자 형성층(720)을 박리하여 노출된 면)에서 접속되는 예가 개시되고 있다. 부가적으로, 배터리도 도 20a 및 도 20b와 같이 제공되는 예가 개시되고 있다.
이런 방식으로 배터리를 제공하는 경우, 도 17a에 있어서, 박막 트랜지스터(700a 내지 700c)의 불순물 영역(711)을 노출시키기 위해서 게이트 절연막(709) 및 절연막(712)에 제1 개구부를 형성함과 동시에, 절연막(706, 707), 게이트 절연막(709), 절연막(712)에 제2 개구부가 형성되고, 제1 개구부를 충전하도록 도전막(713)이 제공되고, 제2 개구부를 충전하도록 도전막(731a, 73lb, 731c)이 형성된다. 제1 개구부와 제2 개구부는 동시에 형성될 수 있고, 제1 개구부를 형성할 경우에는 반도체막(708a 내지 708c)이 스토퍼로서 기능하고, 제2 개구부를 형성하는 경우에는 박리층(703)이 스토퍼로서 기능한다. 그 후에, 상기한 바와 같이 안테나로서 기능하는 도전막(716)이 형성된 후(도 21a 참조), 소자 형성층(720)이 기판(701)으로부터 박리된다.
그 후에, 기판(701)로부터 박리된 소자 형성층(720)의 노출한 면에 형성된 도전막(731a, 73lb)이 기판(732) 위로 제공된 배터리의 접속 배선이 되는 도전막(733a, 733b)과 각각 접속된다(도 21b 참조). 부가적으로, 기판(701)로부터 박리된 소자 형성층(720)의 노출한 면에 형성된 도전막(731c)이 기판(736) 위로 제공된 안테나로서 기능하는 도전막(716b)과 접속된다.
박막 트랜지스터(700a 내지 700c)가 제공된 소자보다 배터리 또는 안테나가 클 경우에, 도 20a 및 도 20b, 도 21a 및 도 21b에 도시된 바와 같이, 소자 형성층(720)과 배터리 또는 안테나가 서로 접착되어 제공될 수 있다. 소자보다 큰 배터리 또는 안테나가 사용될 경우에, 복수의 소자가 한 장의 기판 위에 형성되고, 소자가 분리된 후에 배터리 또는 안테나가 소자와 서로 접착되어 제공되므로, 반도체 장치가 저비용으로 제조될 수 있다.
(실시예 5)
본 실시예에서, 칩(예를 들면, 실시예 1의 도 6에 상당함)이 일방향으로 구부려질 수 있는 ID 라벨 등의 물품에 제공되는 설치할 경우의 TFT의 구성이 설명된다.
도 25는 ID 라벨(2502)에 형성된 칩(2501)의 TFT내의 섬 형상의 반도체막(2504)의 층의 평면도를 나타낸다. 섬 형상의 반도체막(2504)에 있어서, n형 또는 p형 불순물이 부여된 소스 영역(2505), 드레인 영역(2507), 및 상기 불순물이 부여되지 않는 채널 영역(2506)이 형성되어 있다. 부가적으로, 칩에서의 적어도 하나의 TFT의 반도체 영역은 안테나(2503)와 접속되어 있다.
여기에, 소스(S), 채널(C), 드레인(D) 영역이 형성되는 방향 또는 반도체막 의 결정성장 방향과 대략 수직한 방향으로 ID 라벨 등의 휨 방향을 설정함으로써, ID 라벨 등이 구부러질 때, 섬 형상의 반도체막(2504)에 대한 크랙의 발생이 방지될할 수 있고, ID 라벨의 취급에 무관하게, TFT가 안정되게 동작할 수 있다.
(실시예 6)
본 실시예에서, 도 26a 내지 도 26e, 도 27a 내지 도 27d를 참조하여, 본 발명에 따른 반도체 장치(예를 들면, ID 라벨, ID 태그, 또는 ID 카드)의 응용, 및 그것들을 부착한 물품의 일례가 설명된다.
도 26a는 본 발명에 따른 ID 라벨의 완성품의 일례를 나타낸다. 칩(2501)을 내장한 복수의 ID 라벨(2502)이 라벨 보드(2602)(세퍼레이트지) 상에 형성되어 있다. ID 라벨(2502)은 박스(2601) 안에 수납되어 있다. 부가적으로, ID 라벨(2502)위에는 그 물품과 서비스에 관한 정보(예를 들면, 물품명, 브랜드명, 상표, 상표권자, 판매자, 또는 제조자)이 기록되어 있는 반면, 그 물품(또는 물품의 종류)에 고유한 ID 넘버가 ID 칩에 내장되도록 설계되고, 그러므로 위조, 상표권, 특허권 등의 지적재산권침해, 부정경쟁 등의 불법 행위가 용이하게 파악될 수 있다. 더욱이, ID 칩내에는, 물품 용기나 라벨에 전부 명기할 수 없는 많은 정보, 예를 들면 물품의 산지, 판매 지역, 품질, 원재료, 효능, 용도, 수량, 형상, 가격, 생산방법, 사용 방법, 생산 시기, 사용 시기, 유효 기한, 취급 설명, 물품에 관한 지적재산정보등이 ID칩에 입력될 수 있고, 거래자와 소비자는 간단한 리더에 의해 그런 정보에 액세스할 수 있다. 더욱이, 정보가 생산자측에서 용이하게 재기록, 소거 등도 가능하지만, 거래자, 소비자측에서는 재기록, 소거 등을 할 수 없다.
도 26b는 칩을 내장한 ID 태그(2604)를 보이고 있다. ID 태그(2604)를 물품에 제공함으로써, 물품관리가 용이해진다. 예를 들면, 물품이 도난되는 경우에, 물품의 경로를 추적함으로써, 범인이 신속히 파악될 수 있다. 이런 방식으로 ID 태그(2604)를 제공함으로써, 소위 추적가능성이 우수한 물품이 유통될 수 있다.
도 26c는 본 발명에 따른 ID 카드(2605)의 완성품의 일례이다. 상기 ID 카드(2605)로서, 캐시 카드, 크레디트 카드, 선불카드, 전자승차권, 전자 머니, 전화 카드, 회원 카드 등의 모든 카드류가 포함된다.
도 26d는 본 발명을 응용한 무기명 채권(2606)의 완성품을 보이고 있다. 무기명 채권(2606)에는 칩(2501)이 매립되고 있고, 그 주위는 칩을 보호하기 위하여 수지에 의해 몰드되어 있다. 여기에서, 상기 수지 중에 필러가 충전된 구성이 채용된다. 무기명 채권(2606)은 본 발명에 따른 ID 라벨, ID 태그, ID 카드와 유사하게 형성될 수 있다. 또한, 상기 무기명 채권류에는 우표, 티켓, 입장권, 선물권, 도서권, 문구권, 맥주권, 쌀권, 각종 선물권, 각종 서비스권 등이 포함되지만, 물론 본 발명은 이것들에 한정되지 않는다.
도 26e는 본 발명을 응용한 포장용 필름류(2607)의 완성품을 보이고 있다. 칩(2501)은 포장용 필름류(2607)에 매립되어 있고, 그 주위는 칩을 보호하기 위하여 수지에 의해 몰드되어 있다. 여기에서, 필러가 수지 내에 충전된 구성이 채용된다. 포장용 필름류(2607)는 하층 필름 상에 칩을 임의로 펼쳐놓고, 상층 필름으로 그것을 커버함으로써 제조될 수 있고, 그 사이에 충전층이 삽입되어 있다. 포장용 필름류(2607)는 박스(2609)에 수납되고, 원하는 양만큼 커터(2608)로 절단하여 이 용될 수 있다. 또한, 포장용 필름류(2607)로서의 재료는 특정한 종류에 특히 제한되지 않는다. 예를 들면, 박막 수지, 알루미늄 박, 종이 등이 사용될 수 있다.
도 27a 및 도 27b는 본 발명에 따른 ID 라벨(2502)이 부착된 서적(2701) 및 패트병(2702)을 보이고 있다. 본 발명에 사용되는 ID 라벨은 대단히 얇기 때문에, 상기 서적 등의 물품에 ID 라벨이 탑재되더라도, 기능 및 디자인이 손상되지 않는다. 부가적으로, 무선 박막 집적회로장치의 경우, 안테나와 칩이 동일한 기판 상에 형성될 수 있고, 무선 박막 집적회로장치가 곡면을 가지는 물품에 직접 전사되는 것이 용이해진다.
도 27c는 ID 라벨(2502)이 과일류(2705)의 생식품에 직접 부착되는 상태를 보이고 있다. 부가적으로, 도 27d는 채소류(2704)의 생식품이 포장용 필름류에 의해 포장되는 일례를 보이고 있다. 또한, 칩(2501)을 물품에 부착하는 경우, 벗겨질 가능성이 있지만, 포장용 필름류(2703)에 의해 물품을 포장하는 경우, 포장용 필름류(2703)가 벗기는 것은 어려우므로, 방범 대책에서 일부 장점이 존재한다. 또한, 본 발명에 따른 칩은 전술한 물품 이외에도 모든 물품에 이용될 수 있다.
(실시예 7)
본 실시예에서, 도 28a 및 도 28b, 도 29, 및 도 30을 참조하여, 본 발명에 따른 반도체 장치(ID 라벨, ID 태그)를 탑재한 물품의 관리 방법 및 정보나 물품의 흐름이 설명된다.
우선, 도 28a를 참조하여, 고객이 상점내에서 물품을 구입할 경우가 설명된다. 상점내에 진열된 물품(2801)에는 물품 고유의 정보, 생산 이력 등의 정보를 내 장한 ID 라벨(2502) 또는 ID 태그가 부착되어 있다. 고객은 상점내에 준비되어 있는 또는 고객 스스로 소유하고 있는 고객용 R/W(2802)을 물품(2801)에 근접시킴으로써 R/W의 안테나부(2803)를 통해 물품에 부착된 ID 라벨 등과 통신을 행하여 ID 라벨 등에 내장된 정보를 판독할 수 있다.
고객이 조작키(2805)에 의해 정보를 자유롭게 판독하거나 또는 물품 구입 여부를 선택할 수 있는 것이 바람직하다. 부가적으로, 판독된 정보는 R/W에 제공되는 표시부(2804)에 표시되도록 한다. 정보로서, 물품의 가격, 소비세, 원산국, 생산자, 수입원, 생산 시기, 유효 기한, 그 물품의 용도(물품이 식품이면, 조리법 등） 등을 들 수 있다. 더욱이, 쇼핑시의 매상 총액도 표시되도록 하면 편리하다.
더욱이, 고객용 R/W(2802)는 POS 시스템(2806)(Point Of Sales ; 판매시의 정보관리 시스템(물품에 부착된 ID 라벨, ID 태그 등이 그 물품이 팔린 시점에 자동 판독기에 의해 판독되고, 그것은 판매관리, 고객관리, 재고관리, 입관리 등을 행하기 위하여 컴퓨터에 직접 입력된다))에 접속되어, 종래의 캐시 레지스터에서의 바코드 판독 작업이 불필요하다.
부가적으로, R/W(2802) 또는 POS 시스템(2806)을 전자 머니 등의 개인구좌(2807)와 접속하여, 구입액, 이용액이 자동인출 되도록 함으로써, 고객이 효율적으로 물풀 등을 구입할 수 있도록, 현금이 불필요한, 캐시 레지스터가 없는 쇼핑이 된다. 개인이 소유한 전자 머니 카드에 의해, 그 자리에서, R/W와 통신함으로써, 정산이 행해질 수 있다. 이러한 전자 머니 카드로서, 물론, 본 발명에 따른 ID 카드가 채용될 수 있다. 더욱이, 상점내의 출입구에 물품 관리를 위한 게이트를 설치 함으로써, R/W 또는 POS 시스템에 입력되지 않는(즉, 구입하지 않은) 물품이 체크되므로, 도난이 방지될 수 있다.
본 발명의 반도체 장치를 적용함으로써, 전력을 축적하는 배터리가 사용되기 때문에, 전지의 교환이 불필요하다. 부가적으로, 수신되는 신호가 약해져도, 배터리로부터 신호 처리 회로에 전력이 공급될 수 있기 때문에, 반도체 장치를 동작시켜 통신이 행해질 수 있다. 즉, 약한 신호라도 통신이 행해지므로, 통신 거리의 연장, 및 안정한 통신이 행해질 수 있다. 더욱이, 수신된 신호가 강하면 자동적으로 배터리에 전력이 축적되기 때문에, 사용자가 의도적으로 충전 작업을 행하지 않더라도 충전이 행해질 수 있다. 물론, 배터리에 축적된 전력이 감소되면, 사용자는 용이하게 의도적으로 충전 작업을 행할 수 있다. 따라서, ID 라벨(2502)에 본 발명의 반도체 장치를 적용함으로써, 센서 및 메모리가 탑재되어 물품의 상태가 메모리에 저장되어 관리되는 시스템이 용이하게 실현될 수 있다. 그러한 시스템으로서, 예를 들면, 술의 온도정보가 관리되는 시스템 등을 들 수 있다.
또한, R/W의 형상과 기능에 관련하여, 본 발명은 도 28a에 나타낸 예에 한정되지 않는다. 예를 들면, 도 28b에 도시된 바와 같이, 개인이 소유하는 휴대 정보단말, 예를 들면 R/W 기능을 탑재하는 휴대 전화기 본체(2809)가 사용되고, 물품(2808)(ID 라벨 또는 ID 태그를 탑재한)의 정보가 센서부(2810)를 통해 표시부(2811)에 표시되도록 한다. 이렇게 하여, 종래의 무선 태그 등에 의해 제공되는 정보와 비교하여, 소비자는 물품에 관한 풍부한 정보를 자유롭게 입수할 수 있다.
또한, 본 발명에 따라 물품이 무선 박막 집적회로장치를 내장하는 경우, 카 드 등의 물품과 리더/라이터와의 거리 및 주파수에 의해, 밀착형, 근접형, 근방형, 또는 원격형으로 분류된다. 밀착형은 0 내지 2mm의 통신 거리를 가지는 전자유도방식이고, 4.92㎓이 통신 주파수로서 사용된다. 또한 근접형은 10cm정도의 통신 거리를 가지는 전자유도방식이고, 13.56㎒가 통신 주파수로서 사용된다. 또한 근방형은 70cm정도의 통신 거리를 가지는 전자유도방식이고, 13.56㎒가 통신 주파수로서 사용된다. 또한 원격형은 몇m 정도의 통신 거리를 가지는 마이크로파방식이다.
또한, 무선 IC는, 무선 IC의 특징이 되는, 코일 모양으로 감긴 안테나의 전자유도작용(전자유도방식), 상호 유도작용(전자결합방식), 또는 정전기에 의한 유도 작용(정전결합방식)에 의해 전력이 공급된다. 이 안테나의 권선수를 제어함으로써, 수신되는 주파수의 높이가 선택될 수 있다. 예를 들면, 주파수는 파장을 짧게 하기 위해서 증가되므로, 안테나의 권선수가 감소될 수 있다.
부가적으로, 접촉형 박막 집적회로 장치와 비교하면, 무선 박막 집적회로장치는 리더/라이터에 접촉하지 않고, 무선으로 전원공급 및 정보통신을 행하기 때문에, 손상되지 않고, 높은 내구성을 가지며, 정전기 등에 의한 에러가 발생하는 걱정이 없다. 더욱이, 리더/라이터 자체의 구성은 복잡해지지 않고, 다만 무선 박막 집적회로장치를 리더/라이터에 근접하게 놓아두면 되므로, 무선 박막 집적회로장치의 취급이 용이하다.
여기에서, 본 발명에 따른 ID 라벨, ID 태그 등을 탑재한 물품의 흐름이 간단하게 설명된다. 도 29에서, 생산자(제조자)(2901)는 판매자(소매업자, 도매업자등)(2902) 또는 소비자(2903)에게 박막 집적회로 장치 탑재의 물품을 제공한다. 판 매자(2902)는 소비자(2903)의 정산시에 요금정보, 물품 판매수, 또는 구입 시간 등의 판매 정보를 생산자(2901)에게 제공할 수 있다. 한편, 소비자(2903)는 개인정보등의 구입 정보를 제공할 수 있다. 예를 들면, 박막 집적회로 장치 탑재의 크레딧 카드, 또는 개인의 리더 등에 의해 구입 정보를 판매자(2902) 또는 생산자(2901)에게 인터넷 등을 통해서 제공할 수 있다. 부가적으로, 판매자(2902)는 박막 집적회로 장치에 의해 소비자(2903)에게 물품 정보를 제공하고, 판매자(2902)는 소비자(2903)로부터 구입 정보를 얻을 수 있다. 이러한 판매 정보나 구입 정보 등은 귀중한 정보이며, 미래의 판매 전략에 도움이 된다.
각종 정보를 제공하는 방법으로서, 박막 집적회로 장치로부터 판매자(2902) 또는 소비자(2903)가 보유하는 리더에 의해 판독되는 정보를 컴퓨터 또는 네트워크를 통해 생산자(2901), 판매자(2902) 또는 소비자(2903)에게 개시하는 방법이 있다. 광범한 다양한 정보가 박막 집적회로 장치를 거쳐서 필요한 사람에게 제공될 수 있으므로, 본 발명에 따른 ID 라벨 또는 ID 태그는 물품 거래 또는 물품 관리에서도 유용하다. 또한, 상기 시스템은 물품이 소비자(2903)로부터 중고품 판매업자에게 유통되는 경우에도 적용시킬 수 있다.
다음에, 도 30을 참조하여, 공항에서의 수화물 검사의 경우가 설명된다. 수화물(3001)에는 칩(2501)을 내장한 ID 태그(2604)가 제공되고, 수화물(3001)은 콘베이어(3007) 위를 이동하고, 리더/라이터(3002)를 통과하여, 칩(2501)이 안테나(3003)로부터 발진되는 전자파(3004)에 의해 기동되며, 메모리에 포함되는 정보가 신호로 변환되어 리더/라이터(3002)로 회신된다. 그러므로, 정보가 컴퓨 터(3005)에 의해 인식될 수 있다.
부가적으로, ID 라벨 또는 ID 태그 또는 칩이 컴퓨터(3005)에 부착되고, 적정(적법)하게 시장에 유통된 물품(이하, 진품이라고 한다)에 대해서만 정보가 축적된 데이터베이스(3006)와 접속되고, 그러므로 수화물(3001) 내에 포함되어 있는 물품의 정보가 데이터베이스(3006)와 비교될 수도 있다. 다음에, 수화물(3001) 내에 진품 이외의 물건이 포함되어 있는 경우에, 검사가 행해지고, 필요에 따라, 압류, 폐기, 처분 등이 행해질 수 있다. 또한, 진품이더라도, 기내 반입이 금지되어 있는 위험물이나 총칼류가 포함되어 있는 경우에, 그것이 컴퓨터에 의해 검출되므로, 수화물이 게이트를 통과할 수 없도록, 컴퓨터내의 소프트웨어가 프로그래밍될 수 있다.
물론, 진품이외의 위조품, 모방품, 밀매 물건, 밀수품 등의 불법 행위를 조성하는 물품이 포함되어 있는 경우에, 수화물은 게이트를 통과할 수 없다. 그러므로, 위조품이 국내에 유입 또는 국외로 유출되는 것이 국경 지대에서 방지될 수 있다. 더욱이, 위험물, 총, 칼류의 제조시에 미리 ID 라벨 또는 ID 태그의 내장을 의무화함으로써, 위험물, 총칼류 등이 탐지될 수 있으므로, 본 발명은 테러 대책에도 연결된다.
(실시예 8)
본 실시예는 신호를 수신하는 안테나(본 실시예에 있어서, 이하 외장 안테나라고 한다)가 형성된 기판, 수신된 신호의 처리를 위한 회로(본 실시예에 있어서, 이하 제1 칩이라고 한다)가 형성된 기판, 및 공급되는 전력을 축적하는 배터리의 접속 구성과, 신호를 수신되는 안테나와 수신된 신호를 처리하는 회로(본 실시예에 있어서, 이하 제2 칩이라고 한다)가 형성된 기판, 통신신호의 주파수가 제2 칩에 형성된 안테나(본 실시예에 있어서, 이하 칩 안테나라고 한다)의 그것과 동조하고, 또한 통신 거리가 칩 안테나보다 긴 안테나(본 실시예에 있어서, 이하 부스터 안테나라고 한다), 및 공급되는 전력을 축적하는 배터리의 접속 구성을 설명한다.
우선, 제1 칩, 외장 안테나, 및 배터리 사이의 접속이 간략하게 설명된다.
본 실시예의 제1 접속 구성 및 제2 접속 구성은 각각 제1 칩의 양면에 전극을 포함하고, 그 양면의 전극은 배터리와 외장 안테나에 접속된다.
부가적으로, 제1 접속 구성에서, 배터리는 측면으로부터 연장되는 전극을 포함하고, 제2 접속 구성에서, 배터리는 일면에 전극을 포함한다.
즉, 제1 접속 구성은, 도 31a에 도시된 바와 같이, 제1 칩(9901)의 제1 전극(9902)이 배터리(9904)의 측면으로부터 연장되는 전극(9905)과 접속되고, 제1 칩(9901)의 제2 전극(9903)이 외장 안테나가 형성된 기판(9906)의 전극(9907)과 접속된다.
제2 접속 구성에서, 도 31d에 도시된 바와 같이, 제1 칩(9901)의 제1 전극(9902)이 배터리(9904)의 일면에 배치된 전극(9915)과 접속되고, 제1 칩(9901)의 제2 전극(9903)이 외장 안테나가 형성된 기판(9906)의 전극(9907)과 접속된다.
본 실시예의 제3 접속 구성 및 제4 접속 구성에서, 제1 칩(9901)의 일면으로부터 칩내의 회로와 접속되는 적어도 2개의 전극이 포함되고, 하나의 전극은 제1 칩(9901)의 일면으로부터 배터리와 접속되고 다른 전극은 제1 칩(9901)의 다른 면 으로부터 외장 안테나와 접속된다.
즉, 제3 접속 구성에서, 도 31b에 도시된 바와 같이, 제1 칩(9901)의 제1 전극(9913)이 배터리(9904)의 측면으로부터 연장되는 전극(9905)과 접속되고, 제1 칩(9901)의 제2 전극(9912)이 외장 안테나가 형성된 기판(9906)의 전극(9907)과 접속된다.
제4 접속 구성에서, 도 31b에 도시된 바와 같이, 제1 칩(9901)의 제1 전극(9913)이 배터리(9904)의 일면에 배치된 전극(9915)과 접속되고, 제1 칩(9901)의 제2 전극(9912)이 외장 안테나가 형성된 기판(9906)의 전극(9907)과 접속된다.
다음에, 제2 칩, 부스터 안테나, 배터리의 접속이 설명된다.
본 실시예의 제5 접속 구성에서, 도 31c에 도시된 바와 같이, 제2 칩(9921)의 전극(9922)이 배터리(9904)의 측면으로 연장되는 전극(9905)과 접속되고, 제2 칩(9921)은 부스터 안테나가 형성된 기판(9908) 위로 배치된다.
본 실시예의 제6 접속 구성에서, 도 31f에 도시된 바와 같이, 제2 칩(9921)의 전극(9922)이 배터리(9904)의 일면에 배치된 전극(9915)과 접속되고, 제2 칩(9921)은 부스터 안테나가 형성된 기판(9908) 위로 배치된다.
또한, 제1 칩(9901)의 제1 전극(9902) 및 제2 전극(9903), 제2 칩(9921)의 전극(9922), 배터리(9904)의 측면으로부터 연장되는 전극(9905), 배터리(9904)의 일면에 배치된 전극(9915), 및 외장 안테나가 형성된 기판(9906)의 전극(9907)은 각각 복수의 전극을 포함할 수 있다.
또한, 본 실시예에 나타낸 제1 칩(9901)의 제1 전극(9902) 및 제2 전 극(9903)은 실시예 3의 제조방법을 실시예 4의 제조 방법과 조합함으로써 실현될 수 있다. 예를 들면, 도 14a 및 도 14b, 도 15a 및 도 15b에 도시된 도전막(634a) 또는 도전막(634b)이 제1 칩(9901)의 제1 전극(9902)으로서 사용될 수 있고, 도 21a 및 도 21b에 도시된 도전막(731a) 또는 도전막(73lb)이 제1 칩(9901)의 제2 전극(9903)으로서 사용될 수 있다. 대안적으로, 도 15a 및 도 15b에 도시된 도전막(634a) 또는 도전막(634b)이 제1 칩(9901)의 제2 전극(9903)으로서 사용될 수 있고, 도 21a 및 도 21b에 도시된 도전막(731a) 또는 도전막(73lb)이 제1 칩(9901)의 제1 전극(9902)으로서 사용될 수 있다.
그러므로, 제1 접속 구성, 제2 접속 구성 및 제3 접속 구성에서, 배터리(9904)의 전극이 용이하게 형성될 수 있으므로 제품 비율이 향상된다.
제4 접속 구성 및 제5 접속 구성에서, 외장 안테나가 형성된 기판과 거의 같은 크기를 가지는 배터리가 탑재되더라도, 반도체 장치의 면적은 커지지 않으므로, 반도체 장치가 고용량을 가지는 배터리를 탑재하고, 또한 반도체 장치가 소형화된다. 부가적으로, 제6 접속 구성에서, 부스터 안테나가 형성된 기판과 거의 같은 크기의 배터리를 탑재하더라도, 반도체 장치의 면적이 커지지 않으므로, 반도체 장치가 고용량을 가지는 배터리를 탑재하고, 또한 반도체 장치가 소형화된다.
본 출원은 2006년 3월 10일자로 일본 특허청에 제출된 일본 특허출원 제2006-066811호에 기초하고 있으며, 그 전체 내용은 여기에서 참고로 편입된다.

Claims (13)

  1. 전력을 축적하기 위한 전력축적 수단;
    무선으로 신호를 수신하기 위한 수신 수단;
    무선으로 신호를 송신하기 위한 송신 수단; 및
    상기 수신 수단에 의해 수신된 신호를 처리하고, 상기 송신 수단에 공급되는 신호를 생성하기 위한 신호 처리 수단을 포함하고,
    상기 신호 처리 수단은 전압을 생성하기 위한 전압생성 수단 및 전력을 제어하기 위한 제어 수단을 구비하고;
    상기 제어 수단이 제1 모드에 있을 때, 상기 제어 수단은 상기 수신 수단에 의해 수신된 신호의 전력을 상기 전압생성 수단 및 상기 전력축적 수단에 공급하며;
    상기 제어 수단이 제2 모드에 있을 때, 상기 제어 수단은 상기 수신 수단에 의해 수신된 신호의 전력 및 상기 전력축적 수단의 전력을 상기 전압생성 수단에 공급하는 반도체 장치.
  2. 전력을 축적하기 위한 전력축적 수단;
    무선으로 신호를 수신하기 위한 수신 수단;
    무선으로 신호를 송신하기 위한 송신 수단; 및
    상기 수신 수단에 의해 수신된 신호를 처리하고, 상기 송신 수단에 공급되는 신호를 생성하기 위한 신호 처리 수단을 포함하고,
    상기 신호 처리 수단은 상기 수신 수단에 의해 수신된 신호로부터 직류를 얻기 위한 전력변환 수단, 전압을 생성하기 위한 전압생성 수단, 및 전력을 제어하기 위한 제어 수단을 구비하고;
    상기 제어 수단이 제1 모드에 있을 때, 상기 제어 수단은 상기 전력변환 수단으로부터 출력되는 전력을 상기 전압생성 수단 및 상기 전력축적 수단에 공급하며;
    상기 제어 수단이 제2 모드에 있을 때, 상기 제어 수단은 상기 전력변환 수단으로부터 출력되는 전력 및 상기 전력축적 수단의 전력을 상기 전압생성 수단에 공급하는 반도체 장치.
  3. 제1항 또는 제2항에 있어서,
    상기 수신 수단에 의해 수신된 신호의 전압이 상기 전력축적 수단으로부터 출력되는 전압보다 클 때, 상기 제어 수단은 상기 제1 모드에 있으며, 상기 수신 수단에 의해 수신된 신호의 전압이 상기 전력축적 수단으로부터 출력되는 전압보다 작을 때, 상기 제어 수단은 상기 제2 모드에 있는 반도체 장치.
  4. 배터리;
    안테나 회로; 및
    상기 안테나 회로에 의해 수신된 신호를 처리하고, 상기 안테나 회로에 공급되는 신호를 생성하기 위한 신호 처리 회로를 포함하고,
    상기 신호 처리 회로는 전원회로 및 제어회로를 구비하고;
    상기 제어회로가 제1 모드에 있을 때, 상기 제어회로는 상기 안테나 회로에 의해 수신된 신호의 전력을 상기 전원회로 및 상기 배터리에 공급하며,
    상기 제어회로가 제2 모드에 있을 때, 상기 제어회로는 상기 안테나 회로에 의해 수신된 신호의 전력 및 상기 배터리의 전력을 상기 전원회로에 공급하는 반도체 장치.
  5. 배터리;
    안테나 회로; 및
    상기 안테나 회로에 의해 수신된 신호를 처리하고, 상기 안테나 회로에 공급되는 신호를 생성하기 위한 신호 처리 회로를 포함하고,
    상기 신호 처리 회로는 상기 안테나 회로에 의해 수신된 신호를 정류하는 정류회로, 전원회로, 및 제어회로를 구비하고;
    상기 제어회로가 제1 모드에 있을 때, 상기 제어회로는 상기 정류회로로부터 출력된 전력을 상기 전원회로 및 상기 배터리에 공급하며;
    상기 제어회로가 제2 모드에 있을 때, 상기 제어회로는 상기 정류회로로부터 출력된 신호의 전력 및 상기 배터리의 전력을 상기 전원회로에 공급하는 반도체 장치.
  6. 제4항 또는 제5항에 있어서,
    상기 안테나 회로에 의해 수신된 신호의 전압이 상기 배터리로부터 출력되는 전압보다 클 때, 상기 제어회로는 상기 제1 모드에 있으며, 상기 안테나 회로에 의해 수신된 신호의 전압이 상기 배터리로부터 출력되는 전압보다 작을 때, 상기 제어회로는 상기 제2 모드에 있는 반도체 장치.
  7. 제4항 또는 제5항에 있어서,
    상기 안테나 회로와 상호 유도되도록 배치되는 제2 안테나 회로를 더 포함하는 반도체 장치.
  8. 제7항에 있어서,
    상기 제2 안테나 회로의 캐리어 주파수는 상기 안테나 회로의 캐리어 주파수와 동조하는 반도체 장치.
  9. 제7항에 있어서,
    상기 안테나 회로는 제1 안테나 및 제1 캐패시터를 포함하고, 상기 제2 안테나 회로는 제2 안테나 및 제2 캐패시터를 포함하는 반도체 장치.
  10. 제9항에 있어서,
    상기 제1 안테나 및 상기 제2 안테나는 각각 도선의 권선에 의해 얻어진 코일인 반도체 장치.
  11. 제10항에 있어서,
    상기 제2 안테나의 코일 직경은 상기 제1 안테나의 코일 직경보다 큰 반도체 장치.
  12. 배터리;
    안테나 회로; 및
    상기 안테나 회로에 의해 수신된 신호를 처리하고, 상기 안테나 회로에 공급 되는 신호를 생성하기 위한 신호 처리 회로를 포함하고,
    상기 안테나 회로는 상기 신호 처리 회로를 거쳐서 상기 배터리와 전기적으로 접속되며;
    상기 신호 처리 회로는 상기 안테나 회로에 의해 수신된 신호의 전력 및 상기 배터리의 전력을 제어하기 위한 제어회로를 구비하는 반도체 장치.
  13. 배터리, 안테나 회로, 및 상기 안테나 회로에 의해 수신된 신호를 처리하고 상기 안테나 회로에 공급되는 신호를 생성하기 위한 신호 처리 회로를 포함하는 반도체 장치의 구동방법으로서, 상기 방법은,
    상기 안테나 회로에 의해 수신된 신호의 전력, 또는 상기 안테나 회로에 의해 수신된 신호의 전력 및 상기 배터리의 전력을 사용하여 상기 신호 처리 회로를 동작시키는 단계; 및
    상기 수신된 신호의 잉여 전력을 상기 배터리에 축적하는 단계를 포함하는 반도체 장치의 구동방법.
KR1020087024818A 2006-03-10 2007-03-02 반도체 장치 및 그 동작방법 KR101362954B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2006-066811 2006-03-10
JP2006066811 2006-03-10
PCT/JP2007/054605 WO2007105605A1 (en) 2006-03-10 2007-03-02 Semiconductor device and method for operating the same

Publications (2)

Publication Number Publication Date
KR20080104365A true KR20080104365A (ko) 2008-12-02
KR101362954B1 KR101362954B1 (ko) 2014-02-12

Family

ID=38509429

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087024818A KR101362954B1 (ko) 2006-03-10 2007-03-02 반도체 장치 및 그 동작방법

Country Status (5)

Country Link
US (1) US8854191B2 (ko)
JP (1) JP5025291B2 (ko)
KR (1) KR101362954B1 (ko)
CN (2) CN101395617B (ko)
WO (1) WO2007105605A1 (ko)

Families Citing this family (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070264564A1 (en) 2006-03-16 2007-11-15 Infinite Power Solutions, Inc. Thin film battery on an integrated circuit or circuit board and method thereof
US8404376B2 (en) * 2002-08-09 2013-03-26 Infinite Power Solutions, Inc. Metal film encapsulation
US8236443B2 (en) 2002-08-09 2012-08-07 Infinite Power Solutions, Inc. Metal film encapsulation
US8445130B2 (en) 2002-08-09 2013-05-21 Infinite Power Solutions, Inc. Hybrid thin-film battery
US8394522B2 (en) 2002-08-09 2013-03-12 Infinite Power Solutions, Inc. Robust metal film encapsulation
US7993773B2 (en) 2002-08-09 2011-08-09 Infinite Power Solutions, Inc. Electrochemical apparatus with barrier layer protected substrate
US8431264B2 (en) 2002-08-09 2013-04-30 Infinite Power Solutions, Inc. Hybrid thin-film battery
CN101278534B (zh) * 2005-08-11 2011-06-08 株式会社半导体能源研究所 半导体器件和无线通信系统
US8018323B2 (en) * 2006-01-30 2011-09-13 Baohua Qi RFID sensor device based on pulse-processing
KR101299932B1 (ko) * 2006-03-10 2013-08-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2007105606A1 (en) 2006-03-15 2007-09-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8013714B2 (en) * 2006-03-27 2011-09-06 Baohua Qi RFID sensor using pulse processing
US8132026B2 (en) * 2006-06-02 2012-03-06 Semiconductor Energy Laboratory Co., Ltd. Power storage device and mobile electronic device having the same
US7965180B2 (en) * 2006-09-28 2011-06-21 Semiconductor Energy Laboratory Co., Ltd. Wireless sensor device
US7791012B2 (en) * 2006-09-29 2010-09-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising photoelectric conversion element and high-potential and low-potential electrodes
US8044813B1 (en) 2006-11-16 2011-10-25 Semiconductor Energy Laboratory Co., Ltd. Radio field intensity measurement device, and radio field intensity detector and game console using the same
US7830113B2 (en) 2006-11-28 2010-11-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, communication system, and method of charging the semiconductor device
JP5100355B2 (ja) 2006-12-22 2012-12-19 株式会社半導体エネルギー研究所 温度制御装置
JP5161552B2 (ja) 2006-12-26 2013-03-13 株式会社半導体エネルギー研究所 半導体メモリ装置及び半導体装置
JP5412034B2 (ja) 2006-12-26 2014-02-12 株式会社半導体エネルギー研究所 半導体装置
JP5210613B2 (ja) * 2006-12-27 2013-06-12 株式会社半導体エネルギー研究所 半導体装置
JP5312810B2 (ja) * 2007-01-19 2013-10-09 株式会社半導体エネルギー研究所 充電装置
US8026795B2 (en) * 2007-02-22 2011-09-27 Baohua Qi RFID sensor array and sensor group based on pulse-processing
US7750852B2 (en) * 2007-04-13 2010-07-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
DE602008003953D1 (de) * 2007-05-31 2011-01-27 Semiconductor Energy Lab Stromversorgung für RFID-Transponder
KR20130085439A (ko) * 2007-09-13 2013-07-29 퀄컴 인코포레이티드 무선 전력 인가를 위한 안테나
JP2009087928A (ja) * 2007-09-13 2009-04-23 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
EP2213011B1 (en) 2007-11-19 2014-05-28 Nxp B.V. Transceiving circuit for contactless communication
US8855343B2 (en) * 2007-11-27 2014-10-07 Personics Holdings, LLC. Method and device to maintain audio content level reproduction
US9334557B2 (en) 2007-12-21 2016-05-10 Sapurast Research Llc Method for sputter targets for electrolyte films
EP2229706B1 (en) 2008-01-11 2014-12-24 Infinite Power Solutions, Inc. Thin film encapsulation for thin film batteries and other devices
US8207853B2 (en) * 2008-01-14 2012-06-26 Avery Dennison Corporation Hybrid sensor/communication device, and method
KR101672254B1 (ko) 2008-04-02 2016-11-08 사푸라스트 리써치 엘엘씨 에너지 수확과 관련된 에너지 저장 장치를 위한 수동적인 과전압/부족전압 제어 및 보호
JP5306705B2 (ja) * 2008-05-23 2013-10-02 株式会社半導体エネルギー研究所 半導体装置
JP5220507B2 (ja) * 2008-07-30 2013-06-26 京セラ株式会社 携帯端末装置
KR102155933B1 (ko) 2008-08-11 2020-09-14 사푸라스트 리써치 엘엘씨 전자기 에너지를 수확하기 위한 일체형 컬렉터 표면을 갖는 에너지 디바이스 및 전자기 에너지를 수확하는 방법
EP2332127A4 (en) * 2008-09-12 2011-11-09 Infinite Power Solutions Inc ENERGY DEVICE HAVING AN INTEGRATED CONDUCTIVE SURFACE FOR DATA COMMUNICATION VIA ELECTROMAGNETIC ENERGY AND ASSOCIATED METHOD
WO2010032602A1 (en) 2008-09-18 2010-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2010042594A1 (en) 2008-10-08 2010-04-15 Infinite Power Solutions, Inc. Environmentally-powered wireless sensor module
EP2345145B1 (en) * 2008-10-08 2016-05-25 Sapurast Research LLC Foot-powered footwear-embedded sensor-transceiver
JP4769972B2 (ja) * 2009-03-27 2011-09-07 日本電気株式会社 無線通信装置及び無線通信方法
JP5492998B2 (ja) 2009-09-01 2014-05-14 インフィニット パワー ソリューションズ， インコーポレイテッド 薄膜バッテリを組み込んだプリント回路基板
WO2011156392A1 (en) 2010-06-07 2011-12-15 Infinite Power Solutions, Inc. Rechargeable, high-density electrochemical device
DE112011102500T5 (de) 2010-07-28 2013-06-20 Semiconductor Energy Laboratory Co., Ltd. Drahtloses Stromzufuhrsystem und drahtloses Stromzufuhrverfahren
JP5755067B2 (ja) 2010-07-30 2015-07-29 株式会社半導体エネルギー研究所 無線給電システム、及び無線給電方法
JP5755066B2 (ja) 2010-07-30 2015-07-29 株式会社半導体エネルギー研究所 無線給電システム、及び無線給電方法
US9391476B2 (en) 2010-09-09 2016-07-12 Semiconductor Energy Laboratory Co., Ltd. Power feeding device, wireless power feeding system using the same and wireless power feeding method
KR101854420B1 (ko) 2010-11-26 2018-05-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 급전 장치 및 이 급전 장치를 구비하는 비접촉 급전 시스템
US9054544B2 (en) 2010-12-22 2015-06-09 Semiconductor Energy Laboratory Co., Ltd. Power feeding device, power receiving device, and wireless power feed system
US9065302B2 (en) 2010-12-24 2015-06-23 Semiconductor Energy Laboratory Co., Ltd. Wireless power feeding system
KR20120084659A (ko) 2011-01-20 2012-07-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 급전 장치 및 비접촉 급전 시스템
US9325205B2 (en) 2011-03-04 2016-04-26 Semiconductor Energy Laboratory Co., Ltd. Method for driving power supply system
JP5780894B2 (ja) 2011-09-16 2015-09-16 株式会社半導体エネルギー研究所 非接触給電システム
CN103022012B (zh) * 2011-09-21 2017-03-01 株式会社半导体能源研究所 半导体存储装置
JP2013078171A (ja) 2011-09-29 2013-04-25 Semiconductor Energy Lab Co Ltd 受電装置及び非接触給電システム
JP6016596B2 (ja) 2011-12-07 2016-10-26 株式会社半導体エネルギー研究所 非接触給電システム
TWI613882B (zh) 2011-12-16 2018-02-01 半導體能源研究所股份有限公司 直流對直流轉換器、受電裝置及供電系統
JP6088234B2 (ja) 2011-12-23 2017-03-01 株式会社半導体エネルギー研究所 受電装置、無線給電システム
US9391674B2 (en) 2012-04-26 2016-07-12 Semiconductor Energy Laboratory Co., Ltd. Power feeding system and power feeding method
US9390850B2 (en) 2012-07-13 2016-07-12 Semiconductor Energy Laboratory Co., Ltd. Power transmitting device, power feeding system, and power feeding method
KR101391816B1 (ko) * 2013-01-16 2014-05-07 숭실대학교산학협력단 무선 전력 제어 장치 및 이를 이용한 ３차원 무선 칩 패키지
DE102013109221B4 (de) * 2013-08-26 2022-05-19 Infineon Technologies Ag Chip-Anordnung, Analysevorrichtung, Aufnahmebehälter, und Aufnahmebehältersystem
WO2019048981A1 (ja) 2017-09-06 2019-03-14 株式会社半導体エネルギー研究所 半導体装置、バッテリーユニット、バッテリーモジュール

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH0869513A (ja) * 1994-08-30 1996-03-12 Mitsubishi Denki Semiconductor Software Kk 非接触ｉｃカード
DE19547684A1 (de) * 1995-12-20 1997-06-26 Philips Patentverwaltung Verfahren und Anordnung zum kontaktlosen Übertragen
US6489883B1 (en) * 1997-04-30 2002-12-03 Matsushita Electric Industrial Co., Ltd. Non-contact data carrier system
JPH11345292A (ja) * 1998-06-02 1999-12-14 Matsushita Electric Ind Co Ltd 非接触ｉｃカード
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000090221A (ja) 1998-09-09 2000-03-31 Hitachi Maxell Ltd 非接触型ｉｃカード
US6837438B1 (en) * 1998-10-30 2005-01-04 Hitachi Maxell, Ltd. Non-contact information medium and communication system utilizing the same
JP2000137779A (ja) * 1998-10-30 2000-05-16 Hitachi Maxell Ltd 非接触情報媒体とその製造方法
DE69815350T2 (de) * 1998-11-03 2004-04-29 Em Microelectronic-Marin S.A., Marin Wiederladbarer aktiver Transponder
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
EP1020920B1 (en) * 1999-01-11 2010-06-02 Sel Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a driver TFT and a pixel TFT on a common substrate
JP2001014439A (ja) * 1999-07-01 2001-01-19 Fujitsu Ltd Ｉｃカード
JP2001067446A (ja) 1999-08-27 2001-03-16 Toppan Printing Co Ltd 非接触型ｉｃカード
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
CN2480917Y (zh) * 2001-05-25 2002-03-06 徐玉锁 便携式电子标签阅读器
US6944424B2 (en) * 2001-07-23 2005-09-13 Intermec Ip Corp. RFID tag having combined battery and passive power source
JP4498669B2 (ja) * 2001-10-30 2010-07-07 株式会社半導体エネルギー研究所 半導体装置、表示装置、及びそれらを具備する電子機器
US7061014B2 (en) * 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) * 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN2552693Y (zh) * 2002-07-11 2003-05-28 焦林 一种带有绝缘封边的电池标签
CN1706205B (zh) * 2002-10-18 2012-04-25 赛宝技术公司 使无源rfid标签的无用重复协商次数最少的系统和方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
CN1529182A (zh) * 2003-10-01 2004-09-15 复旦大学 有源射频识别标签卡电池的电量识别与充电方法
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
EP1737044B1 (en) * 2004-03-12 2014-12-10 Japan Science and Technology Agency Amorphous oxide and thin film transistor
JP2005316724A (ja) 2004-04-28 2005-11-10 Matsushita Electric Works Ltd アクティブ型ｒｆｉｄタグ
EP1998375A3 (en) * 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method
KR101112652B1 (ko) * 2005-11-15 2012-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액티브 매트릭스 디스플레이 장치 및 텔레비전 수신기
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same

Also Published As

Publication number Publication date
CN102360442B (zh) 2015-01-07
US20070229228A1 (en) 2007-10-04
US8854191B2 (en) 2014-10-07
CN101395617B (zh) 2012-05-30
CN102360442A (zh) 2012-02-22
CN101395617A (zh) 2009-03-25
JP5025291B2 (ja) 2012-09-12
KR101362954B1 (ko) 2014-02-12
WO2007105605A1 (en) 2007-09-20
JP2007272882A (ja) 2007-10-18

Similar Documents

Publication Publication Date Title
KR101362954B1 (ko) 반도체 장치 및 그 동작방법
JP5890552B2 (ja) 半導体装置の作製方法
JP6017621B2 (ja) 電力供給システム
US8232880B2 (en) Semiconductor device
JP5512862B2 (ja) 無線通信装置
JP5386074B2 (ja) 受電装置
JP5469799B2 (ja) 無線通信によりデータの交信を行う半導体装置
JP5147345B2 (ja) 半導体装置
JP2008084307A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170119

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180118

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190116

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20200115

Year of fee payment: 7