KR20080089074A - 반도체 메모리 장치 - Google Patents

반도체 메모리 장치 Download PDF

Info

Publication number
KR20080089074A
KR20080089074A KR1020070032062A KR20070032062A KR20080089074A KR 20080089074 A KR20080089074 A KR 20080089074A KR 1020070032062 A KR1020070032062 A KR 1020070032062A KR 20070032062 A KR20070032062 A KR 20070032062A KR 20080089074 A KR20080089074 A KR 20080089074A
Authority
KR
South Korea
Prior art keywords
cell block
data
write
signal
driver
Prior art date
Application number
KR1020070032062A
Other languages
English (en)
Inventor
임희준
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070032062A priority Critical patent/KR20080089074A/ko
Publication of KR20080089074A publication Critical patent/KR20080089074A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/109—Control signal input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1096—Write circuits, e.g. I/O line write drivers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2227—Standby or low power modes

Landscapes

  • Dram (AREA)

Abstract

본 발명은 X4/X8/X16 모드등 다양한 데이터 입출력모드로 동작하는 반도체 메모리 장치에 있어서, 각 모드에 따라 데이터를 라이팅시키는데 불필요한 전류소모를 줄일 수 있는 반도체 메모리 장치를 제공하기 위한 것으로, 이를 위해 본 발명은 데이터 출력모드에 따라 선택적으로 활성화되는 제1 셀블럭과 제2 셀블럭; 외부에서 전달된 데이터를 상기 제1 셀블럭으로 전달하기 위한 제1 라이트 드라이버; 외부에서 전달된 데이터를 상기 제2 셀블럭으로 전달하기 위한 제2 라이트 드라이버; 및 상기 데이터 출력모드에 대응하여 상기 제1 라이트 드라이버 또는 상기 제2 라이트 드라이버중 선택된 라이트 드라이버는 활성화시키고, 선택되지 않은 라이트 드라이버는 비활성화시키는 라이트 제어부를 구비하는 반도체 메모리 장치를 제공한다.
반도체, 메모리, 뱅크, 라이트 드라이버, 데이터 마스크.

Description

반도체 메모리 장치{SEMICONDUCTOR MEMORY DEVICE}
도1은 반도체 메모리 장치의 블럭도.
도2는 도1에 도시된 반도체 메모리 장치의 뱅크를 나타내는 블럭도.
도3은 도2에 도시된 라이트 제어부를 나타내는 블럭도.
도4는 도1에 도시된 반도체 메모리 장치의 동작을 나타내는 파형도.
도5는 본 발명의 바람직한 실시예에 따른 반도체 메모리 장치의 블럭도.
도6은 도5의 라이트 제어부와 라이트 제어부의 입력신호를 생성하는 블럭들을 나타내는 블럭도.
도7은 도5에 도시된 반도체 메모리 장치의 동작을 나타내는 파형도.
도8은 본 발명의 바람직한 제2 실시예에 따른 반도체 메모리 장치의 블럭도.
* 도면의 주요부분에 대한 부호의 설명 *
110A, 110B : 뱅크 120 : 컬럼디코더
130: 라이트 드라이버 140 : 라이트 제어부
본 발명은 반도체 장치에 관한 것으로, 특히 반도체 메모리 장치에 관한 것이다.
도1은 반도체 메모리 장치의 블럭도이다.
도1에 도시된 바와 같이, 반도체 메모리 장치는 셀어레이(100), I/O 드라이버(10), 데이터 출력버퍼(20), 데이터 입력버퍼(40), 라이트 드라이버(30), 데이터 입출력버퍼(I/O PAD)를 구비한다. 셀어레이(100)는 다수의 단위셀(예를 들면 101)과 워드라인(WL)과, 비트라인(BL,BL#)과 비트라인 센스앰프(BL S/A)를 구비한다.
반도체 메모리 장치의 주된동작으로 리드동작과 라이트동작이 있다. 리드 동작은 단위셀에 저장된 데이터를 외부로 출력하는 동작이다. 라이트동작은 입력된 데이터 신호를 단위셀에 저장하는 동작이다.
리드동작시에 워드라인(WL)이 선택되면 단위셀(101)에 있는 데이터가 비트라인(BL)에 인가된다. 비트라인 센스앰프(BL S/A)에 의해 감지 증폭된다. I/O 드라이버는 비트라인 센스앰프에 의해 감지 증폭된 데이터 신호를 입력받아 I/O 버스(I/O Bus)에 인가한다. 데이터 출력버퍼(20)는 I/O 버스(I/O Bus)에 인가된 데이터 신호가 데이터 입출력패드(I/O PAD)를 통해 외부로출력되도록 한다.
계속해서 라이트 동작을 살펴보면, 데이터 입출력패드(I/O PAD)를 통해 입력된 신호는 데이터 입력버퍼(40)에 래치된다. 데이터 입력버퍼(40)에 의해 출력된 데이터 신호는 라이트 드라이버(30)으로 전달된다. 라이트 드라이버(30)에 의해 출 력된 신호는 비트라인 센스앰프(BL S/A)에 전달된다. 비트라인 센스앰프(BL S/A)는 전다된 데이터 신호를 래치하고 단위셀(101)에 저장시킨다.
도2는 도1에 도시된 반도체 메모리 장치의 뱅크를 나타내는 블럭도이다.
반도체 메모리 장치는 다수의 단위셀을 그룹하여 배치하고 있는데, 통상 다수의 단위셀은 셀어레이로 그룹화되고, 다수의 셀어레이는 뱅크 안에 배치된다. 뱅크는 로우어드레스를 입력받아 뱅크안에 있는 다수의 워드라인중 하나를 선택하기 위한 X 디코더와 컬럼어드레스를 입력받아 뱅크안에 있는 다수의 비트라인중 하나를 선택하기 위한 Y 디코더를 구비한다.
도2에는 하나의 뱅크(110)를 도시하고 있으며, 뱅크(110)는 8개의 쿼트영역으로 분리되어 있다. 8개의 쿼드영역은 각각 4개씩 상위셀블럭부와 하위셀블럭부(Q0 ~ Q3)로 되어 있다. 8개의 쿼트안에 다수의 셀어레이가 배치된다. 컬럼액세스 회로부는 8개의 쿼트영역에 있는 비트라인을 제어하기 위한 회로이며, 컬럼디코딩회로부와 컬럼제어부를 구비한다.
우측에는 쿼트영역의 일부와 컬럼디코딩회로부와 컬럼제어부의 일부를 자세하게 표시한 것이다. 우측에 자세히 표시된 도면을 참고하면, 컬럼디코딩 회로부는 다수의 단위컬럼디코더(120)와 다수의 라이트 드라이버(130)을 구비한다. 컬럼제어부는 라이트 제어부(140)을 구비한다. 라이트 드라이버(130)는 도1에 도시하였듯이 외부에서 입력된 라이트 데이터를 전달받아 비트라인 비트라인 센스앰프로 전달하기 위한 회로들이다.
도3은 도2에 도시된 라이트 제어부를 나타내는 블럭도이다.
도3에 도시된 바와 같이, 라이트 제어부(140)는 반도체 메모리 장치가 라이트 명령을 입력받아 생성하는 신호인 라이트 신호(WTS)를 입력받는 드라이버와, 컬럼어드레스가 입력되면 생성되며는 컬럼어드레스 전달신호(YAE)를 입력받아 지연시키는 지연부와, 반도체 메모리 장치가 DM 명령을 입력받으면 생성되는 DM 구동신호(UWDMQ, LWDMQ)와 드라이버의 출력신호와 지연부의 출력신호를 각각 입력받아 라이트 허용신호(YIOWUQ,YIOWLQ)를 생성하는 데이터 라이팅 인에이블 제어부를 구비한다.
반도체 메모리 장치는 DM 명령을 입력받으면 라이트명령에 대응하여 라이트 되기 위한 데이터의 라이트 동작을 종료한다. 라이트 인에이블 신호(YIOWUQ,YIOWLQ)는 도2에 도시된 라이트 드라이버의 동작을 인에이블시키기 위한 신호이다. 여기서 데이터 라이팅 인에이블 제어부가 2개인 것을 각각 상위셀블럭과 하위 셀블럭의 제어를 위한 것이다.
일반적으로 반도체 메모리 장치의 동작 모드 X4 및 X8, X16에 따라 1회의 ㄹ라이트 명령 또는 리드 명령에 따라 동시에 입출력 할 수 있는 데이터의 수가 달라진다. 따라서 동작모드에 따라 동시에 인에이블되는 라이트 드라이버의 수도 달라지는데, DDR2 동기식 메모리 장치의 경우 X16인 경우 하나의 뱅크에서 64개의 라이트 드라이버가 동시에 동작하고, X8인 경우에 32개의 라이트 드라이버가 동시에 동작하고, X4 모드에서는 16개의 라이트 드라이버가 동시에 동작한다. DDR2 동기식 메모리 장치의 경우 한번의 라이트 동작에 연속해서 4개의 데이터가 출력된다고 가정한 것이다.
도4는 도1에 도시된 반도체 메모리 장치의 동작을 나타내는 파형도이다.
일반적으로 어드레스(A<13>)는 X8모드/X4 모드에서 하위셀블럭과 상위셀블럭중 어떤 블럭을 사용하는지 선택하게 하는 어드레스이며, 이 신호를 이용하여 셀블럭선택(LDQEN,UDQEN)를 생성된다. 여기서 2개의 셀블럭선택 신호는 각각 하위셀블럭과 상위셀블럭에 대응하는 라이트드라이버를 제어하기 위한 신호이다.
DM 구동신호(UWDMQ, LWDMQ)는 데이터 마스킹동작을 위해 생성되는 신호이고, 각각 하위셀블럭과 상위셀블럭에 대응하는 라이트드라이버를 제어하기 위해 2개가 생성된다.
라이트 허용신호(YIOWUQ,YIOWLQ) 역시 각각 하위셀블럭과 상위셀블럭에 대응하는 라이트드라이버를 제어하기 위해 2개가 생성된다. 반도체 메모리 장치는 X16모드로 동작하는 경우에는 상위셀블럭과 하위셀블럭을 모두 사용하는데, X8, X4인 경우에는 상위셀블럭 또는 하위셀블럭중 하나만을 사용한다.
따라서 X4모드 또는 X8 모드에서는 데이터 라이팅 인에이블 제어부중 하나만 사용되는데, 도4에 도시되었듯이 2개 모두 동작하게 되어 불필요한 전류소모가 생겨 문제가 되고 있다.
본 발명은 X4/X8/X16 모드등 다양한 데이터 입출력모드로 동작하는 반도체 메모리 장치에 있어서, 각 모드에 따라 데이터를 라이팅시키는데 불필요한 전류소모를 줄일 수 있는 반도체 메모리 장치를 제공함을 목적으로 한다.
본 발명은 데이터 출력모드에 따라 선택적으로 활성화되는 제1 셀블럭과 제2 셀블럭; 외부에서 전달된 데이터를 상기 제1 셀블럭으로 전달하기 위한 제1 라이트 드라이버; 외부에서 전달된 데이터를 상기 제2 셀블럭으로 전달하기 위한 제2 라이트 드라이버; 및 상기 데이터 출력모드에 대응하여 상기 제1 라이트 드라이버 또는 상기 제2 라이트 드라이버중 선택된 라이트 드라이버는 활성화시키고, 선택되지 않은 라이트 드라이버는 비활성화시키는 라이트 제어부를 구비하는 반도체 메모리 장치를 제공한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도5는 본 발명의 바람직한 실시예에 따른 반도체 메모리 장치의 블럭도이다.
도5에 도시된 바와 같이, 본 실시예에 따른 반도체 메모리 장치는 한 뱅크(110B)에 8개의 쿼드영역을 구비하고, 각각 4개의 쿼드영역은 상위셀블럭부와 하위셀블럭부를 이룬다. 하위셀블럭부와 상위셀블럭의 가운데 영역에 컬림디코딩회로부가 배치된다. 컬럼제어부는 하위셀블럭의 뱅크가장자리영역에 배치된다. 컬럼디코딩회로부는 하단에 자세히 표시되어 있는데, 다수의 라이트 드라이버와 다수의 단위 컬럼디코더를 구비한다. 컬럼제어부는 우측에 자세히 표시되어 있는데, 데이 터 버퍼와 라이트 제어부를 구비한다.
특히, 라이트 제어부(240)는 라이트 신호(WTS)와, 컬럼어드레스 전달신호(YAE)와, DM 구동신호(UWDMQ0,UWDMQ1, LWDMQ0, LWDMQ1) 이외에도 셀블럭선택(LDQEN,UDQEN)를 입력받아 라이트 허용신호(YIOWUQ0,YIOWLQ0, YIOWUQ1,YIOWLQ1)를 생성한다.
도6은 도5의 라이트 제어부와 라이트 제어부의 입력신호를 생성하는 블럭들을 나타내는 블럭도이다.
도6을 참조하여 살펴보면, 데이터 마스크 제어부(300)는 데이터 마스크 패드(DM)을 통해 입력되는 데이트 마스킹 신호를 이용하여 DM 구동신호(UWDMQ0, UWDMQ1, LWDMQ0, LWDMQ1)를 생성한다. 본 실시예에서는 데이터 라이팅 인에이블 제어부(242A~242D)가 뱅크에 구비된 8개의 쿼드영역중 각각 2개의 쿼드영역에 대응하기 위해 4개의 블럭으로 되어 있다. 그래서, 데이터 마스크 제어부(300)는 DM 구동신호(UWDMQ0, UWDMQ1, LWDMQ0, LWDMQ1)를 상위셀블럭과 하위셀블럭을 위해 각각 2개씩 생성한다. 데이터 입출력 제어부(400)는 어드레스 신호(A<13>)를 이용하여 셀블럭선택(LDQEN,UDQEN)를 생성한다.
라이트 제어부(240)는 반도체 메모리 장치가 라이트 명령을 입력받아 생성하는 신호인 라이트 신호(WTS)를 입력받는 드라이버(241A)와, 컬럼어드레스가 입력되면 생성되며는 컬럼어드레스 전달신호(YAE)를 입력받아 지연시키는 지연부(241B)와, 반도체 메모리 장치가 DM 명령을 입력받으면 생성되는 DM 구동신호(UWDMQ0, UWDMQ1, LWDMQ0, LWDMQ1)와 드라이버(241A)의 출력신호와 지연부(241B)의 출력신호 를 각각 입력받아 라이트 허용신호(YIOWUQ,YIOWLQ)를 생성하는 라이트 데이터마스크 제어부(242A~242D)와 로직부(243A ~ 243D)를 구비한다.
라이트 데이터마스크 제어부(242A~242D)는 데이터 마스크 제어부(300)에서 출력되는 DM 구동신호(UWDMQ0, UWDMQ1, LWDMQ0, LWDMQ1)중 하나와, 드라이버(241A)의 출력신호와 지연부의 출력신호를 각각 입력받는다. 로직부(243A ~ 243D)는 라이트 데이터마스크 제어부(242A~242D)에 대응하며, 셀블럭선택(LDQEN, UDQEN)중 하나와 대응하는 라이트 데이터마스크 제어부(242A~242D)의 출력신호를 논리조합하여 라이트 허용신호(YIOWUQ0, YIOWLQ0, YIOWUQ1, YIOWLQ1)를 생성한다. 여기서 생성된 라이트 허용신호(YIOWUQ0, YIOWLQ0, YIOWUQ1, YIOWLQ1)는 각각 뱅크(110B)의 8개 쿼드영역중 상위 쿼드영역 하나와 하위 쿼드영역 하나를 제어하기 위한 신호이다.
따라서 본 실시예에 따른 반도체 메모리 장치의 가장 큰 특징은 라이트 제어부가 라이트 명령어에 대응하는 신호(WTS)와, 컬럼어드레스에 응답하여 비트라인을 제어하기 위한 신호(YAE)와, 데이터 마스킹을 위한 신호(예를 들면 UWDMQ0)들을 입력받을 뿐만 아니라, 셀블럭선택(LDQEN, UDQEN)를 입력받아서 라이트 허용신호(YIOWUQ0, YIOWLQ0, YIOWUQ1, YIOWLQ1)를 생성하는 것이다. 라이트 허용신호(YIOWUQ0, YIOWLQ0, YIOWUQ1, YIOWLQ1)에 응답하여, 라이트 드라이버가 동작하게 된다. 셀블럭선택(LDQEN, UDQEN)는 어드레스(A<13>)를 입력받아 생성되는 신호이며, 어드레스(A<13>)는 X8 모드시에 상위셀블럭을 데이터 억세스에 사용할 것인지, 하위셀블럭을 데이터 억세스에 사용할 것인지를 판단하기 위한 어드레스이다.
전술한 바와 같이, 상위셀블럭과 하위셀블럭은 X16모드에서는 데이터 억세스 시에 모두 사용되지만, X8 모드나 X4 모드에서는 둘중 하나만 사용이 된다. 따라서 라이트 드라이버를 동작시키기 위한 제어신호를 생성하는 라이트 제어부(240)가 셀블럭선택(LDQEN, UDQEN)를 입력받아 라이트 허용신호(YIOWUQ0, YIOWLQ0, YIOWUQ1, YIOWLQ1)를 생성하기 때문에, 데이터 억세스에 사용되는 상위셀블럭 또는 하위셀블럭에 대응하는 라이트 드라이버만 동작시킬 수 있게 되었다. 그러므로, 불필요한 라이트 드라이버가 동작하지 않아서 불필요한 전류소모를 줄일 수 있게 되었다.
도7은 도5에 도시된 반도체 메모리 장치의 동작을 나타내는 파형도이다.
도7을 참조하여 살펴보면, 전술한 바와 같이, 어드레스(A<13>)는 X8모드/X4 모드에서 하위셀블럭과 상위셀블럭중 어떤 블럭을 사용하는지 선택하게 하는 어드레스이며, 이 신호를 이용하여 셀블럭선택(LDQEN, UDQEN)가 생성된다.
도시된 바와 같이, 셀블럭선택(LDQEN, UDQEN)에 응답하여 라이트 허용신호(YIOWUQ0, YIOWLQ0, YIOWUQ1, YIOWLQ1)중 2개의 신호가 생성되지 않음을 알 수 있다. 이렇게 X8 모드나 X4 모드에서 상위셀블럭과 하위셀블럭중 데이터 억세스에 사용되는 셀블럭의 라이트 드라이버만 구동시킴으로서, 불필요하게 소모되던 전류를 줄일 수 있는 것이다.
도8은 본 발명의 바람직한 제2 실시예에 따른 반도체 메모리 장치의 블럭도이다.
도8을 참조하여 살펴보면, 본 실시예에 따른 반도체 메모리 장치는 라이트 제어부의 구조를 변경한 것이다. 라이트 제어부에 구비되는 데이터 라이팅 인에이블 제어부(242A ~ 242D)에 입력되는 DM 구동신호(IUWDMQ0, ILWDMQ0, IUWDMQ01, ILWDMQ1)를 생성하기 위한 DM 구동신호 생성부(240B)를 구비하고 있다. DM 구동신호 생성부(240B)는 셀블럭선택(LDQEN, UDQEN)와 DM 신호(WDMQ0, WDMQ1)를 입력받아 데이터 라이팅 인에이블 제어부(242A ~ 242D)에 각각 대응하는 DM 구동신호(IUWDMQ0, ILWDMQ0, IUWDMQ01, ILWDMQ1)를 생성한다.
전술한 바와 같이, 셀블럭선택(LDQEN, UDQEN)는 X8모드/X4 모드에서 하위셀블럭과 상위셀블럭중 어떤 블럭을 사용하는지 선택하게 하는 신호이다. 따라서 DM 구동신호 생성부(240B)는 데이터 라이팅 인에이블 제어부(242A ~ 242D)에 각각 대응하는 DM 구동신호(IUWDMQ0, ILWDMQ0, IUWDMQ01, ILWDMQ1)를 상위셀블럭과 하위셀블럭중 어떤부분이 데이터 억세스에 사용되는지에 따라 선택적으로 활성화되어 출력할 수 있다. 따라서 본 실시예에 따라 X8 모드나 X4모드에서 데이터 라이팅 인에이블 제어부(242A ~ 242D)도 선택적으로 활성화시킬 수 있어, 불필요한 전류 소모를 더욱 줄일 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속한 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
본 발명에 의해서 한번의 데이터 억세스시에 다수의 데이터를 출력하는 반도체 메모리 장치에서 출력하는 데이터에 따라 사용하는 셀블럭이 다를 때, 불필요한 블럭들의 동작을 제어할 수 있어, 데이터 억세스시에 불필요한 전류소모를 줄일 수 있다.

Claims (4)

  1. 데이터 출력모드에 따라 선택적으로 활성화되는 제1 셀블럭과 제2 셀블럭;
    외부에서 전달된 데이터를 상기 제1 셀블럭으로 전달하기 위한 제1 라이트 드라이버;
    외부에서 전달된 데이터를 상기 제2 셀블럭으로 전달하기 위한 제2 라이트 드라이버; 및
    상기 데이터 출력모드에 대응하여 상기 제1 라이트 드라이버 또는 상기 제2 라이트 드라이버중 선택된 라이트 드라이버는 활성화시키고, 선택되지 않은 라이트 드라이버는 비활성화시키는 라이트 제어부
    를 구비하는 반도체 메모리 장치.
  2. 제 1 항에 있어서,
    상기 라이트 제어부는
    라이트 명령에 대응하여 생성되는 라이트 명령신호를 전달하기 위한 제1 전달부;
    컬럼어드레스의 입력에 대응하여 생성되는 컬럼신호를 전달하기 위한 제2 전달부; 및
    데이터 마스킹신호에 응답하여 생성되는 데이터 마스킹신호와 제1 전달부의 출력신호와 상기 제2 전달부의 출력신호와 데이터 출력모드에 따라 상기 제1 셀블럭과 상기 제2 셀블럭중 어떤 셀블럭에 데이터의 억세스가 일어나는지에 대한 정보를 가지고 있는 셀블럭 선택신호에 응답하여 상기 제1 라이트 드라이버 또는 상기 제2 라이트 드라이버를 활성화시키는 라이트 허용신호를 생성하는 데이터 라이팅 인에이블 제어부를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  3. 제 1 항에 있어서,
    상기 제1 셀블럭과 제2 셀블럭은 각각 N개의 쿼드영역으로 구분되고, 상기 라이트 허용신호 생성부는 상기 제1 셀블럭의 N개의 쿼드영역중 하나와 상기 제2 셀블럭의 N개의 쿼드영역중 하나를 공통으로 제어하기 위한 N개의 라이트 허용신호를 생성하는 다수의 단위 데이터 라이팅 인에이블 제어부를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  4. 제 1 항에 있어서,
    상기 라이트 제어부는
    라이트 명령에 대응하여 생성되는 라이트 명령신호를 전달하기 위한 제1 전달부;
    컬럼어드레스의 입력에 대응하여 생성되는 컬럼신호를 전달하기 위한 제2 전 달부;
    데이터 마스킹신호에 응답하여 생성되는 데이터 마스킹신호와 데이터 출력모드에 따라 상기 제1 셀블럭과 상기 제2 셀블럭중 어떤 셀블럭에 데이터의 억세스가 일어나는지에 대한 정보를 가지고 있는 셀블럭 선택신호에 응답하여 데이터 마스킹 구동신호를 생성하는 데이터 마스크 구동신호 생성부; 및
    상기 제1 전달부의 출력신호와 상기 제2 전달부의 출력신호와 상기 데이터 마스킹 구동신호와, 상기 셀블럭 선택신호에 응답하여 상기 제1 라이트 드라이버 또는 상기 제2 라이트 드라이버를 활성화시키는 라이트 허용신호를 생성하는 데이터 라이팅 인에이블 제어부를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
KR1020070032062A 2007-03-31 2007-03-31 반도체 메모리 장치 KR20080089074A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070032062A KR20080089074A (ko) 2007-03-31 2007-03-31 반도체 메모리 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070032062A KR20080089074A (ko) 2007-03-31 2007-03-31 반도체 메모리 장치

Publications (1)

Publication Number Publication Date
KR20080089074A true KR20080089074A (ko) 2008-10-06

Family

ID=40151005

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070032062A KR20080089074A (ko) 2007-03-31 2007-03-31 반도체 메모리 장치

Country Status (1)

Country Link
KR (1) KR20080089074A (ko)

Similar Documents

Publication Publication Date Title
US5471425A (en) Dynamic random access memory having sense amplifier control circuit supplied with external sense amplifier activating signal
US6421294B2 (en) Semiconductor memory device having large data I/O width and capable of speeding up data input/output and reducing power consumption
KR100605607B1 (ko) 반도체 메모리 장치
KR100753099B1 (ko) 반도체 메모리 장치
US7187615B2 (en) Methods of selectively activating word line segments enabled by row addresses and semiconductor memory devices having partial activation commands of word line
US5781493A (en) Semiconductor memory device having block write function
JP4115129B2 (ja) ラムバスｄｒａｍのバンク制御回路
US6115317A (en) Semiconductor memory device for masking data by controlling column select line signals
KR20190118020A (ko) 반도체 장치
KR100827444B1 (ko) 반도체 메모리 장치 및 이의 번인 테스트 방법
KR20020047543A (ko) Ｓｒａｍ 디바이스의 워드라인 콘트롤 회로
KR20080089074A (ko) 반도체 메모리 장치
KR100640786B1 (ko) 반도체 기억 소자의 워드 라인 인에이블 회로 및 방법
KR100649063B1 (ko) 반도체 기억 장치
KR100927411B1 (ko) 데이터 마스크 기능을 갖는 반도체 메모리 장치
KR100695288B1 (ko) 반도체 메모리의 컬럼 디코딩 장치
KR100605586B1 (ko) 스테이트 머신을 이용하여 셀블럭을 제어하는 반도체메모리 장치
KR20170000684A (ko) 반도체 장치
KR20060095262A (ko) 반도체 메모리 장치
KR100694774B1 (ko) 반도체 기억 장치
JPH04325991A (ja) 半導体記憶装置
US7743291B2 (en) Semiconductor memory device
KR100331782B1 (ko) 멀티라이트동작이가능한반도체메모리장치
KR100600326B1 (ko) 화면표시장치의 구동 드라이버
JP2001351377A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20081127

Effective date: 20090730