KR20080078318A - 나노선­나노입자 이종결합의 비휘발성 메모리 전자소자 제조방법 - Google Patents

나노선­나노입자 이종결합의 비휘발성 메모리 전자소자 제조방법 Download PDF

Info

Publication number
KR20080078318A
KR20080078318A KR1020070018259A KR20070018259A KR20080078318A KR 20080078318 A KR20080078318 A KR 20080078318A KR 1020070018259 A KR1020070018259 A KR 1020070018259A KR 20070018259 A KR20070018259 A KR 20070018259A KR 20080078318 A KR20080078318 A KR 20080078318A
Authority
KR
South Korea
Prior art keywords
layer
nanowire
electronic device
nanoparticle
semiconductor
Prior art date
Application number
KR1020070018259A
Other languages
English (en)
Other versions
KR100885193B1 (ko
Inventor
김상식
염동혁
정동영
Original Assignee
고려대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 고려대학교 산학협력단 filed Critical 고려대학교 산학협력단
Priority to KR1020070018259A priority Critical patent/KR100885193B1/ko
Priority to GBGB0801494.6A priority patent/GB0801494D0/en
Priority to GB0802436A priority patent/GB2446930B/en
Priority to US12/029,528 priority patent/US8815683B2/en
Priority to JP2008032320A priority patent/JP5553478B2/ja
Priority to DE102008009365.3A priority patent/DE102008009365B4/de
Priority to CN2008100072521A priority patent/CN101252148B/zh
Publication of KR20080078318A publication Critical patent/KR20080078318A/ko
Application granted granted Critical
Publication of KR100885193B1 publication Critical patent/KR100885193B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nanotechnology (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 비휘발성 메모리 전자소자 및 그 제조방법에 관한 것으로, 반도체 나노선을 감싸도록 형성되는 터널링층 표면에 상기 나노선과 이종인 금속 나노입자를 형성하여 전하저장층을 구성함으로써, 전하 전송 능력이 뛰어난 나노선과 정보 저장 능력이 뛰어난 금속 나노입자의 상호보완 작용으로 저전압에서 동작할 수 있고 동작 속도를 증가시킬 수 있는 나노선-나노입자 이종결합의 비휘발성 메모리 전자소자 및 그 제조방법에 관한 것이다.
본 발명인 나노선-나노입자 이종결합의 비휘발성 메모리 전자소자를 이루는 구성수단은, 비휘발성 메모리 전자소자에 있어서, 실리콘 기판 상부에 형성된 소스 및 드레인 전극과, 상기 소스 및 드레인 전극을 상기 실리콘 기판으로부터 부양된 상태로 연결하는 반도체 나노선과, 상기 반도체 나노선을 감싸도록 형성되되, 원자층 증착법에 의해 형성되는 터널링층과, 상기 터널링층을 감싸도록 형성되되, 상기 터널링층 표면에 형성되는 금속 나노 필름에 대하여 열 증착시켜 얻어지는 금속 나노입자로 구성되는 전하저장층과, 상기 전하저장층을 감싸도록 형성되되, 원자층 증착법에 의해 형성되는 산화물층과, 상기 산화물층을 감싸도록 형성되되, 상기 소스 및 드레인 전극 사이의 실리콘 기판 상부에 형성되는 게이트 전극을 포함하여 이루어지는 것을 특징으로 한다.
비휘발성, 메모리, 이종결합

Description

나노선­나노입자 이종결합의 비휘발성 메모리 전자소자 및 그 제조방법{flash memory of hybrid combination and method for manufacturing thereof}
도 1은 본 발명에 따른 나노선­나노입자 이종결합의 비휘발성 메모리 전자소자의 단면도이다.
도 2는 상기 도 1의 "A" 부분을 확대한 단면도이다.
도 3a 내지 도 3g는 본 발명에 따른 나노선­나노입자 이종결합의 비휘발성 메모리 전자소자를 제조하는 공정도이다.
도 4a는 본 발명에 따라, 전하저장층으로 사용되는 금속 나노입자가 형성된 나노선의 주사전자현미경 사진이다.
도 4b는 본 발명에 따라 제작된 나노선­나노입자 이종결합의 비휘발성 메모리 전자소자의 평면 사진이다.
도 5는 본 발명에 따라 제작된 나노선­나노입자 이종결합의 비휘발성 메모리 전자소자의 전기적 특성 그래프이다.
* 도면의 주요부분에 대한 부호의 설명 *
10 : 기판 20 : 절연막
31 : 소스 전극 33 : 드레인 전극
35 : 게이트 전극 40 : 반도체 나노선
43 : 제1 포토레지스트 45 : 제2 포토레지스트
50 : 기억소자층 51 : 터널링층
53 : 전하저장층 55 : 산화물층
본 발명은 비휘발성 메모리 전자소자 및 그 제조방법에 관한 것으로, 반도체 나노선을 감싸도록 형성되는 터널링층 표면에 상기 나노선과 이종인 금속 나노입자를 형성하여 전하저장층을 구성함으로써, 전하 전송 능력이 뛰어난 나노선과 정보 저장 능력이 뛰어난 금속 나노입자의 상호보완 작용으로 저전압에서 동작할 수 있고 동작 속도를 증가시킬 수 있는 나노선-나노입자 이종결합의 비휘발성 메모리 전자소자 및 그 제조방법에 관한 것이다.
현재 우리나라의 경제, 산업 발전을 주도하고 있는 DRAM 위주의 메모리 시장이 디지털 카메라, 휴대용 전화기 등의 mobile 사업과 IT 기술의 발달로 다양한 메모리 제품을 필요로 하고 있다.
이 중 최근 수요가 폭발적으로 늘고 있는 플래쉬 메모리 시장의 경우 매년 급성장을 하고 있으며, 향후 메모리 시장의 대부분을 차지할 것이라고 전망되고 있다. 최근 발전하는 IT기기의 성능을 뒷받침하기 위해서 현재의 플래쉬 메모리의 단 점을 보완하는 정보저장 능력과 동작 속도가 우수한 저가의 차세대 비휘발성 메모리 기술에 대한 연구가 급박한 상황이다.
이는 차후 경제, 산업 발전의 성장 동력이 될 것으로 판단되며, 이러한 기술 개발을 늦춘다면 우리나라의 메모리 소자에 대한 기술은 현재의 세계 정상의 위치를 지키기 어려울 것이다. 따라서, 현재의 플래쉬 메모리 구조의 문제점을 보완한 나노선 플로팅 게이트 메모리소자의 경우 기존의 공정을 그대로 적용할 수 있어 빠른 시일 내에 상용화가 가능하다고 판단되므로 관련 연구가 조속히 이루어져야 될 것이다.
현재의 플래쉬 메모리의 경우 높은 동작 전압을 필요로 하고 있어 cell 크기가 작아질 때에 여러 문제점을 보이고 있어 크기를 줄이는 데 있어서 한계를 보이고 있다. 현재의 플래시 메모리의 경우 program/erase 전압이 10 V이상으로 CMOS 구동 전압과 비교해 볼 때 매우 크다.
이러한 이유는 program할 때는 Channel-Hot-Electron(CHE)의 주입에 의해 플로팅게이트로 전자가 이동하며, erase할 경우에는 high-field-assisted tunneling (Fowler-Nordheim tunneling)에 의해 다시 방전되어 직접 터널링할 경우(3-4V)보다 높은 전압을 요구하고 있다.
따라서 직접 터널링이 가능하고 program/erase 시간을 빠르게 하기 위하여 초박막의 산화막을 형성하여야 하는데 이러한 경우 현재 터널링 층으로 사용하고 있는 SiO2 박막의 특성이 매우 중요하다.
하지만 SiO2 박막의 많은 결함들이 누설 경로를 형성하여 플로팅 게이트의 전자가 채널로 새어나오는 것을 막기 어려운 실정이다. 이러한 문제점을 해결하기 위해 터널링 층의 결함을 제거하는 것도 중요한 문제로 대두되고 있다.
한편, 현재의 플래쉬 메모리는 DRAM에 비해 집적도가 뛰어나기 때문에 대용량 저장매체로써 주목을 받고 있지만 매우 빠르게 발전하는 IT기기의 성능을 뒷받침하기 위해서 뛰어난 정보저장 능력과 낮은 전압에서도 동작 속도가 빠른 저가의 차세대 비휘발성 메모리 개발이 절박한 실정이다.
또한, 플래쉬 메모리의 용량을 늘리기 위해서는 메모리 셀의 크기를 줄여야 하는데, 셀의 크기를 줄이기 위해서는 터널링 층의 두께를 최소화해야 하며 그 두께가 작아지면 작아질수록 program/erase 전압을 낮출 수 있다.
하지만 현재의 플래시 메모리의 경우 program/erase 전압이 9~12V 정도로 CMOS 및 DRAM 구동 전압과 비교해 볼 때 매우 크다. 이렇게 큰 전압으로 여러 번의 program/erase 과정을 거치면 얇은 터널링 층이 파괴되어 플로팅 게이트의 전하가 채널로 새어나오면서 그 기능을 상실하게 된다.
또한, 기존의 플래시 메모리 소자의 전하 저장층은 필름 형태를 띠는 연속된 박막으로 구성되었다. 하지만 터널링 층의 일부분이 파괴되었을 때에는 전하 저장층에 있던 전하들이 손상된 터널링 층을 통과하여 채널로 흘러들어가면서 많은 누설전류를 발생하였다.
program/erase 회수가 많아질수록 자연스럽게 터널링층은 많은 손상을 입게 되므로 소자를 오랫동안 사용할 수 없다는 단점이 있었다.
이러한 문제점을 막기 위해서 조금 더 두꺼운 터널링층과 산화물층을 이용하게 되는데 이는 소자의 집적도를 떨어뜨리며 높은 program/erase 전압을 필요로 하는 문제가 있다.
본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 창안된 것으로, 반도체 나노선을 감싸도록 형성되는 터널링층 표면에 상기 나노선과 이종인 금속 나노입자를 형성하여 전하저장층을 구성함으로써, 전하 전송 능력이 뛰어난 나노선과 정보 저장 능력이 뛰어난 금속 나노입자의 상호보완 작용으로 저전압에서 동작할 수 있고 동작 속도를 증가시킬 수 있는 나노선-나노입자 이종결합의 비휘발성 메모리 전자소자 및 그 제조방법을 제공하는 것을 그 목적으로 한다.
상기와 같은 기술적 과제를 해결하기 위하여 제안된 본 발명인 나노선-나노입자 이종결합의 비휘발성 메모리 전자소자를 이루는 구성수단은, 비휘발성 메모리 전자소자에 있어서, 실리콘 기판 상부에 형성된 소스 및 드레인 전극과, 상기 소스 및 드레인 전극을 상기 실리콘 기판으로부터 부양된 상태로 연결하는 반도체 나노선과, 상기 반도체 나노선을 감싸도록 형성되되, 원자층 증착법에 의해 형성되는 터널링층과, 상기 터널링층을 감싸도록 형성되되, 상기 터널링층 표면에 형성되는 금속 나노 필름에 대하여 열 증착시켜 얻어지는 금속 나노입자로 구성되는 전하저장층과, 상기 전하저장층을 감싸도록 형성되되, 원자층 증착법에 의해 형성되는 산화물층과, 상기 산화물층을 감싸도록 형성되되, 상기 소스 및 드레인 전극 사이의 실리콘 기판 상부에 형성되는 게이트 전극을 포함하여 이루어지는 것을 특징으로 한다.
또한, 상기 반도체 나노선 대신에 탄소나노튜브 또는 유기튜브가 상기 소스 및 드레인 전극을 상기 실리콘 기판으로부터 부양된 상태로 연결하는 것을 특징으로 한다.
또한, 상기 반도체 나노선은 Si, Ge, GaN, InP, GaAs, GaP, Si3N4, SiO2, SiC, ZnO 및 Ga2O3 중 어느 하나의 성분으로 이루어진 것을 특징으로 한다.
또한, 상기 금속 나노입자는 Au, Ag, Pt, Ti 및 Al 중 어느 하나의 성분으로 이루어진 것을 특징으로 한다. 즉, 상기 금속 나노입자는 상기 반도체 나노선과 이종인 성분으로 형성된다.
또한, 상기 터널링층 및 산화물층은 Al2O3, HfO2 및 SiO2 물질 중 어느 하나로 이루어진 것을 특징으로 한다.
한편, 본 발명인 나노선-나노입자 이종결합의 비휘발성 메모리 전자소자 제조 방법을 이루는 구성수단은, 비휘발성 메모리 전자소자 제조방법에 있어서, 반도체 기판의 상부에 HMDS(Hexamethyldisilazane)층을 도포하고 반도체 나노선을 상기 HMDS 상에 형성시키는 단계, 상기 반도체 나노선이 형성된 HMDS층 상부에 제1 포토 레지스트를 도포하고 포토 리소그래피법을 이용하여 복수개의 제1 공간부를 형성한 후, 상기 제1 공간부 및 제1 포토레지스트 상에 금속층을 적층하고 상기 제1포토레지스트 및 상기 HMDS층을 제거하여 상기 반도체 나노선 양단에 소스 전극과 드레인 전극을 형성하는 단계, 상기 반도체 나노선을 감싸도록 원자층 증착법으로 터널링층을 형성하는 단계, 상기 터널링층을 감싸도록 형성되되, 상기 반도체 나노선과 이종인 금속 나노입자를 상기 터널링층 표면에 형성시켜 전하 저장층을 형성하는 단계, 상기 전하저장층을 감싸도록 원자층 증착법으로 산화물층을 형성시키는 단계, 상기 산화물층과 상기 소스 및 상기 드레인 전극이 형성되어 있는 기판상부에 제2 포토레지스트를 도포하고, 포토리소그래피법을 이용하여 상기 소스 및 드레인 전극 사이에 제2 공간부를 형성한 후, 상기 제2 공간부 및 제2 포토레지스트 상에 금속층을 적층하고, 상기 제2 포토레지스트를 제거하여 게이트 전극을 형성하는 단계를 포함하여 이루어진 것을 특징으로 한다.
또한, 상기 반도체 나노선(nanowire) 대신에 탄소나노튜브(CNT) 또는 유기튜브를 상기 HMDS(Hexamethyldisilazane) 상에 형성시키는 것을 특징으로 한다.
또한, 상기 반도체 나노선은 Si, Ge, GaN, InP, GaAs, GaP, Si3N4, SiO2, SiC, ZnO 및 Ga2O3 중 어느 하나의 성분으로 이루어진 것을 특징으로 한다.
또한, 상기 반도체 나노선은 열 증발법에 의하여 기판 상에 성장시켜 얻어진 것을 특징으로 한다.
또한, 상기 전하저장층을 형성하는 단계는, 상기 터널링층 표면에 열 증착법 을 이용하여 금속 나노필름을 코팅하는 과정, 급속열처리기(RTA)로 상기 금속 나노필름을 가열하여 금속 나노입자를 형성하는 과정을 포함하여 이루어진 것을 특징으로 한다.
또한, 상기 금속 나노필름은 2㎚ ~ 10㎚ 사이의 두께인 것을 특징으로 하고, 상기 금속 나노필름은 250℃ ~ 450℃ 사이의 온도에서 5초 ~ 30초 동안 가열되는 것을 특징으로 한다.
또한, 상기 터널링층 및 산화물층은 Al2O3, HfO2 및 SiO2 물질 중 어느 하나를 원자층 증착법으로 형성되는 것을 특징으로 하고, 상기 터널링층 및 산화물층을 Al2O3로 형성하는 경우, 전구체로는 TMA(Trimethylaluminum)와 H2O가 사용되는 것을 특징으로 한다.
또한, 상기 터널링층은 5㎚ ~ 30㎚ 사이의 두께인 것을 특징으로 하고, 상기 산화물층은 10㎚ ~ 60㎚ 사이의 두께인 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 상기와 같은 구성수단으로 이루어져 있는 본 발명인 나노선-나노입자 이종결합의 비휘발성 메모리 전자소자 및 그 제조방법에 관한 바람직한 실시예를 상세하게 설명한다.
도 1은 본 발명의 실시예에 따른 나노선-나노입자 이종결합의 비휘발성 메모리 전자소자의 단면도이고, 도 2는 도 1의 "A" 부분에 대한 확대도이다.
도 1 및 도 2에 도시된 바와 같이, 본 발명에 따른 나노선-나노입자 이종결 합의 비휘발성 메모리 전자소자는 실리콘 기판(10) 상부에 형성된 소스 및 드레인 전극(31, 33)과, 상기 소스 및 드레인 전극(31, 33) 사이를 연결하는 반도체 나노선(40)과, 상기 반도체 나노선(40)을 연속해서 감싸도록 형성되는 터널링층(51), 전하저장층(53) 및 산화물층(55)으로 구성된 실린더 형태의 기억소자층(50) 및 상기 소스 및 드레인 전극(31, 33) 사이에 형성되는 게이트 전극(35)을 포함하여 이루어진다.
상기 실리콘 기판(10) 상부에 형성되는 소스 및 드레인 전극(31, 33)은 포토리소그래피 공정에 의하여 형성되고, 그 사이에는 상기 반도체 나노선(40)이 부양된 상태로 존재한다. 즉, 상기 소스 및 드레인 전극(31, 33)을 상기 반도체 나노선(40)이 연결하되, 상기 반도체 나노선(40)은 상기 실리콘 기판(10)으로부터 부양된 상태로 상기 소스 및 드레인 전극(31, 33)을 연결한다.
상기 실리콘 기판(10)과 상기 소스 및 드레인 전극(31, 33) 사이에는 절연막으로 사용되는 SiO2가 더 포함될 수 있다. 한편, 상기 소스 및 드레인 전극(31, 33) 사이에 부양된 상태로 존재하는 반도체 나노선(40)은 탄소나노튜브 또는 유기튜브로 대체될 수 있다. 즉, 상기 소스 및 드레인 전극(31, 33)을 부양된 상태로 연결하는 물질은 반도체 나노선, 탄소나노튜브 및 유기 튜브 중 어느 하나가 해당 될 것이다. 이와 같은 반도체 나노선 등은 본 발명인 나노선-나노입자 이종결합의 비휘발성 메모리 전자소자에서 전하 이동 채널로 사용된다.
상기 반도체 나노선은 비휘발성 메모리 전자소자에서 채널로 사용되는데, 이 는 Si, Ge, GaN, InP, GaAs, GaP, Si3N4, SiO2, SiC, ZnO 및 Ga2O3 중 어느 하나의 성분으로 이루어진 것이 바람직하다.
상기 반도체 나노선(40)의 둘레에는 기억소자층(50)이 형성된다. 상기 기억소자층(50)은 전하가 통과할 수 있게 하는 터널링층(51)과, 전하를 저장할 수 있는 전하저장층(53) 및 외부 전하의 출입을 막을 수 있는 산화물층(55)으로 구성된다.
상기 터널링층(51)은 상기 반도체 나노선(40)을 감싸도록 형성되되, 원자층 증착법으로 형성된다. 그리고, 상기 산화물층(55)은 상기 전하저장층(53)을 감싸도록 형성되되, 원자층 증착법으로 형성된다. 상기 터널링층(51)과 산화물층(55)은 Al2O3, HfO2 및 SiO2 물질 중 어느 하나가 증착되어 형성된다.
한편, 상기 터널링층(51)과 산화물층(55) 사이에 형성되는 상기 전하저장층(53)은 상기 터널링층(51)을 감싸도록 형성되되, 금속 나노입자가 상기 터널링층(51) 표면에 존재하도록 하여 형성된다.
상기 전하 저장층(53)을 구성하는 금속 나노입자는 상기 터널링층(51) 표면에 금속 나노 필름을 열 증착하고, 이 증착된 금속 나노 필름에 대하여 열처리를 수행함으로써 얻어진다.
상기 금속 나노 필름과 이 금속 나노 필름에 대하여 열처리를 수행하여 얻어지는 금속 나노입자는 Au, Ag, Pt, Ti 및 Al 중 어느 하나의 성분으로 이루어진다. 즉, 상기 금속 나노 입자는 상기 반도체 나노선과 이종 금속으로 이루어져 있고, 이와 같은 금속 나노 입자는 전하를 저장하는 역할을 수행한다.
상기와 같이, 반도체 나노선(40)의 표면에는 순차적으로 터널링층(51), 전하저장층(53) 및 상기 산화물층(55)이 연속해서 형성되고, 상기 터널링층(51), 전하저장층(53) 및 산화물층(55)이 표면에 형성된 상기 반도체 나노선(40)은 실린더 형태를 가지게 된다.
한편, 상기 산화물층(55)을 감싸면서 상기 소스 및 드레인 전극(31, 33) 사이의 실리콘 기판 상부면에는 게이트 전극(35)이 형성된다. 상기 게이트 전극(35)은 실린더 형태 또는 상기 기억소자층(50)을 감싸는 형태로 상기 소스 및 드레인 전극(31, 33) 사이에 형성된다.
다음은, 첨부된 도 3a 내지 도 3g를 참조하여 본 발명에 따른 나노선-나노입자 이종결합의 비휘발성 메모리 전자소자의 제조 공정에 대하여 설명한다.
먼저, 도 3a를 참조하여 보면, 실리콘 기판(10) 상부에 제1 포토레지스트(43)의 접착력을 높이기 위하여 HMDS(Hexamethyldisilazane;21)막을 형성하고 반도체 나노선(nanowire,40)을 HMDS막 상부에 뿌린 다음 제1 포토레지스트(43)를 도포하고 노광 및 현상 과정을 거쳐 수um 내지 수십nm 정도의 폭이 되도록 전극부분용 레지스트패턴을 나노선 주위에 형성한다. 즉, 포토리소그래피법을 이용하여 후술할 소스 및 드레인 전극이 형성될 제1 공간부(미도시)를 형성시킨다. 한편, 상기 실리콘 기판(10)과 상기 HMDS막(21) 사이에는 SiO2 절연막(20)을 더 형성시킬 수 있다.
여기서 상기 반도체 나노선(40)이 상기 HMDS(Hexamethyldisilazane;21)막 상에 형성되는데, 경우에 따라서는 상기 반도체 나노선 대신에 탄소나노튜브 또는 유기 튜브가 상기 HMDS(Hexamethyldisilazane;21)막 상에 형성될 수 있다. 상기 반도체 나노선(40)은 Si, Ge, GaN, InP, GaAs, GaP, Si3N4, SiO2, SiC, ZnO 및 Ga2O3 중 어느 하나의 성분으로 이루어진 것이 바람직하다.
상기 반도체 나노선(40)은 열 증발법에 의하여 실리콘 기판 상에서 성장시켜 얻어지고, 상기 성장된 반도체 나노선(40)은 수용액에서 분산된 다음에 상기 HMDS(Hexamethyldisilazane;21)막 상에 뿌려진다.
그런 다음, 상기 제1 공간부 및 제1 포토레지스트(43) 상에 금속층을 적층한 후, 상기 제1 포토레지스트(43) 및 상기 HMDS(Hexamethyldisilazane;21)막을 제거한다. 그러면, 도 3b에 도시된 바와 같이, 반도체 나노선(40) 양단에 소스 전극(31)과 드레인 전극(33)이 형성된다. 상기 소스 및 드레인 전극(31, 33)을 형성시키는 금속층은 티타늄(Ti) 금(Au)이 순차적으로 적층되어 형성된다.
그런 다음, 도 3c 내지 3e에 도시된 바와 같이, 기억소자층(50)을 상기 반도체 나노선(40)을 감싸도록 형성한다. 이에 대하여 설명하면 다음과 같다.
도 3c에 도시된 바와 같이, 상기 반도체 나노선(40)을 감싸도록 터널링층(51)을 형성한다. 상기 터널링층(51)은 알루미나(Al2O3), HfO2 및 SiO2 물질 중 어느 하나를 이용하여 원자층 증착법에 의하여 형성된다. 이 상태에서 상기 터널링층(51)이 외면에 증착된 상기 반도체 나노선(40)은 실린더 형태를 가진다.
상기와 같이 원자층 증착법에 의하여 상기 터널링층(51)을 형성할 때, 알루미나(Al2O3)를 이용하여 상기 터널링층(51)을 형성하는 경우에는, 알루미나를 구성하는 알루미늄(Al)과 산소(O)의 전구체로 TMA(Trimethylaluminum)와 H2O를 이용한다.
상기 알루미나를 증착하여 상기 터널링층(51)을 형성하는 공정은 250℃ ~ 300℃에서 100 ~ 200 싸이클 동안 코팅과정이 이루어지도록 하며, 원자층증착법(ALD)의 자기제어 메카니즘에 의해서 반도체 나노선(40) 상부에 알루미나가 5nm ~ 30nm 정도의 두께로 균일하게 증착되도록 한다.
상기 반도체 나노선(40)을 감싸도록 상기 터널링층(51)을 형성한 후에는 도 3d에 도시된 바와 같이, 상기 터널링층(51)을 감싸도록 전하저장층(53)을 형성시킨다. 상기 전하저장층(53)을 형성하는 공정은 상기 반도체 나노선(40)과 이종인 금속 나노입자를 상기 터널링층(51) 표면에 형성시키는 공정이다.
상기 터널링층(51)의 표면에 금속 나노입자를 형성시켜 상기 전하저장층(53)을 형성시키는 공정은, 먼저 상기 터널링층(51) 표면에 열 증착법을 이용하여 금속 나노필름을 코팅한다. 그런 다음, 급속열처리기(RTA)를 이용하여 상기 금속 나노필름을 가열함으로써 금속 나노입자를 형성시킨다. 상기 형성된 금속 나노입자가 전하를 저장하는 전하저장층(53)을 구성한다.,
상기 터널링층(51) 표면에 열 증착되어 코팅되는 상기 금속 나노필름의 두께는 2nm ~ 10nm 정도인 것이 바람직하고, 상기 두께를 가지는 금속 나노필름을 250 ℃ ~ 450℃ 사이의 온도에서 5초 ~ 30초 동안 가열함으로써, 금속 나노입자를 형성시킨다. 이 상태에서 상기 터널링층(51)과 전하저장층(53)이 외면에 증착된 상기 반도체 나노선(40)은 실린더 형태를 가진다. 상기와 같이, 전하저장층(53)을 구성하는 금속 나노입자가 형성된 나노선을 주사전자현미경으로 찍은 사진을 보면 도 4a와 같다.
상기 터널링층(51)을 감싸도록 상기 금속 나노입자로 구성된 전하저장층(53)을 형성한 후에는 도 3e에 도시된 바와 같이, 상기 전하저장층(53)을 감싸도록 산화물층(55)을 형성시킨다.
상기 산화물층(55)은 알루미나(Al2O3), HfO2 및 SiO2 물질 중 어느 하나를 이용하여 원자층 증착법에 의하여 형성된다. 이 상태에서 상기 터널링층(51), 전하저장층(53) 및 산화물층(55)이 외면에 증착된 상기 반도체 나노선(40)은 실린더 형태를 가진다.
상기와 같이 원자층 증착법에 의하여 상기 산화물층(55)을 형성할 때, 알루미나(Al2O3)를 이용하여 상기 산화물층(55)을 형성하는 경우에는, 알루미나를 구성하는 알루미늄(Al)과 산소(O)의 전구체로 TMA(Trimethylaluminum)와 H2O를 이용한다.
상기 알루미나를 증착하여 상기 산화물층(55)을 형성하는 공정은 250℃ ~ 300℃에서 200 ~ 400 싸이클 동안 코팅과정이 이루어지도록 하며, 원자층증착법(ALD)의 자기제어 메카니즘에 의해서 전하 저장층(53) 상부에 알루미나가 10nm ~ 60nm 정도의 두께로 균일하게 증착되도록 한다.
그런 다음, 도 3f에 도시된 바와 같이, 상기 기억소자층(50)과 상기 소스 및 드레인 전극(31, 33)이 형성되어 있는 실리콘 기판(10) 상부에 제2 포토레지스트(45)를 도포하고, 포토리소그래피법을 이용하여 상기 소스 및 드레인 전극(31, 33) 사이에 후술할 게이트 전극(35)이 형성될 제2 공간부(미도시)를 형성시킨다.
그런 후, 상기 제2 공간부 및 상기 제2 포토레지스트(45) 상에 금속층을 적층하고 상기 제2 포토레지스트(45)를 제거하면, 도 3g에 도시된 바와 같이 상기 소스 드레인 전극(31, 33) 사이에 게이트 전극(35)이 형성된다. 상기 게이트 전극(35)을 형성시키는 금속층은 티타늄(Ti) 금(Au)이 순차적으로 적층되어 형성된다.
도 4b는 상기와 같은 공정에 따라 제작된 본 발명인 나노선­나노입자 이종결합의 비휘발성 메모리 전자소자의 평면 사진이다. 도 4b에 도시된 바와 같이, 소오스 및 드레인 전극(31, 33) 사이에 나노선(40)이 형성되고, 상기 소오스 및 드레인 전극(31, 33) 사이에 게이트 전극(35)이 형성되어 있다. 상기 나노선(40) 표면에는 순차적으로 터널링층(51), 상기 나노선(40)과 이종인 금속 나노입자로 구성된 전하저장층(53) 및 산화물층(55)이 증착 형성된다.
다음은 첨부된 도 5를 통하여 도 3a 내지 도 3g의 과정에 의하여 만들어진 나노선-나노입자 이종결합의 비휘발성 메모리 전자소자에 대한 전기적 특성을 설명한다.
도 5에 도시된 바와 같이, 게이트 전극에 양의 전압을 주었을 때 나노선을 통해 흐르던 전하가 터널링하여 전하 저장층에 저장되고 이와는 반대로 음의 전압을 주었을 때에는 전하 저장층에 저장되어 있던 전하가 다시 나노선으로 흘러들어가는 것을 확인할 수 있다.
또한, 게이트 전압을 점점 더 크게 인가할수록 나노선 채널과 전하 저장층을 이동하는 전하의 수가 상대적으로 많아지면서 전류의 변화 폭이 더욱 더 커지는 현상을 관찰할 수 있다.
상기와 같은 구성 및 바람직한 실시예를 가지는 본 발명인 나노선-나노입자 이종결합의 비휘발성 메모리 전자소자 및 그 제조방법에 의하면, 반도체 나노선을 감싸도록 형성되는 터널링층 표면에 상기 나노선과 이종인 금속 나노입자를 형성하여 전하저장층을 구성하기 때문에, 전하 전송 능력이 뛰어난 나노선과 정보 저장 능력이 뛰어난 금속 나노입자의 상호보완 작용으로 저전압에서 동작할 수 있고 동작 속도를 증가시킬 수 있는 장점이 있다.
또한, 본 발명에 의하면, 나노선을 전하의 이동 채널로 이용하여 전자의 전송 능력을 극대화하며, 금속 나노입자를 전하저장층으로 사용하여 손상된 터널링 층으로 흘러가는 누설 전류를 줄이면서 동작 전압을 낮추고 빠른 동작 속도를 갖도록 하는 효과를 가진다.

Claims (16)

  1. 비휘발성 메모리 전자소자에 있어서,
    실리콘 기판 상부에 형성된 소스 및 드레인 전극과;
    상기 소스 및 드레인 전극을 상기 실리콘 기판으로부터 부양된 상태로 연결하는 반도체 나노선과;
    상기 반도체 나노선을 감싸도록 형성되되, 원자층 증착법에 의해 형성되는 터널링층과;
    상기 터널링층을 감싸도록 형성되되, 상기 터널링층 표면에 형성되는 금속 나노 필름에 대하여 열처리를 가하여 얻어지는 금속 나노입자로 구성되는 전하저장층과;
    상기 전하저장층을 감싸도록 형성되되, 원자층 증착법에 의해 형성되는 산화물층과;
    상기 산화물층을 감싸도록 형성되되, 상기 소스 및 드레인 전극 사이의 실리콘 기판 상부에 형성되는 게이트 전극을 포함하여 이루어지는 것을 특징으로 하는 나노선-나노입자 이종결합의 비휘발성 메모리 전자소자.
  2. 청구항 1에 있어서,
    상기 반도체 나노선 대신에 탄소나노튜브 또는 유기튜브가 상기 소스 및 드 레인 전극을 상기 실리콘 기판으로부터 부양된 상태로 연결하는 것을 특징으로 하는 나노선-나노입자 이종결합의 비휘발성 메모리 전자소자.
  3. 청구항 1에 있어서,
    상기 반도체 나노선은 Si, Ge, GaN, InP, GaAs, GaP, Si3N4, SiO2, SiC, ZnO 및 Ga2O3 중 어느 하나의 성분으로 이루어진 것을 특징으로 하는 나노선-나노입자 이종결합의 비휘발성 메모리 전자소자.
  4. 청구항 1에 있어서,
    상기 금속 나노입자는 Au, Ag, Pt, Ti 및 Al 중 어느 하나의 성분으로 이루어진 것을 특징으로 하는 나노선-나노입자 이종결합의 비휘발성 메모리 전자소자.
  5. 청구항 1에 있어서,
    상기 터널링층 및 산화물층은 Al2O3, HfO2 및 SiO2 물질 중 어느 하나로 이루어진 것을 특징으로 하는 나노선-나노입자 이종결합의 비휘발성 메모리 전자소자.
  6. 비휘발성 메모리 전자소자 제조방법에 있어서,
    반도체 기판의 상부에 HMDS(Hexamethyldisilazane)층을 도포하고 반도체 나노선을 상기 HMDS 상에 형성시키는 단계;
    상기 반도체 나노선이 형성된 HMDS층 상부에 제1 포토레지스트를 도포하고 포토 리소그래피법을 이용하여 복수개의 제1 공간부를 형성한 후, 상기 제1 공간부 및 제1 포토레지스트 상에 금속층을 적층하고 상기 제1포토레지스트 및 상기 HMDS층을 제거하여 상기 반도체 나노선 양단에 소스 전극과 드레인 전극을 형성하는 단계;
    상기 반도체 나노선을 감싸도록 원자층 증착법으로 터널링층을 형성하는 단계;
    상기 터널링층을 감싸도록 형성되되, 상기 반도체 나노선과 이종인 금속 나노입자를 상기 터널링층 표면에 형성시켜 전하 저장층을 형성하는 단계;
    상기 전하저장층을 감싸도록 원자층 증착법으로 산화물층을 형성시키는 단계;
    상기 산화물층과 상기 소스 및 상기 드레인 전극이 형성되어 있는 기판상부에 제2 포토레지스트를 도포하고, 포토리소그래피법을 이용하여 상기 소스 및 드레인 전극 사이에 제2 공간부를 형성한 후, 상기 제2 공간부 및 제2 포토레지스트 상에 금속층을 적층하고, 상기 제2 포토레지스트를 제거하여 게이트 전극을 형성하는 단계를 포함하여 이루어진 것을 특징으로 하는 나노선-나노입자 이종결합의 비휘발 성 메모리 전자소자 제조방법.
  7. 청구항 6에 있어서,
    상기 반도체 나노선(nanowire) 대신에 탄소나노튜브(CNT) 또는 유기튜브를 상기 HMDS(Hexamethyldisilazane) 상에 형성시키는 것을 특징으로 하는 나노선-나노입자 이종결합의 비휘발성 메모리 전자소자 제조방법.
  8. 청구항 6에 있어서,
    상기 반도체 나노선은 Si, Ge, GaN, InP, GaAs, GaP, Si3N4, SiO2, SiC, ZnO 및 Ga2O3 중 어느 하나의 성분으로 이루어진 것을 특징으로 하는 나노선-나노입자 이종결합의 비휘발성 메모리 전자소자 제조방법.
  9. 청구항 8에 있어서,
    상기 반도체 나노선은 열 증발법에 의하여 기판 상에 성장시켜 얻어진 것을 특징으로 하는 나노선-나노입자 이종결합의 비휘발성 메모리 전자소자 제조방법.
  10. 청구항 6에 있어서, 상기 전하저장층을 형성하는 단계는,
    상기 터널링층 표면에 열 증착법을 이용하여 금속 나노필름을 코팅하는 과정, 급속열처리기(RTA)로 상기 금속 나노필름을 가열하여 금속 나노입자를 형성하는 과정을 포함하여 이루어진 것을 특징으로 하는 나노선-나노입자 이종결합의 비휘발성 메모리 전자소자 제조방법.
  11. 청구항 10에 있어서,
    상기 금속 나노필름은 2㎚ ~ 10㎚ 사이의 두께인 것을 특징으로 하는 나노선-나노입자 이종결합의 비휘발성 메모리 전자소자 제조방법.
  12. 청구항 10에 있어서,
    상기 금속 나노필름은 250℃ ~ 450℃ 사이의 온도에서 5초 ~ 30초 동안 가열되는 것을 특징으로 하는 나노선-나노입자 이종결합의 비휘발성 메모리 전자소자 제조방법.
  13. 청구항 6에 있어서,
    상기 터널링층 및 산화물층은 Al2O3, HfO2 및 SiO2 물질 중 어느 하나를 원자층 증착법으로 형성되는 것을 특징으로 하는 나노선-나노입자 이종결합의 비휘발성 메모리 전자소자.
  14. 청구항 13에 있어서,
    상기 터널링층 및 산화물층을 Al2O3로 형성하는 경우, 전구체로는 TMA(Trimethylaluminum)와 H2O가 사용되는 것을 특징으로 하는 나노선-나노입자 이종결합의 비휘발성 메모리 전자소자 제조방법.
  15. 청구항 13에 있어서,
    상기 터널링층은 5㎚ ~ 30㎚ 사이의 두께인 것을 특징으로 하는 나노선-나노입자 이종결합의 비휘발성 메모리 전자소자 제조방법.
  16. 청구항 13에 있어서,
    상기 산화물층은 10㎚ ~ 60㎚ 사이의 두께인 것을 특징으로 하는 나노선-나노입자 이종결합의 비휘발성 메모리 전자소자 제조방법.
KR1020070018259A 2007-02-23 2007-02-23 나노선­나노입자 이종결합의 비휘발성 메모리 전자소자 제조방법 KR100885193B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1020070018259A KR100885193B1 (ko) 2007-02-23 2007-02-23 나노선­나노입자 이종결합의 비휘발성 메모리 전자소자 제조방법
GBGB0801494.6A GB0801494D0 (en) 2007-02-23 2008-01-28 Nonvolatile memory electronic device using nanowire used as charge channel and nanoparticles used as charge trap and method for manufacturing the same
GB0802436A GB2446930B (en) 2007-02-23 2008-02-11 Nonvolatile memory electronic device composed of nanowire channel and nanoparticles-floating gate nodes
US12/029,528 US8815683B2 (en) 2007-02-23 2008-02-12 Nonvolatile memory electronic device including nanowire channel and nanoparticle-floating gate nodes and a method for fabricating the same
JP2008032320A JP5553478B2 (ja) 2007-02-23 2008-02-13 ナノワイヤーチャンネルとナノ粒子―フローティングゲートノードを具備した非揮発性メモリ電子素子及びその製造方法
DE102008009365.3A DE102008009365B4 (de) 2007-02-23 2008-02-14 Verfahren zur Herstellung einer elektronischen Vorrichtung mit nichtflüchtigem Speicher unter Verwendung von Nanodraht als Ladungskanal und Nanoteilchen als Ladungsfalle
CN2008100072521A CN101252148B (zh) 2007-02-23 2008-02-20 非易失性电子存储器件及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070018259A KR100885193B1 (ko) 2007-02-23 2007-02-23 나노선­나노입자 이종결합의 비휘발성 메모리 전자소자 제조방법

Publications (2)

Publication Number Publication Date
KR20080078318A true KR20080078318A (ko) 2008-08-27
KR100885193B1 KR100885193B1 (ko) 2009-02-24

Family

ID=39880527

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070018259A KR100885193B1 (ko) 2007-02-23 2007-02-23 나노선­나노입자 이종결합의 비휘발성 메모리 전자소자 제조방법

Country Status (1)

Country Link
KR (1) KR100885193B1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100945493B1 (ko) * 2008-02-18 2010-03-09 한양대학교 산학협력단 나노입자를 부착한 탄소 나노튜브를 이용한 메모리 소자 및그 제조 방법
KR101112431B1 (ko) * 2010-06-15 2012-02-22 서울대학교산학협력단 바디 컨택이 가능한 나노 와이어 소자 및 이를 이용한 3차원 적층형 낸드 플래시 메모리 어레이
US8283654B2 (en) 2009-06-16 2012-10-09 Electronics And Telecommunications Research Institute Nanowire memory
US8823077B2 (en) 2010-02-25 2014-09-02 Samsung Electronics Co., Ltd. Semiconductor device and method of manufacturing the same
CN114927587A (zh) * 2022-03-15 2022-08-19 中国民用航空飞行学院 一种基于三元材料平面隧穿效应的光电探测器及制备方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8901659B2 (en) * 2012-02-09 2014-12-02 International Business Machines Corporation Tapered nanowire structure with reduced off current

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0982918A (ja) 1995-09-19 1997-03-28 Toshiba Corp 半導体記憶装置およびその製造方法
US7038248B2 (en) 2002-02-15 2006-05-02 Sandisk Corporation Diverse band gap energy level semiconductor device
US7578891B2 (en) * 2004-05-18 2009-08-25 Hitachi Chemical Company, Ltd. Adhesive bonding sheet, semiconductor device using the same, and method for manufacturing such semiconductor device
KR100620549B1 (ko) * 2004-12-29 2006-09-13 학교법인고려중앙학원 나노선을 이용한 나노 부유 게이트 메모리 소자의 제조방법

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100945493B1 (ko) * 2008-02-18 2010-03-09 한양대학교 산학협력단 나노입자를 부착한 탄소 나노튜브를 이용한 메모리 소자 및그 제조 방법
US8283654B2 (en) 2009-06-16 2012-10-09 Electronics And Telecommunications Research Institute Nanowire memory
KR101217574B1 (ko) * 2009-06-16 2013-01-18 한국전자통신연구원 나노선 메모리
US8823077B2 (en) 2010-02-25 2014-09-02 Samsung Electronics Co., Ltd. Semiconductor device and method of manufacturing the same
KR101112431B1 (ko) * 2010-06-15 2012-02-22 서울대학교산학협력단 바디 컨택이 가능한 나노 와이어 소자 및 이를 이용한 3차원 적층형 낸드 플래시 메모리 어레이
CN114927587A (zh) * 2022-03-15 2022-08-19 中国民用航空飞行学院 一种基于三元材料平面隧穿效应的光电探测器及制备方法
CN114927587B (zh) * 2022-03-15 2024-03-22 中国民用航空飞行学院 一种基于三元材料平面隧穿效应的光电探测器及制备方法

Also Published As

Publication number Publication date
KR100885193B1 (ko) 2009-02-24

Similar Documents

Publication Publication Date Title
KR100850905B1 (ko) 나노선­나노입자 이종결합의 비휘발성 메모리 전자소자 및그 제조방법
JP5553478B2 (ja) ナノワイヤーチャンネルとナノ粒子―フローティングゲートノードを具備した非揮発性メモリ電子素子及びその製造方法
KR102140148B1 (ko) 이차원 물질을 포함하는 메모리소자와 그 제조방법 및 동작방법
JP5165828B2 (ja) 炭素ナノチューブを用いるメモリ素子及びその製造方法
KR100885193B1 (ko) 나노선­나노입자 이종결합의 비휘발성 메모리 전자소자 제조방법
JP2006237577A (ja) 不揮発性メモリ素子及びその製造方法
US8212237B2 (en) Nanostructured memory device
JP2011205046A (ja) 半導体記憶装置、及びその製造方法
JP2000040753A (ja) メモリ素子
KR101772487B1 (ko) 흑린을 기반으로 하는 트랜지스터 및 전자 소자, 상기 트랜지스터의 제조 방법
KR100657973B1 (ko) 기계적 메모리 소자 및 그 제조방법
KR100620549B1 (ko) 나노선을 이용한 나노 부유 게이트 메모리 소자의 제조방법
JP2007134720A (ja) ナノドットをトラップサイトとして利用したメモリ素子及びその製造方法
JP2002231834A (ja) 半導体記憶装置
WO2006059368A1 (ja) 半導体記憶装置及びその製造方法
KR100450825B1 (ko) 탄소나노튜브를 이용하는 메모리 소자 및 그 제조방법
KR20150040657A (ko) 그래핀 소자 및 그 제조 방법
Sun et al. ZnO/NiO diode-based charge-trapping layer for flash memory featuring low-voltage operation
US20100044775A1 (en) Semiconductor memory device and semiconductor device
Nonnenmann et al. The ferroelectric field effect within an integrated core/shell nanowire
KR101433273B1 (ko) 비휘발성 메모리 소자 및 그 제조 방법
Zhu et al. Silicon nanowire NVM cell using high-k dielectric charge storage layer
Onlaor et al. Electrical properties and switching mechanisms of flexible organic-inorganic bistable devices
KR100803167B1 (ko) 나노 입자를 이용한 나노 부유 게이트 메모리 소자 및 그제조 방법
KR100955879B1 (ko) 비휘발성 메모리 전자소자 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130111

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140113

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150202

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160112

Year of fee payment: 8