KR20080077251A - 반도체 모듈 - Google Patents

반도체 모듈 Download PDF

Info

Publication number
KR20080077251A
KR20080077251A KR1020087016184A KR20087016184A KR20080077251A KR 20080077251 A KR20080077251 A KR 20080077251A KR 1020087016184 A KR1020087016184 A KR 1020087016184A KR 20087016184 A KR20087016184 A KR 20087016184A KR 20080077251 A KR20080077251 A KR 20080077251A
Authority
KR
South Korea
Prior art keywords
metal plate
back metal
area
region
bonding
Prior art date
Application number
KR1020087016184A
Other languages
English (en)
Other versions
KR100993499B1 (ko
Inventor
유이치 후루카와
시노부 야마우치
노부히로 와카바야시
신타로 나카가와
케이지 토
에이지 코노
코타 오토시
카츠후미 타나카
Original Assignee
쇼와 덴코 가부시키가이샤
가부시키가이샤 도요다 지도숏키
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쇼와 덴코 가부시키가이샤, 가부시키가이샤 도요다 지도숏키 filed Critical 쇼와 덴코 가부시키가이샤
Publication of KR20080077251A publication Critical patent/KR20080077251A/ko
Application granted granted Critical
Publication of KR100993499B1 publication Critical patent/KR100993499B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

반도체 모듈(10)은, 반도체 소자(12)가 탑재되는 표면 및, 그 표면과는 반대측의 이면을 갖는 세라믹 기판과, 상기 표면에 접합된 표면 금속판(15)과, 상기 이면에 접합된 이면 금속판(16)과, 상기 이면 금속판(16)에 접합된 히트 싱크(heat sink;13)를 구비한다. 이면 금속판(16)은 히트 싱크(13)와 대면하는 접합면(16b)을 갖는다. 접합면(16b)은 접합 영역 및 비(非)접합 영역을 포함한다. 비접합 영역은 이면 금속판(16)의 두께 방향으로 연장하는 오목부(18)를 포함한다. 이면 금속판(16)의 접합 영역의 면적은, 이면 금속판(16)의 접합면(16b)에 있어서의 전체 면적에 대해 65% 내지 85%의 범위이다. 이로 인해, 열응력에 의한 뒤틀림 및 크랙의 발생을 방지하면서 뛰어난 방열 성능을 얻을 수 있다.
반도체 모듈, 표면 금속판, 이면 금속판, 히트 싱크

Description

반도체 모듈 {SEMICONDUCTOR MODULE}
본 발명은 세라믹 기판과, 세라믹 기판의 표면(front surface) 및 이면(rear surface)의 2 면에 각각 접합된 표면 금속판 및 이면 금속판과, 이면 금속판에 접합된 방열 장치를 구비한 반도체 모듈에 관한 것이다.
일반적으로, 질화 알루미늄 등으로 제조된 세라믹 기판 또는 절연 기판과, 이 기판의 표면 및 이면의 2 면에 각각 접합된 순수 알루미늄 등으로 제조되는 표면 금속판 및 이면 금속판과, 표면 금속판에 접합된 반도체 소자와, 이면 금속판에 연결되어, 반도체 소자가 발생하는 열을 방열하기 위한 방열 장치로서 기능하는 히트 싱크(heat sink)를 구비한 반도체 모듈이 알려져 있다. 반도체 모듈에는, 방열 장치의 방열 성능이 장기간에 걸쳐 유지되는 것이 요구된다. 그러나, 종래의 구성에서는, 사용 조건에 따라 세라믹 기판, 금속판 및, 방열 장치 사이에서의 선 열팽창계수의 상위에 기인하여 발생하는 열응력(thermal stress)으로 인해 접합부에 크랙(crack)이나 뒤틀림(distortion)이 발생하여, 방열성능이 저하할 우려가 있다.
이러한 문제를 해결하기 위해, 특허문헌 1에 기재된 반도체 모듈이 제안되었다. 특허문헌 1에 기재된 반도체 모듈에서는, 열응력을 완화하기 위해 이면 금속판에 소정 깊이의 단차, 홈(trench) 또는, 오목부(recess)로서 열응력 완화부가 형 성된다. 이 열응력 완화부는, 표면 금속판에 대한 이면 금속판의 체적비가 0.6 이하로 설정되도록 형성된다.
그런데, 전술한 구성을 갖는 반도체 모듈은, 반도체 소자가 발생하는 열을, 상기 반도체 소자가 접합되는 표면 금속판으로부터 세라믹 기판 및 이면 금속판 순으로 전열시켜, 방열 장치를 통해 방열시키도록 되어 있다. 따라서, 이면 금속판과 방열 장치의 접합 면적은, 방열 성능을 향상시키기 위해 가능한 한 넓은 것이 바람직하다. 그러나, 전술한 것처럼, 이면 금속판과 방열 장치의 사이에는 열응력이 발생한다. 이 열응력을 완화하기 위해서는, 특허문헌 1처럼 이면 금속판에 열응력 완화부를 형성하는 것이 바람직하지만, 열응력 완화부를 형성하는 부분만큼 접합 면적은 더 작아지게 된다. 즉, 반도체 모듈에서는, 이면 금속판과 방열 장치의 접합 면적을 더 작게 하더라도 열응력 완화부를 형성하는 것이 바람직하지만, 접합 면적을 지나치게 작게 하면 전열 부위(heat conveying portion)의 감소로 인해 방열 효율이 저하한다. 따라서, 열응력의 완화와 방열 성능의 향상 사이에 양호한 밸런스를 유지할 필요가 있다.
특허문헌 1: 일본공개특허공보 제2003-17627호
본 발명의 목적은, 열응력에 의해 발생되는 뒤틀림 및 크랙을 방지하여, 뛰어난 방열 성능을 나타내는 반도체 모듈을 제공하는 것이다.
본 발명에 따른 반도체 모듈은, 반도체 소자가 탑재되는 표면 및, 상기 표면과는 반대측의 이면을 갖는 세라믹 기판과, 상기 표면에 접합된 표면 금속판과, 상기 이면에 접합된 이면 금속판과, 상기 이면 금속판에 접합된 방열 장치를 구비한다. 세라믹 기판은 질화 알루미늄을 포함한다. 표면 금속판 및 이면 금속판은 알루미늄을 포함한다. 이면 금속판은 방열 장치에 대면하는 접합면을 갖는다. 그 접합면은 접합 영역 및 비(非)접합 영역을 포함하고, 접합 영역의 면적은 접합면 전체 면적의 65% 내지 85%의 범위이다.
도 1은 반도체 모듈의 평면도이다.
도 2는 도 1의 2-2선을 따라 취한 단면도이다.
도 3a는 이면 금속판의 일 실시 형태를 나타내는 평면도이다.
도 3b는 도 3a의 3b-3b선을 따라 취한 단면도이다.
도 4는 열저항과 접합률의 관계를 나타내는 그래프이다.
도 5a 내지 도 5c는 이면 금속판의 다른 실시 형태를 나타내는 평면도이다.
도 6a 및 도 6b는 이면 금속판의 또 다른 실시 형태를 나타내는 평면도이다.
도 7a 및 도 7b는 이면 금속판의 또 다른 실시 형태를 나타내는 평면도이다.
도 8은 이면 금속판의 또 다른 실시 형태를 나타내는 평면도이다.
도 9a 및 도 9b는 가장 깊은 부분을 필렛(fillet) 형상으로 한 오목부 또는 홈부를 나타내는 단면도이다.
이하, 본 발명에 따른 일 실시 형태를 도 1 내지 도 5를 참조하여 설명한다.
도 1 및 도 2에 도시된 것처럼, 반도체 모듈(10)은, 회로 기판(11)과, 상기 회로 기판(11)에 접합되는 반도체 소자(12)와, 방열 장치로서의 히트 싱크(13)를 구비하고 있다. 회로 기판(11)은, 세라믹 기판(절연 기판)(14)과, 상기 기판(14)의 표면 및 이면의 양면에 각각 접합된 표면 금속판(15) 및 이면 금속판(16)을 포함한다. 도 2에서, 세라믹 기판(14)의 상측, 즉 표면측은, 반도체 소자가 탑재되는 표면으로서, 이 표면에는 배선층으로서 기능하는 표면 금속판(15)이 접합된다. 또한, 반도체 소자(12)는 접합층(H)을 통하여 표면 금속판(15)에 접합된다. 본 실시 형태에서 접합층(H)은 땜납층이다. 반도체 소자(12)는 IGBTs(insulated gate bipolar transistors) 및 다이오드로 제조되며, 회로 기판(11)(표면 금속판(15))에는 복수(본 실시 형태에서는 4개)의 반도체 소자(12)가 접합된다. 도 2에서, 세라믹 기판(14)의 하측, 즉 이면측에는, 이면 금속판(16)이 접합된다. 그리고, 이면 금속판(16)에 히트 싱크(13)가 접합된다. 이면 금속판(16)은 세라믹 기판(14)과 히트 싱크(13)를 접합(금속 접합)하는 접합층으로서 기능한다. 이면 금속판(16)은 히트 싱크(13)에 대해 직접적으로 납땜되어 있다.
다음, 본 실시 형태에 따른 회로 기판(11)에 대해서 상세하게 설명한다.
세라믹 기판(14)은 질화 알루미늄으로 제조되며, 도 1에 도시된 평면도에서 정사각형의 판 형상으로 되어 있다. 세라믹 기판(14)의 사이즈는 30mm×30mm 의 정사각형이다. 세라믹 기판(14)의 두께(판 두께)는 0.635mm이다.
표면 금속판(15)은 순수 알루미늄(예를 들어, 공업용 순수 알루미늄인 1000계(series) 알루미늄)으로 제조된다. 표면 금속판(15)은, 도 1에 도시된 것처럼, 평면도에 있어서 L형의 금속판 2매를 조합한 대략 정사각형으로 이루어진다. 세라 믹 기판(14)에 대하여 표면 금속판(15)이 배치되는 범위는 27mm×27mm 이다. 표면 금속판(15)의 두께(판 두께)는 0.6mm이다.
이면 금속판(16)은 순수 알루미늄(예를 들어, 공업용 순수 알루미늄인 1000계 알루미늄)으로 제조된다. 이면 금속판(16)은, 도 3a에 도시된 것처럼, 평면도 에 있어서 정사각형의 판 형상으로 형성되며, 세라믹 기판(14)에 대하여 이면 금속판(16)이 배치되는 범위는 27mm×27mm의 크기를 갖는 정사각형이다. 이면 금속판(16)은, 도 2에 도시된 것처럼, 세라믹 기판(14)의 표면 금속판(15)이 배치되는 면의 반대면에, 세라믹 기판(14)의 두께 방향으로 중첩되어 배치된다. 이면 금속판(16)의 두께(판 두께)는 1.1mm이다. 도 3a는 이면 금속판(16)을 접합면(16b)측으부터 본 경우의 평면도로서, 히트 싱크(13)를 이점 쇄선으로 나타내고 있다.
이하, 본 실시 형태에 따른 이면 금속판(16)의 구성을 도 3을 참조하여 더욱 상세하게 설명한다. 도 3a에 도시된 것처럼, 이면 금속판(16)에는, 평면도에 있어서 원형 구멍으로서 복수개(본 실시형태에서는 36개)의 오목부(18)가 형성된다. 도 3b에 도시된 것처럼, 각 오목부(18)는 비관통 구멍이며 이면 금속판(16)의 두께 방향으로 신장한다. 각 오목부(18)는, 이면 금속판(16)의 세라믹 기판(14)에 접합되는 접합면(16a)과는 반대면, 즉 히트 싱크(13)에 접합되는 접합면(16b)에 에칭 가공을 행함으로써 형성된다. 여기서, 표면 금속판(15)에는 배선 패턴이 에칭 가공에 의해 형성되며, 상기 배선 패턴의 형성과 아울러 오목부(18)도 형성된다. 회로 기판(11)은 표면 금속판(15)과 이면 금속판(16)에 소정의 에칭 가공을 행한 후, 히트 싱크(13)에 접합된다.
각 오목부(18)는, 이면 금속판(16)의 접합면(16b)에 직경 2mm의 원형을 이루도록 개구되어 있다. 즉, 오목부(18)에 있어서의 접합면(16b)에 대한 개구 면적은, π×(2×0.5)2=3.14mm2 (소수점 이하 3번째 자리에서 반올림)이다. 또한, 각 오목부(18)는 이면 금속판(16)의 두께 방향으로 0.5mm 의 깊이를 갖도록 형성된다. 이로 인해, 각 오목부(18) 바로 아래에 있는 이면 금속판(16)의 두께는, 상기 오목부(18)가 0.5mm의 깊이로 형성되어 있기 때문에, 0.6mm (1.1mm - 0.5mm)이다. 또한, 각 오목부(18)의 반경은, 반도체 소자(12)의 발열면(표면 금속판(15)과의 접합면)과 오목부(18) 사이의 거리(본 실시형태에서는 0.6 + 0.635 + 0.6 = 1.835mm)의 2배 이하의 값을 갖는다. 즉, 각 오목부(18)의 직경의 값은 반도체 소자(12)(발열체)와 오목부(18) 사이의 전열 상태를 고려하여 설정된다.
이러한 오목부(18)를 구비한 이면 금속판(16)의 접합면(16b)에는, 오목부(18)에 의해 형성된 공동(hollow) 부분(오목부(18)의 개구 부분)이 비접합 영역(히트 싱크(13)에 접합되지 않는 영역)으로 되는 한편, 오목부(18)를 제외한 평탄 부분이 접합 영역(금속판이 히트 싱크(13)에 접합되는 영역)으로 된다. 접합면(16b)의 전체 면적은 27mm×27mm = 729mm2 이고, 접합 영역의 면적(히트 싱크와 금속판이 접합되는 면적)은 616.0mm2이다. 접합 영역의 면적(616.0mm2)은, 전체 면적인 729mm2로부터 각 오목부(18)의 개구 면적의 합산치(36×3.14(mm2)=113.0mm2 (소수점 이하 2번째 자리에서 반올림))를 감산함으로써 산출된다. 접합면(16b)의 전 체 면적에 대한 접합 영역의 면적의 비율(접합률)은 84.5% (소수점 이하 2번째 자리에서 반올림)이다.
각 오목부(18)는, 도 3a에 도시된 것처럼, 이면 금속판(16)의 주연(peripheral) 부위를 따라 배열된다. 또한, 오목부(18)는, 이면 금속판(16)을 복수의 평면 영역으로 분할할 때, 그들 분할 영역에 있어서의 접합 영역의 면적이 서로 같도록 배치된다. 도 3a에서는, 대향하는 측의 중심을 연결하는 중심선에 의해 이면 금속판(16)을 4등분한 상태를 파선으로 나타내고 있으며, 부호(a, b, c, d)는 분할 영역을 나타낸다. "금속판이 분할된 모든 분할 영역에 있어서 접합 영역의 면적이 서로 같다"라는 것은, 분할 영역이 대칭이라는 것을 의도하는 것이 아니라, 오목부(18)의 크기나 배치에 관계없이, 분할 영역에서의 접합 영역의 면적을 각각 산출한 경우에 그 산출치가 서로 같은 것을 나타낸다. 여기서, 금속판이 분할되는 분할수는 4분할로 한정되는 것은 아니며, 2분할이나 3분할일 수도 있다. 금속판이 분할되는 분할 방향은 종횡 방향으로 한정되는 것은 아니고 대각선을 따른 방향일 수도 있다. 도 3a에서는, 모든 분할 영역(a 내지 d)에서 접합 영역의 면적이 서로 같고, 또한 오목부(18)가, 이면 금속판(16)의 대향하는 측의 중심을 연결하는 중심선을 경계로 하여 선대칭으로 배치되도록 형성되어 있다.
이와 같은 구성을 갖는 반도체 모듈(10)은, 예를 들어 전동 모터를 구동원의 일부로 하는 하이브리드 카 등의 차량에 적용될 수 있으며, 이로 인해 차량의 운전 상황에 대응하여 전동 모터에 공급되는 전력이 제어된다. 또한, 반도체 소자(12)로부터 발생된 열은 회로 기판(11)을 통하여 히트 싱크(13)에 전달되어, 상기 히트 싱크(13)를 통하여 흐르는 냉각 유체에 방열된다.
반도체 소자(12)로부터 발생된 열이 히트 싱크(13)에 전달된 경우에, 회로 기판(11) 및 히트 싱크(13)는 고온으로 되어, 열팽창한다. 한편, 반도체 소자(12)로부터의 발열이 정지하면, 회로 기판(11) 및 히트 싱크(13)의 온도는 상온까지 저하하여, 열수축한다. 따라서, 열팽창 및 열수축시에는, 각 부재(히트 싱크(13), 세라믹 기판(14), 표면 금속판(15) 및, 이면 금속판(16))의 선 열팽창 계수의 상위에 기인하여, 열응력이 발생한다. 그러나, 본 실시 형태에 따른 반도체 모듈(10)에서는, 이면 금속판(16)에 형성된 오목부(18)로 된 비접합 영역에 의해 접합 영역의 열응력이 분산 및 완화된다. 즉, 오목부(18)로 된 비접합 영역은, 접합 영역의 열응력을 완화하는 열응력 완화부로서 기능한다. 이 결과, 크랙 및 뒤틀림의 발생이 방지되어, 방열 성능이 장기간에 걸쳐 유지될 수 있다.
도 4는, 이면 금속판(16)에 오목부(18)(비접합 영역)가 형성된 경우의 열 저항치(℃/W)와 접합률(%)의 관계를 나타내고 있다. 이 관계는 시험 결과에 기초하여 구해진 것이다.
도 4에 도시된 것처럼, 열 저항치와 접합률은, 접합률을 낮추면 열 저항치가 상승하여 전열 특성이 저하하고, 접합률을 올리면 열 저항치가 하강하여 전열 특성이 향상하는 관계를 갖는다. 반도체 모듈(10)에서는, 방열 성능을 향상 시킬 필요가 있지만, 열응력을 완화시킬 필요도 있다. 방열 성능을 우선시하기 위해서는, 도 4에 도시된 것처럼, 접합률을 100%에 가깝게 하는 것이 가장 좋다. 하지만, 이 경우에는 열응력을 완화할 수 없게 된다. 한편, 열응력의 완화를 우선시하기 위해 서는, 접합률을 낮추는 것(즉, 비접합 영역을 증가시키는 것)이 가장 좋다. 하지만, 이 경우에는, 도 4에 도시된 것처럼, 열 저항치가 상승하여 방열 성능이 저하하게 된다.
따라서, 이들 관계를 기초로 접합률을 변경하여 시험을 수행하였으며, 방열 성능의 향상과 열응력의 완화의 관점으로부터 가장 양호한 결과가 얻어지는 접합률의 범위는, 도 4에 도시된 바와 같이, 65%∼85%의 범위인 것을 도출하였다. 접합률의 하한치는 열 저항치에 큰 변동이 보이지 않게 되는 하측 영역 경계인 접합률 65%로 설정된다. 접합률 65% 미만의 범위에서는, 열 저항치가 크게 변동하여 방열 성능에 악영향을 미칠 수도 있다. 접합률의 상한치는 열팽창과 열수축을 반복한 때에 열응력이 완화되어 크랙이나 뒤틀림의 발생이 방지되는 상측 영역 경계인 접합률 85%로 설정된다. 접합률을 65%로 조정하기 위해서는, 예를 들어 27mm×27mm의 이면 금속판(16)의 접합면(16b)에, 직경 3mm의 오목부(18)가 36개 형성될 수 있다.
전술한 바와 같이, 접합률의 범위는 하한치 65%로 한 때에 가장 양호한 결과를 얻을 수 있다. 그러나, 세라믹 기판(14)을 구성하는 질화 알루미늄의 열전도도(170W/m·K)와 이면 금속판(16)을 구성하는 순수 알루미늄의 열전도도(220W/m·K)를 고려한 경우에는, 75%∼85%의 접합률의 범위가, 열저항의 영향이 더욱 감소 되어 더욱 바람직하다. 구체적으로, 반도체 소자(12)로부터 발생된 열은, 표면 금속판(15)을 통하여 세라믹 기판(14)에 전달되지만, 순수 알루미늄에 비해 질화 알루미늄의 열전도도가 작아, 세라믹 기판(14)으로부터 이면 금속판(16)으로는 열이 전달되기 어렵다. 또한, 이면 금속판(16)에 오목부(18)(비접합 영역)를 형성하는 것은, 열전도를 어렵게 한다. 따라서, 이면 금속판(16)과 세라믹 기판(14)의 열전도도가 대략 동일한 경우에는, 이면 금속판(16)으로부터 히트 싱크(13)로의 열전도가 더 이상 저하하지 않는다. 열전도도를 대략 동일하게 하기 위해, 히트 싱크(13)와 이면 금속판(16) 사이의 접합률의 하한치를 75%로 설정하는 것이 더욱 바람직하다.
도 5a 내지 도 5c는, 이면 금속판(16)에 형성하는 오목부(18)의 다른 실시 형태를 나타내고 있다. 즉, 오목부(18)는, 히트 싱크(13)와 이면 금속판(16) 사이의 접합률이 65%∼85%의 범위(바람직하게는 75%∼85%의 범위)이기만 하면, 그 크기(개구 면적) 및 배치는 변경될 수 있다. 도 5a 내지 도 5c는, 오목부(18)의 크기 및 개수를 도 3의 실시 형태의 오목부(18)와 동일하게 하면서, 오목부(18)의 배치를 변경한 예를 나타내고 있다.
도 5a는 이면 금속판(16)의 접합면(16b)에, 36개의 오목부(18)가 6행×6열의 매트릭스 형상으로 배치된 예를 나타낸다. 이 경우, 오목부(18)는 접합면(16b)의 전체에 걸쳐 배치된다. 도 5b는 이면 금속판(16)의 접합면(16b)에 36개의 오목부(18)가 이면 금속판(16)의 중심을 원의 중심으로 하는 동심원 형상으로 배치된 예를 나타낸다. 도 5c는 이면 금속판(16)의 접합면(16b)에, 36개의 오목부(18)가 다른 방법으로 지그재그로 배치된 예를 나타낸다. 이들 오목부(18)는, 도 3의 실시 형태의 오목부(18)와 마찬가지로, 이면 금속판(16)을 복수의 평면 영역으로 분할한 때, 그들 분할 영역에 있어서의 접합 영역의 면적이 서로 같도록 배치된다.
따라서, 본 실시 형태는 다음의 효과를 갖는다.
이면 금속판(16)에 오목부(18)로 구성되는 비접합 영역이 형성된다. 따라서, 세라믹 기판(14), 이면 금속판(16) 및, 히트 싱크(13) 사이의 선 열팽창 계수의 상위에 기인하여 열응력이 발생한 경우에도, 비접합 영역에 의해 열응력이 감소되어, 그 결과로서 열응력이 완화된다. 따라서, 크랙 및 뒤틀림의 발생이 방지되어 방열 성능이 유지될 수 있다.
오목부(18)를 이면 금속판(16)에 직접 형성하고 있기 때문에, 접합층으로서 기능하는 이면 금속판과는 별도로, 오목부(18)를 포함하는 부가적인 금속판이나 완충재를 세라믹 기판(14)과 히트 싱크(13)의 사이에 개재시킬 필요가 없다. 따라서, 반도체 모듈(10)의 부품 점수의 증대를 회피할 수 있다. 이로 인해, 반도체 모듈(10)의 제조 비용 증대를 억제할 수 있다.
이면 금속판(16)에는, 당해 이면 금속판(16)의 접합 영역의 면적이 접합면(16b)의 전체 면적에 대해 65%∼85%의 범위가 되도록 오목부(18)가 형성된다. 따라서, 열응력의 완화와 방열 성능 양쪽의 밸런스가 양호하게 되어, 열응력을 적절하게 완화하면서 우수한 방열 성능을 얻을 수 있다.
또한, 이면 금속판(16)의 접합 영역의 면적이 접합면(16b)의 전체 면적에 대해 75%∼85%의 범위(상기 실시 형태에서는 84.5%)가 되도록 오목부(18)가 형성된다. 즉, 세라믹 기판(14)의 재료인 질화 알루미늄과 이면 금속판(16)의 재료인 순수 알루미늄의 열전도도를 고려하여, 접합 영역의 면적의 범위가 설정된다. 따라서, 열저항을 보다 작게 할 수 있어, 방열 성능을 향상시킬 수 있다.
각 오목부(18)의 직경은 반도체 소자(12)와 오목부(18) 사이의 거리의 2배 이하로 설정된다. 즉, 반도체 소자(12)에서 발생되는 열의 전열 상태를 고려하여 각 오목부(18)의 직경이 설정된다. 따라서, 방열 성능을 향상시킬 수 있다.
오목부(18)는 원형의 구멍이다. 따라서, 에칭 가공을 통해 이면 금속판(16)에 오목부(18)를 형성하는 경우, 에칭 패턴을 만들기가 쉬워, 반도체 모듈(10)의 제조 비용 증대를 억제할 수 있다.
오목부(18)는, 이면 금속판(16)을 평면 영역으로 등분할한 경우에, 모든 분할 영역에 있어서도 접합 영역의 면적이 같도록 형성된다. 따라서, 오목부(18)를 이면 금속판(16) 전체에 걸쳐 형성할 수 있어, 열응력을 적절하게 완화할 수 있다. 또한, 도 3의 실시 형태에서는, 이면 금속판(16)의 주연 부위에 집중하도록 오목부(18)가 배치되기 때문에, 열응력을 적절하게 완화할 수 있다.
또한, 상기 실시 형태는 이하와 같이 변경해도 좋다.
도 6a 및 도 6b에 도시된 것처럼, 비접합 영역은 복수의 홈을 포함하는 홈부(19)로 형성될 수 있다. 도 6a의 홈부(19)는, 이면 금속판(16)의 종횡 방향으로 직선적으로 연장하는 격자 형상의 홈(저면을 가짐)을 포함한다. 도 6b의 홈부(19)는 이면 금속판(16)의 대각선 방향으로 직선적으로 연장하는 격자 형상의 홈을 포함한다. 홈부(19)의 폭은, 도 3 및 도 5의 실시 형태와 마찬가지로, 반도체 소자(12)의 발열면과 홈부(19) 사이의 거리의 2배 이하로 하는 것이 바람직하다. 홈부(19)는 에칭 가공에 의해 형성된다. 홈부(19)는, 도 3 및 도 5의 실시 형태와 마찬가지로, 이면 금속판(16)을 복수의 평면 영역으로 분할한 때, 그들 분할 영역 에 있어서의 접합 영역의 면적이 서로 같도록 형성된다.
도 7a 및 도 7b에 도시된 것처럼, 비접합 영역은 복수의 홈을 포함하는 홈부(20)로 형성될 수도 있다. 도 7a의 홈부(20)는, 이면 금속판(16)의 횡방향으로 파형(wave form)으로 연장하는 홈(저면을 가짐)을 포함한다. 도 7b의 홈부(20)는 이면 금속판(16)의 종방향으로 파형으로 연장하는 홈을 포함한다. 홈부(20)를 형성하는 각 홈의 폭은, 도 3 및 도 5의 실시 형태와 마찬가지로, 반도체 소자(12)의 발열면과 홈부(20) 사이의 거리의 2배 이하로 하는 것이 바람직하다. 홈부(20)는 에칭 가공에 의해 형성된다. 홈부(20)는, 도 3 및 도 5의 실시 형태와 마찬가지로, 이면 금속판(16)을 복수의 평면 영역으로 분할한 때, 그들 분할 영역에 있어서의 접합 영역의 면적이 서로 같도록 형성된다.
도 8에 도시된 것처럼, 비접합 영역은 복수의 홈을 포함하는 홈부(21)로 형성될 수도 있다. 도 8의 홈부(21)는, 동심원으로 이루어진 2개의 원형의 홈(저면을 가짐)을 포함한다. 홈부(21)를 구성하는 각 홈의 폭은, 도 3 및 도 5의 실시 형태와 마찬가지로, 반도체 소자(12)의 발열면과 홈부(21) 사이의 거리의 2배 이하로 하는 것이 바람직하다. 홈부(21)는, 에칭 가공에 의해 형성된다. 홈부(21)는, 도 3 및 도 5의 실시 형태와 마찬가지로, 이면 금속판(16)을 복수의 평면 영역으로 분할한 때, 그들 분할 영역에 있어서의 접합 영역의 면적이 서로 같도록 형성된다.
도 3 및, 도 5 내지 도 8에 있어서, 오목부(18) 및 홈부(19 내지 21)의 크기(직경 또는 폭)는 변경될 수 있다. 또한, 오목부(18)의 개수 및 홈부(19 내지 21)의 개수는 변경될 수 있다. 이들을 변경할 때는, 이면 금속판(16)의 접합률이 65%∼85%(바람직하게는 75%∼85%)의 범위이어야 한다.
도 3 및 도 5에 도시된 오목부(18)는, 이면 금속판(16)을 관통하는 관통 구멍일 수도 있다. 또한, 도 6 내지 도 8에 도시된 홈부(19 내지 21)는 이면 금속판(16)을 관통하는, 저면이 없는 관통홈일 수도 있다. 홈부(19 내지 21)가 관통홈인 경우에는, 이면 금속판(16)의 가장자리에 연결부를 형성하여, 이면 금속판(16)이 분리되지 않도록 한다. 또한, 오목부(18)를 관통 구멍으로 하는 경우나 홈부(19 내지 21)를 관통홈으로 하는 경우에는, 도 9a에 도시된 것처럼, 접합면(16a)측에 있는, 이면 금속판(16)의 접합면(16b)으로부터 가장 깊은 부분(22)을 필렛 형상으로 형성할 수도 있다. 이 부분은, 이면 금속판(16)의 접합면(16a)측의 개구 부분이 된다. 이 구성에 의하면, 세라믹 기판(14)과 이면 금속판(16)의 접합에 있어서, 구멍 또는 홈의 개구의 에지 부분이 각진(angular) 형상으로 형성되어 있는 경우에 비해, 이면 금속판(16)을 분리시키는 것을 어렵게 할 수 있다. 따라서, 방열 성능을 향상시킬 수 있다.
오목부(18)와 홈부(19 내지 21)가 비관통인 경우에, 도 9b에 도시된 것처럼, 오목부(18) 및 홈부(19 내지 21)의 가장 깊은 부분(22)이 필렛 형상일 수 있다. 이 경우에는, 오목부(18) 및 홈부(19 내지 21)의 가장 깊은 부분(22)의 에지 부분이 각진 형상인 형성하는 경우에 비해, 크랙의 발생을 방지할 수 있다.
도 3 및 도 5에 도시된 오목부(18)는, 원형 대신에, 삼각형, 육각형, 다이아몬드 형상, 별 형상을 포함하는 임의의 형상으로 변경될 수도 있다.
오목부(18) 및 홈부(19 내지 21)의 직경 및 폭은 불균일할 수 있다. 예를 들어, 도 3에 있어서, 직경 2mm의 오목부(18)와 직경 3mm의 오목부(18)를 혼재시킬 수도 있다.
도 3 및, 도 6 내지 도 8에 도시된 오목부(18) 및 홈부(19 내지 21)의 배치는 변경될 수도 있다. 예를 들어, 도 3에 있어서 오목부(18)는, 반도체 소자(12)의 가장자리에 배치되어, 반도체 소자(12)의 바로 아래에 배치되지 않도록 할 수도 있다. 이 경우, 반도체 소자(12)의 바로 아래에 대응하는 이면 금속판(16)의 부위가 히트 싱크(13)에 대하는 접합면이 되기 때문에, 반도체 소자(12)의 열을 효율좋게 방열시킬 수 있다.
회로 기판(11)을 형성하는 세라믹 기판(14), 표면 금속판(15) 및, 이면 금속판(16)의 두께는 변경될 수도 있다. 예를 들어, 세라믹 기판(14)의 두께를 0.1mm∼1.1mm의 범위로 변경할 수 있다. 또한, 세라믹 기판(14)의 두께를 표면 금속판(15) 또는 이면 금속판(16)의 두께 이상으로 설정하면, 열 사이클 때문에 금속판들의 분리가 어렵게 된다. 상술의 실시 형태에서는, 0.635mm 의 두께를 갖는 세라믹 기판(14)에 대해 1.1mm의 이면 금속판(16)이 채용된다. 이면 금속판(16)에는 오목부(18)가 0.5mm의 깊이로 형성됨으로써, 상기 오목부(18)의 바로 아래 두께가 0.6mm (1.1mm - 0.5mm)로 되고, 이것은 세라믹 기판(14)의 두께보다도 작다. 또한, 표면 금속판(15) 및 이면 금속판(16)의 두께는, 0.1mm∼1.1mm의 범위 내에서 변경될 수도 있다. 표면 금속판(15)은 판 두께를 두껍게 하는 것이 통전량을 많게 할 수 있어 바람직하다. 특히, 그 판(15)의 두께를 0.6mm∼1.1mm로 설정하는 것이 바람직하다. 세라믹 기판(14)을 사이에 두고 배치되는 표면 금속판(15) 및 이면 금속판(16)은, 열에 의한 휨 등의 영향을 고려하여, 동일한 두께로 설정하는 것이 바람직하다. 따라서, 표면 금속판(15)의 두께를 0.6mm∼1.1mm로 설정하는 경우에는, 마찬가지로 이면 금속판(16)을 0.6mm∼1.1mm로 설정하는 것이 바람직하다. 상술한 실시 형태에 있어서는, 표면 금속판(15)의 두께와 이면 금속판(16)의 두께가 다르지만, 표면 금속판(15)의 두께와 이면 금속판(16)의 두께는 동일할 수도 있다.
이면 금속판(16)을 2층 구조로 할 수도 있다. 구체적으로, 이면 금속판(16)은, 세라믹 기판(14)에 접합되는 금속판과, 당해 금속판과 히트 싱크(13)의 사이에 삽입되는, 오목부(18)를 구비한 금속판(예를 들어, 펀칭 메탈(punched metal)으로 형성될 수도 있다.
표면 금속판(15) 및 이면 금속판(16)은 순수 알루미늄 대신에 알루미늄 합금으로 제조될 수도 있다. 예를 들어, 0.2 질량% 내지 0.8 질량%의 Si, 0.3 질량% 내지 1 질량%의 Mg, 0.5 질량% 이하의 Fe, 0.5 질량% 이하의 Cu를 포함하고, 또한, 0.1 질량% 이하의 Ti 및 0.1 질량% 이하의 B 중 적어도 1종을 함유하고, 잔부 Al 및 불가피 불순물을 포함하는 Al-Mg-Si계 합금을 이용할 수도 있다. 필요한 전열 특성을 확보할 수 있다면, 3000계 알루미늄 합금 등을 이용할 수도 있다.
표면 금속판과 이면 금속판은 세라믹 기판에 대해 직접 접합되지 않아도 좋다.

Claims (9)

  1. 반도체 소자가 탑재되는 표면(front surface) 및, 상기 표면과는 반대측의 이면(rear surface)을 갖는 세라믹 기판과,
    상기 표면에 접합된 표면 금속판과,
    상기 이면에 접합된 이면 금속판과,
    상기 이면 금속판에 접합된 방열 장치를 포함하는 반도체 모듈에 있어서,
    상기 세라믹 기판은 질화 알루미늄을 포함하는 한편, 상기 표면 금속판 및 상기 이면 금속판은 알루미늄을 포함하고,
    상기 이면 금속판은 상기 방열 장치에 대면하는 접합면을 갖고, 상기 접합면은 접합 영역 및 비(非)접합 영역을 포함하며, 상기 접합 영역의 면적이, 상기 접합면의 전체 면적에 대해 65%∼85%의 범위인 것을 특징으로 하는 반도체 모듈.
  2. 제1항에 있어서,
    상기 접합 영역의 면적이 상기 접합면의 전체 면적에 대해 75%∼85%의 범위인 반도체 모듈.
  3. 제1항 또는 제2항에 있어서,
    상기 비접합 영역은 상기 접합면에 형성되는 구멍 또는 홈을 포함하는 반도체 모듈.
  4. 제3항에 있어서,
    상기 반도체 소자가 상기 표면 금속판에 접합되는 경우, 상기 구멍의 직경 또는 상기 홈의 폭이 상기 반도체 소자와, 상기 구멍 또는 상기 홈 사이의 거리의 2배 이하로 설정되는 반도체 모듈.
  5. 제3항 또는 제4항에 있어서,
    상기 접합면에서 상기 구멍 또는 상기 홈의 가장 깊은 부분은 필렛(fillet) 형상인 반도체 모듈.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 비접합 영역은 상기 이면 금속판에 에칭 가공을 행함으로써 형성되는 반도체 모듈.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 비접합 영역은, 상기 이면 금속판을 평면 영역으로 등분할한 경우에, 모든 분할 영역에 있어서 상기 접합 영역의 면적이 같도록 형성되는 반도체 모듈.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서,
    상기 표면 금속판 및 상기 이면 금속판은 순수 알루미늄으로 제조되는 반도 체 모듈.
  9. 제1항 내지 제8항 중 어느 한 항에 있어서,
    상기 세라믹 기판의 두께는 0.1mm 내지 1.1mm 이고, 상기 표면 금속판의 두께는 0.1mm 내지 1.1mm 이며, 상기 이면 금속판의 두께는 0.1mm 내지 1.1mm 인 반도체 모듈.
KR1020087016184A 2005-12-20 2006-12-11 반도체 모듈 KR100993499B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005366975A JP4759384B2 (ja) 2005-12-20 2005-12-20 半導体モジュール
JPJP-P-2005-00366975 2005-12-20

Publications (2)

Publication Number Publication Date
KR20080077251A true KR20080077251A (ko) 2008-08-21
KR100993499B1 KR100993499B1 (ko) 2010-11-10

Family

ID=38188481

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087016184A KR100993499B1 (ko) 2005-12-20 2006-12-11 반도체 모듈

Country Status (6)

Country Link
US (1) US7923833B2 (ko)
EP (1) EP1970955B1 (ko)
JP (1) JP4759384B2 (ko)
KR (1) KR100993499B1 (ko)
CN (1) CN101341592B (ko)
WO (1) WO2007072700A1 (ko)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4867793B2 (ja) * 2007-05-25 2012-02-01 株式会社豊田自動織機 半導体装置
US8472193B2 (en) * 2008-07-04 2013-06-25 Kabushiki Kaisha Toyota Jidoshokki Semiconductor device
JP5114323B2 (ja) * 2008-07-04 2013-01-09 株式会社豊田自動織機 半導体装置
EP2178117A1 (en) * 2008-10-17 2010-04-21 Abb Research Ltd. Power semiconductor module with double side cooling
US20120069524A1 (en) * 2009-05-27 2012-03-22 Schulz-Harder Juergen Cooled electric unit
JP5671351B2 (ja) * 2011-01-12 2015-02-18 昭和電工株式会社 電子素子搭載用基板の製造方法
JP5772088B2 (ja) * 2011-03-10 2015-09-02 三菱マテリアル株式会社 パワーモジュール用基板の製造方法及びパワーモジュール用基板
JP5349572B2 (ja) * 2011-04-18 2013-11-20 株式会社豊田自動織機 放熱装置及び放熱装置の製造方法
JP5856750B2 (ja) * 2011-04-19 2016-02-10 昭和電工株式会社 放熱装置
JP2013026279A (ja) * 2011-07-15 2013-02-04 Showa Denko Kk 絶縁積層材、パワーモジュール用ベースおよびパワーモジュール
US20150129189A1 (en) * 2012-02-09 2015-05-14 Nokia Solutions And Networks Oy Method and Apparatus for Reducing the Mechanical Stress when Mounting Assemblies with Thermal Pads
JP5548722B2 (ja) 2012-03-30 2014-07-16 三菱マテリアル株式会社 ヒートシンク付パワーモジュール用基板、及び、ヒートシンク付パワーモジュール用基板の製造方法
JP6189015B2 (ja) * 2012-04-19 2017-08-30 昭和電工株式会社 放熱装置および放熱装置の製造方法
US20150123663A1 (en) * 2012-04-23 2015-05-07 Koninklijke Philips N.V. Integrated electronics module with cooling structure
TWI589382B (zh) 2012-09-21 2017-07-01 三菱綜合材料股份有限公司 鋁構件與銅構件之接合構造
KR102146589B1 (ko) * 2012-10-16 2020-08-20 미쓰비시 마테리알 가부시키가이샤 히트싱크가 부착된 파워 모듈용 기판, 히트싱크가 부착된 파워 모듈, 및 히트싱크가 부착된 파워 모듈용 기판의 제조 방법
US8872328B2 (en) 2012-12-19 2014-10-28 General Electric Company Integrated power module package
JP6090529B2 (ja) * 2014-03-20 2017-03-08 富士電機株式会社 半導体装置及び半導体装置の製造方法
WO2015163453A1 (ja) * 2014-04-25 2015-10-29 三菱マテリアル株式会社 パワーモジュール用基板ユニット及びパワーモジュール
JP6278516B2 (ja) * 2014-05-28 2018-02-14 Ｎｇｋエレクトロデバイス株式会社 パワーモジュール用基板
JP6398405B2 (ja) * 2014-07-15 2018-10-03 富士電機株式会社 半導体装置及び半導体装置の製造方法
JP6341822B2 (ja) * 2014-09-26 2018-06-13 三菱電機株式会社 半導体装置
US10522730B2 (en) * 2016-03-18 2019-12-31 Rohm Co., Ltd. LED lighting apparatus
CN109156080B (zh) * 2016-05-16 2021-10-08 株式会社村田制作所 陶瓷电子部件
WO2018146816A1 (ja) * 2017-02-13 2018-08-16 新電元工業株式会社 電子機器
EP4401128A3 (en) 2017-03-23 2024-10-02 Kabushiki Kaisha Toshiba Ceramic metal circuit board and semiconductor device using same
US10276472B2 (en) * 2017-04-01 2019-04-30 Ixys, Llc Heat transfer plate having small cavities for taking up a thermal transfer material
JP2018182198A (ja) * 2017-04-19 2018-11-15 株式会社東芝 半導体装置
US11177192B2 (en) * 2018-09-27 2021-11-16 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device including heat dissipation structure and fabricating method of the same
CN109801887B (zh) * 2019-03-19 2023-10-31 江苏唯益换热器有限公司 分形微通道换热器
CN210959284U (zh) * 2019-12-06 2020-07-07 阳光电源股份有限公司 散热器及电气设备
US11862718B2 (en) * 2020-10-12 2024-01-02 Bae Systems Information And Electronic Systems Integration Inc. III-nitride thermal management based on aluminum nitride substrates
DE102020214040A1 (de) 2020-11-09 2021-12-02 Vitesco Technologies Germany Gmbh Schaltungsträger für eine elektrische Schaltung, leistungselektrische Schaltung mit einem Schaltungsträger
TWI758095B (zh) * 2021-02-09 2022-03-11 潘宇翔 適用於一電子元件的散熱結構及散熱模組
DE102021201270A1 (de) 2021-02-10 2022-08-11 Vitesco Technologies GmbH Elektronische Baugruppe mit zumindest einem ersten elektronischen Bauteil und einem zweiten elektronischen Bauteil
JP7558860B2 (ja) 2021-03-23 2024-10-01 Ｄｏｗａメタルテック株式会社 アルミニウム－セラミックス接合基板およびその製造方法
DE102021122633A1 (de) 2021-09-01 2023-03-02 Semikron Elektronik Gmbh & Co. Kg Substrat für eine leistungselektronische Schaltung und Herstellungsverfahren hierfür
KR20230126878A (ko) * 2022-02-24 2023-08-31 주식회사 아모그린텍 세라믹 기판 유닛 및 그 제조방법
WO2024132156A1 (en) * 2022-12-22 2024-06-27 Dynex Semiconductor Limited A design for enhancing the long term reliability of a large joining area in a power semiconductor module

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4318241C2 (de) * 1993-06-02 1995-06-29 Schulz Harder Juergen Metallbeschichtetes Substrat mit verbesserter Widerstandsfähigkeit gegen Temperaturwechselbeanspruchung
JPH0786703A (ja) * 1993-09-10 1995-03-31 Toshiba Corp セラミックス回路基板
CN1107978A (zh) * 1994-03-04 1995-09-06 谭家岱 声波共振腔的调谐装置
JP3192911B2 (ja) * 1995-03-30 2001-07-30 株式会社東芝 セラミックス回路基板
JP4969738B2 (ja) * 2001-06-28 2012-07-04 株式会社東芝 セラミックス回路基板およびそれを用いた半導体モジュール
JP2004207587A (ja) * 2002-12-26 2004-07-22 Dowa Mining Co Ltd 金属−セラミックス接合基板およびその製造方法
DE10337640A1 (de) * 2003-08-16 2005-03-17 Semikron Elektronik Gmbh Leistungshalbleitermodul mit verbessertem thermischen Kontakt

Also Published As

Publication number Publication date
US7923833B2 (en) 2011-04-12
JP2007173405A (ja) 2007-07-05
JP4759384B2 (ja) 2011-08-31
CN101341592A (zh) 2009-01-07
EP1970955A1 (en) 2008-09-17
US20090174063A1 (en) 2009-07-09
EP1970955A4 (en) 2010-08-18
EP1970955B1 (en) 2012-02-22
WO2007072700A1 (ja) 2007-06-28
CN101341592B (zh) 2010-11-10
KR100993499B1 (ko) 2010-11-10

Similar Documents

Publication Publication Date Title
KR100993499B1 (ko) 반도체 모듈
JP4867793B2 (ja) 半導体装置
JP4621531B2 (ja) 放熱装置
US20080290499A1 (en) Semiconductor device
WO2006118031A1 (ja) 絶縁回路基板及びパワーモジュール用基板
JPH07161883A (ja) ヒートシンク
JP2010219524A (ja) ミリチャネル基材、並びにミリチャネル基材を用いた冷却デバイス及び装置を製造する方法
JP4600220B2 (ja) 冷却器及びパワーモジュール
EP1995773A2 (en) Semiconductor device with stress relaxation members
WO2016158020A1 (ja) 半導体モジュール
JP2004153075A (ja) パワーモジュール用基板及びパワーモジュール
JP5987634B2 (ja) パワー半導体モジュール
JP2019134018A (ja) 半導体装置
JP7070661B2 (ja) 半導体装置
JP2008124187A6 (ja) パワーモジュール用ベース
JP2008124187A (ja) パワーモジュール用ベース
JP6316219B2 (ja) パワー半導体モジュール
JP3912255B2 (ja) パワーモジュール用基板及びパワーモジュール
JP3960192B2 (ja) 放熱体
JP4992302B2 (ja) パワー半導体モジュール
JP4786302B2 (ja) パワーモジュール用ベースの製造方法
JP3434552B2 (ja) ヒートシンク
JP3975910B2 (ja) 放熱体
JP3933031B2 (ja) 放熱体
RU2757055C1 (ru) Двумерная матрица лазерных диодов и способ её сборки

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131022

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee