KR20080074126A

KR20080074126A - 비접촉 ｉｃ 카드

Info

Publication number: KR20080074126A
Application number: KR1020087011457A
Authority: KR
Inventors: 미노루 후지타; 하루히코 오사와; 하지메 쯔시오; 아키코 나구모
Original assignee: 교도 인사쯔 가부시키가이샤
Priority date: 2005-11-16
Filing date: 2006-11-14
Publication date: 2008-08-12
Also published as: US7931203B2; WO2007058179A1; TW200741553A; EP1959377A1; US20090250521A1; EP1959377A4

Abstract

본 발명은 IC 카드 내에 매설되는 IC 칩에 대한 정전기 파괴를 방지한 비접촉 IC 카드를 제공하는 것을 과제로 한다.

또한, 본 발명은 카드 기재 상에, 적어도 자기 기록층과, 금속 반사층과, 홀로그램층이 순차 적층되고, 카드 기재 중에 안테나와, 이 안테나와 접속된 IC 칩이 매설되어 되는 비접촉 IC 카드로서, 금속 반사층은 도전율이 28.9×10⁶/Ωm보다도 낮은 재질, 또는 표면저항률이 7.02(Ω/□) 이상인 박막으로 구성되는 것을 특징으로 한다.

Description

비접촉 ＩＣ 카드{Noncontact IC card}

본 발명은 비접촉 IC 카드에 관한 것으로, 특히 카드 기재의 적어도 한쪽 면에 자기 기록층과, 금속 반사층과, 홀로그램층이 설치되고, 또한 카드 기재의 내부에 IC 칩과 통신용 안테나가 내장되어, 비접촉으로 데이터의 송수신이 가능한 비접촉 IC 카드에 관한 것이다.

최근에 카드기술의 발달에 따라, 다양한 통신 시스템에 사용되고 있는 정보 기록매체로서, 광범위한 용도에 적용 가능한 IC 카드가 있다. 이 IC 카드에는, 전용장치에 접촉시킴으로써 정보의 기입처리, 및 판독처리가 가능한 접촉형 IC 카드와, 전용장치에 접근시키는 것만으로 정보의 기입처리, 및 판독처리가 가능한 비접촉형 IC 카드가 있다.

이들의 IC 카드는 자기 기록층을 갖는 자기카드와 비교하여, 보안성이 높고, 또한 카드 자체에 기입할 수 있는 정보량이 많아, 한장의 카드만으로 다방면에 사용할 수 있는 측면에서 산업상에 있어서의 보급도는 증가일로를 걷고 있다.

그 중에서도 특히, 비접촉형 IC 카드는 정보의 기입처리, 또는 판독처리를 행할 때, IC 카드 자체를 전용장치에 삽입할 필요가 없고, 카드 자체의 취급이 편리한 측면도 있어, 산업상 급속하게 보급되고 있다.

또한, 자기 스트라이프 등의 자기 기록층을 갖는 IC 카드도 있어, 종래의 자기 기록층을 이용한 통신 시스템과, IC 칩을 이용한 통신시스템을 한장의 카드만으로 이용하는 것이 가능한 구조를 구성하고 있다.

또한, 본 발명보다 앞서 출원된 기술문헌으로서, 자기 기록층에 대해 홀로그램 가공을 실시하여, 홀로그램에 의한 시각효과를 나타내면서, 또한 자기 기록층을 이용한 기능적 정보처리를 가능하게 한 자기 스트라이프 부착 플라스틱 카드가 개시된 문헌이 있다(예를 들면, 특허문헌 1 참조).

이 상기 특허문헌 1에 개시된 자기 스트라이프 부착 플라스틱 카드와 같이, 홀로그램에 의한 시각효과를 나타내면서, 또한 기능적 정보처리를 가능하게 하기 위해, 홀로그램 가공을 실시한 자기 기록층을 비접촉 IC 카드에 적용하고자 하는 시도가 현재 행해지고 있다.

그러나, 홀로그램 가공을 실시한 자기 기록층을 적용한 비접촉 IC 카드에 대해, 『JIS X 6305-6:2001(ISO/IEC 10373-6:2001)』 또는 『JIS X 6305-7:2001(ISO/IEC 10373-7:2001)』로 규정되어 있는 정전기 시험을 행하여, 홀로그램 가공을 실시한 자기 기록층에 대해 정전기를 방전한 경우에는, 홀로그램 가공을 실시한 자기 기록층으로부터 비접촉 IC 카드 내에 매설되어 있는 안테나에 대해, 방전전류가 흘러들어가고, 그 방전전류가 최종적으로 안테나와 접속된 IC 칩으로 흘러들어가, IC 칩의 정전기 파괴가 발생하게 된다.

또한, 본 발명보다 앞서 출원된 기술문헌으로서, IC 모듈이 삽입된 비접촉 IC 카드의 적어도 한쪽 면에 절연성 금속광택 반사층을 갖는 투명/불투명형 가소성 감열기록층을 설치하고, 상기 절연성 금속광택 반사층은 주석의 섬상(島狀) 증착물에 의해 형성되며, 안테나 또는 코일의 범용성을 잃지 않고 투명/불투명형 가소성 감열기록층을 갖는 비접촉 IC 카드가 개시된 문헌이 있다(예를 들면, 특허문헌 2 참조).

또한, 반사성 박막층이, 적어도 일부에 설치된 홀로그램 또는 회절격자 패턴 중 어느 하나의 구조체를 적층상태로 IC 모듈에 설치한 IC 카드로서, 상기 반사성 박막층에는 섬상으로 배치되어 서로 절연상태에 있는 금속박막을 사용함으로써, IC 칩의 전기적 특성에 악영향을 미치지 않도록 하는 것을 가능하게 한 IC 카드가 개시된 문헌이 있다(예를 들면, 특허문헌 3 참조).

특허문헌 1: 일본국 특허 제3198183호 공보

특허문헌 2: 일본국 특허공개 평11-353442호 공보

특허문헌 3: 일본국 특허공개 평11-353447호 공보

발명의 개시

발명이 해결하고자 하는 과제

또한, 상기 특허문헌 2는 절연성 금속광택 반사층을 주석의 섬상 증착물에 의해 형성하고, 안테나 또는 코일의 범용성을 잃지 않고 투명/불투명형 가소성 감열기록층을 갖는 비접촉 IC 카드를 구성하고 있지만, 홀로그램 가공을 실시한 자기 기록층을 비접촉 IC 카드에 적용한 경우에 발생하는 IC 칩의 정전기 파괴에 대해서는 조금도 고려된 것은 아니다.

또한, 상기 특허문헌 3은 반사성 박막상에는 섬상으로 배치되어 서로 절연상태에 있는 금속박막을 사용함으로써, IC 칩의 전기적 특성에 악영향을 미치지 않도록 하고 있지만, 상기 특허문헌 2와 마찬가지로, 홀로그램 가공을 실시한 자기 기록층을 비접촉 IC 카드에 적용한 경우에 발생하는 IC 칩의 정전기 파괴에 대해서는 조금도 고려된 것은 아니다.

본 발명은 상기 사정을 감안하여 이루어진 것으로서, 카드 기재 상에 적어도 자기 기록층과, 금속 반사층과, 홀로그램층이 순차 적층되고, 카드 기재 중에 안테나와, 이 안테나와 접속된 IC 칩이 매설되어 되는 비접촉 IC 카드에 있어서, 그 비접촉 IC 카드 내에 매설되는 IC 칩에 대한 정전기 파괴를 방지한 비접촉 IC 카드를 제공하는 것을 목적으로 하는 것이다.

과제를 해결하기 위한 수단

이와 같은 목적을 달성하기 위해, 본 발명은 이하의 특징을 갖는다.

본 발명의 제1 비접촉 IC 카드는, 카드 기재 상에 적어도 자기 기록층과, 금속 반사층과, 홀로그램층이 순차 적층되고, 카드 기재 중에 안테나와, 이 안테나와 접속된 IC 칩이 매설되어 되는 비접촉 IC 카드로서, 금속 반사층은 도전율이 28.9×10⁶/Ωm보다도 낮은 재질로 되는 것을 특징으로 하는 것이다.

또한, 본 발명의 제1 비접촉 IC 카드에 있어서, 금속 반사층은 Sn, Ti, Cr, Fe, In, Ni, Co, Zn 중 하나 이상의 재질을 사용하여 구성하는 것이 가능하다. 또한, 금속 반사층은 Sn, Ti, Cr, In, Zn의 재질을 사용하여 구성하는 것이 바람직하고, 제조비용, 화학적 안정성 등을 고려한 경우에는 Cr을 사용하여 구성하는 것이 바람직하다. 또한, 은폐성을 고려한 경우에는 Sn, Cr을 사용하여 구성하는 것이 바람직하다. 이 때문에, 제1 비접촉 IC 카드에 있어서, 금속 반사층은 제조비용, 화학적 안정성, 은폐성 등을 겸비한 Cr을 사용하여 구성하는 것이 가장 바람직한 것이 된다.

또한, 본 발명의 제2 비접촉 IC 카드는, 카드 기재 상에 적어도 자기 기록층과, 금속 반사층과, 홀로그램층이 순차 적층되고, 카드 기재 중에 안테나와, 이 안테나와 접속된 IC 칩이 매설되어 되는 비접촉 IC 카드로서, 금속 반사층은 표면저항률이 7.02(Ω/□) 이상인 것을 특징으로 하는 것이다.

또한, 본 발명의 제2 비접촉 IC 카드에 있어서, 금속 반사층은 광반사성이나 은폐성이 있는 재질이라면 모든 재질을 사용하여 구성하는 것이 가능하다. 또한, 금속 반사층은 표면저항률이 7.02(Ω/□) 이상이 되도록 구성하는 것이면 모든 재질을 사용하여 구성하는 것이 가능하고, 예를 들면 Al, Zn, Co, Ni, In, Fe, Cr, Ti, Sn 중 하나 이상의 재질을 사용하여 구성하는 것이 가능해진다. 또한, 금속 반사층은 가공성, 제조비용 등을 고려한 경우에는 Al을 사용하여 구성하는 것이 바람직하다. 또한, 은폐성을 고려한 경우에는 Al, Sn, Cr을 사용하여 구성하는 것이 바람직하다. 이 때문에, 제2 비접촉 IC 카드에 있어서, 금속 반사층은 가공성, 제조비용, 은폐성 등을 겸비한 Al을 사용하여 구성하는 것이 가장 바람직한 것이 된다.

또한, 본 발명의 제1, 제2 비접촉 IC 카드에 있어서, 금속 반사층은 연속막으로 되는 것을 특징으로 하는 것이다.

또한, 본 발명의 제1, 제2 비접촉 IC 카드에 있어서, 자기 기록층과, 금속 반사층과, 홀로그램층은 일체화되어 되는 것을 특징으로 하는 것이다.

발명의 효과

본 발명의 비접촉 IC 카드는, 『JIS X 6305-6:2001(ISO/IEC 10373-6:2001)』 또는 『JIS X 6305-7:2001(ISO/IEC 10373-7:2001)』로 규정되어 있는 정전기 시험을 행하여, 금속 반사층에 대해 정전기를 방전한 경우에도, 금속 반사층으로부터 안테나에 대한 방전전류의 흘러들어감을 제한하는 것이 가능해진다. 이것에 의해, 비접촉 IC 카드 내에 매설되는 IC 칩에 대한 정전기 파괴를 방지하는 것이 가능해진다.

발명을 실시하기 위한 최선의 형태

먼저, 도 1, 도 2를 참조하면서 본 실시형태에 있어서의 비접촉 IC 카드의 특징에 대해서 설명한다.

본 실시형태에 있어서의 비접촉 IC 카드는 도 1에 나타내는 바와 같이, 카드 기재(1) 상에 홀로그램·자기 기록층(2)을 갖고, 카드 기재(1) 중에 안테나(12)와, 이 안테나(12)와 접속된 IC 칩(13)이 매설되어 되는 비접촉 IC 카드이다.

그리고, 홀로그램·자기 기록층(2)은 도 2에 나타내는 바와 같이, 적어도 자기 기록층(22)과, 금속 반사층(23)과, 홀로그램층(24)을 가지고 구성된다.

또한, 본 실시형태에 있어서의 금속 반사층(23)은 도전율이 28.9×10⁶/Ωm보다도 낮은 재질, 또는 표면저항률이 7.02(Ω/□) 이상인 박막으로 구성되는 것을 특징으로 한다.

이것에 의해, 본 실시형태에 있어서의 비접촉 IC 카드는, 『JIS X 6305-6:2001(ISO/IEC 10373-6:2001)』 또는 『JIS X 6305-7:2001(ISO/IEC 10373-7:2001)』로 규정되어 있는 정전기 시험을 행하여, 금속 반사층(23)에 대해 정전기를 방전한 경우에도, 금속 반사층(23)으로부터 안테나(12)에 대한 방전전류의 흘러들어감을 제한하는 것이 가능해져, IC 카드 내에 매설되는 IC 칩(13)에 대한 정전기 파괴를 방지하는 것이 가능해진다. 이하, 첨부도면을 참조하면서 본 실시형태에 있어서의 비접촉 IC 카드에 대해서 설명한다.

(제1 실시형태)

<비접촉 IC 카드의 구성>

먼저, 도 1을 참조하면서 본 실시형태에 있어서의 비접촉 IC 카드의 구성에 대해서 설명한다.

본 실시형태에 있어서의 비접촉 IC 카드는 도 1에 나타내는 바와 같이, 카드 기재(1)와 홀로그램·자기 기록층(2)을 가지고 구성된다. 또한, 본 실시형태에 있어서의 카드 기재(1) 중에는 도 1에 나타내는 바와 같이, 안테나(12)와 IC 칩(13)이 매설되어 있다. 또한, IC 칩(13)은 안테나(12)와 접속되어 카드 기재(1) 중에 매설되게 된다.

<카드 기재: 1의 구조>

이어서, 도 1을 참조하면서 본 실시형태에 있어서의 비접촉 IC 카드를 구성하는 카드 기재(1)의 구조에 대해서 설명한다.

본 실시형태에 있어서의 비접촉 IC 카드를 구성하는 카드 기재(1)는, 도 1에 나타내는 바와 같이, 안테나 기판(11) 상에 나선상의 안테나나 콘덴서 등의 안테나 패턴(12)을 형성하고, 이 형성된 안테나 패턴(12)과 IC 칩(13)이 접착제(14)를 매개로 전기적으로 접속되도록 IC 칩(13)을 안테나 기판(11)에 실장하고, IC 모듈(15)을 구성하여, 이 IC 모듈(15)을 덮도록 IC 모듈(15)의 상하면으로부터 라미네이트 기재가 되는 코어시트(16)와, 오버시트(17)로 협지(挾持)하여 적층함으로써 구성된다.

<카드 기재: 1을 구성하는 각 부의 설명>

다음으로, 카드 기재(1)를 구성하는 각 부에 대해서 설명한다.

<코어시트: 16>

코어시트(16)는 카드 기재(1)의 중심부분이 되는 기재로서, 카드 본체에 강도를 부여시키는 기재이다. 코어시트(16)에 적용 가능한 재질로서는, 일반용 폴리스티렌 수지, 내충격용 폴리스티렌 수지, 아크릴로니트릴스티렌 수지, ABS(아크릴로니트릴-부타디엔-스티렌 공중합체) 수지, 아크릴 수지, 폴리에틸렌 수지, 폴리프로필렌 수지, 폴리아미드 수지, 폴리아세탈 수지, PC(폴리카보네이트) 수지, 염화비닐 수지, 변성 PPO 수지, 폴리부틸렌테레프탈레이트 수지, 폴리페닐렌설파이드 수지 등의 열가소성 수지, 알로이계 수지, 유리섬유의 첨가에 의한 강화 수지 등의 종래부터 IC 카드 본체의 중심부분이 되는 카드 기재(1)에 적용 가능한 공지의 수지를 들 수 있다. 또한, 염화비닐, PET-G 등은 자기 융착을 행하는 특성을 갖는 측면에서, 라미네이트시 접착제나 접착제 시트가 불필요해지기 때문에, 염화비닐, PET-G 등을 코어시트(16)에 적용하는 것이 바람직하다.

<오버시트: 17>

오버시트(17)는 카드 기재(1)의 바깥쪽 부분을 구성하는 기재이다. 오버시트(17)에 적용 가능한 재질로서는, 전술한 코어시트(16)에 적용 가능한 수지를 들 수 있다.

<안테나 기판: 11>

안테나 기판(11)은 안테나 패턴(12)을 형성하는 절연성을 갖는 기재이다. 안테나 기판(11)에 적용 가능한 재질로서는, 예를 들면 폴리에스테르 수지, 폴리에틸렌 수지, 폴리프로필렌 수지, 폴리이미드 수지, PET, PEN, PET-G 등의 수지를 들 수 있다.

<안테나 패턴: 12의 재질>

안테나 패턴(12)을 형성하는 재질로서는, 구리, 알루미늄, 금, 은, 철, 주석, 니켈, 아연, 티탄, 텅스텐, 땜납, 합금 등이 적용 가능하다. 또한, 안테나 기판(11) 상에 안테나 패턴(12)을 형성하는 수법으로서는 에칭법이나 인쇄법(스크린 인쇄법, 오프셋 인쇄법)이 적용 가능하다. 또한, 권선법(卷線法)으로 안테나 기판(11) 상에 안테나 패턴(12)을 형성하는 것도 가능하다.

<접착제: 14>

접착제(14)는 안테나 기판(11)에 형성된 안테나 패턴(12)과 IC 칩(13) 등의 전자부품을 접속하기 위한 것으로서, 자외선 경화 수지, 습기경화성 수지, 열경화성 수지 등이 적용 가능하다. 또한, 안테나 패턴(12)과 IC 칩(13) 등의 전자부품을 접속하기 위해서는, 열경화성 에폭시 수지나 에폭시 수지에 대해, 수 ㎛ 정도의 미소(微小)한 도전성 입자를 분산시킨 이방성 도전성 접착제(ACP), ACP를 필름상으로 한 이방성 도전성 필름(ACF) 등의 접착제를 매개로 플립 칩 방법으로 행하는 것이 바람직하다. 또한, ACF는 니켈, 금속 코팅된 플라스틱 등의 도전입자, 또는 금속입자 그 자체를 에폭시 수지 등의 접착제 중에 분산한 접착제이다.

<홀로그램·자기 기록층: 2의 구조>

다음으로, 도 2를 참조하면서 본 실시형태의 비접촉 IC 카드를 구성하는 홀로그램·자기 기록층(2)의 구조에 대해서 설명한다.

홀로그램·자기 기록층(2)은 접착층(21)과, 자기 기록층(22)과, 금속 반사층(23)과, 홀로그램층(24)과, 보호층(25)을 가지고 구성되고, 이 홀로그램·자기 기록층(2)을, 이형층(26)을 매개로 지지층(27)에 적층함으로써 『전사 시트』를 구성하게 된다.

<접착층: 21>

접착층(21)은 홀로그램·자기 기록층(2)을 카드 기재(1) 상에 접착시키기 위한 층이다. 또한, 접착층(21)에 적용 가능한 재질로서는 히트실성이 양호한 염화비닐/초산비닐 공중합체 등의 합성 수지를 들 수 있다. 접착층(21)의 층 두께로서는 5 ㎛ 정도가 바람직하다.

<자기 기록층: 22>

자기 기록층(22)은 정보를 기록하는 것이 가능한 층으로서, 공지의 자기 도료를 사용하여 인쇄 또는 도포하여 형성된다. 또한, 자기 도료로서는, 예를 들면 부티랄 수지, 염화비닐/초산비닐 공중합체, 우레탄 수지, 폴리에스테르 수지, 셀룰로오스계 수지, 아크릴 수지, 스티렌/말레산 공중합 수지 등의 합성수지를 바인더 수지로 하고, 필요에 따라서 니트릴고무 등의 고무계 수지, 우레탄 엘라스토머를 첨가하며, 자성체로서는 γ-Fe₂O₃, Co 함유 Fe₂O₃, Fe₃O₄, 바륨 페라이트, 스트론튬 페라이트, Co·Ni·Fe·Cr의 단독 또는 합금, 희토류 Co 자성체 외, 계면활성제, 실란커플링제, 가소제, 왁스, 실리콘 오일, 카본 그 밖의 안료를 필요에 따라서 첨가하고, 쓰리 롤, 샌드밀, 볼밀 등에 의해 혼련하여 제작한 것을 적용하는 것이 가능하다. 또한, 자기 기록층(22)의 층 두께로서는 10~15 ㎛ 정도가 바람직하다.

<금속 반사층: 23>

금속 반사층(23)은 광을 반사키기기 위한 층이다. 또한, 본 실시형태의 금속 반사층(23)에 적용 가능한 재질로서는 Zn, Co, Ni, In, Fe, Cr, Ti, Sn, 또는 그들을 각종 혼합시킨 합금을 들 수 있다. 또한, 금속 반사층(23)을 형성하는 방법으로서는 진공증착법, 스퍼터링법, 반응성 스퍼터링법, 이온 플레이팅법, 전기 도금법 등이 적용 가능하다. 또한, 금속 반사층(23)의 층 두께로서는 30~100 ㎚ 정도가 바람직하고, 40~70 ㎚ 정도가 보다 바람직하다. 또한, 금속 반사층(23)은 빛의 반사성을 고려하여 연속막으로 구성되어 있는 것이 바람직하다.

<홀로그램층: 24>

홀로그램층(24)은 홀로그램 형성부(30)를 형성하기 위한 층이다. 또한, 홀로그램층(24)에 적용 가능한 재질로서는, 폴리염화비닐, 아크릴(예, MMA), 폴리스티렌, 폴리카보네이트 등의 열가소성 수지, 불포화 폴리에스테르, 멜라민, 에폭시, 폴리에스테르(메타)아크릴레이트, 우레탄(메타)아크릴레이트, 에폭시(메타)아크릴레이트, 폴리에테르(메타)아크릴레이트, 폴리올(메타)아크릴레이트, 멜라민(메타)아크릴레이트, 트리아진계 아크릴레이트 등의 열경화성 수지를 경화시킨 것, 또는 상기의 열가소성 수지와 열경화성 수지의 혼합물이 적용 가능하다. 홀로그램층(24)의 층 두께로서는 2.5 ㎛ 정도가 바람직하다.

<보호층: 25>

보호층(25)은 전술한 홀로그램층(24)을 보호하기 위한 층이다. 또한, 보호층(25)에 적용 가능한 재질로서는, 폴리메틸메타크릴레이트 수지와 다른 열가소성 수지, 예를 들면 염화비닐/초산비닐 공중합체 또는 니트로셀룰로오스 수지와의 혼합물, 또는 폴리메틸메타크릴레이트 수지와 폴리에틸렌 왁스의 혼합물 등을 들 수 있고, 또한 초산 셀룰로오스 수지와 열경화성 수지, 예를 들면 에폭시 수지, 페놀 수지, 열경화형 아크릴 수지, 또는 멜라민 수지의 혼합물을 들 수 있다. 보호층(25)의 층 두께로서는 1~2 ㎛ 정도가 바람직하다.

<이형층: 26>

이형층(26)은 전술한 홀로그램·자기 기록층(2)과 지지층(27)을 박리하기 위한 층이다. 또한, 이형층(26)에 적용 가능한 재질로서는 열가소성 아크릴 수지, 폴리에스테르 수지, 염화고무계 수지, 염화비닐-초산비닐 공중합 수지, 셀룰로오스계 수지, 염소화 폴리프로필렌 수지 또는 이들에 실리콘오일, 지방산 아미드, 스테아르산 아연을 첨가한 것이 적용 가능하다. 이형층(26)의 층 두께로서는 0.5 ㎛ 정도가 바람직하다.

<지지층: 27>

지지층(27)은 홀로그램·자기 기록층(2)을 지지하는 층이다. 또한, 지지층(27)에 적용 가능한 재질로서는 투명한 폴리에틸렌테레프탈레이트 필름, 폴리염화비닐, 폴리에스테르, 폴리카보네이트, 폴리메타크릴산메틸, 폴리스티렌 등의 합성수지, 천연수지, 종이, 합성지 등으로부터 단독으로 선택된 것, 또는 상기로부터 선택되어 조합된 복합체가 적용 가능하다. 또한, 지지층(27)으로서는 항장력, 내열성을 겸비한 폴리에스테르 필름을 적용하는 것이 바람직하다. 지지층(27)의 층 두께로서는 25 ㎛ 정도가 바람직하다.

또한, 전술한 도 2에 나타내는 홀로그램·자기 기록층(2)의 전사 시트의 형성방법으로서는, 예를 들면 지지층(27)에 대해 이형층(26), 보호층(25)을 순차 도포하고, 홀로그램층(24)을 형성하는 수지 조성물을 도포하여, 홀로그램 형성부(30)를 형성한다. 그리고, 금속 반사층(23)을 증착법에 의해 형성하고, 자기 기록층(22), 접착층(21)을 순차 도포하는 방법을 들 수 있다. 이것에 의해, 도 2에 나타내는 홀로그램·자기 기록층(2)의 전사 시트를 형성하는 것이 가능해진다. 또한, 전술한 형성방법은 일례로서 이 형성방법에 한정되는 것은 아니며, 도 2에 나타내는 홀로그램·자기 기록층(2)의 전사 시트를 형성할 수 있다면 모든 형성방법을 적용하는 것은 가능하다. 또한, 본 실시형태에 있어서의 홀로그램·자기 기록층(2)은 보호층(25)과, 홀로그램층(24)과, 금속 반사층(23)과, 자기 기록층(22)의 합계 층 두께가, 자기 기록에 지장이 없는 20 ㎛ 이하의 층 두께인 것이 바람직하다.

본 실시형태에 있어서의 비접촉 IC 카드는, 이 전술한 도 2에 나타내는 적어도 자기 기록층(22)과, 금속 반사층(23)과, 홀로그램층(24)이 일체화된 홀로그램·자기 기록층(2)을 카드 기재(1)에 첩착(貼着)함으로써, 홀로그램·자기 기록층(2)이 카드 기재(1)에 형성된 도 1에 나타내는 비접촉 IC 카드를 구성하는 것이 된다. 이것에 의해, 미려한 홀로그램을 형성하면서, 기계적인 정보처리를 행하는 것이 가능한 홀로그램·자기 기록층(2)을 비접촉 IC 카드의 카드 표면에 형성하는 것이 가능해진다.

또한, 일반적으로 비접촉 IC 카드의 안테나(12)가 리더·라이터의 안테나와 비교하여 작은 경우에는, 비접촉 IC 카드의 안테나(12)의 면적이 클수록, 리더·라이터의 안테나로부터 많은 에너지를 얻는 것이 가능해진다. 이 때문에, 비접촉 IC 카드의 통신거리를 길게 하거나, 또는 비접촉 카드의 IC 칩(13)의 소비전력을 크게 하는 경우에는, 비접촉 IC 카드 안테나(12)의 개구면적을 크게 설계할 필요가 있다.

이 때문에, 본 실시형태의 비접촉 IC 카드의 안테나(12)는, 그 IC 카드의 외형을 따라서 배치되는 것이 설계상 바람직하여, 도 3에 나타내는 바와 같이, 홀로그램·자기 기록층(2)과, 카드 기재(1)에 매설되어 되는 안테나(12)가 중복되는 위치관계로 설계되게 된다.

그러나, 도 3에 나타내는 바와 같이, 홀로그램·자기 기록층(2)과, 카드 기재(1)에 매설되어 있는 안테나(12)가 중복되는 위치관계로 설계한 경우에는, JIS 규격의 『JIS X 6305-6:2001(ISO/IEC 10373-6:2001)』로 규정되어 있는 시험방법으로 정전기 시험을 행하면, 『JIS X 6322-1:2001(ISO/IEC 14443-1:2000)』의 4. 3. 7로 규정되어 있는 규정값 ±6 kV의 정전기에 견딜 수 없고, 또한 JIS 규격의 『JIS X 6305-7:2001(ISO/IEC 10373-7:2001)』로 규정되어 있는 시험방법으로 정전기 시험을 행하면, 『JIS X 6323-1:2001(ISO/IEC 15693-1:2000)』의 4. 3. 7로 규정되어 있는 규정값 ±6 kV의 정전기에 견딜 수 없다는 문제를 안게 된다.

또한, 『JIS X 6305-6:2001(ISO/IEC 10373-6:2001)』 또는 『JIS X 6305-7:2001(ISO/IEC 10373-7:2001)』로 규정되어 있는 정전기 시험은, 도 4에 나타내는 정전기 방전시험의 회로를 사용하여 행하게 된다.

먼저, 목제의 대(台)에 깐 『도전판』 상에 두께 0.5 ㎜의 『절연판』을 설치하고, 그 『절연판』 상에 『비접촉 IC 카드』를 설치한다. 그리고, 『ESD 시험기』에 접속된 직경 8 ㎜의 『구형(球型) 프로브』를 『비접촉 IC 카드』에 접촉시키고, 『ESD 시험기』로부터 『비접촉 IC 카드』에 대해 정전기를 방전하여, 방전 후의 『비접촉 IC 카드』 내의 IC 칩(13)의 성능에 대해서 시험한다.

또한, 도 4에 나타내는 정전기 방전시험은

전하축적 커패시터: 150 pF±10%,

방전저항: 330 Ω±10%,

충전저항: 50~100 MΩ

입상(立上)시간: 0.7~1 ㎱로 행한다.

먼저, 도 5에 나타내는 바와 같이, 비접촉 IC 카드의 표리면을 각각 세로가로 4열×5열로 20 분할하여, 비접촉 IC 카드의 표면측으로부터 차례로 +6 kV의 정전기를 20개소에 인가하고, 다음으로 -6 kV의 정전기를 20개소에서 인가하여, 계속해서 비접촉 IC 카드의 이면측에도 동일한 처리를 실시한다. 또한, 도 5에 나타내는 『1』~『20』은 정전기 방전시험에 있어서의 카드 상의 구분역(區分域)을 나타낸다.

이 도 4에 나타내는 정전기 방전시험의 회로를 사용하여 정전기 시험을 행하면, 카드 기재(1)에 매설되어 있는 IC 칩(13)의 정전기 파괴가 발생하게 된다. 이는, 홀로그램·자기 기록층(2)과, 카드 기재(1)에 매설되어 있는 안테나(12)가 중복되어 있기 때문에, 홀로그램·자기 기록층(2)에 대해 정전기를 방전하면, 홀로그램·자기 기록층(2)과 중복되어 있는 안테나(12)에 대해 방전전류가 흘러들어가고, 그 흘러들어간 방전전류가 최종적으로는 IC 칩(13)으로 흘러들어가게 되어, IC 칩(13)에 대해 과도한 부하를 발생시키게 되기 때문이다.

또한, 홀로그램·자기 기록층(2)을 카드 기재(1)에 설치하는 위치는 카드의 용도에 따라 규격으로 정해져 있으며, 예를 들면 『JIS X 6302-2:2005(ISO/IEC 7811-2:2001)』 또는 『JIS X 6302-6:2005(ISO/IEC 7811-6:2001)』의 규정에서는, 비접촉 IC 카드의 상단으로부터 홀로그램·자기 기록층(2)의 바로 앞쪽까지의 거리를 최대 5.54 ㎜로서 정하고, 또한, 비접촉 IC 카드의 상단으로부터 홀로그램·자기 기록층(2)의 안쪽까지의 거리를, 2 트랙인 경우는 최소 11.89 ㎜, 3 트랙인 경우는 최소 15.95 ㎜로서 정하여 설치하는 것이 규정되어 있다. 이 때문에, 비접촉 IC 카드의 통신특성을 양호하게 하도록, 안테나(12)를 카드 기재(1)에 배치한 경우에는, 도 3에 나타내는 바와 같이, 홀로그램·자기 기록층(2)과 안테나(12)가 중복되게 된다.

이 때문에, 본 발명자 등은 도 1, 도 3에 나타내는 홀로그램·자기 기록층(2)을 갖는 비접촉 IC 카드에 있어서, 전술한 정전기 시험을 만족시키기 위해 다양한 개량을 시도하고, 예의 연구를 거듭한 결과, 홀로그램·자기 기록층(2)을 구성하는 금속 반사층(23)의 재질을 개량함으로써, 전술한 정전기 시험을 만족시키는 것을 실험으로부터 찾아내는 것을 발견하였다. 이하, 도 6을 참조하면서 금속 반사층(23)에 적용하는 재질과, 도 4에 나타내는 정전기 시험에 따른 IC 칩(13)에 대한 정전기 파괴의 관계에 대해서 설명한다. 또한, 도 6은 금속 반사층(23)에 적용한 재질의 도전율과, 그 재질을 적용한 비접촉 IC 카드의 정전기 시험에 따른 IC 칩(13)에 대한 정전기 파괴 유무의 관계를 나타내는 측정결과를 나타낸다.

또한, 도 6에 나타내는 측정결과는, 도 7에 나타내는 비접촉 IC 카드를 제조하여, 온도조건이 20℃인 환경하에서, 도 4에 나타내는 정전기 시험을 행한 경우의 측정결과이다.

또한, 도 7에 나타내는 비접촉 IC 카드는, 이하에 나타내는 재료를 적용하여, 두께 1 ㎜의 스테인리스판으로 협지하고, 열 프레스로 열압착하여 제조한 것이다.

오버시트(17-1): CG030M: 50 ㎛(다이헤이 화학제품(주)제)

코어시트(16-1): PG700M: 125 ㎛(다이헤이 화학제품(주)제)

코어시트(16-2): PG700M: 200 ㎛(다이헤이 화학제품(주)제)

IC 모듈(15): RC-S935A(소니(주)제)

코어시트(16-3): PG700M: 200 ㎛(다이헤이 화학제품(주)제)

코어시트(16-4): PG700M: 125 ㎛(다이헤이 화학제품(주)제)

오버시트(17-2): CG030M: 50 ㎛(다이헤이 화학제품(주)제)

또한, 홀로그램·자기 기록층(2)은 8.4 ㎜ 폭의 홀로그램·자기 기록층을 적용하여, 『JIS X 6302-2:2005(ISO/IEC 7811-2:2001)』 또는 『JIS X 6302-6:2005(ISO/IEC 7811-6:2001)』의 규격으로 규정된 위치에 배치하였다.

또한, 도 6에 나타내는 측정결과는, 홀로그램·자기 기록층(2)을 구성하는 금속 반사층(23)의 재질로서, Ag, Cu, Al, Au, Zn, Co, Ni, In, Fe, Cr, Ti, Sn을 적용한 경우의 IC 칩(13)의 정전기 파괴의 결과로, 도 6에 나타내는 측정결과로부터 명확한 바와 같이, 금속 반사층(23)의 재질로서 Zn, Co, Ni, In, Fe, Cr, Ti, Sn을 적용한 경우에, IC 칩(13)의 정전기 파괴가 발생하지 않는 것이 측정결과로부터 판명되었다. 이 때문에, 금속 반사층(23)의 재질로서, Au의 도전율: 28.9×10⁶/Ωm보다도 작은 도전율의 재질을 적용함으로써, IC 칩(13)의 정전기 파괴가 발생하지 않게 된다.

이 때문에, 홀로그램·자기 기록층(2)을 구성하는 금속 반사층(23)은 도전율이 28.9×10⁶/Ωm보다도 낮은 재질로 구성하는 것이 바람직하다. 이것에 의해, 홀로그램·자기 기록층(2)을 갖는 비접촉 IC 카드 내에 매설되는 IC 칩(13)의 정전기 파괴를 회피하는 것이 가능해진다.

이와 같이, 본 실시형태에 있어서의 비접촉 IC 카드는, 카드 기재(1) 상에 홀로그램·자기 기록층(2)을 갖고, 카드 기재(1) 중에 안테나(12)와, 이 안테나(12)와 접속된 IC 칩(13)이 매설되며, 홀로그램·자기 기록층(2)과 안테나(12)가 중복되도록 설계한 경우에도, 홀로그램·자기 기록층(2)을 구성하는 금속 반사층(23)을 도전율 28.9×10⁶/Ωm보다도 낮은 재질로 형성함으로써, 『JIS X 6305-6:2001(ISO/IEC 10373-6:2001)』로 규정되어 있는 정전기 시험을 행한 경우에도, 『JIS X 6322-1:2001(ISO/IEC 14443-1:2000)』의 규정을 만족하고, 또한 『JIS X 6305-7:2001(ISO/IEC 10373-7:2001)』로 규정되어 있는 정전기 시험을 행한 경우에도, 『JIS X 6323-1:2001(ISO/IEC 15693-1:2000)』의 규정을 만족하는 것이 가능해진다.

또한, 전술한 실시형태에 있어서의 비접촉 IC 카드를 구성하는 홀로그램·자기 기록층(2)은, 도 6에 나타내는 측정결과로부터, 금속 반사층(23)의 재질로서 Zn, Co, Ni, In, Fe, Cr, Ti, Sn을 적용하는 것으로 하였지만, 금속 반사층(23)의 재질은 28.9×10⁶/Ωm보다도 작은 도전율이라면, Zn, Co, Ni, In, Fe, Cr, Ti, Sn 중 하나 이상의 재질을 적용하는 것도 물론 가능하다.

또한, 전술한 금속 반사층(23)을 구성하는 재질로서는 Sn, Ti, Cr, In, Zn이 바람직하고, 제조비용, 화학적 안정성 등을 고려한 경우에는 Cr이 바람직한 것이 된다. 또한, 은폐성을 고려한 경우에는 Sn, Cr이 바람직한 것이 된다. 이 때문에, 본 실시형태의 금속 반사층(23)을 구성하는 재질로서는 제조비용, 화학적 안정성, 은폐성 등을 겸비한 Cr을 적용하는 것이 가장 바람직한 것이 된다.

(제2 실시형태)

다음으로, 제2 실시형태에 있어서의 비접촉 IC 카드에 대해서 설명한다.

제2 실시형태에 있어서의 비접촉 IC 카드는, 홀로그램·자기 기록층(2)을 구성하는 금속 반사층(23)을 표면저항률이 7.02(Ω/□) 이상이 되도록 구성한 것을 특징으로 한다. 이것에 의해, 『JIS X 6305-6:2001(ISO/IEC 10373-6:2001)』 또는 『JIS X 6305-7:2001(ISO/IEC 10373-7:2001)』로 규정되어 있는 정전기 시험을 행하여, 금속 반사층(23)에 대해 정전기를 방전한 경우에도, 금속 반사층(23)으로부터 안테나(12)에 대한 방전전류의 흘러들어감을 제한하는 것이 가능해지기 때문에, IC 카드 내에 매설되는 IC 칩(13)에 대한 정전기 파괴를 방지하는 것이 가능해진다. 이하, 도 8, 도 9를 참조하면서 제2 실시형태에 있어서의 비접촉 IC 카드에 대해서 설명한다.

제2 실시형태에 있어서의 비접촉 IC 카드는, 도 1에 나타내는 제1 실시형태의 비접촉 IC 카드와 동일한 구조로 구성된다. 단, 제1 실시형태의 비접촉 IC 카드에 있어서의 금속 반사층(23)은, 28.9×10⁶/Ωm보다도 작은 도전율로 되는 재질을 사용하여 구성하는 것으로 하였지만, 제2 실시형태의 비접촉 IC 카드에 있어서의 금속 반사층(23)은, 금속 반사층(23)의 표면저항률이 7.02(Ω/□) 이상이 되도록 구성하는 것이라면, 금속 반사층(23)에 적용 가능한 재질은 모든 재질이 적용 가능하고, 예를 들면 Al, Zn, Co, Ni, In, Fe, Cr, Ti, Sn, 또는 그들을 각종 혼합시킨 합금이 적용 가능하다.

먼저, 도 8을 참조하면서 소정 값의 표면저항률을 갖는 금속 반사층(23)과, 도 4에 나타내는 정전기 시험에 있어서의 IC 칩(13)에 대한 정전기 파괴 유무의 관계에 대해서 설명한다. 또한, 도 8은 소정 값의 표면저항률을 갖는 금속 반사층(23)과, 그 금속 반사층(23)을 적용한 비접촉 IC 카드의 정전기 시험에 있어서의 IC 칩(13)에 대한 정전기 파괴 유무의 관계를 나타내는 측정결과이다.

또한, 도 8에 나타내는 측정결과는, 도 7에 나타내는 비접촉 IC 카드를 제조하여, 온도조건이 20℃인 환경하에서 도 4에 나타내는 정전기 시험을 행한 경우의 측정결과이다.

또한, 도 7에 나타내는 비접촉 IC 카드는 이하에 나타내는 재료를 적용하여, 두께 1 ㎜의 스테인리스판으로 협지하고, 열프레스로 열압착하여 제조한 것이다.

오버시트(17-1): CG030M: 50 ㎛(다이헤이 화학제품(주)제)

코어시트(16-1): PG700M: 125 ㎛(다이헤이 화학제품(주)제)

코어시트(16-2): PG700M: 200 ㎛(다이헤이 화학제품(주)제)

IC 모듈(15): RC-S935A(소니(주)제)

코어시트(16-3): PG700M: 200 ㎛(다이헤이 화학제품(주)제)

코어시트(16-4): PG700M: 125 ㎛(다이헤이 화학제품(주)제)

오버시트(17-2): CG030M: 50 ㎛(다이헤이 화학제품(주)제)

또한, 도 8에 나타내는 『표면저항률』은, 금속 반사층(23)의 재질로서 Al을 적용하고, 도 9에 나타내는 바와 같이, 카드 기재(1) 상에 홀로그램·자기 기록층(2)을 배치하여, 그 배치된 홀로그램·자기 기록층(2)을 구성하는 금속 반사층(23)의 양단에 1 V의 저전압을 걸어, 전압 강하법으로 측정한 값이다. 또한, 『표면저항률』은 『표면저항률』=(V/I)×(W/L)로 산출된다.

도 8에 나타내는 측정결과로부터 명확한 바와 같이, 표면저항률이 7.02(Ω/□) 이상인 금속 반사층(23)을 적용하여 홀로그램·자기 기록층(2)을 구성한 경우, IC 칩(13)의 정전기 파괴가 발생하지 않는 것이 판명되었다.

이 때문에, 표면저항률이 7.02(Ω/□) 이상인 금속 반사층(23)을 사용하여 홀로그램·자기 기록층(2)을 구성함으로써, 『JIS X 6302-2:2005(ISO/IEC 7811-2:2001)』 또는 『JIS X 6302-6:2005(ISO/IEC 7811-6:2001)』의 규격으로 규정된 위치에 홀로그램·자기 기록층(2)을 배치하여, 비접촉 IC 카드를 형성하고, 『JIS X 6305-6:2001(ISO/IEC 10373-6:2001)』 또는 『JIS X 6305-7:2001(ISO/IEC 10373-7:2001)』로 규정되어 있는 정전기 시험을 행하여, 금속 반사층(23)에 대해 정전기를 방전한 경우에도, 금속 반사층(23)으로부터 안테나(12)에 대한 방전전류의 흘러들어감을 제한하여, IC 카드 내에 매설되는 IC 칩(13)의 정전기 파괴가 발생하지 않게 된다.

이와 같이, 제2 실시형태에 있어서의 비접촉 IC 카드는, 카드 기재(1) 상에 홀로그램·자기 기록층(2)을 갖고, 카드 기재(1) 중에 안테나(12)와, 이 안테나(12)와 접속된 IC 칩(13)이 매설되며, 홀로그램·자기 기록층(2)과 안테나(12)가 중복되도록 설계한 경우에도, 홀로그램·자기 기록층(2)을 구성하는 금속 반사층(23)을 표면저항률이 7.02(Ω/□) 이상이 되도록 구성함으로써, 『JIS X 6305-6:2001(ISO/IEC 10373-6:2001)』로 규정되어 있는 정전기 시험을 행한 경우에도, 『JIS X 6322-1:2001(ISO/IEC 14443-1:2000)』의 규정을 만족하고, 또한 『JIS X 6305-7:2001(ISO/IEC 10373-7:2001)』로 규정되어 있는 정전기 시험을 행한 경우에도, 『JIS X 6323-1:2001(ISO/IEC 15693-1:2000)』의 규정을 만족하는 것이 가능해진다.

또한, 전술한 제2 실시형태에 있어서의 홀로그램·자기 기록층(2)을 구성하는 금속 반사층(23)은, 도 8에 나타내는 측정결과로부터 명확한 바와 같이, 표면저항률이 7.02(Ω/□) 이상이 되도록 구성하는 것이라면, 모든 재질을 적용하는 것이 가능하고, 예를 들면 Al, Zn, Co, Ni, In, Fe, Cr, Ti, Sn 중 하나 이상의 재질을 적용하여 금속 반사층(23)을 구성하는 것이 가능해진다.

또한, 전술한 금속 반사층(23)을 구성하는 재질로서는 가공성, 제조비용 등을 고려한 경우에는 Al이 바람직한 것이 된다. 또한, 은폐성을 고려한 경우에는 Al, Sn, Cr이 바람직한 것이 된다. 이 때문에, 제2 실시형태의 금속 반사층(23)을 구성하는 재질로서는 가공성, 제조비용, 은폐성 등을 겸비한 Al을 적용하는 것이 가장 바람직한 것이 된다.

또한, 전술한 실시형태는 본 발명의 적합한 실시형태로서, 상기 실시형태만으로 본 발명의 범위를 한정하는 것은 아니고, 본 발명의 요지를 벗어나지 않는 범위에 있어서 각종 변경을 행한 형태로의 실시가 가능하다.

예를 들면, 전술한 실시형태의 비접촉 IC 카드를 구성하는 홀로그램·자기 기록층(2)은, 적어도 자기 기록층(22)과, 금속 반사층(23)과, 홀로그램층(24)을 갖는 층 구성이라면, 특별히 한정되는 것은 아니고, 모든 층 구성으로 홀로그램·자기 기록층(2)을 구성하는 것이 가능하다.

본 발명의 비접촉 IC 카드는, 각종 교통기관에서의 정기권, 회수권, 전화카드, 특정 영역으로의 입퇴출용 카드, ID 카드, 면허증, 슬롯머신, 유원지, 영화관 등에 사용되는 카드, 신용카드 등의 비접촉으로 통신처리를 행하는 정보 기록매체에 적용 가능하다.

도면의 간단한 설명

도 1은 본 실시형태에 있어서의 비접촉 IC 카드의 구성을 나타내는 도면이다.

도 2는 본 실시형태에 있어서의 비접촉 IC 카드 내에 탑재되는 홀로그램·자기 기록층(2)의 층 구성을 나타내는 도면이다.

도 3은 본 실시형태에 있어서의 비접촉 IC 카드를 구성하는 안테나(12)와, 홀로그램·자기 기록층(2)의 배치위치의 관계를 나타내는 도면이다.

도 4는 『JIS X 6305-6:2001(ISO/IEC 10373-6:2001)』 또는 『JIS X 6305-7:2001(ISO/IEC 10373-7:2001)』로 규정되어 있는 정전기 시험의 회로구성을 나타내는 도면이다.

도 5는 정전기 방전시험에 있어서의 카드 상의 구분역을 나타내는 도면으로 서, 비접촉 IC 카드의 표리면을 각각 세로가로 4열×5열로 20 분할한 상태를 나타내는 도면이다.

도 6은 금속 반사층(23)에 적용하는 재질과, 그 재질을 적용한 비접촉 IC 카드의 정전기 시험에 따른 IC 칩(13)에 대한 정전기 파괴의 관계를 나타내는 도면이다.

도 7은 도 6, 도 8에 나타내는 측정결과를 행했을 때 사용한 비접촉 IC 카드를 설명하기 위한 도면이다.

도 8은 소정 값의 표면저항률을 갖는 금속 반사층(23)과, 그 금속 반사층(23)을 적용한 비접촉 IC 카드의 정전기 시험에 있어서의 IC 칩(13)에 대한 정전기 파괴 유무의 관계를 나타내는 도면이다.

도 9는 도 8에 나타내는 『표면저항률』을 측정하는 측정방법을 설명하기 위한 도면이다.

부호의 설명

1 카드 기재

2 홀로그램·자기 기록층

11 안테나 기판

12 안테나 패턴

13 IC 칩

14 접착제

15 IC 모듈

16 코어시트

17 오버시트

21 접착층

22 자기 기록층

23 금속 반사층

24 홀로그램층

25 보호층

26 이형층(離形層)

27 지지층

30 홀로그램 형성부

Claims

카드 기재 상에, 적어도 자기 기록층과, 금속 반사층과, 홀로그램층이 순차 적층되고, 상기 카드 기재 중에 안테나와, 이 안테나와 접속된 IC 칩이 매설되어 되는 비접촉 IC 카드로서,

상기 금속 반사층은 도전율이 28.9×10⁶/Ωm보다도 낮은 재질로 되는 것을 특징으로 하는 비접촉 IC 카드.
카드 기재 상에, 적어도 자기 기록층과, 금속 반사층과, 홀로그램층이 순차 적층되고, 상기 카드 기재 중에 안테나와, 이 안테나와 접속된 IC 칩이 매설되어 되는 비접촉 IC 카드로서,

상기 금속 반사층은 표면저항률이 7.02(Ω/□) 이상인 것을 특징으로 하는 비접촉 IC 카드.
제1항에 있어서, 상기 재질은 Sn, Ti, Cr, Fe, In, Ni, Co, Zn 중 하나 이상인 것을 특징으로 하는 비접촉 IC 카드.
제1항 내지 제3항 중 어느 한 항에 있어서, 상기 금속 반사층은 연속막으로 되는 것을 특징으로 하는 비접촉 IC 카드.
제1항 또는 제2항에 있어서, 상기 자기 기록층과, 상기 금속 반사층과, 상기 홀로그램층은 일체화되어 되는 것을 특징으로 하는 비접촉 IC 카드.