KR20080064499A - 반도체 소자의 트랜지스터 형성방법 - Google Patents
반도체 소자의 트랜지스터 형성방법 Download PDFInfo
- Publication number
- KR20080064499A KR20080064499A KR1020070001479A KR20070001479A KR20080064499A KR 20080064499 A KR20080064499 A KR 20080064499A KR 1020070001479 A KR1020070001479 A KR 1020070001479A KR 20070001479 A KR20070001479 A KR 20070001479A KR 20080064499 A KR20080064499 A KR 20080064499A
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- film
- layer
- semiconductor substrate
- forming
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 53
- 238000000034 method Methods 0.000 title claims abstract description 48
- 238000004519 manufacturing process Methods 0.000 title description 2
- 229910052751 metal Inorganic materials 0.000 claims abstract description 42
- 239000002184 metal Substances 0.000 claims abstract description 42
- 239000000758 substrate Substances 0.000 claims abstract description 30
- 125000006850 spacer group Chemical group 0.000 claims abstract description 16
- 238000005530 etching Methods 0.000 claims abstract description 11
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 claims abstract description 9
- 230000004888 barrier function Effects 0.000 claims abstract description 8
- 230000003647 oxidation Effects 0.000 claims abstract description 8
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 8
- 238000000059 patterning Methods 0.000 claims abstract description 4
- 238000000151 deposition Methods 0.000 claims abstract description 3
- 238000004140 cleaning Methods 0.000 claims description 9
- 229910052721 tungsten Inorganic materials 0.000 claims description 5
- 239000010937 tungsten Substances 0.000 claims description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 3
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims description 3
- 229910021342 tungsten silicide Inorganic materials 0.000 claims description 3
- -1 tungsten nitride Chemical class 0.000 claims description 2
- 238000009413 insulation Methods 0.000 abstract 2
- 238000005406 washing Methods 0.000 abstract 1
- 230000007423 decrease Effects 0.000 description 7
- 238000002955 isolation Methods 0.000 description 6
- 150000004767 nitrides Chemical class 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 229910021332 silicide Inorganic materials 0.000 description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- IVHJCRXBQPGLOV-UHFFFAOYSA-N azanylidynetungsten Chemical compound [W]#N IVHJCRXBQPGLOV-UHFFFAOYSA-N 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000011165 process development Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
- H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28247—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon passivation or protection of the electrode, e.g. using re-oxidation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명의 반도체 소자의 트랜지스터 형성방법은, 반도체 기판 내에 리세스 트렌치를 형성하는 단계; 리세스 트렌치가 형성된 반도체 기판 상에 게이트 절연막, 게이트 도전막, 게이트 금속막 및 하드마스크막을 형성하는 단계; 하드마스크막, 게이트 금속막을 패터닝하여 하드마스크막 패턴 및 게이트 금속막 패턴을 형성하는 단계; 반도체 기판 상에 오존(O3)을 이용한 세정을 진행하여 게이트 금속막 패턴의 측벽을 소정 두께만큼 식각하는 단계; 반도체 기판 상에 산화 공정을 진행하여 게이트 금속막 패턴 측벽에 플라즈마 산화막을 형성하는 단계; 반도체 기판 상에 캡핑막을 증착하는 단계; 캡핑막을 식각 배리어막으로 게이트 도전막 및 게이트 절연막을 식각하여 게이트 스택 및 게이트 스택 양 측면에 스페이서막을 형성하는 단계를 포함한다.
오존 플라즈마, 플라즈마 산화막, SAC 불량 마진
Description
도 1은 종래 기술에 따른 리세스 게이트 갖는 반도체 소자를 나타내보인 도면이다.
도 2 내지 도 11은 본 발명의 실시예에 따른 반도체 소자의 트랜지스터 형성방법을 나타내보인 도면들이다.
본 발명은 반도체 소자에 관한 것으로서, 보다 상세하게는 반도체 소자의 트랜지스터 형성방법에 관한 것이다.
반도체 메모리 소자, 예를 들어 디램(DRAM; Dynamic random access memory) 소자의 고집적화로 인하여 소자의 디자인 룰(design rule)도 60nm급 이하로 급격하게 감소하고 있다. 소자의 디자인 룰이 감소함에 따라 그에 대응하는 셀 트렌지스터의 크기도 감소하면서 게이트 저항이 매우 증가하게 되고, 소자에서 요구되는 채널 길이 또한 짧아지고 있는 실정이다. 트랜지스터의 채널의 길이가 짧아지게 되면 문턱전압(Vth; threshold voltage)의 감소, 누설 전류의 증가 및 리프레시 특성의 저하를 유발하는 단채널 효과(Short Channel Effect)가 발생한다. 따라서 최근에는 채널 길이를 증가시켜 게이트 저항을 감소시키면서 단채널 효과를 억제하는 리세스 게이트를 갖는 반도체 소자가 제안되어 있다.
도 1은 종래 기술에 따른 리세스 게이트 갖는 반도체 소자를 나타내보인 도면이다.
도 1을 참조하면, 리세스 게이트를 갖는 반도체 소자는 소자분리막(102)으로 활성영역이 정의되어 있는 반도체 기판(100)의 표면으로부터 소정의 깊이로 트렌치(103)가 배치되어 있다. 다음에 트렌치(103)와 중첩하여 게이트 스택(112)이 형성되어 있다. 게이트 스택(112)은 게이트절연막패턴(104), 반도체층패턴(106), 금속막패턴(108), 하드마스크막패턴(110)을 포함하여 이루어진다. 그리고 게이트 스택(112) 양 측면에는 셀 스페이서막(114)이 형성되어 있다. 이러한 리세스 게이트를 갖는 반도체 소자는 소스/드레인 불순물을 주입하면 트렌치(103)를 따라 채널(A)이 형성된다. 이처럼 리세스 게이트를 가지는 반도체 소자는 평면 채널을 가지는 반도체 소자에 비하여 채널의 길이가 길어지게 되고, 이에 따라 단채널효과가 감소하는 효과가 있다.
한편, 고집적 모스펫 소자의 디자인 룰이 감소되면서 소자에서 요구되는 셀 치수 타겟(cell dimension target), 즉 게이트 임계치수(CD; Critical dimension) 및 셀 스페이서막(114) 측벽 두께의 타겟 치수가 급격하게 감소하고 있다. 셀 스페이서막(114)측벽 두께의 타겟 치수가 감소하게 되면, 후속 공정에서 랜딩플러그를 형성하는 과정에서 자기정렬컨택 불량 마진(self alignment contact fail margin)의 감소를 유발하게 되며, 이는 안정적인 소자를 제조하는 공정 개발에 치명적인 문제점으로 작용하게 된다. 이러한 자기정렬컨택 불량 마진 감소를 개선하기 위해 게이트 임계치수(CD)를 감소시켜 그만큼 셀 스페이서막(114)의 측벽 두께를 증가시키는 방법이 있다. 그러나 이러한 방법도 소자에서 요구하는 게이트 임계치수(CD) 및 셀 스페이서막(114)의 측벽 두께 타겟이 정해져 있으므로 그 한계가 존재한다. 그리고 게이트 임계치수를 감소시키는 것은 패터닝 공정 난이도 측면에서 어려운 문제가 존재한다. 그러므로 소자에서 요구하는 게이트 임계치수 및 셀 스페이서막(114) 측벽 두께의 타겟을 그대로 유지하면서도 랜딩플러그를 형성시 자기정렬컨택 불량 마진을 증가시킬 수 있는 공정기술의 개발이 요구된다.
본 발명이 이루고자 하는 기술적 과제는, 게이트 형성방법을 개선하여 게이트의 임계치수 및 셀 스페이서막 측벽 두께의 타겟 치수를 그대로 유지하면서도 자기정렬컨택 불량 마진을 증가시킬 수 있는 반도체 소자의 트랜지스터 형성방법을 제공하는데 있다.
상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 반도체 소자의 트랜지스터 형성방법은, 반도체 기판 내에 리세스 트렌치를 형성하는 단계; 상기 리세스 트렌치가 형성된 반도체 기판 상에 게이트 절연막, 게이트 도전막, 게이트 금속막 및 하드마스크막을 형성하는 단계; 상기 하드마스크막, 게이트 금속막을 패터닝하여 하드마스크막 패턴 및 게이트 금속막 패턴을 형성하는 단계; 상기 반도체 기판 상에 오존(O3)을 이용한 세정을 진행하여 상기 게이트 금속막 패턴의 측벽을 소정 두께만큼 식각하는 단계; 상기 반도체 기판 상에 산화 공정을 진행하여 상기 게이트 금속막 패턴 측벽에 플라즈마 산화막을 형성하는 단계; 상기 반도체 기판 상에 캡핑막을 증착하는 단계; 상기 캡핑막을 식각 배리어막으로 상기 게이트 도전막 및 게이트 절연막을 식각하여 게이트 스택 및 상기 게이트 스택 양 측면에 스페이서막을 형성하는 단계를 포함하는 것을 특징으로 한다.
본 발명에 있어서, 상기 게이트 금속막은 텅스텐실리사이드막, 질화텅스텐막 및 텅스텐막이 적층된 구조를 포함하여 형성할 수 있다.
상기 게이트 금속막의 측벽은 노출된 표면으로부터 내측으로 10-30Å의 두께를 식각하는 것이 바람직하다.
상기 플라즈마 산화막은 저온 플라즈마 산화 공정을 진행하여 20-50Å의 두께로 형성하는 것이 바람직하다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세히 설명하고자 한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다.
도 2 내지 도 11은 본 발명의 실시예에 따른 반도체 소자의 트랜지스터 형성방법을 나타내보인 도면들이다.
도 2를 참조하면, 반도체 기판(200) 상에 활성영역을 정의하는 트렌치 소자분리막(202)을 형성한다.
구체적으로, 패드산화막 및 패드질화막을 순차적으로 증착한 다음 선택적으로 제거하여 반도체 기판(200)의 소자분리영역을 노출시킨다. 계속해서 노출된 반도체 기판(200)의 소자분리영역을 식각하여 일정 깊이, 예를 들어 2000-3000Å의 깊이를 갖는 트렌치를 형성한다. 다음에 트렌치가 매립되도록 전면에 매립절연막을 형성하고, 평탄화 공정을 수행한 후 패드질화막 및 패드산화막을 제거하여 트렌치 소자분리막(202)을 형성한다.
도 3을 참조하면, 반도체 기판(200)의 활성 영역 표면에 문턱 전압 조절을 위한 이온 주입 과정에서 패드(pad)로 사용될 문턱전압용 스크린 산화막(Vt screen)(204)을 50-100Å의 두께로 형성하고, 셀 영역 및 주변회로영역에 대한 이온 주입, 예를 들어 웰 형성 및 채널 형성을 위한 이온주입공정을 수행한다.
도 4를 참조하면, 스크린 산화막(204)의 소정 영역을 선택적으로 노출시키는 하드마스크막 패턴(206)을 형성한다.
구체적으로, 스크린 산화막(204) 위에 하드마스크막을 증착한다. 이러한 하드마스크막은 이후 리세스 트렌치를 형성하기 위한 식각과정에서 식각마스크로 사 용된다. 하드마스크막은 산화막으로 100-500Å의 두께로 형성할 수 있다. 계속해서 하드마스크막을 패터닝하여 스크린 산화막(204)의 소정 영역을 노출시키는 하드마스크막 패턴(206)을 형성한다. 여기서 스크린 산화막(204)의 노출된 영역은 리세스 트렌치가 형성될 영역이다.
도 5를 참조하면, 하드마스크막 패턴(206)을 마스크로 스크린 산화막(204)을 식각하여 반도체 기판(200)의 소정 영역을 선택적으로 노출시킨다. 계속해서 노출된 영역을 식각하여 반도체 기판(200) 내에 소정 깊이의 리세스 트렌치(208)를 형성한다. 여기서 리세스 트렌치(208)는 반도체 기판(200)의 표면으로부터 1000-2000Å의 깊이로 형성한다. 다음에 습식 식각공정을 진행하여 트렌치 소자분리막(202)을 표면으로부터 50-200Å의 두께만큼 식각하여 표면을 평탄화한 다음 하드마스크막 패턴(206) 및 스크린 산화막(204)을 제거한다.
도 6을 참조하면, 반도체 기판(200)의 활성영역 상에 게이트 절연막(210)을 형성한다. 계속해서 게이트 절연막(210) 위에 도전막(212), 금속실리사이드막(214), 배리어 금속막(216), 금속막(218) 및 하드마스크막(220)을 순차적으로 증착한다. 다음에 하드마스크막(220) 위에 감광막을 도포 및 패터닝하여 하드마스크막(220)을 선택적으로 노출시키는 감광막 패턴(222)을 형성한다.
여기서 게이트 절연막(210)은 산화막으로 30-50Å의 두께로 형성하고, 도전막(212)은 폴리실리콘막으로 500-1000Å의 두께로 형성하며, 금속실리사이드막(214)은 비정질 텅스텐실리사이드(WSix)막으로 80-120Å의 두께로 형성할 수 있다. 다음에 배리어 금속막(216) 및 금속막(218)은 물리기상증착(PVD; Physical vapor deposition)방법을 이용하여 질화텅스텐(WN)막 및 텅스텐막(W)으로 형성할 수 있다. 여기서 배리어 금속막(216) 및 금속막(218)은 인-시츄(in-situ) 공정으로 증착할 수 있다. 이때, 배리어 금속막(216)은 50-100Å의 두께로 증착하고, 금속막(218)은 400-600Å의 두께로 증착한다.
도 7을 참조하면, 감광막 패턴(222)을 마스크로 노출된 하드마스크막(220)을 식각하여 하드마스크막 패턴(224)을 형성한다. 그리고 감광막 패턴(222)은 스트립(strip) 공정을 진행하여 제거하고, 잔여물을 제거하는 세정 공정(post cleaning)을 진행한다. 계속해서 하드마스크막 패턴(224)을 마스크로 한 식각공정을 수행하여 금속막 패턴(226), 배리어금속막 패턴(228) 및 금속실리사이드막 패턴(230)을 포함하는 게이트 금속막 패턴(232)을 형성한다. 이때, 게이트 도전막(212)은 노출된 영역을 완전히 제거하지 않고, 노출된 표면으로부터 100-300Å의 두께만 제거하도록 한다.
도 8을 참조하면, 반도체 기판(200) 상에 오존(O3) 플라즈마를 이용한 세정공정을 진행한다.
구체적으로, 반도체 기판(200)을 플라즈마 챔버 내에 로딩시킨다. 계속해서 챔버 내에 오존(O3) 플라즈마를 생성하기 위한 플라즈마 소스를 공급하면서 적절한 파워를 인가하여 챔버 내에 플라즈마를 형성한다. 이와 같이 형성된 오존(O3) 플라즈마를 이용하여 반도체 기판(200) 상에 세정 공정을 진행하면, 플라즈마의 방향성 특성에 의해 게이트 금속막 패턴(232)의 측면 부분은 표면으로부터 소정 두께(d)만 큼 제거된다. 여기서 게이트 금속막 패턴(232)의 측벽은 측벽 표면으로부터 내측으로 10-30Å의 두께만큼 제거되도록 세정 공정을 진행하는 시간을 조절하는 것이 바람직하다.
도 9를 참조하면, 저온의 플라즈마 산화(low temperature plasma oxidation) 공정을 진행하여 게이트 금속막 패턴(232)의 제거된 측벽 부분에 플라즈마 산화막(234)을 형성한다. 여기서 플라즈마 산화막(234)은 20-50Å의 두께로 형성할 수 있다.
이러한 오존(O3) 플라즈마를 이용한 세정공정 및 플라즈마 산화공정을 진행하여 게이트 금속막 패턴(232)의 측벽을 내측으로 소정 두께(d)만큼 제거한 다음 게이트 금속막 패턴이 제거된 부분에 플라즈마 산화막(234)을 형성한다. 이때, 게이트의 임계치수(CD)는 하드마스크막 패턴(224)에 의해 유지할 수 있다. 이러한 공정 진행에 따라 이후 진행될 랜딩플러그를 형성하기 위한 식각 과정에서 요구되는 자기정렬컨택(SAC; Self alignment contact) 불량 마진을 증가시킬 수 있다. 이와 함께 반도체 소자의 디자인 룰 감소에 따른 셀 트랜지스터의 임계치수 감소되는 경우에도 셀 스페이서막의 측벽 타겟 두께를 그대로 유지할 수 있다. 즉, 셀 스페이서막의 측벽 타겟 두께를 유지하면서도 게이트 금속막 패턴(232)의 측벽 부분에 플라즈마 산화막(234)을 형성함으로써 자기정렬컨택(SAC) 불량 마진을 증가시킬 수 있다.
도 10을 참조하면, 반도체 기판(200) 상에 캡핑 질화막(236)을 증착한다. 캡 핑 질화막(236)은 화학기상증착(CVD; Chemical vapor deposition)방법을 이용하여 50-100Å의 두께로 증착할 수 있다.
도 11을 참조하면, 반도체 기판(200) 상에 게이트 스택(242)을 형성한다.
구체적으로, 반도체 기판(200) 상에 식각 공정, 예를 들어 블랭킷 에치(blanket etch) 공정을 수행한다. 그러면, 캡핑 질화막(236), 게이트 도전막(212) 및 게이트 절연막(210)이 식각되면서, 하드마스크막 패턴(224), 게이트 금속막 패턴(232), 게이트 금속막 패턴(232) 양 측면에 형성된 플라즈마 산화막(234), 게이트 도전막 패턴(238) 및 게이트 절연막 패턴(240)을 포함하는 게이트 스택(242)이 형성된다. 그리고 게이트 스택(242) 양 측면에는 스페이서막(244)이 형성된다.
본 발명에 따른 반도체 소자의 트랜지스터 형성방법은, 오존(O3) 플라즈마를 이용한 세정공정 및 플라즈마 산화공정을 이용하여 게이트 금속막 패턴의 측벽 일부 두께만큼을 플라즈마 산화막으로 형성함으로써 랜딩플러그 자기정렬컨택(SAC; Self alignment contact) 불량 마진을 증가시킬 수 있다. 이때, 게이트의 임계치수(CD)는 하드마스크막 패턴에 의해 유지되며, 셀 스페이서막의 측벽 타겟 두께를 그대로 유지할 수 있다.
지금까지 설명한 바와 같이, 본 발명에 따른 반도체 소자의 트랜지스터 형성 방법에 의하면, 반도체 소자를 제조하는 과정에서 오존 플라즈마를 이용한 세정 공정 및 플라즈마 산화막을 형성하는 공정을 이용하여 게이트 임계치수 및 셀 스페이서막의 측벽두께의 타겟 치수를 유지하면서도 자기정렬컨택(SAC) 불량 마진을 증가시키는 효과가 있다.
Claims (4)
- 반도체 기판 내에 리세스 트렌치를 형성하는 단계;상기 리세스 트렌치가 형성된 반도체 기판 상에 게이트 절연막, 게이트 도전막, 게이트 금속막 및 하드마스크막을 형성하는 단계;상기 하드마스크막, 게이트 금속막을 패터닝하여 하드마스크막 패턴 및 게이트 금속막 패턴을 형성하는 단계;상기 반도체 기판 상에 오존(O3)을 이용한 세정을 진행하여 상기 게이트 금속막 패턴의 측벽을 소정 두께만큼 식각하는 단계;상기 반도체 기판 상에 산화 공정을 진행하여 상기 게이트 금속막 패턴 측벽에 플라즈마 산화막을 형성하는 단계;상기 반도체 기판 상에 캡핑막을 증착하는 단계;상기 캡핑막을 식각 배리어막으로 상기 게이트 도전막 및 게이트 절연막을 식각하여 게이트 스택 및 상기 게이트 스택 양 측면에 스페이서막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 트랜지스터 형성방법.
- 제1항에 있어서,상기 게이트 금속막은 텅스텐실리사이드막, 질화텅스텐막 및 텅스텐막이 적 층된 구조를 포함하는 것을 특징으로 하는 반도체 소자의 트랜지스터 형성방법.
- 제1항에 있어서,상기 게이트 금속막의 측벽은 노출된 표면으로부터 내측으로 10-30Å의 두께를 식각하는 것을 특징으로 하는 반도체 소자의 트랜지스터 형성방법.
- 제1항에 있어서,상기 플라즈마 산화막은 저온 플라즈마 산화 공정을 진행하여 20-50Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 트랜지스터 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070001479A KR100961195B1 (ko) | 2007-01-05 | 2007-01-05 | 반도체 소자의 트랜지스터 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070001479A KR100961195B1 (ko) | 2007-01-05 | 2007-01-05 | 반도체 소자의 트랜지스터 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20080064499A true KR20080064499A (ko) | 2008-07-09 |
| KR100961195B1 KR100961195B1 (ko) | 2010-06-09 |
Family
ID=39815784
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070001479A KR100961195B1 (ko) | 2007-01-05 | 2007-01-05 | 반도체 소자의 트랜지스터 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100961195B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2537488C2 (ru) * | 2012-08-22 | 2015-01-10 | Закрытое акционерное общество "Инструменты нанотехнологии" | Устройство травления поверхности для металлографического анализа |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100801744B1 (ko) | 2006-12-28 | 2008-02-11 | 주식회사 하이닉스반도체 | 반도체소자의 금속게이트 형성방법 |
-
2007
- 2007-01-05 KR KR1020070001479A patent/KR100961195B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2537488C2 (ru) * | 2012-08-22 | 2015-01-10 | Закрытое акционерное общество "Инструменты нанотехнологии" | Устройство травления поверхности для металлографического анализа |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100961195B1 (ko) | 2010-06-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8309412B2 (en) | Method for forming semiconductor device with buried gate structure | |
| US20110006360A1 (en) | Semiconductor device having 3d-pillar vertical transistor and manufacturing method thereof | |
| US9305927B2 (en) | Semiconductor device and method of manufacturing the same | |
| KR100520846B1 (ko) | 플로팅 게이트 형성 방법 및 이를 이용한 불휘발성 메모리장치의 제조방법 | |
| KR100275551B1 (ko) | 반도체 메모리 장치의 콘택 형성 방법 | |
| KR100702302B1 (ko) | 반도체 소자의 제조 방법 | |
| KR20110003039A (ko) | 배리드 게이트를 포함하는 반도체 소자의 제조 방법 | |
| KR100961195B1 (ko) | 반도체 소자의 트랜지스터 형성방법 | |
| TWI566334B (zh) | 動態隨機存取記憶裝置之製造方法 | |
| US20110159679A1 (en) | Method for manufacturing semiconductor device | |
| US8222101B2 (en) | Method of fabricating a MOS transistor having a gate insulation layer with a lateral portion and a vertical portion | |
| KR100869850B1 (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| KR100520176B1 (ko) | 반도체소자의 형성방법 | |
| KR100713905B1 (ko) | 반도체소자의 제조방법 | |
| KR100560632B1 (ko) | 금속 샐러사이드를 이용한 반도체 장치의 제조방법 | |
| KR100436133B1 (ko) | 반도체 소자의 제조방법 | |
| US20090298271A1 (en) | Method for manufacturing a semiconductor device | |
| KR20050065153A (ko) | 반도체 소자의 제조 방법 | |
| KR20030000652A (ko) | 셀 형성 방법 | |
| KR20040008600A (ko) | 반도체 메모리 소자의 콘택홀 형성방법 | |
| KR100751668B1 (ko) | 게이트 전극용 스페이서 형성 방법 | |
| KR20080060364A (ko) | 반도체 소자 제조 방법 | |
| KR20100012504A (ko) | 반도체 장치의 제조 방법 | |
| KR20000055847A (ko) | 반도체 메모리 장치의 제조 방법 | |
| KR20070002256A (ko) | 플래쉬 메모리 소자의 플로팅 게이트 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |