KR20080063892A - 반도체 소자의 콘택홀 형성 방법 - Google Patents
반도체 소자의 콘택홀 형성 방법 Download PDFInfo
- Publication number
- KR20080063892A KR20080063892A KR1020070000419A KR20070000419A KR20080063892A KR 20080063892 A KR20080063892 A KR 20080063892A KR 1020070000419 A KR1020070000419 A KR 1020070000419A KR 20070000419 A KR20070000419 A KR 20070000419A KR 20080063892 A KR20080063892 A KR 20080063892A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- contact hole
- interlayer insulating
- insulating film
- semiconductor device
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 49
- 239000004065 semiconductor Substances 0.000 title claims abstract description 31
- 239000011229 interlayer Substances 0.000 claims abstract description 39
- 239000010410 layer Substances 0.000 claims abstract description 34
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 27
- 229910052751 metal Inorganic materials 0.000 claims abstract description 24
- 239000002184 metal Substances 0.000 claims abstract description 24
- 229920000642 polymer Polymers 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 238000005530 etching Methods 0.000 claims description 30
- 239000000463 material Substances 0.000 claims description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 abstract description 10
- 229910052721 tungsten Inorganic materials 0.000 abstract description 10
- 239000010937 tungsten Substances 0.000 abstract description 10
- 239000006117 anti-reflective coating Substances 0.000 abstract 2
- 238000004519 manufacturing process Methods 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- 229910019001 CoSi Inorganic materials 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910004491 TaAlN Inorganic materials 0.000 description 1
- 229910004166 TaN Inorganic materials 0.000 description 1
- 229910004200 TaSiN Inorganic materials 0.000 description 1
- 229910008482 TiSiN Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- QRXWMOHMRWLFEY-UHFFFAOYSA-N isoniazide Chemical compound NNC(=O)C1=CC=NC=C1 QRXWMOHMRWLFEY-UHFFFAOYSA-N 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229910003468 tantalcarbide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Abstract
본 발명은 반도체 소자의 콘택홀 형성을 위해 별도로 하드 마스크막을 형성함에 따라 추가되는 공정을 생략하여 반도체 소자의 제조 공정을 단순화하고, 금속배선 간 브릿지(bridge)를 방지하며, 소자 개발 시간을 단축시키고 소자 생산 단가를 낮출 수 있는 반도체 소자의 콘택홀 형성 방법을 제공하기 위한 것으로, 이를 위해 본 발명은 기판 상부에 금속 배선을 형성하는 단계와, 상기 금속 배선을 덮도록 상기 기판 상 전면에 층간 절연막을 형성하는 단계와, 상기 층간 절연막 상에 포토레지스트 패턴을 형성하는 단계와, 상기 포토레지스트 패턴 상부 표면에 폴리머가 다량 발생되는 조건으로 상기 층간 절연막을 식각하여 상기 금속 배선을 노출시키는 콘택홀을 형성하는 단계를 포함하는 반도체 소자의 콘택홀 형성 방법을 제공한다.
콘택홀, 텅스텐, 하드 마스크막, 폴리머, 층간 절연막
Description
도 1a 내지 도 1e는 본 발명의 실시예에 따른 반도체 소자의 콘택홀 형성 방법을 설명하기 위해 도시한 공정 단면도.
도 2는 종래의 텅스텐 하드 마스크막을 형성하지 않고 층간 절연막을 식각하여 형성된 콘택홀의 프로파일을 나타낸 SEM(Scanning Electron Microscope) 사진.
도 3은 종래의 텅스텐 하드 마스크막을 형성하여 층간 절연막을 식각하여 형성된 콘택홀의 프로파일을 나타낸 SEM 사진.
도 4는 본 발명에 따른 폴리머가 다량 발생되는 조건으로 층간 절연막을 식각하여 형성된 콘택홀의 프로파일을 나타낸 SEM 사진.
<도면의 주요 부분에 대한 부호의 설명>
110 : 반도체 기판 120 : 장벽 금속층
130 : 금속층 140 : 제 1 반사 방지막
150 : 제 1 절연막 160 : 제 2 절연막
170 : 제 3 절연막 180 : 제 2 반사 방지막
190 : 감광막 200 : 금속 배선
210 : 폴리머 220 : 콘택홀
300 : 층간 절연막
본 발명은 반도체 소자 제조 기술에 관한 것으로, 특히 반도체 소자의 콘택홀(contact hole) 형성 방법에 관한 것이다.
점차, 반도체 소자는 집적도를 향상시키고, 사이즈(size)를 축소시키는 방향으로 개발이 진행되고 있다. 이러한 반도체 소자의 사이즈 축소에 따라 필연적으로 수반되는 임계 치수(critical dimension)의 감소 등으로 인하여 포토레지스트 패턴의 마진(margin)이 줄어들게 되고, 포토레지스트 패턴의 두께 또한 줄어들게 된다. 따라서, 식각 공정시 포토레지스트 패턴에 대한 마진이 줄어들고 있다.
반도체 소자의 고집적화 및 소형화에 따라 하부 구조, 예를들어 하부 금속 배선을 노출시키기 위한 콘택홀 형성시 포토레지스트 패턴만을 마스크로 층간 절연막을 식각할 경우 콘택홀의 상부가 심하게 손상되는 문제가 발생된다. 따라서, 정상적인 프로파일의 콘택홀을 형성하기 어려운 실정이다.
따라서, 이러한 문제를 해결하기 위해 종래에는 층간 절연막 상부에 하드 마스크막을 별도로 형성하고 그 상부에 포토레지스트 패턴을 형성하여 포토레지스트 패턴의 마진 부족을 보상하고 있다. 대표적으로, 최근에는 하드 마스크막으로 텅스텐막을 층간 절연막 상부에 형성한 후 그 상부에 포토레지스트 패턴을 형성하고 있다.
그러나, 이와 같이 하드 마스크막을 별도로 사용하다 보면 다음과 같은 여러가지 문제가 있다.
첫째, 하드 마스크막을 증착하기 위한 증착공정, 이를 식각하기 위한 식각공정 및 콘택홀 형성 후 이를 별도로 제거하기 위한 제거 공정을 반드시 실시해야 하므로 공정이 복잡해지는 문제가 있다.
둘째, 이러한 복잡한 공정들에 의에 발생되는 파티클(particle)에 의해 후속 금속 배선과 브리지(bridge)를 발생시켜 반도체 소자에 심각한 페일(fail)을 유발할 수 있다.
셋째, 이와 같이 추가된 공정들에 의해 TAT(turn around time)가 증가하여 소자 개발 시간을 지연시키는 문제를 야기하게 되고, 이는 소자 생산 단가를 증가시키게 되는 문제가 있다.
따라서, 본 발명은 이러한 문제점을 해결하기 위해 제안된 것으로서, 다음과 같은 목적들이 있다.
첫째, 반도체 소자의 콘택홀 형성을 위해 별도로 하드 마스크막을 형성함에 따라 추가되는 공정을 생략하여 반도체 소자의 제조 공정을 단순화할 수 있는 반도 체 소자의 콘택홀 형성 방법을 제공하는데 그 목적이 있다.
둘째, 반도체 소자의 콘택홀 형성을 위해 별도로 하드 마스크막을 형성함에 따라 추가되는 공정시 발생되는 파티클에 의해 금속배선 간 브릿지가 발생하는 것을 억제할 수 있는 반도체 소자의 콘택홀 형성 방법을 제공하는데 다른 목적이 있다.
셋째, 반도체 소자의 콘택홀 형성을 위해 별도로 하드 마스크막을 형성함에 따라 추가되는 공정을 생략하여 소자 개발 시간을 단축시키고 소자 생산 단가를 낮출 수 있는 반도체 소자의 콘택홀 형성 방법을 제공하는데 또다른 목적이 있다.
상기한 목적을 달성하기 위한 일측면에 따른 본 발명은, 기판 상부에 금속 배선을 형성하는 단계와, 상기 금속 배선을 덮도록 상기 기판 상 전면에 층간 절연막을 형성하는 단계와, 상기 층간 절연막 상에 포토레지스트 패턴을 형성하는 단계와, 상기 포토레지스트 패턴 상부 표면에 폴리머가 다량 발생되는 조건으로 상기 층간 절연막을 식각하여 상기 금속 배선을 노출시키는 콘택홀을 형성하는 단계를 포함하는 반도체 소자의 콘택홀 형성 방법을 제공한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부한 도면을 참조하여 설명한다. 또한, 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이며, 층이 다 른 층 또는 기판 "상"에 있다고 언급되어지는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나, 또는 그들 사이에 제3의 층이 개재될 수도 있다. 또한 명세서 전체에 걸쳐서 동일한 참조번호는 표시된 부분은 동일한 구성요소들을 나타낸다.
도 1a 내지 도 1e는 본 발명의 실시예에 따른 반도체 소자의 콘택홀 형성 방법을 설명하기 위해 도시한 공정 단면도이다.
도 1a에 도시된 바와 같이, 소정의 구조가 형성된 반도체 기판(110) 상부의 소정 영역에 장벽 금속층(120), 금속층(130) 및 제 1 반사 방지막(140)이 순차적으로 형성된 금속 배선(200)을 형성한다. 여기서, 반도체 기판(100) 상에 형성된 소정의 구조는 예를들어 DRAM 소자의 경우 셀 트랜지스터, 주변 트랜지스터, 랜딩 플러그 및 비트라인, 그리고 캐패시터를 포함한다.
또한, 장벽 금속층(120)은 Ta, TaN, TaC, TaAlN, TaSiN, TaSi2, Ti, TiN, TiSiN, WN, WBN, WC, Co 및 CoSi2 중 어느 하나로 형성할 수 있으며, 금속층(130)은 구리, 텅스텐, 알루미늄 중 어느 하나로 형성할 수 있고, 제 1 반사 방지막(140)은 Ti/TiN막으로 형성할 수 있다.
이어서, 금속 배선(200)을 포함한 반도체 기판(110) 상부에 제 1 절연막(150), 제 2 절연막(160) 및 제 3 절연막(170)을 순차적으로 적층하여 층간 절연막(300)을 형성한다. 여기서, 층간 절연막(300)은 산화막 계열의 물질을 이용하여 형성하는데, 예를들어 제 1 절연막(150)은 PE-TEOS(Plasma Enhanced- tetraethlyorthosilicate)막으로 형성하고, 제 2 절연막(160)은 SOG(Spin On Glass)막으로 형성하며, 제 3 절연막(170)은 USG(Undoped Silcate Glass)막으로 형성한다.
이어서, 층간 절연막(300) 상에 제 2 반사 방지막(180)을 형성하고, 제 2 반사 방지막(180) 상에 포토레지스트 패턴(190)을 형성한다. 예컨대, 제 2 반사 방지막(180) 상에 포토레지스트를 도포한 후 포토마스크를 이용한 노광 및 현상 공정을 실시하여 포토레지스트 패턴(190)을 형성한다. 여기서, 제 2 반사 방지막(180)은 폴리이미드 등의 유기 반사 방지막으로 형성한다. 또한, 포토레지스트 패턴(190)은 금속 배선(200)에 대응되는 영역이 개방(open)되도록 형성한다.
이어서, 도 1b에 도시된 바와 같이, 층간 절연막(300)이 노출되도록 포토레지스트 패턴(190)을 식각 마스크로 제 1 식각 공정을 실시하여 제 2 반사 방지막(180)을 식각한다. 이때에는, 층간 절연막(300)이 소정 두께 식각되도록 과도 식각하는 것이 바람직하다.
여기서, 제 2 반사 방지막(180)을 식각하기 위해서는 반응 챔버를 30∼50mTorr의 압력을 유지한 상태에서 50∼100sccm의 CF4가스, 5∼15sccm의 O2 가스, 그리고 100∼200sccm의 Ar 가스를 유입시키고, 800∼1300W의 소오스 파워 및 1000∼1600W의 바이어스 파워를 인가한다.
이어서, 도 1c에 도시된 바와 같이, 제 2 반사 방지막(180)을 식각한 후 동일 챔버에서 층간 절연막(300)을 식각한다. 이때에는, 폴리머(210)가 다량 발생되 고, 발생된 폴리머(210)가 포토레지스트 패턴(190) 상부 표면을 보호하도록 하는 조건으로 층간 절연막(300)을 식각한다.
여기서, 층간 절연막(300)의 식각 공정은 챔버의 압력을 5∼30mTorr의 저압으로 유지한 상태에서 20∼35sccm의 C4F6 가스, 150∼400sccm의 CO 가스, 15∼20sccm의 O2 가스, 5∼15sccm의 CHF3, 그리고 400∼500sccm의 Ar 가스를 유입시키고, 1300∼2000W의 소오스 파워와 1500∼2500sccm의 바이어스 파워를 인가하여 실시하여 실시한다.
상기한 바와 같이 C4F6/CO 홉합가스를 이용하여 산화막 계열의 층간 절연막(300)을 식각하게 되면 폴리머(210)가 다량 발생하게 하고, 저압에서 O2 가스를 이용하여 식각시 발생되는 폴리머(210)의 배출을 용이하게 하여 콘택홀이 폴리머(210)에 의해 막히는 것을 방지한다. 이렇게 함으로써 폴리머(210)에 의해 포토레지스트 패턴(190)의 상부 표면이 보호된다. 따라서, 텅스텐 하드 마스크막을 사용하지 않고도 포토레지스트 패턴(190)의 두께 마진을 확보하여 양호한 프로파일의 콘택홀을 형성할 수 있게 된다.
이어서, 도 1d에 도시된 바와 같이, 층간 절연막(300)을 식각한 후 동일 챔버에서 제 1 반사 방지막(140)을 식각한다. 이때, 제 1 반사 방지막(140)의 식각공정은 챔버의 압력을 25∼35mT로 유지한 상태에서 150∼250sccm의 O2 가스와 800∼1300sccm의 Ar 가스를 유입시키고, 800∼1300W의 소오스 파워와 100∼300W의 바이 어스 파워를 인가하여 실시한다.
이어서, 도 1e에 도시된 바와 같이, 폴리머(210, 도 1d 참조) 및 포토레지스트 패턴(190, 도 1d 참조)을 제거한 후 세정(cleaning) 공정을 실시하여 콘택홀(220) 형성 공정을 완료한다.
도 2는 종래의 텅스텐 하드 마스크막을 형성하지 않고 층간 절연막을 식각하여 형성된 콘택홀의 프로파일을 나타낸 SEM(Scanning Electron Microscope) 사진이고, 도 3은 종래의 텅스텐 하드 마스크막을 형성하여 층간 절연막을 식각하여 형성된 콘택홀의 프로파일을 나타낸 SEM 사진이며, 도 4는 본 발명에 따른 폴리머가 다량 발생되는 조건으로 층간 절연막을 식각하여 형성된 콘택홀의 프로파일을 나타낸 SEM 사진이다.
도 2 내지 도 4를 참조하면, 본 발명의 실시예에 따라 별도의 텅스텐 하드 마스크막을 사용하지 않고 폴리머가 다량 발생되는 조건으로 포토레지스트 패턴을 통해 층간 절연막을 식각하여 형성된 콘택홀의 프로파일이 가장 좋은 것을 알 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
즉, 상기 실시 예에서는 금속 배선을 노출시키는 콘택홀 형성 공정을 예로 설명하였으나, 이에 국한되지 않고 층간 절연막을 식각하여 콘택홀 또는 비아홀을 형성하는 모든 공정에 적용 가능할 것이다.
상술한 바와 같이 본 발명에 의하면, 다음과 같은 효과들이 있다.
첫째, 폴리머가 다량 발생되는 조건으로 포토레지스트 패턴을 통해 층간 절연막을 식각하고 폴리머에 의해 포토레지스트 패턴의 상부 표면이 보호되도록 함으로써, 기존과 같이 텅스텐 하드 마스크막을 형성하지 않고도 양호한 프로파일의 콘택홀을 형성할 수 있다.
둘째, 하드 마스크막을 별도로 형성하기 위한 하드 마스크막 형성공정, 이를 식각하기 위한 식각공정 및 콘택홀 형성 후 이를 제거하기 위한 제거 공정을 실시하지 않아도 되므로, 별도로 하드 마스크막을 형성함에 따라 추가되는 공정을 생략하여 반도체 소자의 제조 공정을 단순화할 수 있다.
셋째, 별도로 하드 마스크막을 형성함에 따라 추가되는 공정을 생략하여 소자 개발 시간을 단축할 수 있고 소자 생산 단가를 낮출 수 있다.
넷째, 별도로 하드 마스크막을 형성함에 따라 추가되는 공정을 생략하여 하드 마스크막의 형성, 식각 및 제거시 발생되는 파티클에 의한 금속배선 간 브릿지가 발생을 방지할 수 있다. 이를 통해, 반도체 소자의 수율(yield)을 증가시킬 수 있다.
Claims (9)
- 기판 상부에 금속 배선을 형성하는 단계;상기 금속 배선을 덮도록 상기 기판 상 전면에 층간 절연막을 형성하는 단계;상기 층간 절연막 상에 포토레지스트 패턴을 형성하는 단계; 및상기 포토레지스트 패턴 상부 표면에 폴리머가 다량 발생되는 조건으로 상기 층간 절연막을 식각하여 상기 금속 배선을 노출시키는 콘택홀을 형성하는 단계를 포함하는 반도체 소자의 콘택홀 형성 방법.
- 제 1 항에 있어서,상기 층간 절연막을 형성하는 단계 후,상기 층간 절연막 상에 반사 방지막을 형성하는 단계를 더 포함하는 반도체 소자의 콘택홀 형성 방법.
- 제 2 항에 있어서,상기 층간 절연막을 식각하는 단계 전,상기 포토레지스트 패턴을 마스크로 상기 반사 방지막을 식각하는 단계를 더 포함하는 반도체 소자의 콘택홀 형성 방법.
- 제 3 항에 있어서,상기 반사 방지막을 식각하는 단계는,반응 챔버의 압력을 30 내지 50mTorr로 유지한 상태에서 50 내지 100sccm의 CF4가스, 5 내지 15sccm의 O2 가스 및 100 내지 200sccm의 Ar 가스를 유입시키고, 800 내지 1300W의 소오스 파워 및 1000 내지 1600W의 바이어스 파워를 인가하여 이루어지는 반도체 소자의 콘택홀 형성 방법.
- 제 1 항에 있어서,상기 층간 절연막은 산화막 계열의 물질로 형성하는 반도체 소자의 콘택홀 형성 방법.
- 제 1 항 또는 제 5 항에 있어서,상기 층간 절연막을 식각하는 단계는,C4F6/CO 혼합가스를 포함하는 식각가스를 이용하여 상기 폴리머가 다량 발생 되도록 하는 반도체 소자의 콘택홀 형성 방법.
- 제 1 항 또는 제 5 항에 있어서,상기 층간 절연막을 식각하는 단계는,반응 챔버의 압력을 5~30mTorr의 저압으로 유지하여 상기 폴리머의 배출을 용이하게 하는 반도체 소자의 콘택홀 형성 방법.
- 제 1 항에 있어서,상기 층간 절연막을 식각하는 단계는,20 내지 35sccm의 C4F6 가스, 150 내지 400sccm의 CO 가스, 15 내지 20sccm의 O2 가스, 5 내지 15sccm의 CHF3 및 400 내지 500sccm의 Ar 가스를 유입시켜 이루어지는 반도체 소자의 콘택홀 형성 방법.
- 제 1 항에 있어서,상기 층간 절연막을 식각하는 단계는,1300 내지 2000W의 소오스 파워와 1500 내지 2500W의 바이어스 파워를 인가 하여 이루어지는 반도체 소자의 콘택홀 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070000419A KR20080063892A (ko) | 2007-01-03 | 2007-01-03 | 반도체 소자의 콘택홀 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070000419A KR20080063892A (ko) | 2007-01-03 | 2007-01-03 | 반도체 소자의 콘택홀 형성 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20080063892A true KR20080063892A (ko) | 2008-07-08 |
Family
ID=39815379
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070000419A KR20080063892A (ko) | 2007-01-03 | 2007-01-03 | 반도체 소자의 콘택홀 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20080063892A (ko) |
-
2007
- 2007-01-03 KR KR1020070000419A patent/KR20080063892A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100822592B1 (ko) | 반도체 소자의 미세 패턴 형성방법 | |
| KR100822622B1 (ko) | 반도체 소자의 미세 패턴 형성방법 | |
| US20060124587A1 (en) | Method for fabricating semiconductor device using ArF photolithography capable of protecting tapered profile of hard mask | |
| KR20050029432A (ko) | 습식 세정에 의한 어택을 방지할 수 있는 반도체 장치제조 방법 | |
| KR100652791B1 (ko) | 반도체소자 제조 방법 | |
| KR100703025B1 (ko) | 반도체 장치에서 금속 배선 형성 방법. | |
| KR100670706B1 (ko) | 반도체 소자의 콘택 플러그 형성 방법 | |
| JP5178025B2 (ja) | 半導体メモリ素子の製造方法 | |
| KR100778869B1 (ko) | 반도체 소자의 콘택 형성 방법 | |
| US7153771B2 (en) | Method for forming metal contact in semiconductor device | |
| KR20080063892A (ko) | 반도체 소자의 콘택홀 형성 방법 | |
| KR100851922B1 (ko) | 반도체 소자의 제조방법 | |
| KR20070098320A (ko) | 반도체소자의 스토리지노드콘택홀 형성 방법 | |
| KR100421278B1 (ko) | 반도체소자의 제조방법 | |
| KR20030002119A (ko) | 듀얼 다마신 공정에 의한 비아홀 형성 방법 | |
| KR20070071483A (ko) | 반도체 소자의 ｍｉｍ 캐패시터 제조방법 | |
| KR100395775B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100701425B1 (ko) | 반도체소자 제조 방법 | |
| KR100996163B1 (ko) | 반도체 소자의 제조방법 | |
| KR100843032B1 (ko) | 메모리 소자의 제조방법 | |
| KR20060023004A (ko) | 반도체소자의 콘택 플러그 형성 방법 | |
| KR20050009896A (ko) | 반도체 소자의 제조방법 | |
| KR20020025351A (ko) | 반도체 소자의 제조방법 | |
| KR20080002515A (ko) | 리페어식각과 패드식각을 동시에 진행하는 반도체 소자의제조방법 | |
| KR20050116483A (ko) | 반도체소자의 콘택홀 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |