KR20080031137A - 퍼포먼스 보드 및 커버 부재 - Google Patents

퍼포먼스 보드 및 커버 부재 Download PDF

Info

Publication number
KR20080031137A
KR20080031137A KR1020070099448A KR20070099448A KR20080031137A KR 20080031137 A KR20080031137 A KR 20080031137A KR 1020070099448 A KR1020070099448 A KR 1020070099448A KR 20070099448 A KR20070099448 A KR 20070099448A KR 20080031137 A KR20080031137 A KR 20080031137A
Authority
KR
South Korea
Prior art keywords
cover member
substrate
socket
performance board
test
Prior art date
Application number
KR1020070099448A
Other languages
English (en)
Other versions
KR101379413B1 (ko
Inventor
사토시 타케시타
Original Assignee
가부시키가이샤 어드밴티스트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 어드밴티스트 filed Critical 가부시키가이샤 어드밴티스트
Publication of KR20080031137A publication Critical patent/KR20080031137A/ko
Application granted granted Critical
Publication of KR101379413B1 publication Critical patent/KR101379413B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2874—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2879—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to electrical aspects, e.g. to voltage or current supply or stimuli or to electrical loads

Landscapes

  • Engineering & Computer Science (AREA)
  • Environmental & Geological Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

반도체 시험 장치에 장착되어 피시험 디바이스를 실장하는 퍼포먼스 보드에 있어서, 기판과, 상기 기판의 표면에 장착되어 피시험 디바이스가 실장되는 소켓과, 상기 기판에 있어서 상기 소켓이 장착된 영역의 이면에 장착되는 단열성의 커버 부재를 구비한 퍼포먼스 보드를 제공한다.

Description

퍼포먼스 보드 및 커버 부재{PERFORMANCE BOARD AND COVER MEMBER}
본 출원은 2006년 10월 3일자로 출원된 일본 특허 출원 제2006-272070호를 우선권으로 하며, 그 내용은 본원에 참고로 인용된다.
본 발명은 퍼포먼스 보드 및 커버 부재에 관한 것이다. 보다 상세하게는, 반도체 시험 장치에 있어서 테스트 헤드에 장착되고, 테스트 헤드 및 피시험 디바이스의 인터페이스로 이루어진 퍼포먼스 보드와, 퍼포먼스 보드에 장착되어 사용하는 커버 부재에 관한 것이다.
대부분의 반도체 시험 장치에 있어서, 각종 피시험 디바이스를 대상으로 하여 각종 시험이 실행된다. 그래서, 반도체 시험 장치는, 피시험 디바이스를 수납, 반송 및 실장하는 핸들러(handler), 피시험 디바이스와의 전기적 접속을 형성하는 테스트 헤드, 전체의 동작을 제어하는 메인 프레임 등을 조합하여 형성된다. 또한, 실시되는 시험의 대상 및 내용에 따라 부분적으로 바꿀 수 있는 구조를 갖는다. 또한, 반도체 시험 장치에서는, 각종 테스트 신호를 이용한 시험 이외에, 온 도 환경 등을 변화시키면서 피시험 디바이스를 동작시키는 환경 시험도 실시된다. 한편, 피시험 디바이스를 냉각 또는 가열하면서 실행하는 고온 시험 및 저온 시험을, 이하 일괄로서 「온도 시험」으로 기재한다.
반도체 시험 장치에 있어서 온도 시험을 실시하는 경우, 피시험 디바이스는 소정의 설정 온도로 유지되지 않으면 안 된다. 따라서, 반도체 시험 장치에는, 단열성이 높은 재료로 포위된 항온실이 마련되고, 피시험 디바이스를 항온실에 수용한 상태에서 시험이 실시된다. 그러나, 반도체 시험을 실시할 때에는, 항온실의 외부에 배치된 전자 회로에 피시험 디바이스를 접속하는 것도 요구된다. 이로써, 단열과 전기적 접촉을 양립시킬 수 있는 여러 가지의 구조가 제안된다.
또한, 특히 저온 시험에 있어서, 냉각된 항온실에 면한 반도체 시험 장치의 일부는 다른 부분에 비교하여 온도가 저하한다. 이와 같은 부분이 대기에 접촉하면 결로가 생기지만, 결로에 의해 전자 회로가 습윤하면 전기적 특성이 변화하여 시험 정밀도가 저하한다. 따라서, 저온 시험을 실시하는 반도체 시험 장치에서는, 결로를 방지하는 구조 혹은 방법에 대해서도 여러 가지의 제안이 있다.
하기의 특허문헌1에는, 피시험 디바이스로의 인터페이스를 일괄하여 고저온실에 수용하는 구조를 갖는 피시험 장치가 기재된다. 이에 의해, 피시험 디바이스의 온도가 소망의 시험 온도로 유지되는 동시에, 고저온실 내의 온도가 반도체 시험 장치의 테스트 헤드에 영향을 미치는 것이 방지된다.
또한, 하기의 특허문헌2에는, 피시험 디바이스의 온도 환경을 형성하는 항온실의 하면을 밀봉하는 구조가 기재된다. 이에 의해, 항온실 내부가 냉각된 경우에 테스트 헤드측에 발생하는 결로를 방지할 수 있다.
또한, 하기의 특허문헌3에는, 피시험 디바이스를 실장하는 품종 교환부 베이스의 아래쪽에 공간을 형성하는 구조가 제안된다. 이에 의해, 항온실 내부의 온도의 영향이 테스트 헤드에 미치는 것이 방지된다.
[특허문헌1] 일본 특허 공개 평7-260879호 공보
[특허문헌2] 일본 특허 공개 2000-147053호 공보
[특허문헌3] 일본 특허 공개 2000-147055호 공보
그러나, 상기 특허문헌1에 기재된 구조는, 테스트 헤드에 장착된 컨버전 보드(conversion board)로부터 피시험 디바이스를 실장하는 소켓까지의 사이에 큰 스페이스가 요구된다. 이로써, 실장할 수 있는 반도체 시험 장치에 제한이 있다.
특허문헌2에 기재된 구조는, 테스트 헤드측의 인터페이스를 형성하는 마더 보드에 전용의 구조를 갖는다. 이로써, 마더 보드에 대해 조합시킬 수 있는 항온실의 구조가 제한되고, 반도체 시험 장치 자체의 구조를 변경하지 않으면 안 된다.
또한, 특허문헌3에 기재된 구조는, 테스트 헤드와 항온실 사이에 큰 스페이스가 요구된다. 이로써, 이 구조를 실시할 수 있는 반도체 시험 장치의 사양이 제한된다.
이와 같이, 온도 시험을 실시하는 반도체 시험 장치 및 그 부품의 구조는 대형이 되기 쉽다는 문제가 있다. 또한, 마더 보드 등의 구조 자체를 변경하지 않으면 안 되므로 고가가 되는 문제도 있다.
따라서 본 명세서에 포함된 기술 혁신(이노베이션) 중 하나의 측면에 있어서는, 상기의 과제를 해결할 수 있는 퍼포먼스 보드 및 커버 부재를 제공하는 것을 목적으로 한다. 이러한 목적은 특허청구범위에 있어서 독립항에 기재된 특징의 조합에 의해 달성된다. 또한 종속항은 본 발명의 다른 유리한 구체예를 규정한다.
즉, 본 명세서에 포함된 이노베이션에 관련하는 측면에 의한 퍼포먼스 보드 중 하나의 예에 의하면, 반도체 시험 장치에 장착되어, 피시험 디바이스를 실장한 퍼포먼스 보드에 있어서, 기판과, 상기 기판의 표면에 장착되어 피시험 디바이스가 실장되는 소켓과, 상기 기판에서 상기 소켓이 장착된 영역의 이면에 장착된 단열성의 커버 부재를 구비한 퍼포먼스 보드를 제공한다.
즉, 본 명세서에 포함된 이노베이션에 관련하는 측면에 의한 커버 부재 중 하나의 예에 의하면, 기판, 및 상기 기판의 표면에 장착되어 피시험 디바이스를 실장하는 소켓을 갖는 반도체 시험 장치의 퍼포먼스 보드에 장착되고, 상기 기판에서 상기 소켓이 장착된 영역에 있어서, 상기 기판의 이면에 있어서의 상기 영역의 이면에 장착된 단열성의 커버 부재를 제공한다.
한편 상기 발명의 개요는, 본 발명의 필요한 특징의 모두를 열거한 것이 아니라, 이들의 특징군의 서브콤비네이션(subcombination) 또한 발명이 될 수 있다.
이하, 발명의 실시예를 따라 본 발명의 일 측면을 설명하지만, 이하의 실시예는 특허청구범위에 따른 발명을 한정하는 것이 아니라, 다른 실시예 중에서 설명되어 있는 특징의 조합 모두가 발명의 해결 수단에 필수적이라고 한정하지 않는다.
도 1은 일 실시예에 관한 퍼포먼스 보드(200)를 이용하는 반도체 시험 장치(100) 전체의 구조를 모식적으로 도시한 도면이다. 도 1에 도시한 바와 같이, 반도체 시험 장치(100)는 메인 프레임(110), 핸들러(120), 테스트 헤드(130), 접속 케이블(140) 등을 조합하여 형성된다.
메인 프레임(110)은 전원, 타이밍 발생기, 버스 컨트롤러 등을 구비한 정보 처리 장치의 한 종류이며, 반도체 시험 장치(100) 전체의 동작을 제어한다. 이에 대해, 핸들러(120)는 주로 기계적인 동작으로서, 후술하는 테스트 헤드(130)에 대해 피시험 디바이스(160)를 공급하고, 또 시험을 종료한 피시험 디바이스(160)를 분류 및 수납한다. 테스트 헤드(130)는 피시험 디바이스(160) 각각에 대해 전기적인 접속을 확립하여 시험을 실행한다.
상기와 같은 반도체 시험 장치(100)에 있어서, 피시험 디바이스(160)는 테스트 헤드(130)의 상부에 장착된 퍼포먼스 보드(200)에 실장하여 시험이 실행된다. 테스트 헤드(130)는 테스트 회로 카드(132) 등을 수용한 캐비넷(134)과, 캐비넷(134)의 천장면에 장착된 마더 보드(150)를 포함하고, 퍼포먼스 보드(200)는 마더 보드(150)의 상면에 장착된다.
퍼포먼스 보드(200)는 소켓(510)을 장비한 기판(500)을 구비하고, 피시험 디바이스(160)는 핸들러(120)에 의해 소켓(510)에 실장된다. 여기서, 핸들러(120) 중, 테스트 헤드(130)의 위쪽에 돌출(overhang)된 부분에는 항온실(124)이 마련된다. 항온실(124)은 피시험 디바이스(160)를 가열 또는 냉각한 상태에서 시험을 실시하는 장소이고, 가열 수단 또는 냉각 수단을 구비하는 동시에, 단열재에 의해 주변으로부터 열적으로 차단된다.
도 2는 반도체 시험 장치(100)의 핸들러(120) 및 테스트 헤드(130)를 도 1에 화살표(X)로 나타낸 방향으로부터 본 상태를 도시한 도면이다. 도 2에 도시한 바와 같이, 그 방향으로부터 본 경우, 테스트 헤드(130)의 캐비넷(134)에 수용된 테스트 회로 카드(132)는 서로 평행하게 배치된다. 따라서, 임의의 테스트 회로 카드(132)를 개별적으로 빼내어 교환할 수 있다. 또한, 도시는 생략하지만, 테스트 회로 카드(132)의 상단에는, 각각 커넥터가 형성되고, 마더 보드(150) 하면의 접촉 커넥터(152)에 대해 결합할 수 있다.
또한, 마더 보드(150)는 서로 연통하는 에어 플러그(159) 및 에어 노즐(158)을 구비한다. 이에 의해, 도시하지 않은 건조 공기 탱크에 에어 플러그(159)를 접속하여, 에어 노즐(158)로부터 토출시킬 수 있다. 에어 노즐(158)로부터 토출된 건조 공기는 소켓(510)의 이면에서 퍼포먼스 보드(200) 위의 기판(500)에 내뿜어진다. 이에 의해, 그 영역에서 결로가 생기는 것이 방지된다.
또한, 퍼포먼스 보드(200)의 하면에는, 탈착할 수 있는 커버 부재(400)가 장착된다. 항온실(124)이 주변의 온도에 대해 고온 또는 저온으로 되는 경우, 대부분은 금속제인 소켓(510)의 핀 또는 리셉터클로부터 열이 외부로 전달된다. 이로써, 항온실(124) 내부에 소켓(510) 근방에 온도 분포가 형성되고, 혹은 기판(500) 의 이면에 열이 전달된다. 이에 대해, 커버 부재(400)가 소켓(510)의 이면을 덮음으로써, 열의 방산이 방지되어, 항온실(124)의 온도가 안정된다.
커버 부재(400)의 저부(430)에는 주입 구멍(432)이 형성된다. 이로써, 에어 노즐(158)로부터 토출되는 건조 공기는 커버 부재(400)의 내부에 주입된다. 이에 의해, 커버 부재(400) 내부에 있어서 결로의 발생이 방지된다. 한편, 커버 부재(400) 자체의 구조 및 퍼포먼스 보드(20))로의 부착 설명에 대해서는 후술한다.
도 3은 테스트 헤드(130)의 정상부 근방에 있어서, 테스트 헤드(130)의 상부 근방의 체적 구조를 도시한 분해 사시도이다. 도 3에 도시한 바와 같이, 테스트 헤드(130)의 캐비넷(134)의 천장면에는, 캐비넷(134)에 수용된 테스트 회로 카드(132)의 상단이 노출되어 있다. 마더 보드(150)는 이 테스트 회로 카드(132)에 장착된다. 또한, 마더 보드(150)의 상면에 퍼포먼스 보드(200)가 적층된다. 퍼포먼스 보드(200)는 그 상면에 소켓(510)을 구비하고, 피시험 디바이스(160)는 이 소켓(510)에 실장된다. 한편, 커버 부재(400)는 퍼포먼스 보드(200)의 하면에 장착되어 있으므로, 본 도면에서는 보이지 않는다.
도 4는 테스트 헤드(130)로부터 피시험 디바이스(160)에 이르는 전기적인 접속 구조를 모식적으로 도시한 단면도이다. 도 4에 도시한 바와 같이, 마더 보드(150)는 그 하면에 장착된 접촉 커넥터(152)에 의해, 캐비넷(134) 내의 테스트 회로 카드(132)에 접속된다. 또한, 마더 보드(150)의 내부에 있어서, 하면의 접촉 커넥터(152)는 동축 케이블(154)을 거쳐 상면의 접촉 커넥터(156)에 접속된다.
퍼포먼스 보드(200)의 기판(500)은, 그 하면에 콘택트 패드(530)를 구비한 다. 퍼포먼스 보드(200)를 마더 보드(150)에 적층한 상태에서는, 접촉 커넥터(156) 및 콘택트 패드(530)가 서로 접촉하여 전기적으로 접속된다. 퍼포먼스 보드(200)의 기판(500)은 콘택트 패드(530) 및 소켓(510)을 전기적으로 접속하는 배선(미도시)을 갖는다. 따라서, 소켓(510)에 피시험 디바이스(160)를 실장함으로써 테스트 헤드(130)의 테스트 회로 카드(132)로부터 피시험 디바이스(160)까지 전기적으로 접속된다.
이와 같은 적층 구조에 의해, 반도체 시험 장치(100)의 다른 부품을 교환함이 없이, 데스트 회로 카드(132)를 교환할 수 있다. 또한, 피시험 디바이스(160)의 종류가 변경된 경우도, 반도체 시험 장치(100)의 다른 부품을 교환함이 없이, 퍼포먼스 보드(200)를 교환하여 대응할 수 있다. 따라서, 대부분의 부품을 계속하여 사용하면서, 여러 가지의 피시험 디바이스(160)에 대하여 여러 가지의 시험을 실행할 수 있고, 반도체 시험 장치(100)의 실효적 비용을 저감시킬 수 있다.
도 5는 퍼포먼스 보드(200)를 단독으로 비스듬하게 위쪽으로부터 본 상태를 도시한 사시도이다. 도 5에 도시한 바와 같이, 퍼포먼스 보드(200)는, 그 상면에 기판(500)을 구비한다. 또한, 기판(500)의 중앙 근방에는, 한 쌍의 소켓(510)이 장착된다. 더욱이, 퍼포먼스 보드(200)는, 이 퍼포먼스 보드(200)를 취급하는 경우에 사용자가 잡는 한 쌍의 핸들(210)을 그 양측부에 구비한다.
도 6은 도 5에 도시한 퍼포먼스 보드(200)를 뒤집어서, 그 이면을 비스듬하게 위쪽으로터 본 도면이다. 또한, 도 6에 도시한 퍼포먼스 보드(200)에는, 커버 부재(400)는 아직 장착되어 있지 않지만, 그대로도 퍼포먼스 보드(200)로서 사용할 수 있다.
도 6에 도시한 바와 같이, 기판(500)의 이면에는 보강재(300)가 장착된다. 상기한 핸들(210)은 보강재(300)에 대해 부착된다. 이로써, 퍼포먼스 보드(200)의 기계적인 강도가 향상되고, 피시험 디바이스(160)를 반복 장착하는 경우의 변형을 방지할 수 있다.
또한, 퍼포먼스 보드(200)의 이면에 있어서, 기판(500)의 이면 중앙부에는, 보강판(520)이 장착된다. 보강판(520)은 기판(500)의 굽힘 강도를 보강하는 부재이고, 소켓(510)이 장착된 영역의 이면에 부착된다. 이로써, 피시험 디바이스(160)를 소켓(510)에 탈착하는 경우에 기판(500)에 가해지는 힘에 대항하여, 기판(500)의 변형이 방지된다. 한편, 보강판(520)은 칼라(610)를 거쳐서 기판(500)의 이면으로부터 뜨게 하여 장착된다. 이로써, 기판(500)의 이면에 있어서, 소켓(510)의 이면에 액세스할 수 있다. 또한, 보강판(520)의 중앙에는, 주입 구멍(522)이 형성되어 있으므로, 에어 노즐(158)로부터 토출된 건조 공기를 소켓(510)의 이면에 직접 내뿜을 수 있다.
도 7은 보강재(300)의 단독 형상을 도시한 도면이다. 도 7에 도시한 바와 같이, 보강재(300)는 기판(500)보다도 약간 작은 치수를 갖고, 두꺼운 금속판에 의해 일체로 형성된다. 보강재(300)의 4개 모서리 근방에는, 기판(500)을 고정하는 나사(미도시)를 삽입 통과하는 나사 구멍(320)이 각각 형성된다. 또한, 보강재(300)의 중앙과 사변을 따르는 영역에는, 보강재(300)를 그 두께 방향으로 관통하는 중앙 구멍부(340) 및 주변 구멍부(310)가 형성된다. 더욱이, 측면의 4개소에 는, 핸들(210)을 장착하기 위한 부착부(330)가 형성된다.
다시 도 6을 참조하면, 상기한 바와 같은 보강재(300)를 기판(500)에 장착한 경우, 주변 구멍부(310)의 내측에는, 콘택트 패드(530)가 노출된다. 또한, 중앙 구멍부(340)의 내측에는, 기판(500)에 있어서, 소켓(510)가 장착된 영역의 이면이 노출된다.
도 8은 커버 부재(400)의 일부를 이루는 프레임부(410)의 형상을 도시한 평면도이다. 도 8에 도시한 바와 같이, 프레임부(410)는 중앙에 큰 개구(412)를 갖는다. 또한, 4변 각각에는 복수의 나사 구멍(414, 416)이 형성된다. 이들 나사 구멍(414, 416)은 후술하는 측벽부(420, 440)에 대해 프레임부(410)를 부착하는 경우에 이용된다.
도 9는 프레임부(410)의 측면 형상을 도시한 측면도이다. 또한, 도 9의 일부는 프레임부(410)의 종단면을 도시한다. 도 9에 도시한 바와 같이, 프레임부(410)의 측면에는, 연속된 홈(418)이 형성된다. 홈(418)의 내부에는, 실리콘 고무 등의 탄성 재료에 의해 형성된 O링(460)이 삽입된다. 이로써, 프레임부(410)를 구비한 커버 부재(400)를 퍼포먼스 보드(200)에 장착한 경우에, O링(460)이 프레임부(410) 및 퍼포먼스 보드(200)의 양쪽에 밀착하여, 양자 사이를 기밀하게 밀봉한다. 또한, 대부분의 탄성 재료는 열전도율이 낮으므로, O링(460)을 거쳐 커버 부재(400)를 장착함으로써, 커버 부재(400) 및 퍼포먼스 보드(200)의 상호의 열전도가 억제된다.
한편, O링(460)은 환경 시험이 실시되는 -55℃ 내지 150℃ 정도의 온도 범위 에서 탄성을 유지할 수 있고, 화학적으로 안정된 재료로 형성하는 것이 바람직하다. 구체적으로는 실리콘 고무를 예시할 수 있지만, 이에 한정되는 것은 아니다.
도 10은 커버 부재(400)의 일부를 이루는 측벽부(420)의 형상을 도시한 평면도이다. 도 10에 도시한 바와 같이, 측벽부(420)는 길다란 판재이고, 후술하는 나사(474)를 나사 결합하는 복수의 나사 구멍(424)을 갖는다. 또한, 측벽부(420)의 길이방향 양단에는, 두께를 줄인 한 쌍의 절결부(422)가 형성된다.
도 11은 도 10에 도시한 커버 부재(400)의 측벽부(420)의 형상을 도시한 측면도이다. 도 11에 도시한 바와 같이, 상기한 절결부(422)가 형성된 영역에는, 절결부(422)에 일단이 개구하는 나사 구멍(426)이 형성된다.
도 12는 커버 부재(400)의 일부를 이루는 저부(430)의 형상을 도시한 평면도이다. 도 12에 도시한 바와 같이, 저부(430)는 전체적으로 대략 장방형의 판재이고, 다수의 나사 구멍(424, 436, 438)과, 작업 구멍(439)을 갖는다. 이들의 용도에 대해서는 순차적으로 후술한다. 또한, 저부(430)의 중앙에는, 주입 구멍(432)으로 이루어진 원형의 개구가 형성된다.
도 13은 도 8 내지 도 12에 도시한 프레임부(410), 측벽부(420) 및 저부(430)를 이용한 커버 부재(400)의 조립 구조를 도시한 분해 사시도이다. 또한, 커버 부재(400)의 조립에는, 도 10 및 도 11에 도시한 측벽부(420)가 한 쌍 사용되는 것 이외에, 단순한 길이의 판재에 복수의 나사 구멍(442, 444)을 갖는 이미 한 쌍의 측벽부(440)도 사용된다.
도 13에 도시한 바와 같이, 측벽부(420)의 절결부(442)에 의해 측벽부(440) 를 위치 결정하여, 나사 구멍(426)에 삽입 통과된 나사(478)를 나사 구멍(442)에 나사 결합시킴으로써, 커버 부재(400)의 4변의 측벽이 일체로 형성된다. 다음으로, 이 측벽에 대해 위쪽으로 프레임부(410)를 아래쪽으로부터는 저부(430)를 각각 장착하여, 상면에 개구(412)를 갖는 커버 부재(400)가 형성된다. 한편, 프레임부(410)는 나사 구멍(414, 416)에 삽입 통과하여, 나사 구멍(424, 444)에 나사 결합된 나사(474)에 의해 고정된다. 또한, 저부(430)는 나사 구멍(434, 436)에 삽입 통과되고, 나사 구멍(424, 444)의 하단에 나사 결합된 나사(476)에 의해 고정된다.
또한, 본 실시예에 관한 커버 부재(400)는 프레임부(410), 측벽부(420, 440) 및 저부(430)를 개별적으로 제작하여 조립한 구조이지만, 전체를 일체 성형하여도 좋다. 또한, 부재의 분할하는 방법을 변경하여도 문제없다.
도 14는 커버 부재(400)에 장착하는 스페이서 부재(450)의 형상을 도시한 평면도이다. 도 14에 도시한 바와 같이, 스페이서 부재(450)는 기판(500)에 장착된 보강판(520)의 일부와 동일한 형상을 갖는 판재로 할 수 있다. 스페이서 부재(450)의 가장자리부 근방에는, 복수의 나사 구멍(454, 456)이 형성된다. 또한, 스페이서 부재(450)의 중앙부에는, 주입 구멍(452)이 되는 원형의 개구가 형성된다.
도 15는 스페이서 부재(450)의 형상을 도시한 측면도이다. 그 일부는 스페이서 부재(450)의 단면 형상을 도시한다. 도 15에 도시한 바와 같이, 나사 구멍(454)은 내경이 다른 부분을 갖는다. 이로써, 후술하는 나사(630)를 삽입 통과한 경우에, 나사 머리를 나사 구멍(454) 내에 수용하여, 하면을 평탄하게 할 수 있 다.
도 16은 도 13에 도시한 조립 구조에 의해 조립된 커버 부재(400)의 내부에 있어서, 저부(430)에 스페이서 부재(450)를 장착한 상태를 도시한 사시도이다. 도 16에 도시한 바와 같이, 스페이서 부재(450)는 저부(430)의 중앙에 배치된다. 따라서, 스페이서 부재(450)의 주입 구멍(452)과 저부(430)의 주입 구멍(432)은 동일 위치가 되고, 연통된 구멍이 형성된다.
한편, 보강판(520)은 저부(430)에 형성된 나사 구멍(438)에 삽입 통과된 나사(미도시)를 보강판(520)의 나사 구멍(456)에 나사 결합함으로써 고정된다. 한편, 나사 구멍(454)은 저부(430)의 작업 구멍(439)과 동축으로 배치되지만, 이 단계에서는 사용되지 않는다.
또한, 커버 부재(400)를 형성하는 프레임부(410), 측벽부(420, 440), 저부(430), 스페이서 부재(450)는, 그 기능을 감안하여, 모두 열전도성이 낮은 재료로 형성되는 것이 바람직하다. 또한, -55℃ 내지 150℃ 정도의 범위에서 실시되는 환경 시험에 다한 내온도성을 갖는 재료가 선택된다. 구체적으로는, 기판(500)과 동일한 글라스 에폭시 이외에, POM, PEI 등의 엔지니어링 플라스틱을 예시할 수 있지만, 이들에 한정되는 것은 아니다. 또한, 단열성과 기계적 강도를 양립시키는 목적으로, 복수의 재료를 적층한 복합 재료를 사용할 수도 있다.
도 17은 도 16에 도시한 바와 같이 스페이서 부재(450)를 포함한 커버 부재(400)를 도 6에 도시한 퍼포먼스 보드(200)에 장착한 상태를 도시한 사시도이다. 도 17에 도시한 바와 같이, 커버 부재(400)는 보강재(300)의 중앙 구멍부(340)의 내측에 장착되어, 보강판(520)을 포함한 기판(500)의 이면을 덮는다. 이로써, 소켓(510)이 장착된 기판(500)의 이면을 주변의 환경으로부터 열적으로 차단하여, 항온실(124)을 온도적으로 안정시킬 수 있다.
또한, 커버 부재(400)의 주입 구멍(432)은 스페이서 부재(450)의 주입 구멍(452) 및 보강판(520)의 주입 구멍(522)에 대해 동축으로 배치된다. 따라서, 커버 부재(400)의 주입 구멍(432), 스페이서 부재(450)의 주입 구멍(452) 및 보강판(520)의 주입 구멍(522)은 모두 연통하여, 주입된 건조 공기를 기판(500)의 이면에 직접 취할 수 있다. 이로써, 소켓(510)이 장착된 영역의 이면에 있어서의 결로를 효과적으로 방지할 수 있다.
또한, 커버 부재(400)의 내부에, 가열 수단을 더 마련할 수도 있다. 이 가열 수단은 커버 부재(400)의 내부에서 열을 발생하기 때문에, 소켓(510)의 이면만을 가열하므로, 피시험 디바이스(160)를 가열하는 시험을 실시하는 경우에, 피시험 디바이스(160)의 온도 제어에 이용할 수 있다. 이로써, 소켓(510)으로부터 방산되는 열량을 보충하여, 피시험 디바이스(160)의 온도를 보다 정밀하게 제어할 수 있다.
또한, 커버 부재(400)는 보강재(300)의 중앙 구멍부(340)의 내측에 장착되어 있다. 따라서, 테스트 헤드(130)측의 형상을 변경하지 않고, 커버 부재(400)를 부가할 수 있다.
이에 의해, 반도체 시험 장치(100)의 테스트 헤드(130)에 장착되어, 피시험 디바이스(160)를 실장하는 퍼포먼스 보드(200)에 있어서, 기판(500)과, 기판(500) 의 표면에 장착되어 피시험 디바이스(160)를 실장하는 소켓(510)과, 기판(500)의 이면에 장착되어 테스트 헤드(130)측에 결합되는 콘택트 패드(530)와, 기판(500)에 있어서 소켓(510)이 장착된 영역의 이면에 장착되고, 기판(500)의 이면에 있어서 상기 영역을 포위하여 외부로부터 열적으로 차단하는 커버 부재(400)를 구비한 퍼포먼스 보드(200)가 제공된다. 이로써, 간편한 소형의 커버 부재(400)에 의해, 피시험 디바이스(160)를 단열하는 구조가 형성된다. 이 커버 부재(400)를 구비한 퍼포먼스 보드(200)는, 실효적인 치수가 커버 부재(400)를 구비하지 않은 것과 대략 동일하므로, 기존의 테스트 헤드(130)에 장착하여 사용할 수 있다.
또한, 다시 말하면, 커버 부재(400)를 구비하지 않은 기존의 퍼포먼스 보드(200)에 커버 부재(400)를 부가하여도, 커버 부재(400)를 당초에 구비한 퍼포먼스 보드(200)와 마찬가지로 취급하여, 마찬가지의 효과를 얻을 수 있다.
이에 의해, 기판(500), 기판(500)의 표면에 장착되어 피시험 디바이스(160)를 실장하는 소켓(510), 및 기판(500)의 이면에 장착되어 테스트 헤드(130)측에 결합되는 콘택트 패드(530)를 갖는 반도체 시험 장치(100)의 퍼포먼스 보드(200)에 장착되고, 기판(500)에 있어서 소켓(510)이 장착된 영역의 이면을 포위하여 외부로부터 열적으로 차단하는 커버 부재(400)가 제공된다. 이에 의해, 퍼포먼스 보드(200)에 장착할 수 있는 커버 부재(400)가 단일체로 제공되고, 기존의 퍼포먼스 보드(200)에 있어서도 커버 부재(400)의 효과가 얻어질 수 있다.
더욱이, 커버 부재(400)는 퍼포먼스 보드(200)에 대해 탈착할 수 있다. 이로써, 온도 시험을 실시하지 않는 경우는, 커버 부재(400)를 제거하여 퍼포먼스 보 드(200)의 이면에 있어서의 작업성을 향상시킬 수 있다. 또한, 커버 부재(400)를 구비하지 않은 기존의 퍼포먼스 보드(200)에 대하여 커버 부재(400)를 장착할 수도 있다. 따라서, 피시험 디바이스(160)의 온도를 변화시키는 시험을 실행할 수 있는 반도체 시험 장치(100)를 염가로 제공할 수 있다.
도 18은 도 17에 도시한 퍼포먼스 보드(200)의 단면 구조를 도시한 단면도이다. 도 18에 도시한 바와 같이, 퍼포먼스 보드(200)의 기판(500)에 장착된 보강판(520)과, 커버 부재(400)에 장착된 스페이서 부재(450)는 서로 밀착한다.
이와 같이, 커버 부재(400)는 퍼포먼스 보드(200)에 장착된 상태에서 한편의 면을 보강판(520)에 접촉시킨 스페이서 부재(450)를 그 내부에 가질 수 있다. 이로써, 커버 부재(400)의 기계적인 강도가 향상되는 동시에, 보강판(520)의 강도도 향상된다.
또한, 커버 부재(400)의 측단부에 있어서는, O링(460)이 커버 부재(400)와 보강재(300) 사이를 밀폐하고 있다. 이로써, 주입 구멍(432, 452, 522)을 제외한 기판(500)의 하면은 커버 부재(400)에 의해 포위된다.
이에 의해, 커버 부재(400)는 탄성 재료에 의해 형성된 O링(460)을 거쳐 보강재(300)에 대해 기밀하게 장착된다. 이로써, 커버 부재(400) 및 보강재(300) 사이의 기밀성이 향상된다. 또한, 커버 부재(400)의 장착이 용이해진다.
또한, 커버 부재(400)는 보강재(300)에 대해 열적으로 차단된 상태에서 장착된다. 이로써, 커버 부재(400)의 단열재로서의 기능이 향상된다.
또한, O링(460)의 탄성에 대항하여 커버 부재(400)가 보강재(300)의 중앙 구 멍부(340)에 압입되어 있으므로, 커버 부재(400)는 퍼포먼스 보드(200)로부터 떨어지지 않는다. 다시 말하면, 커버 부재(400)는 보강재(300)의 중앙 구멍부(340)에 강제 삽입하여 장착되어, 그대로 고정할 수 있다.
이에 의해, 커버 부재(400)는 보강재(300)에 형성된 중앙 구멍부(340)로의 압입에 의해 고정할 수 있다. 이로써, 커버 부재(400)의 장착 작업이 용이해진다. 또한, 보강재(300)는 강도가 높으므로, 커버 부재(400)를 강하게 강제 삽입할 수 있다. 따라서, 커버 부재(400)의 장착 또는 분해에 있어서, 퍼포먼스 보드(200)를 파손시키지 않는다.
더욱이, 커버 부재(400)가 보강재(300)에 대해 고정되므로, 커버 부재(400)의 프레임부(410)는 기판(500)의 이면으로부터 이격되어 있다. 대부분의 반도체 시험에 있어서, 소켓(510)의 이면에는, 저항, 커패시터 등의 소자가 장착되지만, 커버 부재(400)가 기판(500)을 점유하지 않으므로, 중앙 구멍부(340)의 내부를 넓게 이용할 수 있다.
이와 같이, 퍼포먼스 보드(200)는 기판(500)의 굽힘 강성을 보충하는 보강재(300)를 더 구비하고, 커버 부재(400)는 보강재(300)에 대해 고정된다. 이로써, 기판(500)의 이면에 있어서 커버 부재(400)가 면적을 점유하지 않고, 커버 부재(400)를 안정적으로 고정할 수 있다. 또한, 보강재(300)의 기계적인 강성이 높으므로, 커버 부재(400)를 튼튼하게 고정할 수 있다. 더욱이, 커버 부재(400) 및 기판(500)이 이격된 상태에서 장착할 수 있으므로, 보강재(300)의 중앙 구멍부(340)의 내측에 있어서, 기판(500)의 소켓(510) 근방의 단열성이 한층 향상된다.
도 19는 도 17에 도시한 퍼포먼스 보드(200)에 있어서 보강판(520) 및 스페이서 부재(450)의 상호의 고정 구조(600)를 설명하는 분해 사시도이다. 또한, 도시는 생략했지만, 스페이서 부재(450)는 이미 커버 부재(400)의 저부(430)에 장착되어 있으므로, 이하의 작업은 스페이서 부재(450)를 거쳐서 커버 부재(400)를 보강판(520)에 나사 결합하는 작업과 다르지 않다.
도 19에 도시한 바와 같이, 보강판(520)은 칼라(610)를 거쳐서 기판(500)에 장착된다. 도시는 생략했지만, 칼라(610)의 상단에는, 기판(500)에 삽입 통과된 나사(미도시)가 나사 결합된다. 한편, 보강판(520)은 나사 구멍(524)에 삽입 통과된 나사(620)를 칼라(610)의 하단에 나사 결합시킴으로써 장착된다. 이와 같이, 보강판(520)은 기판(500)에 대해 이격된 상태에서 장착되어 있다. 이로써, 소켓(510)의 이면에 부가적인 소자를 결합하는 경우의 작업 영역이 확보된다.
상기한 바와 같은 보강판(520)에 대해, 스페이서 부재(450)는, 그 나사 구멍(454)에 삽입 통과된 나사(630)를 나사 결합함으로써, 스페이서 부재(450)를 보강판(520)에 고정할 수 있다. 나사(630)는 저부(430)의 작업 구멍(439)를 통하여 삽입 통과하여 체결할 수 있다. 이에 의해, 스페이서 부재(450)와 함께, 커버 부재(400)를 퍼포먼스 보드(200)에 대해 확실하게 고정할 수 있다. 또한, 나사(630)를 분리함으로써, 커버 부재(400)를 용이하게 분리할 수 있다. 또한, 퍼포먼스 보드(200) 및 커버 부재(400)가 긴밀하게 결합하므로, 전체의 강도가 높아진다.
이와 같이, 기판(500)은 소켓(510)을 장착한 영역의 굽힘 강성을 보충하고, 기판(500)의 이면에 장착된 보강판(520)을 구비하고, 커버 부재(400)는 보강 판(520)에 대해 고정할 수 있다. 이로써, 퍼포먼스 보드(200) 전체의 강도가 높아지는 동시에, 확실한 장착과 용이한 탈착이 실현된다.
또한, 커버 부재(400)는 퍼포먼스 보드(200)에 대해 나사 결합할 수 있다. 이로써, 커버 부재(400)를 확실하게 고정할 수 있는 동시에, 분리도 용이해진다.
이상, 본 발명의 일측면을 실시예를 이용하여 설명했지만, 본 발명의 기술적 범위는 상기 실시예에 기재된 범위에는 한정되지 않는다. 상기 실시예에, 다양한 변경 또는 개략을 추가할 수 있다. 그러한 변경 또는 개량을 추가한 형태도 본 발명의 기술적 범위에 포함될 수 있지만, 특허청구범위의 기재로부터 명백해진다.
도 1은 일 실시예에 관한 반도체 시험 장치(100) 전체의 구조를 모식적으로 도시한 도면,
도 2는 반도체 시험 장치(100)의 핸들러(120) 및 테스트 헤드(130)를 다른 각도로 본 상태를 도시한 도면,
도 3은 반도체 시험 장치(100)의 테스트 헤드(130)의 정상부 근방의 구조를 도시한 분해 사시도,
도 4는 테스트 헤드(130)의 구조를 측면으로부터 도시한 단면도,
도 5는 퍼포먼스 보드(200)를 비스듬하게 위쪽으로부터 본 상태를 도시한 사시도,
도 6은 퍼포먼스 보드(200)의 이면을 비스듬하게 위쪽으로부터 본 도면,
도 7은 보강재(300)의 형상을 단독으로 도시한 도면,
도 8은 커버 부재(400)의 프레임부(410)의 형상을 도시한 평면도,
도 9는 커버 부재(400)의 프레임부(410)의 형상을 도시한 측면도,
도 10은 커버 부재(400)의 측벽부(420)의 형상을 도시한 평면도,
도 11은 커버 부재(400)의 측벽부(420)의 형상을 도시한 측면도,
도 12는 커버 부재(400)의 저부(430)의 형상을 도시한 평면도,
도 13은 커버 부재(400)를 조립한 구조를 도시한 분해 사시도,
도 14는 커버 부재(400)에 장착하는 스페이서 부재(450)의 형상을 도시한 평면도,
도 15는 스페이서 부재(450)의 형상을 도시한 측면도,
도 16은 조립된 커버 부재(400)에 스페이서 부재(450)를 장착한 상태를 도시한 도면,
도 17은 스페이서 부재(450)를 포함하는 커버 부재(400)를 장착한 퍼포먼스 보드(200)의 이면을 비스듬하게 위쪽으로부터 본 상태를 도시한 사시도,
도 18은 도 17에 도시한 퍼포먼스 보드(200)의 단면 구조를 도시한 단면도,
도 19는 도 17에 도시한 퍼포먼스 보드(200)에서 보강판(520) 및 스페이서 부재(450)의 상호 고정 구조(600)를 설명하는 분해 사시도.

Claims (18)

  1. 반도체 시험 장치에 정착되어 피시험 디바이스를 실장하는 퍼포먼스 보드(performance board)에 있어서,
    기판;
    상기 기판의 표면에 장착되어 피시험 디바이스가 실장되는 소켓; 및
    상기 기판에 있어서 상기 소켓이 장착되는 영역의 이면에 장착되는 단열성의 커버 부재;를 구비하는 퍼포먼스 보드.
  2. 제1항에 있어서,
    반도체 시험 장치의 테스트 헤드에 장착되는 것을 특징으로 하는 퍼포먼스 보드.
  3. 제2항에 있어서,
    상기 기판에 형성된 배선을 거쳐서 상기 소켓에 전기적으로 접속되고, 상기 기판의 이면에 장착되어 테스트 헤드측에 결합되는 커넥터를 더 갖는 것을 특징으로 하는 퍼포먼스 보드.
  4. 제1항에 있어서,
    상기 커버 부재는, 상기 기판의 이면에 있어서 상기 소켓이 장착되는 영역을 포위하여 외부로부터 열적으로 차단하는 것을 특징으로 하는 퍼포먼스 보드.
  5. 제1항에 있어서,
    상기 커버 부재는 상기 퍼포먼스 보드에 대해 탈착할 수 있는 것을 특징으로 하는 퍼포먼스 보드.
  6. 제1항에 있어서,
    상기 기판의 이면에 장착되고 상기 기판의 굽힘 강성을 보충하는 보강재를 더 구비하고, 상기 커버 부재는 상기 보강재에 대해 고정되는 것을 특징으로 하는 퍼포먼스 보드.
  7. 제6항에 있어서,
    상기 커버 부재는 상기 보강재에 형성된 함몰부로의 압입에 의해 고정되는 것을 특징으로 하는 퍼포먼스 보드.
  8. 제6항에 있어서,
    상기 커버 부재는 탄성 재료에 의해 형성된 탄성 부재를 거쳐 상기 보강재에 대해 기밀하게 장착되는 것을 특징으로 하는 퍼포먼스 보드.
  9. 제6항에 있어서,
    상기 커버 부재는 상기 보강재에 대해 단열 부재를 거쳐서 장착되는 것을 특징으로 하는 퍼포먼스 보드.
  10. 제6항에 있어서,
    상기 커버 부재는 상기 기판으로부터 이격된 상태로 고정되는 것을 특징으로 하는 퍼포먼스 보드.
  11. 제1항에 있어서,
    상기 퍼포먼스 보드에 대해 상기 커버 부재가 나사 결합되는 것을 특징으로 하는 퍼포먼스 보드.
  12. 제1항에 있어서,
    상기 기판은 상기 소켓을 장착하는 영역의 상기 기판의 굽힘 강성을 보충하고, 상기 기판의 이면에 장착된 보강판을 구비하며, 상기 커버 부재는 상기 보강판에 대해 고정되는 것을 특징으로 하는 퍼포먼스 보드.
  13. 제12항에 있어서,
    상기 커버 부재는 상기 퍼포먼스 보드에 장착된 상태에서 한쪽 면을 상기 보강판에 접촉시킨 스페이서를 그 내부에 갖는 것을 특징으로 하는 퍼포먼스 보드.
  14. 제1항에 있어서,
    상기 커버 부재는, 그 내부에 가열 수단을 더 구비하는 것을 특징으로 하는 퍼포먼스 보드.
  15. 제1항에 있어서,
    상기 커버 부재는, 그 내부에 건조 공기를 주입하는 주입 구멍을 갖는 것을 특징으로 하는 퍼포먼스 보드.
  16. 기판, 및 상기 기판의 표면에 장착되어 피시험 디바이스를 실장하는 소켓을 갖는 반도체 시험 장치의 퍼포먼스 보드에 장착되고, 상기 기판에 있어서 상기 소켓이 장착된 영역에서, 상기 기판의 이면에 있어서 상기 영역의 이면에 장착되는 단열성 커버 부재.
  17. 제16항에 있어서,
    상기 반도체 시험 장치는, 기판에 형성된 배선을 거쳐 상기 소켓에 전기적으로 접속되고, 상기 기판의 이면에 장착되어 테스트 헤드측에 결합되는 커넥터를 더 갖는 것을 특징으로 하는 커버 부재.
  18. 제16항에 있어서,
    상기 기판에 있어서 상기 소켓이 장착된 영역의 이면을 포위하여 외부로부터 열적으로 차단하는 것을 특징으로 하는 커버 부재.
KR1020070099448A 2006-10-03 2007-10-02 퍼포먼스 보드 및 커버 부재 KR101379413B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006272070A JP5028060B2 (ja) 2006-10-03 2006-10-03 パフォーマンスボードおよびカバー部材
JPJP-P-2006-00272070 2006-10-03

Publications (2)

Publication Number Publication Date
KR20080031137A true KR20080031137A (ko) 2008-04-08
KR101379413B1 KR101379413B1 (ko) 2014-04-01

Family

ID=39154887

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070099448A KR101379413B1 (ko) 2006-10-03 2007-10-02 퍼포먼스 보드 및 커버 부재

Country Status (5)

Country Link
US (1) US7619426B2 (ko)
JP (1) JP5028060B2 (ko)
KR (1) KR101379413B1 (ko)
DE (1) DE102007048181A1 (ko)
TW (1) TW200829936A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101374340B1 (ko) * 2010-05-20 2014-03-18 가부시키가이샤 어드밴티스트 테스트 헤드, 시험 보드 및 시험 장치

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110227595A1 (en) * 2008-10-09 2011-09-22 Advantest Corporation Interface member, test section unit and electronic device handling apparatus
JP2010101834A (ja) * 2008-10-27 2010-05-06 Yokogawa Electric Corp 半導体試験装置
JP5351071B2 (ja) * 2009-02-24 2013-11-27 株式会社アドバンテスト テスト部ユニット、テストヘッドおよび電子部品試験装置
US8203354B2 (en) * 2009-09-25 2012-06-19 Intersil Americas, Inc. System for testing electronic components
JP2011220924A (ja) * 2010-04-13 2011-11-04 Advantest Corp 試験装置および接続装置
US9766285B2 (en) 2012-06-29 2017-09-19 Eles Semiconductor Equipment S.P.A. Test board with local thermal conditioning elements
ITMI20131086A1 (it) * 2013-06-28 2014-12-29 Eles Semiconductor Equipment S P A Scheda di test con elementi di condizionamento termico locali
ITMI20121157A1 (it) * 2012-06-29 2013-12-30 Eles Semiconductor Equipment S P A Test di dispositivi elettronici con riscaldatori disposti tra scheda di test e dispositivi elettronici da testare
US10241146B2 (en) * 2017-05-01 2019-03-26 Advantest Corporation Test system and method
US20190011497A1 (en) * 2017-07-09 2019-01-10 Texas Instruments Incorporated Test Fixture with Sintered Connections Between Mother Board and Daughter Board
CN115825483A (zh) * 2021-09-17 2023-03-21 致茂电子股份有限公司 压测头的快速拆装组件及具备该组件的电子组件测试设备

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07260879A (ja) 1994-03-25 1995-10-13 Advantest Corp Ｉｃ試験装置のテストヘッド用インターフェイス
JPH0943312A (ja) * 1995-05-23 1997-02-14 Advantest Corp Ｉｃハンドラのテスト部
JP2000147053A (ja) 1998-11-05 2000-05-26 Advantest Corp Ｉｃ試験装置
JP4041604B2 (ja) 1998-11-10 2008-01-30 株式会社アドバンテスト 電子部品試験装置
US6420885B1 (en) * 2000-02-10 2002-07-16 Xilinx, Inc. System and apparatus for low-temperature semiconductor device testing
KR100448913B1 (ko) * 2002-01-07 2004-09-16 삼성전자주식회사 반도체 디바이스 테스트 시스템
US6894523B2 (en) * 2003-07-01 2005-05-17 Intel Corporation System and method for testing semiconductor devices
JP4254438B2 (ja) * 2003-09-03 2009-04-15 横河電機株式会社 テストボード装置
EP1717590A4 (en) * 2004-12-14 2008-10-01 Advantest Corp CONTACT PIN, PROBE CARD USING SAME AND ELECTRONIC DEVICE TESTING APPARATUS

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101374340B1 (ko) * 2010-05-20 2014-03-18 가부시키가이샤 어드밴티스트 테스트 헤드, 시험 보드 및 시험 장치
US9128147B2 (en) 2010-05-20 2015-09-08 Advantest Corporation Test head, test board and test apparatus

Also Published As

Publication number Publication date
US20080231309A1 (en) 2008-09-25
KR101379413B1 (ko) 2014-04-01
DE102007048181A1 (de) 2008-04-10
US7619426B2 (en) 2009-11-17
TW200829936A (en) 2008-07-16
JP2008089468A (ja) 2008-04-17
JP5028060B2 (ja) 2012-09-19

Similar Documents

Publication Publication Date Title
KR101379413B1 (ko) 퍼포먼스 보드 및 커버 부재
US8278790B2 (en) Combined frequency converter and electric motor having converter housing connected to motor housing via adapter
US6549414B1 (en) Computers
US8238101B2 (en) Heat transfer system for memory modules
US7952877B2 (en) Electronic apparatus
US8416575B2 (en) Electrical connection box
KR20070027524A (ko) 번인 검사 장치와 방법
US5204805A (en) Casing assembly for electronic equipment
JP2004079576A (ja) 電子制御装置
US5702256A (en) Land grid array socket for use with integrated circuit modules of different sizes including modules which are larger than the socket
JP2018164324A (ja) 電気接続箱
US8177566B2 (en) Electrical connection apparatus for conductive contacts, in particular blade contacts
US20220346233A1 (en) Interposer assembly and electronic component
JP2005080354A (ja) 回路構成体
US6977813B2 (en) Disk array system
JPH11289142A (ja) 回路モジュール実装構造およびこの回路モジュールを有する電子機器
JP2004014690A (ja) 基板収容箱
US8891238B2 (en) Electronic device with detachable communication module
US20210302036A1 (en) Sensor mounting assembly for a climate controller and method
US11877412B2 (en) Electronic control device
US20220052587A1 (en) Drive system and method for actuating a drive system with an electric motor and electric device
CN111970904A (zh) 支撑组件及显示设备
US8107240B2 (en) Electronic gaming machine interface system
KR20050106047A (ko) 열을 안전하게 방출시키는 전자 장치
US20030157817A1 (en) Integrated socket for microprocessor package and cache memory

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180226

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20200225

Year of fee payment: 7