KR20080029615A - 플래시 메모리 장치의 제조방법 - Google Patents

플래시 메모리 장치의 제조방법 Download PDF

Info

Publication number
KR20080029615A
KR20080029615A KR1020060096462A KR20060096462A KR20080029615A KR 20080029615 A KR20080029615 A KR 20080029615A KR 1020060096462 A KR1020060096462 A KR 1020060096462A KR 20060096462 A KR20060096462 A KR 20060096462A KR 20080029615 A KR20080029615 A KR 20080029615A
Authority
KR
South Korea
Prior art keywords
flash memory
memory device
test
metal wiring
metal
Prior art date
Application number
KR1020060096462A
Other languages
English (en)
Inventor
안병근
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060096462A priority Critical patent/KR20080029615A/ko
Publication of KR20080029615A publication Critical patent/KR20080029615A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 플래시 메모리 장치의 제조시에 생기는 들뜸현상을 제거하여, 플래시 메모리 장치의 테스트부을 보다 신뢰성있게 제조할 수 있는 플래시 메모리 장치의 제조방법을 제공하기 위한 것으로, 이를 위해 본 발명은 플래시 메모리의 장치의 기능을 테스트하기 위한 테스트회로를 위한 제1 금속배선을 형성하는 단계; 상기 제1 금속배선상에 절연막을 형성하는 단계; 상기 절연막상에 플래시 메모리의 장치의 기능을 테스트하기 위한 테스트회로를 위한 제2 금속배선을 형성하는 단계; 및 상기 절연막과 상기 제1 금속배선 또는 상기 절연막과 상기 제2 금속배선의 들뜸현상을 방지하기 위해, 상기 제2 금속배선상에 상기 테스트회로가 형성된 영역에 가드링 금속막을 형성하는 단계를 포함하는 플래시 메모리 장치의 제조방법을 제공한다.
반도체, 플래시, 테스트, 메탈.

Description

플래시 메모리 장치의 제조방법{METHOD FOR MANUFACTURING FLASH MEMORY DEVICE}
도1은 플래시 메모리 장치의 제조공정을 나타내는 도표.
도2는 종래기술에 의한 플래시 메모리 장치의 제조방법상의 문제를 나타내는 전자현미경사진.
도3은 도2에 도시된 문제점이 나타난 웨이퍼 단면도를 나타내는전자현미경사진.
도4는 본 발명에 바람직한 실시예에 따라 제조된 웨이퍼를 나타내는 공정 단면도.
도5는 본 발명에 바람직한 실시예에 따라 제조된 웨이퍼를 나타내는 공정단면도.
* 도면의 주요부분에 대한 부호의 설명 *
TEST : 테스트부 GUARD : 가이드 메탈
본 발명은 반도체 메모리 장치의 제조방법에 관한 것으로, 특히 플래시 메몰 장치의 제조방법에 관한 것이다.
플래시 메모리 소자는 전원 공급이 중단되더라도 저장된 데이터가 지워지지 않는 메모리 소자이다. 이러한 플래시 메모리 소자는 노아형 플래시 메모리 소자와 낸드형 플래시 메모리 소자로 구분할 수 있다.
최근에는 전기적으로 프로그램(program)과 소거(erase)가 가능하며, 일정 주기로 데이터(data)를 재작성하는 리프레시(refresh) 기능이 필요 없는 플래시 메모리 장치의 수요가 증가하고 있다. 그리고, 많은 데이터를 저장할 수 있는 대용량 메모리 소자의 개발을 위해서 메모리 소자의 고집적화 기술에 대한 연구가 활발하게 진행되고 있다. 여기서, 프로그램이라 함은 데이터를 메모리 셀에 기입(write)하는 동작을 가리키며, 소거라 함은 메모리 셀에 기입된 데이터를 제거하는 동작을 가리킨다.
플래시 메모리를 제조하고 난 뒤에, 정상적으로 동작하는 자를 알아보기 위해 테스트부을 플래시 메모리 장치를 제조할 때에 같이 제조한다. 테스트부은 웨이퍼상에서 제조되는 플래시 메모리 장치와 플래시 메모리 장치의 사이영역에 배치된다. 테스트부은 웨이퍼상에 제조되는 플래시 메모리 장치가 제대로 기능을 하는지, 또는 플래시 메모리 장치를 이루는 단위소자의 기본적인 특성이 설계된대로 제조되었는 지를 테스트 하기 위한 패턴이다.
도1은 플래시 메모리 장치의 제조공정을 나타내는 도표이다.
도1에 도시된 바 표와 같이, 플래쉬 메모리를 제조하는 과정은 다수의 마스크 패턴(LVN F DCO, Cell A DRCT,..)을 이용하여 셀영역(Cell ISO)와 주변영역(Peri ISO)을 정의하고, 소스라인(SRCT), 드레인라인(DCT), 콘택, 금속등을 제조한다.
이러한 플래쉬 메모리 장치를 제조하는 과정에서, 테스트부도 같이 제조가 된다. 플레쉬 메모리 장치에 사용되는 모든 층이 테스트부에도 사용된다.
예를 들어 플래쉬 메모리 장치가 2층의 금속배선을 사용한다면, 테스트부도 2층의 테스트부을 사용하는 것이다.
도2는 종래기술에 의한 플래시 메모리 장치의 제조방법상의 문제를 나타내는 전자현미경사진이다.
도2에 도시된 바와 같이, 플래시 메모리 장치의 테스트부을 제조하는 가정에서 최상단에 사용되는 금속배선과 그 하단에 있는 절연막과의 접착이 완전히 되지 않고, 들뜸 현상이 생긴다. 들뜸 현상은 웨이퍼 전면에 생기는 단차때문에 생긴다.
도2에 있는 전자현미경 사진에서 보이는 것처럼 각 층이 평탄하게 형성되는 것이 아니고 단차를 가지고 형성되기 때문에, 단차로 인해 생기는 굴곡이 금속배선과 그 하단에 있는 절연막과 완전하게 밀착되지 않는 것이다. 그로 인해 들뜸현상이 나타나게 된다.
도3은 도2에 도시된 문제점이 나타난 웨이퍼 단면도에 관한 전자현미경사진이다. 도3에 도시된 바와 같이, 전술한 들뜸현상이 웨이퍼의 테스트부가 있는 곳에 생기게 되면, 테스트부가 제대로 형성되지 않아 웨이퍼 상에서 테스트를 할 수 없게 된다.
테스트를 할 수 없으면, 테트스부와 같은 공정으로 제조된 플래시 메모리 장치가 제대로 제조되었는지 테스트를 할 수 없는 문제가 생긴다.
본 발명은 플래시 메모리 장치의 제조시에 생기는 들뜸현상을 제거하여, 플래시 메모리 장치의 테스트부을 보다 신뢰성있게 제조할 수 있는 플래시 메모리 장치의 제조방법을 제공함을 목적으로 한다.
본 발명은 플래시 메모리의 장치의 기능을 테스트하기 위한 테스트회로를 위한 제1 금속배선을 형성하는 단계; 상기 제1 금속배선상에 절연막을 형성하는 단계; 상기 절연막상에 플래시 메모리의 장치의 기능을 테스트하기 위한 테스트회로를 위한 제2 금속배선을 형성하는 단계; 및 상기 절연막과 상기 제1 금속배선 또는 상기 절연막과 상기 제2 금속배선의 들뜸현상을 방지하기 위해, 상기 제2 금속배선상에 상기 테스트회로가 형성된 영역에 가드링 금속막을 형성하는 단계를 포함하는 플래시 메모리 장치의 제조방법을 제공한다.
본 발명은 플래시 메모리 장치를 제조할 때에 같이 제조되는 테스트부의 최상부에 금속배선을 필요한 영역을 제외하고 나머지 부분은 남김으로서 테스트부의 하단에 생기는 들뜸현상을 억제자는 것에 관한 발명이다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.
도4는 본 발명에 바람직한 실시에에 따라 제조된 웨이퍼를 나타내는 공정 단면도이다.
도4에 도시된 바와 같이, 본 실시예에 따라 플래시 메모리 장치를 제조할 때에는 웨이퍼 상에 플래시 메모리 장치의 테스트를 위한 테스트부의 최상단에 있는 금속배선은 필요로 하는 오픈영역(OPEN)을 제외하고는 남기는 것이 특징이다.
이렇게 테스트부에 있는 최상단의 금속배선을 남김으로서 그 하단에 있는 금속배선의 들뜸현상을 억세할 수 있는 것이다.
예를 들어 테스트부에 3층의 금속배선이 사용되는 경우, 첫번째 금속배선과, 그 금속배선과 접하는 절연막이 완전히 밀착되지 못하고, 들뜸현상이 생길 수 있다.
이 때 최상단에 있는 금속배선을 테스트시에 필요한 부분을 제외한 나머지 전영역에는 남겨 두는 것이다. 즉 최상단의 금속배선을 가드링막 역할이 되도록 하는 것이다.
또한, 테스트부에 배치된 금속배선들이 들뜸현상을 방지하기 위해 테스트 부에 추가로 하나의 금속막을 최상단에 형성시킬 수도 있다. 이 때에는 테스트부에서 의 필요한 부분은 오픈시키고 나머지 영역에만 추가의 금속막을 형성시킨다.
도5는 본 발명에 의해 제조된 웨이퍼를 나타내는 공정단면도이다.
도5의 상단에는 종래의 방식대로 제조된 테스트부를 나타내는 웨이퍼 평면도이고, 도5의 하단에는 본 발명의 방식대로 제조된 테스트 부를 나타내는 웨이퍼 평면도이다. 본 발명에 의한 플래시 메모리 장치의 제조방법에는 테스트 부에 최상단에 테스트시에 필요한 영역을 제외하고 나머지 전영역에는 금속배선이 형성되어 있다.
이렇게 금속배선을 테스트 부의 전영역에 형성시킴으로서, 테스트부의 하단에 배치되는 금속배선의 들뜸현상을 제거할 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속한 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
본 발명에 의해서 플래시 메모리 장치의 테스트를 위해 배치되는 테스트부에 발생되는 들뜸현상을 제거할 수 있다. 따라서 플래시 메모리 장치의 테스트부를 보다 신뢰성 있게 만들 수 있고, 그로 인해 테스트를 용이하게 진행할 수 있어, 플래시 메모리 장치의 수율을 높일 수 있다.

Claims (2)

  1. 플래시 메모리의 장치의 기능을 테스트하기 위한 테스트회로를 위한 제1 금속배선을 형성하는 단계;
    상기 제1 금속배선상에 절연막을 형성하는 단계;
    상기 절연막상에 플래시 메모리 장치의 기능을 테스트하기 위한 테스트회로를 위한 제2 금속배선을 형성하는 단계; 및
    상기 절연막과 상기 제1 금속배선 또는 상기 절연막과 상기 제2 금속배선의 들뜸현상을 방지하기 위해, 상기 제2 금속배선상에 상기 테스트회로가 형성된 영역에 가드링 금속막을 형성하는 단계
    를 포함하는 플래시 메모리 장치의 제조방법.
  2. 제 1 항에 있어서,
    상기 가드링 금속막은
    테스트를 위한 상기 제1 금속배선과 상기 제2 금속배선이 노출되어야 하는 영역에서는 오픈부를 가지는 것을 특징으로 하는 플래시 메모리 장치의 제조방법.
KR1020060096462A 2006-09-29 2006-09-29 플래시 메모리 장치의 제조방법 KR20080029615A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060096462A KR20080029615A (ko) 2006-09-29 2006-09-29 플래시 메모리 장치의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060096462A KR20080029615A (ko) 2006-09-29 2006-09-29 플래시 메모리 장치의 제조방법

Publications (1)

Publication Number Publication Date
KR20080029615A true KR20080029615A (ko) 2008-04-03

Family

ID=39532153

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060096462A KR20080029615A (ko) 2006-09-29 2006-09-29 플래시 메모리 장치의 제조방법

Country Status (1)

Country Link
KR (1) KR20080029615A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110088899A (zh) * 2017-03-08 2019-08-02 长江存储科技有限责任公司 用于测试三维存储器设备的结构和方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110088899A (zh) * 2017-03-08 2019-08-02 长江存储科技有限责任公司 用于测试三维存储器设备的结构和方法
US10679721B2 (en) 2017-03-08 2020-06-09 Yangtze Memory Technologies Co., Ltd. Structure and method for testing three-dimensional memory device
US10998079B2 (en) 2017-03-08 2021-05-04 Yangtze Memory Technologies Co., Ltd. Structure and method for testing three-dimensional memory device

Similar Documents

Publication Publication Date Title
US8232591B2 (en) Illuminating efficiency-increasable and light-erasable memory
KR20080024971A (ko) 3차원적으로 배열된 메모리 셀 트랜지스터들을 구비하는낸드 플래시 메모리 장치
US9679903B2 (en) Anti-fuse of semiconductor device, semiconductor module and system each including the semiconductor device, and method for forming the anti-fuse
JP2009016444A (ja) 半導体メモリ
TW533533B (en) Integrated circuits protected against reverse engineering and method for fabricating the same using etched passivation openings in integrated circuits
JP2006173485A (ja) 電子デバイス及びその製造方法
CN101452940B (zh) 半导体器件及其制造方法
US7542320B2 (en) Semiconductor memory device
JPWO2006129342A1 (ja) 半導体装置およびその製造方法
KR20080029615A (ko) 플래시 메모리 장치의 제조방법
US20100140686A1 (en) Flash memory and method of manufacturing a flash memory
KR20090003715A (ko) 낸드 플래시 메모리 소자 및 그 제조방법
KR20080043033A (ko) 플래시 메모리 장치의 제조방법
JP2009212149A (ja) Ｎａｎｄ混載型半導体時限スイッチ
KR101099958B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100935726B1 (ko) 반도체 메모리소자 및 그 제조방법
JP2009124103A (ja) 半導体素子及びその製造方法
KR20090117317A (ko) 반도체 소자의 패턴 형성 방법
KR102274881B1 (ko) 비휘발성 메모리 소자
KR101030642B1 (ko) 비휘발성 메모리 소자의 금속 배선 형성 방법
KR100948301B1 (ko) 플래쉬 메모리 소자 및 그 제조방법
KR100965221B1 (ko) Nor형 플래쉬 메모리 소자 및 그의 제조 방법
KR20080039097A (ko) 반도체 소자 제조방법
US20120034755A1 (en) Method and manufacture for high voltage gate oxide formation after shallow trench isolation formation
KR20110069296A (ko) 플래쉬 메모리 소자 및 그의 제조 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid