KR20080022737A - 메모리 장치 및 메모리 장치의 프리차지 방법 - Google Patents
메모리 장치 및 메모리 장치의 프리차지 방법 Download PDFInfo
- Publication number
- KR20080022737A KR20080022737A KR1020060086289A KR20060086289A KR20080022737A KR 20080022737 A KR20080022737 A KR 20080022737A KR 1020060086289 A KR1020060086289 A KR 1020060086289A KR 20060086289 A KR20060086289 A KR 20060086289A KR 20080022737 A KR20080022737 A KR 20080022737A
- Authority
- KR
- South Korea
- Prior art keywords
- bit line
- signal
- line pairs
- sense amplifier
- precharge
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
- G11C7/08—Control thereof
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/18—Bit line organisation; Bit line lay-out
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
- G11C2207/005—Transfer gates, i.e. gates coupling the sense amplifier output to data lines, I/O lines or global bit lines
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Dram (AREA)
- Static Random-Access Memory (AREA)
Abstract
Description
Claims (15)
- 신호라인쌍들;상기 신호라인쌍들을 프리차지시키는 프리차지부들;감지 증폭기; 및신호 전송 구간에서 상기 신호라인쌍들 중 하나의 신호라인쌍을 선택하여 상기 감지 증폭기와 연결시키고, 준비 구간에서 상기 신호라인쌍들 중 2개 이상의 신호라인쌍들을 선택하여 상기 감지 증폭기와 연결시키는 다중화기를 포함하는 신호 전달 장치.
- 제1항에 있어서, 상기 다중화기는 상기 준비 구간에서 상기 신호라인쌍들 모두를 선택하여 상기 감지 증폭기와 연결시키는 것을 특징으로 하는 신호 전달 장치.
- 각각 복수의 메모리 셀들과 연결된 비트라인쌍들;상기 비트라인쌍들을 프리차지시키는 프리차지부들;감지 증폭기; 및신호 전송 구간에서 상기 비트라인쌍들 중 하나의 비트라인쌍을 선택하여 상기 감지 증폭기와 연결시키고, 준비 구간에서 상기 비트라인쌍들 중 2개 이상의 비트라인쌍들을 선택하여 상기 감지 증폭기와 연결시키는 다중화기를 포함하는 메모 리 장치.
- 제3항에 있어서, 상기 다중화기는 상기 준비 구간에서 상기 비트라인쌍들 모두를 선택하여 상기 감지 증폭기와 연결시키는 것을 특징으로 하는 메모리 장치.
- 제3항에 있어서, 상기 다중화기는 상기 준비 구간에서 상기 비트라인쌍들 중 4개의 비트라인쌍들을 선택하여 상기 감지 증폭기와 연결시키는 것을 특징으로 하는 메모리 장치.
- 제3항에 있어서, 상기 다중화기는 각각 비트라인쌍들과 연결된 복수의 스위칭부들을 포함하는 것을 특징으로 하는 메모리 장치.
- 제6항에 있어서, 상기 메모리 장치는 컬럼 어드레스 신호와 상기 준비 구간에 활성화되는 다중화기 제어 신호에 기초하여 상기 스위칭부들에 공급되는 스위칭 신호를 생성하는 다중화기 제어부를 더 포함하는 것을 특징으로 하는 메모리 장치.
- 제7항에 있어서, 상기 다중화기 제어부는 상기 컬럼 어드레스 신호와 상기 다중화기 제어 신호에 대한 NOR 연산을 수행하는 NOR 게이트들을 포함하는 것을 특징으로 하는 메모리 장치.
- 제7항에 있어서, 상기 메모리 장치는 내부 클럭에 기초하여 상기 다중화기 제어 신호를 생성하는 다중화기 제어 신호 생성부를 더 포함하는 것을 특징으로 하는 메모리 장치.
- 제9항에 있어서, 상기 다중화기 제어 신호 생성부는 상기 내부 클럭을 인버팅하여 상기 다중화기 제어 신호를 생성하는 것을 특징으로 하는 메모리 장치.
- 제3항에 있어서, 상기 메모리 장치는 SRAM(Static Random Access Memory)인 것을 특징으로 하는 메모리 장치.
- 각각 복수의 메모리 셀들과 연결된 비트라인쌍들과, 상기 비트라인쌍들을 프리차지시키는 복수의 프리차지부들과, 감지 증폭기 및 상기 비트라인쌍들과 상기 감지 증폭기를 연결 또는 분리시키는 멀티플렉서를 구비하는 메모리 장치를 프라차지시키는 방법으로서,신호 전송 구간에서 상기 비트라인쌍들 중 하나의 비트라인쌍을 선택하여 상기 감지 증폭기와 연결시키는 신호 전송 구간 프리차지 단계; 및준비 구간에서 상기 비트라인쌍들 중 2개 이상의 비트라인쌍들을 선택하여 상기 감지 증폭기와 연결시키는 준비 구간 프리차지 단계를 포함하는 프리차지 방법.
- 제12항에 있어서, 상기 준비 구간 프리차지 단계는 상기 비트라인쌍들 모두를 선택하여 상기 감지 증폭기와 연결시키는 단계를 포함하는 것을 특징으로 하는 프리차지 방법.
- 제12항에 있어서, 상기 준비 구간 프리차지 단계는 상기 비트라인쌍들 중 4개의 비트라인쌍들을 선택하여 상기 감지 증폭기와 연결시키는 것을 특징으로 하는 프리차지 방법.
- 제12항에 있어서, 상기 프리차지 방법은 내부 클럭에 기초하여 다중화기 제어 신호를 생성하는 단계;상기 다중화기 제어 신호 및 컬럼 어드레스 신호에 기초하여, 상기 신호 전송 구간 프리차지 단계에서 상기 하나의 비트라인쌍을 선택하는 스위칭 신호를 생성하는 단계; 및상기 다중화기 제어 신호 및 상기 컬럼 어드레스 신호에 기초하여, 상기 준비 구간 프리차지 단계에서 상기 2개 이상의 비트라인쌍들을 선택하는 스위칭 신호를 생성하는 단계를 더 포함하는 것을 특징으로 하는 프리차지 방법.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060086289A KR100847314B1 (ko) | 2006-09-07 | 2006-09-07 | 메모리 장치 및 메모리 장치의 프리차지 방법 |
US11/843,379 US7599237B2 (en) | 2006-09-07 | 2007-08-22 | Memory device and method for precharging a memory device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060086289A KR100847314B1 (ko) | 2006-09-07 | 2006-09-07 | 메모리 장치 및 메모리 장치의 프리차지 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20080022737A true KR20080022737A (ko) | 2008-03-12 |
KR100847314B1 KR100847314B1 (ko) | 2008-07-21 |
Family
ID=39169490
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060086289A KR100847314B1 (ko) | 2006-09-07 | 2006-09-07 | 메모리 장치 및 메모리 장치의 프리차지 방법 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7599237B2 (ko) |
KR (1) | KR100847314B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101364265B1 (ko) * | 2011-04-26 | 2014-02-21 | 소이텍 | 전용 패스-게이트 트랜지스터들이 없는 차동 센스 증폭기 |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100745368B1 (ko) * | 2005-11-22 | 2007-08-02 | 삼성전자주식회사 | 개선된 데이터 입출력 경로를 갖는 반도체 메모리 장치 |
JP2009252275A (ja) * | 2008-04-03 | 2009-10-29 | Nec Electronics Corp | 半導体記憶装置 |
US8964485B2 (en) * | 2012-11-19 | 2015-02-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Memory circuit with transistors having different threshold voltages and method of operating the memory circuit |
GB2525904B (en) * | 2014-05-08 | 2018-05-09 | Surecore Ltd | Memory unit |
US9583171B2 (en) | 2015-03-11 | 2017-02-28 | Qualcomm Incorporated | Write driver circuits for resistive random access memory (RAM) arrays |
CN112102863B (zh) * | 2020-09-07 | 2023-04-25 | 海光信息技术股份有限公司 | 静态随机存取存储器控制电路、方法、存储器和处理器 |
KR20240043929A (ko) | 2022-09-28 | 2024-04-04 | 코아솔 주식회사 | 비트라인 프리차지 장치 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR970076832A (ko) | 1996-05-16 | 1997-12-12 | 김광호 | 반도체 메모리 장치의 비트 라인 프리챠지 방법 |
US6091620A (en) * | 1999-07-06 | 2000-07-18 | Virage Logic Corporation | Multi-bank memory with word-line banking, bit-line banking and I/O multiplexing utilizing tilable interconnects |
JP2001084791A (ja) * | 1999-07-12 | 2001-03-30 | Mitsubishi Electric Corp | 半導体記憶装置 |
KR20020002671A (ko) | 2000-06-30 | 2002-01-10 | 박종섭 | 반도체 메모리 장치의 컬럼 게이트 회로 |
JP2002170388A (ja) | 2000-11-30 | 2002-06-14 | Mitsubishi Electric Corp | スタティック型半導体記憶装置 |
JP3828847B2 (ja) | 2002-09-05 | 2006-10-04 | 日本テキサス・インスツルメンツ株式会社 | 半導体記憶装置 |
KR20060063217A (ko) * | 2004-12-07 | 2006-06-12 | 주식회사 하이닉스반도체 | 반도체메모리소자 |
-
2006
- 2006-09-07 KR KR1020060086289A patent/KR100847314B1/ko active IP Right Grant
-
2007
- 2007-08-22 US US11/843,379 patent/US7599237B2/en active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101364265B1 (ko) * | 2011-04-26 | 2014-02-21 | 소이텍 | 전용 패스-게이트 트랜지스터들이 없는 차동 센스 증폭기 |
Also Published As
Publication number | Publication date |
---|---|
US7599237B2 (en) | 2009-10-06 |
US20080062792A1 (en) | 2008-03-13 |
KR100847314B1 (ko) | 2008-07-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100381968B1 (ko) | 고속동작용디램 | |
US7855926B2 (en) | Semiconductor memory device having local sense amplifier with on/off control | |
KR100847314B1 (ko) | 메모리 장치 및 메모리 장치의 프리차지 방법 | |
US7349274B2 (en) | Precharge circuit and method employing inactive weak precharging and equalizing scheme and memory device including the same | |
JP2011044214A (ja) | 半導体メモリ及び半導体装置 | |
US6999367B2 (en) | Semiconductor memory device | |
US7852694B2 (en) | Semiconductor memory device for reducing precharge time | |
KR100596436B1 (ko) | 반도체 메모리 소자 및 그 테스트 방법 | |
KR20040100714A (ko) | 감지증폭수단을 포함하는 반도체 메모리 장치 및 그의감지증폭수단을 오버드라이브 하는 방법 | |
US7660176B2 (en) | Semiconductor memory device and method for driving the same | |
JP4203384B2 (ja) | 半導体装置 | |
US8451680B2 (en) | Method of driving a semiconductor memory device with a sense amplifier controller for maintaining the connection of a previously selected memory cell array | |
US6704238B2 (en) | Semiconductor memory device including data bus pairs respectively dedicated to data writing and data reading | |
US9013914B2 (en) | Semiconductor memory device and method for controlling semiconductor memory device | |
US7269076B2 (en) | Low power consumption data input/output circuit of embedded memory device and data input/output method of the circuit | |
KR20110025487A (ko) | 반도체 메모리 장치 | |
US7986577B2 (en) | Precharge voltage supplying circuit | |
KR100780633B1 (ko) | 반도체 메모리 소자의 오버 드라이버 제어신호 생성회로 | |
JP2001184866A (ja) | 半導体記憶装置 | |
JP2009230848A (ja) | ビットラインプリチャージ回路 | |
KR100862314B1 (ko) | 반도체 메모리 소자 | |
KR100702767B1 (ko) | 반도체 메모리 장치의 고속 동작을 위한 로컬 데이터 버스프리차지 회로 | |
JPH04238193A (ja) | 半導体記憶装置 | |
US7359267B2 (en) | Method of transferring data | |
KR100358151B1 (ko) | 테스트 모드시 다수 셀에 대한 쓰기 동작 수행 방법 및 그를위한 반도체메모리장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E90F | Notification of reason for final refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130701 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20140630 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20150630 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20160630 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20170630 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20180629 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20190628 Year of fee payment: 12 |