JP2009230848A - ビットラインプリチャージ回路 - Google Patents
ビットラインプリチャージ回路 Download PDFInfo
- Publication number
- JP2009230848A JP2009230848A JP2008301592A JP2008301592A JP2009230848A JP 2009230848 A JP2009230848 A JP 2009230848A JP 2008301592 A JP2008301592 A JP 2008301592A JP 2008301592 A JP2008301592 A JP 2008301592A JP 2009230848 A JP2009230848 A JP 2009230848A
- Authority
- JP
- Japan
- Prior art keywords
- precharge
- bit line
- cell block
- signal
- response
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4094—Bit-line management or control circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
Abstract
【解決手段】第1プリチャージ信号に応答して第1ビットラインをプリチャージする第1プリチャージ素子と、第2プリチャージ信号に応答して第2及び第3ビットラインをプリチャージするプリチャージ部と、第3プリチャージ信号に応答して第4ビットラインをプリチャージする第2プリチャージ素子と、を含んでビットラインプリチャージ回路を構成する。
【選択図】 図1
Description
10、12、14 第1、第n及び第iセルプリチャージ信号生成部
100、104、108、112 第n−2乃至第n+1プリチャージ制御部
102、106、110 第n−1乃至第n+1セルブロック信号生成部
2 セルプリチャージ部
20、22、24 第1、第n及び第iセルプリチャージ部
200、212、224、236 第n−2乃至第n+1バッファ部
208、220、232 第n−1乃至第n+1サブワードライン信号生成部
202、214、226、238 第n−2乃至第n+1アッププリチャージ素子
204、216、228、240 第n−2乃至第n+1ビットラインセンスアンプ
206、218、230、242 第n−2乃至第n+1ダウンプリチャージ素子
210、222、234 第n−1乃至第n+1マット
Claims (26)
- 第1プリチャージ信号に応答して第1ビットラインをプリチャージする第1プリチャージ素子と、
第2プリチャージ信号に応答して第2及び第3ビットラインをプリチャージするプリチャージ部と、
第3プリチャージ信号に応答して第4ビットラインをプリチャージする第2プリチャージ素子と、
を備えることを特徴とするビットラインプリチャージ回路。 - 前記第1プリチャージ信号は、第1セルブロック及び前記第1セルブロックに隣接した第2セルブロックのうち少なくとも一つのセルブロックに対するアクティブ命令が入力されるときにディセーブルされることを特徴とする請求項1に記載のビットラインプリチャージ回路。
- 前記第2プリチャージ信号は、前記第1セルブロック及び前記第1セルブロックに隣接した第3セルブロックのうち少なくとも一つのセルブロックに対するアクティブ命令が入力されるときにディセーブルされることを特徴とする請求項2に記載のビットラインプリチャージ回路。
- 前記第3プリチャージ信号は、前記第3セルブロック及び前記第3セルブロックに隣接した第4セルブロックのうち少なくとも一つのセルブロックに対するアクティブ命令が入力されるときにディセーブルされることを特徴とする請求項3に記載のビットラインプリチャージ回路。
- 前記第1及び第2ビットラインは、前記第1セルブロックのメモリセル上に形成されることを特徴とする請求項2に記載のビットラインプリチャージ回路。
- 前記第3及び第4ビットラインは、前記第3セルブロックのメモリセル上に形成されることを特徴とする請求項3に記載のビットラインプリチャージ回路。
- 前記プリチャージ部は、前記第1セルブロックのビットラインセンスアンプに含まれることを特徴とする請求項2に記載のビットラインプリチャージ回路。
- 第1セルブロックに対するアクティブ命令に応答して第1乃至第3プリチャージ信号を生成するセルプリチャージ信号生成部と、
前記第1プリチャージ信号に応答して第1ビットラインをプリチャージする第1プリチャージ素子と、
前記第2プリチャージ信号に応答して第2ビットライン及び前記第2ビットラインの相補ビットラインをプリチャージする第1プリチャージ部と、
前記第3プリチャージ信号に応答して第3ビットラインをプリチャージする第2プリチャージ素子と、
を備えることを特徴とするビットラインプリチャージ回路。 - 前記セルプリチャージ信号生成部は、
前記アクティブ命令に応答して第1セルブロック信号を生成するセルブロック信号生成部と、
前記第1セルブロック信号に応答して第1乃至第3プリチャージ信号を生成するプリチャージ制御部と、
を備えることを特徴とする請求項8に記載のビットラインプリチャージ回路。 - 前記プリチャージ制御部は、
前記第1セルブロックに隣接した第2セルブロックに対するアクティブ命令に応答して生成される第2セルブロック信号及び前記第1セルブロック信号の入力を受け、前記第1プリチャージ信号を生成する第1プリチャージ信号生成部と、
前記第1セルブロック信号及び前記第1セルブロックに隣接した第3セルブロックに対するアクティブ命令に応答して生成される第3セルブロック信号の入力を受け、前記第2プリチャージ信号を生成する第2プリチャージ信号生成部と、
前記第3セルブロック信号及び前記第3セルブロックに隣接した第4セルブロックに対するアクティブ命令に応答して生成される第4セルブロック信号の入力を受け、前記第3プリチャージ信号を生成する第3プリチャージ信号生成部と、
を備えることを特徴とする請求項9に記載のビットラインプリチャージ回路。 - 前記第1プリチャージ信号生成部は、前記第1セルブロック信号及び前記第2セルブロック信号のうち少なくとも一つがイネーブルされるときにディセーブルされる第1プリチャージ信号を生成することを特徴とする請求項10に記載のビットラインプリチャージ回路。
- 前記第1プリチャージ信号生成部は、
前記第1セルブロック信号及び前記第2セルブロック信号の入力を受けて論理演算を行う論理部と、
前記論理部の出力信号をレベルシフティングして出力するレベルシフターと、
を備えることを特徴とする請求項11に記載のビットラインプリチャージ回路。 - 前記第2プリチャージ信号生成部は、前記第1セルブロック信号及び前記第3セルブロック信号のうち少なくとも一つがイネーブルされるときにディセーブルされる第2プリチャージ信号を生成することを特徴とする請求項10に記載のビットラインプリチャージ回路。
- 前記第2プリチャージ信号生成部は、
前記第1セルブロック信号及び前記第3セルブロック信号の入力を受けて論理演算を行う論理部と、
前記論理部の出力信号をレベルシフティングして出力するレベルシフターと、
を備えることを特徴とする請求項13に記載のビットラインプリチャージ回路。 - 前記第3プリチャージ信号生成部は、前記第3セルブロック信号及び前記第4セルブロック信号のうち少なくとも一つがイネーブルされるときにディセーブルされる第3プリチャージ信号を生成することを特徴とする請求項10に記載のビットラインプリチャージ回路。
- 前記第3プリチャージ信号生成部は、
前記第3セルブロック信号及び前記第4セルブロック信号の入力を受けて論理演算を行う論理部と、
前記論理部の出力信号をレベルシフティングして出力するレベルシフターと、
を備えることを特徴とする請求項15に記載のビットラインプリチャージ回路。 - 前記第1及び第2ビットラインは、前記第1セルブロックのメモリセル上に形成されることを特徴とする請求項10に記載のビットラインプリチャージ回路。
- 前記第2ビットラインの相補ビットライン及び前記第3ビットラインは、前記第3セルブロック上に形成されたことを特徴とする請求項8に記載のビットラインプリチャージ回路。
- 前記第1プリチャージ部は、前記第1セルブロックのビットラインセンスアンプに含まれることを特徴とする請求項8に記載のビットラインプリチャージ回路。
- 前記第1プリチャージ信号をバッファリングして前記第1プリチャージ素子に伝達する第1インバータと、
前記第2プリチャージ信号をバッファリングして前記第1プリチャージ部に伝達する第2インバータと、
前記第3プリチャージ信号をバッファリングして前記第2プリチャージ素子に伝達する第3インバータと、
を更に備えることを特徴とする請求項8に記載のビットラインプリチャージ回路。 - 前記第2セルブロックに隣接した第5セルブロックに含まれ、第4プリチャージ信号に応答して前記第1ビットラインの相補ビットラインをプリチャージする第3プリチャージ素子と、
前記第2セルブロックに含まれ、第5プリチャージ信号に応答して前記第1ビットライン及び前記第1ビットラインの相補ビットラインをプリチャージする第2プリチャージ部と、
前記第2セルブロックに含まれ、第6プリチャージ信号に応答して前記第2ビットラインをプリチャージする第4プリチャージ素子と、
前記第3セルブロックに含まれ、第7プリチャージ信号に応答して前記第2ビットラインの相補ビットラインをプリチャージする第5プリチャージ素子と、
前記第3セルブロックに含まれ、第8プリチャージ信号に応答して前記第3ビットラインをプリチャージする第3プリチャージ部と、
を更に備えることを特徴とする請求項10に記載のビットラインプリチャージ回路。 - 前記第4乃至第8プリチャージ信号は、前記第1セルブロック信号のイネーブルに応答してディセーブルされることを特徴とする請求項21に記載のビットラインプリチャージ回路。
- 第1乃至第4ビットラインが形成されたマットと、
第1プリチャージ信号に応答して前記第1及び第3ビットラインをプリチャージするプリチャージ素子と、
第2プリチャージ信号に応答して前記第2及び第4ビットラインをプリチャージするプリチャージ部と、
を備えることを特徴とするビットラインプリチャージ回路。 - 前記第1プリチャージ信号は、前記マットを備える第1セルブロック及び前記第1セルブロックに隣接した第2セルブロックのうち少なくとも一つのセルブロックに対するアクティブ命令が入力されるときにディセーブルされることを特徴とする請求項23に記載のビットラインプリチャージ回路。
- 前記第2プリチャージ信号は、前記第1セルブロック及び前記第1セルブロックに隣接した第3セルブロックのうち少なくとも一つのセルブロックに対するアクティブ命令が入力されるときにディセーブルされることを特徴とする請求項24に記載のビットラインプリチャージ回路。
- 前記プリチャージ部は、前記マットを備える第1セルブロックのビットラインセンスアンプに含まれることを特徴とする請求項23に記載のビットラインプリチャージ回路。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080026606A KR100919812B1 (ko) | 2008-03-21 | 2008-03-21 | 비트라인 프리차지 회로 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009230848A true JP2009230848A (ja) | 2009-10-08 |
Family
ID=41088781
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008301592A Pending JP2009230848A (ja) | 2008-03-21 | 2008-11-26 | ビットラインプリチャージ回路 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7729187B2 (ja) |
JP (1) | JP2009230848A (ja) |
KR (1) | KR100919812B1 (ja) |
TW (1) | TWI379308B (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8174918B2 (en) * | 2010-09-23 | 2012-05-08 | Apple Inc. | Passgate for dynamic circuitry |
US8339884B2 (en) | 2011-01-14 | 2012-12-25 | Taiwan Semiconductor Manufacturing Company, Inc. | Low power and high speed sense amplifier |
US10373665B2 (en) | 2016-03-10 | 2019-08-06 | Micron Technology, Inc. | Parallel access techniques within memory sections through section independence |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09288888A (ja) * | 1996-04-22 | 1997-11-04 | Mitsubishi Electric Corp | 半導体記憶装置 |
JP2006127723A (ja) * | 2004-10-30 | 2006-05-18 | Hynix Semiconductor Inc | 低電圧用半導体メモリ装置及びその駆動方法 |
JP2006127724A (ja) * | 2004-10-30 | 2006-05-18 | Hynix Semiconductor Inc | 低電圧用半導体メモリ装置及びその駆動方法 |
JP2007048436A (ja) * | 2005-08-08 | 2007-02-22 | Samsung Electronics Co Ltd | 半導体メモリ装置及びそのビットライン制御方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5426385A (en) | 1994-06-07 | 1995-06-20 | National Science Council | Double positive feedback loop precharge CMOS single-ended sense amplifier |
JP3609512B2 (ja) * | 1994-12-15 | 2005-01-12 | 株式会社東芝 | 演算器 |
KR100402245B1 (ko) * | 2001-09-18 | 2003-10-17 | 주식회사 하이닉스반도체 | 메모리 장치 |
KR100416803B1 (ko) * | 2002-05-06 | 2004-01-31 | 삼성전자주식회사 | 반도체 메모리 장치 및 이 장치의 프리차지 방법 |
KR100429889B1 (ko) * | 2002-07-18 | 2004-05-03 | 삼성전자주식회사 | 가상접지선과 비트선을 별개로 프리차지시키는 롬집적회로 장치 |
KR100685532B1 (ko) * | 2005-03-15 | 2007-02-22 | 주식회사 하이닉스반도체 | 독출속도를 향상시키기 위한 버퍼 메모리를 갖는 불휘발성메모리 장치 |
KR100716663B1 (ko) * | 2005-09-28 | 2007-05-09 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 프리차지(Pre-Charge)를제어하는 회로. |
KR100838363B1 (ko) * | 2005-10-20 | 2008-06-13 | 주식회사 하이닉스반도체 | 센스앰프 회로 |
-
2008
- 2008-03-21 KR KR1020080026606A patent/KR100919812B1/ko not_active IP Right Cessation
- 2008-06-30 US US12/215,800 patent/US7729187B2/en not_active Expired - Fee Related
- 2008-07-29 TW TW097128590A patent/TWI379308B/zh not_active IP Right Cessation
- 2008-11-26 JP JP2008301592A patent/JP2009230848A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09288888A (ja) * | 1996-04-22 | 1997-11-04 | Mitsubishi Electric Corp | 半導体記憶装置 |
JP2006127723A (ja) * | 2004-10-30 | 2006-05-18 | Hynix Semiconductor Inc | 低電圧用半導体メモリ装置及びその駆動方法 |
JP2006127724A (ja) * | 2004-10-30 | 2006-05-18 | Hynix Semiconductor Inc | 低電圧用半導体メモリ装置及びその駆動方法 |
JP2007048436A (ja) * | 2005-08-08 | 2007-02-22 | Samsung Electronics Co Ltd | 半導体メモリ装置及びそのビットライン制御方法 |
Also Published As
Publication number | Publication date |
---|---|
TWI379308B (en) | 2012-12-11 |
US20090238019A1 (en) | 2009-09-24 |
US7729187B2 (en) | 2010-06-01 |
TW200941494A (en) | 2009-10-01 |
KR20090101014A (ko) | 2009-09-24 |
KR100919812B1 (ko) | 2009-10-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100482405B1 (ko) | 계층구조의 데이터 입출력 라인을 갖는 반도체 메모리장치및 그 프리차지방법 | |
US7298660B2 (en) | Bit line sense amplifier control circuit | |
US7196965B2 (en) | Over driving control signal generator in semiconductor memory device | |
US7349274B2 (en) | Precharge circuit and method employing inactive weak precharging and equalizing scheme and memory device including the same | |
US7154796B2 (en) | Semiconductor memory device and data read and write method thereof | |
KR100847314B1 (ko) | 메모리 장치 및 메모리 장치의 프리차지 방법 | |
US6320806B1 (en) | Input/output line precharge circuit and semiconductor memory device adopting the same | |
US7852694B2 (en) | Semiconductor memory device for reducing precharge time | |
KR20040100714A (ko) | 감지증폭수단을 포함하는 반도체 메모리 장치 및 그의감지증폭수단을 오버드라이브 하는 방법 | |
US7660176B2 (en) | Semiconductor memory device and method for driving the same | |
US20120195109A1 (en) | Semiconductor storage device | |
US9013914B2 (en) | Semiconductor memory device and method for controlling semiconductor memory device | |
JP2009230848A (ja) | ビットラインプリチャージ回路 | |
TW201743327A (zh) | 記憶體單元 | |
KR100780633B1 (ko) | 반도체 메모리 소자의 오버 드라이버 제어신호 생성회로 | |
KR20110025487A (ko) | 반도체 메모리 장치 | |
US7054210B2 (en) | Write/precharge flag signal generation circuit and circuit for driving bit line isolation circuit in sense amplifier using the same | |
KR100691017B1 (ko) | 반도체 메모리 장치용 로컬입출력라인 프리차지 제어회로및 그 제어방법 | |
US8004916B2 (en) | Semiconductor circuit | |
KR100886182B1 (ko) | 반도체 메모리 장치의 센스 앰프 및 이의 구동 방법 | |
KR100668842B1 (ko) | 메모리 장치의 감지 증폭기 회로 | |
KR20080030121A (ko) | 반도체 메모리 소자 | |
KR20080001277A (ko) | 반도체 메모리 장치 | |
KR20210142889A (ko) | 반도체 메모리 장치의 전압 공급 회로 | |
KR20060018973A (ko) | 비트 라인 감지 증폭기 제어 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110111 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120828 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120911 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121211 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130716 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140114 |