KR20080018959A - 유전체막 형성 방법 및 상기 방법을 실행하는 신규한전구체 - Google Patents

유전체막 형성 방법 및 상기 방법을 실행하는 신규한전구체 Download PDF

Info

Publication number
KR20080018959A
KR20080018959A KR1020087001562A KR20087001562A KR20080018959A KR 20080018959 A KR20080018959 A KR 20080018959A KR 1020087001562 A KR1020087001562 A KR 1020087001562A KR 20087001562 A KR20087001562 A KR 20087001562A KR 20080018959 A KR20080018959 A KR 20080018959A
Authority
KR
South Korea
Prior art keywords
dielectric layer
precursor
dielectric
layers
carbon
Prior art date
Application number
KR1020087001562A
Other languages
English (en)
Other versions
KR101327640B1 (ko
Inventor
크리스띠안 두싸라뜨
Original Assignee
레르 리키드 쏘시에떼 아노님 뿌르 레드 에렉스뿔라따시옹 데 프로세데 조르즈 클로드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 레르 리키드 쏘시에떼 아노님 뿌르 레드 에렉스뿔라따시옹 데 프로세데 조르즈 클로드 filed Critical 레르 리키드 쏘시에떼 아노님 뿌르 레드 에렉스뿔라따시옹 데 프로세데 조르즈 클로드
Publication of KR20080018959A publication Critical patent/KR20080018959A/ko
Application granted granted Critical
Publication of KR101327640B1 publication Critical patent/KR101327640B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/32—Carbides
    • C23C16/325—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3148—Silicon Carbide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31633—Deposition of carbon doped silicon oxide, e.g. SiOC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)
  • Inorganic Insulating Materials (AREA)

Abstract

본 발명은 특히 집적 회로 기판의 제조 동안 금속 상호접속부를 분리하는데 사용되는 (회로의 BEOL 부분의) 저유전율 유전체층에 관한 것이다. 본 발명에 따르면, 유전체층은 SiC 및/또는 SiOC를 포함하고, 1 이상의 -Si-Cn-Si-사슬(이 때 n은 1 이상임)을 함유하는 1 이상의 전구체로부터 얻어진다.
금속 상호접속부 분리, 저유전율 유전체층, 저유전율 필름

Description

유전체막 형성 방법 및 상기 방법을 실행하는 신규한 전구체{METHOD FOR FORMING A DIELECTRIC FILM AND NOVEL PRECURSORS FOR IMPLEMENTING SAID METHOD}
본 발명은 반도체의 제조에 사용될 수 있는 유전체막의 형성 방법 및 이 방법을 실행하는 신규한 전구체에 관한 것이다.
집적 회로, 예를 들어 시판품 또는 마이크로프로세서용 집적 회로의 제조 동안, 진공 하에 각종 조성물 층을 선택적으로 증착시키는 매우 많은 연속 단계가 수행되는데, 이러한 연속 단계들의 그자체는 연속층이 적층된 규소 웨이퍼(현재 300 mm의 입경을 가짐)을 세정하는 세정 단계와 분리되어 있다.
일반적으로, 연속적으로 증착된 층의 두가지 유형은 하기와 같이 구별될 수 있다:
- 제1 유형 증착 또는 FEOL 증착은 본질적으로 다수개의 연속층을 증착시켜 전계 효과 트랜지스터 유형의 능동 소자를 형성하는 것으로 이루어진다 (감광층의 증착, 마스킹, UV선에의 노출, 세정, 제조된 트랜지스터의 유형에 따른 단일-결정층의 도핑, 그 후 전극의 증착, 그 후 각각의 트랜지스터의 드레인(drain), 소스( source) 및 게이트(gate) 영역의 증착 등)
- 제2 유형 증착 또는 BEOL 증착은 각종 전기적 접촉부, 특히 제1 유형 증착 시의 여러 단계동안 제조된 반도체간의 전기적 상호접속부의 네트워크를 형성하는 것, 나아가 특히 랜덤-접속 메모리의 제조의 경우에는 정보를 디지탈 형태로 기록하는데 요구되는 콘덴서를 형성하는 것으로 구성된다. 이러한 두 유형의 용품에서의 목적은 본질적으로 금속 전도층 및/또는 전기 전도층의 증착, 이러한 전도층을 분리하는 매우 저유전율 유전체층의 증착, 및 선택적인 에칭이 바람직한 경우, 유전성 또는 전도성의 1 이상의 하부층을 액체 화학물질 또는 기체 조성물을 사용하여 에칭할 때 하부층 내로 또는 옆으로의 확산을 특히 방지하기 위한 배리어층의 증착에 있다.
본 발명은 본질적으로 상술한 제2 유형(BEOL) 증착에 있어서 유전체층의 제조에 관한 것이다.
보다 적은 부피에서 회로의 집적 밀도를 증가시키고 이와 상응하게 이들의 데이타 처리능을 증가시키기 위해서는, 상호접속 라인의 치수(두께 및 길이)를 감소시켜 이들이 서로 근접해 있을 수 있게 하여 부피를 감소(saving)시키는 것이 필요한데, 다만, 한편으로는 회로의 수직면으로 2개의 연속층의 전기적 접속부를 분리하는 유전체층(ILD(층간 유전체)층으로도 지칭됨) 및 다른 한편으로는 회로의 임의의 한 수평면에 놓여있는 금속 상호접속부를 분리하는 유전체층(IMD(금속간 유전체)로도 지칭됨)이 서로 보다 근접해 있는 2개의 접속 라인 사이에 충분한 전기 절연을 제공하기 위해 개선된 유전성(보다 낮은 유전율)을 가져야 하며, 무엇보다도 상호접속 회로의 시간 상수를 감소시켜야 한다(시간 상수의 용량성 요소의 값이 낮을수록, 유전체의 유전율을 낮아지지만, 이와는 대조적으로 그 값이 높을수록, 이 의 전극들은 서로 근접하게됨).
집적 회로의 상부 또는 BEOL 부분에서 전기적 상호접속 배선에 부여된 보다 증가된 제한(상기 참조)는 최근에 중요한 기술적 진보를 이끌었다.
구리는 이의 보다 우수한 전기 전도성으로 인해 상호접속 금속으로서 알루미늄을 대체하였다. 이에 따라 홈이 감광성 수지 또는 포토레지스트의 선택적 에칭에 의해 형성되고, 그 후 전착 공정을 사용하여 홈을 구리로 채우는 동안, "듀얼-다마신(dual-damascene)" 기법으로 불리는 공정을 사용하는 신규한 금속 증착 공정이 채택되었다.
더욱이, SiOC(즉, 탄소 도핑된 산화 규소) 필름은 현재 집적 회로의 층간 유전체층 및 금속간 유전체층에서 유전체로서 이미 사용되고 있는 이산화 규소에 대한 대체물로서 널리 사용된다.
마지막으로, 이러한 층들의 보다 낮은 유전율을 달성하기 위해, 추가로 다공성 구조를 갖는 유전체가 도입되었다. 화학 기상 증착(CVD)에 의해 증착된 규소와 산소의 화합물로부터의 SiO2 유전체막은 약 4.0의 유전율을 가진다. 상기 층들의 유전율을 감소시켜 우수한 절연성을 보유하면서도 두께를 감소시키는 것을 목적으로 한다. 저유전율막 또는 로우-k(low-k) 필름, 즉 유전율이 4 미만인 재료로 만들어진 필름은 많은 방법으로 제조될 수 있는데, 특히 산화 규소에 유기 리간드를 도핑시켜 약 2.7 내지 3.5 사이의 유전율을 갖는 필름을 얻음으로써 제조될 수 있다. 말단 유기 리간드, 즉, 최종 재료의 분자의 네트워크에 연결되지 않은 리간드 를 사용하는 이러한 접근법은 -Si-O-Si 유형인, 두개의 규소 원자 간의 산소 결합 (또는 "브릿지")의 수를 감소시켜, 사슬 구조의 응집성을 감소시키고, 결과적으로 SiO2와 비교하여 이러한 물질 유형의 기계적 성질을 감소시킨다. 하지만, 이러한 기계적 성질은 회로의 제조시 후속 단계로 수행되는 연마 공정(화학 기계 연마 또는 CMP) 동안 집적 회로의 연속층들이 분리(delaminate)되는 것을 막는데 중요하다. 유전체층의 제조에 고려되는 또다른 중요한 파라미터는 필름을 구성하는 재료의 구조에서 내부 인장 응력의 존재 가능성인데; 대부분의 전자 구조는 약 300 내지 450℃의 온도에서 형성된다. 어셈블리를 냉각시키면, 규소 기판, 구리 네트워크 및 유전체막을 포함하는 재료는 이들의 상이한 팽창 계수로 인해 상이하게 접촉된다. 이는 대부분의 취성(brittle) 층, 즉 로우-k SiOC 층을 분해하는 기계적 응력의 주요 근원이 된다.
이러한 로우-k SiOC 층을 증착시키기 위해, 현재 다음과 같은 2가지 공정이 존재한다.
- 디메틸디메톡시실란(DMDMOS), 테트라메틸실란(4MS), 테트라메틸시클로테트라실록산(TMCTS) 및 옥타메틸시클로테트라실록산(OMCTS) 유형의 전구체를 사용하는 화학 기상 증착 공정, 및
Figure 112008004528809-PCT00001
- 적합한 용매 중에서 메틸실세스퀴옥산(MSQ) 또는 히드로겐 실세스퀴옥산(HSQ)과 같은 실록산을 사용하여 필름을 형성하는 스핀-온 증착(spin-on deposition) 공정.
금속 상호접속층 및 SiOC 층을 분리 및 절연(isolate)시키는 이들층의 증착 동안에, 증착된 층의 에칭 단계 동안에 에칭-정지층 상에의 후속적인 화학물질의 통과를 정지시키기 위해, SiC의 박층(소위 에칭-정지층)을 증착시키는 것이 또한 요구된다. 규소 카바이드는 약 5의 유전율을 갖는 내화성 절연재인데, 이는 유전체층의 평균 유전율을 두드러지게 증가시켜, 2개의 금속 상호접속층을 분리한다.
현재 이러한 에칭-정지층, 특히 SiC 층의 유전율을 감소시키려는 시도가 존재한다.
본 발명의 목적은 집적 회로 요소 중 상기 BEOL 전기적 상호접속에 있어 특히 층간 유전체층 또는 금속간 유전체층에 사용되는 유전체층, 특히 로우-k층의 기계적 성질을 특히 개선시키기 위한 것이다. 언급한 기술적 문제를 해결하기 위해, 본 발명은 1개 이상의 탄소 원자 및 2개 이상의 규소 원자를 함유하며, 이 때 탄소 및 규소 원자가 1개 이상의 탄소 원자가 2개의 규소 원자에 연결되어 있는 -Si-Cn-Si- 유형(이 때 n은 1 이상, 바람직하게는 5 이하임)의 사슬을 형성하는 유전체 재료의 층 전구체를 사용함으로써 이루어진다.
제1 실시태양에 따르면, 종래의 전구체로 제조된 층보다 실질적으로 개선된 유전율 및 기계적 성질을 갖는, 알콕시실릴알칸 (RiO)3Si(-CRi 2)n-Si(ORi)3 유형의 전구체(상기 화학식에서, 각각의 라디칼 Ri는 수소 또는 탄소 사슬, 예를 들어 탄소 원자수 1 내지 5, 바람직하게는 탄소 원자수 1 또는 2의 알킬, 아릴 등의 유형의 사슬로부터 선택될 수 있음), 예컨대 화학식 (EtO)3Si-CH2-CH2-Si(OEt)3의 BTESE(비스(트리에톡시실릴)에탄)(여기서 Et는　C2H5임)를 사용하는 것이 가능할 것이다.
또다른 실시태양에 따르면, 본 발명은 특히 고리를 함유하며 특히 하기 계열 중 하나로부터 선택되는 다공성 유전체층을 제조하는 것이 가능한 고리형 분자를 사용하는 것으로 이루어진다.
Figure 112008004528809-PCT00002
(상기식에서, R, R1, R2는 수소, 선형 및/또는 고리형 탄소 사슬, 예컨대 알킬 사슬, 아릴 사슬 등 또는 알콕시드로부터 선택됨)
본 발명에 따르면, "이중(double)-DMDMOS"(R은　H이고 R1은　-O-CH3인 화학식 I)과 같은 분자를 선택하는 것이 바람직할 것이다. 더욱 바람직하게는, R은 H, -CH3 또는 일반적으로 알킬 기로부터 선택될 것이고, R1은 -O-CH3 또는 더욱 일반적으로 알콕시드 또는 아민으로부터 선택될 것이다. R1에 대한 다른 리간드, 예컨대 Cl, Me 또는 H가 또한 선택될 수 있다.
모든 상기 분자는 2개의 규소 원자 사이에 1개 이상의 탄소 원자를 함유한다. 바람직하게는, 이러한 분자는 1 이상의 Si-C-Si 사슬(2개의 Si 원자 사이에 수개의 탄소 원자가 있을 수 있음)을 함유하는 고리 또는 케이지(상기 분자 구조식 IV로 도시된 3차원 구조)를 형성한다. 이러한 유형의 3차원 분자는 얻어지는 필름의 공극 형성에 유리하며, 말단 알킬기를 갖는 분자보다 큰 구조적 응집성 뿐 아니라 매우 현저히 낮은 유전율을 보장한다.
이러한 다양한 전구체는 예를 들어 디클로로실릴렌: -SiCl2를 π 결합을 갖는 탄화수소 예컨대 아세틸렌 또는 부타디엔과 반응시킴으로써 합성될 수 있다. 디클로로실릴렌의 공급원은 헥사클로로디실란 또는 트리클로로실란일 수 있다. 이는 고온에서 헥사클로로디실란(HCD)의 증착을 통해서나 또는 저온에서 촉매로서 3급 아민(예컨대 트리메틸아민)을 함유하는 용액으로부터 형성될 수 있다. 화학식 I 분자의 합성은 예를 들면, 하기의 2 단계로 수행될 것이다.
제1 단계는 하기의 반응식을 따르는 모든 분자에 공통적인데, 아세틸렌, 부타디엔, 벤젠 등은 디클로로실릴렌: -SiCl2가 π 결합과 반응하는 공통된 원리에 따르는 이러한 반응 유형을 유발한다. 일반적으로, 모든 불포화 종들은 이러한 분자 유형을 합성하는데 있어 잠재적인 후보군이다.
Si2Cl6 (또는 폴리클로로실란의 혼합물) + 에틸렌 → Cl2Si-(CH=CH)2-SiCl2,
제2 단계는 당해 분자 유형에 특이적이다.
Cl2Si-(CH=CH)2-SiCl2 + MeOH → (MeO)2Si-(CH=CH)2-Si(OMe)2 (R1이　OMe인 분자 I의 경우);
Cl2Si-(CH=CH)2SiCl2 + LiAlH4 또는 NaBH4 → H2Si-(CH=CH)2-SiH2 (R1이　H인 분자 I의 경우); 및
Cl2Si-(CH=CH)2SiCl2 + 스파이어(Speyer) 촉매 → Me2Si-(CH=CH)2-SiMe2 (R1이 Me인 분자 I의 경우).
이러한 방법을 통해 불소화 등가물(예를 들어 F2Si-(CH-CH)2-SiF2)을 얻는 것이 또한 가능하며, 이 불소화 등가물을 로우-k 필름에 사용할 수 있다.
일반적으로, 당업자는 예를 들어 문헌 [Atwell and Weyenberg, J. Am. Chem. Soc., 3438, 90, 1968]에서 이러한 다양한 생성물의 합성에 필요한 모든 정보를 찾을 것이다.
본 발명에 따르는 공정 및 조성물은 당업자에 있어서 뛰어난 전기 및 기계적 성질을 가지면서도 높은 균일성을 갖는 절연 박층의 형성 요구를 충족시킨다. 본 발명에 따라 증착된 필름은 1 이상의 전구체로 이루어지는 로우-k 전구체의 공급원을 증발시켜 상기 전구체의 증기원을 생성하고, 이러한 전구체의 증기를 전구체가 열적으로 분해되고/되거나 플라즈마의 사용에 의해 분해되는 증착 챔버로 전달하여, 원하는 조성의 필름을 형성함으로써 제조된다. 필름은 후속적인 열처리가 필수적으로 요구되지 않는 단일 형성 단계에서 1 이상의 기판 상에 형성된다. 이로부터 형성된 로우-k 필름은 낮은 누설 전류를 갖는데 바람직한 조성을 가질 것이다. 일반적으로, 본 발명에서 바람직한 화학양론으로 필름 증착 공정에 사용되는 전구체는 액상, 예를 들어, 액체 전구체 또는 탄화수소와 같은 용매 중 전구체의 액체 용액일 것이다. 액상의 전구체를 미리 측정되고 조절된 증발 속도를 갖는 증발계로 주입된다. 이렇게 증발된 전구체를 증착이 1 torr의 크기 압력(일반적으로 200 파스칼 미만) 및 일반적으로 0℃ 내지 450℃, 바람직하게는 200℃ 내지 400℃의 온도에서 수행되는 증착 챔버로 도입시킨다. 임의적으로, 챔버는 증착 속도를 상당히 증가시키기 위한 플라즈마로 제공된다. 일반적으로, 바람직하게는 산화제(산소, 오존, 수증기, 과산화수소, 알콜 등)인 공반응물을 또한 증착 챔버에 도입시켜 전구체와 반응시키지만, 이것이 필수적인 것은 아니다.
본 발명에 따르면, 필름을 CVD(화학 기상 증착) 기법, 예컨대 PECVD 기법 또는 열 CVD 기법에 의해 증착시키는데, 이들은 당업자에게 주지되어 있으며, 1 이상의 전구체 그 자체로부터 출발하거나, 또는 반응물, 바람직하게는 산소원의 조합물로부터 출발한다. 일반적으로, 당업자는 유전율(k)이 기계적 성질의 허용가능한 수준을 여전히 유지하면서도 가능한 한 크도록 감소시킴으로써 전구체원을 최대한 활용할 것이다.
바람직하게는, 전구제는 2개의 규소 원자 사이에 1개 이상의 탄소 원자를 함유하는 분자이다. 더욱 바람직하게는, 이러한 분자는 고리형이다.
본 발명의 또다른 측면에 따르면, 분자는 로우-k 필름의 제조 동안 열 또는 플라즈마 자극에 의해 분해되고, 불포화 탄소 사슬(π 결합을 함유함)과 반응하여 -Si-C 결합을 함유하는 중간체 종을 형성하고, 바람직하게는 2개의 규소 원자에 연결된 탄소 또는 탄소 사슬(선형 또는 고리형)을 함유하는 중간체 종을 형성하는 디실란이다. 바람직하게는, 규소 원자를 연결하는 탄소 사슬을 형성하는 탄소는 1 이상의 이중 결합을 가질 것인데, 이는 C=C 이중 결합이 C-C 단일 결합보다 강하기 때문이다. 이는 단지 단일 결합만을 함유하는 탄소 원자의 사슬로부터 얻어진 필름보다 기계적 성질이 계선된 로우-k 필름을 얻을 수 있게 한다.
또한, 산소 원자를 함유하지 않는 상기 기술된 분자는 집적 회로의 BEOL 부분에서 에칭 정지제로서 사용되는 SiC의 박층을 증착하는데 매우 적합한 분자 구조를 갖는다.
바람직하게는, 로우-k SiC 전구체는 2개의 규소 원자에 연결된 1개 이상의 탄소 원자는 함유하지만, 산소는 함유하지 않는 분자이다. 더욱 바람직하게는, 분자는 고리형이다.
바람직하게는, 규소 원자를 연결하는 탄소 사슬을 형성하는 탄소 원자는 (C=C 이중 결합이 C-C 단일 결합보다 깨지기가 보다 어려운 한) 이중 결합을 가질 것이며, 이에 따라 생성된 필름에서 높은 기계적 성질을 보다 쉽게 달성할 수 있다.
본 발명의 또다른 측면에 따르면, 로우-k SiC 전구체는 SiC 필름의 제조 동안 열 또는 플라즈마 자극에 의해 분해되고, 불포화 탄소 사슬(π(파이) 결합을 함유함)과 반응하여 Si-C 결합을 함유하는 중간체 종을 형성하고, 바람직하게는 2개의 규소 원자에 연결된 탄소 원자 또는 탄소 사슬을 함유하는 중간체 종을 형성하는 산소 무함유 디실란이다.
다른 일 측면에 따르면, 본 발명은 상술한 전구체로부터 형성된 유전체층 및 로우-k 유전체층의 제조를 위한 이러한 전구체의 용도에 관한 것이다. 본 발명은 또한 특허청구범위 제8항의 신규한 화합물에 관한 것이다.
본 발명은 FEOL 및 BEOL 부분에서 각종 층을 갖는 집적 회로의 단면도를 나타내는 도면과 함께 비제한적인 예시로 주어지는 다음의 예시적 실시태양의 도움 하에 더욱 명확하게 이해될 것이다.
도면에서, 상호접속층 및 보호층을 갖는 다양한 MOS 트랜지스터가 제조되어 있는 단일-결정 규소 웨이퍼(1)은 집적 회로의 FEOL 부분을 나타내며, 정지층(8) 위의 모든 상부층들은 FEOL 부분의 각종 회로 사이의 전기적 상호접속부가 상기 설명한 바와 같이 제조되는 BEOL 부분을 나타낸다.
예를 들어 (2)로 표시된 집적 회로가 단일-결정 기판(1) 상에 제조되며, 그 위의 드레인 접촉부(3), 게이트 접촉부(4), 소스 접촉부(5) 및 회로의 수평 레벨의 (6)으로 표시되는 상호접속부가 개괄적으로 도시되어 있다. 도면에 나타난 단면도에서 텅스텐 또는 구리 접속부로 이루어진 수직 상호접속부(7)은 접속부(6)을 정지층(8)을 통해 상부 상호접속 레벨(9)로 접속시키며, 이 레벨(9)의 구리 접속부(10)(단면도로 도시됨)은 사실상 도면의 평면에서 수직적으로 연장되고 그 자체가 상부 레벨의 접속부(12)에 접속되고, 그 후 접속부(15)로 접속된 후, 접속부(15, 18, 28, 31, 34, 37)과 접속되고, 마지막으로 집적 회로의 상부 상호접속 부분에서의 중앙 접속부(38)에서 정지된다.
다양한 상호접속 레벨(9, 13, 16, 19, 29 등) 사이에는 (21, 22, 23, 24, 25, 26, 27)과 같은 ILD 유전체층을 통해 다양한 수평면에서 구리 금속 접속부를 서로 분리시키는 각각의 정지층(11, 14, 17, 20, 30, 33, 36, 41, 등)이 있다. 임의의 하나의 레벨의 세트, 예컨대 2개의 정지층(30) 및 (31) 사이에 놓여진 세트에는 하부 부분에 2개의 연속적인 수평 구리 상호접속층 사이의 절연 및 (44, 45, 46)과 같은 구리 접속 측벽 사이의 절연을 제공하는 ILD 유전체층이 있으며, (44) 및 (45)와 같은 구리 전기적 접속부를 전기적으로 절연시키기 위한 IMD 유전체층을 갖는다.
도면으로 나타낸 예에서, ILD 및 IMD 층은 예를 들어 동일한 SiOC 유전체를 사용하여 제조된다.
정지층은 일반적으로 SiC 또는 SiN 층이다.
본 발명은 이러한 층간 유전체층 또는 ILD의 형성 및 금속간 유전체층 또는 IMD의 형성에 관한 것이다.

Claims (11)

  1. SiC 및/또는 SiOC를 포함하고, 1 이상의 -Si-Cn-Si-사슬(이 때 n은 1 이상임)을 함유하는 1 이상의 전구체로부터 얻어지는 것을 특징으로 하는, 특히 집적 회로의 제조 동안 금속 상호접속부를 분리하는데 사용될 수 있는 저유전율(로우-k) 유전체층.
  2. 제1항에 있어서, 1 이상의 전구체가 알콕시실릴알칸 (RiO)3Si(-CRi 2)n-Si(ORi)3 유형(상기 화학식에서, 각각의 라디칼 Ri는 수소 또는 탄소 사슬, 예를 들어 탄소 원자수 1 내지 5, 바람직하게는 탄소 원자수 1 또는 2의 알킬, 아릴 등의 유형의 사슬로부터 선택될 수 있음), 예컨대 화학식 (EtO)3Si-CH2-CH2-Si(OEt)3의 BTESE(비스(트리에톡시실릴)에탄)(여기서 Et는　C2H5임)인 것을 특징으로 하는 유전체층.
  3. 제1항에 있어서, 1 이상의 전구체가 Si-Cn-Si 결합(이 때 n은 1 이상임)을 함유하는 고리형 분자를 포함하는 것을 특징으로 하는 유전체층.
  4. 제3항에 있어서, 고리형 분자가 하기 계열 중 하나로부터 선택되는 것을 특징으로 하는 유전체층.
    Figure 112008004528809-PCT00003
    (상기식에서, R, R1, R2는 수소, 선형 및/또는 고리형 탄소 사슬, 예컨대 알킬 사슬, 아릴 사슬 등 또는 알콕시드로부터 선택됨)
  5. 제4항에 있어서, 고리형 분자가 R은　H이고, R1　및　R2는　-O-CH3인 화학식 I의 이중(double) DMDMOS인 것을 특징으로 하는 유전체층.
  6. 제4항에 있어서, R이 알킬 라디칼, 바람직하게는 -CH3이고 R1은　-O-CH3인 것을 특징으로 하는 유전체층.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서, 규소 원자를 연결하는 탄소 사슬이 1 이상의 이중 결합을 함유하는 것을 특징으로 하는 유전체층.
  8. 특히 하기 화학식의 SiC 또는 SiOC 전구체 분자.
    Figure 112008004528809-PCT00004
  9. 전구체를 증발시켜 증발된 전구체의 공급원을 형성하고, 이를 온도 T에 미리 도달된 기판이 놓여진 진공 증착 반응기에 두어, 원하는 최종 조성을 갖는 유전체막을 형성하는 것을 특징으로 하는, 제1항 내지 제7항 중 어느 한 항에 청구된 유전체층의 형성 방법.
  10. 제9항에 있어서, 질소 및/또는 또다른 비활성 가스를 또한 반응기 내에 주입하는 것을 특징으로 하는 방법.
  11. 제9항 또는 제10항에 있어서, 산소를 또한 반응기 내에 주입하여 SiOC 층을 형성하는 것을 특징으로 하는 방법.
KR1020087001562A 2005-06-21 2006-06-21 유전체막 형성 방법 및 상기 방법을 실행하는 신규한전구체 KR101327640B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR0551675A FR2887252A1 (fr) 2005-06-21 2005-06-21 Procede de formation d'un film dielectrique et nouveaux precurseurs pour la mise en oeuvre de ce procede
FR05/51675 2005-06-21
PCT/FR2006/001495 WO2006136741A1 (fr) 2005-06-21 2006-06-21 Procede de formation d'un film dielectrique et nouveaux precurseurs pour la mise en oeuvre de ce procede

Publications (2)

Publication Number Publication Date
KR20080018959A true KR20080018959A (ko) 2008-02-28
KR101327640B1 KR101327640B1 (ko) 2013-11-12

Family

ID=35395858

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087001562A KR101327640B1 (ko) 2005-06-21 2006-06-21 유전체막 형성 방법 및 상기 방법을 실행하는 신규한전구체

Country Status (9)

Country Link
US (2) US7972975B2 (ko)
EP (1) EP1896629B1 (ko)
JP (1) JP5248316B2 (ko)
KR (1) KR101327640B1 (ko)
CN (1) CN101203626A (ko)
AT (1) ATE490352T1 (ko)
DE (1) DE602006018605D1 (ko)
FR (1) FR2887252A1 (ko)
WO (1) WO2006136741A1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8298965B2 (en) 2008-09-03 2012-10-30 American Air Liquide, Inc. Volatile precursors for deposition of C-linked SiCOH dielectrics
TWI550121B (zh) 2010-02-17 2016-09-21 液態空氣喬治斯克勞帝方法研究開發股份有限公司 ＳｉＣＯＨ低Ｋ膜之氣相沈積法
CN102877041B (zh) * 2011-07-14 2014-11-19 中国科学院微电子研究所 薄膜沉积方法以及半导体器件制造方法
US9960110B2 (en) * 2011-12-30 2018-05-01 Intel Corporation Self-enclosed asymmetric interconnect structures
US9243324B2 (en) 2012-07-30 2016-01-26 Air Products And Chemicals, Inc. Methods of forming non-oxygen containing silicon-based films
US9879340B2 (en) 2014-11-03 2018-01-30 Versum Materials Us, Llc Silicon-based films and methods of forming the same
US20170125241A1 (en) * 2015-10-30 2017-05-04 Applied Materials, Inc. Low temp single precursor arc hard mask for multilayer patterning application
US9786491B2 (en) 2015-11-12 2017-10-10 Asm Ip Holding B.V. Formation of SiOCN thin films
KR102378021B1 (ko) 2016-05-06 2022-03-23 에이에스엠 아이피 홀딩 비.브이. SiOC 박막의 형성
JP7061432B2 (ja) * 2017-02-16 2022-04-28 レール・リキード－ソシエテ・アノニム・プール・レテュード・エ・レクスプロワタシオン・デ・プロセデ・ジョルジュ・クロード Ｓｉ含有膜の成膜方法
US11158500B2 (en) 2017-05-05 2021-10-26 Asm Ip Holding B.V. Plasma enhanced deposition processes for controlled formation of oxygen containing thin films
JP2022067559A (ja) * 2020-10-20 2022-05-06 東京エレクトロン株式会社 成膜方法及び成膜装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4923716A (en) * 1988-09-26 1990-05-08 Hughes Aircraft Company Chemical vapor desposition of silicon carbide
US5204141A (en) * 1991-09-18 1993-04-20 Air Products And Chemicals, Inc. Deposition of silicon dioxide films at temperatures as low as 100 degree c. by lpcvd using organodisilane sources
JPH0696640B2 (ja) * 1992-03-13 1994-11-30 工業技術院長 ビス（シロキシ）芳香環骨格を有する高分子ケイ素化合物の製造方法
JP2903985B2 (ja) * 1993-12-21 1999-06-14 信越化学工業株式会社 ２，５−反応性置換基含有シロールの製造方法及び２，５−反応性置換基含有シロール
JPH0826043B2 (ja) * 1994-03-11 1996-03-13 工業技術院長 １，４−ジシラシクロヘキサ−２，５−ジエン環を有するケイ素化合物およびその製造方法
TW285753B (ko) * 1995-01-04 1996-09-11 Air Prod & Chem
US6245690B1 (en) * 1998-11-04 2001-06-12 Applied Materials, Inc. Method of improving moisture resistance of low dielectric constant films
US7011868B2 (en) * 2000-03-20 2006-03-14 Axcelis Technologies, Inc. Fluorine-free plasma curing process for porous low-k materials
US7384471B2 (en) 2002-04-17 2008-06-10 Air Products And Chemicals, Inc. Porogens, porogenated precursors and methods for using the same to provide porous organosilica glass films with low dielectric constants
JP4363824B2 (ja) * 2002-08-12 2009-11-11 旭化成株式会社 層間絶縁用薄膜
JP2004288979A (ja) * 2003-03-24 2004-10-14 L'air Liquide Sa Pour L'etude & L'exploitation Des Procede S Georges Claude 絶縁膜の成膜方法
US20040197474A1 (en) * 2003-04-01 2004-10-07 Vrtis Raymond Nicholas Method for enhancing deposition rate of chemical vapor deposition films
JP4530130B2 (ja) * 2004-01-16 2010-08-25 Ｊｓｒ株式会社 ポリマー膜の形成方法
JP4052306B2 (ja) * 2004-12-27 2008-02-27 チッソ株式会社 シラシクロペンタジエン誘導体
JP5324734B2 (ja) * 2005-01-21 2013-10-23 インターナショナル・ビジネス・マシーンズ・コーポレーション 誘電体材料とその製造方法

Also Published As

Publication number Publication date
DE602006018605D1 (de) 2011-01-13
WO2006136741A1 (fr) 2006-12-28
CN101203626A (zh) 2008-06-18
EP1896629B1 (fr) 2010-12-01
JP5248316B2 (ja) 2013-07-31
EP1896629A1 (fr) 2008-03-12
US20110275507A1 (en) 2011-11-10
JP2008544533A (ja) 2008-12-04
US20100130025A1 (en) 2010-05-27
KR101327640B1 (ko) 2013-11-12
FR2887252A1 (fr) 2006-12-22
ATE490352T1 (de) 2010-12-15
US7972975B2 (en) 2011-07-05

Similar Documents

Publication Publication Date Title
KR101327640B1 (ko) 유전체막 형성 방법 및 상기 방법을 실행하는 신규한전구체
KR100751990B1 (ko) 극저 유전 상수를 갖는 박막을 캡핑하는 방법 및 이로부터 제조된 기판
KR100586133B1 (ko) 반도체 장치에서 레벨내 또는 레벨간 유전체로서의 극저유전상수 물질, 이의 제조방법 및 상기 물질을 함유하는전자 장치
US6649540B2 (en) Organosilane CVD precursors and their use for making organosilane polymer low-k dielectric film
CN100431110C (zh) 低介电氮化硅膜的形成方法和半导体器件及其制造工艺
US6440876B1 (en) Low-K dielectric constant CVD precursors formed of cyclic siloxanes having in-ring SI—O—C, and uses thereof
KR100437068B1 (ko) 탄소질 산화실리콘의 형성방법
US7239017B1 (en) Low-k B-doped SiC copper diffusion barrier films
US8669181B1 (en) Diffusion barrier and etch stop films
JP4090740B2 (ja) 集積回路の作製方法および集積回路
CN100437933C (zh) 改善层间附着的方法
US6124641A (en) Semiconductor device organic insulator film
US8889235B2 (en) Dielectric barrier deposition using nitrogen containing precursor
CN100550318C (zh) 最小化湿法蚀刻底切度并提供极低k值(k<2.5)电介质封孔的方法
TW200931522A (en) Methods to obtain low k dielectric barrier with superior etch resistivity
CN100546023C (zh) 利用抗腐蚀硼和磷材料的电子结构及其形成方法
JP3173426B2 (ja) シリカ絶縁膜の製造方法及び半導体装置の製造方法
US20020137323A1 (en) Metal ion diffusion barrier layers
US6548892B1 (en) Low k dielectric insulator and method of forming semiconductor circuit structures
US20060115980A1 (en) Method for decreasing a dielectric constant of a low-k film
US20240240309A1 (en) New Precursors For Depositing Films With High Elastic Modulus
KR20220160071A (ko) 고 탄성 계수를 갖는 막들을 증착하기 위한 신규한 전구체들

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee