KR20080016417A - 반도체 소자의 실장 방법 및 반도체 장치의 제조 방법 - Google Patents

반도체 소자의 실장 방법 및 반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR20080016417A
KR20080016417A KR1020070012548A KR20070012548A KR20080016417A KR 20080016417 A KR20080016417 A KR 20080016417A KR 1020070012548 A KR1020070012548 A KR 1020070012548A KR 20070012548 A KR20070012548 A KR 20070012548A KR 20080016417 A KR20080016417 A KR 20080016417A
Authority
KR
South Korea
Prior art keywords
semiconductor element
wiring board
temperature
semiconductor device
solder
Prior art date
Application number
KR1020070012548A
Other languages
English (en)
Other versions
KR100893559B1 (ko
Inventor
조지 후지모리
세이키 사쿠야마
도시야 아카마츠
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤 filed Critical 후지쯔 가부시끼가이샤
Publication of KR20080016417A publication Critical patent/KR20080016417A/ko
Application granted granted Critical
Publication of KR100893559B1 publication Critical patent/KR100893559B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05073—Single internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009—Pre-treatment of the bump connector or the bonding area
    • H01L2224/8101—Cleaning the bump connector, e.g. oxide removal step, desmearing
    • H01L2224/81011—Chemical cleaning, e.g. etching, flux
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H01L2224/81204—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding with a graded temperature profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8121—Applying energy for connecting using a reflow oven
    • H01L2224/81211—Applying energy for connecting using a reflow oven with a graded temperature profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

본 발명은 납(Pb)을 함유하지 않는 외부 접속용 돌기 전극을 통하여 반도체 소자를 배선 기판에 실장(實裝)하는 방법으로서, 상기 실장 시에, 배선 기판으로부터 상기 반도체 소자에서의 Low-K 재료로 구성되는 층간 절연막을 통하여 적층(積層)되어 있는 배선층에 작용하는 응력을 완화시켜, 층간 박리(剝離)의 발생을 억제할 수 있는 반도체 소자의 실장 방법을 제공하는 것을 과제로 한다.
반도체 소자(10)를 외부 접속용 돌기 전극(9)을 통하여 배선 기판(20)에 실장하는 방법은 상기 반도체 소자(10)의 상기 외부 접속용 돌기 전극(9)과 상기 배선 기판(20)을 접속하기 위해 리플로(reflow) 가열 처리를 실시한 후에, 접속된 상기 반도체 소자(10) 및 상기 배선 기판(20)을 약 0.5℃/초 이하의 냉각 속도로 냉각시키는 것을 특징으로 한다.
반도체 소자, 리플로 가열, 배선 기판, 외부 접속용 돌기 전극

Description

반도체 소자의 실장 방법 및 반도체 장치의 제조 방법{MOUNTING METHOD OF SEMICONDUCTOR ELEMENT AND MANUFACTURING METHOD OF SEMICONDUCTOR DEVICE}
도 1은 반도체 소자의 구조를 나타내는 단면도.
도 2는 도 1에 있어서 점선으로 둘러싸인 개소의 확대도.
도 3은 도 1에 나타낸 반도체 소자를 배선 기판에 플립칩(flip chip) 실장(實裝)한 상태를 나타내는 도면.
도 4는 도 3에 나타낸 반도체 장치의 리플로(reflow) 가열 공정 및 리플로 가열 공정 후의 냉각 공정(냉각 속도는 약 0.7℃/초)에서의 반도체 장치의 온도 변화를 나타내는 그래프.
도 5는 도 3에 나타낸 반도체 장치의 리플로 가열 공정 및 리플로 가열 공정 후의 냉각 공정(냉각 속도는 약 0.5℃/초)에서의 반도체 장치의 온도 변화를 나타내는 그래프.
도 6은 도 3에 나타낸 반도체 장치의 리플로 가열 공정 및 리플로 가열 공정 후의 냉각 공정(냉각 속도는 약 0.3℃/초)에서의 반도체 장치의 온도 변화를 나타내는 그래프.
도 7은 도 3에 나타낸 반도체 장치의 리플로 가열 공정 및 리플로 가열 공정 후의 냉각 공정(제 1 스텝 냉각)에서의 반도체 장치의 온도 변화를 나타내는 그래 프.
도 8은 도 3에 나타낸 반도체 장치의 리플로 가열 공정 및 리플로 가열 공정 후의 냉각 공정(제 2 스텝 냉각)에서의 반도체 장치의 온도 변화를 나타내는 그래프.
도면의 주요 부분에 대한 부호의 설명
3 : 다층 배선층 4 : 배선층
5 : 층간 절연막 9 : 외부 접속용 돌기 전극
10 : 반도체 소자 20 : 배선 기판
본 발명은 반도체 소자의 실장(實裝) 방법 및 반도체 장치의 제조 방법에 관한 것으로서, 보다 구체적으로는, 납(Pb)을 함유하지 않는 외부 접속용 돌기 전극을 통하여 반도체 소자를 배선 기판에 실장하는 방법에 관한 것이다.
종래부터, 납(Pb)을 함유하지 않는 소위 무연 땜납 범프(lead-free solder bump)라고 하는 외부 접속용 돌기 전극을 통하여, 반도체 소자를 배선 기판에 페이스 다운(face-down)으로 플립칩 실장하여 이루어지는 반도체 장치가 알려져 있다.
이러한 반도체 장치에 적용되는 반도체 소자의 단면을 도 1에 나타내고, 또한, 상기 도 1에서 점선으로 둘러싸인 부분을 확대하여 도 2에 나타낸다.
도 1 및 도 2를 참조하면, 반도체 소자에서는 실리콘(Si)으로 이루어지는 반 도체 기판(1)에 소위 웨이퍼 프로세스가 적용되어, 그 한쪽 주면(主面)에 트랜지스터 등의 능동 소자 및 용량 소자 등의 수동 소자가 형성되고(도시 생략), 또한 상기 반도체 기판(1)의 한쪽 주면(主面) 상에, 산화실리콘(SiO2)층(2) 등의 절연층을 통하여 다층 배선층(3)이 배열 설치되어 있다.
이러한 다층 배선층(3)은 도 2에 나타낸 바와 같이, 알루미늄(Al) 또는 구리(Cu) 등으로 이루어지는 배선층(4)이 층간 절연막(5)을 통하여 복수층 적층(積層)되어 형성되어 있다. 그리고 층간 접속부를 통하여 상하 배선층(4)간이 적절히 접속되어 있다.
상기 층간 절연막(5)을 구성하는 재료로서는 예를 들어 유기 수지, 탄소를 첨가한 산화실리콘(SiOC), 또는 불소가 도핑된 실리콘 유리(FSG: Fluorine doped Silicon Glass) 등의 유전율(誘電率)이 낮은 재료(소위 Low-K 재료)가 이용되어, 배선간에 형성되는 전기 용량을 저감시키고, 전기 신호 전달의 고속화가 도모된다.
반도체 기판(1)에 형성된 능동 소자, 수동 소자 등의 기능 소자는 상기 다층 배선층(3)을 통하여 서로 접속되고, 원하는 기능을 갖는 전자 회로가 형성된다.
상기 다층 배선층(3)의 상부에는 알루미늄(Al)으로 이루어지는 전극 패드(11)가 복수 개 선택적으로 배열 설치되고, 다층 배선층(3)을 구성하는 배선(4)과 적절히 접속되어 있다.
또한, 상기 다층 배선층(3) 상에는 상기 전극 패드(11)의 중앙부를 표출시키도록 선택적으로 개구(開口)를 갖고, 예를 들어 산화실리콘(SiO2) 또는 질화실리 콘(SiN) 등의 무기 절연 재료로 이루어지는 패시베이션층(passivation layer)(6)이 선택적으로 배열 설치되어 있다.
또한, 반도체 소자 표면의 보호를 도모하기 위해, 상기 무기 절연층(6)의 상면 및 전극 패드(11) 상에서의 무기 절연층(6)의 단면을 덮어 유기 절연막(7)이 배열 설치되어 있다.
상기 유기 절연막(7)의 재료는 예를 들어 폴리이미드, 벤조시클로부텐, 페놀 수지 또는 폴리벤족사졸 등의 유기 절연성 재료로부터 선택된다.
전극 패드(11)의 상면으로서, 무기 절연층(6) 및 유기 절연막(7)이 설치되어 있지 않은 개소로부터 연직 방향으로, 예를 들어 티탄(Ti)/ 구리(Cu)로 이루어지는 범프 하지 금속(UBM: Under-Bump Metallization)(8)이 유기 절연막(7)의 상면보다도 약간 상방에 이르기까지, 상기 유기 절연막(7)의 단면을 덮어 배열 설치되어 있다.
범프 하지 금속(8)의 상면에는 거의 구(球) 형상의 외부 접속용 돌기 전극(9)이 배열 설치되어 있다. 상기 외부 접속용 돌기 전극(9)은 주석(Sn)-은(Ag) 또는 구리(Cu)를 포함하는 주석(Sn)-은(Ag) 등, 납(Pb)을 함유하지 않는 땜납으로 구성되어, 땜납 범프라고도 한다.
상술의 구조를 갖는 반도체 소자(10)를 배선 기판에 플립칩 실장한 상태를 도 3에 나타낸다.
도 3을 참조하면, 반도체 소자(10)는 배선 기판(20)에 대하여 페이스 다운으로 플립칩 방식으로 실장되어 있다.
배선 기판(20)은 유리 에폭시재, 폴리이미드 테이프 등으로 이루어지는 유기 빌드업 기판이다. 배선 기판(20)의 상면에는 전극 패드(21)가 복수 개 선택적으로 배열 설치되고, 상기 전극 패드(21)의 중앙부를 표출시키도록 선택적으로 개구를 갖는 땜납 레지스트(22)가 배열 설치되어 있다.
배선 기판(20) 상에 배열 설치된 전극 패드(21)에 대하여 반도체 소자(10)의 외부 접속용 돌기 전극(9)이 접속되어 있다. 또한, 반도체 소자(10)와 배선 기판(20) 사이에는 소위 언더필(underfill)재(23)가 배열 설치되어 있다. 배선 기판(20)의 하면에는 땜납으로 이루어지는 외부 접속용 돌기 전극(24)이 배열 설치되어 있다.
이러한 구조를 갖는 반도체 장치는 이하의 공정을 거쳐 완성된다.
즉, 반도체 소자(10)를 배선 기판(20)에 대하여 플립칩(페이스 다운) 방식으로 탑재한 후에, 리플로(reflow) 가열 처리에 의해 외부 접속용 돌기 전극(9)과 미리 배선 기판(20)의 전극 패드(21) 상에 설치되어 납(Pb)을 함유하지 않는 예비 땜납(땜납 프리코트(pre-coat)·도시 생략)을 용융시키고, 반도체 소자(10)의 외부 접속용 돌기 전극(9)과 배선 기판(20)을 접속한다.
그 후, 반도체 소자(10)와 배선 기판(20) 사이에 언더필재(23)를 충전하여 경화(硬化)시킨다.
마지막으로, 배선 기판(20)의 하면에 땜납볼(solder ball)을 탑재하고, 리플로 가열 공정 및 냉각 공정을 거쳐, 외부 접속용 돌기 전극(24)을 접속한다.
또한, 하지 금속 상의 주석(Sn) 도금 피막을 실온에서 산화 또는 수산화 처 리하여, 주석 도금 피막 표면에 산화물 또는 수산화물의 표면층을 형성하고, 주석 위스커의 성장을 억제하는 전자 부품이 제안되어 있다(예를 들어 특허문헌 1 참조).
또한, 비스무트(Bi)를 함유하는 무연 땜납을 이용하여 전자 부품과 회로 기판을 접속하는 전자 회로 기판의 제조 방법으로서, 땜납을 약 10 내지 20℃/초의 냉각 속도로 냉각하여 전자 부품과 상기 회로 기판을 접속하는 전자 회로 기판의 제조 방법이 제안되어 있다(예를 들어 특허문헌 2 참조).
또한, 반도체 칩이 플립칩 실장되는 배선 기판의 베이스 기판의 배선층 형성면에 형성된 배선층과 칩 장착면에 형성된 전극을 전기적으로 접속하는 관통 구멍이 상기 배선 기판에 설치되고, 상기 베이스 기판의 열팽창률이 반도체 칩과 동등 또는 배선층의 열팽창률 이하인 반도체 장치가 제안되어 있다(예를 들어 특허문헌 3 참조).
[특허문헌 1] 일본국 공개특허2006-111898호 공보
[특허문헌 2] 일본국 공개특허평11-354919호 공보
[특허문헌 3] 국제공개 제2004/047167호 팸플릿
상술한 바와 같이, 납(Pb)을 함유하지 않는 외부 접속용 돌기 전극(9)을 통하여, 반도체 소자(10)를 배선 기판(20)에 플립칩 실장하는 반도체 장치의 제조에서는, 리플로(reflow) 가열 공정에 의해, 외부 접속용 돌기 전극(9) 및 미리 배선 기판(20)의 전극 패드(21) 상에 설치되어 납(Pb)을 함유하지 않는 예비 땜납(땜납 프리코트·도시 생략)을 용융시키고, 반도체 소자(10)의 외부 접속용 돌기 전극(9)과 배선 기판(20)을 접속한 후, 냉각하여 고화(固化)시키고 있다.
상기 반도체 소자(10)에서의 실리콘 기판의 열팽창 계수는 약 3 내지 4ppm/℃이며, 한편, 유기 재료 기판으로 이루어지는 배선 기판(20)의 열팽창 계수는 약 10 내지 17ppm/℃으로서, 배선 기판(20)의 열팽창 계수는 반도체 소자(10)의 열팽창 계수보다도 크다.
또한, 외부 접속용 돌기 전극(9) 및 상기 예비 땜납은 납(Pb)을 함유하지 않는 땜납으로 구성되지만, 예를 들어 주석(Sn)-은(Ag)으로 이루어지는 땜납, 또는 주석(Sn)-은(Ag)-구리(Cu)로 이루어지는 땜납으로 구성되는 경우, 상기 땜납의 융점(融點)은 217 내지 220℃이다.
따라서, 상기 땜납이 융점 이상의 온도, 예를 들어 250℃로 가열되고 있는 상태에서는 상기 땜납은 용융되고 있기 때문에, 상기 땜납은 반도체 소자(10) 또는 배선 기판(20)의 열팽창에 따르는 변형에 추종(追從)할 수 있다.
리플로 가열 공정에서는 반도체 소자(10)가 탑재된 배선 기판(20)은, 각각 히터가 설치되고 직렬 형상으로 배열 설치된 복수 개의 가열 영역(블록)을 구비하는 리플로 처리 장치 내를 이동하여 처리되지만, 그 때, 리플로 장치 내의 가열 영역마다 히터의 온도가 제어되어, 가열 처리 및 강온(降溫)·냉각 처리가 이루어진다.
도 4는 이러한 리플로 처리 장치에서 실시되는, 반도체 소자(10)의 외부 접속용 돌기 전극(9)과 배선 기판(20)의 접속을 위한 리플로 가열 공정 및 상기 리플 로 가열 공정 후의 강온·냉각 공정을 나타낸다. 횡축은 시간(초)을, 종축은 온도(℃)를 나타낸다.
즉, 리플로 가열 공정에서는 150℃ 정도로 가열된 상태에서 소정 시간 유지하고, 플럭스(flux)를 활성화시켜 외부 접속용 돌기 전극(9) 및 예비 땜납(땜납 프리코트)의 표면에서의 산화막을 제거한 후, 땜납의 융점 이상의 온도, 예를 들어 250℃까지 승온·가열시킨다.
땜납의 용융 후, 가열을 정지 또는 가열 온도를 저하시켜, 상기 땜납의 융점(217 내지 220℃) 이하의 온도로 하여 땜납을 고화시킨다. 상기 땜납이 고화된 후, 땜납의 융점으로부터 상온 근방의 온도까지 점차 냉각(서랭(徐冷))된다.
제조 공정의 효율화를 위해, 종래 기술에서는 이러한 냉각 시의 속도로서 0.7℃/초 정도가 적용되었다. 상술한 바와 같이, 납(Pb)을 함유하지 않는 땜납은 납(Pb)을 함유하는 땜납에 비하여 그 융점이 높다. 따라서, 상온 근방의 온도까지 효율적으로 냉각시키기 위해, 0.7℃/초 정도라는 냉각 조건이 선택되었다.
그런데, 0.7℃/초 정도의 냉각 속도로 반도체 장치가 냉각되면, 반도체 소자(10)의 열팽창 계수와 배선 기판(20)의 열팽창 계수의 차(差)에 의거하여, 뒤틀림 응력이 현저하게 발생한다. 즉, 배선 기판(20)의 열팽창 계수가 반도체 소자(10)의 열팽창 계수보다도 크기 때문에, 이러한 상기 냉각 처리 시에, 온도 변화에 의한 신축이 큰 배선 기판(20)으로부터 반도체 소자(10)에 대하여 응력이 작용한다.
이러한 상태는 땜납(외부 접속용 돌기 전극(9) 및 예비 땜납)이 고화된 상태 에서 발생하기 때문에, 배선 기판(20)으로부터 반도체 소자(10)에 작용하는 응력을 상기 땜납에 의해 흡수할 수 없다. 따라서, 배선 기판(20)으로부터 반도체 소자(10)에 작용하는 응력은 다층 배선층(3)에서의 소위 Low-K 재료로 구성되는 층간 절연막(5) 부분에 작용해버린다.
그 결과, 상기 층간 절연막(5)을 통하여 적층되어 있는 배선층(4)의 층간 박리가 발생하고, 반도체 장치에 전기적 불량이 발생해버린다.
본 발명은 납(Pb)을 함유하지 않는 외부 접속용 돌기 전극을 통하여 반도체 소자를 배선 기판에 실장할 때에, 배선 기판으로부터 반도체 소자의 Low-K 재료로 구성되는 층간 절연막을 포함하는 다층 배선부에 작용하는 응력을 완화시켜, 층간 박리의 발생을 방지할 수 있는 반도체 소자의 실장 방법 및 반도체 장치의 제조 방법을 제공하는 것을 목적으로 한다.
본 발명의 한 관점에 의하면, 반도체 소자를 납(Pb)을 함유하지 않는 외부 접속용 돌기 전극을 통하여 배선 기판에 실장(實裝)하는 방법으로서, 상기 반도체 소자의 외부 접속용 돌기 전극과 상기 배선 기판을 접속하는 리플로(reflow) 가열 처리를 실시한 후에, 접속된 상기 반도체 소자 및 상기 배선 기판을 0.5℃/초 이하의 냉각 속도로 냉각시키는 것을 특징으로 하는 반도체 소자의 실장 방법이 제공된다.
본 발명의 다른 관점에 의하면, 반도체 소자를 외부 접속용 돌기 전극을 통하여 배선 기판에 실장하는 방법으로서, 상기 반도체 소자의 상기 외부 접속용 돌 기 전극과 상기 배선 기판을 접속하기 위해 리플로 가열 처리를 실시한 후에, 접속된 상기 반도체 소자 및 상기 배선 기판을 냉각하여 온도를 강하시켜서, 소정 온도에 달하면, 일정 시간, 상기 소정 온도를 유지하고, 상기 일정 시간 경과 후에, 상기 반도체 소자 및 상기 배선 기판을 다시 냉각하여 온도를 강하시킨다는 스텝 냉각이 실시되는 것을 특징으로 하는 반도체 소자의 실장 방법이 제공된다.
상기 스텝 냉각을 1회 이상 실시할 수도 있다. 상기 소정 온도는 80℃ 이상 150℃ 이하의 범위의 온도일 수도 있다. 상기 일정 시간은 120초 이상일 수도 있다.
본 발명의 또 다른 관점에 의하면, 반도체 소자의 납(Pb)을 함유하지 않는 외부 접속용 돌기 전극과 배선 기판을 접속하는 리플로 가열 처리를 실시한 후에, 접속된 상기 반도체 소자 및 상기 배선 기판을 0.5℃/초 이하의 냉각 속도로 냉각시키는 것을 특징으로 하는 반도체 장치의 제조 방법이 제공된다.
본 발명의 또 다른 관점에 의하면, 반도체 소자의 외부 접속용 돌기 전극과 배선 기판을 접속하기 위해 리플로 가열 처리를 실시한 후에, 접속된 상기 반도체 소자 및 상기 배선 기판을 냉각하여 온도를 강하시켜서, 소정 온도에 달하면, 일정 시간, 상기 소정 온도를 유지하고, 상기 일정 시간 경과 후에, 상기 반도체 소자 및 상기 배선 기판을 다시 냉각하여 온도를 강하시킨다는 스텝 냉각이 실시되는 것을 특징으로 하는 반도체 장치의 제조 방법이 제공된다.
본 발명의 실시예에 대해서, 도 5 내지 도 8을 참조하여 설명한다.
본 발명의 실시예는 도 1 내지 도 3을 참조하여 설명한, 납(Pb)을 함유하지 않는 소위 무연 땜납으로 이루어지는 외부 접속용 돌기 전극(9)을 통하여 배선 기판(20)에 반도체 소자(10)를 플립칩(페이스 다운) 방식으로 실장하는 방법에서 특히, 반도체 소자(10)를 배선 기판(20)에 대하여 플립칩 방식으로 탑재한 후에, 반도체 소자(10)의 외부 접속용 돌기 전극(9)과 배선 기판(20)을 접속하기 위한 리플로 가열 공정 및 그 후의 냉각 공정에 관한 것이다.
더 구체적으로는, 리플로 가열 공정에 의해, 외부 접속용 돌기 전극(9) 및 미리 배선 기판(20)의 전극 패드(21) 상에 설치되어 납(Pb)을 함유하지 않는 예비 땜납(땜납 프리코트·도시 생략)을 용융시켜 양자를 접속한 후, 상기 땜납을 냉각 고화(固化)시키고 또한 반도체 장치를 상온 근방의 온도까지 냉각시킬 때에, 냉각 방법으로서 후술하는 제 1 실시예 또는 제 2 실시예를 적용한다.
이러한 수단에 의해, 리플로 가열 공정 후, 냉각 처리에 의해 땜납이 고화되고, 또한 반도체 장치가 상온 근방의 온도까지 냉각되어도, 반도체 소자(10)의 열팽창 계수와 배선 기판(20)의 열팽창 계수의 차에 의거하여 발생하는 응력 즉, 배선 기판(20)으로부터 반도체 소자(10)에서의 다층 배선층(3) 부분 등에 작용하는 응력의 발생을 억제하고, 상기 다층 배선층(3) 부분에서의 층간 박리(剝離) 등의 발생을 방지한다.
또한, 반도체 소자(10) 및 배선 기판(20)의 구조에 대해서는, 도 1 내지 도 3을 참조하여 행한 설명이 적용 가능하기 때문에, 이하에서는 생략한다.
본 발명의 발명자는 상기 냉각 속도를 서랭화(徐冷化) 즉, 냉각 속도를 저하시킴으로써(소정 냉각 온도에 달하는 시간을 지연시킴), 이러한 문제를 해소할 수 있는 것을 찾아냈다.
[제 1 실시예]
본 실시예에서는 점차 냉각(서랭) 속도를 종래(약 0.7℃/초)보다도 느린 약 0.5℃/초로 설정하여 냉각을 행한다.
도 5는 리플로 처리 장치에서 실시되는, 반도체 소자(10)의 외부 접속용 돌기 전극(9)과 배선 기판(20)의 접속을 위한 리플로 가열 공정 및 상기 리플로 가열 공정 후의 강온(降溫)·냉각 공정을 나타낸다. 횡축은 시간(초)을, 종축은 온도(℃)를 나타낸다.
즉, 리플로 가열 공정에서는 150℃ 정도로 가열된 상태에서 소정 시간 유지하고, 플럭스를 활성화시켜 외부 접속용 돌기 전극(9) 및 예비 땜납(땜납 프리코트)의 표면에서의 산화막을 제거한 후, 땜납의 융점(融點) 이상의 온도, 예를 들어 250℃까지 승온·가열시킨다.
리플로 가열 공정 개시 후 약 240초가 경과하면, 250℃에 달한다. 이 때, 상기 땜납은 용융되고 있다. 땜납의 용융 후, 가열을 정지 또는 가열 온도를 저하시켜, 상기 땜납의 융점(217 내지 220℃) 이하의 온도로 하여, 땜납을 고화시킨다. 상기 땜납이 고화된 후, 땜납의 융점으로부터 상온 근방의 온도까지 점차 냉각(서랭)된다.
본 실시예에서는 이러한 냉각 시의 속도로서 0.5℃/초를 적용하였다.
이 결과, 도 5에 나타낸 바와 같이, 리플로 가열 공정 개시 후 약 650초가 경과한 시점에서, 약 50℃로 냉각된다.
온도가 50℃ 정도에 달한 후, 배선 기판(20)에 접속된 반도체 소자(10)를 리플로 처리 장치의 외부로 반출하여 자연 냉각시킨다.
그 후, 반도체 소자(10)와 배선 기판(20) 사이에 언더필재(23)를 충전하여 경화(硬化)시키고, 또한 배선 기판(20)의 하면에 땜납볼을 배열 설치하고, 리플로 가열 공정 및 냉각 공정을 거쳐 외부 접속용 돌기 전극(24)을 형성한다.
[제 2 실시예]
본 실시예에서는 점차 냉각(서랭) 속도를 종래(약 0.7℃/초)보다도 느린 약 0.3℃/초로 설정하여 냉각을 행한다.
도 6은 리플로 처리 장치에서 실시되는, 반도체 소자(10)의 외부 접속용 돌기 전극(9)과 배선 기판(20)의 접속을 위한 리플로 가열 공정 및 상기 리플로 가열 공정 후의 강온·냉각 공정을 나타낸다. 횡축은 시간(초)을, 종축은 온도(℃)를 나타낸다.
즉, 리플로 가열 공정에서는 150℃ 정도로 가열된 상태에서 소정 시간 유지하고, 플럭스를 활성화시켜 외부 접속용 돌기 전극(9) 및 예비 땜납(땜납 프리코트)의 표면에서의 산화막을 제거한 후, 땜납의 융점 이상의 온도, 예를 들어 250℃까지 승온·가열시킨다.
리플로 가열 공정 개시 후 약 240초가 경과하면, 250℃에 달한다. 이 때, 상기 땜납은 용융되고 있다. 땜납의 용융 후, 가열을 정지 또는 가열 온도를 저하시켜, 상기 땜납의 융점(217 내지 220℃) 이하의 온도로 하여 땜납을 고화시킨다.
상기 땜납이 고화된 후, 땜납의 융점으로부터 상온 근방의 온도까지 점차 냉 각(서랭)된다.
본 실시예에서는 이러한 냉각 시의 속도로서 0.3℃/초를 적용하였다.
이 결과, 도 6에 나타낸 바와 같이, 리플로 가열 공정 개시 후 약 880초가 경과한 시점에서, 약 50℃로 냉각된다.
온도가 50℃ 정도에 달한 후, 배선 기판(20)에 접속된 반도체 소자(10)를 리플로 처리 장치의 외부로 반출하여 자연 냉각시킨다.
그 후, 반도체 소자(10)와 배선 기판(20) 사이에 언더필재(23)를 충전하여 경화시키고, 또한 배선 기판(20)의 하면에 땜납볼을 배열 설치하고, 리플로 가열 공정 및 냉각 공정을 거쳐 외부 접속용 돌기 전극(24)을 형성한다.
발명자는 이들 두 가지 실시예에 따라 제조된 반도체 장치에 대해서, 반도체 소자(10)의 다층 배선층(3)을 확인한 바, Low-K 재료로 구성되는 층간 절연막(5)을 통하여 적층(積層)되어 있는 배선층(4)에서 층간 박리 등의 파괴는 발생하고 있지 않음을 확인하였다.
발명자는 또한 JEDEC(Joint Electron Device Engineering Council)-Level 3에 규정되어 있는 조건하에서의 흡습(吸濕), 3회의 리플로 시험 및 환경 시험으로서 1000 사이클의 온도 충격 시험을 행하고, Low-K 재료로 구성되는 층간 절연막(5)을 통하여 적층되어 있는 배선층(4)에 응력이 작용하여 발생하는 층간 박리 등의 파괴가 발생하고 있지 않음을 확인하였다.
이와 같이, 냉각 속도를 종래(0.7℃/초)보다도 느린 0.5℃/초 또는 0.3℃/초로 설정함으로써, 냉각에 따르는 반도체 소자(10) 및 배선 기판(20)의 수축·변형 에 대하여, 배선 기판(20)으로부터 반도체 소자(10)에 작용하는 상기 응력의 발생을 억제할 수 있다.
따라서, 배선 기판(20)으로부터 반도체 소자(10)의 Low-K 재료로 구성되는 층간 절연막(5)을 통하여 적층되어 있는 배선층(4)에 작용하는 응력은 완화되어, 층간 박리 등의 파괴의 발생을 방지할 수 있다.
[제 3 실시예]
상기 두 가지 실시예에서는 리플로 가열 공정 후의 냉각 공정에서, 냉각 속도를 보다 느리게 함으로써, 배선 기판(20)으로부터 반도체 소자(10)의 다층 배선층(3) 내의 강도가 약하고 취약한 소위 Low-K 재료로 구성되는 층간 절연막(5)에 응력이 작용하여 층간 박리 등이 발생하는 것을 방지하고 있다.
그러나, 이러한 실시예에서는 냉각 속도를 보다 느리게 하면, 냉각에 필요로 하는 시간이 길어져, 반도체 장치의 제조 비용이 상승해버리는 한 원인이 된다.
그래서, 본 실시예에서는 냉각 속도를 단계적(스텝 형상)으로 바꿈으로써, 급격한 온도 변화를 초래하지 않고, 또한 냉각 처리에 필요로 하는 시간의 단축화를 도모한다. 급격한 온도 변화를 발생시키지 않음으로써, 반도체 소자(10)의 Low-K 재료로 구성되는 층간 절연막(5)을 통하여 적층되어 있는 배선층(4)에 작용하는 응력은 완화되어, 층간 박리·파괴의 발생을 억제하는 동시에, 냉각 시간의 장시간화를 억제한다.
구체적으로는, 리플로 가열 공정 후의 냉각 공정 중에 일정 시간, 소정 온도를 유지하고, 그 후 다시 온도를 강하시킨다. 냉각 공정에서 이것을 적어도 1회 행하고, 50℃ 정도까지 냉각시킨다.
도 7은 본 실시예에서 리플로 처리 장치에서 실시되는, 반도체 소자(10)의 외부 접속용 돌기 전극(9)과 배선 기판(20)의 접속을 위한 리플로 가열 공정 및 상기 리플로 가열 공정 후의 강온·냉각 공정을 나타낸다. 횡축은 시간(초)을, 종축은 온도(℃)를 나타낸다.
즉, 리플로 가열 공정에서는 150℃ 정도로 가열된 상태에서 소정 시간 유지하고, 플럭스를 활성화시켜 외부 접속용 돌기 전극(9) 및 예비 땜납(땜납 프리코트)의 표면에서의 산화막을 제거한 후, 땜납의 융점 이상의 온도, 예를 들어 250℃까지 승온·가열시킨다.
리플로 가열 공정 개시 후 약 240초가 경과하면, 250℃에 달한다. 이 때, 상기 땜납은 용융되고 있다. 땜납의 용융 후, 가열을 정지 또는 가열 온도를 저하시켜, 상기 땜납의 융점(217 내지 220℃) 이하의 온도로 하여 땜납을 고화시킨다.
상기 땜납이 고화된 후, 땜납의 융점으로부터 상온 근방의 온도까지 점차 냉각(서랭)된다.
본 실시예에서는 당초의 냉각 속도를 약 0.7℃/초로 설정하여 냉각을 행하고, 리플로 가열 공정 개시 후 약 410초가 경과하여 온도가 약 150℃가 된 시점에서 약 300초간 상기 온도 약 150℃를 유지한다.
그 후, 다시 냉각 속도를 약 0.7℃/초로 설정하여, 50℃ 정도가 될 때까지 냉각시킨다.
이 결과, 도 7에 나타낸 바와 같이, 리플로 가열 공정 개시 후 약 810초가 경과한 시점에서 약 50℃로 냉각된다.
온도가 50℃ 정도에 달한 후, 배선 기판(20)에 접속된 반도체 소자(10)를 리플로 처리 장치의 외부로 반출하여 자연 냉각시킨다.
그 후, 반도체 소자(10)와 배선 기판(20) 사이에 언더필재(23)를 충전하여 경화시키고, 또한 배선 기판(20)의 하면에 땜납볼을 배열 설치하고, 리플로 가열 공정 및 냉각 공정을 거쳐 외부 접속용 돌기 전극(24)을 형성한다.
[제 4 실시예]
상기 제 3 실시예와 동일하게, 리플로 가열 공정 후의 냉각 공정 중에 일정 시간, 소정 온도를 유지하고, 그 후 다시 온도를 강하시킨다. 냉각 공정에서 이것을 적어도 1회 행하고, 50℃ 정도로 냉각시킨다.
도 8은 본 실시예에서 리플로 처리 장치에서 실시되는, 반도체 소자(10)의 외부 접속용 돌기 전극(9)과 배선 기판(20)의 접속을 위한 리플로 가열 공정 및 상기 리플로 가열 공정 후의 강온·냉각 공정을 나타낸다. 횡축은 시간(초)을, 종축은 온도(℃)를 나타낸다.
즉, 리플로 가열 공정에서는 150℃ 정도로 가열된 상태에서 소정 시간 유지하고, 플럭스를 활성화시켜 외부 접속용 돌기 전극(9) 및 예비 땜납(땜납 프리코트)의 표면에서의 산화막을 제거한 후, 땜납의 융점 이상의 온도, 예를 들어 250℃까지 승온·가열시킨다.
리플로 가열 공정 개시 후 약 240초가 경과하면, 250℃에 달한다. 이 때, 상기 땜납은 용융되고 있다. 땜납의 용융 후, 가열을 정지 또는 가열 온도를 저하 시켜, 상기 땜납의 융점(217 내지 220℃) 이하의 온도로 하여 땜납을 고화시킨다.
상기 땜납이 고화된 후, 땜납의 융점으로부터 상온 근방의 온도까지 점차 냉각(서랭)된다.
본 실시예에서는 당초의 냉각 속도를 약 0.7℃/초로 설정하여 냉각을 행하고, 리플로 가열 공정 개시 후 약 460초가 경과하여 온도가 약 120℃가 된 시점에서 약 300초간 상기 온도 120℃를 유지한다.
그 후 다시, 냉각 속도를 약 0.7℃/초로 설정하고, 약 50℃가 될 때까지 냉각시킨다.
이 결과, 도 8에 나타낸 바와 같이, 리플로 가열 공정 개시 후 약 860초가 경과한 시점에서, 약 50℃로 냉각된다.
온도가 50℃ 정도에 달한 후, 배선 기판(20)에 접속된 반도체 소자(10)를 리플로 처리 장치의 외부로 반출하여 자연 냉각시킨다.
그 후, 반도체 소자(10)와 배선 기판(20) 사이에 언더필재(23)를 충전하여 경화시키고, 또한 배선 기판(20)의 하면에 땜납볼을 배열 설치하고, 리플로 가열 공정 및 냉각 공정을 거쳐 외부 접속용 돌기 전극(24)을 형성한다.
이러한 도 7 및 도 8에 나타낸 실시예에서는 소정 온도(도 7에 나타낸 예에서는 150℃, 도 8에 나타낸 예에서는 120℃) 유지는 리플로 장치 내에서 행해지고 있지만, 본 발명은 이러한 예에 한정되지 않는다.
예를 들어 이러한 유지되는 온도로 된 시점에서, 반도체 소자(10) 및 배선 기판(20)을 리플로 처리 장치로부터 항온조(恒溫槽)로 이동시켜, 상기 항온조에서 유지 온도로 유지되는 형태일 수도 있다.
또한, 이 경우도 일정 시간 유지한 후에 냉각하여, 온도가 약 50℃에 달한 후에는, 배선 기판(20)에 접속된 반도체 소자(10)를 항온조의 외부로 반출하여 자연 냉각시킨다.
발명자는 외부 접속용 돌기 전극(24)을 접속한 후에, 반도체 소자(10)의 다층 배선층(3)을 확인한 바, Low-K 재료로 구성되는 층간 절연막(5)을 통하여 적층되어 있는 배선층(4)에 응력이 작용하여 발생하는 층간 박리·파괴는 발생하고 있지 않음을 확인하였다.
또한, 본 발명의 발명자는 JEDEC(Joint Electron Device Engineering Council)-Level 3에 규정되어 있는 조건하에서의 흡습, 3회의 리플로 시험 및 환경 시험으로서 1000 사이클의 온도 충격 시험을 행하여 확인한 바, Low-K 재료로 구성되는 층간 절연막(5)을 통하여 적층되어 있는 배선층(4)에 응력이 작용하여 발생하는 층간 박리·파괴는 발생하고 있지 않음을 확인하였다.
일반적으로, 응력의 작용에 의해 일정한 뒤틀림이 부여되고, 이 뒤틀림을 유지하고 있는 경우, 크리프 현상에 의해 상기 응력은 완화된다.
본 예는 이러한 크리프 현상을 고려하여, 리플로 가열 공정 후의 냉각 공정 중에 일정 시간, 소정 온도를 유지하여 응력을 완화시키고, 그 후 다시, 온도를 강하시킨다는 것과 같이 냉각 속도를 스텝 형상으로 바꾸고 있다.
따라서, 냉각에 따르는 반도체 소자(10) 및 배선 기판(20)의 수축 변형에 상기 땜납은 추종할 수 있고, 배선 기판(20)으로부터 반도체 소자(10)에 작용하는 상 기 응력을 흡수할 수 있다. 따라서, 배선 기판(20)으로부터 반도체 소자(10)의 Low-K 재료로 구성되는 층간 절연막(5)을 통하여 적층되어 있는 배선층(4)에 작용하는 응력은 완화되어, 층간 박리·파괴의 발생을 억제할 수 있다.
또한, 제 1 또는 제 2 실시예에서는 냉각 속도를 느리게 함으로써, 냉각 시간이 길어져, 제조 비용이 상승해버릴 우려가 있지만, 제 3 실시예에서는 냉각 속도를 느리게 할 필요는 없기 때문에, 처리 시간의 단축화를 도모할 수 있다.
또한, 유지되는 온도로서, 80℃ 내지 150℃ 범위의 소정 온도를 설정하는 것이 바람직하다.
발명자는 유지되는 온도가 80℃보다도 낮을 경우에는 유지되는 시점에서 이미 층간 절연막(5)을 통하여 적층되어 있는 배선층(4)에 응력이 작용하여, 층간 박리가 발생하고 있는 것을 확인하였다.
또한, 유지되는 온도가 150℃보다도 높을 경우에는 가령, 온도가 150℃보다도 높은 온도 시의 층간 박리를 막을 수 있어도, 냉각에 의해 다시 땜납이 변형되고, 배선 기판(20)으로부터 반도체 소자(10)에 작용하는 상기 응력을 흡수할 수 없기 때문에, 층간 박리를 막을 수는 없다. 따라서, 결과적으로, 150℃ 이하의 온도에서 냉각 속도를 스텝 형상으로 바꾸는 것이 필요하게 되어버린다.
따라서, 유지되는 온도로서, 예를 들어 80℃ 내지 150℃ 범위의 소정 온도를 설정하는 것이 바람직하다.
또한, 소정 온도로 유지되는 시간은 상기 온도에 관계없이, 120초 이상인 것이 바람직하다.
소정 온도로 유지되는 시간이 120초보다도 짧으면, 상기 크리프 현상에 의거하여 응력이 완화되기 전에, 냉각이 진행되어버려 땜납은 배선 기판(20)으로부터 반도체 소자(10)에 작용하는 상기 응력을 흡수할 수 없어, 층간 박리를 막을 수는 없다.
한편, 소정 온도로 유지되는 시간이 120초 이상이면, 배선 기판(20)으로부터 반도체 소자(10)에 작용하는 상기 응력을 충분히 완화시킬 수 있고, 냉각에 따르는 반도체 소자(10) 및 배선 기판(20)의 수축 변형에 상기 땜납은 추종하여, 배선 기판(20)으로부터 반도체 소자(10)에 작용하는 상기 응력을 흡수할 수 있다. 따라서, 배선 기판(20)으로부터 반도체 소자(10)의 Low-K 재료로 구성되는 층간 절연막(5)을 통하여 적층되어 있는 배선층(4)에 작용하는 응력은 완화되어, 층간 박리·파괴의 발생을 억제할 수 있다.
따라서, 층간 박리·파괴의 발생을 억제한다는 관점에서는 소정 온도로 유지되는 시간은 길면 길수록 좋지만, 상기 유지되는 시간이 지나치게 길면, 공정 시간이 길어져, 그 결과, 제조 비용이 상승해버릴 우려가 있다. 유지되는 시간의 상한(上限)은 공정 시간의 상한에 의거하여 적절히 설정된다.
또한, 스텝 수, 즉, 소정 온도를 일정 시간 유지하고, 그 후 다시 온도를 강하시키는 횟수는 본 예와 같이 1회에 한정되지 않고, 복수 회일 수도 있다. 또한, 층간 박리·파괴의 발생을 억제한다는 관점에서는 스텝 수는 많으면 많을수록 좋지만, 상기 스텝 수가 많으면, 전체적으로 공정 시간이 길어져, 그 결과, 제조 비용이 상승해버릴 우려가 있다. 따라서, 스텝 수의 상한은 공정 시간의 상한에 의거 하여 적절히 설정된다.
이와 같이, 제 3 실시예에 의하면, 냉각 속도를 스텝 형상으로 바꿈으로써, 제 1, 제 2 실시예와 동일하게, 배선 기판(20)으로부터 반도체 소자(10)의 Low-K 재료로 구성되는 층간 절연막(5)을 통하여 적층되어 있는 배선층(4)에 작용하는 응력을 완화시켜, 층간 박리·파괴의 발생을 억제할 수 있는 동시에, 공정 시간의 단축화를 도모할 수 있다.
이상 설명한 바와 같이, 본 발명에 의하면, 납(Pb)을 함유하지 않는 외부 접속용 돌기 전극을 통하여 배선 기판에 반도체 소자를 실장하는 방법으로서, 상기 실장 시에, 배선 기판으로부터 상기 반도체 장치의 Low-K 재료로 구성되는 층간 절연막을 통하여 적층되어 있는 배선층에 작용하는 응력을 완화시켜, 층간 박리의 발생을 억제할 수 있다.
또한, 본 발명에 의하면, 배선 기판으로서 저렴한 유기 빌드업 기판을 사용할 수 있기 때문에, 제조 비용의 비용 저감을 도모할 수 있다.
또한 본 발명에 의하면, 배선 기판에 반도체 소자를 실장할 때에 상술한 층간 박리가 발생하는 것을 억제할 목적으로 특수한 구조를 반도체 소자 및 배선 기판에 부여할 필요가 없으며, 또한 특별한 실장 장치를 이용할 필요도 없다. 따라서, 상기 실장 시에 반도체 소자에서 층간 박리가 발생해버리는 것을 용이하게 억제할 수 있다.
또한, 본 발명은 상술한 바와 같이, 특정 실시예에 한정되지 않으며, 특허 청구 범위에 기재된 본 발명의 요지의 범위 내에서 여러 가지 변형 및 변경이 가능 하다.
이상의 설명에 관하여, 또한 이하의 항을 개시한다.
(부기 1) 반도체 소자를 납(Pb)을 함유하지 않는 외부 접속용 돌기 전극을 통하여 배선 기판에 실장하는 방법으로서,
상기 반도체 소자의 외부 접속용 돌기 전극과 상기 배선 기판을 접속하는 리플로 가열 처리를 실시한 후에,
접속된 상기 반도체 소자 및 상기 배선 기판을 0.5℃/초 이하의 냉각 속도로 냉각시키는 것을 특징으로 하는 반도체 소자의 실장 방법.
(부기 2) 부기 1에 기재된 반도체 소자의 실장 방법으로서, 상기 냉각 속도는 0.3℃/초인 것을 특징으로 하는 반도체 소자의 실장 방법.
(부기 3) 부기 1 또는 2에 기재된 반도체 소자의 실장 방법으로서, 상기 외부 접속용 돌기 전극은 납을 함유하지 않는 땜납으로 구성되는 것을 특징으로 하는 반도체 소자의 실장 방법.
(부기 4) 부기 1 내지 3 중 어느 하나에 기재된 반도체 소자의 실장 방법으로서, 상기 배선 기판은 유기 재료로 이루어지는 것을 특징으로 하는 반도체 소자의 실장 방법.
(부기 5) 부기 4에 기재된 반도체 소자의 실장 방법으로서, 상기 반도체 장치는, 저유전율(低誘電率) 재료로 구성되는 층간 절연막을 통하여 배선층이 적층된 다층 배선 구조를 갖는 것을 특징으로 하는 반도체 소자의 실장 방법.
(부기 6) 반도체 소자를 외부 접속용 돌기 전극을 통하여 배선 기판에 실장 하는 방법으로서,
상기 반도체 소자의 상기 외부 접속용 돌기 전극과 상기 배선 기판을 접속하기 위해 리플로 가열 처리를 실시한 후에,
접속된 상기 반도체 소자 및 상기 배선 기판을 냉각하여 온도를 강하시켜서, 소정 온도에 달하면, 일정 시간, 상기 소정 온도를 유지하고, 상기 일정 시간 경과 후에, 상기 반도체 소자 및 상기 배선 기판을 다시 냉각하여 온도를 강하시킨다는 스텝 냉각이 실시되는 것을 특징으로 하는 반도체 소자의 실장 방법.
(부기 7) 부기 6에 기재된 반도체 소자의 실장 방법으로서, 상기 스텝 냉각을 1회 이상 실시하는 것을 특징으로 하는 반도체 소자의 실장 방법.
(부기 8) 부기 6 또는 7에 기재된 반도체 소자의 실장 방법으로서, 상기 소정 온도는 80℃ 이상 150℃ 이하 범위의 온도인 것을 특징으로 하는 반도체 소자의 실장 방법.
(부기 9) 부기 6 내지 8 중 어느 하나에 기재된 반도체 소자의 실장 방법으로서, 상기 일정 시간은 120초 이상인 것을 특징으로 하는 반도체 소자의 실장 방법.
(부기 10) 부기 9에 기재된 반도체 소자의 실장 방법으로서, 상기 일정 시간은 약 300초 이상인 것을 특징으로 하는 반도체 소자의 실장 방법.
(부기 11) 부기 6 내지 10 중 어느 하나에 기재된 반도체 소자의 실장 방법으로서, 상기 외부 접속용 돌기 전극은 납을 함유하지 않는 땜납으로 이루어지는 것을 특징으로 하는 반도체 소자의 실장 방법.
(부기 12) 부기 6 내지 11 중 어느 하나에 기재된 반도체 소자의 실장 방법으로서, 상기 배선 기판은 유기 재료로 이루어지는 것을 특징으로 하는 반도체 소자의 실장 방법.
(부기 13) 부기 12에 기재된 반도체 소자의 실장 방법으로서, 상기 반도체 소자는, 저유전율 재료로 구성되는 층간 절연막을 통하여 배선층이 적층된 다층 배선 구조를 갖는 것을 특징으로 하는 반도체 소자의 실장 방법.
(부기 14) 반도체 소자의 납(Pb)을 함유하지 않는 외부 접속용 돌기 전극과 배선 기판을 접속하는 리플로 가열 처리를 실시한 후에,
접속된 상기 반도체 소자 및 상기 배선 기판을 0.5℃/초 이하의 냉각 속도로 냉각시키는 것을 특징으로 하는 반도체 장치의 제조 방법.
(부기 15) 반도체 소자의 외부 접속용 돌기 전극과 배선 기판을 접속하기 위해 리플로 가열 처리를 실시한 후에, 접속된 상기 반도체 소자 및 상기 배선 기판을 냉각하여 온도를 강하시켜서,
소정 온도에 달하면, 일정 시간, 상기 소정 온도를 유지하고,
상기 일정 시간 경과 후에, 상기 반도체 소자 및 상기 배선 기판을 다시 냉각하여 온도를 강하시킨다는 스텝 냉각이 실시되는 것을 특징으로 하는 반도체 장치의 제조 방법.
본 발명에 의하면, 배선 기판 상에 납(Pb)을 함유하지 않는 외부 접속용 돌기 전극을 통하여 반도체 소자를 배선 기판에 실장하는 방법에서, 상기 실장 시에, 배선 기판으로부터 반도체 소자에서의 Low-K 재료로 구성되는 층간 절연막을 포함하는 다층 배선부에 작용하는 응력을 완화시켜, 층간 박리의 발생을 방지할 수 있고, 반도체 장치의 제조 수율을 높일 수 있다.

Claims (10)

  1. 반도체 소자를 납(Pb)을 함유하지 않는 외부 접속용 돌기 전극을 통하여 배선 기판에 실장하는 방법으로서,
    상기 반도체 소자의 외부 접속용 돌기 전극과 상기 배선 기판을 접속하는 리플로 가열 처리를 실시한 후에,
    접속된 상기 반도체 소자 및 상기 배선 기판을 0.5℃/초 이하의 냉각 속도로 냉각시키는 것을 특징으로 하는 반도체 소자의 실장 방법.
  2. 제 1 항에 있어서,
    상기 냉각 속도는 0.3℃/초인 것을 특징으로 하는 반도체 소자의 실장 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 외부 접속용 돌기 전극은 납을 함유하지 않는 땜납으로 구성되는 것을 특징으로 하는 반도체 소자의 실장 방법.
  4. 반도체 소자를 외부 접속용 돌기 전극을 통하여 배선 기판에 실장하는 방법으로서,
    상기 반도체 소자의 상기 외부 접속용 돌기 전극과 상기 배선 기판을 접속하기 위해 리플로 가열 처리를 실시한 후에,
    접속된 상기 반도체 소자 및 상기 배선 기판을 냉각하여 온도를 강하시켜서, 소정 온도에 달하면, 일정 시간, 상기 소정 온도를 유지하고, 상기 일정 시간 경과 후에, 상기 반도체 소자 및 상기 배선 기판을 다시 냉각하여 온도를 강하시킨다는 스텝 냉각이 실시되는 것을 특징으로 하는 반도체 소자의 실장 방법.
  5. 제 4 항에 있어서,
    상기 스텝 냉각을 1회 이상 실시하는 것을 특징으로 하는 반도체 소자의 실장 방법.
  6. 제 4 항 또는 제 5 항에 있어서,
    상기 소정 온도는 80℃ 이상 150℃ 이하 범위의 온도인 것을 특징으로 하는 반도체 소자의 실장 방법.
  7. 제 4 항 또는 제 5 항에 있어서,
    상기 일정 시간은 120초 이상인 것을 특징으로 하는 반도체 소자의 실장 방법.
  8. 제 4 항 또는 제 5 항에 있어서,
    상기 외부 접속용 돌기 전극은 납을 함유하지 않는 땜납으로 구성되는 것을 특징으로 하는 반도체 소자의 실장 방법.
  9. 반도체 소자의 납(Pb)을 함유하지 않는 외부 접속용 돌기 전극과 배선 기판을 접속하는 리플로 가열 처리를 실시한 후에,
    접속된 상기 반도체 소자 및 상기 배선 기판을 0.5℃/초 이하의 냉각 속도로 냉각시키는 것을 특징으로 하는 반도체 장치의 제조 방법.
  10. 반도체 소자의 외부 접속용 돌기 전극과 배선 기판을 접속하기 위해 리플로 가열 처리를 실시한 후에, 접속된 상기 반도체 소자 및 상기 배선 기판을 냉각하여 온도를 강하시켜서,
    소정 온도에 달하면, 일정 시간, 상기 소정 온도를 유지하고,
    상기 일정 시간 경과 후에, 상기 반도체 소자 및 상기 배선 기판을 다시 냉각하여 온도를 강하시킨다는 스텝 냉각이 실시되는 것을 특징으로 하는 반도체 장치의 제조 방법.
KR1020070012548A 2006-08-18 2007-02-07 반도체 소자의 실장 방법 및 반도체 장치의 제조 방법 KR100893559B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006223280A JP4946262B2 (ja) 2006-08-18 2006-08-18 半導体素子の実装方法及び半導体装置の製造方法
JPJP-P-2006-00223280 2006-08-18

Publications (2)

Publication Number Publication Date
KR20080016417A true KR20080016417A (ko) 2008-02-21
KR100893559B1 KR100893559B1 (ko) 2009-04-17

Family

ID=39095295

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070012548A KR100893559B1 (ko) 2006-08-18 2007-02-07 반도체 소자의 실장 방법 및 반도체 장치의 제조 방법

Country Status (5)

Country Link
US (1) US7879713B2 (ko)
JP (1) JP4946262B2 (ko)
KR (1) KR100893559B1 (ko)
CN (2) CN101127314B (ko)
TW (1) TWI331385B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010040599A (ja) * 2008-07-31 2010-02-18 Sanyo Electric Co Ltd 半導体モジュールおよび半導体装置
CN102439713B (zh) * 2009-04-08 2015-04-22 宜普电源转换公司 具有电隔离背表面的凸点自隔离的GaN晶体管芯片
US9010617B2 (en) 2011-01-10 2015-04-21 Taiwan Semiconductor Manufacturing Company, Ltd. Solder joint reflow process for reducing packaging failure rate
JP5853135B2 (ja) * 2012-03-15 2016-02-09 パナソニックＩｐマネジメント株式会社 電極接合方法および回路部材接合ライン
JP6197619B2 (ja) * 2013-12-09 2017-09-20 富士通株式会社 電子装置及び電子装置の製造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4922377A (en) * 1987-11-16 1990-05-01 Hitachi, Ltd. Module and a substrate for the module
JPH02229858A (ja) * 1988-11-12 1990-09-12 Kureha Chem Ind Co Ltd 電子部品封止用樹脂組成物および封止電子部品
JP2966972B2 (ja) * 1991-07-05 1999-10-25 株式会社日立製作所 半導体チップキャリアとそれを実装したモジュール及びそれを組み込んだ電子機器
JP3215008B2 (ja) * 1995-04-21 2001-10-02 株式会社日立製作所 電子回路の製造方法
JP2793528B2 (ja) * 1995-09-22 1998-09-03 インターナショナル・ビジネス・マシーンズ・コーポレイション ハンダ付け方法、ハンダ付け装置
JP3629345B2 (ja) * 1996-12-12 2005-03-16 新光電気工業株式会社 フリップチップ実装方法
US6039236A (en) * 1997-06-11 2000-03-21 Soltec B.V. Reflow soldering apparatus with improved cooling
JPH11195870A (ja) * 1998-01-06 1999-07-21 Hitachi Ltd 集積回路アセンブリの製造方法および接合装置
JP3414263B2 (ja) 1998-06-04 2003-06-09 株式会社日立製作所 電子回路基板の製造方法
US6672500B2 (en) * 1998-06-25 2004-01-06 International Business Machines Corporation Method for producing a reliable solder joint interconnection
JP4503740B2 (ja) 1999-10-14 2010-07-14 オリンパス株式会社 撮像装置
US6805974B2 (en) 2002-02-15 2004-10-19 International Business Machines Corporation Lead-free tin-silver-copper alloy solder composition
US7728439B2 (en) 2002-11-21 2010-06-01 Nec Corporation Semiconductor device, wiring substrate, and method for manufacturing wiring substrate
JP3971995B2 (ja) 2002-12-25 2007-09-05 日本電気株式会社 電子部品装置
JP2004273654A (ja) * 2003-03-07 2004-09-30 Kumamoto Technology & Industry Foundation 実装部品を表面実装する方法、および実装品を修理する方法
JP2004281491A (ja) 2003-03-13 2004-10-07 Toshiba Corp 半導体装置及びその製造方法
JP2005005494A (ja) * 2003-06-12 2005-01-06 Sony Corp チップ部品の実装方法及び実装基板
US6991967B2 (en) * 2004-02-23 2006-01-31 Asm Assembly Automation Ltd. Apparatus and method for die attachment
JP4525285B2 (ja) * 2004-10-12 2010-08-18 富士通株式会社 電子部品及びその製造方法
JP4396533B2 (ja) * 2005-01-24 2010-01-13 パナソニック株式会社 実装体の製造方法

Also Published As

Publication number Publication date
JP4946262B2 (ja) 2012-06-06
CN101562142A (zh) 2009-10-21
TW200812032A (en) 2008-03-01
CN101127314B (zh) 2012-08-15
CN101127314A (zh) 2008-02-20
TWI331385B (en) 2010-10-01
JP2008047764A (ja) 2008-02-28
US7879713B2 (en) 2011-02-01
US20080124834A1 (en) 2008-05-29
KR100893559B1 (ko) 2009-04-17
CN101562142B (zh) 2014-04-23

Similar Documents

Publication Publication Date Title
US8524595B2 (en) Semiconductor package structures
KR101764021B1 (ko) 반도체 구조체 및 그 제조 방법
KR101607790B1 (ko) 반도체 장치 제조 방법 및 반도체 장치
CN101755334B (zh) 半导体器件
US8169076B2 (en) Interconnect structures having lead-free solder bumps
US9583367B2 (en) Methods and apparatus for bump-on-trace chip packaging
JP2011222986A (ja) 半導体装置の製造方法
US20060043603A1 (en) Low temperature PB-free processing for semiconductor devices
KR100893559B1 (ko) 반도체 소자의 실장 방법 및 반도체 장치의 제조 방법
US20050266668A1 (en) Semiconductor device and method of manufacturing the same
JPWO2015198836A1 (ja) 半導体装置およびその製造方法
JP5016975B2 (ja) 半導体装置の製造方法
US6979600B2 (en) Apparatus and methods for an underfilled integrated circuit package
TWI502666B (zh) Electronic parts mounting body, electronic parts, substrate
US20130277828A1 (en) Methods and Apparatus for bump-on-trace Chip Packaging
JP5333572B2 (ja) 半導体素子の実装方法及び半導体装置の製造方法
JP4416876B2 (ja) 半導体チップ及び半導体チップの製造方法
KR101926713B1 (ko) 반도체 패키지 및 그 제조방법
US8501545B2 (en) Reduction of mechanical stress in metal stacks of sophisticated semiconductor devices during die-substrate soldering by an enhanced cool down regime
US20130221074A1 (en) Solder bump stretching method
JP5589734B2 (ja) 電子部品及びその製造方法
US9099315B2 (en) Mounting structure and mounting structure manufacturing method
JP2022105279A (ja) 方法および装置（基板へのチップの組立て）
JP2011258714A (ja) 半導体装置、電子機器、及び半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
N231 Notification of change of applicant
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130321

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140319

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160318

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170317

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee