KR20080006447A - 통신 장치, 직교 오차 보상의 설정치 계산 방법, 및 직교 오차 보상 프로그램이 기록된 컴퓨터 판독 가능 기록 매체 - Google Patents

통신 장치, 직교 오차 보상의 설정치 계산 방법, 및 직교 오차 보상 프로그램이 기록된 컴퓨터 판독 가능 기록 매체 Download PDF

Info

Publication number
KR20080006447A
KR20080006447A KR1020070043962A KR20070043962A KR20080006447A KR 20080006447 A KR20080006447 A KR 20080006447A KR 1020070043962 A KR1020070043962 A KR 1020070043962A KR 20070043962 A KR20070043962 A KR 20070043962A KR 20080006447 A KR20080006447 A KR 20080006447A
Authority
KR
South Korea
Prior art keywords
signal
orthogonal
phase
phase difference
compensator
Prior art date
Application number
KR1020070043962A
Other languages
English (en)
Other versions
KR100910603B1 (ko
Inventor
게이이치 야마구치
아츠시 야마오카
Original Assignee
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도시바 filed Critical 가부시끼가이샤 도시바
Publication of KR20080006447A publication Critical patent/KR20080006447A/ko
Application granted granted Critical
Publication of KR100910603B1 publication Critical patent/KR100910603B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/36—Modulator circuits; Transmitter circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/36—Modulator circuits; Transmitter circuits
    • H04L27/362—Modulation using more than one carrier, e.g. with quadrature carriers, separately amplitude modulated
    • H04L27/364—Arrangements for overcoming imperfections in the modulator, e.g. quadrature error or unbalanced I and Q levels
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/38—Demodulator circuits; Receiver circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/38—Demodulator circuits; Receiver circuits
    • H04L27/3845—Demodulator circuits; Receiver circuits using non - coherent demodulation, i.e. not using a phase synchronous carrier
    • H04L27/3854—Demodulator circuits; Receiver circuits using non - coherent demodulation, i.e. not using a phase synchronous carrier using a non - coherent carrier, including systems with baseband correction for phase or frequency offset
    • H04L27/3863—Compensation for quadrature error in the received signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0016—Stabilisation of local oscillators
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0018—Arrangements at the transmitter end
    • H04L2027/0022—Arrangements at the transmitter end using the carrier of the associated receiver of a transceiver

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Transceivers (AREA)

Abstract

본 발명의 통신 장치는, 국부 신호 발생기, 직교 변조기, 직교 복조기, 및 2개의 직교 오차 보상기를 포함한다. 국부 신호 발생기는 제1 국부 신호와 제2 국부 신호를 생성한다. 직교 변조기는 제1 국부 신호를 이용하여 입력 신호를 변조 신호로 변조한다. 직교 복조기는 제2 국부 신호를 이용하여 변조 신호를 복조 신호로 복조한다. 2개의 직교 오차 보상기 각각은 직교 변조기에서 생성된 직교 변조 오차와 직교 복조기에서 생성된 직교 복조 오차를 각각 보정한다. 직교 오차 보상기에 설정되는 설정치는 (1) 제1 국부 신호와 제2 국부 신호간의 차, (2) 입력 신호, 및 (3) 복조 신호에 기초하여 계산된다.

Description

통신 장치, 직교 오차 보상의 설정치 계산 방법, 및 직교 오차 보상 프로그램{COMMUNICATING APPARATUS, METHOD OF CALCULATING SET VALUE OF ORTHOGONAL ERROR COMPENSATION AND ORTHOGONAL ERROR COMPENSATION PROGRAM}
도 1은 통신 장치를 도시하는 블록도.
도 2는 직교 변조기 오차 보상부를 도시하는 블록도.
도 3은 직교 복조기 오차 보상부를 도시하는 블록도.
도 4는 직교 오차 추정부를 도시하는 블록도.
도 5는 직교 변조기와 직교 복조기의 위상 회전이 없는 경우의 좌표점을 도시하는 도면.
도 6은 직교 변조기와 직교 복조기의 위상 회전이 90°인 경우의 좌표점을 도시하는 도면.
도 7은 직교 변조기와 직교 복조기가 이상적인 경우의 심볼점을 도시하는 도면.
도 8은 직교 변조기에 DC 오프셋이 있는 경우의 심볼점을 도시하는 도면.
도 9는 직교 복조기에 DC 오프셋이 있는 경우의 심볼점을 도시하는 도면.
도 10은 직교 변조기와 직교 복조기 양쪽에 DC 오프셋이 있는 경우의 심볼점을 도시하는 도면.
도 11은 직교 변조기에 이득 오차가 있는 경우의 심볼점을 도시하는 도면.
도 12는 직교 복조기에 이득 오차가 있는 경우의 심볼점을 도시하는 도면.
도 13은 직교 변조기에 위상 오차가 있는 경우의 심볼점을 도시하는 도면.
도 14는 직교 복조기에 위상 오차가 있는 경우의 심볼점을 도시하는 도면.
도 15는 직교 변조기의 계산 모델을 도시하는 도면.
도 16은 직교 복조기의 계산 모델을 도시하는 도면.
도 17은 직교 변조기의 출력이 직교 복조기에 대해 회전되는 것이 아니라 입력되는 경우의 계산 모델을 도시하는 도면.
도 18은 IQ 평면이 위상 시프터에 의해 회전되는 경우의 계산 모델을 도시하는 도면.
도 19는 도 17의 계산 모델에 있어서 직교 변조기와 직교 복조기에 위상 오차도 DC 오프셋도 없고 G=1이 설정된 경우와 등가인 계산 모델을 도시하는 도면.
도 20은 위상 시프터(220)의 위상 시프트를 0°과 90°에 설정한 경우의 계산 모델.
도 21은 직교 오차 추정부의 파라미터 계산 모델을 도시하는 도면.
도 22는 모델의 해법의 일례를 설명하기 위한 흐름도.
도 23은 모델의 해법의 일례에 따른 샘플들 간의 관계를 도시하는 도면.
도 24는 파라미터 추정용 설정치의 일례를 도시하는 표.
도 25는 파라미터(이득 오차)의 수렴 상태를 도시하는 도면.
도 26은 파라미터(위상 오차)의 수렴 상태를 도시하는 도면.
도 27은 파라미터(Ich DC 오프셋)의 수렴 상태를 도시하는 도면.
도 28은 파라미터(Qch DC 오프셋)의 수렴 상태를 도시하는 도면
도 29는 파라미터 (QMOD 이득)의 수렴 상태를 도시하는 도면.
도 30은 각 파라미터의 수렴치의 일례를 도시하는 표.
도 31은 위상각 φ의 분할수 D와 수렴 특성 간의 관계를 도시하는 도면.
도 32는 한쪽의 위상 시프트량이 0°인 경우에 다른쪽의 위상 시프트량과 잔류 오차 간의 관계를 도시하는 도면.
도 33은 한쪽의 위상 시프트량이 45°인 경우에 다른쪽의 위상 시프트량과 잔류 오차 간의 관계를 도시하는 도면.
도 34는 2개의 난수의 확률 분포를 도시하는 도면.
도 35는 DPD를 도시하는 블록도.
도 36은 직교 변조기 오차 보상부의 변형예를 도시하는 블록도.
<도면의 주요 부분에 대한 부호의 설명>
100 : 통신 장치
200 : 아날로그부
400 : 디지털부
201, 202 : DAC
203, 204 : LPF
205, 206 : 변조기
207 : 위상 시프터
208 : PA
212 : 위상 시프터
213, 214 : 변조기
215, 216 : LPF
217, 218 : ADC
209 : 안테나
210, 211 : 스위치
220 : 위상 시프터
221 : DAC
219 : LO
401 : DPD
402 : 직교 변조기 오차 보상부
403 : 직교 오차 추정부
404 : 직교 복조기 오차 보상부
405 : 제어부
406 : 송신 신호 생성부
407 : 수신 신호 처리부
발명의 상세한 설명, 청구범위, 도면, 및 요약서를 포함하는, 2006년 7월 12일자로 출원한 일본 특허 출원 제2006-191784호의 명세서 전체가 본 명세서의 참조문헌으로 포함된다.
발명의 분야
본 발명은 RF 신호의 경로를 전환하지 않고서 직교 변조기 및 직교 복조기의 오차를 추정하는 기술에 관한 것이다.
관련 기술 설명
직교 변조기/복조기를 이용하는 DPD[디지털 사전왜곡기(Digital Pre-Distorter) : 디지털 비선형 왜곡 보상기]의 구조는 널리 일반적으로 알려져 있다. 예컨대 일본 특허 공개 JP-3198864-B2의 도 3에 있어서, D/A 컨버터(308)와 A/D 컨버터(322)의 좌측에 표시된 부분이 그 구조에 해당한다.
그러나, DPD가 비선형성을 보상할 수 있더라도, 직교 변조기와 직교 복조기에서의 I/Q 신호의 변조 및 복조의 진폭 오차, 위상 오차(직교 오차), 및 DC 오프셋은 남아 있다. 또한, 잔류하는 이들 오차는 DPD의 비선형성의 보상 성능에도 영향을 미친다. 이러한 이유에서 이들 오차를 별도로 제거해야 한다.
한편, 직교 변조기에서의 오차를 보상하는 기술로서는 예컨대 일본 특허 출원 공개 JP-2000-270037-A의 도 1과 도 2에 기재된 구조가 알려져 있다. 또한, 직교 복조기에서의 오차를 보상하는 기술로서는 예컨대 일본 특허 출원 공개 JP-2003-309615-A의 각 도면에 기재된 구조가 알려져 있다.
이 모든 기술은 직교 변조/복조부의 출력을 복조하여 오차를 검출하기 위한 피드백 시스템을 포함하는 구조를 갖는다.
또한, 일본 특허 공개 JP-3198864-B2에 기재된 기술의 피드백 시스템과, 일본 특허 출원 공개 JP-2000-270037-A에 기재된 기술, 또는 일본 특허 출원 공개 JP-2003-309615-A에 기재된 기술의 피드백 시스템을 단순히 공용하는 구조에서는, 직교 변조기에 의한 오차인지 직교 복조기에 의한 오차인지, 또는 비선형 오차인지를 검출하는 수단이 없다. 이 때문에, 피드백 시스템을 직교 변조기와 직교 복조기를 개별 설치해야 한다. 따라서, 회로 규모가 증대하게 된다.
전술한 내용을 감안하여, 본 발명은, 피드백 시스템을 DPD 및 직교 오차 보상 회로가 공용하는 구조를 채용하더라도, 비선형성과, 직교 변조기와 직교 복조기의 오차를 검출하여 보상하는 것을 목적으로 한다.
이러한 목적을 달성하기 위해, 본 발명은, 제1 위상을 갖는 제1 국부 신호와, 상기 제1 위상과 상이한 제2 위상을 갖는 제2 국부 신호를 생성하는 국부 신호 발생기와; 상기 제1 국부 신호를 이용하여 입력 신호를 변조 신호로 변조하는 직교 변조기와; 상기 직교 변조기에서 생성된 직교 변조 오차를 보정하는 제1 보상기와; 상기 제2 국부 신호를 이용하여 상기 변조 신호를 복조 신호로 복조하는 직교 복조기와, 상기 직교 복조기에서 생성된 직교 복조 오차를 보정하는 제2 보상기와; (1) 상기 제1 위상과 상기 제2 위상 간의 위상차와, (2) 상기 입력 신호, 및 (3) 상기 복조 신호에 기초하여, 상기 제1 보상기에 설정되는 제1 설정치와 상기 제2 보상기에 설정되는 제2 설정치를 계산하는 보상 제어기를 포함하는 통신 장치를 제공한 다.
바람직하게는, 상기 보상 제어기는 상기 위상차가 제1 위상차인 경우 상기 입력 신호와 상기 복조 신호 간의 관계와, 상기 위상차가 상기 제1 위상차와 상이한 제2 위상차인 경우 상기 입력 신호와 상기 복조 신호 간의 관계를 이용하여, 상기 제1 설정치와 제2 설정치를 구한다.
바람직하게는, 상기 제1 위상차와 상기 제2 위상차 간의 차는 90°이다.
바람직하게는, 상기 제1 위상차와 상기 제2 위상차 간의 차는 15° 내지 175°의 범위 내에 있다.
바람직하게는, 상기 제1 위상차와 상기 제2 위상차 간의 차는 185° 내지 345°의 범위 내에 있다.
바람직하게는, 상기 국부 신호 발생기는, 상기 제1 국부 신호를 생성하는 기본 국부 신호 발생기와, 상기 제1 국부 신호의 위상을 시프트함으로써 상기 제2 국부 신호를 생성하는 위상 시프터를 포함한다.
바람직하게는, 상기 통신 장치는 상기 제2 보상기에 의해 출력된 출력 신호와 제1 원신호로부터 비선형 왜곡 보상 특성을 구하여 그 비선형 보상 특성으로 상기 제1 원신호에 대해 비선형 왜곡 보상을 수행하여 구한 제2 원신호를 상기 제1 보상기에 공급하는 비선형 왜곡 보상기를 더 포함하고, 상기 제1 보상기는 상기 제2 원신호에 대해 직교 오차 보정을 수행하여 상기 입력 신호를 출력한다.
또한, 본 발명은 제1 위상을 갖는 제1 국부 신호를 이용하여 입력 신호를 변조 신호로 변조하는 직교 변조기와, 상기 직교 변조기에서 생성된 직교 변조 오차 를 보정하는 제1 보상기와, 상기 제1 위상과 상이한 제2 위상을 갖는 제2 국부 신호를 이용하여 상기 변조 신호를 복조 신호로 복조하는 직교 복조기와; 상기 직교 복조기에서 생성된 직교 복조 오차를 보정하는 제2 보상기를 포함하는 통신 장치에서 직교 오차 보상용 제1 설정치를 계산하는 방법에 있어서, 상기 제1 위상과 상기 제2 위상 간의 위상차가 제1 위상차로 설정되는 경우에 상기 입력 신호와 상기 복조 신호를 취득하는 단계와; 상기 위상차가 상기 제1 위상차와 상이한 제2 위상차인 경우에 상기 입력 신호와 상기 복조 신호를 취득하는 단계와; 적어도, (1) 상기 위상차가 상기 제1 위상차인 경우의 상기 입력 신호 및 복조 신호와, (2) 상기 위상차가 제2 위상차인 경우의 상기 입력 신호 및 복조 신호를 이용하여 제1 설정치 및 제2 설정치를 계산하는 계산 단계와, 상기 제1 설정치를 상기 제1 보상기에 설정하고 상기 제2 설정치를 상기 제2 보상기에 설정하는 단계를 포함한다.
바람직하게는, 상기 계산 단계는 (1) 상기 입력 신호와, (2) 상기 제1 보상기에 의해 출력된 출력 신호를 이용하여 제1 설정치와 제2 설정치를 계산하는 단계를 포함한다.
또한, 본 발명은, 제1 위상을 갖는 제1 국부 신호와, 상기 제1 위상과 상이한 제2 위상을 갖는 제2 국부 신호를 생성하는 국부 신호 생성기와; 상기 제1 국부 신호를 이용하여 입력 신호를 변조 신호로 변조하는 직교 변조기와; 상기 직교 변조기에서 생성된 직교 변조 오차를 보정하는 제1 보상기와; 상기 제2 국부 신호를 이용하여 상기 변조 신호를 복조 신호로 복조하는 직교 복조기와; 상기 직교 복조기에서 생성된 직교 복조 오차를 보정하는 제2 보상기와; 상기 입력 신호와 상기 복조 신호 간의 관계에 적어도 기초하여, 상기 제1 보상기에 설정되는 제1 설정치와 상기 제2 보상기에 설정되는 제2 설정치를 구하는 보상 제어기를 포함하는 컴퓨터 시스템으로 하여금 직교 오차 보상을 행하게 하는 컴퓨터 프로그램 제품을 제공하고, 상기 컴퓨터 프로그램 제품은, 상기 컴퓨터 시스템으로 하여금 미리 정해진 동작을 수행하게 하는 소프트웨어 명령어와; 상기 소프트웨어 명령어를 저장하는 컴퓨터 판독 가능한 매체를 포함하고, 상기 미리 정해진 동작은, 상기 제1 위상과 제2 위상 간의 위상차로서 제1 위상차를 부여하는 단계와; 상기 위상차가 제1 위상차인 경우에 상기 입력 신호 및 복조 신호를 취득하는 단계와; 상기 제1 위상차와 상이한 제2 위상차를 위상차로서 부여하는 단계와; 상기 위상차가 제2 위상차인 경우에 상기 입력 신호 및 복조 신호를 취득하는 단계와; 적어도, (1) 상기 위상차가 제1 위상차인 경우의 상기 입력 신호 및 복조 신호와, (2) 상기 위상차가 제2 위상차인 경우의 상기 입력 신호 및 복조 신호에 기초하여 상기 제1 설정치와 제2 설정치를 계산하는 단계와; 상기 제1 설정치를 상기 제1 보상기에 그리고 상기 제2 설정치를 상기 제2 보상기에 설정하는 단계를 포함한다.
바람직하게는, 상기 계산 단계는 (1) 상기 입력 신호와, (2) 상기 제2 보상기에 의해 출력된 출력 신호를 이용하여. 상기 제1 설정치와 상기 제2 설정치를 계산한다.
이하, 도면을 참조하여 본 발명의 실시예에 관해서 상세히 설명한다.
도 1은 본 발명의 실시예에 따른 통신 장치(100)의 블록도이다.
아날로그부(200)와 디지털부(400)로 나누어지는 통신 장치(100)의 구조에 대해서 설명한다.
아날로그부(200)는 DAC(Digital-Analog Converter : 디지털-아날로그 컨버터)(201, 202), LPF(Low Pass Filter : 저역 통과 필터)(203, 204), 믹서(205, 206), 및 위상 시프터(207), PA(Power Amplifier : 전력 증폭기)(208)를 포함한다. 이하에서는 이들을 송신 시스템 회로(600)라고 통칭하기로 한다.
아날로그부(200)는 믹서(213, 214), 위상 시프터(212), LPF(215, 216), 및ADC(Analog-Digital Converter : 아날로그-디지털 컨버터)(217, 218)를 포함한다. 이하에서는 이들을 수신 시스템 회로(800)라고 통칭하기로 한다.
아날로그부(200)는 안테나(209), 스위치(210, 211), 및 커플러(222)를 포함한다. 이하에서는 이들을 안테나 공용부(300)라고 통칭하기로 한다.
아날로그부(200)는 위상 시프터(220), DAC(221), 및 LO(Local signal Oscillator : 국부 신호 발진기)(219)를 포함한다. 이하에서는 이들을 LO부(500)라고 통칭하기로 한다.
디지털 직교 기저대역 신호 I0과 Q0은 디지털부(400)에 의해 처리되어 각각 I2와 Q2로서 DAC(201, 202)에 공급된다.
DAC(201)는 I2를 아날로그 신호로 변환하여, LPF(203)를 통해 믹서(205)에 공급한다. 또한, DAC(202)은 Q2를 아날로그 신호로 변환하여, LPF(204)를 통해서 믹서(206)에 공급한다.
믹서(205)는, 아날로그 신호로 변환된 I2를, LO(219)로부터 출력된 신호 LO0을 이용하여 변조한다. 또한, 믹서(206)는 아날로그 신호로 변환된 Q2를, 위상 시프터(207)에 의해 90° 위상 시프트된 신호 LO1을 이용하여 변조한다. 본 실시예에서는 믹서(205, 206)와 위상 시프터(207)로 직교 변조기(230)를 구성하고 있다.
PA(208)는 믹서(205)의 출력인 I3과 믹서(206)의 출력인 Q3의 가산 신호를 증폭하여 얻은 증폭 변조 신호를 출력한다.
도시하지는 않지만 필요하다면, 증폭기, 감쇠기 또는 필터를 직교 변조기(230)의 출력과 PA(208) 사이에 삽입할 수도 있다. 또한, 이들은 가변 증폭기 또는 가변 감쇠기일 수도 있다. 또한, 필요에 따라서 PA(208)의 출력측에 필터 또는 아이솔레이트(isolator)를 삽입할 수도 있다. 또한, PA(208)은 피드포워드 방식이나 사전왜곡(predistortion) 방식의 소위 선형화기(linearizer)의 구조를 취할 수 있다. 또, PA(208)는 임의의 동작급(operation class)일 수 있으며, Doherty 증폭기나 EER 등의 특수 구조를 취할 수도 있다.
스위치(210)는 안테나(209)와 송신 시스템 회로(600)를 접속/절단시킨다. 또한, 스위치(210)는 안테나(209)와, 수신 시스템 회로(800)에 접속된 스위치(211)를 접속/절단시킨다.
스위치(211)는 PA(208)의 출력의 일부를 커플러(222)를 통해 분기하는 경로와 수신 시스템 회로(800)를 접속/절단시킨다. 또한, 스위치(211)는 스위치(210)와 수신 시스템 회로(800)도 접속/절단시킨다. 이하, 스위치(210)가 안테나(209)와 송 신 시스템 회로(600)를 접속하고 있는 경우를 송신 모드, 스위치(210, 211)가 안테나(209)와 수신 시스템 회로(800)를 접속하고 있는 경우를 수신 모드, 스위치(211)가 PA(208)로부터 커플러(222)를 통해 분기된 신호와 수신 시스템 회로(800)를 접속하고 있는 상태를 오차 추정 모드로 칭하기로 한다. 오차 추정 모드와 송신 모드는 동시에 이용할 수 있지만, 송신 모드와 수신 모드는 배타적이다. 또한, 수신 모드와 오차 추정 모드도 배타적이다.
안테나 공용부(300)는, 수신 모드가 없는 구조[즉, 스위치(2l0)도 스위치(2l1)도 없음]를 가질 수 있다. 또한, 도 1에는 도시하지 않지만, 실제 시스템은 필요에 따라서 필터를 삽입하여 안테나(209)로부터 송신된 불필요한 파(wave)의 입력/출력을 억제하는 구조를 가질 수 있다. 또한, 필터를 삽입함으로써 오차 추정 모드시에 수신 시스템 회로(800)에의 불필요한 파의 랩어라운드(wraparound)를 저감하는 구조를 채용하는 것도 가능하다.
DAC(221)는, 후술하는 제어부(405)로부터 출력된 위상 제어 디지털 신호를 아날로그 신호로 변환하여 그 아날로그 신호를 위상 시프터(220)에 공급한다.
위상 시프터(220)는 DAC(221)로부터 공급된 아날로그 신호에 대응하는 위상 시프트를 LO(219)로부터 출력된 LO 신호에 대해 수행한다. 즉, LO(219)와 위상 시프터(220)는 상호 위상이 시프트된 2개의 국부 신호를 생성하는 국부 신호 발생부를 구성한다. 위상 시프터(220)로부터 출력된 신호를 LO2라고 칭한다.
믹서(213, 214)는 수신 모드시에는 안테나(209)가 수신한 수신 신호를, 오차 추정 모드시에는 PA(208)의 출력인 증폭 변조 신호를 각각 입력받는다. 믹서(213) 는 위상 시프터(220)로부터 출력된 LO2를 이용해 수신 신호 또는 증폭 변조 신호를 복조하여 얻은 신호 I4를 출력한다. 또한, 믹서(214)는, 수신 신호 또는 증폭 변조 신호를, 위상 시프터(220)로부터 출력되어 추가로 위상 시프터(212)에 의해 90° 위상 시프트된 신호인 LO3을 이용해 복조하여 얻은 신호 Q4를 출력한다. 본 실시예에서는 믹서(213, 214)와 위상 시프터(212)가 직교 복조기(240)를 구성하고 있다.
ADC(217)는 LPF(215)를 통해서 불필요한 주파수 성분을 제거한 I4를 디지털 신호로 변환하여 그 디지털 신호를 디지털부(400)에 공급한다. 또한, ADC(218)는 LPF(216)를 통해서 불필요한 주파수 성분을 제거한 Q4를 디지털 신호로 변환하여 그 디지털 신호를 디지털부(400)에 공급한다.
또, 도시하지는 않지만 필요하다면, 스위치(211)와 직교 복조기(240) 사이에 필터, 증폭기 또는 감쇠기를 삽입할 수도 있다. 가변 필터, 가변 증폭기, 또는 가변 감쇠기도 당연히 설치할 수 있다.
디지털부(400)는 DPD[디지털 사전왜곡기(Digital Pre-Distorter) : 비선형 왜곡 보상부](401), 직교 변조기 오차 보상부(402)와 직교 복조기 오차 보상부(404), 직교 오차 추정부(403), 제어부(405), 송신 신호 생성부(406), 및 수신 신호 처리부(407)를 포함한다.
DPD(401)는 직교 기저대역 신호 I0과 Q0에 대해 비선형 왜곡 보상을 수행하여 얻은 Il과 Q1을 출력한다. 이 구조 및 동작에 관하여는 후술한다.
직교 변조기 오차 보상부(402)와 직교 복조기 오차 보상부(404)는 입력되는 기저대역의 직교 디지털 신호의 직교 특성(진폭 오차, 위상 시프트 오차, 및 DC 오프셋)을 보정한다. 보다 구체적으로, 직교 변조기 오차 보상부(402)와 직교 복조기 오차 보상부(404)는 입력되는 기저대역의 직교 디지털 신호의 양 성분에서 진폭, 위상, 및 DC 오프셋이 보정된 I와 Q 성분을 갖는 신호를 출력한다. 직교 변조기 오차 보상부(402)와 직교 복조기 오차 보상부(404) 간의 관계는 오차 추정 모드에서 검출된 직교 오차로부터 구하여 설정된다.
직교 오차 추정부(403)는 직교 변조기 오차 보상부(402)의 계산 모델에 대응하는 오차 추정 모드에서, 직교 변조기 오차 보상부(402)에 설정되는 각종 파라미터를 구한다. 보다 자세한 구조에 대해서는 후술한다.
제어부(405)는 흐름도를 참조하여 후술하는 시퀀스 제어 및 각종 계산을 수행하는 기능을 한다.
송신 신호 생성부(406)는 송신될 데이터로부터 직교 기저대역 신호 I0와 Q0을 생성한다. 또, 본 실시예에 있어서, 송신될 데이터는 송신 시스템에 대응하는 심볼 레이트로 갱신된다. 각 직교 디지털 신호의 갱신 레이트는 I0과 Q0, I1과 Q1, I2와 Q2, I4와 Q4, I5와 Q5, 더 나아가 DAC(201, 202), 및 ADC(217, 218) 사이에서 서로 일치할 필요는 없지만, 통상 1배, 2배, 4배, 8배, 16배 시스템씩 바람직한 관계를 갖도록 설정된다. 레이트가 변환되는 경우에, 보완 필터 및 데시메이션(decimation) 등의 처리가 필요하다. 그러나, 이 조작은 본 발명의 실시예의 이 점에 영향을 미치지 않는다. 따라서, 본 실시예에 있어서, 디지털 신호의 갱신 레이트는 전부 서로 일치하는 것으로 가정한다. 또한, 편의상, 갱신 레이트는 심볼 레이트로서 칭해지지만, OFDM에서는 OFDM 심볼 레이트가 아니라 FFT 포인트에 해당하는 샘플링 레이트와 등가이다. 또한, 4 종류의 심볼 패턴이 오차 추정 모드에 이용된다고 가정한다. 수신 신호 처리부(407)는 수신 모드시에 입력된 데이터로부터 정보를 재생성하는 기능을 한다.
직교 변조기 오차 보상부(402)는, 예컨대 본 출원의 도 2에 기재한 구조를 갖는 것이 좋다. 보다 구체적으로, 직교 변조기 오차 보상부(402)는, 가산기(501, 502, 503, 504)와 증폭기(505, 506, 507, 508)를 포함한다.
증폭기(505)는 입력 I1을 제어부(405)에 의해 제어되는 증폭율 g11로 증폭하여 얻은 신호를 출력한다. 증폭기(506)는 입력 Q1을 제어부(405)에 의해 제어되는 증폭율 g22로 증폭하여 얻은 신호를 출력한다. 증폭기(507)는 입력 Q1을 제어부(405)에 의해 제어되는 증폭율 g12로 증폭하여 얻은 신호를 출력한다. 증폭기(508)는 입력 I1을 제어부(405)에 의해 제어되는 증폭율 g21로 증폭하여 얻은 신호를 출력한다. 가산기(503)는 증폭기(505)의 출력과 증폭기(507)의 출력을 가산하여 얻은 신호를 출력한다. 가산기(504)는 증폭기(506)의 출력과 증폭기(508)의 출력을 가산하여 얻은 신호를 출력한다. 가산기(501)는 가산기(503)로부터 출력된 신호와 제어부(405)에 의해 제어되는 DC 오프셋 제어용 전압 IDC1을 가산하여 얻은 I2 를 출력한다. 가산기(502)는 가산기(504)로부터 출력된 신호와 제어부(405)에 의해 제어되는 DC 오프셋 제어용 전압 QDC1을 가산하여 얻은 Q2를 출력한다.
직교 복조기 오차 보상부(404)는 예컨대 도 3과 같은 구조를 갖는 것이 좋다. 보다 구체적으로, 직교 복조기 오차 보상부(404)는 직교 변조기 오차 보상부(402)와 같은 구조를 이용하며, I1과 Q1 대신에 I4와 Q4가 입력된다. 또한, I2와 Q2 대신에 I5와 Q5가 출력된다. 또한, DC 오프셋 제어용 전압 IDC2, QDC2와, 증폭기(705, 707, 708, 706) 각각의 증폭율 h11, h12, h21, h22가 제어부(405)에 의해 제어된다. 본 실시예에서는 DC 오프셋 성분을 가산하는 위치가 예컨대 직교 변조기 오차 보상부(402)와 직교 복조기 오차 보상부(404) 사이에서 변하는 구성으로 설명하고 있지만, 이것은 계산의 편의상 채택되는 것일 뿐, 반드시 순서를 반대로 할 필요는 없다.
직교 오차 추정부(403)는 예컨대 도 4에 기재한 구조를 갖는 것이 좋다. 보다 구체적으로, 직교 오차 추정부(403)는 지연 시간 추정부(601), 지연 시간 보상부(602), 및 파라미터 계산부(603)를 포함한다.
추정 방법에 있어서, 샘플링 레이트에 따른 순차 처리 또는 연속 처리 방법(스트리밍 처리)과 축적 처리(버스트 처리) 또는 이것들의 중간 처리 방법을 제안할 수 있다. 일반적으로, 직교 변조기 및 직교 복조기의 오차 보상은 샘플링 레이트에 따라 처리될 필요가 없다. 따라서, 본 실시예에서는 버스트 처리에 관해서 설명한다.
버스트 처리의 경우, 직교 변조기 오차 보상부(402)로부터 출력되는 I2와 Q2는 미리 정해진 샘플수에 따라 샘플링 처리된다. 마찬가지로, 직교 복조기 오차 보상부(404)에 입력되는 I4와 Q4도 미리 정해진 샘플수에 따라 샘플링 처리된다.
샘플링 처리된 데이터들 간의 상관에 기초하여, 지연 시간 추정부(601)는 복소 신호 I2와 Q2에 대한 복소 신호 I4와 Q4의 지연 시간을 추정한다.
지연 시간 보상부(602)는 샘플링 처리되는 I2, Q2와 I4, Q4 간의 상관으로부터, 양 복소 신호 간의 지연 시간을 구한다. 또한, 지연 시간 보상부(602)는 지연 시간 추정부(601)에 의해 샘플링된 I2와 Q2를, 지연 시간 추정부(601)가 추정한 지연 시간만큼 지연시킨 다음 파라미터 계산부(603)에 공급한다. 지연 방법으로서는 스트리밍 처리를 수행할 수 있는 시프트 레지스터를 통한 지연 및 삽입 방법과, 버스트 처리로 실행되는 FFT를 통한 위상 시프트 회전 방법이 알려져 있다.
또한, 지연 시간 추정부(601)와 지연 시간 보상부(602)는 직교 변조기(230)와 직교 복조기(240)의 IQ 평면의 회전을 동시에 보상할 수 있다. 이 처리는, 위상 시프터(220)의 위상 시프트량이 0으로 설정된 경우에, 직교 변조기(230)의 IQ 평면과 직교 복조기(240)의 IQ 평면을 정렬하는 방식으로 보정을 수행하여, LO(219)로부터 직교 변조기(230)까지의 신호 라인 길이의 전기 길이와, 위상 시프터(220)를 포함하는 직교 복조기(240)까지의 전기 길이는 달라지게 된다. 이 처리는, 파라미터 계산부(603)에서의 계산의 복잡함을 경감하는 데에 선택적으로 이용될 수 있다.
또, 이 예에 있어서, 시각을 수신 신호인 I4와 Q4에 설정하고 있지만, I4와 Q4의 시각을 지연 시간 보상부(602)에서의 I2와 Q2를 향하게 보정할 수도 있다. 어느 것을 기준으로 설정할지는 선택적이다.
파라미터 계산부(603)는 시각이 보정된 I4와 Q4, I2와 Q2를 입력받아 이들 입력으로부터 직교 변조기 오차 보상부(402)와 직교 복조기 오차 보상부(404)에 설정될 파라미터를 계산한다. 파라미터 계산부(603)에서의 파라미터 계산 방법에 대해서는 후술한다.
도 1에 도시한 통신 장치(100)에서 위상 시프터(220)를 이용하여 직교 변조기(230)와 직교 복조기(240) 간의 오차를 추정하는 원리에 관해서 설명한다.
도 5와 도 6을 참조하여 추정 원리에 관하여 설명한다. 이 예에서는 직교 변조기와 직교 복조기의 오차가 상호 상쇄되는 값을 갖는다는 가정한다.
도 1에서는, 직교 변조기(230)와 직교 복조기(240)가 직렬 접속 관계를 갖는다. 따라서, 직교 변조기와 직교 복조기가 서로 직접 연결된 모델을 생각하기로 한다.
도 5의 (a)에서는, IQ 평면상에 QPSK의 4개의 심볼점이 맵핑되어 있다. 오차가 있는 직교 변조기에서는 IQ 평면상의 격자점이 도 5의 (b)의 화살표 방향으로 이동한다. 따라서, 4개의 심볼점도 이동한다. 이 상태의 신호가 직교 복조기에 입력된다. 직교 복조기의 오차가 IQ 평면상에서 화살표로 표시하는 바와 같이 이루어진다고 가정하면, 4개의 심볼점도 원래 맵핑되어 있는 위치에 이동한다[도 5의 (c)]. 따라서, 서로 직접 연결된 직교 변조기와 직교 복조기에 있어서, 직교 변조기에 입력된 맵핑 정보(기저대역 신호)와 직교 복조기의 출력에 관한 맵핑 정보(기저대역 신호)를 관측하는 경우에, 쌍방의 오차가 상쇄 관계에 있다면, 오차의 존재를 간과할 가능성이 있다.
한편, 도 6은 직교 변조기에 공급되는 LO 신호와 직교 복조기에 공급되는 LO 신호 간에 위상차를 제공하는 방법에 의해, 위상 시프터(220)가 직교 복조기의 IQ 평면을 회전시키는 경우를 도시하고 있다. 도 6에서는 회전이 90°로 이루어진다. 위상 시프터에 의해 90° 회전이 수행되는 경우, 직교 복조기의 출력의 심볼점의 위치는 위상 회전이 수행되지 않는 경우와 분명히 다르게 이동하게 된다. 그렇기 때문에, 도 5에 도시한 경우에서 상쇄되어 간과된 오차의 존재를 확인할 수 있다. 본 실시예에 따르면, 이들 심볼점에 대한 맵핑의 위상 회전 의존성에 기초하여, 직교 변조기측의 오차인지, 직교 복조기측의 오차인지를 구별하여 이들 오차를 분리하는 것이 가능하다. 그 상태를 나타내는 도면을 참조하여 설명하기로 한다.
도 7의 (a)는 이상적인 직교 변조기와 직교 복조기를 이용한 경우에, (0.5, 0), (0, 0.5), (-0.5, 0), (0, -0.5)의 4개의 심볼점이 관측되는 상태를 도시하고 있다.
도 7의 (f)는 직교 오차의 설정치를 나타내는 표이고, 도 7의 (a)는 16 QAM의 맵핑을 수행한 경우에 직교 변조기 출력의 상태예를 나타내며 도면으로서, 직교 변조기의 IQ 평면의 왜곡을 직감적으로 이해하기 위한 보충 도면이다. 또한 도 7의 (b)는 직교 변조기에 입력되는 디지털부에서의 맵핑을 나타내는 도면이다. 도 7의 (c)는 직교 변조기의 출력이 직교 복조기에 입력되고 위상 시프터(220)에 의해 IQ 평면에 회전이 부여되는 상태를 나타내는 도면이다. 도 7의 (d)는 직교 복조기의 출력을 나타내는 도면이다. 또, 도 7의 (e)는 직교 복조기의 출력을 디지털부에서 IQ 평면상에 역회전한 상태를 나타내는 도면이다. 또한, 이들 각각의 도면에는 위상 회전에 대해 0°, 30°, 60° 및 90°의 4개의 위상 회전 위치가 도시된다.
도 7의 (b)의 직교 변조기 입력에는 디지털부에서 맵핑된 값이 표시되어 있다. IQ 평면이 회전된 직교 복조기로부터 본 맵핑은 직교 복조기에서 왜곡이 없다면 도 7의 (c)와 같이 이루어진다. 다음에, 직교 복조기의 오차를 받게 되는 경우, 도 7의 (d)에 표시한 바와 같은 상태가 된다. 직교 복조기로부터 출력된 맵핑이 디지털부에서의 IQ 평면의 위상 시프트에 대응하여 역회전한다면, 도 7의 (e)에 표시한 상태가 된다. 보다 구체적으로, 직교 복조기의 IQ 평면이 φ만큼 회전되는 경우, 도 7의 (e)의 상태는 디지털부에서 φ 복귀하여 관측된다.
이 예에서는 직교 변조기와 직교 복조기 모두에 오차가 없다. 따라서, 4개의 심볼점은 원점을 중심으로 정사각형 상태로 30°마다 회전한다.
도 8은 직교 변조기에 DC 오프셋이 있는 경우를 도시하고 있다. 디지털부에서의 맵핑에 대하여, 도 8의 (a)의 직교 변조기의 출력은 원점이 (0.1, 0.2)로 시프트된 장소에 맵핑된다. 이 상태에서 IQ 평면에 회전이 적용된다. 그렇기 때문에, 심볼점의 원점이 90° 회전하는 경우에 (-0.2, 0.1)로 이동하게 된다. 이 예에서는, 도 8의 (b)의 직교 복조기의 출력에 오차가 없고, 도 8의 (e)의 직교 복조기의 IQ 평면에 왜곡이 없다. 따라서, 도 8의 (d)의 직교 복조기 출력은 도 8의 (c)의 직교 변조기 출력과 동일하게 된다. 또한, 디지털부에서 역방향으로 회전이 이루어지는 경우, 모든 심볼점이 겹치는 장소로 복귀되어, 도 8의 (a)의 직교 변조기 출력과 일치하게 된다. 직교 복조기에 오차가 없으면, 도 8의 (e)의 직교 복조기 출력은 도 8의 (a)의 직교 변조기 출력과 일치하게 된다.
도 9는 직교 복조기에 DC 오프셋이 있는 경우를 도시하고 있다. 여기서는 의도적으로 직교 복조기의 DC 오프셋을, 도 8에 도시한 직교 변조기의 DC 오프셋과 상쇄되는 값에 설정하고 있다. 이 경우, 직교 변조기에는 오차가 없다. 그렇기 때문에, 도 9의 (c)의 직교 변조기의 출력에 있어서, 원점을 중심으로 정사각형이 30°마다 회전하게 된다. 이 점이 도 8과 다른 것이다. 그리고, 도 8에서는 직교 복조기에 오차가 없다. 그렇기 때문에 도 9의 (c)의 직교 변조기 출력은 도 9의 (d)의 직교 복조기 출력과 동일하다. 그러나, 도 9의 (a) 내지 (d)에는 직교 복조기에 오차가 있다. 따라서, 도 9의 (c)의 직교 변조기 출력은 도 9의 (d)의 직교 복조기 출력과 다르다. 이 차이가 직교 복조기의 오차 그 자체이다. 도 9에 있어서, 도 9의 (c)의 직교 변조기 출력의 회전의 중심은 (-0.1, -0.2)로 이동하는데, 이 위치는 DC 오프셋의 설정치 그 자체이다. 또한, 직교 복조기측에 오차가 있으면, 위상 시프트량에 따라서 맵핑의 그래픽이 도 9의 (e)의 직교 복조기 출력과 같이 왜곡된다. 이 경우, 4개의 심볼점 간의 상대적인 위치 관계가 정사각형이 되도록 유지된다. 그러나, 그 원점은 위상 시프트량에 따라서 변하게 된다. 이 변화량이 DC 오프셋과 등가이다.
도 10은 직교 변조기와 직교 복조기에 모두 DC 오프셋이 있는 경우를 도시하 고 있다. 전술한 바와 같이, 도 10의 (b)의 직교 변조기 입력과 도 10의 (c)의 직교 변조기 출력 간의 차이는 직교 변조기의 오차로 인한 것이며, 도 10의 (c)의 직교 변조기 출력과 도 10의 (d)의 직교 복조기의 출력 간의 차이는 직교 복조기의 오차로 인한 것이다. 도면에서는 도 10의 (c)의 직교 변조기 출력과 도 10의 (d)의 직교 복조기 출력에서의 모든 심볼점이 (-0.l, -0.2)씩 평행 이동한다. 그렇기 때문에, 직교 복조기의 DC 오프셋이 (-0.1, -0.2)인 것을 알 수 있다. 또한, 도 10의 (b)의 직교 복조기의 입력과 도 10의 (c)의 직교 변조기의 출력에 있어서, 원점은 회전에 의해 이동한다. 이 이동이 관측되는 동안에, 도 10의 (d)의 직교 복조기의 출력과 도 10의 (e)의 직교 복조기의 출력에 기초하여 판정이 이루어질 수 있다. 도 10의 (e)의 직교 복조기의 출력에 나타나는 위상 시프트량 의존성은 직교 복조기의 오차 그 자체이며, 위상 시프트량에 의존하지 않는 성분은 직교 변조기의 오차이다.
도 11은 직교 변조기에 이득 오차가 있는 경우를 도시하고 있다. 이득 오차에 의해 도 11의 (a)의 직교 변조기 출력의 맵핑은 직사각형이 되도록 확장된다. 그 상태가 도 11의 (e)의 직교 복조기 출력이다.
마찬가지로, 도 12는 직교 복조기에 이득 오차가 있는 경우를 도시하고 있다. 도 12의 (f)의 직교 복조기의 출력에 있어서, 심볼점들 간의 상대적 위치 관계는 IQ 평면의 회전량에 따라 변하여 왜곡되게 관측된다.
도 13은 직교 변조기에 위상 오차가 있는 경우를 도시하고 있다. 위상 오차에 의해, 도 13의 (a)의 직교 변조기의 출력의 맵핑은 마름모꼴로 변형되게 된다. 그 상태가 도 13의 (e)의 직교 복조기 출력이다.
마찬가지로, 도 14는 직교 복조기에 위상 오차가 있는 경우를 도시하고 있다. 도 14의 (e)의 직교 복조기의 출력에 있어서, 심볼점들 간의 상대적 위치 관계는 IQ 평면의 회전량에 따라 변하여 왜곡되게 관측된다.
전술한 바와 같이, 직교 변조기의 IQ 평면에 대하여 직교 복조기의 IQ 평면을 선택적 위상만큼 회전시킴으로써(즉, 위상 시프트함으로써), 그 위상 시프트량에 의존하는 심볼점의 이동을 관측하는 것이 가능하다. 이 이동을 수학적으로 해석하여, 직교 변조기의 오차와 직교 복조기의 오차로 분리하는 방법을 설명한다.
도 15는 직교 변조기(230)의 계산 모델을 도시하고 있다. 또 , 직교 변조기(230)의 계산 모델은 직교 변조기(230)의 출력으로부터 직교 복조기(240)에 이르는 경로에서 생성된 이득을 포함한다. 이것을 식으로 나타낸 것이 수학식 (1)이다.
[수학식 (1)]
Figure 112007033756678-PAT00001
도 16은 직교 복조기(240)의 계산 모델을 도시하고 있다. 도 15와 도 16은 직교 변조기(230)와 직교 복조기(240)의 계산 모델의 일례를 도시하고 있다. 일반적으로, 계산 모델은 보상기(402, 404)와 대칭되게 모델링되고, 역행열에 의해서 보상 파라미터를 결정할 수 있는 방식으로 선택된다.
예컨대, 도 15의 직교 변조기의 오차를 보상하기 위해서, 보상기와 변조기의 캐스케이드 접속에서는 변환이 수행되지 않는 것이 좋다.
[수학식 (2)]
Figure 112007033756678-PAT00002
보상기의 경우 이 계산을 수행할 수 있는 구조를 종종 이용한다. 마찬가지로, 복조기의 경우에도 동일한 구조를 이용한다. 도 2와 도 3에 도시한 보상기는 이러한 생각에 기초한 전형예이다.
이제, 추정의 기본 원리에 대하여 설명한다.
직교 오차 추정을 수행하기 위해서, 송신중 또는 오차 추정중에 위상 시프트량이 변경되는 위상 시프터(220)가 없는 통상의 구조는 도 17에 도시하는 바와 같이, 직교 변조기의 출력이 직교 복조기에 직접 입력되는 모델로 표현될 수 있다. 또한, 도 17에서는 직교 변조기와 직교 복조기의 위상 면이 서로 일치한다고 가정하고 있다. 그렇기 때문에, 직교 변조기(QMOD)의 Ich 출력은 직교 복조기(QDEMOD)의 Ich에 입력되고, 직교 변조기(QMOD)의 Qch 출력은 직교 복조기(QDEMOD)의 Qch에 입력된다. 이것을 식으로 나타낸 것이 다음의 수학식 (3)이다.
[수학식 (3)]
Figure 112007033756678-PAT00003
한편, 위상 시프터(220)에 의해 IQ 평면이 회전되는 경우의 계산 모델이 도 18로 표현될 수 있다. 직교 변조기와 직교 복조기는 회전 행렬 Φ를 통해 접속되 며, 다음의 수학식 (4)로 표현될 수 있다.
[수학식(4)]
Figure 112007033756678-PAT00004
일반적으로, 행렬에서는 교환 법칙이 성립되지 않는다. 따라서, 계산의 순서가 저장된다. 그렇기 때문에, 직교 변조기와 직교 복조기의 오차를 분리하는 것이 가능하다.
먼저, 직교 변조기의 이득 오차를 직교 복조기의 이득 오차와 분리하는 원리에 관해서 설명한다.
도 17의 모델에 있어서, 직교 변조기와 직교 복조기에 위상 오차도 DC 오프셋도 없고 G=1이 설정되어 있다면, 도 17은 도 19와 같이 표현될 수 있다. 이것은 수학식 (5)로 표현될 수 있다.
[수학식 (5)]
Figure 112007033756678-PAT00005
그 결과, 다음의 2개의 수학식 (6)을 얻을 수 있다.
[수학식 (6)]
Figure 112007033756678-PAT00006
그런데, 수학식 (6)으로부터 분명한 바와 같이, 직교 변조기와 직교 복조기의 이득 오차는 곱의 형태를 취한다. 수학식 (6)을 풀 수 있다고 해도, 분리는 할 수 없다. Δgd를 Δgm와 분리하기 위해서는, Δgm에 대한 Δgd의 비가 필요하다. 그래서, 위상 시프터(220)에 의해서 직교 변조기와 직교 복조기의 위상면을 회전시키는 것을 고려한다.
도 20은 위상 시프터(220)의 위상을 0°과 90°로 설정한 경우를 도시하고 있다. 도 19와 동일한 방법으로 위상 오차가 없다고 가정하기로 한다. n번째 샘플에 대해 0°의 상태에서 평가한 값과, p번째 샘플 후에 90°의 상태에서 평가한 값에 있어서, 계산 경로가 다르다. 이것을 식으로 나타낸 것이 다음의 수학식 (7)이다.
[수학식 (7)]
Figure 112007033756678-PAT00007
따라서, 4개의 수학식 (7)을 얻을 수 있다. 이 경우, 직교 복조기측에서는 경로가 교체되고, 또 부호가 반전된다. 그렇기 때문에, 직교 변조기측과 직교 복조기측에서 서로 파라미터를 일치시킬 필요가 있다. 이 예에서는 직교 변조기와 직교 복조기의 이득 오차의 곱과 비가 모두 명확하다. 따라서 분리가 이루어질 수 있다.
위상 오차도 진폭 오차도 없고, G=1이 설정되며, 위상 회전이 적용되지 않는다면, 도 19로부터 다음의 수학식 (8)을 얻을 수 있다.
[수학식 (8)]
Figure 112007033756678-PAT00008
그 결과, 다음의 2개의 수학식 (9)를 얻을 수 있다.
[수학식 (9)]
Figure 112007033756678-PAT00009
당연한 바지만, 직교 변조기와 직교 복조기 쌍방의 DC 오프셋 값의 가산 결과만으로, 직교 변조기측과 직교 복조기측에서 DC 오프셋을 분리하는 것은 불가능하다. 한편, 위상 시프터에 의해 위상 회전이 적용되면, 다음의 수학식 (10)을 얻을 수 있다.
[수학식 (10)]
Figure 112007033756678-PAT00010
4개의 수학식 (10)으로부터 4개의 DC 오프셋 성분을 구하는 것이 가능하다. 이런 식으로, 위상 회전을 적용함으로써 DC 오프셋을 분리하는 것도 가능하다.
DC 오프셋도 이득 오차도 없고 G= l이 설정되면, 다음의 수학식 (11)로 모델링이 이루어진다.
[수학식 (11)]
Figure 112007033756678-PAT00011
위상 시프터에 의한 위상 회전이 없다면, φ=O이기 다음의 수학식 (12)를 얻는다.
[수학식 12)]
Figure 112007033756678-PAT00012
따라서, 단위 행렬이 사라져 다음의 수학식 (13)을 구할 수 있다.
[수학식 (13)]
Figure 112007033756678-PAT00013
결합 법칙을 적용하여 먼저 행렬의 내용을 계산하면 다음의 수학식 (14)를 구할 수 있다.
[수학식 (14)]
Figure 112007033756678-PAT00014
각 요소의 삼각함수의 곱을 합의 형태로 재기록하면, 다음의 수학식 (15)를 구할 수 있다.
[수학식 (15)]
Figure 112007033756678-PAT00015
각 요소는 (1, 1)=(2, 2) 및 (1, 2)=(2, 1)이다. 따라서, 이들을 각각 정리하면 다음의 수학식 (16)을 구할 수 있다.
[수학식 (16)]
Figure 112007033756678-PAT00016
따라서, 구해지는 행렬의 곱은 다음의 수학식 (17)과 같다.
[수학식 (17)]
Figure 112007033756678-PAT00017
최종적으로, 계산 모델로서 다음의 수학식 (18)을 구할 수 있다.
[수학식 (18)]
Figure 112007033756678-PAT00018
이것은 다음의 수학식 (19)로 표현할 수 있다.
[수학식 (19)]
Figure 112007033756678-PAT00019
수학식 (19)에서는, 직교 변조기의 위상 오차와 직교 복조기의 위상 오차가 합과 차의 형태로 나타난다. 따라서, 이들의 관계로부터, 쌍방의 오차가 이들의 관계에 기초하여 분리될 수 있다는 오산이 존재하게 된다. 그런데, 위상 오차의 합이 sin 함수를 형성하고 그 차가 cos 함수를 형성하는 것은 명백하다. sin 함수와 cos 함수는 ±π의 범위 내에서 선택적 값을 나타내는 각도마다 2개 값을 갖는다. 그렇기 때문에, 위상 오차의 합과 차의 값을 명시할 수 없다. 따라서, cos 함수와 sin 함수가 우연히 ±1의 값을 취하지 않는다면, 직교 변조기와 직교 복조기의 위상 오차는 수학식 (19)에 기초하여 서로 분리될 수 있다.
이에, 위상 시프터에 의해 구한 위상 회전량이 φ=π/2인 경우도 고려한다. 이 모델은 다음의 수학식 (20)으로 표현될 수 있다.
[수학식 (20)]
Figure 112007033756678-PAT00020
결합 법칙을 적용하여 먼저 우변 2번째 부분의 회전 행렬과 우변 3번째 부분의 직교 변조기의 오차 행렬을 연산함으로써, 다음의 수학식 (21)을 구할 수 있다.
[수학식 (21)]
Figure 112007033756678-PAT00021
이것을 반환하여 다음의 수학식 (22)를 구한다.
[수학식 (22)]
Figure 112007033756678-PAT00022
이전 경우와 동일하게, 먼저 행렬의 계산을 다음의 수학식 (23)으로 표현한 바와 같이 수행한다.
[수학식 (23)]
Figure 112007033756678-PAT00023
각 요소는 (1, 1) = -(2, 2) 및 (l, 2) = -(2, 1)이다. 따라서, 이들을 각각 정리하여 다음의 수학식 (24)를 구할 수 있다.
[수학식 (24)]
Figure 112007033756678-PAT00024
따라서, 계산되는 행렬의 곱은 다음의 수학식 (25)로 표현된다.
[수학식 (25)]
Figure 112007033756678-PAT00025
따라서, 최종적으로 다음의 수학식 (26)을 구할 수 있다.
[수학식 (26)]
Figure 112007033756678-PAT00026
이것은 다음의 수학식 (27)로 표현될 수 있다.
[수학식 (27)]
Figure 112007033756678-PAT00027
위상 회전이 수행되지 않는 이전 경우의 2개의 수학식 (19)를 더하여 다음의 4개의 수학식 (28)을 구할 수 있다.
[수학식 (28)]
Figure 112007033756678-PAT00028
이때, 위상 오차의 합은 sin 함수와 cos 함수로 표현되며, 그 차도 cos 함수와 sin 함수로 표현된다. 따라서, sin 함수와 cos 함수의 쌍방을 만족하는 위상 오차의 합 또는 차는 단 하나의 값에 한정된다. 그 결과, 직교 변조기측의 위상 오차와 직교 복조기측의 위상 오차를 분리하는 것이 가능하다.
전술한 바와 같이, 위상 회전 방법을 이용하여 직교 변조기와 직교 복조기의 이득 오차, 위상 오차, 및 DC 오프셋을 분리하는 것이 가능하다. 동종의 오차가 개별로 존재하는 경우에 관해서 설명하고 있지만, 오차들이 혼재하는 경우에도 분리가 이루어질 수 있다. 또한, 직교 변조기와 직교 복조기의 이득과 위상 시프터의 위상 회전량 φ의 오차를 추정하는 것도 가능하다. 이것에 관해서 후술한다.
전술한 바와 같이, 도 18의 모델에서는 다음의 수학식 (29)에 의해 9개의 오차 파라미터, 즉 Δgm, Δθm, IDCm, QDCm, G, Δgd, Δθd, IDCd, 및 QDCd를 계산하는 문제가 있다.
[수학식 (29)]
Figure 112007033756678-PAT00029
이것이 "다차원 비선형 연립 방정식의 해" 또는 "다차원의 최적화"이며, 수치 계산으로 풀 수 있다. 일반적으로, 다차원의 문제에서 해를 찾는 것은 곤란하다. 이 문제에서는 구해지는 파라미터가 오차를 나타낸다. 그렇기 때문에, 해의 실제치는 대략 상상될 수 있으며, 초기값일 수 있는 값, 즉 오차가 없는 값을 얻을 수 있다.
이 문제의 해는, 예컨대 문헌 "William H. Press, Saul A. Teukolsky, WilliamT. Vetterling, Brian P. Flannery, "Numerical Recipes in C" Cambridge University Press(1988)"의 제9장(비선형 연립 방정식)과 제10장(최적화)에 상세히 기술되어 있다.
난수를 이용한 최적화로 상기 수학식 (29)를 푸는 예에 관해서, 도 21, 도 22, 도 23을 참조하여 설명하기로 한다. 도 21은 파라미터 계산 모델을 도시하는 도면, 도 22는 모델 해를 나타내는 흐름도, 도 23은 흐름도에 따른 심볼점들(샘플점일 수 있음) 간의 관계를 도시하는 도면이다.
먼저, 9개의 오차 파라미터의 초기값이 난수에 의해 부여된다(도 22의 단계 101). 여기서는, 난수로서 일양난수(homogeneous random number)를 이용한다. 일항난수의 범위는 각 파라미터마다 초기화되는 것으로 가정한다.
다음에, 난수에 의해 생성된 임시 파라미터를 이용하여, N개(예컨대 1024개)의 심볼에 대해 다음의 수학식 (30)을 푼다.
[수학식 (30)]
Figure 112007033756678-PAT00030
위상 회전량 φ은 전반 512개의 심볼[1≤n≤512]과 후반 512개의 심볼[513≤n≤1024]에 0°와 90°를 부여하는 것으로 가정한다. 보다 구체적으로, 다음의 수학식 (31)이 설정된다.
[수학식 (31)]
Figure 112007033756678-PAT00031
먼저, 도 21에서는 n번째 심볼에 대한 기저대역 신호가 신호원(803)[송신 신호 생성부(406)에 대응]으로부터 생성된다(도 22의 단계 102). 기저대역 신호는 DA 컨버터(804)[DAC(201, 202)에 대응]를 통해 아날로그부(801)에 입력되고, 보상 대상이 되는 직교 변조기(805)[직교 변조기(230)에 대응]에 입력된다.
도 1에서는, 직교 변조기(230)로부터 출력된 신호가 PA(208)를 통해 직교 복조기(240)에 입력된다. 이 때, 위상 시프터(220)에 의해서 n번째 샘플에 대해 직교 변조기(230)와 직교 복조기(240)의 위상면의 회전 φ이 적용된다. 도 21에서는, 이 것이 회전(806)으로서 표현된다. 회전이 적용되는 신호는 직교 복조기(807)에 의해 기저대역 신호로 변경되어 AD 컨버터(808)[ADC(217, 218)에 대응]를 경유하여 디지털 신호로 복귀된다.
한편, 신호원(803)에서 생성된 기저대역 신호(I2와 Q2에 해당)와 AD 컨버터(808)를 통해 복귀된 디지털 기저대역 신호(I4와 Q4에 해당)는 도 1의 직교 오차 추정부(403)에 페치된다. 여기서, 지연 시간이 추정 및 보상되고, 시각이 정렬된 신호가 파라미터 계산부(603)에 송신된다. 도 4의 파라미터 계산부(603)에서는 도 21에 도시한 가상 직교 변조기(809), 가상 회전(810), 및 가상 직교 복조기(811)의 직렬 접속을 위한 경로 계산의 결과를, 실제 직교 변조기(805), 실제 회전(806), 및 실제 직교 복조기(807)의 캐스케이드 접속에서의 계측 결과와 비교하여 파라미터를 추정한다. 가상 경로의 계산에는 수학식 (31)을 이용한다.
미리 정해진 심볼수 N(도 22의 단계 103)과 위상 분할수 D(도 22의 단계 104)의 관측을 종료한 단계에서, 상기 수학식 (31)을 평가한다(도 22의 단계 107). 도 22의 단계 106에서는 결정되는 난수(819, 821)를 이용하여 상기 수학식 (31)을 계산한다. 위상 회전 φ은 제어부(405)에 의해 512개 심볼마다 D개의 값(예컨대 0°와 90°의 2개의 값)을 교대로 취하도록 변경된다(도 22의 단계 105).
상기 수학식 (31)에서는 I2와 Q2에 대응하는 SI(n)와 SQ(n)에 대한 출력 DI(n)와 DQ(n)을 구한다. 예컨대, DI(n)와 DQ(n)의 1024개 심볼을 구하고, 이들에 시각을 더하여 구한 I4와 Q4로부터의 오차를 구한다. 이 오차들은 다음의 수학식 (32)에 따라 계산된다.
[수학식 (32)]
Figure 112007033756678-PAT00032
이 경우 N=1024가 설정된다.
같은 평가를 다른 파라미터 세트에 대해서 R회(예컨대 8192회) 반복한다(도 22의 단계 108).
R회의 오차 평가를 종료한 단계에서는 Err(1) 내지 Err(8192)의 오차 중, 가장 작은 16개를 선택하여 9개의 파라미터 Δgm, Δθm, IDCm, QDCm, G, Δgd, Δθd, IDCd, 및 QDCd에 설정된 난수를 체크한다
예컨대, Δgm이, 오차가 작은 16개 오차 중에서 0.18 dB∼0.36 dB의 값을 포함하면, 구해지는 Δgm의 해는 이 범위 내에 존재하고 다음번 난수 설정 범위는 0.18 dB∼0.36 dB에 제한된다고 가정한다. 마찬가지로, 다른 파라미터에 대해서도 체크하여 난수의 설정 범위를 갱신한다. 또한, 이 단계(M회째)에서의 각 파라미터의 추정치에 대해서, 난수를 갖는 설정치는 Err(1)∼Err(8192)의 오차가 가장 작은 회에 주어진다(도 22의 단계 109). 이 처리는 M회(예컨대 20회) 수행되고(도 22의 단계 110), 처리는 종료된다.
도 24는 파라미터 추정용 설정치의 리스트를 나타내고 있다. 또한, 도 25 내지 도 29는 각 파라미터의 수렴 상태를 도시하고 있다. 도면에서, 3개의 선 중, 최 상위 선은 일항난수의 상한치, 최하위 선은 일항난수의 하한치, 중간 선은 추정치를 나타낸다. 또한, 도 30은 각 파라미터의 수렴치의 리스트를 나타내고 있다. 이들로부터, 9개의 오차 파라미터가 확실하게 수렴됨을 알 수 있다.
본 실시예에서는 캐스케이드 접속 관계에 있는 직교 변조기와 직교 복조기의 IQ 평면을 회전시킴으로써, 그 각각이 갖는 오차를 추정한다. 오차 추정에 의해 수학식 (32)가 된다.
본 실시예에서는 난수를 이용한 최적화 기술로 수학식 (29)를 풀지만, 이것에 한정되지 않고, 어떤 방법으로도 다차원 비선형 방정식을 풀 수 있음은 물론이다.
또한, 본 실시예에서는 512개 샘플마다 위상 시프터를 제어하고 있지만, N개 샘플, R개 난수 세트의 데이터를 먼저 취득한 다음 위상 시프터를 제어하여 상이한 φ로 동일한 처리를 수행하는 경우에도 오차 추정을 할 수 있다. 상기 연립 수학식 (31)을 준비하는 순서가 문제이며, 답이 그 순서에 따라 변경되는 것을 막는 것에 대해서는 설명할 필요가 없다.
본 실시예에서는 위상 시프터(220)를 통한 회전에 대한 위상 각도로서 0°과 90°의 2가지 형태를 선택한다. 그러나, 한정된 값을 위상각으로서 이용할 필요는 없다. 도 31은 본 실시예에 따른 위상각 φ의 분할수 D와 수렴 특성 간의 관계를 시뮬레이션하여 구한 결과의 일례를 도시하고 있다. 도 31로부터, 2 이상의 분할에 있어서 동등한 수렴 특성을 얻음을 알 수 있다.
도 32는 위상각 φ의 분할 수가 D=2로 설정된 경우, 한쪽의 위상 시프트량이 0°일 때, 다른쪽의 위상 시프트량에 대해 어떤 각을 효과적으로 선택하는지를 나타내는 도면이다.
도 32로부터, 제1 위상 시프트량에 대하여 상대적으로 ±90°의 시프트가 수행된 경우에 제곱 평균 오차가 작고, 수렴 특성이 높은 것을 알 수 있다. 그러나, 이외의 값도 수렴이 이루어짐을 알 수 있다. 가장 수렴하기 쉬운 것은 ±115° 근방의 범위이다. 실용적인 영역은 0°±15°와 180°±5°를 제외하는 넓은 범위를 포함함을 알 수 있다.
도 33은, 위상각 φ의 분할수가 D=2로 설정된 경우, 한쪽의 위상 시프트량이 45°일 때 다른쪽의 위상 시프트량으로서 어떤 각을 효과적으로 선택하는지를 나타내고 있다. 도 32의 예와 동일한 방법으로, 제2 위상각에 대해 유효한 각도는 제1 위상각에 대하여 ±15°와 제1 위상각에 대하여 180°±5°의 영역을 포함함을 알 수 있다.
이 특성은, 실용상 엄밀한 조정이 곤란한 직교 변조기와 직교 복조기 간의 위상이 0°, 90° 등의 특정 값에 한정될 필요가 없음을 나타낸다.
이 설명에서는, 위상각 φ이 엄밀히 제어된 값으로 설정되는 것을 가정한다. 보다 구체적으로, 제어부(405)가 위상각 φ을 45°로 설정하면, 위상 시프터(220)는 직교 변조기(230)와 직교 복조기(240)의 IQ 평면의 위상을 정확히 45°로 시프트하는 것을 가정한다. 그러나, 그러한 교정을 필요로 하는 방법은 실제로 바람직하지 못하고, 위상 시프터(220)에 의해 설정되는 IQ 평면의 위상각 φ에 오차가 있더라도 추정 알고리즘이 동작하는 것이 바람직하다.
그래서, 도 21에 도시하는 바와 같이, 오차 파리미터 Δφ[난수 (820)]도 위상각 φ에 설정된다. 그 결과, 다른 9개의 오차 파라미터와 함께 위상각 φ의 오차를 추정하면서, 다른 9개의 오차 파라미터를 추정하는 것이 가능하다. 특히, Δφ이 되도록 ± 180의 탐색 범위를 설정할지라도 수렴이 이루어질 수 있다. 이것은 다차원 비선형 연립 수학식 (29)에서 미지수가 1씩 증가하는 것에 해당한다.
이 특성은 매우 실용적이다. 위상 시프터(220)의 엄밀한 교정이 이루어질 필요는 없다. 따라서, 예컨대 국부 신호원으로부터 직교 변조기 또는 직교 복조기까지의 전기 길이를 염려할 필요가 없다. 또한, 위상 시프터의 전기 길이와 제어 전압에 대한 위상 시프트량의 선형성도 염려할 필요가 없다.
난수에 일항난수를 이용하는 것으로 설명하고 있지만, 난수는 가우스 난수일 수도 있다.
도 34는 2개 난수의 확률을 도시하고 있다. 일항난수는 탐색 범위로서 설정된 최대치와 최소치 사이에 생성된다. 그렇기 때문에, 실제치가 이 범위에서 벗어나면 수렴이 이루어지지 않는 문제가 있다.
한편, 가우스 난수는 탐색 범위를 σ에 설정함으로써 낮은 확률로, 고정된 탐색 범위의 외부에 대해서 탐색을 적용할 수 있다. 이에, 본 방법은 일항난수에 비교하면 명백하게 번잡스럽다. 수렴 특성은 일항난수에서와 그다지 다르지 않다.
따라서, 본 발명의 이점은 다차원 비선형 연립 방정식의 해에 제한되지 않는다. 따라서, 탐색 방법을 임의로 변경하는 것이 가능하다.
실제 이용시에 발생하는 잡음은 무시한 채로 설명하고 있지만, 본 계산 모 델은 잡음에 대해 내성을 갖고 있음에 대해 설명하기로 한다.
잡음을 갖는 계산 모델은 다음의 수학식 (33)으로 표현된다.
[수학식 (33)]
Figure 112007033756678-PAT00033
심볼 ξ은 각 채널에 존재하는 잡음이다. 변동이 있는 상태에서 추정 알고리즘을 실행한다.
그 결과, 추정치는 잡음의 영향을 받아 소정치 이하로 수렴하지 않는다. 예컨대 수렴이 M=10회의 추정으로 끝난다고 가정하기로 한다. 이 경우, 11회째 이후의 추정치에 관해서 평균화 처리를 수행함으로써 수렴을 실제치를 향해 추가 수행하는 것이 가능하다.
보다 구체적으로, 11회와 12회에 대한 추정치의 평균치가 12회에서 설정되고, 11회, 12회, 13회의 추정치의 평균치가 13회에서 설정된다.
이 처리를 반복함으로써 파라미터를 수렴하는 것이 가능하다.
PA(208)의 비선형성에 대해서는 고려하지 않고 설명하고 있다. 그러나, 일부 경우에서는 PA(208)를 실제 통신 장치의 비선형 영역에 이용한다. 이 경우, 임계치는 신호 진폭에 제공되고, 그 임계치보다 작은 신호가 수학식 (29)와 수학식 (33)의 계산 대상이 되도록 설정되며, 큰 값은 파기된다. 이 처리에 의해 PA(208)의 비선형성의 영향을 경감하는 것이 가능하다.
PA(208)의 비선형성의 영향을 경감하는 예로서 DPD(401)와의 병용을 제안할 수도 있다.
이 방법에서는, DPD(401)의 추정 동작과 직교 오차 보상의 추정 동작을 교대로 수행하여, 선형 오차와 비선형 오차의 양방을 수렴시킨다. 또한, 이 관계는 반드시 기계적으로 교대로 동작될 필요는 없고, 이와 다르게 독립적으로 동작될 수도 있다. 각각의 추정 동작의 트리거가 되는 이벤트는 공통의 것일 필요가 없고, 독립적일 수 있다. 이벤트는, 타이머, 카운터, 온도 변화, 송신 전력의 변화, 송신 주파수의 변화, PA(208)의 출력 전력의 변화, PA(208)의 입력 전력의 변화, PA(208)의 이득, 직교 변조기(230)의 이득, 직교 변조기(230)의 출력 전력의 변화, 직교 복조기(240)의 입력 전력의 변화, 직교 복조기(240)의 이득의 변화, LO 신호의 전력의 변화, LO 신호의 주파수의 변화, PLL의 언로크, 멀티캐리어에 있어서의 송신 채널의 조합의 변화, 및 변조 방법의 변화를 포함한다. 또한, 수신 데이터나 송신 데이터의 내용에 따라 이벤트를 생성하는 것도 가능하다.
DPD(401)가 동작하는 상태에서, PA(208)의 비선형성이 DPD(401)에 의해 상쇄된다. 따라서, 직교 오차 추정부(403)는 I2와 Q2를 I4와 Q4와 비교하여 비선형성을 제거할 수 있다. 이 경우, 직교 변조기 오차 보상부(402)가 경로에 개재되어 있다. 그렇기 때문에, 직교 변조기 오차 보상부(402)의 오차도 보상된다. 보상으로부터 시프트된 부분은 관측된다.
마찬가지로, 직교 오차 추정부(403)는 I5와 Q5의 신호를 참조하여 직교 복조기(240)의 오차도 보상되게 한다. 마찬가지로, 보상으로부터 시프트된 부분은 관측 된다.
DPD(401), 송신 신호 생성부(406), 수신 신호 처리부(407)가 직교 변조기(230)와 직교 복조기(240)의 보상에 있어서 필수적인 부분은 아니지만, DPD(401)의 구성과 동작의 일례에 관해서 아래에 구체적으로 설명하기로 한다.
도 35에 도시하는 바와 같이, DPD(401)는 파워 계산부(302), 비선형 왜곡 보상용 LUT(304), 비선형 왜곡 보상부(306), 비선형 오차 계산부(327), 및 LUT 갱신부(329)를 포함한다.
또한, 설명의 편의상, 신호 및 그 경로에도 부호를 부여한다. 구체적으로 설명해서, I0과 Q0으로 나타내는 직교 기저대역 신호(301), 파워 계산부(302)에 의해 계산된 진폭치(303), 직교화된 비선형 왜곡 보상 데이터(305), I1과 Q1로 나타내는 비선형 왜곡 보상된 직교 기저대역 신호(307), I5와 Q5로 나타내는 복귀된 직교 기저대역 신호(323), 비선형 오차 계산부(327)에 의해 계산된 파워에 대응하는 비선형 오차(328), 및 LUT 갱신부(329)에 의해 파워에 대응하는 LUT 어드레스에 새롭게 기록되는 갱신용 비선형 왜곡 보상 데이터(330)에 부호가 부여된다.
DPD(401)의 각 블록에서의 송신 모드시 동작에 관해서 설명한다.
먼저, 파워 계산부(302)를 통해 직교 기저대역 신호(301)로부터 송신 신호의 진폭치(303)가 계산된다. 이어서, 계산되는 송신 신호의 진폭치(303)를 비선형 왜곡 보상용 LUT(304)에 참조되는 어드레스로 설정함으로써, 미리 계산된 송신 시스템의 비선형 왜곡 특성의 역특성을 갖는 비선형 왜곡 보상 데이터를 직교화하여 얻 은 비선형 왜곡 보상 데이터(305)를 구한다.
비선형 왜곡 보상부(306)는 직교 기저대역 신호(301)와, 직교화된 비선형 왜곡 보상 데이터(305)의 복소곱을 행하여, 비선형 왜곡 보상된 직교 기저대역 신호(307)를 출력한다.
오차 추정 모드시에, 제어부(405)로부터 받은 지시에 따라, 복귀된 직교 기저대역 신호(323)와 직교 기저대역 신호(301)를 서로 비교하여 송신 시스템 회로(600)의 비선형 오차를 직교 지저대역 신호(301)의 진폭의 함수로서 모델링된 다음, 또 LUT(304)를 갱신한다.
먼저, 직교 기저대역 신호(301)와 복귀된 직교 기저대역 신호(323) 간에 생성된 지연은 비선형 오차 계산부(327)에서 추정되어 지연이 보정된다. 지연 보정된 직교 기저대역 신호(301)와 복귀된 직교 기저대역 신호(323)를 동시에 복소 제산하여 그 시각에서의 송신 시스템 회로(600)의 복소 이득을 구한다. 다음에, 복소 이득은 그 시각에서의 직교 기저대역 신호(301)의 진폭의 함수로서 표시된다. 모델링된 결과는 진폭에 대응하는 비선형 오차(328)로서 LUT 갱신부(329)에 보내진다. LUT 갱신부(329)는 진폭을 어드레스가 되게 설정하는 변환을 수행하고, 또 비선형 에러(328)의 역함수를 구하여, 그 진폭(LUT 어드레스)에 대응하는 복소의 비선형 왜곡 보상 데이터(330)를 취득한다. LUT(304)의 갱신은 제어부(405)로부터 받은 지시에 따라, 송신에 지장 없는 타이밍에서 실행된다.
그 결과, 송신 모드시에 정밀도가 높은 비선형 왜곡 보상을 수행하는 것이 가능하다.
DPD(401)의 구조가 이 구조에 한정되지 않음은 물론이다. 예컨대, 파워 계산부(302)에 의해 계산되는 값은 진폭치에 한정되는 것이 아니며, 송신 신호의 파워치가 계산될 수 있다. 보다 구체적으로, 어드레스가 되도록 값을 설정하는 구조를 채용하여 비선형 왜곡 보상용 LUT(304)에 참조되며, 비선형 왜곡 보상 데이터(305)는 미리 계산되는 송신 시스템의 비선형 왜곡 특성과 역특성을 갖는 비선형 왜곡 보상 데이터를 직교화하여 구해진다. 또한, 이러한 상세한 점뿐만 아니라, 비선형성을 보정할 수 있는 구조도 당업자라면 충분함을 이해할 수 있다.
또한, 이상에서는 스위치(210)를 이용하여 안테나(209)의 접속 지점을 송신 시스템 회로(600) 또는 수신 시스템 회로(800)에 시간에 따라 전환한다. 이 경우에, 전술한 바와 같이, 수신 시스템 회로(800)를 오차 추정에 이용하는 피드백 루프로서 이용하는 것이 가능하다. 또한, 송신 시스템 회로(600)용과 수신 시스템 회로(800)용의 복수의 안테나가 준비되어, 전환이 수행되지 않는 구조를 채용할 수 있음도 물론이다. 수신 다이버시티형인 경우, 2 종류의 수신 시스템 회로(800)가 제공된다. 이 경우에, 시스템의 한쪽 계통은 안테나에 대해 접속/절단으로 전환되도록 구성되고 피드백 루프로서 이용되는 것이 좋다.
또한, 송신과 수신을 동시에 수행하는 시스템에서는 송신 주파수와 수신 주파수가 서로 다르다. 이 경우에 수신 시스템 회로(800)는 피드백 루프로서 이용될 수 없다. 따라서, 오차 추정을 위한 피드백 루프 전용 회로를 제공하는 것이 좋다.
또한, 이상에서는 직교 변조기(230)와 직교 복조기(240)의 LO 신호의 주파수를 캐리어 주파수로 설정하는 직접 변환 방식의 통신 장치에 대하여 설명하고 있 다. 그러나, LO 신호의 주파수를 중간 주파수로서 상향 변환/하향 변환하는 헤테로다인(heterodyne) 방식을 통신 장치에 이용할 수도 있다. 이 경우에, 상향 컨버터/하향 컨버터는 LO 신호의 주파수를 공용하는 것이 좋다. 또한, 복소 공액 관계에 있는 2개의 IF 신호를 DA 컨버터로 발생시켜 이들 신호를 직교 변조기에 통과시킴으로써 이미지를 억압하는 방법도 있는데, 이 방법에서도 직교 변조기가 보정될 수 있다. 이 경우, 복소 혼합되지 않는 기저대역 신호가 비교될 것이다. 또한, 이미지 억압 방법은 수신에도 유효하다. 그 경우에, 전술한 바와 동일하게 직교 복조기의 오차 보상도 유효하게 적용될 것이다.
직교 변조기와 직교 복조기의 구조는 본 실시예에 따른 믹서와 위상 시프터를 조합하는 방법에 한정되는 것이 아니라, 알려진 다양한 구성을 취할 수 있음도 물론이다.
직교 변조기에 공급되는 국부 신호와 직교 복조기에 공급되는 국부 신호 간의 위상차는 국부 신호원으로부터 변조기와 복조기 중 한쪽에 보내지는 신호의 위상이 시프트되는 본 실시예에 따른 구조에 한정되지 않는다. 예컨대, 다른쪽에 보내지는 신호의 위상도 시프트되는 구조와, 2개의 국부 신호원을 각각 독립적으로 설치하여 양쪽의 위상을 시프트하는 구조를 채용하는 것도 가능하다.
직교 변조기 오차 보정부(402)에 있어서, 예컨대 가산기(501)가 DC 오프셋 제어 전압을 증폭기를 통과한 신호에 가산하는 구조를 채용하는 것도 가능하다.
또한, 직교 변조기 오차 보상부(402)는 예컨대 도 36에 도시하는 바와 같이, 가산기(1701, l702), 증폭기(1705, 1706), 위상 시프터(1707, 1708)를 제공하는 구 조를 구비할 수 있다. 가산기(1701)는 입력되는 I1을, 제어부(405)에 의해 제어되는 DC 오프셋 제어용 전압 IDC1과 가산하여 얻은 신호를 출력한다. 증폭기(1705)는 가산기(1701)로부터 출력된 신호를 제어부(405)에 의해 제어되는 증폭율 k로 증폭하여 얻은 신호를 출력한다. 위상 시프터(1707)는 증폭기(1705)로부터 출력된 신호의 위상을 제어부(405)에 의해 제어되는 위상 시프트량 η만큼 시프트하여 얻은 I2를 출력한다. 가산기(1702)는 입력되는 Q1을 제어부(405)에 의해 제어되는 DC 오프셋 제어용 전압 QDC1과 가산하여 얻은 신호를 출력한다. 증폭기(1706)는 가산기(1702)로부터 출력된 신호를, 제어부(405)에 의해 제어되는 증폭율 k로 증폭하여 얻은 신호를 출력한다. 위상 시프터(1708)는 증폭기(1706)로부터 출력된 신호의 위상을 제어부(405)에 의해 제어되는 위상 시프트량 η만큼 위상 시프트하여 얻은 Q2를 출력한다. 이 경우, 수학식 (1) 대신에 다음의 수학식 (34)를 직교 변조기의 입력/출력 관계를 나타내는 모델식에 이용할 수 있다.
[수학식 (34)]
Figure 112007033756678-PAT00034
직교 복조기에도 같은 구조를 이용하면, 수학식 (4) 대신에 다음의 수학식 (35)를 직교 오차 추정부의 파라미터 계산에 이용할 수 있다.
[수학식 (35)]
Figure 112007033756678-PAT00035
본 실시예에서는, 16개의 LO 위상차로 샘플링이 수행된 다음 심볼 패턴이 변경되지만, 이것은 심볼 레이트가 느린 경우에 적합한 기술이다. 반대로, 심볼 레이트가 빠른 경우에는 4개의 심볼 패턴으로 샘플링을 한 후 LO 위상차를 변경하는 것이 좋다.
전술한 바와 같이, 구하는 직교 변조기(230)의 오차와 직교 복조기(240)의 오차는, 각각 직교 변조기 오차 보상부(402)와 직교 복조기 오차 보상부(404)에 설정되어 직교 오차가 상쇄된다.
전술한 바와 같이, 직교 변조기(230)의 계산 모델(도 15)은 도 2의 직교 변조기 오차 보상부의 구조와 역구조를 갖는다. 따라서, DC 오프셋량의 부호는 직교 변조기의 DC 오프셋량의 부호에 대하여 반전되어 DC 오프셋량은 직교 변조기 오차 보상부(402)에 설정된다. 또한, 직교 변조기(230)의 진폭 오차와 위상 오차에 대해서는, 행렬 Ψm의 역행열을 구하여 직교 변조기 오차 보상부의 행렬 g에 제공하는 것이 좋다.
직교 복조기(240)에 관해서도 같은 조작에 의해 오차 보상이 이루어진다.
이에, 직교 변조기(230)의 계산 모델(도 15)과 역구조를 갖는 직교 변조기 오차 보상기부가 제공된다. 그 결과, 오차를 상쇄하기 위한 파라미터를 간단히 구 하여 그 변환에서의 계산 오차를 제어하는 것이 가능하다. 직교 복조기도 같다.
본 실시예에서는 직교 변조기와 직교 복조기가 서로 역구조를 갖는 계산 모델과 보상기가 제공되지만, 직교 변조기측과 직교 복조기측이 동일한 구조를 갖거나, 서로 전혀 다른 모델을 이용하는 것도 가능하다. 직교 변조기의 계산 모델에는 보상 대상이 되는 아날로그부의 특성을 보다 효율적으로 또는 정확하게 표현할 수 있는 모델을 이용한다. 또한, 그 모델에는 수학적으로 역모델이 설정되는 것이 좋다.
본 발명의 실시예에 따르면, 피드백 시스템을 DPD와 직교 오차 보상 회로가 공용하는 구조를 채용하더라도, 비선형성과, 직교 변조기 및 직교 복조기의 오차를 검출하여 보상하는 것이 가능하다.

Claims (11)

  1. 제1 위상을 갖는 제1 국부 신호와, 상기 제1 위상과 상이한 제2 위상을 갖는 제2 국부 신호를 생성하는 국부 신호 발생기와;
    상기 제1 국부 신호를 이용하여 입력 신호를 변조 신호로 변조하는 직교 변조기와;
    상기 직교 변조기에서 생성된 직교 변조 오차를 보정하는 제1 보상기와;
    상기 제2 국부 신호를 이용하여 상기 변조 신호를 복조 신호로 복조하는 직교 복조기와;
    상기 직교 복조기에서 생성된 직교 복조 오차를 보정하는 제2 보상기와;
    (1) 상기 제1 위상과 상기 제2 위상 간의 위상차와, (2) 상기 입력 신호, 및 (3) 상기 복조 신호에 기초하여, 상기 제1 보상기에 설정되는 제1 설정치와 상기 제2 보상기에 설정되는 제2 설정치를 계산하는 보상 제어기
    를 포함하는 통신 장치.
  2. 제1항에 있어서, 상기 보상 제어기는,
    상기 위상차가 제1 위상차인 경우 상기 입력 신호와 상기 복조 신호 간의 관계와,
    상기 위상차가 상기 제1 위상차와 상이한 제2 위상차인 경우 상기 입력 신호와 상기 복조 신호 간의 관계
    를 이용하여, 상기 제1 설정치 및 제2 설정치를 구하는 것인, 통신 장치.
  3. 제2항에 있어서, 상기 제1 위상차와 상기 제2 위상차 간의 차는 90°인 것인, 통신 장치.
  4. 제2항에 있어서, 상기 제1 위상차와 상기 제2 위상차 간의 차는 15° 내지 175°의 범위 내에 있는 것인, 통신 장치.
  5. 제2항에 있어서, 상기 제1 위상차와 상기 제2 위상차 간의 차는 185° 내지 345°의 범위 내에 있는 것인, 통신 장치.
  6. 제1항에 있어서, 상기 국부 신호 발생기는,
    상기 제1 국부 신호를 생성하는 기본 국부 신호 발생기와;
    상기 제1 국부 신호의 위상을 시프트함으로써 상기 제2 국부 신호를 생성하는 위상 시프터
    를 포함하는 것인, 통신 장치.
  7. 제1항에 있어서,
    상기 제2 보상기에 의해 출력된 출력 신호와 제1 원신호로부터 비선형 왜곡 보상 특성을 구하여 상기 비선형 보상 특성으로 상기 제1 원신호에 대해 비선형 왜 곡 보상을 수행하여 구한 제2 원신호를 상기 제1 보상기에 공급하는 비선형 왜곡 보상기를 더 포함하고,
    상기 제1 보상기는 상기 제2 원신호에 대해 직교 오차 보정을 수행하여 상기 입력 신호를 출력하는 것인, 통신 장치.
  8. 통신 장치에서 직교 오차 보상용 제1 설정치를 계산하는 방법에 있어서, 상기 통신 장치는,
    제1 위상을 갖는 제1 국부 신호를 이용하여 입력 신호를 변조 신호로 변조하는 직교 변조기와;
    상기 직교 변조기에서 생성된 직교 변조 오차를 보정하는 제1 보상기와;
    상기 제1 위상과 상이한 제2 위상을 갖는 제2 국부 신호를 이용하여 상기 변조 신호를 복조 신호로 복조하는 직교 복조기와;
    상기 직교 복조기에서 생성된 직교 복조 오차를 보정하는 제2 보상기를 포함하고,
    상기 계산 방법은,
    상기 제1 위상과 상기 제2 위상 간의 위상차가 제1 위상차로 설정되는 경우에 상기 입력 신호 및 상기 복조 신호를 취득하는 단계와;
    상기 위상차가 상기 제1 위상차와 상이한 제2 위상차로 설정되는 경우에 상기 입력 신호 및 상기 복조 신호를 취득하는 단계와;
    적어도, (1) 상기 위상차가 상기 제1 위상차인 경우의 상기 입력 신호 및 상 기 복조 신호와, (2) 상기 위상차가 상기 제2 위상차인 경우의 상기 입력 신호 및 상기 복조 신호를 이용하여 제1 설정치 및 제2 설정치를 계산하는 계산 단계와;
    상기 제1 설정치를 상기 제1 보상기에 설정하고 상기 제2 설정치를 상기 제2 보상기에 설정하는 단계
    를 포함하는 것인, 통신 장치에서 직교 오차 보상용 제1 설정치를 계산하는 방법.
  9. 제8항에 있어서, 상기 계산 단계는,
    (1) 상기 입력 신호와,
    (2) 상기 제1 보상기에 의해 출력된 출력 신호
    를 이용하여 상기 제1 설정치와 상기 제2 설정치를 계산하는 단계를 포함하는 것인, 통신 장치에서 직교 오차 보상용 제1 설정치를 계산하는 방법.
  10. 컴퓨터 시스템으로 하여금 직교 오차 보상을 수행하게 하는 컴퓨터 프로그램 제품에 있어서, 상기 컴퓨터 시스템은,
    제1 위상을 갖는 제1 국부 신호와, 상기 제1 위상과 상이한 제2 위상을 갖는 제2 국부 신호를 생성하는 국부 신호 생성기와;
    상기 제1 국부 신호를 이용하여 입력 신호를 변조 신호로 변조하는 직교 변조기와;
    상기 직교 변조기에서 생성된 직교 변조 오차를 보정하는 제1 보상기와;
    상기 제2 국부 신호를 이용하여 상기 변조 신호를 복조 신호로 복조하는 직교 복조기와;
    상기 직교 복조기에서 생성된 직교 복조 오차를 보정하는 제2 보상기와;
    상기 입력 신호와 상기 복조 신호 간의 관계에 적어도 기초하여, 상기 제1 보상기에 설정되는 제1 설정치와 상기 제2 보상기에 설정되는 제2 설정치를 구하는 보상 제어기
    를 포함하고,
    상기 컴퓨터 프로그램 제품은,
    상기 컴퓨터 시스템으로 하여금 미리 정해진 동작을 수행하게 하는 소프트웨어 명령어와;
    상기 소프트웨어 명령어를 저장하는 컴퓨터 판독 가능한 매체
    를 포함하고,
    상기 미리 정해진 동작은,
    상기 제1 위상과 제2 위상 간의 위상차로서 제1 위상차를 부여하는 단계와;
    상기 위상차가 상기 제1 위상차인 경우에 상기 입력 신호 및 상기 복조 신호를 취득하는 단계와;
    상기 제1 위상차와 상이한 제2 위상차를 상기 위상차로서 부여하는 단계와;
    상기 위상차가 상기 제2 위상차인 경우에 상기 입력 신호 및 상기 복조 신호를 취득하는 단계와;
    적어도, (1) 상기 위상차가 상기 제1 위상차인 경우의 상기 입력 신호 및 상 기 복조 신호와, (2) 상기 위상차가 상기 제2 위상차인 경우의 상기 입력 신호 및 상기 복조 신호에 기초하여 상기 제1 설정치와 상기 제2 설정치를 계산하는 계산 단계와;
    상기 제1 설정치를 상기 제1 보상기에 그리고 상기 제2 설정치를 상기 제2 보상기에 설정하는 단계
    를 포함하는 것인, 컴퓨터 시스템으로 하여금 직교 오차 보상을 수행하게 하는 컴퓨터 프로그램 제품.
  11. 제10항에 있어서, 상기 계산 단계는 (1) 상기 입력 신호와, (2) 상기 제2 보상기에 의해 출력된 출력 신호를 이용하여 상기 제1 설정치 및 상기 제2 설정치를 계산하는 것인, 컴퓨터 프로그램 제품.
KR1020070043962A 2006-07-12 2007-05-07 통신 장치, 직교 오차 보상의 설정치 계산 방법, 및 직교 오차 보상 프로그램이 기록된 컴퓨터 판독 가능 기록 매체 KR100910603B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006191784A JP4172805B2 (ja) 2006-07-12 2006-07-12 通信装置、直交誤差補償の設定値算出方法および直交誤差補償プログラム
JPJP-P-2006-00191784 2006-07-12

Publications (2)

Publication Number Publication Date
KR20080006447A true KR20080006447A (ko) 2008-01-16
KR100910603B1 KR100910603B1 (ko) 2009-08-03

Family

ID=38659383

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070043962A KR100910603B1 (ko) 2006-07-12 2007-05-07 통신 장치, 직교 오차 보상의 설정치 계산 방법, 및 직교 오차 보상 프로그램이 기록된 컴퓨터 판독 가능 기록 매체

Country Status (5)

Country Link
US (1) US7778354B2 (ko)
EP (1) EP1879342B1 (ko)
JP (1) JP4172805B2 (ko)
KR (1) KR100910603B1 (ko)
CN (1) CN101106558B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110132913A (ko) * 2010-06-03 2011-12-09 현대모비스 주식회사 레졸버-디지털 변환기의 출력 보상 방법

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008152930A1 (ja) 2007-06-11 2008-12-18 Advantest Corporation 測定装置およびプログラム
US8102940B1 (en) * 2007-07-16 2012-01-24 Lockheed Martin Corporation Receive frequency band interference protection system using predistortion linearization
US8014444B1 (en) * 2007-10-30 2011-09-06 Itt Manufacturing Enterprises, Inc. System and method for DC offset, amplitude and phase imbalance correction for I and Q baseband calibration
JP5104561B2 (ja) * 2008-06-05 2012-12-19 富士通株式会社 直交信号出力回路
CN101610093B (zh) * 2008-06-17 2012-09-05 富士通株式会社 预失真装置、预失真系统和预失真方法
US8160191B2 (en) * 2008-12-01 2012-04-17 Rockstar Bidco Lp Correction of quadrature errors
WO2010131408A1 (ja) * 2009-05-14 2010-11-18 日本電気株式会社 移相器、無線通信装置及び位相制御方法
US8953663B2 (en) 2009-09-25 2015-02-10 Intel Corporation Calibration of quadrature imbalance via loopback phase shifts
JP5216162B2 (ja) * 2010-03-29 2013-06-19 旭化成エレクトロニクス株式会社 位相調整回路、位相調整方法
US8711905B2 (en) 2010-05-27 2014-04-29 Intel Corporation Calibration of quadrature imbalances using wideband signals
JP5572493B2 (ja) * 2010-09-13 2014-08-13 パナソニック株式会社 通信装置及び直交誤差補正方法
JP5572662B2 (ja) * 2011-05-23 2014-08-13 アンリツ株式会社 直交変調器及び信号発生装置並びに直交変調方法
JP2013090003A (ja) * 2011-10-13 2013-05-13 Hitachi Ltd 無線通信装置、イメージ成分分離方法及びインバランス補正方法
US8964821B2 (en) * 2011-10-14 2015-02-24 Qualcomm Incorporated Shared feedback for adaptive transmitter pre-distortion
WO2014185175A1 (ja) * 2013-05-14 2014-11-20 株式会社日立国際電気 送信機
JP6074379B2 (ja) * 2014-03-26 2017-02-01 ソニーセミコンダクタソリューションズ株式会社 信号処理装置、信号処理方法、及び、プログラム
JP6436303B2 (ja) * 2015-03-24 2018-12-12 パナソニックＩｐマネジメント株式会社 無線通信装置及び故障判定方法
CN107438959B (zh) * 2015-04-02 2021-08-13 瑞典爱立信有限公司 无线通信节点和用于在所述节点中处理信号的方法
US10034258B2 (en) * 2016-06-29 2018-07-24 Infineon Technologies Ag Signal detector device and method
JP6699901B2 (ja) 2016-12-27 2020-05-27 株式会社東芝 通信装置および通信装置の直交誤差測定方法
CN107782977A (zh) * 2017-08-31 2018-03-09 苏州知声声学科技有限公司 多个usb数据采集卡输入信号延时测量装置及测量方法
CN110212997B (zh) * 2019-06-04 2022-02-22 成都德芯数字科技股份有限公司 一种调制误码率的获取方法及装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100206373B1 (ko) * 1994-12-30 1999-07-01 이형도 플라이백 트랜스포머의 동기케이블 결합장치
JP3198864B2 (ja) 1995-03-09 2001-08-13 松下電器産業株式会社 送信装置
JPH09186729A (ja) * 1996-01-08 1997-07-15 Hitachi Denshi Ltd 直交変調器および直交復調器の振幅誤差制御方法
FR2746563B1 (fr) * 1996-03-22 1998-06-05 Matra Communication Procede pour corriger des non-linearites d'un amplificateur, et emetteur radio mettant en oeuvre un tel procede
US6161017A (en) 1997-10-07 2000-12-12 Telefonaktiebolaget Lm Ericsson Method of routing calls to portable numbers in a radio telecommunications network
JP2000270037A (ja) 1999-03-19 2000-09-29 Hitachi Denshi Ltd 直交変調器
US6266517B1 (en) * 1999-12-30 2001-07-24 Motorola, Inc. Method and apparatus for correcting distortion in a transmitter
US6940916B1 (en) * 2000-01-27 2005-09-06 Pmc-Sierra, Inc. Wideband analog quadrature modulator/demodulator with pre-compensation/post-compensation correction
US6384677B2 (en) * 2000-01-28 2002-05-07 Hitachi Kokusai Electric Inc. Power amplifier having negative feedback circuit for transmitter
JP2003309615A (ja) 2002-04-18 2003-10-31 Matsushita Electric Ind Co Ltd 直交復調器
US6700453B2 (en) * 2002-06-18 2004-03-02 Nokia Corporation Amplitude imbalance compensation of quadrature modulator
US7471736B2 (en) * 2003-09-30 2008-12-30 Alcatel-Lucent Usa Inc. Frequency based modulator compensation
US20060109893A1 (en) * 2004-11-24 2006-05-25 Hsin-Hung Chen Inphase/quadrature phase imbalance compensation

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110132913A (ko) * 2010-06-03 2011-12-09 현대모비스 주식회사 레졸버-디지털 변환기의 출력 보상 방법

Also Published As

Publication number Publication date
CN101106558B (zh) 2011-07-06
KR100910603B1 (ko) 2009-08-03
US7778354B2 (en) 2010-08-17
JP2008022243A (ja) 2008-01-31
US20080025435A1 (en) 2008-01-31
EP1879342A3 (en) 2013-06-26
CN101106558A (zh) 2008-01-16
EP1879342A2 (en) 2008-01-16
JP4172805B2 (ja) 2008-10-29
EP1879342B1 (en) 2015-11-18

Similar Documents

Publication Publication Date Title
KR100910603B1 (ko) 통신 장치, 직교 오차 보상의 설정치 계산 방법, 및 직교 오차 보상 프로그램이 기록된 컴퓨터 판독 가능 기록 매체
US8903336B2 (en) Method for compensating signal distortions in composite amplifiers
EP2573993B1 (en) Correction of quadrature errors
KR101815329B1 (ko) 변조 방식에 무관한 디지털 하이브리드 모드 전력 증폭기 시스템 및 그 방법
EP2443739B1 (en) A high efficiency transmitter for wireless communication
US6771709B2 (en) System and method for direct transmitter self-calibration
JP4261578B2 (ja) 無線通信装置及び受信方法
EP1766825B1 (en) System and method for differential iq delay compensation in a communications system utilizing adaptive aqm compensation
EP1854259B1 (en) Iq-modulator pre-distortion
US9054642B2 (en) Systems and methods to provide compensated feedback phase information
JP5404219B2 (ja) アレーアンテナ用送信機
WO2004095715A2 (en) Additive digital predistortion system employing parallel path coordinate conversion
JP2006115463A (ja) 歪補償直交変調器及び無線送信機
US9270231B2 (en) Distortion compensation apparatus, wireless transmission apparatus, and distortion compensation method
KR20150034787A (ko) 무선 통신 시스템에서의 광대역 디지털 사전왜곡을 위해 주파수가 널리 이격된 신호들을 정렬하는 방법 및 시스템
WO2008018263A1 (fr) circuit de traitement de signal et procédé de traitement de signal
JPH11136302A (ja) 歪補償回路
WO2002017586A1 (en) Multicarrier transmitter circuit arrangement with predistortion linearisation method
CA2781700A1 (en) Signal processing arrangement and signal processing method
JPH0983587A (ja) 歪補償方式
US9231523B2 (en) Modulating device and modulation method
JPH1079693A (ja) 送信装置
Almoneer et al. I/Q imbalance compensation in wideband millimeter-wave transmitters using a single undersampling ADC
JP2005203925A (ja) 歪補償増幅装置
Ardakani et al. Digital Predistortion Implementation in Short-range mm-wave Six-port Transceivers

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130701

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140701

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150619

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160628

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170704

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180302

Year of fee payment: 10