KR20080002451A - 반도체 소자의 소자분리막 형성방법 - Google Patents

반도체 소자의 소자분리막 형성방법 Download PDF

Info

Publication number
KR20080002451A
KR20080002451A KR1020060061297A KR20060061297A KR20080002451A KR 20080002451 A KR20080002451 A KR 20080002451A KR 1020060061297 A KR1020060061297 A KR 1020060061297A KR 20060061297 A KR20060061297 A KR 20060061297A KR 20080002451 A KR20080002451 A KR 20080002451A
Authority
KR
South Korea
Prior art keywords
film
hdp
oxide film
heating
chamber
Prior art date
Application number
KR1020060061297A
Other languages
English (en)
Inventor
김진웅
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060061297A priority Critical patent/KR20080002451A/ko
Publication of KR20080002451A publication Critical patent/KR20080002451A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 소자분리막용으로 HDP-CVD 산화막 형성시 선형질화막의 소실을 방지할 수 있는 반도체 소자의 소자분리막 형성방법을 개시한다. 개시된 본 발명의 방법은, 실리콘 기판 내에 트렌치를 형성하는 단계와, 상기 트렌치 표면에 측벽산화막과 선형질화막을 차례로 형성하는 단계와, 상기 선형질화막이 형성된 기판 결과물을 HDP-CVD 장비의 챔버 내에서 가열하는 단계와, 상기 가열된 기판 결과물의 선형질화막 상에 트렌치를 매립하도록 HDP-CVD 산화막을 형성하는 단계 및 상기 HDP-CVD 산화막을 CMP하는 단계를 포함하며, 상기 HDP-CVD 장비의 챔버 내에서 가열하는 단계는, 상기 선형질화막 상에 박막의 열산화막이 형성하도록 1차 가열하는 단계 및 상기 챔버 내의 분위기가 안정화되도록 상기 열산화막이 형성된 기판 결과물을 2차 가열하는 단계를 포함하는 것을 특징으로 한다.

Description

반도체 소자의 소자분리막 형성방법{Method for forming isolation layer of semiconductor device}
도 1 내지 도 4는 본 발명의 실시예에 따른 반도체 소자의 소자분리막 형성방법을 설명하기 위한 공정별 단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
21: 반도체기판 22: 하드마스크 패턴
23: 측벽산화막 24: 선형질화막
25: 열산화막 26: 소자분리막
T: 트렌치
본 발명은 반도체 소자의 소자분리막 형성방법에 관한 것으로, 보다 상세하게는, 소자분리막용으로 HDP-CVD 산화막 사용시 선형질화막이 소실되는 문제점을 해결할 수 있는 방법에 관한 것이다.
반도체 기술의 진보와 더불어, 반도체 소자의 고속화, 고집적화가 급속하게 진행되고 있고, 이에 수반해서 패턴의 미세화 및 패턴 칫수의 고정밀화에 대한 요 구가 점점 높아지고 있다. 이러한 요구는 소자분리막에도 적용된다. 이것은 소자 영역의 폭이 감소되고 있는 추세에서 소자분리영역의 폭 역시 함께 감소시켜야만 하기 때문이다.
반도체 소자를 제조함에 있어서, 소자와 소자 사이의 전기적 분리를 위해 소자분리막을 형성하고 있으며, 이러한 소자분리막을 형성하기 위해 로코스(LOCOS) 및 STI(Shallow Trench Isolation) 공정이 이용되고 있다.
그런데, 로코스 공정에 의한 소자분리막은 그 상단 코너부에 새부리 형상의 버즈-빅(bird's-beak)이 발생되기 때문에 소자 형성 면적을 줄이는 단점을 가지며, 그래서, 그 이용에 한계를 갖게 되었고, 이에 따라, 현재 대부분의 반도체 소자는 작은 폭을 가지며 우수한 소자분리 특성을 갖는 STI(Shallow Trench Isolation) 공정을 이용한 소자분리막 형성방법이 제안되었고, 현재 대부분의 반도체 소자는 STI 공정을 적용해서 소자분리막을 형성하고 있다.
여기서, 현재 수행하고 있는 STI 공정을 이용한 소자분리막 형성방법을 간략하게 설명하면, 먼저, 소자분리영역 및 활성영역이 구비된 실리콘 기판을 마련한 후, 상기 기판의 소자분리영역을 식각하여 트렌치를 형성한다. 그런다음, 상기트렌치 표면에 박막의 측벽산화막을 형성한 후, 소자의 리프레쉬 특성을 향상시키기 위하여 상기 측벽산화막이 형성된 트렌치를 포함한 기판 전면 상에 선형(liner)질화막을 증착한다.
다음으로, 상기 선형질화막이 증착된 트렌치를 매립하도록 상기 기판 전면 상에 소자분리막용으로 HDP-CVD(High Density Plasma-Chemical Vapor Deposition) 산화막을 두껍게 증착한 후, 상기 산화막을 CMP(Chemical Mechanical Polishing)하여 소자분리막을 형성한다.
전술한 바와 같이, 종래의 STI 공정에 따른 소자분리막 형성방법에서는, 소자분리막용으로 미세 패턴의 매립특성이 우수한 HDP-CVD 산화막을 사용하고 있다.
한편, 상기 HDP-CVD 산화막을 증착하기 전에, HDP-CVD 장비의 챔버 내에서 안정화를 위한 가열공정(heating step)이 수반되는데, 이때, 상기 가열공정 진행시 소자의 리프레쉬 특성을 향상시키기 위하여 증착된 선형질화막 부분이 플라즈마에 의해 노출되면서 선형질화막이 소실되는 문제가 발생된다.
이러한, 상기 선형질화막이 소실은 소자의 리프레쉬 특성의 저하와 같은 전기적 특성을 열화시키게 된다.
한편, 상기 가열공정의 공정시간을 줄이게 되면, 그에 따라, 상기 선형질화막이 플라즈마에 의해 노출되는 시간이 줄어들게 되면서 상기 선형질화막의 소실을 억제할 수 있으나, 상기 가열공정의 공정시간이 짧아지게 되면, 상기 HDP-CVD 산화막 증착시 상기 산화막의 스트레스로 인하여 발생되는 파티클(particle)에 의해서 결함(dafect)이 대량 발생하게 된다.
따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출된 것으로써, HDP-CVD 산화막으로 소자분리막용 산화막 증착시, HDP-CVD 장비의 챔버 내에서 선공정으로 진행되는 가열공정시 선형질화막의 소실을 방지할 수 있는 반도체 소자의 소자분리막 형성방법을 제공함에 그 목적이 있다.
상기와 같은 목적을 달성하기 위하여, 본 발명은, 실리콘 기판 내에 트렌치를 형성하는 단계; 상기 트렌치 표면에 측벽산화막과 선형질화막을 차례로 형성하는 단계; 상기 선형질화막이 형성된 기판 결과물을 HDP-CVD 장비의 챔버 내에서 가열하는 단계; 상기 가열된 기판 결과물의 선형질화막 상에 트렌치를 매립하도록 HDP-CVD 산화막을 형성하는 단계; 및 상기 HDP-CVD 산화막을 CMP하는 단계;를 포함하는 반도체 소자의 소자분리막 형성방법에 있어서, 상기 HDP-CVD 장비의 챔버 내에서 가열하는 단계는, 상기 선형질화막 상에 박막의 열산화막이 형성하도록 1차 가열하는 단계; 및 상기 챔버 내의 분위기가 안정화되도록 상기 열산화막이 형성된 기판 결과물을 2차 가열하는 단계;로 구성되는 반도체 소자의 소자분리막 형성방법을 제공한다.
여기서, 상기 HDP-CVD 장비의 챔버 내에서 가열하는 단계는, 상기 1차 가열하는 단계와 상기 2차 가열하는 단계를 적어도 2번 이상 반복적으로 수행하는 것을 특징으로 한다.
상기 박막의 열산화막은 200∼500Å 두께로 형성하는 것을 특징으로 한다.
(실시예)
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
먼저, 본 발명의 기술적 원리를 설명하면, 본 발명은 소자의 리프레쉬 특성을 향상시키기 위한 목적으로 트렌치 내에 선형질화막이 증착된 반도체 기판을 HDP-CVD 장비의 챔버 내에서 1차 가열하여 상기 선형질화막 상에 박막의 열산화막을 형성한다. 그런다음, 상기 챔버 내의 분위기가 안정화가 되도록 상기 열산화막이 형성된 기판 결과물에 대해 2차 가열을 수행한다.
그리고 나서, 상기 2차 가열된 기판 결과물 상에 상기 트렌치를 매립하도록 소자분리막용 HDP-CVD 산화막을 형성한다.
이렇게 하면, 상기 HDP-CVD 장비의 챔버 내에서 1차 가열로 인해 형성된 박막의 열산화막으로 인해 상기 챔버 내의 분위기가 안정화가 되도록 수행하는 2차 가열 진행시 상기 선형질화막이 소실되는 것을 방지할 수 있다.
자세하게, 도 1 내지 도 4는 본 발명의 실시예에 따른 반도체 소자의 소자분리막 형성방법을 설명하기 위한 공정별 단면도로서, 이를 설명하면 다음과 같다.
도 1을 참조하면, 소자분리영역 및 활성영역이 구비된 반도체 기판(21) 상에 소자분리영역에 해당하는 기판 부분을 노출시키는 하드마스크 패턴(22)을 형성한다.
그런다음, 상기 하드마스크 패턴(22)을 식각마스크로 이용해서 상기 노출된 기판 부분을 식각하여 트렌치(T)를 형성한다.
도 2를 참조하면, 상기 트렌치(T) 상에 측벽산화막(23)을 형성한 후, 상기 측벽산화막(23)을 포함한 기판 전면 상에 소자의 리프레쉬(refresh) 특성을 향상시키기 위한 목적으로 선형질화막(24)을 형성한다.
도 3을 참조하면, 상기 선형질화막(24)이 형성된 기판 결과물을 HDP-CVD 장비의 챔버(chamber)로 장입시키고 나서, 소자분리막용 HDP-CVD 산화막을 형성하기 전에, 선 공정으로 상기 챔버 내에서 상기 선형질화막(24)이 형성된 기판 결과물에 대해 1차 가열을 수행하여 상기 선형질화막(24) 상에 200∼500Å 두께로 박막의 열산화막(25)을 형성한다.
그런다음, 상기 챔버 내의 분위기가 안정화되도록 상기 열산화막(25)이 형성된 기판 결과물에 대해 2차 가열을 수행한다.
여기서, 본 발명은 소자분리막용 HDP-CVD 산화막을 형성하기 전에, 선 공정으로 진행하는 가열공정(heating step)을, 먼저, 선형질화막(24)이 형성된 기판 결과물에 대해 1차 가열을 수행하여 상기 선형질화막(24) 상에 박막의 열산화막(25)을 형성하고 나서, 상기 열산화막(25)이 형성된 기판 결과물에 대해 상기 챔버 내의 분위기가 안정되도록 2차 가열을 수행한다.
아울러, 상기 HDP-CVD 장비의 챔버 내에서 수행하는 가열공정을 상기 열산화막을 형성하는 1차 가열공정과 상기 챔버 내의 분위기를 안정시키기 위한 2차 가열공정을 적어도 2번 이상 반복적으로 수행하도록 한다.
그러므로, 상기 챔버 내의 분위기가 안정되도록 수행하는 선 공정인 가열 공정시, 상기 1차 가열공정시 형성된 박막의 열산화막(25)으로 인해 상기 기판 상에 증착된 선형질화막(24)의 소실을 방지할 수 있다.
다시말하면, 종래에서는 반도체기판 상에 HDP-CVD 산화막을 증착하기 전에, HDP-CVD 장비의 챔버 내의 분위기를 안정시키기 위해 선 공정으로 가열공정을 진행하였는데, 상기 가열공정시 반도체기판 상에 증착된 선형질화막이 플라즈마에 의해 노출되면서 상기 선형질화막이 소실되는 문제가 발생되었다.
이에, 본 발명에서는, 상기 챔버 내의 분위기를 안정시키기 위한 가열 공정 전에, 먼저, 1차 가열공정으로 상기 선형질화막(24) 상에 박막의 열산화막(25)을 형성하고 나서, 그리고, 상기 챔버 내의 분위기를 안정시키기 위해 2차 가열공정을 진행하게 되면, 상기 2차 가열공정시 상기 선형질화막(24) 상에 형성된 박막의 열산화막(25)으로 인해 상기 선형질화막(24)의 소실을 방지할 수 있다.
따라서, 본 발명은 상기 선형질화막의 소실을 방지함에 따라 소자의 리프레쉬(refresh)와 같은 전기적인 특성을 향상시킬 수 있다.
도 4를 참조하면, 상기 2차 가열된 기판 결과물 상에 상기 트렌치(T)를 매립하도록 HDP-CVD 산화막을 증착한 후, 상기 하드마스크 패턴(22)이 노출될 때까지 상기 산화막을 CMP한다. 그런다음, 상기 하드마스크 패턴을 제거함에 따라 본 발명의 실시예에 따른 소자분리막(26)을 형성한다.
이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.
이상에서와 같이, 본 발명은 HDP-CVD 산화막을 증착하기 전에, 선 공정인 가열공정을 박막의 열산화막을 형성하는 가열공정과, HDP-CVD 장비의 챔버 내의 분위기를 안정시키기 위한 가열 공정으로 진행함에 따라, 상기 챔버 내의 분위기를 안정시키기 위한 가열 공정시, 상기 박막의 열산화막으로 인해 상기 선형질화막의 소 실을 방지할 수 있다.
이렇게, 상기 선형질화막의 소실을 방지함에 따라 소자의 리프레쉬(refresh)와 같은 전기적인 특성을 향상시킬 수 있다.

Claims (3)

  1. 실리콘 기판 내에 트렌치를 형성하는 단계; 상기 트렌치 표면에 측벽산화막과 선형질화막을 차례로 형성하는 단계; 상기 선형질화막이 형성된 기판 결과물을 HDP-CVD 장비의 챔버 내에서 가열하는 단계; 상기 가열된 기판 결과물의 선형질화막 상에 트렌치를 매립하도록 HDP-CVD 산화막을 형성하는 단계; 및 상기 HDP-CVD 산화막을 CMP하는 단계;를 포함하는 반도체 소자의 소자분리막 형성방법에 있어서,
    상기 HDP-CVD 장비의 챔버 내에서 가열하는 단계는,
    상기 선형질화막 상에 박막의 열산화막이 형성하도록 1차 가열하는 단계; 및
    상기 챔버 내의 분위기가 안정화되도록 상기 열산화막이 형성된 기판 결과물을 2차 가열하는 단계;로 구성되는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
  2. 제 1 항에 있어서,
    상기 HDP-CVD 장비의 챔버 내에서 가열하는 단계는, 상기 1차 가열하는 단계와 상기 2차 가열하는 단계를 적어도 2번 이상 반복적으로 수행하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
  3. 제 1 항에 있어서,
    상기 박막의 열산화막은 200∼500Å 두께로 형성하는 것을 특징으로 하는 반 도체 소자의 소자분리막 형성방법.
KR1020060061297A 2006-06-30 2006-06-30 반도체 소자의 소자분리막 형성방법 KR20080002451A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060061297A KR20080002451A (ko) 2006-06-30 2006-06-30 반도체 소자의 소자분리막 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060061297A KR20080002451A (ko) 2006-06-30 2006-06-30 반도체 소자의 소자분리막 형성방법

Publications (1)

Publication Number Publication Date
KR20080002451A true KR20080002451A (ko) 2008-01-04

Family

ID=39214232

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060061297A KR20080002451A (ko) 2006-06-30 2006-06-30 반도체 소자의 소자분리막 형성방법

Country Status (1)

Country Link
KR (1) KR20080002451A (ko)

Similar Documents

Publication Publication Date Title
KR20070018281A (ko) 반도체 소자의 트렌치 소자 분리 영역 제조 방법
KR20070070967A (ko) 반도체 소자의 소자분리막 형성방법
KR100613372B1 (ko) 반도체 장치의 소자 분리 영역 형성 방법
KR20020085390A (ko) 트랜치 소자분리 방법
KR20120090544A (ko) 반도체 소자 및 그 제조 방법
KR20080002451A (ko) 반도체 소자의 소자분리막 형성방법
KR100533966B1 (ko) 트렌치 구조의 소자분리막 및 그 제조 방법
KR101025730B1 (ko) 반도체 소자의 소자분리 방법
KR100691016B1 (ko) 반도체 소자의 소자분리막 형성방법
KR20070049346A (ko) 반도체 소자의 소자분리막 형성방법
KR20080011619A (ko) 반도체 소자의 소자분리막 형성방법
KR100619395B1 (ko) 반도체 소자 제조 방법
KR101078720B1 (ko) 반도체 소자의 소자분리막 형성방법
KR101046376B1 (ko) 반도체 소자의 소자분리막 형성방법
KR101081854B1 (ko) 반도체 소자의 소자분리막 제조방법
KR100842904B1 (ko) 반도체 소자의 소자분리막 형성방법
KR20120042045A (ko) 반도체 소자의 제조 방법
KR100505427B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100869852B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100876874B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100924544B1 (ko) 반도체 소자의 소자분리막 형성방법
KR20050118489A (ko) 반도체 소자의 소자분리 방법
KR20080088984A (ko) 반도체 소자의 소자 분리막 형성 방법
KR20040059439A (ko) 반도체 소자의 트렌치형 소자분리막 형성방법
KR20070060341A (ko) 반도체 소자의 소자분리막 형성방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination