KR20070113602A - 액정표시장치 및 그 제조 방법 - Google Patents

액정표시장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20070113602A
KR20070113602A KR1020060047068A KR20060047068A KR20070113602A KR 20070113602 A KR20070113602 A KR 20070113602A KR 1020060047068 A KR1020060047068 A KR 1020060047068A KR 20060047068 A KR20060047068 A KR 20060047068A KR 20070113602 A KR20070113602 A KR 20070113602A
Authority
KR
South Korea
Prior art keywords
line
antistatic
gate
data
display area
Prior art date
Application number
KR1020060047068A
Other languages
English (en)
Other versions
KR100977978B1 (ko
Inventor
전상기
황성수
김병구
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020060047068A priority Critical patent/KR100977978B1/ko
Priority to US11/638,402 priority patent/US7796202B2/en
Priority to CNB2006101678845A priority patent/CN100510867C/zh
Publication of KR20070113602A publication Critical patent/KR20070113602A/ko
Priority to US12/850,471 priority patent/US8319904B2/en
Application granted granted Critical
Publication of KR100977978B1 publication Critical patent/KR100977978B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136204—Arrangements to prevent high voltage or static electricity failures
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements

Abstract

본 발명은 정전기로 인한 데이터 라인 및 게이트 라인의 불량을 방지함으로써 수율을 향상시킬 수 있는 액정표시장치 및 그 제조 방법에 관한 것이다.
본 발명의 액정표시장치는 표시 영역에 서로 교차하는 게이트 라인 및 데이터 라인과; 상기 표시 영역의 외곽에 위치하는 비표시 영역으로 신장된 상기 게이트 라인 및 데이터 라인의 끝단에 형성된 게이트 패드 및 데이터 패드와; 상기 비표시 영역에 형성되며 상기 게이트 라인과 상기 게이트 패드 사이 및 상기 데이터 라인과 상기 데이터 패드 사이에 공통 라인과; 상기 비표시 영역에 형성되며 상기 게이트 패드와 상기 공통 라인 사이 및 상기 데이터 패드와 상기 공통 라인 사이에 접속된 정전기 방지 소자와; 상기 비표시 영역에 형성되며 상기 정전기 방지 소자로부터 상기 게이트 라인 및 데이터 라인 쪽으로 돌출된 정전기 방지 보조 전극을 구비한다.

Description

액정표시장치 및 그 제조 방법{LIQUID CRYSTAL DISPLAY AND FABRICATING METHOD THEREOF}
도 1은 종래의 액정표시장치를 나타내는 회로도.
도 2는 본 발명의 제1 실시 예에 따른 액정표시장치를 개략적으로 나타내는 회로도.
도 3은 본 발명의 제1 실시 예에 따른 액정표시장치의 일부분을 자세히 나타내는 평면도.
도 4는 도 3에 도시된 Ⅰ-Ⅰ’선을 따라 절취한 단면도.
도 5a 내지 도 5e는 본 발명의 제1 실시 예에 따른 액정표시장치의 제조 방법을 단계적으로 나타내는 평면도 및 단면도들.
도 6은 본 발명의 제2 실시 예에 따른 액정표시장치를 개략적으로 나타내는 회로도.
도 7은 본 발명의 제2 실시 예에 따른 액정표시장치의 일부분을 자세히 나타내는 평면도.
도 8은 본 발명의 제3 실시 예에 따른 액정표시장치의 일부분을 자세히 나타내는 회로도.
도 9는 본 발명의 제3 실시 예에 따른 액정표시장치의 일부분을 자세히 나타내는 평면도.
도 10은 본 발명의 제4 실시 예에 따른 액정표시장치의 일부분을 자세히 나타내는 회로도.
< 도면의 주요 부분에 대한 부호의 간단한 설명>
8, 108 : 정전기 방지 소자 10, 110 : 표시 영역
105 : 정전기 방지 보조 전극 120 : 기판
122 : 게이트 전극 124 : 소스 전극
126 : 드레인 전극 128 : 오믹 접촉층
130 : 활성층 132 : 게이트 절연막
134 : 보호막 136 : 제1 콘택홀
138 : 제2 콘택홀 140 : 연결 전극
145 : 정전기 방지 보조 라인
본 발명은 액정표시장치 및 그 제조 방법에 관한 것으로, 특히 정전기로 인한 데이터 라인 및 게이트 라인의 불량을 방지함으로써 수율을 향상시킬 수 있는 액정표시장치 및 그 제조 방법에 관한 것이다.
액정표시장치는 액정을 사이에 두고 서로 대면하는 박막 트랜지스터 어레이 기판 및 컬러 필터 어레이 기판과, 액정을 구동하기 위한 구동 신호를 공급하는 구동 회로를 구비한다.
박막 트랜지스터 어레이 기판은 하부 기판 위에 서로 교차하는 게이트 라인 및 데이터 라인과, 게이트 라인과 데이터 라인의 교차부에 형성된 박막 트랜지스터와, 박막 트랜지스터에 접속된 화소 전극을 구비한다. 게이트 라인과 데이터 라인에는 구동 회로로부터 구동 신호가 공급된다. 구동 회로는 각 게이트 라인의 끝단에 형성된 게이트 패드 및 각 데이터 라인의 끝단에 형성된 데이터 패드와 접속되어 게이트 라인 및 데이터 라인에 구동 신호를 공급한다. 박막 트랜지스터는 게이트 라인에 공급된 스캔 신호에 턴-온(Turn-On)되어 데이터 라인에 공급된 화소 전압 신호를 화소 전극에 공급한다.
컬러 필터 어레이 기판은 상부 기판 위의 게이트 라인과 데이터 라인과 대응되는 영역에 형성되어 셀 영역을 구획하는 블랙 매트릭스와, 블랙 매트릭스에 의해 구획된 영역에 형성된 컬러 필터와, 하부 기판에 형성된 화소 전극과 액정을 구동을 위한 수직 전계를 형성하는 공통 전극을 구비한다.
그리고, 박막 트랜지스터 어레이 기판은 도 1에 도시된 바와 같이 표시 영역(10)의 외곽에 위치하는 비표시 영역에 형성되어 표시 영역(10)의 데이터 라인(DL) 및 게이트 라인(GL)으로 정전기가 유입되는 것을 차단하는 정전기 방지 소자(8)를 더 구비한다.
정전기 방지 소자(8)는 액정 구동을 위한 기준 전압이 공급되는 공통 라인(CL)과 각각의 데이터 라인(DL) 사이에 접속되어 데이터 패드(DP)를 통해 데이터 라인(DL)으로 유입되는 정전기를 공통 라인(CL) 쪽으로 유도하여 데이터 라인(DL)으로 유입되는 정전기를 차단한다. 또한, 정전기 방지 소자(8)는 공통 라인(CL)과 각각의 게이트 라인(GL) 사이에 접속되어 게이트 패드(GP)를 통해 게이트 라인(GL)으로 유입되는 정전기를 공통 라인(CL) 쪽으로 유도하여 게이트 라인(GL)으로 유입되는 정전기를 차단한다.
이 정전기 방지 소자(8)는 다수 개의 트랜지스터(T1, T2, T3)로 구성되며, 다수 개의 트랜지스터(T1, T2, T3)는 정전기 등에 의한 고전압 영역에서는 낮은 임피던스를 가져 다수 개의 트랜지스터(T1, T2, T3)를 턴-온시킴으로써 과전류를 공통 라인(CL)을 통해 방전시킨다. 그리고, 정전기 방지 소자(8)는 정상적인 구동 환경에서는 높은 임피던스 예를 들어, 수십㏁의 높은 임피던스를 가져 트랜지스터(T1, T2, T3)를 턴-오프(Turn-Off)시킴으로써 데이터 라인(DL) 및 게이트 라인(GL)으로 구동 신호가 공급되도록 한다.
그러나, 정전기 방지 소자(8)는 데이터 패드(DP) 또는 게이트 패드(GP)에 인가되는 교류(AC) 고전압 정전기에 의해서는 트랜지스터(T1, T2, T3)가 턴-온되지 않음으로써 교류(AC) 고전압 정전기가 데이터 라인(DL) 또는 게이트 라인(GL)으로 유입되는 것을 차단하지 못한다. 이에 따라, 액정표시장치의 데이터 라인(DL) 또는 게이트 라인(GL)은 유입되는 교류(AC) 고전압 정전기에 의해 손상되며 이 결과, 액정표시장치에는 데이터 라인(DL) 또는 게이트 라인(GL)의 손상에 의한 불량인 데 이터 딤(Dim) 현상이 발생함으로써 액정표시장치가 불량으로 판별되는 등 액정표시장치는 그 수율이 저하되는 단점이 있다.
따라서, 본 발명의 목적은 정전기로 인한 데이터 라인 및 게이트 라인의 불량을 방지함으로써 수율을 향상시킬 수 있는 액정표시장치 및 그 제조 방법을 제공하는 것입니다.
상기의 목적을 달성하기 위하여, 본 발명의 실시 예에 따른 액정표시장치는 표시 영역에 서로 교차하는 게이트 라인 및 데이터 라인과; 상기 표시 영역의 외곽에 위치하는 비표시 영역으로 신장된 상기 게이트 라인 및 데이터 라인의 끝단에 형성된 게이트 패드 및 데이터 패드와; 상기 비표시 영역에 형성되며 상기 게이트 라인과 상기 게이트 패드 사이 및 상기 데이터 라인과 상기 데이터 패드 사이에 공통 라인과; 상기 비표시 영역에 형성되며 상기 게이트 패드와 상기 공통 라인 사이 및 상기 데이터 패드와 상기 공통 라인 사이에 접속된 정전기 방지 소자와; 상기 비표시 영역에 형성되며 상기 정전기 방지 소자로부터 상기 게이트 라인 및 데이터 라인 쪽으로 돌출된 정전기 방지 보조 전극을 구비한다.
상기 정전기 방지 소자는, 상기 비표시 영역에 형성된 상기 게이트 라인과 상기 게이트 패드 및 데이터 라인과 데이터 패드 사이에 접속된 소스 전극 및 게이 트 전극을 포함하는 제1 트랜지스터와; 상기 제1 트랜지스터의 드레인 전극에 접속된 게이트 전극과 상기 비표시 영역에 형성된 상기 게이트 라인과 상기 게이트 패드 및 데이터 라인과 데이터 패드 사이에 접속된 소스 전극을 포함하는 제2 트랜지스터와; 상기 제2 트랜지스터의 드레인 전극에 접속된 게이트 전극과 상기 제1 트랜지스터의 드레인 전극에 접속된 소스 전극과 상기 공통 라인에 접속된 드레인 전극을 포함하는 제3 트랜지스터를 구비한다.
상기 정전기 방지 소자는, 상기 제3 트랜지스터의 드레인 전극과 상기 공통 라인을 접속시키기 연결 전극을 더 구비한다.
상기 정전기 방지 보조 전극은 상기 연결 전극으로부터 데이터 라인 및 게이트 라인에 근접하도록 돌출된다.
상기 정전기 방지 소자는, 기수 번째 상기 게이트 패드와 상기 공통 라인 사이 및 기수 번째 상기 데이터 패드와 상기 공통 라인 사이에 접속된 제1 정전기 방지 소자와; 우수 번째 상기 게이트 패드와 상기 공통 라인 사이 및 기수 번째 상기 데이터 패드와 상기 공통 라인 사이에 접속된 제2 정전기 방지 소자를 구비하며, 상기 제1 및 제2 정전기 방지 소자는 상기 공통 라인을 사이에 두고 서로 대면한다.
상기 연결 전극은 상기 제1 정전기 방지 소자의 제3 트랜지스터의 드레인 전극과 상기 공통 라인을 접속시킴과 아울러 상기 제2 정전기 방지 소자의 제3 트랜지스터의 드레인 전극과 상기 공통 라인을 서로 접속시킨다.
상기 정전기 방지 보조 전극은, 상기 연결 전극으로부터 상기 기수 번째 게 이트 라인 및 데이터 라인으로 돌출된 제1 정전기 방지 보조 전극과; 상기 연결 전극으로부터 상기 우수 번째 게이트 라인 및 데이터 라인으로 돌출된 제2 정전기 방지 보조 전극을 구비한다.
상기 액정표시장치는 상기 정전기 방지 소자와 접속된 상기 공통 라인으로부터 상기 정전기 방지 소자와 접속된 상기 게이트 라인 및 데이터 라인 쪽으로 돌출된 정전기 방지 보조 라인을 더 구비한다.
상기 정전기 방지 보조 라인은, 상기 제1 정전기 방지 소자와 접속된 상기 공통 라인으로부터 상기 제1 정전기 방지 소자와 접속된 상기 기수 번째 게이트 라인 및 데이터 라인 쪽으로 돌출된 제1 정전기 방지 보조 라인과; 상기 제2 정전기 방지 소자와 접속된 상기 공통 라인으로부터 상기 제2 정전기 방지 소자와 접속된 상기 우수 번째 게이트 라인 및 데이터 라인 쪽으로 돌출된 제2 정전기 방지 보조 라인을 구비한다.
본 발명의 실시 예에 따른 액정표시장치는 표시 영역에 형성되며 서로 교차하는 게이트 라인 및 데이터 라인과; 상기 표시 영역의 외곽에 위치하는 비표시 영역으로 신장된 상기 게이트 라인 및 데이터 라인의 끝단에 형성된 게이트 패드 및 데이터 패드와; 상기 비표시 영역에 형성되며 상기 게이트 라인과 상기 게이트 패드 사이 및 상기 데이터 라인과 상기 데이터 패드 사이에 공통 라인과; 상기 비표시 영역에 형성되며 상기 게이트 패드와 상기 공통 라인 사이 및 상기 데이터 패드와 상기 공통 라인 사이에 접속된 정전기 방지 소자와; 상기 비표시 영역에 상기 정전기 방지 소자와 접속된 상기 공통 라인으로부터 상기 정전기 방지 소자와 접속 된 상기 게이트 라인 및 데이터 라인 쪽으로 돌출된 정전기 방지 보조 라인을 구비한다.
본 발명의 실시 예에 따른 액정표시장치의 제조 방법은 상기 표시 영역에 게이트 라인, 상기 표시 영역의 외곽에 위치하는 비표시 영역으로 신장된 상기 게이트 라인의 끝단에 형성된 게이트 패드, 상기 비표시 영역에 상기 게이트 라인과 상기 게이트 패드 사이에 공통 라인, 및 상기 비표시 영역에 상기 게이트 패드와 상기 공통 라인 사이와 데이터 패드와 상기 공통 라인 사이에 정전기 방지 소자의 게이트 전극들을 형성하는 단계와; 상기 표시 영역에 상기 게이트 라인과 교차하는 데이터 라인, 상기 비표시 영역으로 신장된 상기 데이터 라인의 끝단에 상기 데이터 라인과의 사이에 상기 공통 라인을 두고 형성된 데이터 패드, 및 상기 비표시 영역에 상기 게이트 패드와 상기 공통 라인 사이와 상기 데이터 패드와 상기 공통 라인 사이에 상기 정전기 방지 소자의 소스 및 드레인 전극들을 형성하는 단계와; 상기 비표시 영역에 상기 정전기 방지 소자로부터 상기 게이트 라인 및 데이터 라인 쪽으로 돌출된 정전기 방지 보조 전극을 형성하는 단계를 포함한다.
본 발명의 실시 예에 따른 액정표시장치는 상기 표시 영역에 게이트 라인, 상기 표시 영역의 외곽에 위치하는 비표시 영역으로 신장된 상기 게이트 라인의 끝단에 형성된 게이트 패드, 상기 비표시 영역에 상기 게이트 라인과 상기 게이트 패드 사이에 공통 라인, 상기 비표시 영역에 상기 게이트 패드와 상기 공통 라인 사이와 데이터 패드와 상기 공통 라인 사이에 접속된 정전기 방지 소자의 게이트 전극들, 및 상기 정전기 방지 소자와 접속된 상기 공통 라인으로부터 상기 정전기 방 지 소자와 접속된 상기 게이트 라인 및 데이터 라인 쪽으로 돌출된 정전기 방지 보조 라인을 형성하는 단계와; 상기 표시 영역에 상기 게이트 라인과 교차하는 데이터 라인, 상기 비표시 영역으로 신장된 상기 데이터 라인의 끝단에 상기 데이터 라인과의 사이에 상기 공통 라인을 두고 형성된 데이터 패드, 및 상기 비표시 영역에 상기 게이트 패드와 상기 공통 라인 사이와 상기 데이터 패드와 상기 공통 라인 사이에 상기 정전기 방지 소자의 소스 및 드레인 전극들을 형성하는 단계와; 상기 정전기 방지 소자의 어느 하나의 드레인 전극과 상기 공통 라인을 접속시키는 연결 전극을 형성하는 단계를 포함한다.
상기의 목적 외에 본 발명의 다른 목적 및 이점들은 첨부 도면을 참조한 본 발명이 바람직한 실시 예에 대한 설명으로 명백하게 드러나게 될 것이다.
이하, 본 발명의 바람직한 실시 예들을 도 2 내지 도 10을 참조하여 상세히 설명하기로 한다.
도 2는 본 발명의 액정표시장치를 개략적으로 나타내는 회로도이다.
도 2를 참조하면, 본 발명의 액정표시장치는 표시 영역(110)에 서로 교차하는 데이터 라인(DL) 및 게이트 라인(GL)과, 데이터 라인(DL) 및 게이트 라인(GL)의 교차부에 형성된 구동용 트랜지스터(T)와, 구동용 박막 트랜지스터(T)의 드레인 전극에 접속된 액정 셀(C)을 구비한다. 액정 셀(C)은 박막 트랜지스터 어레이 기판에 형성되며 구동용 박막 트랜지스터(T)의 드레인 전극에 접속된 화소 전극과, 컬리 필터 어레이 기판에 형성된 공통 전극 사이에 배치된 액정으로 구성된다. 그리고, 표시 영역(110)의 외곽에 위치하는 비표시 영역에 액정 구동을 위한 기준 전압 이 공급되는 공통 라인(CL)과, 공통 라인(CL) 및 표시 영역(110)으로부터 신장된 각각의 데이터 라인(DL) 및 게이트 라인(GL)과 접속된 데이터 패드(DP) 및 게이트 패드(GP)와, 데이터 라인(DL) 및 게이트 라인(GL)과 데이터 패드(DP) 및 게이트 패드(GP) 사이에 접속된 정전기 방지 소자(108)를 구비한다.
정전기 방지 소자(108)는 데이터 패드(DP) 또는 게이트 패드(GP)를 통해 데이터 라인(DL) 또는 게이트 라인(GL)으로 유입되는 정전기를 공통 라인(CL) 쪽으로 유도하여 데이터 라인(DL) 또는 게이트 라인(GL)으로 유입되는 정전기를 차단한다.
이러한 정전기 방지 소자(108)는 제1 내지 제3 트랜지스터(T1, T2, T3)로 구성된다. 제1 트랜지스터(T1)는 데이터 라인(DL) 또는 게이트 라인(GL)에 그의 소스 전극 및 게이트 전극이 접속되며 드레인 전극이 제2 트랜지스터(T2)의 게이트 전극에 접속된다. 제2 트랜지스터(T2)는 데이터 라인(DL) 또는 게이트 라인(GL)에 그의 소스 전극이 접속되고 제1 트랜지스터(T1)의 드레인 전극에 게이트 전극이 접속되며 드레인 전극이 제3 트랜지스터(T3)의 게이트 전극에 접속된다. 제3 트랜지스터(T3)는 제1 트랜지스터(T1)의 드레인 전극에 그의 소스 전극이 접속되고 제2 트랜지스터(T2)의 드레인 전극에 게이트 전극이 접속되며 공통 라인(CL)에 드레인 전극이 접속된다. 따라서, 정전기 방지 소자(108)는 데이터 라인(DL) 또는 게이트 라인(GL)에 직류(DC) 고전압의 정전기가 인가되면 제1 내지 제3 트랜지스터(T1 내지 T3)이 순차로 턴-온됨으로써 데이터 라인(DL) 또는 게이트 라인(GL)으로 인가된 직류(DC) 고전압의 정전기를 공통 라인(CL)으로 유도하여 데이터 라인(DL) 또는 게이트 라인(GL)으로 직류(DC) 고전압의 정전기가 유입되는 것을 차단함으로써 표시 영역(110)의 데이터 라인(DL) 또는 게이트 라인(GL)이 직류(DC) 고전압의 정전기에 의해 손상되는 것을 방지한다.
그리고, 본 발명에 따른 액정표시장치는 공통 라인(CL)과 접속되고 제3 트랜지스터(T3)의 드레인 전극(126)과 공통 라인(CL)을 접속시키는 연결 전극(140)으로부터 데이터 라인(DL) 또는 게이트 라인(GL) 쪽으로 돌출된 정전기 방지 보조 전극(105)을 구비한다.
이하, 도 3 및 도 4를 참조하여 데이터 라인(DL) 쪽으로 돌출된 정전기 방지 보조 전극(105)을 상세히 설명하기로 한다. 게이트 라인 쪽으로 돌출된 정전기 방지 보조 전극(105)은 데이터 라인(DL) 쪽으로 돌출된 정전기 방지 보조 전극(105)과 같으므로 그에 대한 설명은 생략하기로 한다.
도 3은 공통 라인(CL)과 데이터 라인(DL)에 접속된 정전기 방지 소자(108)의 일부분을 자세히 나타내는 평면도이며, 도 4는 도 3에 도시된 Ⅰ-Ⅰ’선을 따라 절취한 단면도이다.
도 3 및 도 4를 참조하면, 본 발명의 제1 실시 예에 따른 정전기 방지 소자(108)는 기판(120) 위에 형성된 공통 라인(CL)과, 공통 라인(CL)과 동일 평면 위에 형성되는 제3 트랜지스터(T3)의 게이트 전극(122)과, 제1 트랜지스터(T1, 도 2 참조)의 드레인 전극에 접속된 제3 트랜지스터(T3)의 소스 전극(124)과, 그 소스 전극(124)과 제3 트랜지스터(T3)의 채널을 사이에 두고 이격된 제3 트랜지스터(T3)의 드레인 전극(126)과, 게이트 절연막(132)을 사이에 두고 제3 트랜지스터의 게이트 전극(122)과 중첩되며 제3 트랜지스터(T3)의 소스 전극(124) 및 드레인 전 극(126) 사이에 제3 트랜지스터(T3)의 채널을 형성하는 제3 트랜지스터(T3)의 활성층(130) 및 그 활성층(130)과 제3 트랜지스터(T3)의 소스 전극(124) 및 드레인 전극(126) 사이에 접촉 저항을 줄이기 위한 제3 트랜지스터(T3)의 오믹 접촉층(128)을 구비한다. 그리고, 본 발명의 정전기 방지 소자(108)는 보호막(134)을 관통하여 제3 트랜지스터(T3)의 드레인 전극(126)을 노출시키는 제1 접촉홀(136)과, 보호막(134)을 관통하여 공통 라인(CL)을 노출시키는 제2 접촉홀(138)과, 제1 및 제2 접촉홀(136, 138)을 통하여 제3 트랜지스터(T3)의 드레인 전극(126)과 공통 라인(CL)을 접속시키는 연결 전극(140)과, 연결 전극(140)으로부터 데이터 라인(DL) 쪽으로 돌출된 정전기 방지 보조 전극(105)을 구비한다.
따라서, 본 발명의 정전기 방지 소자(108)는 데이터 패드(DP, 도 2 참조)를 통해 인가되는 교류(AC) 고전압 정전기에 의하여 제1 내지 제3 트랜지스터(T1 내지 T3)가 턴-온되지 않더라도 피뢰침원리에 의해 데이터 라인(DL) 쪽으로 돌출된 정전기 방지 보조 전극(105)으로 교류(AC) 고전압 정전기를 유도할 수 있다. 이때, 데이터 라인(DL)과 정전기 방지 보조 전극(105) 사이에 위치하는 보호막(134)은 수십 KeV의 교류(AC) 고전압 정전기에 의하여 절연파괴될 수 있다. 이에 따라, 본 발명의 정전기 방지 소자(108)는 정전기 방지 보조 전극(105)으로 유도된 교류(AC) 고전압 정전기를 연결 전극(140)을 통하여 공통 라인(CL)으로 유입시킴으로써 표시 영역(110)의 데이터 라인(DL)으로 인가되는 교류(AC) 고전압 정전기를 차단할 수 있다.
이러한 본 발명의 제1 실시 예에 따른 액정표시장치의 제조 방법을 도 5a 내 지 도 5e를 참조하여 설명하면 다음과 같다.
도 5a를 참조하면, 본 발명의 제1 실시 예에 따른 액정표시장치의 제조 방법은 기판(120) 위에 스퍼터링, PECVD 등의 증착 방법으로 게이트 금속층을 형성한 후 포토리쏘그래피 공정 및 식각 공정을 실시함으로써 제3 트랜지스터(T3)의 게이트 전극(122) 및 공통 라인(CL)을 형성한다. 게이트 금속으로는 크롬(Cr), 몰리브덴(Mo), 알루미늄(Al), 알루미늄네오듐(AlNd) 등의 알루미늄계 금속 등이 이용된다.
그런 다음, 제3 트랜지스터(T3)의 게이트 전극(122) 및 공통 라인(CL)이 형성된 기판(120) 위에 게이트 절연막(132)을 전면 형성하고, PECVD, 스퍼터링 등의 증착 방법을 통해 제1 활성층 및 제2 활성층 형성한 후 포토리쏘그래피 공정 및 식각 공정을 실시함으로써 도 5b와 같이 게이트 절연막(132)을 사이에 두고 제3 트랜지스터(T3)의 게이트 전극(122) 위에 활성층(130) 및 활성층(130)과 중첩되는 오믹 접촉층(128)을 형성한다. 제1 활성층으로는 n+ 또는 p+ 불순물이 도핑된 비정질 실리콘이 이용되며, 제2 활성층으로는 불순물이 도핑되지 않은 비정질 실리콘이 이용된다.
이어서, 활성층(130) 및 오믹 접촉층(128)이 형성된 기판(120) 위에 PECVD, 스퍼터링 등의 증착 방법을 통해 소스/드레인 금속층을 형성한 후 포토리쏘그래피 공정 및 식각 공정을 실시함으로써 도 5c와 같이 데이터 라인(DL)과, 제3 트랜지스터(T3)의 채널 영역을 사이에 두고 분리된 제3 트랜지스터(T3)의 소스 전극(124) 및 드레인 전극(126)을 형성한다. 이때, 오믹 접촉층(128)은 제3 트랜지스터(T3) 의 소스 전극(124) 및 드레인 전극(126)과 함께 제3 트랜지스터(T3)의 채널 영역에서 분리된다. 소스/드레인 금속층으로는 몰리브덴(Mo), 구리(Gu) 등과 같은 금속이 이용된다.
그런 다음, 데이터 라인(DL), 제3 트랜지스터(T3)의 소스 전극(124) 및 드레인 전극(126)이 형성된 기판(120) 위에 도 5d와 같이 제3 트랜지스터(T3)의 드레인 전극(126)을 노출시키는 제1 접촉홀(136) 및 공통 라인(CL)을 노출시키는 제2 접촉홀(138)을 가지는 보호막(134)을 형성한다.
그리고, 보호막(134)이 형성된 기판(120) 위에 PECVD, 스퍼터링 등의 증착 방법을 통해 투명 도전성 물질을 형성한 후 포토리쏘그래피 공정과 식각 공정을 실시함으로써 도 5e와 같이 제1 접촉홀(136) 및 제2 접촉홀(138)을 통해 제3 트랜지스터(T3)의 드레인 전극(126)과 공통 라인(CL)을 접속시키는 연결 전극(140)과, 연결 전극(140)으로부터 데이터 라인(DL) 쪽으로 돌출된 정전기 방지 보조 전극(105)을 형성한다. 투명 도전성 물질로는 인듐 틴 옥사이드(Induim Tin Oxide : ITO), 틴 옥사이드(Tin Oxide : TO), 인듐 틴 징크 옥사이드 (Induim Tin Zinc Oxide : ITZO) 및 인듐 징크 옥사이드(Induim Zinc Oxide : IZO) 중 어느 하나가 이용된다.
도 6은 본 발명의 제2 실시 예에 따른 액정표시장치를 개략적으로 나타내는 회로도이며, 도 7은 본 발명의 제2 실시 예에 따른 액정표시장치의 일부분을 자세히 나타내는 평면도이다.
이하, 본 발명의 제2 실시 예와 관련된 설명에서 제1 실시 예와 비교하여 동일한 설명은 생략하기로 한다.
도 6 및 도 7을 참조하면, 본 발명의 제2 실시 예에 따른 액정표시장치는 기수 번째 데이터 라인(DL1)에 접속된 제1 정전기 방지 소자(108a) 및 우수 번째 데이터 라인(DL2)에 접속된 제2 정전기 방지 소자(108b)를 구비한다. 제1 정전기 방지 소자(108a)와 제2 정전기 방지 소자(108b)는 공통 라인(CL)을 사이에 두고 서로 대면되도록 형성된다. 또한, 제1 정전기 방지 소자(108a)의 제3 트랜지스터(T3)의 드레인 전극(126a)과 제2 정전기 방지 소자(108b)의 제3 트랜지스터(T3)의 드레인 전극(126b) 및 공통 라인(CL)을 함께 접속시키는 연결 전극(140)을 구비한다. 그리고, 연결 전극(140)으로부터 기수 번째 데이터 라인(DL1)으로 돌출된 제1 정전기 방지 보조 전극(105a) 및 연결 전극(140)으로부터 우수 번째 데이터 라인(DL2)으로 돌출된 제2 정전기 방지 보조 전극(105b)을 구비한다.
따라서, 본 발명의 제2 실시 예에 따른 액정표시장치는 데이터 패드(DP, 도 2 참조)를 통해 인가되는 교류(AC) 고전압 정전기에 의하여 제1 및 제2 정전기 방지 소자(108a, 108b)의 제1 내지 제3 트랜지스터(T1 내지 T3)가 턴-온되지 않더라도 피뢰침원리에 의해 기수 및 우수 번째 데이터 라인(DL1, DL2) 쪽으로 돌출된 제1 및 제2 정전기 방지 보조 전극(105a, 105b)으로 교류(AC) 고전압 정전기를 유도할 수 있다. 이에 따라, 본 발명의 액정표시장치는 제1 및 제2 정전기 방지 보조 전극(105a, 105b)으로 유도된 교류(AC) 고전압 정전기를 연결 전극(140)을 통하여 공통 라인(CL)로 유입시킴으로써 표시 영역(110)의 기수 및 우수 번째 데이터 라인(DL1, DL2)으로 인가되는 교류(AC) 고전압 정전기를 차단할 수 있다.
본 발명의 제2 실시 예에 따른 액정표시장치의 제조 방법은 본 발명의 제1 실시 예에 따른 액정표시장치의 제조 방법과 비교하여 연결 전극(140) 및 제1 및 제2 정전기 방지 보조 전극(105a, 105b)의 형상이 달라지는 것을 제외한 다른 구성은 모두 동일하므로 이를 생략하기로 한다.
도 8은 본 발명의 제3 실시 예에 따른 액정표시장치의 일부분을 나타내는 회로도이며, 도 9는 본 발명의 제3 실시 예에 따른 액정표시장치의 일부분을 나타내는 회로도이다.
이하, 본 발명의 제3 실시 예와 관련된 설명에서 제1 실시 예와 비교하여 동일한 설명은 생략하기로 한다.
도 8 및 도 9를 참조하면, 본 발명의 제3 실시 예에 따른 액정표시장치는 본 발명의 제1 실시 예와 비교하여 공통 라인(CL)으로부터 데이터 라인(DL) 쪽으로 돌출된 정전기 방지 보조 라인(145)을 더 구비한다.
따라서, 본 발명의 제3 실시 예에 따른 액정표시장치는 데이터 패드(DP, 도 2 참조)를 통해 인가되는 교류(AC) 고전압 정전기에 의하여 정전기 방지 소자(108)의 제1 내지 제3 트랜지스터(T1 내지 T3)가 턴-온되지 않더라도 피뢰침원리에 의해 데이터 라인(DL) 쪽으로 돌출된 정전기 방지 보조 전극(105) 또는 정전기 방지 보조 라인(145)을 통하여 공통 라인(CL)으로 교류(AC) 고전압 정전기를 유도할 수 있다. 이에 따라, 본 발명의 액정표시장치는 정전기 방지 보조 전극(105) 및 정전기 방지 보조 라인(145)으로 유도된 교류(AC) 고전압 정전기를 공통 라인(CL)로 유입시킴으로써 표시 영역(110)의 데이터 라인(DL)으로 인가되는 교류(AC) 고전압 정전기를 차단할 수 있다.
본 발명의 제3 실시 예에 따른 액정표시장치의 제조 방법은 본 발명의 제1 실시 예에 따른 액정표시장치의 제조 방법과 비교하여 공통 라인(CL)으로부터 데이터 라인(DL) 쪽으로 돌출된 정전기 방지 보조 라인(145)을 더 형성하는 것을 제외한 다른 구성은 제1 실시 예에 모두 동일하므로 이를 생략하기로 한다.
그리고, 본 발명의 제3 실시 예에 따른 액정표시장치는 연결 전극(140)으로부터 데이터 라인(DL) 쪽으로 돌출된 정전기 방지 보조 전극(105)을 구비하지 않고 공통 라인(CL)으로부터 데이터 라인(DL) 쪽으로 돌출된 정전기 방지 보조 라인(145)만을 구비할 수도 있다.
도 10은 본 발명의 제4 실시 예에 따른 액정표시장치의 일부분을 자세히 나타내는 평면도이다.
이하, 본 발명의 제4 실시 예와 관련된 설명에서 제2 실시 예와 비교하여 동일한 설명은 생략하기로 한다.
도 10을 참조하면, 본 발명의 제4 실시 예에 따른 액정표시장치는 본 발명의 제2 실시 예와 비교하여 공통 라인(CL)으로부터 기수 및 우수 번째 데이터 라인(DL1, DL2) 쪽으로 돌출된 제1 및 제2 정전기 방지 보조 라인(145a, 145b)을 더 구비한다.
따라서, 본 발명의 제4 실시 예에 따른 액정표시장치는 데이터 패드(DP, 도 2 참조)를 통해 인가되는 교류(AC) 고전압 정전기에 의하여 제1 및 제2 정전기 방지 소자(108a, 108b)의 제1 내지 제3 트랜지스터(T1 내지 T3)가 턴-온되지 않더라도 피뢰침원리에 의해 기수 및 우수 번째 데이터 라인(DL1, DL2) 쪽으로 돌출된 제 1 및 제2 정전기 방지 보조 전극(105a, 105b) 및 제1 및 제2 정전기 방지 보조 라인(145a, 145b)으로 교류(AC) 고전압 정전기를 유도할 수 있다. 이에 따라, 본 발명의 액정표시장치는 제1 및 제2 정전기 방지 보조 전극(105a, 105b) 및 제1 및 제2 정전기 방지 보조 라인(145a, 145b)으로 유도된 교류(AC) 고전압 정전기를 공통 라인(CL)로 유입시킴으로써 표시 영역(110)의 기수 및 우수 번째 데이터 라인(DL1, DL2)으로 인가되는 교류(AC) 고전압 정전기를 차단할 수 있다.
본 발명의 제4 실시 예에 따른 액정표시장치의 제조 방법은 본 발명의 제2 실시 예에 따른 액정표시장치의 제조 방법과 비교하여 공통 라인(CL)으로부터 기수 및 우수 번째 데이터 라인(DL1, DL2) 쪽으로 돌출된 제1 및 제2 정전기 방지 보조 라인(145a, 145b)을 더 형성하는 것을 제외한 다른 구성은 제2 실시 예에 모두 동일하므로 이를 생략하기로 한다.
그리고, 본 발명의 제4 실시 예에 따른 액정표시장치는 연결 전극(140)으로부터 기수 및 우수 데이터 라인(DL1, DL2) 쪽으로 돌출된 제1 및 제2 정전기 방지 보조 전극(105a, 105b)을 구비하지 않고 공통 라인(CL)으로부터 기수 및 우수 번째 데이터 라인(DL1, DL2) 쪽으로 돌출된 제1 및 제2 정전기 방지 보조 라인(145a, 145b)만을 구비할 수도 있다.
상술한 바와 같이, 본 발명의 실시 예에 따른 액정표시장치 및 그 제조 방법은 데이터 패드를 통해 인가되는 교류(AC) 고전압 정전기에 의하여 정전기 방지 소 자의 제1 내지 제3 트랜지스터가 턴-온되지 않더라도 피뢰침원리에 의해 데이터 라인 및 게이트 라인 쪽으로 돌출된 정전기 방지 보조 전극 및/또는 정전기 방지 보조 라인으로 교류(AC) 고전압 정전기를 유도할 수 있다. 이에 따라, 본 발명의 액정표시장치는 정전기 방지 보조 전극 및/또는 정전기 방지 보조 라인으로 유도된 교류(AC) 고전압 정전기를 공통 라인로 유입시킴으로써 표시 영역의 데이터 라인 및 게이트 라인으로 인가되는 교류(AC) 고전압 정전기를 차단할 수 있다.
이상 설명한 내용으로 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구 범위에 의해 정하여져야만 할 것이다.

Claims (21)

  1. 표시 영역에 서로 교차하는 게이트 라인 및 데이터 라인과;
    상기 표시 영역의 외곽에 위치하는 비표시 영역으로 신장된 상기 게이트 라인 및 데이터 라인의 끝단에 형성된 게이트 패드 및 데이터 패드와;
    상기 비표시 영역에 형성되며 상기 게이트 라인과 상기 게이트 패드 사이 및 상기 데이터 라인과 상기 데이터 패드 사이에 공통 라인과;
    상기 비표시 영역에 형성되며 상기 게이트 패드와 상기 공통 라인 사이 및 상기 데이터 패드와 상기 공통 라인 사이에 접속된 정전기 방지 소자와;
    상기 비표시 영역에 형성되며 상기 정전기 방지 소자로부터 상기 게이트 라인 및 데이터 라인 쪽으로 돌출된 정전기 방지 보조 전극을 구비하는 것을 특징으로 하는 액정표시장치.
  2. 제 1 항에 있어서,
    상기 정전기 방지 소자는,
    상기 비표시 영역에 형성된 상기 게이트 라인과 상기 게이트 패드 및 데이터 라인과 데이터 패드 사이에 접속된 소스 전극 및 게이트 전극을 포함하는 제1 트랜지스터와;
    상기 제1 트랜지스터의 드레인 전극에 접속된 게이트 전극과 상기 비표시 영역에 형성된 상기 게이트 라인과 상기 게이트 패드 및 데이터 라인과 데이터 패드 사이에 접속된 소스 전극을 포함하는 제2 트랜지스터와;
    상기 제2 트랜지스터의 드레인 전극에 접속된 게이트 전극과 상기 제1 트랜지스터의 드레인 전극에 접속된 소스 전극과 상기 공통 라인에 접속된 드레인 전극을 포함하는 제3 트랜지스터를 구비하는 것을 특징으로 하는 액정표시장치.
  3. 제 2 항에 있어서,
    상기 정전기 방지 소자는,
    상기 제3 트랜지스터의 드레인 전극과 상기 공통 라인을 접속시키기 연결 전극을 더 구비하는 것을 특징으로 하는 액정표시장치.
  4. 제 3 항에 있어서,
    상기 정전기 방지 보조 전극은 상기 연결 전극으로부터 데이터 라인 및 게이트 라인에 근접하도록 돌출된 것을 특징으로 하는 액정표시장치.
  5. 제 4 항에 있어서,
    상기 정전기 방지 소자는,
    기수 번째 상기 게이트 패드와 상기 공통 라인 사이 및 기수 번째 상기 데이터 패드와 상기 공통 라인 사이에 접속된 제1 정전기 방지 소자와;
    우수 번째 상기 게이트 패드와 상기 공통 라인 사이 및 기수 번째 상기 데이터 패드와 상기 공통 라인 사이에 접속된 제2 정전기 방지 소자를 구비하며,
    상기 제1 및 제2 정전기 방지 소자는 상기 공통 라인을 사이에 두고 서로 대면하는 것을 특징으로 하는 액정표시장치.
  6. 제 5 항에 있어서,
    상기 연결 전극은 상기 제1 정전기 방지 소자의 제3 트랜지스터의 드레인 전극과 상기 공통 라인을 접속시킴과 아울러 상기 제2 정전기 방지 소자의 제3 트랜지스터의 드레인 전극과 상기 공통 라인을 서로 접속시키는 것을 특징으로 하는 액정표시장치.
  7. 제 6 항에 있어서,
    상기 정전기 방지 보조 전극은,
    상기 연결 전극으로부터 상기 기수 번째 게이트 라인 및 데이터 라인으로 돌출된 제1 정전기 방지 보조 전극과;
    상기 연결 전극으로부터 상기 우수 번째 게이트 라인 및 데이터 라인으로 돌출된 제2 정전기 방지 보조 전극을 구비하는 것을 특징으로 하는 액정표시장치.
  8. 제 1 항에 있어서,
    상기 정전기 방지 소자와 접속된 상기 공통 라인으로부터 상기 정전기 방지 소자와 접속된 상기 게이트 라인 및 데이터 라인 쪽으로 돌출된 정전기 방지 보조 라인을 더 구비하는 것을 특징으로 하는 액정표시장치.
  9. 제 5 항에 있어서,
    상기 정전기 방지 보조 라인은,
    상기 제1 정전기 방지 소자와 접속된 상기 공통 라인으로부터 상기 제1 정전기 방지 소자와 접속된 상기 기수 번째 게이트 라인 및 데이터 라인 쪽으로 돌출된 제1 정전기 방지 보조 라인과;
    상기 제2 정전기 방지 소자와 접속된 상기 공통 라인으로부터 상기 제2 정전기 방지 소자와 접속된 상기 우수 번째 게이트 라인 및 데이터 라인 쪽으로 돌출된 제2 정전기 방지 보조 라인을 구비하는 것을 특징으로 하는 액정표시장치.
  10. 표시 영역에 형성되며 서로 교차하는 게이트 라인 및 데이터 라인과;
    상기 표시 영역의 외곽에 위치하는 비표시 영역으로 신장된 상기 게이트 라인 및 데이터 라인의 끝단에 형성된 게이트 패드 및 데이터 패드와;
    상기 비표시 영역에 형성되며 상기 게이트 라인과 상기 게이트 패드 사이 및 상기 데이터 라인과 상기 데이터 패드 사이에 공통 라인과;
    상기 비표시 영역에 형성되며 상기 게이트 패드와 상기 공통 라인 사이 및 상기 데이터 패드와 상기 공통 라인 사이에 접속된 정전기 방지 소자와;
    상기 비표시 영역에 상기 정전기 방지 소자와 접속된 상기 공통 라인으로부터 상기 정전기 방지 소자와 접속된 상기 게이트 라인 및 데이터 라인 쪽으로 돌출된 정전기 방지 보조 라인을 구비하는 것을 특징으로 하는 액정표시장치.
  11. 제 10 항에 있어서,
    상기 정전기 방지 소자는,
    기수 번째 상기 게이트 패드와 상기 공통 라인 사이 및 기수 번째 상기 데이터 패드와 상기 공통 라인 사이에 접속된 제1 정전기 방지 소자와;
    우수 번째 상기 게이트 패드와 상기 공통 라인 사이 및 기수 번째 상기 데이터 패드와 상기 공통 라인 사이에 접속된 제2 정전기 방지 소자를 포함하며,
    상기 제1 및 제2 정전기 방지 소자는 상기 공통 라인을 사이에 두고 서로 대면하는 것을 특징으로 하는 액정표시장치.
  12. 제 11 항에 있어서,
    상기 정전기 방지 보조 라인은,
    상기 제1 정전기 방지 소자와 접속된 상기 공통 라인으로부터 상기 제1 정전기 방지 소자와 접속된 상기 기수 번째 게이트 라인 및 데이터 라인 쪽으로 돌출된 제1 정전기 방지 보조 라인과;
    상기 제2 정전기 방지 소자와 접속된 상기 공통 라인으로부터 상기 제2 정전기 방지 소자와 접속된 상기 우수 번째 게이트 라인 및 데이터 라인 쪽으로 돌출된 제2 정전기 방지 보조 라인을 포함하는 것을 특징으로 하는 액정표시장치.
  13. 상기 표시 영역에 게이트 라인, 상기 표시 영역의 외곽에 위치하는 비표시 영역으로 신장된 상기 게이트 라인의 끝단에 형성된 게이트 패드, 상기 비표시 영역에 상기 게이트 라인과 상기 게이트 패드 사이에 공통 라인, 및 상기 비표시 영역에 상기 게이트 패드와 상기 공통 라인 사이와 데이터 패드와 상기 공통 라인 사이에 정전기 방지 소자의 게이트 전극들을 형성하는 단계와;
    상기 표시 영역에 상기 게이트 라인과 교차하는 데이터 라인, 상기 비표시 영역으로 신장된 상기 데이터 라인의 끝단에 상기 데이터 라인과의 사이에 상기 공통 라인을 두고 형성된 데이터 패드, 및 상기 비표시 영역에 상기 게이트 패드와 상기 공통 라인 사이와 상기 데이터 패드와 상기 공통 라인 사이에 상기 정전기 방지 소자의 소스 및 드레인 전극들을 형성하는 단계와;
    상기 비표시 영역에 상기 정전기 방지 소자로부터 상기 게이트 라인 및 데이터 라인 쪽으로 돌출된 정전기 방지 보조 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 제조 방법.
  14. 제 13 항에 있어서,
    상기 정전기 방지 소자는,
    상기 정전기 방지 소자의 어느 하나의 드레인 전극과 상기 공통 라인을 접속시키는 연결 전극을 형성하는 단계를 더 포함하는 것을 특징으로 하는 액정표시장치의 제조 방법.
  15. 제 14 항에 있어서,
    상기 정전기 방지 보조 전극은 상기 연결 전극으로부터 돌출되도록 형성하는 것을 특징으로 하는 액정표시장치의 제조 방법.
  16. 제 15 항에 있어서,
    상기 연결 전극은 기수 번째 상기 게이트 패드와 상기 공통 라인 사이 및 기수 번째 상기 데이터 패드와 상기 공통 라인 사이에 접속된 제1 정전기 방지 소자의 어느 하나의 트랜지스터의 드레인 전극과 상기 공통 라인을 접속시킴과 아울러 우수 번째 상기 게이트 패드와 상기 공통 라인 사이 및 기수 번째 상기 데이터 패드와 상기 공통 라인 사이에 접속된 제2 정전기 방지 소자의 어느 하나의 트랜지스터의 드레인 전극과 상기 공통 라인을 서로 접속시키도록 형성하는 것을 특징으로 하는 액정표시장치의 제조 방법.
  17. 제 16 항에 있어서,
    상기 정전기 방지 보조 전극은 상기 연결 전극으로부터 상기 기수 번째 게이트 라인 및 데이터 라인으로 돌출됨과 아울러 상기 연결 전극으로부터 상기 우수 번째 게이트 라인 및 데이터 라인으로 돌출되도록 형성하는 것을 특징으로 하는 액정표시장치의 제조 방법.
  18. 제 17 항에 있어서,
    상기 정전기 방지 소자와 접속된 상기 공통 라인으로부터 상기 정전기 방지 소자와 접속된 상기 게이트 라인 및 데이터 라인 쪽으로 돌출된 정전기 방지 보조 라인을 형성하는 단계를 더 포함하는 것을 특징으로 하는 액정표시장치의 제조 방법.
  19. 제 18 항에 있어서,
    상기 정전기 방지 보조 라인을 형성하는 단계는,
    상기 공통 라인으로부터 상기 기수 번째 게이트 라인 및 데이터 라인 쪽으로 돌출된 제1 정전기 방지 보조 라인과 상기 공통 라인으로부터 상기 우수 번째 게이트 라인 및 데이터 라인 쪽으로 돌출된 제2 정전기 방지 보조 라인을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 제조 방법.
  20. 상기 표시 영역에 게이트 라인, 상기 표시 영역의 외곽에 위치하는 비표시 영역으로 신장된 상기 게이트 라인의 끝단에 형성된 게이트 패드, 상기 비표시 영역에 상기 게이트 라인과 상기 게이트 패드 사이에 공통 라인, 상기 비표시 영역에 상기 게이트 패드와 상기 공통 라인 사이와 데이터 패드와 상기 공통 라인 사이에 접속된 정전기 방지 소자의 게이트 전극들, 및 상기 정전기 방지 소자와 접속된 상기 공통 라인으로부터 상기 정전기 방지 소자와 접속된 상기 게이트 라인 및 데이터 라인 쪽으로 돌출된 정전기 방지 보조 라인을 형성하는 단계와;
    상기 표시 영역에 상기 게이트 라인과 교차하는 데이터 라인, 상기 비표시 영역으로 신장된 상기 데이터 라인의 끝단에 상기 데이터 라인과의 사이에 상기 공 통 라인을 두고 형성된 데이터 패드, 및 상기 비표시 영역에 상기 게이트 패드와 상기 공통 라인 사이와 상기 데이터 패드와 상기 공통 라인 사이에 상기 정전기 방지 소자의 소스 및 드레인 전극들을 형성하는 단계와;
    상기 정전기 방지 소자의 어느 하나의 드레인 전극과 상기 공통 라인을 접속시키는 연결 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 제조 방법.
  21. 제 20 항에 있어서,
    상기 정전기 방지 보조 라인을 형성하는 단계는,
    상기 공통 라인으로부터 상기 기수 번째 게이트 라인 및 데이터 라인 쪽으로 돌출된 제1 정전기 방지 보조 라인과 상기 공통 라인으로부터 상기 우수 번째 게이트 라인 및 데이터 라인 쪽으로 돌출된 제2 정전기 방지 보조 라인을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 제조 방법.
KR1020060047068A 2006-05-25 2006-05-25 액정표시장치 및 그 제조 방법 KR100977978B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020060047068A KR100977978B1 (ko) 2006-05-25 2006-05-25 액정표시장치 및 그 제조 방법
US11/638,402 US7796202B2 (en) 2006-05-25 2006-12-14 Liquid crystal display and fabricating method thereof
CNB2006101678845A CN100510867C (zh) 2006-05-25 2006-12-20 液晶显示器件及其制造方法
US12/850,471 US8319904B2 (en) 2006-05-25 2010-08-04 Liquid crystal display and fabricating method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060047068A KR100977978B1 (ko) 2006-05-25 2006-05-25 액정표시장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20070113602A true KR20070113602A (ko) 2007-11-29
KR100977978B1 KR100977978B1 (ko) 2010-08-24

Family

ID=38749148

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060047068A KR100977978B1 (ko) 2006-05-25 2006-05-25 액정표시장치 및 그 제조 방법

Country Status (3)

Country Link
US (2) US7796202B2 (ko)
KR (1) KR100977978B1 (ko)
CN (1) CN100510867C (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101201520B (zh) * 2007-12-27 2010-09-08 昆山龙腾光电有限公司 一种具有静电防护功能的液晶显示装置阵列基板
CN101630072B (zh) * 2008-07-18 2012-01-11 群康科技(深圳)有限公司 液晶显示面板
KR101722409B1 (ko) * 2008-09-19 2017-04-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN102403311B (zh) * 2010-09-16 2015-07-15 北京京东方光电科技有限公司 阵列基板及其制造方法和液晶显示器
JP2013080185A (ja) * 2011-10-05 2013-05-02 Japan Display East Co Ltd 液晶表示装置
JP2013218237A (ja) 2012-04-12 2013-10-24 Japan Display Inc 液晶表示装置
US9798203B2 (en) * 2012-10-02 2017-10-24 Sharp Kabushiki Kaisha Semiconductor device and display device
CN102969311B (zh) * 2012-11-27 2015-02-11 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN103926762B (zh) * 2013-02-28 2017-07-21 上海中航光电子有限公司 阵列基板及其制造方法
KR102082408B1 (ko) 2013-05-15 2020-02-28 삼성디스플레이 주식회사 소프트 페일에 의한 비정상 표시를 방지할 수 있는 표시 장치 및 그 구동 방법
CN103441130B (zh) * 2013-08-29 2015-08-12 京东方科技集团股份有限公司 具有静电自防护能力的基板及其制造方法
CN204302634U (zh) * 2015-01-04 2015-04-29 京东方科技集团股份有限公司 一种阵列基板及显示装置
CN105527768A (zh) * 2016-01-25 2016-04-27 武汉华星光电技术有限公司 液晶显示装置及其液晶显示面板
KR102594791B1 (ko) * 2016-12-28 2023-10-30 엘지디스플레이 주식회사 액정표시장치
CN107436520A (zh) * 2017-09-22 2017-12-05 惠科股份有限公司 液晶显示面板及液晶显示装置
CN107505790A (zh) * 2017-09-22 2017-12-22 惠科股份有限公司 主动开关阵列基板及液晶显示面板
CN109585422B (zh) * 2017-09-29 2021-06-11 昆山国显光电有限公司 阵列基板及其制造方法
CN109727999B (zh) * 2019-01-02 2020-07-03 合肥京东方显示技术有限公司 阵列基板的制备方法、阵列基板及显示装置
CN110379822B (zh) * 2019-07-22 2022-02-18 昆山国显光电有限公司 阵列基板及其制备方法、显示面板和显示装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100252308B1 (ko) * 1997-01-10 2000-04-15 구본준, 론 위라하디락사 박막트랜지스터 어레이
JP3718355B2 (ja) * 1998-11-26 2005-11-24 株式会社 日立ディスプレイズ 液晶表示装置
KR100346045B1 (ko) * 1999-10-25 2002-07-24 엘지.필립스 엘시디 주식회사 박막트랜지스터 액정표시장치용 어레이기판 제조방법
JP4584387B2 (ja) * 1999-11-19 2010-11-17 シャープ株式会社 表示装置及びその欠陥修復方法
KR100628254B1 (ko) * 2000-04-12 2006-09-27 엘지.필립스 엘시디 주식회사 액정 표시 장치
KR20020055785A (ko) * 2000-12-29 2002-07-10 구본준, 론 위라하디락사 횡전계 방식의 액정표시장치
KR100386849B1 (ko) * 2001-07-10 2003-06-09 엘지.필립스 엘시디 주식회사 박막 트랜지스터 표시장치의 정전방전 방지회로
KR100965582B1 (ko) * 2003-12-30 2010-06-23 엘지디스플레이 주식회사 액정 표시 장치의 정전기 방지 회로
TWI382264B (zh) * 2004-07-27 2013-01-11 Samsung Display Co Ltd 薄膜電晶體陣列面板及包括此面板之顯示器裝置
WO2006064789A1 (ja) * 2004-12-14 2006-06-22 Sharp Kabushiki Kaisha 液晶表示装置および液晶表示装置の欠陥修正方法
US7532265B2 (en) * 2005-06-08 2009-05-12 Wintek Corporation Integrated circuit with the cell test function for the electrostatic discharge protection
KR100729046B1 (ko) * 2005-12-09 2007-06-14 삼성에스디아이 주식회사 유기 발광 표시장치의 정전기 방지 구조 및 그 제조 방법

Also Published As

Publication number Publication date
US20100321599A1 (en) 2010-12-23
CN100510867C (zh) 2009-07-08
US8319904B2 (en) 2012-11-27
US7796202B2 (en) 2010-09-14
US20070273801A1 (en) 2007-11-29
CN101078823A (zh) 2007-11-28
KR100977978B1 (ko) 2010-08-24

Similar Documents

Publication Publication Date Title
KR100977978B1 (ko) 액정표시장치 및 그 제조 방법
KR100250853B1 (ko) 표시장치용 어레이 기판 및 그 제조방법
KR101348754B1 (ko) 액정 표시 장치
US7480024B2 (en) Method for fabricating an array substrate for IPS mode liquid crystal display device
US20180341159A1 (en) Coa substrate and liquid crystal display panel
US6404465B1 (en) Liquid crystal display wherein storage electrodes overlap upper part of source lines and pixel electrodes overlap upper part of storage electrodes
US6927808B2 (en) Liquid crystal display device
KR20040086925A (ko) 수평 전계 인가형 액정 표시 장치 및 그 제조 방법
KR20110081675A (ko) 액정 표시 장치 및 이의 리페어 방법
KR20030058334A (ko) 횡전계방식 액정표시장치용 어레이기판과 그 제조방법
KR100443835B1 (ko) 정전기 방지를 위한 박막트랜지스터 어레이 기판 및 그 제조방법
KR101849569B1 (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR101582934B1 (ko) 박막 트랜지스터 표시판
JPH10253988A (ja) 液晶表示装置
KR100980012B1 (ko) 박막 트랜지스터 표시판
KR20080051536A (ko) 액정 표시 장치
JP2006350348A (ja) 液晶表示装置及びその不良画素復旧方法
KR101398641B1 (ko) 액정 표시 장치
KR102098161B1 (ko) 액정표시장치용 어레이 기판
KR20020012795A (ko) 액정표시장치용 어레이기판과 그 제조방법
KR100482343B1 (ko) 로딩이펙트 방지를 위한 박막트랜지스터 어레이 기판 및그 제조방법
KR100303447B1 (ko) 정전기보호회로를가지는액정표시장치
KR101330436B1 (ko) 액정표시장치 및 그 제조 방법
JP4004781B2 (ja) アクティブマトリクス表示装置
KR100956345B1 (ko) 박막 트랜지스터 표시판

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
E902 Notification of reason for refusal
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130619

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150728

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160712

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190723

Year of fee payment: 10