KR20070113243A - 적층 메모리 셀의 코발트 자기 개시적 무전해 비아 충진 - Google Patents

적층 메모리 셀의 코발트 자기 개시적 무전해 비아 충진 Download PDF

Info

Publication number
KR20070113243A
KR20070113243A KR1020077021650A KR20077021650A KR20070113243A KR 20070113243 A KR20070113243 A KR 20070113243A KR 1020077021650 A KR1020077021650 A KR 1020077021650A KR 20077021650 A KR20077021650 A KR 20077021650A KR 20070113243 A KR20070113243 A KR 20070113243A
Authority
KR
South Korea
Prior art keywords
reducing agent
agent component
borane
concentration
hypophosphite
Prior art date
Application number
KR1020077021650A
Other languages
English (en)
Inventor
칭윈 첸
리처드 허투비스
크리스티안 위트
조셉 에이. 어비스
다니엘 스트리치
찰스 발베르데
Original Assignee
엔쏜 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔쏜 인코포레이티드 filed Critical 엔쏜 인코포레이티드
Publication of KR20070113243A publication Critical patent/KR20070113243A/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D—PROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D1/00—Processes for applying liquids or other fluent materials
    • B05D1/18—Processes for applying liquids or other fluent materials performed by dipping
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31—Coating with metals
    • C23C18/32—Coating with nickel, cobalt or mixtures thereof with phosphorus or boron
    • C23C18/34—Coating with nickel, cobalt or mixtures thereof with phosphorus or boron using reducing agents
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31—Coating with metals
    • C23C18/32—Coating with nickel, cobalt or mixtures thereof with phosphorus or boron
    • C23C18/34—Coating with nickel, cobalt or mixtures thereof with phosphorus or boron using reducing agents
    • C23C18/36—Coating with nickel, cobalt or mixtures thereof with phosphorus or boron using reducing agents using hypophosphites
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/48—Coating with alloys
    • C23C18/50—Coating with alloys with alloys based on iron, cobalt or nickel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemically Coating (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)

Abstract

Co 이온과 환원제를 함유하는 조성물로부터 특징부의 전기전도성 바닥 위에서 Co 금속으로의 환원에 의해 개시된 상향식 충진에 의해 무전해 침착되는 것을 포함하는 적층 메모리 셀 배선구조 특징부의 무전해 충진 방법. 물, Co 이온, 착물화제, 완충제, 보란계 환원제 성분 및 차아인산염 환원제 성분을 함유하는, 높은 종횡비 적층 메모리 셀 배선구조 특징부에 Co를 무전해 침착시키기 위한 무전해 침착 조성물. 보란계 환원제 대 차아인산염 환원제의 농도비는 약 0.5 미만이다.
적층 메모리 셀, 무전해 침착, 코발트 이온, 환원, 코발트 금속, 비아, 배선구조 특징부, 상향식 충진

Description

적층 메모리 셀의 코발트 자기 개시적 무전해 비아 충진{COBALT SELF-INITIATED ELECTROLESS VIA FILL FOR STACKED MEMORY CELLS}
본 발명은 적층 메모리 셀 제조, 더 상세하게는 비아(via), 트렌치(trench), 접점 개구(contact opening) 및 스로우 홀(through-hole)과 같은 적층 메모리 셀의 배선구조 특징부에 대한 금속계 충진에 관한 것이다.
동적 램(DRAM: dynamic random access memory) 장치와 같은 메모리 회로는 일반적으로 데이터가 저장되는 메모리 셀로 구성되어 있다. 데이터는 전기 충전으로 데이터를 보유하는 커패시터(capacitor)에 보관되어 있다. 메모리 셀은 일반적으로 어레이(array)로 배열되어 있다.
DRAM 장치는 통상 2가지 타입으로 대별되고, 즉 트렌치 커패시터 타입과 적층 커패시터 타입이 있다. 트렌치 타입 셀은 반도체 기판에 형성된 트렌치의 측벽에 커패시터를 형성시켜 제조한다. 한편, 적층 커패시터형 셀은 기판 위에 전극 층들을 적층시켜 커패시터를 형성하여 제조한다. 적층 커패시터는 전하를 충분히 저장하기 위해 높이 세워진다. 장치의 기하 형태가 소형화됨에 따라, 접점 종횡비, 즉 비아 접점 깊이 대 비아 접점 직경의 비는 적층 커패시터 높이의 증가로 인해 증가했다. 적층 커패시터 셀은 적층 메모리 셀 또는 장치로도 당업자에게 알려져 있다.
적층 메모리 용도들은 통상 집적 회로와 같은 논리 연산 장치의 전기전도성 수준을 필요로 하지 않는다. 따라서, Cu와 같이 전도성이 큰 소재 대신에 전기전도성이 적은 플러그 금속배선을 적층 메모리 비아의 충진에 사용할 수 있다. 텅스텐은 전기전도성이 Cu만큼 크지는 않지만 메모리 용도용으로는 충분하기 때문에 플러그 금속배선의 일 예이다. 또한, W는 내화성으로 인해 Si 웨이퍼 또는 낮은 k 유전층 내로 확산되지 않는다. 따라서, Si 또는 유전 물질과 W 금속배선 사이에는 확산 방지용 장벽층이 필요하지 않다.
비아 및 트렌치로의 텅스텐 금속 충진은 화학 증착(CVD) 또는 물리 증착(PVD)에 의해 달성되었다. 일반적으로, 블랭킷 증착에 의한 금속 충진은 복수의 처리 단계를 수반하기 때문에, 비용과 시간이 많이 든다. 침착된 금속은 배선구조 특징부에 과적되어, 패턴화 및 부식시킨 다음, 절연도료를 제거해야 한다. 석판 패턴화 시에는 약간의 정렬불량이 예상된다. 또한, 증착은 종횡비가 높은 비아 또는 트렌치 내부에 금속을 충진시켜 그 상부를 폐쇄시킬 수 있고, 결과적으로 적층 메모리 배선구조 내에 공극을 초래한다.
과적 제거는 화학적 기계적 연마술(CMP)로 수행할 수 있다. CMP는 비아 형성 후에, 예컨대 침착 과정 동안에 침착된 불필요한 W 과적을 제거하여 표면을 편평하게 하기 위해 기판에 수행한다. 이러한 CMP는 미량의 W가 유전 물질 위에 매립되거나 얼룩지게 한다. 이러한 미량의 W는 제거되지 않는다면 유전체를 오염시킬 수 있다. 따라서, 이러한 미량의 W를 제거하거나, 미량의 W가 존재하는 유전체를 하부절 단하거나, 또는 이 둘 모두를 위해 전처리 조성물에 부식액를 사용한다.
적층 메모리 장치의 플러그 금속배선으로서 Co의 사용은 W 대신에 사용할 수 있는 바람직한 대안이다. 적층 메모리 용도에서, Co는 W보다 전기적 작용이 양호하다. 또한, Co는 유전층 내로의 확산을 방해하기에 충분한 내화성을 갖고 있다. 코발트는 CVD외 다른 방법에 의해 적용될 수 있다.
촉매 개시 무전해 Co 침착은 예컨대 미국 특허 번호 6,232,227에서 논의된 바 있다. 촉매 개시 무전해 Co 침착에 의한 종횡비가 높은 배선구조 특징부의 금속배선은 촉매를 함유하는 전 표면에서 Co 성장이 개시된다는 점에서 바람직하지 않다. 팔라듐 시딩(seeding)과 같은 촉매 시딩은 Si 또는 유전 표면에서 비선택적으로 일어난다. 따라서, Pd 시드는 배선구조 특징부의 바닥뿐만 아니라 측벽과 웨이퍼 표면에서 나타난다. 비아의 바닥에 위치한 확산층 표면 위에 금속 적용은 비아의 측벽 및 웨이퍼 표면에 금속의 2차적인 적용 없이는 달성하기 어렵다. 따라서, Co 용액에 웨이퍼 기판의 침지는 비아의 측벽과 웨이퍼 표면 위에서의 Co의 성장을 초래하여, 이로써 2가지 단점이 나타난다. 첫째, Co는 후속 편평화 또는 부식 단계를 통해 장치의 표면으로부터 제거되어야 한다. 둘째, 비아의 측벽 위에서의 Co 성장은 비아의 폐쇄를 초래할 수 있어, 배선구조 구조 안에 공극을 형성시킬 수 있다.
따라서, 금속배선이 특징부 개구의 폐쇄를 유발하여 배선구조 특징부 내에 공극을 초래하지 않는, 적층 커패시터 장치의 높은 종횡비의 배선구조 특징부를 충진할 수 있는 방법이 필요하다. 또한, 적층 커패시터 장치의 높은 종횡비 배선구조 특징부의 바닥 위에 Co 금속배선을 선택적으로 침착시키고, 배선구조의 측벽이나 장치의 표면 위에서의 2차적인 성장 없이 특징부를 바닥에서부터 정상까지 충진하는 방법 및 조성물이 필요하다. 마지막으로, 적층 메모리 장치의 높은 종횡비의 배선구조 특징부의 급원/드레인(source/drain) 영역 위에 전도성 Co 및 Co 합금의 침착을 자가촉매 작용하는 조성물이 필요하다.
발명의 개요
따라서, 간략히 설명하면 본 발명은 적층 메모리 셀 배선구조 특징부를 무전해 충진하는 방법으로서, 상기 적층 메모리 셀 배선구조 특징부를 Co 이온 급원과 환원제를 함유하는 무전해 침착 조성물과 접촉시키는 단계를 포함하며, 상기 적층 메모리 배선구조 특징부가 전기 전도성 바닥부를 보유하고 높이 대 폭의 종횡비가 약 2 이상이며, 이로써 Co 이온의 일부가 전기전도성 바닥부에서 Co 금속으로 환원되고, 이러한 Co 이온의 지속적인 환원으로 인해 적층 메모리 배선구조 특징부의 상향식(bottom-up) 충진이 달성되는 것이 특징인 방법에 관한 것이다.
다른 관점으로서, 본 발명은 종횡비가 높은 적층 메모리 셀 배선구조 특징부에 Co를 무전해 침착시키기 위한 무전해 침착 조성물에 관한 것이다. 이 조성물은 물, Co 이온의 급원, 착물화제, 완충제, 보란계 환원제 성분 및 차아인산염 환원제 성분을 함유한다. 보란계 환원제 성분은 알칼리 금속 보로하이드라이드, 디메틸아민 보란, 디에틸아민 보란, 모르폴린 보란 및 이의 혼합물로 이루어진 그룹 중에서 선택된다. 차아인산염 환원제 성분은 알칼리 금속 차아인산염, 차아인산 암모늄, 차아인산 및 이의 혼합물로 이루어진 그룹 중에서 선택된다. 보란계 환원제 성분 농도와 차아인산염 환원제 성분 농도는 보란계 환원제 성분 농도(g/L) 대 차아인산염 환원제 성분 농도(g/L)의 농도 비가 약 0.5 미만이 되도록 선택한다.
도 1은 적층 메모리 셀의 분절에 대한 모식도이다.
도 2는 본 발명에 따라 충진된 검사 비아의 현미경사진이다.
바람직한 양태의 상세한 설명
본 발명에 있어서, 금속배선은 적층 메모리 장치의 배선구조 특징부에 충진된다. 예컨대 Co 또는 이의 합금은 적층 메모리 셀의 높은 종횡비 비아 또는 트렌치에 충진된다. 배선구조 특징부는 바닥, 측벽 및 정상 개구를 포함한다. 측벽의 높이와 개구의 직경은 비아가 높은 종횡비를 갖게 하는 것이다. 일반적인 제안으로서, 벽의 높이 대 개구 직경의 비는 5보다 크다. 다른 양태에 따르면, 종횡비는 10 이상이다. 이러한 본 발명의 일 양태에 따르면, 종횡비는 약 18 이상이다.
도 1은 본 발명에 따라 형성된 비아를 보유한 타입의 적층 메모리 셀의 분절에 대한 모식도이다. 여기에 횡단면도로 도시한 적층 메모리 셀 분절(10)에는 SiO2, 플루오르화된 실리케이트 유리, BPSG 또는 다른 저 k 유전체와 같은 표준 유전 물질인 유전 물질(12)이 있다. 비아(14)는 장치 분절의 정상과 급원 영역(18) 사이에 전기전도성을 제공한다. 비아(14)와 급원 영역(18) 사이의 접촉부(16)는 예컨대 W, 층상 W-WN 또는 층상 WSi2-폴리실리콘으로 된 것이다. 트랜지스터 게이트(20)는 급 원 영역(18)과 드레인(22) 사이에 전기접속성을 제공한다. 급원 영역(18)과 드레인 영역(22)은 반도체 단결정 Si의 바디 내에 존재하며 예컨대 P, As, 또는 다른 표준 도판트 물질이 혼입된 반도체 단결정 Si를 포함한다. 비아(24)는 일반적으로 모식적으로 도시된 바와 같이 유전체에 의해 분리된 Cu 또는 Al과 같은 금속을 함유하는 플레이트 (26) 및 (28)을 함유하는 커패시터에 전기접속성을 제공한다.
비아(14)의 바닥은 예컨대 W, 층상 W-WN 또는 층상 WSi2-폴리실리콘의 접점이라는 점에서 전기전도성 물질이다. 비아(24)의 바닥은 도핑된 Si 등의 드레인이라는 점에서 전기전도성 물질이다. 다른 양태에 따르면, 장치 드레인은 TiN 또는 Ru로 구성된다. 배선구조 충진용 금속은 Co계, 예컨대 Co 금속 또는 이의 합금으로서, 구체적으로 Co-B-P, Co-W-B-P, Co-W-B 및 Co-B가 있지만, 이에 국한되는 것은 아니다. 비아(14 및 24)의 바닥에 존재하는 전기전도성 물질은 이하에 기술되는 본 발명에 따라, 상향식 무전해 자기개시적 과충진에 필요한 만큼의 전도성을 제공한다.
배선구조 충진은 배선구조 바닥에 침착 개시 및 그 다음 그 바닥에서부터 배선구조 정상까지의 상향식 충진을 수반한다. 이러한 충진은 주로 배선구조의 바닥에서 정상 방향으로 일어나고, 실질적인 측벽 침착은 일어나지 않는다는 점에서 "상향식"이다. 충진은 디메틸아민 보란(DMAB), 디에틸아민 보란(DEAB) 또는 모르폴린 보란과 같은 알킬아민 보란 화합물을 환원제로서 이용하는 보란 화학물질 무전해 침착법에 의해 Co계 물질을 침착시켜 개시한다. 이러한 보란계 환원제는 W가 Co 침착에 촉매성이 되게 한다. 따라서, 이 방법은 W 비아 바닥 위에서 자기 개시성이어서, Co, Pd 또는 다른 시딩 작업이 필요하지 않다. 이것은 W가 Co 침착에 대해 촉매성이 되게 하지 않는 차아인산염 또는 다른 비보란 환원제를 이용하는 것과 같은 비보란 화학물질을 기초로 한 무전해 방법과 대조적인 것이다. 비보란 방법은 Co를 W 비아 위에 직접 침착시키는데 사용된다면 Co 시딩 또는 다른 활성화 기작을 필요로 한다. 보란 화학물질에 의해 촉매성이 되는 다른 물질에는 Cu, Co, Pt, Mo, Au 및 Pd가 있으나, Au는 하이드라진에 의해 촉매성이 되어 바람직하다.
전술한 물질 선택의 실질적인 장점은 Co계 성장이 비아의 바닥에서부터 개시된다는 점이다. 본 발명의 방법을 수행하는데 있어서, 금속배선은 배선구조 특징부의 바닥에서부터 개구쪽을 향해 상향식으로 충진된다. 이러한 충진 방법은 비아의 개구를 폐쇄시킬 수 있는 2차적인 측벽 침착 및 CMP와 같은 편평화 단계를 필요로 하는 표면 침착의 문제점을 모두 해소시켜 준다.
본 발명에 따라 Co 및 이의 합금을 무전해 도금하기 위한 무전해 도금조는 침착 이온의 급원, 환원제, 착물화제 및 계면활성제를 함유한다. 이 도금조는 특정 pH 범위 내에서 완충화되어 있다. 경우에 따라, 이 도금조는 추가로 계면활성제, 내화성 이온의 급원 및 안정제를 함유할 수도 있다. 이 도금조는 드레인 기판 물질, 예컨대 W 위에서 자기개시하도록 조성한다. 캐핑 용도에서와 같이 Cu 기판 위에 자기개시하는 도금조는 W 위에 Co 침착을 자기개시하거나 자기개시하지 않을 수 있다. 또한, 이 도금조는 전도성이 양호한 합금, 통상의 Co 함량이 많은 합금을 침착시키는 것이 중요하며, 그 이유가 캐핑 용도에서의 Co 침착과는 대조적으로 배선 구조가 전류를 운반하도록 의도된 것이기 때문이라는 점에서 Co 캐핑 용도와 다르다.
Co계 합금의 침착 시, 도금조는 염화물, 황산염 또는 다른 적합한 무기 염과 같은 무기 Co 염, 또는 Co 아세트산염, 구연산염, 젖산염, 숙신산염, 프로피온산염, 하이드록시아세트산염, EDTA 등과 같은 유기 카르복시산과의 Co 착물로서 용액에 도입되는 Co 이온의 급원을 함유한다.
일 양태에 따르면, 무기 Co 염은 Co(OH)2이다. 하이드록시 기는 통상의 Co 염에 존재하는 다른 음이온보다 분자량이 낮은 것이다. Co(OH)2 염은 하이드록시 이온이 이미 수용액에 존재하고 있기 때문에 더욱 단순한 도금조를 제공한다. 따라서, 할라이드와 같은 추가 음이온을 무전해조에 첨가할 필요가 없고, 이에 따라 이러한 음이온의 오염 위험도 피할 수 있다.
일 양태에 따르면, Co 염 또는 착물은 Co 금속 함량이 높은 Co계 합금을 생산하기 위해 약 0.5g/L 내지 약 60g/L의 Co2+를 제공하도록 첨가한다.
환원제는 보란계 환원제 성분이 단독으로 또는 차아인산염 환원제 성분과 조합되어 사용된다. 보란계 환원제가 단독 사용되는 CoB 시스템에서 Co 합금은 높은 Co 함량을 보유한다. 하지만, 환원제 조합물이 사용되면, 도금조의 안정성과 비아 또는 트렌치 특징부의 충진이 향상된다. 환원제에 대해서는 이하에 더 상세히 논의된다.
도금조는 추가로 1종 이상의 착물화제와 완충제를 함유한다. 도금조는 일반 적으로 pH를 원하는 범위로 안정화시키기 위한 pH 완충액을 함유한다. 일 양태에 따르면, 원하는 pH 범위는 약 7.5와 약 10.0 사이이다. 일 양태에 따르면, 약 8.8과 약 10 사이이다. 이러한 pH 범위는 약알칼리성 전기도금조를 제공한다. 이 pH가 안정화되지 않는다면, 침착 속도와 침착 화학물질의 의도하지 않은, 바람직하지 않은, 예상치 않은 변화가 일어날 수 있다. 완충액의 예에는 붕산염, 4붕산염 및 5붕산염, 인산염, 아세트산염, 글리콜산염, 젖산염, 암모니아 및 피로인산염이 있다. 염기성 pH 조정을 위해, 암모늄, TMAH, NaOH, KOH 또는 이의 혼합물이 이용된다. 산성 pH 조정을 위해서는 황산, 염산 및 구연산을 이용하며, 산은 Co 급원의 음이온에 따라 선택한다. 일 양태에 따르면, pH 완충액 수준은 약 0g/L에서 약 50g/L 사이의 정도이다.
착물화제는 Co 이온을 용액 상태로 유지시키고 침착 개시에 필요한 도금조의 도금력을 변화시키는 것을 돕기 위해 도금조에 첨가한다. 도금조에 사용되는 착물화제는 구연산, 말산, 에틸렌디아민, 글리신, 프로피온산, 숙신산 및 젖산, 디에틸아민(DEA), 테트라에틸아민 하이드록사이드(TEAH) 및 암모늄 염, 예컨대 염화암모늄, 황산암모늄, 수산화암모늄, 피로인산염 및 이의 혼합물 중에서 선택되는 것이다. 일 양태에 따르면, 착물화제 농도는 착물화제와 Co 사이의 몰비가 통상 약 2:1에서 약 4:1 사이가 되도록 선택한다. 다른 양태에 따르면, 상기 몰비는 약 9:1 내지 약 10:1이다. 착물화제의 분자량에 따라, 착물화제의 농도는 약 5g/L 내지 약 250g/L 사이일 수 있다.
계면활성제는 금속 배선구조 표면의 습윤을 촉진하고 침착을 향상시키기 위 해 첨가할 수 있다. 계면활성제는 배선구조 충진의 균일함과 치밀함을 향상시켜 결함을 감소시킴으로써, 침착물의 형태와 지형을 개선시키는 작용을 한다. 또한, 더욱 균일한 침착을 산출하는 그레인 크기의 개량에 도움을 줄 수도 있다. 음이온성 계면활성제의 예에는 알킬 포스포네이트, 알킬 에테르 포스페이트, 알킬 설페이트, 알킬 에테르 설페이트, 알킬 설포네이트, 알킬 에테르 설포네이트, 카르복시산 에테르, 카르복시산 에스테르, 알킬 아릴 설포네이트 및 설포석시네이트가 있다. 비이온성 계면활성제의 예에는 알콕시화된 알콜, 에톡시/프로폭시(EO/PO) 블록 공중합체, 알콕시화된 지방산, 글리콜 및 글리세롤 에스테르가 있으며, 현재 바람직한 것은 폴리에틸렌 글리콜 및 폴리프로필렌 글리콜/폴리에틸렌 글리콜이다. 일 양태에 따르면, 계면활성제의 수준은 약 0.01g/L 내지 약 5g/L 사이이다.
바람직하다면, 도금조는 추가로 내화 금속 이온, 예컨대 텅스텐 및/또는 몰리브덴을 포함할 수 있다. W 이온의 예시적 급원은 테트라메틸암모늄 텅스테이트, 포스포텅스테이트, 실리코텅스테이트, 텅스텐산, 텅스텐 옥사이드 및 이의 혼합물이다. 예를 들어, 바람직한 침착조의 일 예는 약 1g/L 내지 약 15g/L 사이의 텅스텐산을 함유한다. 내화 금속의 다른 급원으로는 암모늄 몰리브데이트 및/또는 몰리브데늄 옥사이드가 있다. 일 양태에 따르면, 내화 이온의 급원은 존재하는 경우에 침착물을 오염시킬 수 있는 알칼리 금속이 실질적으로 없는 것이다.
안정제는 무전해 Co 침착조에 첨가될 수 있다. 안정제의 사용은 도금조의 자발적 분해를 방지하는데 도움이 될 수 있다. 안정제의 예에는 예컨대 Pb, Bi, Sn, Sb, IO3, MoO3, AsO3, 아졸, 예컨대 이미다졸 및 유도체가 있다. 안정제의 수준은 약 0 내지 약 500ppm 사이이다. 예를 들어, Pb2+는 약 5 내지 약 20ppm 사이가 효과적인 것으로 밝혀졌다. MoO4 2-는 약 10 내지 약 300ppm 사이가 효과적인 것으로 밝혀졌다. 말레산은 침착물을 오염시킬 수 있는 추가 금속 이온을 침착조에 부가하지 않기 때문에 일부 용도에서 특히 유리하다.
속도 촉진제 및 광택제와 같이 당업계에 공지된 바와 같은 다른 첨가제도 첨가될 수 있다. 일부 양태에 따르면, 특히 반도체 용도에서 도금조는 Na 및 다른 알칼리 금속 이온을 실질적으로 함유하지 않는다.
환원제는 알칼리 금속 보로하이드라이드, 디메틸아민 보란(DMAB), 디에틸아민 보란(DEAB) 및 모르폴린 보란과 같은 보란계 성분을 함유한다. 보란계 환원제 성분 유래의 원소 붕소는 도금된 합금의 일부가 된다. 보로하이드라이드와 관련하여 이러한 현상을 설명하는 반응 기작은 다음과 같다:
2Co2+ + 2BH4 - + 4H2O = 2Co0 + B0 + 3B(OH)4 - + 3H+ + (9/2)H2
반응 기전에 따르면 도금 용액은 Co2+ 2몰을 Co 합금으로 환원시키기 위해 BH4 - 2몰을 필요로 한다. 도금조에 충분한 농도의 환원제가 존재하도록 하기 위해, 일 양태에 따르면 디메틸아민 보란은 약 0.5g/L 내지 약 16g/L, 예컨대 약 3g/L의 초기 농도로 첨가한다. 바람직한 일 양태는 약 3g/L 내지 약 9g/L 사이의 DMAB를 이용한다.
본 발명의 일 양태에 따르면, 환원제는 또한 인계 환원제 성분, 예컨대 하이포포스파이트를 포함한다. 하이포포스파이트가 포함되면, 침착된 합금은 인을 함유한다. 이러한 현상을 설명하는 것으로 제안된 반응 기작은 다음과 같다:
Co2+ + 4H2PO2 - + H2O = Co0 + 3H2PO3 - + H+ + P0 + (3/2)H2
반응 기전에 따르면, 도금 용액은 Co2+ 1몰을 Co 합금으로 환원시키기 위해 H2PO2 - 4몰을 필요로 한다. 도금 용액에 존재하는 차아인산염 이온에 대한 Co 이온의 몰비는 약 0.1 내지 약 1 사이가 되도록 선택한다. 차아인산염의 충분한 농도가 도금조에 존재하도록 하기 위해, 일 양태에 따르면 차아인산염, 예컨대 알칼리 금속 차아인산염, 차아인산암모늄, 또는 차아인산을 약 20g/L 내지 약 30g/L의 초기 농도로 첨가한다. 일 양태에 따르면, 약 23g/L 내지 약 26g/L의 차아인산암모늄을 첨가한다.
차아인산염은 Co 이온을 제한된 수의 기판, 예컨대 Co, Ni, Rh, Pd 및 Pt에서만 자발적으로 환원시킨다. 이러한 예에는 적층 메모리 셀의 높은 종횡비 배선구조 특징부의 드레인/급원으로서 이용하기 위한 당해의 특정 금속인 W는 포함되지 않는다. W 기판 위에서 Co 이온을 차아인산염 환원시키기 위해서, PVD 또는 CVD Cu 또는 Co 또는 Pd 시딩으로 W 표면을 활성화시킬 수 있다. 본 발명에 따르면, W 표면은 차아인산염 환원을 위해 표면을 활성화시키는 처리로서, DMAB와 같은 강한 환 원제로 처리된다.
환원제에 보란계 및 차아인산염 성분을 보유하는 본 발명의 양태에 있어서, 보란계 환원제의 농도(g/L) 대 차아인산염 환원제의 농도(g/L)의 농도비는 무전해 침착조와 배선구조 특징부의 초기 접촉 시에는 약 0.5 미만이다. 일 양태에 따르면, 상기 농도비는 무전해 침착조와 배선구조 특징부의 초기 접촉 시에 약 0.2 미만이다. 그 농도비는 개시 및 성장 속도, 도금력 및 도금된 합금의 성질에 영향을 미치는 것으로 선택한다. 예를 들어, 농도비는 Co 침착이 적층 메모리 장치의 급원/드레인의 표면 위에서 자가촉매적으로 일어나도록 선택한다. 더욱이, 전도성이 Co 플러그의 바람직한 특징이기 때문에, 환원제의 비는 B 또는 P의 공동침착을 최소화하는 것으로 선택한다. 일 양태에 따르면, 환원제 시스템은 약 23g/L 차아인산염 환원제를 보유한 혼합물 중에 약 9g/L DMAB 환원제를 이용한다. 보란계 환원제는 W 또는 다른 금속계 드레인 표면 위로 Co2+ 이온의 Co 금속으로의 무전해 침착을 개시한다. 개시 산화환원 화학 반응이 일어난 후, 두 환원제는 적층 메모리 장치의 높은 종횡비 특징부에 충진되는 Co 표면 위로 Co2+ 이온을 환원시킨다.
본 발명의 방법을 수행하는데 있어서, 표면 전처리는 금속 배선구조 특징부로부터 텅스텐 산화물을 제거하기 위해 유기 또는 무기 산 또는 염기성 세정제를 이용하여 수행한다. 이 세정제는 배선구조에 존재하는 금속배선의 실질적인 양을 제거함이 없이 모든 산화물, 예컨대 텅스텐 산화물을 제거하는 것이 바람직하다. 산화물은 제거되지 않는다면, 기판에 금속배선의 개시뿐만 아니라 부착을 방해할 수 있고 전기전도성을 저하시킬 수 있다. 이러한 종류의 세정제는 보통 구연산 또는 말론산과 같은 약한 유기 또는 카르복시산이거나, 또는 강한 무기산, 예컨대 HF, HNO3 또는 H2SO4의 10wt% 미만의 수용액인 약한 산 용액과 같은 부식제를 함유한다. 또한, 이러한 세정제는 표면의 습윤을 돕기 위해 계면활성제, 예컨대 Rhodafac RE620(Rhone-Poulenc)도 포함한다.
통상의 염기성 세정제는 pH 범위가 9 내지 12인, 하이드록시아민, MEA, TEAH, EDA(에틸렌디아민), DTA(디에틸렌트리아민) 또는 NH4OH가 첨가된 TMAH를 함유한다. 염기성 세정은 측벽을 부식시키지 않고 산화물을 효과적으로 세정하기 때문에 바람직하다.
새로운 W 표면에 대한 전처리 단계는 도금조 용액이 작업 pH에서 얇은 텅스텐 산화물 층을 세정할 수 있기 때문에 선택적이다. 경우에 따라, 양이온 유기 화합물은 도금 공정 동안에 측벽의 부식을 방지하기 위해 전처리 용액에 첨가할 수 있다.
전술한 바와 같이, Co계 배선구조의 침착은 보란 화학물질을 이용하는 무전해 침착으로 수행한다. 이러한 노출은 딥(dip), 플러드 침지(flood immersion), 스프레이(spray) 방식이나, 적층 메모리 셀을 침착조에 노출시키는 다른 방식을 포함할 수 있으나, 단 노출 방식은 배선구조에 Co계 금속배선을 바람직한 깊이와 무결성(integrity)으로 침착시키는 목적을 적당히 달성하는 것이어야 한다.
자기개시 무전해 Co 침착은 보란계 환원제가 전도성 표면에 접촉할 때 달성 된다. 특히, 특정 침착 조건, 예컨대 pH 및 온도에서, 보란계 환원제는 경우에 따라 촉매성 W 표면 또는 도핑된 Si 표면에서 산화되어, 표면 위에 전자를 방출한다. 방출된 전자는 그 다음 Co2+ 이온에 의해 흡수되어 Co2+ 이온을 Co 금속으로 환원시킨다.
이러한 초기 산화/환원 반응은 비아 바닥의 W 표면과 같이 충분히 전도성인 표면에서만 달성될 수 있다. W 이외의 다른 기판은 본 발명의 비아 충진 방법에 특별히 적절하지는 않지만, 장치 또는 드레인 자체에 적절한 요인에 따라 지정될 수 있고, 그럼에도 불구하고 이러한 기판이 상용 가능하다. 드레인 물질이 최소한 W만큼 귀금속이라면 본 발명은 적용할 수 있다. Co계 침착물은 측벽이 유전 물질로 구성되어 있어, 비아 측벽에서는 개시되지 않고, 오히려 침착물은 비아 바닥에서만 개시된다. 초기 Co 침착물이 비아 바닥에서 일단 형성되면, 차아인산염 환원제와 보란계 환원제는 Co 침착물과 상호작용하여 Co2+ 이온을 Co 금속으로 추가 환원시키기 위해 전자를 방출한다. 이러한 산화/환원 반응은 지속적이며, 비아의 바닥에서부터 Co 침착물이 충진된다.
이러한 방법은 배선구조 이외의 다른 영역을 차폐시킬 필요가 없기 때문에 무차폐성일 정도로 Co가 거의 비아 바닥 위에만 침착한다는 점에서 실질적으로 자가 정렬성이다. 더욱이, 이어서 유전체로부터 빗나간 Co 침착의 실질적인 양을 제거할 필요도 없다.
비아의 측벽은 도 1의 12와 같은 벌크 유전체의 내경(bore)으로 한정되어 있 고, Pd, Co 등과 같은 전기전도성 물질로 시딩되거나 또는 촉매되거나 또는 처리되지 않는 점에서 유전 표면을 보유한다. 본 방법이 비아 측벽의 처리 없이 수행된다는 관점에서, 비아 측벽은 노출되거나 드러난 유전 표면을 포함한다.
본 발명을 수행하는데 있어서, 무전해 침착 조성물을 선택하는 기준의 하나는 전도성이 높은 Co계 충진을 수득하고자 하는 바램이다. 바람직한 전도성은 예컨대 바람직하게는 약 50 마이크로옴-cm 미만인 비저항을 특징으로 한다. 이것은 60 내지 80 마이크로옴-cm 정도의 비저항이 허용성인 Co계 Cu 캐핑 용도와는 대조적이다. 하나의 시도에 따르면, 바람직한 전도성은 Co가 적어도 약 90원자% 정도인 Co계 충진물을 침착시키는 도금조 화학의 선택에 의해 달성된다. Co계 충진물이 환원제 유래의 B 및/또는 P와 같은 도금조 성분에 의해 희석되는 바, 이것은 전도성을 저하시킨다. 따라서, 허용되는 침착 속도를 달성하기에 충분히 높은 환원제 농도와, 침착물에 바람직한 Co 농도를 제공하기 위한 충분히 낮은 환원제 농도 사이에 균형을 이루어야 한다. 비교적 높은 침착 속도를 특징으로 하는 도금조가 이용되고, 침착물에 약 50마이크로옴-cm보다 큰 비저항이 산출되면, 비저항은 열처리 또는 후어닐링에 의해 허용되는 수준까지 저하될 수 있다.
본 발명은 이하 실시예를 통해 더 상세히 설명된다.
실시예 1 내지 12
상기 가이드라인에 따라, 자기개시적 Co 침착을 위해 다음과 같은 조성의 무전해 도금조를 제조했다:
실시예 1(Co-B-P 배선구조)
CoCl2 6H2O 25g/L
구연산 50g/L
NH4Cl 15g/L
DMAB 9g/L
차아인산암모늄 26g/L
이 도금조는 실온에서 제조했다. 성분들은 다음과 같은 단계에 따라 첨가했다:
1. 용액 A의 제조:
a. CoCl2 6H2O 25g을 물 0.5L 미만에 용해시킨다.
b. 구연산 50g을 착물 Co2+ 이온에 첨가한다.
c. TMAH를 첨가하여 용액의 pH를 조정한다.
d. 부피를 최종적으로 0.5L로 채운다.
e. 여과하여 임의의 금속 잔류물을 제거한다.
2. 용액 B의 제조:
a. 차아인산암모늄 26g을 물 0.5L 미만에 용해시킨다.
b. NH4Cl 15g을 용해시킨다.
c. TMAH를 첨가하여 용액의 pH를 중화시킨다.
d. DMAB 9g을 용해시킨다.
e. TMAH를 첨가하여 용액의 pH를 조정한다.
f. 부피를 최종적으로 0.5L로 채운다.
g. 여과한다.
3. 용액 A와 용액 B를 혼합하고 희석하여 1L로 만든다.
4. 여과하여 임의의 고형물을 제거한다.
도금조는 다른 Co 합금을 얻기 위해 다음과 같은 목록의 성분들을 가지고 제조했다. 각 실시예에서, 도금조는 앞에서 개략한 절차에 따라 제조하며, 단 제시된 바와 같이 완충액(예, 붕산)을 용액 A와 B에 첨가하는 단계가 추가된다.
실시예 2 (Co-B-P 배선구조)
CoCl2 6H2O 43g/L
구연산 43g/L
붕산 14g/L
DMAB 9g/L
차아인산암모늄 26g/L
실시예 3 (Co-B-P 배선구조)
CoCl2 6H2O 21g/L
말산 64g/L
붕산 14g/L
DMAB 16g/L
차아인산 26g/L
실시예 4 (Co-W-B-P 배선구조)
CoCl2 6H2O 22g/L
구연산 22g/L
붕산 8g/L
텅스텐산 4g/L
DMAB 3g/L
차아인산 23g/L
실시예 5 (Co-W-B-P 배선구조)
CoCl2 6H2O 45g/L
구연산 45g/L
붕산 15g/L
텅스텐산 4g/L
DMAB 3g/L
차아인산암모늄 23g/L
실시예 6 (Co-W-B-P 배선구조)
CoCl2 6H2O 45g/L
구연산 45g/L
붕산 15g/L
텅스텐산 4g/L
DMAB 9g/L
차아인산 26g/L
실시예 7 (Co-B 배선구조)
CoCl2 6H2O 25g/L
구연산 70g/L
NH4Cl 45g/L
DMAB 10g/L
실시예 8 (Co-B 배선구조)
CoSO4 7H2O 29g/L
구연산 76g/L
NH4Cl 48g/L
DMAB 5g/L
실시예 9 (Co-W-B 배선구조)
CoCl2 6H2O 30g/L
구연산 25g/L
붕산 10g/L
텅스텐산 1g/L
DMAB 2g/L
실시예 10 (Co-W-B 배선구조)
CoCl2 6H2O 23g/L
구연산 45g/L
NH4Cl 15g/L
텅스텐산 4g/L
DMAB 9g/L
실시예 11 (Co-W-B-P 배선구조)
Co(OH)2 5g/L
구연산 20g/L
NH4Cl 2g/L
텅스텐산 0.4g/L
DMAB 0.6g/L
차아인산 6g/L
실시예 12 (Co-W-B-P 배선구조)
Co(OH)2 3g/L
구연산 20g/L
피로인산 10g/L
텅스텐산 0.4g/L
붕산 5g/L
DMAB 0.4g/L
차아인산 4g/L
실시예 13
본 발명에 따라, 비아 배선구조 특징부의 전도성 표면으로부터 텅스텐 산화물을 제거하기 위해, W 바닥과 SiO2 측벽을 함유하는 배선구조 기판을 5% TMAH를 이용하여 예비세정했다.
그 다음, 기판은 60 내지 95℃의 Co 합금 무전해 도금조로 세정하고 10분 내지 2시간 동안 침지시켜 두었다. 충진은 약 100옹스트롬/분에서 약 3000옹스트롬/분까지의 대략적인 속도로 일어났다. 충진된 비아에는 공극이 없었다.
실시예 14
다음 표를 참조로 하여, 여러 기판에 다른 Co 합금을 충진시켰다. 각 충진마다. 합금 조성과 대략적인 충진 속도는 다음과 같다. 합금 비저항은 약 26 내지 약 80 마이크로옴-cm 사이였다.
필름 농도, at.% 침착 속도, 옹스트롬/min
Co W P B
CoBP 86-92 4-12 1-5 100 내지 3000
CoWB 50-90 5-30 1-6 100 내지 2000
CoB 95-99 0.5-4 300 내지 1000
CoWBP 83-95 1-6 1-10 1-3 100 내지 3000
실시예 5 내지 8, 11 및 12는 약 50 마이크로옴-cm 이하의 허용되는 비저항 을 나타냈다. 실시예 2, 4, 5 및 6은 실시예 9, 11 및 12에 비해 비교적 높은 Co 함량 및 비교적 낮은 농도의 착물화제 대 금속 비와 높은 농도의 환원제로 인해 허용되는 침착 속도를 나타냈다.
실시예 15
배선구조 기판은 pH 9.8, 75℃의 실시예 6의 무전해 도금조에서 10분 동안 침지시켰다. 도 2는 Co 합금 충진된 비아를 35,000x의 배율로 촬영한 SEM 사진이다. 이 사진은 높은 종횡비의 비아에 Co 합금의 균일한 개시와 충진이 달성되어 Co 합금이 치밀하고 배선구조 특징부 내에 공극이 전혀 없음을 보여준다. 측벽 부식도 최소였다.
이상의 결과로부터, 본 발명의 여러 가지 목적이 달성되고 다른 유리한 결과가 수득되었음을 알 수 있었다.
본 발명의 요소들 또는 이의 바람직한 양태를 제시할 때, 단수적 표현이나 "상기"와 같은 표현은 그 요소들이 1 이상을 의미하는 것으로 간주되어야 한다. 예를 들어, 상기 상세한 설명과 다음 청구의 범위에서 배선구조는 1 이상의 배선구조를 의미하는 것이다. "함유하는", "포함하는" 및 "보유하는"이란 표현은 포괄적 용어로 간주되어야 하고, 게재된 요소들 외에 다른 추가 요소들이 있을 수 있음을 의미한다.
전술한 양태들에 다양한 변화가 본 발명의 범주 안에서 이루어질 수 있는 바, 상기 상세한 설명에 포함되고 후속 도면에 제시된 모든 구성부재는 제한적 의미가 아닌 예시적인 것으로 간주되어야 할 것이다.

Claims (21)

  1. 적층 메모리 셀 배선구조 특징부를 무전해 충진하는 방법으로서, 상기 적층 메모리 셀 배선구조 특징부를 Co 이온 급원과 환원제를 함유하는 무전해 침착 조성물과 접촉시키는 단계를 포함하며, 상기 적층 메모리 배선구조 특징부가 전기 전도성 바닥, 유전 표면을 보유한 측벽, 약 2 이상의 높이 대 폭의 종횡비를 보유하고, 이로써 Co 이온의 일부가 전기전도성 바닥에서 Co 금속으로 환원되고, 이러한 Co 이온의 지속적인 환원으로 인해 적층 메모리 배선구조 특징부의 상향식(bottom-up) 충진이 달성되는 것이 특징인 방법.
  2. 제1항에 있어서, 환원제가 보란계 환원제 성분을 함유하는 것인 방법.
  3. 제2항에 있어서, 보란계 환원제 성분이 알칼리 금속 보로하이드라이드, 디메틸아민 보란, 디에틸아민 보란, 모르폴린 보란 및 이의 혼합물로 이루어진 그룹 중에서 선택되는 것인 방법.
  4. 제2항 또는 제3항에 있어서, 환원제가 추가로 차아인산염 환원제 성분을 함유하는 것인 방법.
  5. 제4항에 있어서, 차아인산염 환원제 성분이 알칼리 금속 차아인산염, 차아인 산암모늄, 차아인산 및 이의 혼합물로 이루어진 그룹 중에서 선택되는 것인 방법.
  6. 제3항 내지 제5항 중 어느 한 항에 있어서, 환원제가 추가로 차아인산염 환원제 성분을 함유하는 것인 방법.
  7. 제6항에 있어서, 차아인산염 환원제 성분이 알칼리 금속 차아인산염, 차아인산암모늄, 차아인산 및 이의 혼합물로 이루어진 그룹 중에서 선택되는 것인 방법.
  8. 제6항에 있어서, 보란계 환원제 성분이 보란계 환원제 성분 농도로 존재하고, 차아인산염 환원제 성분이 차아인산염 환원제 성분 농도로 존재하며, 보란계 환원제 성분 농도 및 차아인산염 환원제 성분 농도는 보란계 환원제 성분 농도(g/L) 대 차아인산염 환원제 성분 농도(g/L)의 농도비가 무전해 침착 조성물과 배선구조 특징부의 초기 접촉에서 약 0.5 미만이 되도록 선택되는 것인 방법.
  9. 제6항에 있어서, 보란계 환원제 성분이 보란계 환원제 성분 농도로 존재하고, 차아인산염 환원제 성분이 차아인산염 환원제 성분 농도로 존재하며, 보란계 환원제 성분 농도 및 차아인산염 환원제 성분 농도는 보란계 환원제 성분 농도(g/L) 대 차아인산염 환원제 성분 농도(g/L)의 농도비가 무전해 침착 조성물과 배선구조 특징부의 초기 접촉에서 약 0.2 미만이 되도록 선택되는 것인 방법.
  10. 제8항에 있어서, 보란계 환원제가 알칼리 금속 보로하이드라이드, 디메틸아민 보란, 디에틸아민 보란, 모르폴린 보란 및 이의 혼합물로 이루어진 그룹 중에서 선택되고;
    차아인산염 환원제가 알칼리 금속 차아인산염, 차아인산암모늄, 차아인산 및 이의 혼합물로 이루어진 그룹 중에서 선택되는 것인 방법.
  11. 제9항에 있어서, 보란계 환원제가 알칼리 금속 보로하이드라이드, 디메틸아민 보란, 디에틸아민 보란, 모르폴린 보란 및 이의 혼합물로 이루어진 그룹 중에서 선택되고;
    차아인산염 환원제가 알칼리 금속 차아인산염, 차아인산암모늄, 차아인산 및 이의 혼합물로 이루어진 그룹 중에서 선택되는 것인 방법.
  12. 제1항 내지 제11항 중 어느 한 항에 있어서, 적층 메모리 배선구조 특징부의 상향식 충진이 적어도 약 90원자%의 Co를 함유하는 Co계 충진 배선구조 특징부를 제공하는 방법.
  13. 제1항 내지 제12항 중 어느 한 항에 있어서, 상향식 충진이 비저항이 약 50마이크로옴-cm 이하인 Co계 충진 배선구조 특징부를 제공하는 방법.
  14. 제1항에 있어서, 적층 메모리 배선구조 특징부의 상향식 충진이 적어도 약 90원자%의 Co를 함유하고 비저항이 약 50마이크로옴-cm 이하인 Co계 충진 배선구조 특징부를 제공하는 방법.
  15. 제1항에 있어서, 무전해 침착 조성물이
    물;
    Co 이온의 급원;
    착물화제;
    완충제;
    보란계 환원제 성분; 및
    차아인산염 환원제 성분을 함유하는 방법.
  16. 적층 메모리 셀 배선구조 특징부를 무전해 충진하는 방법으로서, 상기 적층 메모리 셀 배선구조 특징부를 Co 이온 급원과 환원제를 함유하는 무전해 침착 조성물과 접촉시키는 단계를 포함하며, 상기 적층 메모리 배선구조 특징부가 전기 전도성 바닥, 유전 표면을 보유한 측벽, 약 10 이상의 높이 대 폭의 종횡비를 보유하고, 이로써 Co 이온의 일부가 전기전도성 바닥에서 Co 금속으로 환원되고, 이러한 Co 이온의 지속적인 환원으로 인해 적층 메모리 배선구조 특징부의 상향식(bottom-up) 충진이 달성되며, 상기 무전해 침착 조성물이
    물;
    Co 이온의 급원;
    착물화제;
    완충제;
    알칼리 금속 보로하이드라이드, 디메틸아민 보란, 디에틸아민 보란, 모르폴린 보란 및 이의 혼합물로 이루어진 그룹 중에서 선택되는 보란계 환원제 성분; 및
    알칼리 금속 차아인산염, 차아인산암모늄, 차아인산 및 이의 혼합물로 이루어진 그룹 중에서 선택되는 차아인산염 환원제 성분을 함유하고;
    상기 보란계 환원제 성분이 보란계 환원제 성분 농도로 존재하고, 차아인산염 환원제 성분이 차아인산염 환원제 성분 농도로 존재하며, 보란계 환원제 성분 농도 및 차아인산염 환원제 성분 농도는 보란계 환원제 성분 농도(g/L) 대 차아인산염 환원제 성분 농도(g/L)의 농도비가 약 0.5 미만이 되도록 선택되는 것이 특징인 방법.
  17. 제16항에 있어서,
    Co 이온이 약 1g/L 내지 약 20g/L 사이의 농도로 존재하고;
    착물화제가 약 20g/L 내지 약 80g/L 사이의 농도로 존재하며;
    완충제가 약 0g/L 내지 약 20g/L 사이의 농도로 존재하고;
    보란계 환원제 성분이 약 0.5g/L 내지 약 16g/L 사이의 농도로 존재하며;
    차아인산염 환원제 성분이 약 20g/L 내지 약 32g/L 사이의 농도로 존재하는 방법.
  18. 제16항에 있어서, 보란계 환원제 성분 농도(g/L) 대 차아인산염 환원제 성분 농도(g/L)의 농도비가 약 0.2 미만인 방법.
  19. 높은 종횡비의 적층 메모리 셀 배선구조 특징부에 Co를 무전해 침착시키기 위한 무전해 침착 조성물로서,
    물;
    Co 이온의 급원;
    착물화제;
    완충제;
    보란계 환원제 성분; 및
    차아인산염 환원제 성분을 함유하고;
    상기 보란계 환원제 성분이 알칼리 금속 보로하이드라이드, 디메틸아민 보란, 디에틸아민 보란, 모르폴린 보란 및 이의 혼합물로 이루어진 그룹 중에서 선택되고; 및
    상기 차아인산염 환원제 성분이 알칼리 금속 차아인산염, 차아인산암모늄, 차아인산 및 이의 혼합물로 이루어진 그룹 중에서 선택되며;
    상기 보란계 환원제 성분이 보란계 환원제 성분 농도로 존재하고, 차아인산염 환원제 성분이 차아인산염 환원제 성분 농도로 존재하며, 보란계 환원제 성분 농도 및 차아인산염 환원제 성분 농도는 보란계 환원제 성분 농도(g/L) 대 차아인산염 환원제 성분 농도(g/L)의 농도비가 약 0.5 미만이 되도록 선택되는 것이 특징인 무전해 침착 조성물.
  20. 제19항에 있어서,
    Co 이온이 약 1g/L 내지 약 20g/L 사이의 농도로 존재하고;
    착물화제가 약 20g/L 내지 약 80g/L 사이의 농도로 존재하며;
    완충제가 약 0g/L 내지 약 20g/L 사이의 농도로 존재하고;
    보란계 환원제 성분이 약 0.5g/L 내지 약 16g/L 사이의 농도로 존재하며;
    차아인산염 환원제 성분이 약 20g/L 내지 약 32g/L 사이의 농도로 존재하는 무전해 침착 조성물.
  21. 제19항에 있어서, 보란계 환원제 성분 농도(g/L) 대 차아인산염 환원제 성분 농도(g/L)의 농도비가 약 0.2 미만이 되도록 선택되는 것이 특징인 무전해 침착 조성물.
KR1020077021650A 2005-02-23 2006-02-17 적층 메모리 셀의 코발트 자기 개시적 무전해 비아 충진 KR20070113243A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/063,624 2005-02-23
US11/063,624 US20060188659A1 (en) 2005-02-23 2005-02-23 Cobalt self-initiated electroless via fill for stacked memory cells

Publications (1)

Publication Number Publication Date
KR20070113243A true KR20070113243A (ko) 2007-11-28

Family

ID=36913037

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077021650A KR20070113243A (ko) 2005-02-23 2006-02-17 적층 메모리 셀의 코발트 자기 개시적 무전해 비아 충진

Country Status (7)

Country Link
US (1) US20060188659A1 (ko)
EP (1) EP1861208A2 (ko)
JP (1) JP2008533702A (ko)
KR (1) KR20070113243A (ko)
CN (1) CN101163557A (ko)
TW (1) TW200644162A (ko)
WO (1) WO2006091486A2 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009092706A2 (en) * 2008-01-24 2009-07-30 Basf Se Electroless deposition of barrier layers
DE102009014424A1 (de) * 2008-08-22 2010-02-25 W.C. Heraeus Gmbh Stoff aus Metall und Milchsäurekondensat sowie elektronisches Bauteil
DE102011002769B4 (de) * 2011-01-17 2013-03-21 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Halbleiterbauelement und Verfahren zur Herstellung einer Hybridkontaktstruktur mit Kontakten mit kleinem Aspektverhältnis in einem Halbleiterbauelement
JP6212323B2 (ja) * 2013-08-02 2017-10-11 日本カニゼン株式会社 無電解ニッケルめっき液及びそれを用いた無電解ニッケルめっき方法
JP6529992B2 (ja) * 2014-07-25 2019-06-12 インテル・コーポレーション 半導体デバイスにおけるタングステン合金
US9768063B1 (en) 2016-06-30 2017-09-19 Lam Research Corporation Dual damascene fill
US10340183B1 (en) 2018-01-02 2019-07-02 Globalfoundries Inc. Cobalt plated via integration scheme
TWI833730B (zh) * 2018-02-21 2024-03-01 日商東京威力科創股份有限公司 多層配線之形成方法及記憶媒體

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4692349A (en) * 1986-03-03 1987-09-08 American Telephone And Telegraph Company, At&T Bell Laboratories Selective electroless plating of vias in VLSI devices
NL8900305A (nl) * 1989-02-08 1990-09-03 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting.
US5447880A (en) * 1992-12-22 1995-09-05 At&T Global Information Solutions Company Method for forming an amorphous silicon programmable element
JPH07130871A (ja) * 1993-06-28 1995-05-19 Toshiba Corp 半導体記憶装置
US5990021A (en) * 1997-12-19 1999-11-23 Micron Technology, Inc. Integrated circuit having self-aligned CVD-tungsten/titanium contact plugs strapped with metal interconnect and method of manufacture
US5695810A (en) * 1996-11-20 1997-12-09 Cornell Research Foundation, Inc. Use of cobalt tungsten phosphide as a barrier material for copper metallization
JPH10261772A (ja) * 1997-01-14 1998-09-29 Mitsubishi Electric Corp 半導体記憶装置及びその製造方法
US6117784A (en) * 1997-11-12 2000-09-12 International Business Machines Corporation Process for integrated circuit wiring
US6180523B1 (en) * 1998-10-13 2001-01-30 Industrial Technology Research Institute Copper metallization of USLI by electroless process
US6214728B1 (en) * 1998-11-20 2001-04-10 Chartered Semiconductor Manufacturing, Ltd. Method to encapsulate copper plug for interconnect metallization
US6015747A (en) * 1998-12-07 2000-01-18 Advanced Micro Device Method of metal/polysilicon gate formation in a field effect transistor
US20020081842A1 (en) * 2000-04-14 2002-06-27 Sambucetti Carlos J. Electroless metal liner formation methods
US6624091B2 (en) * 2001-05-07 2003-09-23 Applied Materials, Inc. Methods of forming gap fill and layers formed thereby
US6717189B2 (en) * 2001-06-01 2004-04-06 Ebara Corporation Electroless plating liquid and semiconductor device
US7253467B2 (en) * 2001-06-28 2007-08-07 Samsung Electronics Co., Ltd. Non-volatile semiconductor memory devices
US6781184B2 (en) * 2001-11-29 2004-08-24 Symetrix Corporation Barrier layers for protecting metal oxides from hydrogen degradation
US6645567B2 (en) * 2001-12-19 2003-11-11 Intel Corporation Electroless plating bath composition and method of using
DE10200399B4 (de) * 2002-01-08 2008-03-27 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Erzeugung einer dreidimensional integrierten Halbleitervorrichtung und dreidimensional integrierte Halbleitervorrichtung
US7008872B2 (en) * 2002-05-03 2006-03-07 Intel Corporation Use of conductive electrolessly deposited etch stop layers, liner layers and via plugs in interconnect structures
US6787450B2 (en) * 2002-05-29 2004-09-07 Micron Technology, Inc. High aspect ratio fill method and resulting structure
US6710391B2 (en) * 2002-06-26 2004-03-23 Texas Instruments Incorporated Integrated DRAM process/structure using contact pillars
US6821909B2 (en) * 2002-10-30 2004-11-23 Applied Materials, Inc. Post rinse to improve selective deposition of electroless cobalt on copper for ULSI application
US6797312B2 (en) * 2003-01-21 2004-09-28 Mattson Technology, Inc. Electroless plating solution and process
US6902605B2 (en) * 2003-03-06 2005-06-07 Blue29, Llc Activation-free electroless solution for deposition of cobalt and method for deposition of cobalt capping/passivation layer on copper
JP2004311706A (ja) * 2003-04-07 2004-11-04 Toshiba Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
CN101163557A (zh) 2008-04-16
JP2008533702A (ja) 2008-08-21
TW200644162A (en) 2006-12-16
WO2006091486A2 (en) 2006-08-31
US20060188659A1 (en) 2006-08-24
EP1861208A2 (en) 2007-12-05
WO2006091486A3 (en) 2007-11-22

Similar Documents

Publication Publication Date Title
KR20070113243A (ko) 적층 메모리 셀의 코발트 자기 개시적 무전해 비아 충진
US7332193B2 (en) Cobalt and nickel electroless plating in microelectronic devices
JP6367322B2 (ja) 湿式ウエハバックコンタクトを使用したシリコンビアを通した銅メッキのための方法
JP2008503093A (ja) 集積回路電子機器における金属内部配線のキャッピング
US20110147940A1 (en) Electroless cu plating for enhanced self-forming barrier layers
WO2008128102A1 (en) Self-initiated alkaline metal ion free electroless deposition composition for thin co-based and ni-based alloys
US20050161338A1 (en) Electroless cobalt alloy deposition process
CN101238239A (zh) 微电子装置中的钴化学镀
US7064065B2 (en) Silver under-layers for electroless cobalt alloys
JP5074025B2 (ja) 半導体工業に使用するための三成分系材料を無電解メッキする組成物
US20020127348A1 (en) Method for depositing copper or a copper alloy
RU2492279C2 (ru) Неэлектролитическое осаждение барьерных слоев
US20050170650A1 (en) Electroless palladium nitrate activation prior to cobalt-alloy deposition
TWI509104B (zh) 釕之無電沈積用之鍍覆溶液
JP5388191B2 (ja) 貫通シリコンビアを有するめっき物及びその形成方法
JP2004200191A (ja) 半導体装置の製造方法および半導体製造装置
KR101375291B1 (ko) 미량의 디메틸아민 보란이 첨가된 자기 촉매형 무전해니켈-인-코발트 도금액 및 그의 제조방법
JP4343366B2 (ja) 基質活性面上の銅析出
KR101100084B1 (ko) 구리배선 형성방법
EP1022355B1 (en) Deposition of copper on an activated surface of a substrate
KR101224207B1 (ko) 양이온 계면활성제를 포함하는 배선용 무전해 동도금액 및 이에 의해 제조된 동 피막
KR100963842B1 (ko) 구리배선 형성방법
KR20070022869A (ko) 집적회로 전자장치에서 금속 상호연결부의 캐핑
TW201618228A (zh) 利用濕式晶圓背側接觸進行銅電鍍矽穿孔的方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid