JP2008533702A - スタック・メモリ・セルのためのコバルト自己開始的無電解ビア充填 - Google Patents

スタック・メモリ・セルのためのコバルト自己開始的無電解ビア充填 Download PDF

Info

Publication number
JP2008533702A
JP2008533702A JP2007557069A JP2007557069A JP2008533702A JP 2008533702 A JP2008533702 A JP 2008533702A JP 2007557069 A JP2007557069 A JP 2007557069A JP 2007557069 A JP2007557069 A JP 2007557069A JP 2008533702 A JP2008533702 A JP 2008533702A
Authority
JP
Japan
Prior art keywords
reducing agent
borane
agent component
concentration
hypophosphite
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007557069A
Other languages
English (en)
Other versions
JP2008533702A5 (ja
Inventor
チェン，チンジャン
ハートビーズ，リチャード
ウィット，クリスチャン
アビス，ジョセフ，エイ．
ストリッチ，ダニエル
バルベルデ，チャールズ
Original Assignee
エントン インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エントン インコーポレイテッド filed Critical エントン インコーポレイテッド
Publication of JP2008533702A publication Critical patent/JP2008533702A/ja
Publication of JP2008533702A5 publication Critical patent/JP2008533702A5/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D—PROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D1/00—Processes for applying liquids or other fluent materials
    • B05D1/18—Processes for applying liquids or other fluent materials performed by dipping
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31—Coating with metals
    • C23C18/32—Coating with nickel, cobalt or mixtures thereof with phosphorus or boron
    • C23C18/34—Coating with nickel, cobalt or mixtures thereof with phosphorus or boron using reducing agents
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/31—Coating with metals
    • C23C18/32—Coating with nickel, cobalt or mixtures thereof with phosphorus or boron
    • C23C18/34—Coating with nickel, cobalt or mixtures thereof with phosphorus or boron using reducing agents
    • C23C18/36—Coating with nickel, cobalt or mixtures thereof with phosphorus or boron using reducing agents using hypophosphites
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/48—Coating with alloys
    • C23C18/50—Coating with alloys with alloys based on iron, cobalt or nickel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemically Coating (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)

Abstract

当該機構の導電性の底部上のＣｏ金属への還元により開始されるボトムアップ充填による、Ｃｏイオンおよび還元剤を含む組成物からの無電解析出からなる、スタック・メモリ・セル配線機構を無電解的に充填する方法。高アスペクト比のスタック・メモリ・セル配線機構中でＣｏを無電解的に析出するための無電解析出組成物であって、該組成物が、水、Ｃｏイオン、錯化剤、緩衝剤、ボランを主材料とする還元剤成分、および次亜リン酸塩還元剤成分を含むもの。約０．５未満の次亜燐酸還元剤に対するボランを主材料とする還元剤の濃度比が存在する。
【選択図】図２

Description

本発明は、スタック・メモリ・セル製造ならびに、特に、ビア、トレンチ、接触開口部および貫通孔などのスタック・メモリ・セルの配線機構の金属を主材料とする充填に関する。
発明の背景
ダイナミック・ランダム・アクセス・メモリ（ＤＲＡＭ）素子などのメモリ回路は一般に、データが保存されるメモリ・セルから構成される。データは、キャパシタに保存され、キャパシタは、データを電荷として保持する。メモリ・セルは、典型的にはアレーとして配列される。
ＤＲＡＭ素子には、典型的には、トレンチ・キャパシタ型とスタック・キャパシタ型の２つの型がある。トレンチ型セルは、半導体基板に形成された溝（トレンチ）の側壁にキャパシタを形成することにより製造される。一方、スタック・キャパシタ型セルは、キャパシタを形成するため基板上に電極層を積層（スタック）することにより製造される。スタック・キャパシタは、十分な電荷の蓄積を達成するため高さがある。素子の形状が小型化するにつれ、接触アスペクト比、すなわちビア接触直径に対するビア接触深度の比率は、スタック・キャパシタの高さが増した結果、増大してきている。スタック・キャパシタ・セルは、スタック・メモリ・セルまたは素子としても、当業者に知られている。
スタック・メモリ用途は、典型的には、論理演算、すなわち集積回路の導電率の水準を要しない。従って、スタック・メモリ・ビアを充填するため、Ｃｕなどのより導電性の高い材料の代わりに、より導電率の低いプラグ・メタライゼーションを使用することができる。タングステンは、その導電率がＣｕの導電率ほど高くないがメモリ用途には十分であるため、典型的なプラグ・メタライゼーションである。さらにその耐熱性のため、Ｗは、Ｓｉウエハすなわち低ｋ誘電体層中に拡散しない。そのため、Ｓｉすなわち誘電体材料とＷメタライゼーションの間の拡散防止隔壁層は必要ない。
ビアおよびトレンチ中へのタングステン金属充填は、化学蒸着法（ＣＶＤ）または物理蒸着法（ＰＶＤ）により達成されてきた。一般的に、ブランケット蒸着による金属充填は、複数の加工段階を伴うため、高価であり時間がかかる。析出された金属は配線機構を被覆し、その結果パターニングおよびエッチングならびにその後のレジスト除去を行う必要がある。ある程度の不整合がリソグラフによるパターニングに予想される。さらに蒸着は、高アスペクト比のビアまたはトレンチの上部内に金属を充填するとともに該上部を閉塞させ、その結果スタック・メモリ配線内に空隙を生じさせる場合がある。
被覆の除去は、化学機械研磨（ＣＭＰ）によって行うことができる。ＣＭＰは、例えば析出過程で析出された不要なＷ被覆を除去するため、ビア形成後に基板上で行われ、それにより表面を平坦化する。このＣＭＰは、Ｗの痕跡を誘電体材料上に埋め込むかまたはそれを汚す場合がある。これらのＷの痕跡は、除去されないと、誘電体を汚染することがある。このため、これらのＷの痕跡を除去するか、該痕跡が存在する誘電体の上面を削り取るか、またはその両方を行うために、腐食液が前処理組成物中で用いられる。
スタック・メモリ素子中のプラグ・メタライゼーションとしてのＣｏの使用は、Ｗの使用に代わる魅力的な選択肢である。スタック・メモリ用途において、Ｃｏは、Ｗよりも電気的に良好に機能する。また、Ｃｏは、誘電体層中への拡散を阻害するのに十分な耐熱性を有する。コバルトは、ＣＶＤ以外の方法で適用することができる。
触媒で開始される無電解Ｃｏ析出は、例えば米国特許第６，２３２，２２７号において論じられてきた。触媒で開始される無電解Ｃｏ析出による高アスペクト比の配線機構のメタライゼーション（金属化）は、触媒を含むあらゆる表面上でＣｏが成長し始めるという点で不都合である。パラジウム・シーディング（種付け）などにおける触媒シーディング（種付け）は、Ｓｉすなわち誘電体表面に関して非選択的に生じる。その結果、Ｐｄの種結晶は、配線機構の底部に加えて、側壁およびウエハ表面にも生じるであろう。ビアの底部に位置する拡散層表面への金属の適用は、ビアの側壁およびウエハ表面への金属の付随的な適用なしに達成することが困難である。従って、Ｃｏ溶液中へのウエハ基板の浸漬は、結果的にビアの側壁およびウエハ表面上のＣｏの成長をもたらす。これにより２つの不利益が生じる。第１に、その後の平坦化またはエッチングの工程により素子の表面からＣｏは除去されなければならない。第２に、ビアの側壁上のＣｏの成長は、ビアの閉塞をもたらし、それにより配線構造中に空隙を生み出す場合がある。
従って、メタライゼーションが機構開口部を閉塞して結果的に配線機構内に空隙を生じることなく、スタック・キャパシタ素子中の高アスペクト比の配線機構を充填することができる方法が必要とされている。さらに、配線の側面上または素子の表面上の付随的な成長なしに、スタック・キャパシタ素子中の高アスペクト比の配線機構の底部上にＣｏメタライゼーションを選択的に析出し、底部から上部まで機構を充填するための方法および組成物が必要とされている。最後に、スタック・メモリ素子中の高アスペクト比の配線機構のソース／ドレイン領域上への導電性のＣｏおよびＣｏ合金を自動触媒作用により沈積させる組成物が必要とされている。
発明の概要
従って、簡潔には、本発明は、スタック・メモリ・セル配線機構を無電解的に充填する方法、スタック・メモリ・セル配線機構をＣｏイオンの供給源および還元剤を含む無電解析出組成物に接触させることからなる方法を指向し、ここでスタック・メモリ配線機構は、導電性の底部および少なくとも約２の高さ対幅アスペクト比を有し、それによりＣｏイオンの一部は導電性の底部上でＣｏ金属に還元され、スタック・メモリ配線機構のボトムアップ充填は、Ｃｏイオンの継続する還元により達成される。
他の態様において、本発明は、高アスペクト比のスタック・メモリ・セル配線機構中でＣｏを無電解的に析出するための無電解析出組成物を指向する。該組成物は、水、Ｃｏイオンの供給源、錯化剤、緩衝剤、ボランを主材料とする還元剤成分、および次亜リン酸塩還元剤成分を含む。ボランを主材料とする還元剤成分は、ホウ化水素アルカリ金属、ジメチルアミン・ボラン、ジエチルアミン・ボラン、モルホリン・ボランおよびそれらの混合物からなる群から選択される。次亜リン酸塩還元剤成分は、次亜リン酸アルカリ金属、次亜リン酸アンモニウム、次亜リン酸およびそれらの混合物からなる群から選択される。ボランを主材料とする還元剤成分の濃度および次亜リン酸塩還元剤成分の濃度は、ｇ／Ｌを単位とする次亜リン酸塩還元剤成分の濃度に対するｇ／Ｌを単位とするボランを主材料とする還元剤成分の濃度の濃度比が、約０．５未満となるよう選択される。
図の簡単な説明
図１は、スタック・メモリ・セルの一部の略図である。
図２は、本発明に従って充填された試験ビアの顕微鏡写真である。
好ましい実施形態の詳細な説明
本発明に従って、メタライゼーションは、スタック・メモリ素子中の配線機構に充填される；例えば、Ｃｏまたはその合金は、スタック・メモリ・セルの高アスペクト比のビアまたはトレンチに充填される。配線機構は、底部、側壁および上部開口部を含む。側壁の高さおよび開口部の直径は、ビアが高いアスペクト比を有する程度である。一般的な命題として、開口部の直径に対する壁の高さの比率は、５よりも大きい。別の実施形態において、アスペクト比は少なくとも１０である。本発明の１つの該実施形態において、アスペクト比は少なくとも約１８である。
図１は、本発明に従って形成されたビアを有する種類のスタック・メモリ・セルの一部の略図である。この断面図で示すスタック・メモリ・セル部分１０には、誘電体材料１２が存在し、これは、ＳｉＯ２、フッ素化ケイ酸塩ガラス、ＢＰＳＧまたはその他の低ｋ誘電体などの標準的な誘電体材料である。ビア１４は、素子部分の上部とソース領域１８の間に電気的接続性を提供する。ビア１４とソース領域１８の間の接触面１６は、例えば、Ｗ、層状Ｗ−ＷＮまたは層状ＷＳｉ２−ポリシリコンを材料とする。トランジスタ・ゲート２０は、ソース領域１８とドレイン２２の間に電気的接続性を提供する。ソース領域１８およびドレイン領域２２は、半導体単結晶Ｓｉの本体内部にあり、例えばＰ、Ａｓまたはその他の標準的なドーパント材料でドープされた半導体単結晶Ｓｉを含む。ビア２４は、略図で示す誘電体により分離されたＣｕまたはＡｌなどの金属からなるプレート２６および２８を一般に構成するキャパシタに電気的接続性を提供する。
ビア１４の底部は、それが例えばＷ、層状Ｗ−ＷＮまたは層状ＷＳｉ２−ポリシリコンの接触面であるという点で、導電性の材料である。ビア２４の底部は、それが例えばドープされたＳｉのドレインであるという点で、導電性の材料である。別の実施形態において、素子ドレインはＴｉＮまたはＲｕからなる。配線を充填するための金属は、Ｃｏ−Ｂ−Ｐ、Ｃｏ−Ｗ−Ｂ−Ｐ、Ｃｏ−Ｗ−ＢおよびＣｏ−Ｂを含むがそれらに限定されないＣｏ金属またはその合金など、Ｃｏを主材料とする。ビア１４および２４の底部における導電性の材料は、以下で説明するとおり、本発明に従って、ボトムアップによる、無電解的、自己開始的なスーパーフィリングに要求される導電率を提供する。
配線充填は、配線の底部上の析出の開始、次に配線の底部から上部へのボトムアップ充填を伴う。充填は、それが主として配線の底部から上部への方向で起きるという点で「ボトムアップ」であり、実質的な側壁析出は生じない。充填は、還元剤としてジメチルアミン・ボラン（ＤＭＡＢ）、ジエチルアミン・ボラン（ＤＥＡＢ）またはモルホリン・ボランなどのアルキルアミン・ボラン化合物を用いるボラン化学無電解析出法により、Ｃｏを主材料とする材料を析出することにより開始される。これらのボランを主材料とする還元剤により、ＷはＣｏ析出の触媒作用を奏する。従って該方法は、Ｗビア底部上で自己開始的であり、このためＣｏ、Ｐｄまたはその他のシーディング作業は除外される。これは、次亜リン酸塩またはその他の非ボラン系還元剤を用いるといった非ボラン系薬剤に基づく無電解法と対照的であり、それらの方法は、Ｗに対してＣｏ析出の触媒作用を与えない。非ボラン法は、Ｗビア上で直接Ｃｏを析出するために使用される場合、Ｃｏシーディングまたは他の活性化メカニズムを要する。ボラン薬剤により触媒作用を付与される、その他の金属は、Ｃｕ、Ｃｏ、Ｐｔ、Ｍｏ、ＡｕおよびＰｄを含むが、Ａｕは、好ましくは、ヒドラジンにより触媒作用を付与される。
前記の材料の選択の実質的な利点は、Ｃｏを主材料とする成長がビアの底部から開始されることである。本発明の方法を行うにあたり、メタライゼーションは、配線機構の底部から開口部に向かって上方へと充填する。この充填方法は、ビアの開口部を閉塞する可能性がある付随的な側面析出、およびＣＭＰなどの平坦化段階を要する表面析出の両方の問題を回避する。
本発明に従ったＣｏおよびその合金の無電解めっきのための無電解めっき溶液は、析出イオンの供給源、還元剤、錯化剤および界面活性剤を含む。溶液は、一定のｐＨ範囲内に緩衝剤処理される。選択的に、溶液は、界面活性剤、耐熱性イオンおよび安定剤も含んでよい。溶液は、Ｗなどのドレイン基板材料上に自己開始するよう処方される。キャッピング用途などにおけるＣｕ基板上に自己開始する溶液は、Ｗ上にＣｏ析出を自己開始する場合もあり、自己開始しない場合もある。溶液は、配線が電流を運ぶことを目的とするため、良好な導電率を有する合金（典型的には高Ｃｏである）を析出することが不可欠であるという点で、Ｃｏキャッピング用途とも異なっている；これは、キャッピング用途におけるＣｏ析出と対照的である。
Ｃｏを主材料とする合金の析出のため、溶液はＣｏイオンの供給源を含み、これは、塩化物、硫酸塩もしくはその他の適切な無機塩などの無機Ｃｏ塩として、またはＣｏ酢酸塩、クエン酸塩、乳酸塩、コハク酸塩、プロピオン酸塩、ヒドロキシ酢酸塩、ＥＤＴＡもしくはその他などの有機カルボン酸を有するＣｏ錯体として、溶液に注入される。
１つの実施形態において、無機Ｃｏ塩はＣｏ（ＯＨ）２である。水酸基は、典型的なＣｏ塩における他のアニオンよりも低い分子量を有する。水酸基イオンが既に水溶液中に存在するため、Ｃｏ（ＯＨ）２塩は、結果的により単純なめっき溶液を生じる。従って、ハロゲン化物などの追加のアニオンは無電解溶液に注入されず、このため該アニオンによる汚染の危険は回避される。
１つの実施形態において、Ｃｏの塩または錯体は、約０．５ｇ／Ｌから約６０ｇ／ＬのＣｏ＜２＋＞を提供するよう添加され、高Ｃｏ金属含有量のＣｏを主材料とする合金を生じる。
ボランを主材料とする還元剤成分のみであるか、または次亜リン酸塩還元剤成分と組み合わせた還元剤が用いられる。ＣｏＢシステムにおいて、ボランを主材料とする還元剤が単独で使用される場合、Ｃｏ合金は、より高いＣｏ含有量を有する。しかしながら、還元剤の組合せが使用される場合、溶液安定性とビアまたはトレンチ機構の充填の両方が改善される。還元剤については、以下でより詳細に論じる。
溶液はさらに、一または複数の錯化剤および緩衝剤を含む。溶液は、典型的には、望ましい範囲にｐＨを安定させるためｐＨ緩衝液を含む。１つの実施形態において、望ましいｐＨ範囲は、約７．５と約１０．０の間である。１つの実施形態において、それは、約８．８と約１０の間である。これらのｐＨ範囲は、弱アルカリ性の電気めっき溶液を提供する。ｐＨが安定しない場合、意図的でなく、望ましくなく、かつ予想されない析出率および析出化学の変化が生じ得る。典型的な緩衝液は、例えば、ホウ酸塩、テトラおよびペントラホウ酸塩、リン酸塩、酢酸塩、グリコール酸塩、乳酸塩、アンモニアおよびピロリン酸塩を含む。塩基性ｐＨ調整のためには、アンモニウム、ＴＭＡＨ、ＮａＯＨ、ＫＯＨまたはそれらの混合物が用いられる。硫酸、塩酸およびクエン酸は、酸性ｐＨ調整のために使用され、Ｃｏ供給源のアニオンに相関するよう酸の選択を行う。１つの実施形態において、ｐＨ緩衝液の濃度は、概ね約０ｇ／Ｌと約５０ｇ／Ｌの間である。
溶液中のＣｏイオンの保持を促進し、析出の開始のために必要な溶液のめっき電位を修正するため、溶液中に錯化剤を含める。溶液中で使用される錯化剤は、クエン酸、リンゴ酸、エチレンジアミン、グリシン、プロピオン酸、コハク酸および乳酸、ジエチルアミン（ＤＥＡ）、水酸化テトラエチルアミン（ＴＥＡＨ）、ならびに塩化アンモニウム、硫酸アンモニウム、水酸化アンモニウム、ピロリン酸塩およびそれらの混合物などのアンモニウム塩から選択される。１つの実施形態において、錯化剤の濃度は、一般的に錯化剤とＣｏの間のモル比が約２：１と約４：１の間になるよう選択される。別の実施形態において、該比率は約９：１から約１０：１である。錯化剤の分子量に応じて、錯化剤の濃度は、概ね約５ｇ／Ｌと約２５０ｇ／Ｌの間とすることができる。
金属配線表面のぬれを促進し析出を増すため、界面活性剤を添加することができる。界面活性剤は、均一かつ高密度の配線充填を向上させ、それにより析出のモフォロジおよびトポグラフィを改善することにより、欠陥を減少させるのに役立つ。そのことは、粒径を精密にするのにも役立ち、このことは、より均一な析出も生み出す。典型的なアニオン系界面活性剤は、アルキル・ホスホン酸塩、アルキル・エーテル・ホスホン酸塩、アルキル硫酸塩、アルキル・エーテル硫酸塩、アルキル・スルホン酸塩、アルキル・エーテル・スルホン酸塩、カルボキシル酸エーテル、カルボキシル酸エステル、アルキル・アリール・スルホン酸塩およびスルホコハク酸塩を含む。典型的な非アニオン系界面活性剤は、アルコキシレート・アルコール、エトキシ／プロポキシ（ＥＯ／ＰＯ）ブロック共重合体、アルコキシレート脂肪酸、グリコールおよびグリセロール・エステルを含み、ポリエチレン・グリコールおよびポリプロピレン・グリコール／ポリエチレン・グリコールが現在好ましい。１つの実施形態において、界面活性剤の濃度は、概ね約０．０１ｇ／Ｌと約５ｇ／Ｌの間である。
望ましい場合、めっき溶液は、タングステンおよび／またはモリブデンなどの耐熱性金属イオンも含む。Ｗイオンの典型的な供給源は、タングステン酸テトラメチルアンモニウム、リンタングステン酸塩、ケイ素タングステン酸塩、タングステン酸、酸化タングステンおよびそれらの混合物である。例えば、１つの好ましい析出溶液は、約１ｇ／Ｌと約１５ｇ／Ｌの間のタングステン酸を含む。耐熱性金属の他の供給源は、モリブデン酸アンモニウムおよび／または酸化モリブデンを含む。１つの実施形態において、耐熱性イオンの供給源は、存在する場合に析出を汚染する可能性があるアルカリ金属を実質的に含まない。
安定剤は、無電解Ｃｏ析出溶液に混合することができる。安定剤の使用により、溶液の自発的な分解の防止を促進することができる。典型的な安定剤は、例えば、Ｐｂ、Ｂｉ、Ｓｎ、Ｓｂ、ＩＯ３、ＭｏＯ３、ＡｓＯ３、イミダゾールなどのアゾール類および誘導体を含む。安定剤の濃度は、概ね約０と約５００ｐｐｍの間である。例えば、約５から約２０ｐｐｍのＰｂ＋２が有効であると判明している。ＭｏＯ４ −２については、約１０から約３００ｐｐｍが有効であると判明している。マレイン酸は、析出物を汚染する可能性がある追加の金属イオンを析出溶液に加えないため、いくつかの用途で特に有益である。
速度促進剤および光沢剤など、当技術分野において従来知られているその他の添加物も添加することができる。いくつかの実施形態において、特に半導体用途に関して、溶液は、Ｎａおよびその他のアルカリ金属イオンを実質的に含まない。
還元剤は、ホウ化水素アルカリ金属、ジメチルアミン・ボラン（ＤＭＡＢ）、ジエチルアミン・ボラン（ＤＥＡＢ）およびモルホリン・ボランなどのボランを主材料とする成分を含む。ボランを主材料とする還元剤成分からの元素ボランは、めっきされた合金の一部となる。ホウ化水素に関してこの現象を説明する反応メカニズムを示す：
２Ｃｏ２＋＋２ＢＨ４ −＋４Ｈ２Ｏ＝２Ｃｏ０＋Ｂ０＋３Ｂ（ＯＨ）４ −＋３Ｈ＋＋（９／２）Ｈ２
反応メカニズムに従い、めっき溶液は、２モルのＣｏ２＋をＣｏ合金中に還元するために２モルのＢＨ４ −を要する。十分な濃度の還元剤がめっき溶液中に確実に存在するよう、１つの実施形態においては、約０．５ｇ／Ｌから約１６ｇ／Ｌ、例えば約３ｇ／Ｌの初期濃度でジメチルアミン・ボランが添加される。１つの好ましい実施形態は、約３ｇ／Ｌと約９ｇ／Ｌの間のＤＭＡＢを用いる。
本発明の１つの実施形態において、還元剤は、次亜リン酸塩などのリンを主材料とする還元剤成分も含む。次亜リン酸塩が含まれる場合、析出された合金は、リンを含む。この現象を説明することを企図する反応メカニズムを示す：
Ｃｏ２＋＋４Ｈ２ＰＯ２ −＋Ｈ２Ｏ＝Ｃｏ０＋３Ｈ２ＰＯ３ −＋Ｈ＋＋Ｐ０＋（３／２）Ｈ２
該反応メカニズムに従い、めっき溶液は、１モルのＣｏ２ ＋をＣｏ合金中に還元するため４モルのＨ２ＰＯ２ −を要する。めっき溶液中の次亜リン酸塩イオンに対するＣｏイオンのモル比は、約０．１と約１の間となるよう選択される。十分な濃度の次亜リン酸塩がめっき溶液中に確実に存在するよう、１つの実施形態において、次亜リン酸塩は、次亜リン酸アルカリ金属、次亜リン酸アンモニウムまたは次亜リン酸でよく、約２０ｇ／Ｌから約３０ｇ／Ｌの初期濃度で添加される。１つの実施形態において、約２３ｇ／Ｌから約２６ｇ／Ｌの次亜リン酸アンモニウムが添加される。
次亜リン酸塩は、以下を含む限られた数の基体のみに対してのみ、Ｃｏイオンを自発的に還元する：Ｃｏ、Ｎｉ、Ｒｈ、ＰｄおよびＰｔ。このリストに含まれていないのがＷであり、スタック・メモリ・セル中の高アスペクト比の配線機構中のドレイン／ソースとしてのその使用により重要な特別の金属である。Ｗ基体に対するＣｏイオンの次亜リン酸塩還元のため、Ｗ表面は、ＰＶＤもしくはＣＶＤのＣｕもしくはＣｏ、またはＰｄシーディングにより活性化することができる。本発明に従って、Ｗ表面は、次亜リン酸塩還元のため表面を活性化するために、ＤＭＡＢなどの強力な還元剤で処理される。
還元剤中のボランを主材料とする成分と次亜リン酸塩成分の両方を伴う本発明の実施形態において、グラム／リットルを単位とする次亜リン酸塩還元剤の濃度に対するグラム／リットルを単位とするボランを主材料とする還元剤の濃度の濃度比は、配線機構の無電解析出溶液との初期接触のときに約０．５未満である。１つの実施形態において、該濃度比は、配線機構の無電解析出溶液との初期接触のときに約０．２未満である。該比率は、開始および成長率、めっき電位およびめっきされた合金の性質に作用するよう選択される。例えば、該比率は、Ｃｏ析出がスタック・メモリ素子中のソース／ドレインの表面上で自己触媒的に生じるよう選択される。さらに、導電率はＣｏプラグの目的とする特性であるため、還元剤の比率は、ＢまたはＰの共析出に対し最小値となるよう選択される。１つの実施形態において、還元剤システムは、約２３ｇ／Ｌの次亜リン酸塩還元剤との混合物中で約９ｇ／ＬのＤＭＡＢ還元剤を用いる。ボランを主材料とする還元剤は、Ｗまたはその他の金属を主材料とするドレイン表面上でのＣｏ金属へのＣｏ２＋イオンの無電解析出を開始する。開始後、酸化還元化学が生じ、両方の還元剤は、スタック・メモリ素子の高アスペクト比の機構に充填するためＣｏ表面上へのＣｏ２＋イオンの還元を開始する。
本発明の方法を行うにあたり、金属配線機構から酸化タングステンを除去するため、有機または無機の酸または塩基性の洗浄剤を用いる表面前処理が行われる。この洗浄剤は、好ましくは、配線中のメタライゼーションの実質的な量を除去することなく、全ての酸化物、例えば酸化タングステンを除去する。除去されない限り、酸化物は、開始だけでなく基体へのメタライゼーションの付着にも干渉する場合があり、導電率を減少させる場合がある。この種類の洗浄剤は、典型的には、ＨＦ、ＨＮＯ３もしくはＨ２ＳＯ４などの強い鉱酸、またはクエン酸もしくはマロン酸などの弱い有機酸もしくはカルボキシル酸の水における１０ＷＴ％未満の酸の希釈液などのエッチング剤を含む。該洗浄剤は、Ｒｈｏｄａｆａｃ ＲＥ６２０（ローヌプーラン）などの表面を濡らすのに役立つ界面活性剤も含む。
典型的な塩基性洗浄剤は、９から１２のｐＨ範囲でヒドロキシルアミン、ＭＥＡ、ＴＥＡＨ、ＥＤＡ（エチレンジアミン）、ＤＴＡ（ジエチレントリアミン）またはＮＨ４ＯＨを添加したＴＭＡＨを含む。塩基性洗浄は、側壁をエッチングせず効果的に酸化物を洗浄するため、好ましい。
新品のＷ表面上において、溶液が実用的なｐＨで薄い酸化タングステン層を洗浄する場合があるため、前処理段階は選択的である。選択的に、めっき過程中にエッチングから側壁を保護するよう、カチオン有機化合物を前処理溶液に添加してもよい。
上記したように、Ｃｏを主材料とする配線の析出は、ボラン化学を用いる無電解析出により行われる。この暴露は、暴露の方法が望ましい深さおよび結合性のＣｏを主材料とするメタライゼーションを配線中に析出する目的を十分に達成することを条件として、浸漬、フラッド浸漬、噴霧、または析出溶液にスタック・メモリ・セルを暴露するその他の方法を含む場合がある。
自己開始的な無電解Ｃｏ析出は、ボランを主材料とする還元剤が導電性の表面に接触するときに達成される。特に、例えばｐＨや温度などの一定の析出条件において、ボランを主材料とする還元剤は、場合に応じて触媒性のＷ表面またはドープされたＳｉ表面で酸化され、それにより電子を表面上に放出する。放出された電子は次に、Ｃｏ２＋により吸収され、それによりＣｏ２＋イオンをＣｏ金属に還元する。
この最初の酸化／還元反応は、ビア底部におけるＷ表面などの十分に導電性のある表面でのみ達成することができる。Ｗ以外の基体は、素子またはドレイン自体に密接な関係があるが本発明のビア充填方法には特に密接な関係がない要素により決定することができ、該基体は、それでもなおそれらと両立できる。ドレイン材料が少なくともＷと同程度に不活性ならば、本発明は適用できる。Ｃｏを主材料とする析出は、側壁が誘電性材料で構成されているため、ビア側壁上では開始しない；むしろ、析出はビア底部でのみ開始される。いったん最初のＣｏ析出がビア底部で形成されると、次亜リン酸塩還元剤およびボランを主材料とする還元剤は、Ｃｏ析出に反応し、それによりＣｏ２＋イオンのＣｏ金属への一層の還元のため電子を放出する。この酸化／還元反応は継続し、Ｃｏ析出はビアの底部から充填する。
該方法は、Ｃｏが本質的にビア底部上でのみ析出されるという点で実質的に自己整合的であり、その結果、該方法は、配線以外の領域をマスクする必要がないためマスクレスである。さらに、その後、実質的な量の不要なＣｏ析出を誘導体から除去する必要がない。
ビアの側壁は、図１中の１２など大量の誘導体中の内径によって画定されるという点で、またＰｄ、Ｃｏまたは同種のものなどの導電性の材料によってシーディングされることも触媒作用を受けることも処理されることもないという点で、誘電体表面を有する。該方法がビア側壁を処理することなしに行われるという意味で、ビア側壁は、剥き出しまたは露出した誘電体表面からなる。
本発明をおこなうにあたり、無電解析出組成物を選択するにあたっての基準の１つは、高い導電率を有するＣｏを主材料とする充填を得るという要求である。要求される導電率は抵抗率により特徴づけられ、それは例えば、好ましくは約５０マイクロ・オームｃｍ未満である。これは、Ｃｏを主材料とするＣｕキャッピング用途と対照的であり、そこでは概ね６０から８０マイクロ・オーム-ｃｍの抵抗率が許容される。１つの方法により、要求される導電率は、溶液化学の選択により達成され、概ね少なくとも約９０原子％のＣｏであるＣｏを主材料とする充填を析出する。Ｃｏを主材料とする充填が還元剤からのＢおよび／またはＰなどの溶液成分により希釈される限りで、これは導電率を減少させる。従って、均衡は、許容される析出率を達成する十分に高い還元剤濃度と、要求されるＣｏ濃度を析出中に生じる十分に低い還元剤濃度との間で決定される。比較的高い析出率により特徴付けられる溶液が用いられ、かつ析出中に約５０マイクロ・オーム-ｃｍ超の抵抗率が生じる場合には、熱処理またはポスト・アニーリングにより、抵抗率を許容される水準まで減少させることができる。
以下の実施例により、本発明をさらに説明する。
実施例１−１２
上記の指針の範囲内で、以下の組成を有する無電解溶液が、自己開始的なＣｏ析出のために調製された：
実施例１（Ｃｏ−Ｂ−Ｐ配線）
ＣｏＣｌ２ ６Ｈ２Ｏ ２５ｇ／Ｌ
クエン酸 ５０ｇ／Ｌ
ＮＨ４Ｃｌ １５ｇ／Ｌ
ＤＭＡＢ ９ｇ／Ｌ
次亜リン酸アンモニウム ２６ｇ／Ｌ
この溶液は、室温で調製された。成分は、以下の段階に従い添加された：
１．溶液Ａの調製：
ａ．０．５Ｌ未満の水に２５ｇのＣｏＣｌ２ ６Ｈ２Ｏを溶かす。
ｂ．Ｃｏ２＋イオンをキレート化するため５０ｇのクエン酸を添加する。
ｃ．溶液ｐＨを調整するためＴＭＡＨを添加する。
ｄ．最終的に容積を０．５Ｌにする。
ｅ．金属残留物を除去するため濾過する。
２．溶液Ｂの調製：
ａ．０．５Ｌ未満の水に２６ｇの次亜リン酸アンモニウムを溶かす。
ｂ．１５ｇのＮＨ４Ｃｌを溶かす。
ｃ．溶液ｐＨを中和するためＴＭＡＨを添加する。
ｄ．９ｇのＤＭＡＢを溶かす。
ｅ．溶液ｐＨを調整するためＴＭＡＨを添加する。
ｆ．最終的に容積を０．５Ｌにする。
ｇ．濾過する。
３．溶液Ａと溶液Ｂを混合し、１Ｌとなるよう希釈する。
４．固体を除去するため濾過する。
溶液は、他のＣｏ合金を達成するため、以下の成分表に従い調製された。各実施例において、溶液は、溶液ＡおよびＢに指定された緩衝液（例えば、ホウ酸）を添加する追加の段階を加え、上記で概略された手順に従って、調製された。
実施例２（Ｃｏ−Ｂ−Ｐ配線）
ＣｏＣｌ２ ６Ｈ２Ｏ ４３ｇ／Ｌ
クエン酸 ４３ｇ／Ｌ
ホウ酸 １４ｇ／Ｌ
ＤＭＡＢ ９ｇ／Ｌ
次亜リン酸アンモニウム ２６ｇ／Ｌ
実施例３（Ｃｏ−Ｂ−Ｐ配線）
ＣｏＣｌ２ ６Ｈ２Ｏ ２１ｇ／Ｌ
リンゴ酸 ６４ｇ／Ｌ
ホウ酸 １４ｇ／Ｌ
ＤＭＡＢ １６ｇ／Ｌ
次亜リン酸 ２６ｇ／Ｌ
実施例４（Ｃｏ−Ｗ−Ｂ−Ｐ配線）
ＣｏＣｌ２ ６Ｈ２Ｏ ２２ｇ／Ｌ
クエン酸 ２２ｇ／Ｌ
ホウ酸 ８ｇ／Ｌ
タングステン酸 ４ｇ／Ｌ
ＤＭＡＢ ３ｇ／Ｌ
次亜リン酸 ２３ｇ／Ｌ
実施例５（Ｃｏ−Ｗ−Ｂ−Ｐ配線）
ＣｏＣｌ２ ６Ｈ２Ｏ ４５ｇ／Ｌ
クエン酸 ４５ｇ／Ｌ
ホウ酸 １５ｇ／Ｌ
タングステン酸 ４ｇ／Ｌ
ＤＭＡＢ ３ｇ／Ｌ
次亜リン酸アンモニウム ２３ｇ／Ｌ
実施例６（Ｃｏ−Ｗ−Ｂ−Ｐ配線）
ＣｏＣｌ２ ６Ｈ２Ｏ ４５ｇ／Ｌ
クエン酸 ４５ｇ／Ｌ
ホウ酸 １５ｇ／Ｌ
タングステン酸 ４ｇ／Ｌ
ＤＭＡＢ ９ｇ／Ｌ
次亜リン酸 ２６ｇ／Ｌ
実施例７（Ｃｏ−Ｂ配線）
ＣｏＣｌ２ ６Ｈ２Ｏ ２５ｇ／Ｌ
クエン酸 ７０ｇ／Ｌ
ＮＨ４Ｃｌ ４５ｇ／Ｌ
ＤＭＡＢ １０ｇ／Ｌ
実施例８（Ｃｏ−Ｂ配線）
ＣｏＳＯ４ ７Ｈ２Ｏ ２９ｇ／Ｌ
クエン酸 ７６ｇ／Ｌ
ＮＨ４Ｃｌ ４８ｇ／Ｌ
ＤＭＡＢ ５ｇ／Ｌ
実施例９（Ｃｏ−Ｗ−Ｂ配線）
ＣｏＣｌ２ ６Ｈ２Ｏ ３０ｇ／Ｌ
クエン酸 ２５ｇ／Ｌ
ホウ酸 １０ｇ／Ｌ
タングステン酸 １ｇ／Ｌ
ＤＭＡＢ ２ｇ／Ｌ
実施例１０（Ｃｏ−Ｗ−Ｂ配線）
ＣｏＣｌ２ ６Ｈ２Ｏ ２３ｇ／Ｌ
クエン酸 ４５ｇ／Ｌ
ＮＨ４Ｃｌ １５ｇ／Ｌ
タングステン酸 ４ｇ／Ｌ
ＤＭＡＢ ９ｇ／Ｌ
実施例１１（ＣＯ−Ｗ−Ｂ−Ｐ配線）
Ｃｏ（ＯＨ）２ ５ｇ／Ｌ
クエン酸 ２０ｇ／Ｌ
ＮＨ４Ｃｌ ２ｇ／Ｌ
タングステン酸 ０．４ｇ／Ｌ
ＤＭＡＢ ０．６ｇ／Ｌ
次亜リン酸 ６ｇ／Ｌ
実施例１２（Ｃｏ−Ｗ−Ｂ−Ｐ配線）
Ｃｏ（ＯＨ）２ ３ｇ／Ｌ
クエン酸 ２０ｇ／Ｌ
次亜リン酸 １０ｇ／Ｌ
タングステン酸 ０．４ｇ／Ｌ
ホウ酸 ５ｇ／Ｌ
ＤＭＡＢ ０．４ｇ／Ｌ
次亜リン酸 ４ｇ／Ｌ
実施例１３
本発明に従って、Ｗ底部およびＳｉＯ２側壁を含む配線基板は、５％ＴＭＡＨを使用してビア配線機構の導電性表面から酸化タングステンを除去するために前洗浄された。
基板は次に、１０分から２時間の間、６０‐９５℃の温度で、Ｃｏ合金無電解溶液中ですすがれ浸漬された。充填は、約１００オングストローム／分から約３０００オングストローム／分までの概算率で生じた。充填されたビアには、空隙がなかった。
実施例１４
以下の表を参照して、いくつかの基板は、異なるＣｏ合金で充填された。それぞれの充填に関して、合金組成および概算の充填率を示す。合金の抵抗率は、約２６から約８０マイクロ・オームｃｍの間であった。
Figure 2008533702
［１］ 実施例５乃至８、１１および１２は、約５０マイクロ・オームｃｍ以下の許容される抵抗率を生じた。実施例２、４、５および６は、実施例９、１１および１２と比較して相対的に高いＣｏ含有量のため、また金属の比率に対する相対的に低い錯化剤の濃度および高い還元剤の濃度のため、許容される析出率を有した。
実施例１５
［２］ 配線基板は、１０分間の間、９．８のｐＨおよび７５度Ｃの温度で、実施例６の無電解溶液中で浸漬された。図２は、３５，０００倍の倍率で撮影されたＣｏ合金充填ビアのＳＥＭ写真である。写真は、Ｃｏ合金が高密度であり配線機構内に空隙がない程度の、Ｃｏ合金による高アスペクト比ビアの均一な開始および充填を示している。側壁エッチングは最小限となった。
［３］ 上記を考慮すれば、本発明のいくつかの目的が達成され、その他の有益な結果が得られたことが認められるであろう。
［４］ 本発明の要素またはその好ましい実施形態を紹介するとき、冠詞「一つの（“ａ”，“ａｎ”）」、「その（“ｔｈｅ”）」および「上記の（“ｓａｉｄ”）」は、１または複数の要素が存在することを意味するよう意図される。例えば、上記の説明および以下の請求項が「１つ（“ａｎ”）の」配線に言及することは、１または複数の該配線が存在することを意味する。「からなる（“ｃｏｍｐｒｉｓｉｎｇ”）」、「含む（“ｉｎｃｌｕｄｉｎｇ”）」および「有する（“ｈａｖｉｎｇ”）」の用語は、包含的であり、列挙された要素以外の追加の要素が存在し得ることを意味すると意図される。
［５］ 本発明の範囲から逸脱せずに上記の様々の変更が行われ得るため、上記の説明に含まれ添付された図面に示される全ての事項は、包含的であり限定的な意味でないと解釈されることが意図される。
スタック・メモリ・セルの一部の略図である。 本発明に従って充填された試験ビアの顕微鏡写真である。
符号の説明
１０ スタック・メモリ・セル部分
１２ 誘電体材料
１４ ビア
１６ 接触面
１８ ソース領域
２０ トランジスタ・ゲート
２２ ドレイン
２４ ビア
２６，２８ プレート

Claims (21)

  1. スタック・メモリ・セル配線機構を無電解的に充填する方法であって、該方法が以下からなるもの：
    スタック・メモリ・セル配線機構をＣｏイオンの供給源および還元剤を含む無電解析出組成物に接触させ、ここでスタック・メモリ配線機構が、導電性の底部、誘電体表面を有する側壁、および少なくとも約２の高さ対幅アスペクト比を有し、それによりＣｏイオンの一部が導電性の底部上でＣｏ金属に還元され、スタック・メモリ配線機構のボトムアップ充填が、Ｃｏイオンの継続する還元により達成されること。
  2. 還元剤がボランを主材料とする還元剤成分を含む、請求項１の方法。
  3. ボランを主材料とする還元剤成分が、ホウ化水素アルカリ金属、ジメチルアミン・ボラン、ジエチルアミン・ボラン、モルホリン・ボランおよびそれらの混合物からなる群から選択される、請求項２の方法。
  4. 還元剤がさらに次亜リン酸塩還元剤成分を含む、請求項２または３の方法。
  5. 次亜リン酸塩還元剤成分が、次亜リン酸アルカリ金属、次亜リン酸アンモニウム、次亜リン酸およびそれらの混合物からなる群から選択される、請求項４の方法。
  6. 還元剤がさらに次亜リン酸塩還元剤成分を含む、請求項３、４または５の方法。
  7. 次亜リン酸塩還元剤成分が、次亜リン酸アルカリ金属、次亜リン酸アンモニウム、次亜リン酸およびそれらの混合物からなる群から選択される、請求項６の方法。
  8. ボランを主材料とする還元剤成分がボランを主材料とする還元剤成分のある濃度で存在し、次亜リン酸塩還元剤成分が次亜リン酸塩還元剤成分のある濃度で存在し、ボランを主材料とする還元剤成分の濃度および次亜リン酸塩還元剤成分の濃度が、配線機構の無電解析出組成物との初期接触時に、ｇ／Ｌを単位とする次亜リン酸塩還元剤成分の濃度に対するｇ／Ｌを単位とするボランを主材料とする還元剤成分の濃度の濃度比が約０．５未満となるように選択される、請求項６の方法。
  9. ボランを主材料とする還元剤成分がボランを主材料とする還元剤成分のある濃度で存在し、次亜リン酸塩還元剤成分が次亜リン酸塩還元剤成分のある濃度で存在し、ボランを主材料とする還元剤成分の濃度および次亜リン酸塩還元剤成分の濃度が、配線機構の無電解析出組成物との初期接触時に、ｇ／Ｌを単位とする次亜リン酸塩還元剤成分の濃度に対するｇ／Ｌを単位とするボランを主材料とする還元剤成分の濃度の濃度比が約０．２未満となるように選択される、請求項６の方法。
  10. 請求項８の方法であって：
    ボランを主材料とする還元剤が、ホウ化水素アルカリ金属、ジメチルアミン・ボラン、ジエチルアミン・ボラン、モルホリン・ボランおよびそれらの混合物からなる群から選択され；かつ
    次亜リン酸塩還元剤が、次亜リン酸アルカリ金属、次亜リン酸アンモニウム、次亜リン酸およびそれらの混合物からなる群から選択されるもの。
  11. 請求項９の方法であって：
    ボランを主材料とする還元剤が、ホウ化水素アルカリ金属、ジメチルアミン・ボラン、ジエチルアミン・ボラン、モルホリン・ボランおよびそれらの混合物からなる群から選択され；かつ
    次亜リン酸塩還元剤が、次亜リン酸アルカリ金属、次亜リン酸アンモニウム、次亜リン酸およびそれらの混合物からなる群から選択されるもの。
  12. スタック・メモリ配線機構のボトムアップ充填が、少なくとも約９０原子％のＣｏを含むＣｏを主材料とする充填された配線機構を生ずる、請求項１乃至１１のいずれかの方法。
  13. ボトムアップ充填が、約５０マイクロ・オームｃｍ以下の抵抗率を有するＣｏを主材料とする充填された配線機構を生ずる、請求項１乃至１２のいずれかの方法。
  14. スタック・メモリ配線機構のボトムアップ充填が、少なくとも約９０原子％のＣｏを含み約５０マイクロ・オームｃｍ以下の抵抗率を有するＣｏを主材料とする充填された配線機構を生ずる、請求項１の方法。
  15. 無電解析出組成物が以下を含む、請求項１の方法：
    水；
    Ｃｏイオンの供給源；
    錯化剤；
    緩衝剤；
    ボランを主材料とする還元剤成分；および
    次亜リン酸塩還元剤成分。
  16. スタック・メモリ・セル配線機構を無電解的に充填する方法であって、該方法が以下からなるもの：
    スタック・メモリ・セル配線機構をＣｏイオンの供給源および還元剤を含む無電解析出組成物に接触させ、ここでスタック・メモリ配線機構が、導電性の底部、誘電体表面を有する側壁、および少なくとも約１０の高さ対幅アスペクト比を有し、それによりＣｏイオンの一部が導電性の底部上でＣｏ金属に還元され、スタック・メモリ配線機構のボトムアップ充填が、Ｃｏイオンの継続する還元により達成され、ここで無電解析出組成物が：
    水；
    Ｃｏイオンの供給源；
    錯化剤；
    緩衝剤；
    ホウ化水素アルカリ金属、ジメチルアミン・ボラン、ジエチルアミン・ボラン、モルホリン・ボランおよびそれらの混合物からなる群から選択される、ボランを主材料とする還元剤成分；ならびに
    次亜リン酸アルカリ金属、次亜リン酸アンモニウム、次亜リン酸およびそれらの混合物からなる群から選択される、次亜リン酸塩還元剤成分を含み；かつ
    ここで、ボランを主材料とする還元剤成分がボランを主材料とする還元剤成分のある濃度で存在し、次亜リン酸塩還元剤成分が次亜リン酸塩還元剤成分のある濃度で存在し、ボランを主材料とする還元剤成分の濃度および次亜リン酸塩還元剤成分の濃度が、ｇ／Ｌを単位とする次亜リン酸塩還元剤成分の濃度に対するｇ／Ｌを単位とするボランを主材料とする還元剤成分の濃度の濃度比が約０．５未満となるよう選択されるもの。
  17. 請求項１６の方法であって：
    Ｃｏイオンが約１ｇ／Ｌと約２０ｇ／Ｌの間の濃度で存在し；
    錯化剤が約２０ｇ／Ｌと約８０ｇ／Ｌの間の濃度で存在し；
    緩衝剤が約０ｇ／Ｌと約２０ｇ／Ｌの間の濃度で存在し；
    ボランを主材料とする還元剤成分が約０．５ｇ／Ｌと約１６ｇ／Ｌの間の濃度で存在し；かつ
    次亜リン酸塩還元剤成分が約２０ｇ／Ｌと約３２ｇ／Ｌの間の濃度で存在するもの。
  18. ｇ／Ｌを単位とする次亜リン酸塩還元剤成分の濃度に対するｇ／Ｌを単位とするボランを主材料とする還元剤成分の濃度の濃度比が約０．２未満である、請求項１６の方法。
  19. 高アスペクト比のスタック・メモリ・セル配線機構中で無電解的にＣｏを析出するための無電解析出組成物であって、該組成物が：
    水；
    Ｃｏイオンの供給源；
    錯化剤；
    緩衝剤；
    ボランを主材料とする還元剤成分；および
    次亜リン酸塩還元剤成分を含み；
    ここで、ボランを主材料とする還元剤成分が、ホウ化水素アルカリ金属、ジメチルアミン・ボラン、ジエチルアミン・ボラン、モルホリン・ボランおよびそれらの混合物からなる群から選択され；
    ここで、次亜リン酸塩還元剤成分が、次亜リン酸アルカリ金属、次亜リン酸アンモニウム、次亜リン酸およびそれらの混合物からなる群から選択され；かつ
    ここで、ボランを主材料とする還元剤成分がボランを主材料とする還元剤成分のある濃度で存在し、次亜リン酸塩還元剤成分が次亜リン酸塩還元剤成分のある濃度で存在し、ボランを主材料とする還元剤成分の濃度および次亜リン酸塩還元剤成分の濃度が、ｇ／Ｌを単位とする次亜リン酸塩還元剤成分の濃度に対するｇ／Ｌを単位とするボランを主材料とする還元剤成分の濃度の濃度比が約０．５未満となるよう選択されるもの。
  20. 請求項１９の無電解析出組成物であって：
    Ｃｏイオンが約１ｇ／Ｌと約２０ｇ／Ｌの間の濃度で存在し；
    錯化剤が約２０ｇ／Ｌと約８０ｇ／Ｌの間の濃度で存在し；
    緩衝剤が約０ｇ／Ｌと約２０ｇ／Ｌの間の濃度で存在し；
    ボランを主材料とする還元剤成分が約０．５ｇ／Ｌと約１６ｇ／Ｌの間の濃度で存在し；かつ
    次亜リン酸塩還元剤成分が約２０ｇ／Ｌと約３２ｇ／Ｌの間の濃度で存在するもの。
  21. 請求項１９の無電解析出組成物であって：
    ｇ／Ｌを単位とする次亜リン酸塩還元剤成分の濃度に対するｇ／Ｌを単位とするボランを主材料とする還元剤成分の濃度の濃度比が約０．２未満であるもの。
JP2007557069A 2005-02-23 2006-02-17 スタック・メモリ・セルのためのコバルト自己開始的無電解ビア充填 Withdrawn JP2008533702A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/063,624 US20060188659A1 (en) 2005-02-23 2005-02-23 Cobalt self-initiated electroless via fill for stacked memory cells
PCT/US2006/005659 WO2006091486A2 (en) 2005-02-23 2006-02-17 Cobalt self-initiated electroless via fill for stacked memory cells

Publications (2)

Publication Number Publication Date
JP2008533702A true JP2008533702A (ja) 2008-08-21
JP2008533702A5 JP2008533702A5 (ja) 2009-04-09

Family

ID=36913037

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007557069A Withdrawn JP2008533702A (ja) 2005-02-23 2006-02-17 スタック・メモリ・セルのためのコバルト自己開始的無電解ビア充填

Country Status (7)

Country Link
US (1) US20060188659A1 (ja)
EP (1) EP1861208A2 (ja)
JP (1) JP2008533702A (ja)
KR (1) KR20070113243A (ja)
CN (1) CN101163557A (ja)
TW (1) TW200644162A (ja)
WO (1) WO2006091486A2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015030884A (ja) * 2013-08-02 2015-02-16 日本カニゼン株式会社 無電解ニッケルめっき液及びそれを用いた無電解ニッケルめっき方法
JP2017530541A (ja) * 2014-07-25 2017-10-12 インテル・コーポレーション 半導体デバイスにおけるタングステン合金
WO2019163531A1 (ja) * 2018-02-21 2019-08-29 東京エレクトロン株式会社 多層配線の形成方法および記憶媒体

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101925691A (zh) * 2008-01-24 2010-12-22 巴斯夫欧洲公司 阻挡层的无电沉积
DE102009014424A1 (de) * 2008-08-22 2010-02-25 W.C. Heraeus Gmbh Stoff aus Metall und Milchsäurekondensat sowie elektronisches Bauteil
DE102011002769B4 (de) * 2011-01-17 2013-03-21 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Halbleiterbauelement und Verfahren zur Herstellung einer Hybridkontaktstruktur mit Kontakten mit kleinem Aspektverhältnis in einem Halbleiterbauelement
US9768063B1 (en) 2016-06-30 2017-09-19 Lam Research Corporation Dual damascene fill
US10340183B1 (en) 2018-01-02 2019-07-02 Globalfoundries Inc. Cobalt plated via integration scheme

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4692349A (en) * 1986-03-03 1987-09-08 American Telephone And Telegraph Company, At&T Bell Laboratories Selective electroless plating of vias in VLSI devices
NL8900305A (nl) * 1989-02-08 1990-09-03 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting.
US5447880A (en) * 1992-12-22 1995-09-05 At&T Global Information Solutions Company Method for forming an amorphous silicon programmable element
JPH07130871A (ja) * 1993-06-28 1995-05-19 Toshiba Corp 半導体記憶装置
US5990021A (en) * 1997-12-19 1999-11-23 Micron Technology, Inc. Integrated circuit having self-aligned CVD-tungsten/titanium contact plugs strapped with metal interconnect and method of manufacture
US5695810A (en) * 1996-11-20 1997-12-09 Cornell Research Foundation, Inc. Use of cobalt tungsten phosphide as a barrier material for copper metallization
JPH10261772A (ja) * 1997-01-14 1998-09-29 Mitsubishi Electric Corp 半導体記憶装置及びその製造方法
US6117784A (en) * 1997-11-12 2000-09-12 International Business Machines Corporation Process for integrated circuit wiring
US6180523B1 (en) * 1998-10-13 2001-01-30 Industrial Technology Research Institute Copper metallization of USLI by electroless process
US6214728B1 (en) * 1998-11-20 2001-04-10 Chartered Semiconductor Manufacturing, Ltd. Method to encapsulate copper plug for interconnect metallization
US6015747A (en) * 1998-12-07 2000-01-18 Advanced Micro Device Method of metal/polysilicon gate formation in a field effect transistor
US20020081842A1 (en) * 2000-04-14 2002-06-27 Sambucetti Carlos J. Electroless metal liner formation methods
US6624091B2 (en) * 2001-05-07 2003-09-23 Applied Materials, Inc. Methods of forming gap fill and layers formed thereby
US6717189B2 (en) * 2001-06-01 2004-04-06 Ebara Corporation Electroless plating liquid and semiconductor device
US7253467B2 (en) * 2001-06-28 2007-08-07 Samsung Electronics Co., Ltd. Non-volatile semiconductor memory devices
US6781184B2 (en) * 2001-11-29 2004-08-24 Symetrix Corporation Barrier layers for protecting metal oxides from hydrogen degradation
US6645567B2 (en) * 2001-12-19 2003-11-11 Intel Corporation Electroless plating bath composition and method of using
DE10200399B4 (de) * 2002-01-08 2008-03-27 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Erzeugung einer dreidimensional integrierten Halbleitervorrichtung und dreidimensional integrierte Halbleitervorrichtung
US7008872B2 (en) * 2002-05-03 2006-03-07 Intel Corporation Use of conductive electrolessly deposited etch stop layers, liner layers and via plugs in interconnect structures
US6787450B2 (en) * 2002-05-29 2004-09-07 Micron Technology, Inc. High aspect ratio fill method and resulting structure
US6710391B2 (en) * 2002-06-26 2004-03-23 Texas Instruments Incorporated Integrated DRAM process/structure using contact pillars
US6821909B2 (en) * 2002-10-30 2004-11-23 Applied Materials, Inc. Post rinse to improve selective deposition of electroless cobalt on copper for ULSI application
US6797312B2 (en) * 2003-01-21 2004-09-28 Mattson Technology, Inc. Electroless plating solution and process
US6902605B2 (en) * 2003-03-06 2005-06-07 Blue29, Llc Activation-free electroless solution for deposition of cobalt and method for deposition of cobalt capping/passivation layer on copper
JP2004311706A (ja) * 2003-04-07 2004-11-04 Toshiba Corp 半導体装置及びその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015030884A (ja) * 2013-08-02 2015-02-16 日本カニゼン株式会社 無電解ニッケルめっき液及びそれを用いた無電解ニッケルめっき方法
JP2017530541A (ja) * 2014-07-25 2017-10-12 インテル・コーポレーション 半導体デバイスにおけるタングステン合金
US11195798B2 (en) 2014-07-25 2021-12-07 Intel Corporation Tungsten alloys in semiconductor devices
WO2019163531A1 (ja) * 2018-02-21 2019-08-29 東京エレクトロン株式会社 多層配線の形成方法および記憶媒体
JPWO2019163531A1 (ja) * 2018-02-21 2021-02-18 東京エレクトロン株式会社 多層配線の形成方法および記憶媒体
TWI833730B (zh) * 2018-02-21 2024-03-01 日商東京威力科創股份有限公司 多層配線之形成方法及記憶媒體

Also Published As

Publication number Publication date
KR20070113243A (ko) 2007-11-28
WO2006091486A3 (en) 2007-11-22
WO2006091486A2 (en) 2006-08-31
TW200644162A (en) 2006-12-16
EP1861208A2 (en) 2007-12-05
US20060188659A1 (en) 2006-08-24
CN101163557A (zh) 2008-04-16

Similar Documents

Publication Publication Date Title
US7332193B2 (en) Cobalt and nickel electroless plating in microelectronic devices
JP2008533702A (ja) スタック・メモリ・セルのためのコバルト自己開始的無電解ビア充填
US8138084B2 (en) Electroless Cu plating for enhanced self-forming barrier layers
JP2008503093A (ja) 集積回路電子機器における金属内部配線のキャッピング
JP6367322B2 (ja) 湿式ウエハバックコンタクトを使用したシリコンビアを通した銅メッキのための方法
US20080254205A1 (en) Self-initiated alkaline metal ion free electroless deposition composition for thin co-based and ni-based alloys
US20060280860A1 (en) Cobalt electroless plating in microelectronic devices
US7968462B1 (en) Noble metal activation layer
JP5074025B2 (ja) 半導体工業に使用するための三成分系材料を無電解メッキする組成物
US7064065B2 (en) Silver under-layers for electroless cobalt alloys
US20020127348A1 (en) Method for depositing copper or a copper alloy
US20110059611A1 (en) Electroless deposition of barrier layers
US20050170650A1 (en) Electroless palladium nitrate activation prior to cobalt-alloy deposition
JP4202016B2 (ja) 電気めっき浴を準備する方法および関連した銅めっきプロセス
JP4343366B2 (ja) 基質活性面上の銅析出
KR100963842B1 (ko) 구리배선 형성방법
EP1022355A2 (en) Deposition of copper on an activated surface of a substrate
KR20070022869A (ko) 집적회로 전자장치에서 금속 상호연결부의 캐핑

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090217

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090217

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20100702

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20100707