KR20070110882A

KR20070110882A - Ｉｃ 칩에 대한 광 결합

Info

Publication number: KR20070110882A
Application number: KR1020077021348A
Authority: KR
Inventors: 에드워드 제이. 파렌; 그레고리 엘. 우지시크; 라우렌스 씨. 웨스트
Original assignee: 어플라이드 머티어리얼스, 인코포레이티드
Priority date: 2005-02-16
Filing date: 2006-02-14
Publication date: 2007-11-20
Also published as: WO2006088859A3; US20060239605A1; WO2006088859A2; CN101147088A; TW200636312A; CN101147088B; US7298941B2

Abstract

광 도파로와 미러가 제조되어 있는 기판으로 구성된 IC 칩 - 상기 기판은 상부에 제1 렌즈가 형성되어 있고, 상기 미러는 광 도파로와 정렬되며 상기 제1 렌즈는 미러와 정렬되어 상기 제1 렌즈, 상기 미러, 및 상기 광 도파로를 연결하는 광 경로를 형성함 -; 및 제2 렌즈를 포함하는 광 커플러 - 상기 광 커플러는 상기 기판에 부착되고 제2 렌즈를 제1 렌즈와 정렬시키도록 위치되어 광 신호를 상기 IC 칩 내부의 광 도파로 내부 또는 외부로 결합함 -를 포함하는 광전자 회로.

Description

ＩＣ 칩에 대한 광 결합{OPTICAL COUPLING TO IC CHIP}

본원은 2005년 2월 16일자로 출원된 미국 가출원 No.60/653,432의 이익을 주장하며, 상기 문헌은 참조문헌으로 본원에 포함된다.

본 발명은 일반적으로 IC 칩에 출입하는 광신호의 결합에 관한 것이다.

반도체 제조 기술은 동일 IC 칩에 전기 시그널링과 광 시그널링 양쪽을 결합하는 방법을 해결하는 쪽으로 이동하고 있다. 두 기술을 결합하고자 하는 이러한 추세는, 주어진 IC 칩을 통해 정보를 분산시키는 관점과 칩 사이의 통신의 관점 모두에서 전기 신호와 비교하여 광 신호와 연관된 고유의 이점에 의해 부분적으로 힘을 받는다. 이전의 상업적인 구현 중에서 있음직한 한 가지 어플리케이션은, 마이크로프로세서와 같은 초대형 IC 칩의 전체에 걸쳐서 클록 신호를 분배하기 위한 광 신호의 사용을 포함한다. 이는 광 신호가 일반적으로 보다 작은 스큐(skew)에 의해 특징지워지며, 현재 IC 칩 설계에 대해 고려되고 있는 나노미터 스케일에서 전기 신호가 특히 납작해지는 경향이 있는 지터 및 기타 신호 왜곡에 광 신호가 덜 영향을 받기 때문이다.

상업적으로 실시가능하며 경쟁력 있는 제조비용을 포함하는 방법으로 IC 칩에 출입하는 광 신호를 얻는 것은 오늘날 산업이 직면하고 있는 도전들 중 하나를 제공한다. 본원에 기재된 실시예들은 이 도전에 대한 몇 가지 해답을 기술한다.

일반적으로, 본 발명의 일 측면에서, 광전자 회로는: 광 도파로와 미러가 제조되어 있는 기판을 포함하는 IC 칩 - 상기 기판은 상부에 제1 렌즈가 형성되어 있고, 상기 미러는 광 도파로와 정렬되며 상기 제1 렌즈는 미러와 정렬되어 상기 제1 렌즈, 상기 미러, 및 상기 광 도파로를 연결하는 광 경로를 형성함 -; 및 제2 렌즈를 포함하는 광 커플러 - 상기 광 커플러는 상기 기판에 부착되고 제2 렌즈를 제1 렌즈와 정렬시키도록 위치되어 광 신호를 상기 IC 칩 내부의 광 도파로 내부 또는 외부로 결합함 -를 포함한다.

다른 실시예는 다음의 특징 중 하나 이상을 포함한다. 상기 기판은 그 내부에 제조되어 있는 마이크로전자 회로를 더 포함한다. 상기 광 커플러는 상기 광 신호의 파장을 통과시키는(transparent) 물질로 제조된다. 상기 제2 렌즈는 상기 광 커플러의 일체 형성된 부분이다. 상기 마이크로전자 회로는 상기 기판내의 제1층에 제조되며 상기 광 도파로 및 상기 미러는 상기 제1층 아래에 있는 상기 기판내의 제2층에 제조된다. 상기 기판은 후면을 구비하며 상기 제1렌즈는 상기 기판의 상기 후면에 형성된다. 상기 광 커플러는 상기 기판의 후면 또는 전면 중 어느 하나에 부착된다. 대안으로, 상기 제1렌즈는 상기 기판의 전면에 형성된다. 이 경우, 상기 IC 칩은 기판의 후면에 형성된 반사 영역을 더 포함하며, 상기 제1렌즈, 상기 반사 영역, 및 상기 광 도파로내의 상기 미러는 상기 광 경로를 따라 정렬되며, 상기 반사 영역은 상기 제1렌즈와 상기 미러 사이에 있다. 상기 광전자 회로는 상기 광 커플러에 연결된 광섬유를 더 포함하며, 상기 광 커플러, 상기 기판의 후면에 있는 상기 제1 렌즈, 및 상기 미러는 조합되어 상기 광섬유와 상기 광 도파로를 광 결합한다.

다른 실시예 중 몇몇은 다음의 특징 중 하나 이상을 포함한다: 상기 제1 및 제2 렌즈는 광축을 정의하며, 상기 광 커플러는 상기 광섬유가 대향하여 인접하고 있는 결합면과 미러를 포함하며, 상기 광섬유는 상기 광축과 교차하여 정렬되어 있다. 상기 커플러는 경사면과 상기 경사면에 증착된 금속 막을 포함하여 상기 광 커플러에 상기 미러를 형성한다. 상기 광 커플러는 실장 구조(mounting structure)를 포함한다. 상기 실장 구조는 튜브형 연장부를 포함하며, 상기 튜브형 연장부는 상기 광 커플러내의 상기 제2 렌즈를 둘러싸며 상기 제2 렌즈로부터 연장하며, 그 말단에는 상기 IC 칩의 후면에 대향하여 안착되는 평편한 면을 규정한다. 상기 일체 형성된 제1렌즈를 포함하는 상기 광 커플러는 유리(가령, 성형된 유리)로 제조된다. 상기 광전자 회로는 상기 광 커플러를 상기 기판에 접합시키는 에폭시 도는 금속화를 더 포함한다. 상기 기판은 실리콘을 포함한다. 상기 기판은 상기 후면으로부터 이격 연장하는 페데스털(pedestal)을 더 포함하며, 상기 제1 렌즈는 상기 페데스털의 말단부에 형성된다. 상기 광전자 회로는 상부에 IC 칩 플립 칩이 실장되는 칩 캐리어 및/또는 상기 광 커플러내의 상기 제2 렌즈상에 증착된 AR 막을 더 포함한다. 상기 광전자 회로는 상기 제1 렌즈상에 증착된 AR 막을 더 포함한다.

다른 실시예의 몇몇은 다음의 특징 중 하나 이상을 더 포함한다: 상기 광 커플러는 실린더형 연장부를 포함하며, 상기 실린더형 연장부의 일 단부에는 결합면을 갖는다. 상기 광섬유는 상기 결합면에 융착 접속(fusion splicing)된다. 상기 제1 렌즈는 상기 기판을 식각함으로써 형성된다. 상기 미러는 상기 광 축에 대하여 약 45°의 각도로 배향된다. 상기 제1렌즈는 수신된 시준 빔을 광 도파로로 집속하도록 위치되는 집속 렌즈이다. 상기 제1렌즈는 수신된 시준되지 않은 빔을 광 도파로로 집속하도록 위치되는 집속 렌즈이다. 상기 제2렌즈는 수신된 빔을 시준하며 상기 시준된 빔을 상기 제1렌즈로 전달하는 시준 렌즈이다. 상기 광 커플러는 일체화된 광원을 포함한다. 상기 광원은 상기 광 신호를 생성하는 레이저와, 상기 레이저로부터의 상기 광 신호를 상기 제2렌즈로 방향전환하는 회전 미러를 포함한다. 대안으로 상기 광전자 회로는 상기 광 커플러상에 실장된 광원을 포함하며, 동작 중에 상기 광원은 광 신호를 생성한다.

일반적으로, 본 발명의 다른 측면에서, 광전자 회로는: 광 도파로 어레이와 미러 어레이가 제조되어 있는 기판을 포함하는 IC 칩 - 상기 기판은 상부에 제1 렌즈 시스템이 형성되어 있고, 상기 미러 어레이의 각각의 미러는 광 도파로 어레이의 대응하는 서로 다른 광 도파로와 정렬되며 상기 제1 렌즈 시스템은 미러 어레이와 정렬되어 상기 제1 렌즈 시스템, 상기 미러 어레이, 및 상기 광 도파로 어레이를 연결하는 광 경로 어레이를 형성함 -; 및 제2 렌즈 시스템을 포함하는 광 커플러 - 상기 광 커플러는 상기 기판에 부착되고 제2 렌즈 시스템을 제1 렌즈 시스템과 정렬시키도록 위치되어 광 신호를 상기 IC 칩 내부의 광 도파로 어레이 내부 또는 외부로 결합함 -를 포함한다.

다른 실시예는 다음 특징 중 하나 이상을 포함한다: 상기 제1렌즈 시스템은 제1 렌즈 소자 어레이이고, 상기 제2렌즈 시스템은 제2 렌즈 소자 어레이이다. 상기 제1 렌즈 소자 어레이의 각각의 렌즈 소자는 상기 제2 렌즈 소자 어레이의 대응하는 서로 다른 렌즈와 정렬된다. 상기 제2 렌즈 소자 어레이는 상기 광 커플러의 일체로 형성된 부분이다. 상기 기판은 후면을 가지며 상기 제1 렌즈 소자 어레이는 상기 기판의 후면에 형성된다. 상기 광 결합기는 기판의 후면에 부착된다.

본원에 기재된 광 결합 구조는 IC 구조의 외부에 있고 IC 구조와 일체인 광 요소들을 모두 포함한다. 이들은 광 소스 또는 광섬유로부터 IC 도파로로의 광 결합을 제공한다. 유사하게, 동일한 광 결합 구조는 IC 도파로로부터 상이한 IC의 광 도파로 또는 외부 도파로로 광 결합을 제공한다. 광 결합 구조("표면 실장 광 커플러" 또는 "SMOC"이라고도 불리는 섬유 피그테일 시준 렌즈 실장 구조 서브어셈블리를 포함)는 매우 낮은 비용으로 제조될 수 있고, IC 제조에 대한 큰 부피의 광 결합을 위해 조정가능하며, 본원에 기재된 IC 결합 광학계를 갖는 IC 도파로로의 광 결합을 위한 광학 설계와 호환가능하다.

본원에 기재된 몇몇 개념들은 플립 칩 자동 조립 설비를 이용하여 표면 실장 조립의 전자 산업 자동화 조립 프로세싱 설비와 호환가능하도록 광 결합 정렬 및 부착 프로세싱을 설계하는 것을 가능하게 한다. 또한 SMOC의 특정 실시예들은 서브어셈블리의 광 결합에 있어서의 많은 변경이 IC 후면 렌즈에 대한 SMOC의 측면 변위에 의해 단독적으로 현저하게 보상될 수 있음을 가능하게 한다. 이러한 보상은 빔이 SMOC의 출력에서 완전히 시준되지 않아서 섬유 및 도파로의 이미지 위치에서 빔 경사 및 위치의 다른 에러들이 SMOC의 측면 이동에 의해 보상될 수 있을 것을 요한다. 빔이 덜 시준될 수록, 광 시스템의 다른 요소에서의 측면 경사 및 위치 에러를 보상하기 위해 SMOC에 의해 요구되는 이동이 더 작다. 따라서 시스템의 원하는 공차를 맞추는 최선의 비 시준 또는 빔 발산/수렴을 결정하도록 주의 깊은 분석이 이루어질 필요가 있다. 이 경우, SMOC 설계 및 조립 프로세싱 방법은 IC 광학계에 대한 SMOC의 어떠한 경사도 광 결합을 열화시키도록 발생할 수 없음을 보장한다. 본원에 기재된 이러한 진보는, 서로 결합될 때, IC에 대한 광 결합을 위한 저비용 및 큰 부피의 생산 솔루션을 가능하게 한다.

커플러상에 있는 하나의 렌즈와 IC상에 있는 다른 렌즈의 두 렌즈를 이용하면, 보다 큰 빔 직경으로 인해 IC 도파로로의 "집속 렌즈"와 광섬유로부터의 "시준 렌즈" 사이에 있는 시준된, 즉 의사 시준된 광 빔들 사이의 보다 큰 배치 공차를 가능하게 한다. 400㎛ 빔 직경에 대해 20㎛ 및 100㎛ 빔에 대해 5㎛의 차수로 광 결합 배치 공차가 기대될 수 있다. 또한, 집속 렌즈를 웨이퍼 레벨 제조에 의해 IC로 일체화하는 것은 부품표(bill-of-material, BOM) 및 이 렌즈의 어셈블리 정렬 & 부착 비용을 감소시킨다.

시준된 빔에 대하여 작은 직경을 선택하면 IC 후면 열발산판에 대하여 보다 짧은 광 트레인 길이 및 보다 작은 풋프린트 영역 모두를 가능하게 한다. 이는 또한 IC 도파로에 대한 집속렌즈의 밀접한 근사성으로 인한 광학계 전망으로부터 유리하며(부분적으로는 IC 웨이퍼 박형화 인자에 기인함), 결과적으로 통상의 (전통적인 광전자 소자에 대하여 400-800㎛) 시준된 빔 직경보다 작게 된다.

본원에 개시된 적어도 일부의 실시예들은 요소의 낮은 제조 비용을 가지며 큰 부피의 제조 어셈블리와 호환가능한 어셈블리를 갖는 일체화된 칩들 내의 광 도파로에 광 결합하는 수단을 제공한다. 이론적 광 결합 효율은 이러한 시스템 중 일부에 대하여 96%이다. 다양한 개시된 설계 특징들은 높은 광 결합 효율이 제조 환경에서 실현될 수 있게 해준다.

개시된 시스템의 적어도 일부의 광 결합은 광의 편광 상태 또는 광의 파장 중 어느 하나에 대한 민감도 없이 얻어진다. 따라서, 편광 의존 손실(PDL) 및 편광 모드 분산(PMD)는 기재된 광 결합 시스템의 적어도 일부에 대한 인자를 제한하지 않는다. 또한, 개시된 광 결합 시스템의 적어도 일부의 성능은 광 통신을 위한 임의의 파장 분할 멀티플렉싱(WDM)에서 사용되는 특정 파장에 대해 민감하지 않다.

회절격자 또는 광자 결정 결합 방식에 기반한 평면 도파로로의 평면을 이탈한 경쟁하는 광 결합 구조는 편광 상태 및 광의 파장에 매우 민감하다는 것에 주의하여야 한다. 이러한 광 결합에 대한 편광 상태 및 파장의 의존성은 이러한 경쟁하는 광 결합 시스템의 성능을 처지게 한다.

본 발명의 하나 이상의 실시예의 상세는 첨부한 도면 및 이하의 상세한 설명에 제시된다. 본 발명의 다른 특징, 목적, 및 이점은 상세한 설명 및 도면, 및 특허청구범위로부터 명백할 것이다.

도 1은 IC 칩의 후면에 실장된 SMOC의 일 실시예의 개략도이다.

도 2는 IC 칩의 후면에 실장된 SMOC의 다른 실시예의 개략도이다.

도 3은 IC 칩의 후면에 실장된 SMOC의 다른 실시예의 개략도이다.

도 4A 및 4B는 각각 SMOC의 개략도의 측면도 및 저면도이다.

도 5A는 IC 렌즈와 IC 도파로에 정렬되고 에폭시에 의해 IC 후면에 부착된 플라스틱 SMOC의 단면도이다.

도 5B 및 5C는 도 5A에 도시된 플라스틱 SMOC의 두 가지 개략도이다.

도 6은 실리콘 마이크로머시닝 프로세싱에 의해 실리콘으로 제조된 SMOC이다.

도 7A-7E는 광 도파로에 미러를 제조하는 프로세스의 흐름도를 나타낸다.

도 8A-8C는 IC 칩 상의 광 도파로 내외부로 광 신호를 결합하는 대안의 기하구조를 도시한다.

도 9는 SMOC에 첨부된 광 신호 소스의 개략적 표현이다.

도 10A는 IC 도파로, 광섬유, 또는 다른 도파로로의 광 결합을 가능하게 하는 레이저 소스의 "제로 레벨 패키징"의 개략도이다.

도 10B는 IC 도파로, 광섬유, 또는 다른 도파로로의 광 결합을 가능하게 하는 레이저 소스의 "제로 레벨 패키징"의 다른 실시예의 개략도이다.

도 11은 다수의 레이저 소스들이 단일 렌즈 시스템을 통해 IC 칩 내의 다수의 상이한 광 도파로에 결합된 실시예를 도시한다.

도 12는 소스들의 어레이가 대응하는 렌즈 시스템의 어레이를 통해 IC 칩 내의 다수의 상이한 광 도파로에 결합된 실시예를 도시한다.

도 13은 회절격자를 회전 미러로 이용함으로써 자유 공간 광학 멀티플렉싱을 도시한다.

도 14는 파이버 투 더 홈(FTTH) 수동 광학 네트워크(PON)용 SMOC 양방향 멀티플렉서 구성을 개략적으로 도시한다.

도 15는 정렬 및 부착 프로세싱을 위해 IC의 후면에 SMOC 평판을 압착하는 볼 단부 액추에이터(ball end actuating)를 구비한 진공 픽 앤드 플레이스(pick and place) 도구를 도시한다.

구조:

IC 칩 상부 또는 내부에 제조된 광 도파로에 광 신호를 결합하기 위한 다양한 구조를 나타내는 실시예들이 본원에 기재된다. 일반적으로, 이러한 실시예들에서, IC 도파로에 대한 광 결합은 (발산하는 빔, 수렴하는 빔 또는 시준된(collimated) 빔일 수 있는) 빔을 IC 칩(즉, 실리콘 기판)의 후면 상부 및 내부에 제조된 Si 렌즈로 지향함으로써 이루어진다. 기재된 실시예 중 적어도 일부에서, 빔은 실질적으로 시준된 빔일 것이다. Si 렌즈는 그리고 나서 광 빔을 IC 도파로에 위치된 45° 미러를 통해 IC 도파로로 집속시킨다. 외부 광학계와 IC 광학계 사이의 시준된 광 빔은 건조한 공기를 통해 지나간다. 시준 렌즈 및 Si 집속 렌즈 모두는 반사 방지(AR) 코팅을 가지고 있어 광 결합 손실을 낮게 유지한다.

일 실시예는 도 1에 도시되어 있다. 도 1은 볼 그리드 어레이(BGA)(14)를 이용하여 칩 캐리어(12)상에 실장된 플립칩인 IC 칩(10)을 도시한다. 공지기술, 가령 발명의 명칭이 "광학 준비 웨이퍼(Optical Ready wafers)"인 U.S.S.N. 10/280,492에 기재된 기술을 이용하여, 광 도파로(16)가 칩의 앞쪽에 제조되었다. 도파로(16)는 칩의 앞쪽에 제조되는 다른 마이크로전자(예, CMOS) 회로(비도시)와 동일 레벨인 칩 내부의 층에서 제조되거나, 마이크로전자 회로가 상주하는 레벨 아래에 매립된 층에서 제조된다. 광 도파로(16)는 마이크로전자 회로로의 및/또는 회로로부터의 광 클락 신호들 또는 다른 광 신호들을 분산시키는 기능을 하는 광 신호 분산 네트워크를 나타낸다. 간단히 하기 위해, 이 광 신호 분산 네트워크는 단일 광 도파로로 도시되나, 실제로는 광 신호들을 분산시키는 복잡한 배치의 광 도파로일 수 있다. 광 도파로(16)의 한쪽 단부에는 도파로내에 제조된 미러(18)가 존재한다. 미러(18)는 칩의 후면을 통해 들어오는 광 신호를 도파로쪽으로 방향을 바꾸거나 광 도파로로부터의 광 신호를 칩의 후면쪽으로 방향을 바꾸는 기능을 한다. 칩(10)의 후면에는 칩의 일체부로 제조된 집속 렌즈(20)가 존재한다. 렌즈(20)는 미러(18)와 정렬된다.

시준 렌즈 서브어셈블리 또는 표면 실장 광 결합기(surface mount optical coupler, SMOC)(22)는 칩(10)의 후면에 부착되고 렌즈(20)와 정렬된다. 표면 실장 광 결합기(SMOC)(22)는 시준 렌즈(24); 시준 렌즈(24)의 광 축(28)에 대해 45° 각도의 미러링된 표면(26); 노출 단부에서 편평한 광학 표면(32)을 구비하는 짧은 봉 모양의 연장부(30); 및 칩(10)의 후면에 대해 서브어셈블리를 지지하고 정렬하는 원통형상의 지지부 또는 튜브 연장부(34);를 포함하는 일체 제조 구조이다. 연장부(30)의 평판 표면에 대향하여 접하는 부분은 광섬유 피그테일(pigtail, 38)이며, 이는 섬유 코어(40)를 특징적으로 포함하며, 섬유 코어는 섬유 피복(42)에 의해 둘 러싸이며, 섬유 피복은 다시 내부 구조를 보호하는 섬유 버퍼층(44)에 의해 둘러싸인다. 중합체 부츠(polymer boot, 46)는 광섬유 피그테일(38)과 연장부(30)의 일부분을 둘러싸며, 조립체를 칩 캐리어(12)의 연장 암(50)에 고정하는 수단을 제공하는 동시에 광섬유가 처리중에 손상되는 것을 방지하는 기능을 한다. 중합체 부츠(46)는 낮은 탄성계수(modulus)의 접착제에 의해 칩 캐리어의 측벽에 고정된다. 렌즈 서브어셈블리(22)가 칩(10)의 후면에 실장될 때, 시준 렌즈(24)를 집속 렌즈(20)와 정렬하고 이들을 격리하는 중간 에어갭(39)으로 이들을 서로로부터 소정 거리에 유지한다. IC 후면상의 시준 렌즈 어셈블리의 풋프린트(footprint)는 직경이 0.5 내지 1.0mm만큼 작게 유지될 수 있고, 이는 IC 열 발산판(heat sink) 냉각 및 국부적인 열 제어 요건에 대해 허용가능하게 작은 영향을 주기에 충분히 작다.

기재된 실시예에서, 튜브 연장부(34)의 벽은 광 트레인(optical train)을 안전하게 유지하기 위하여 적절한 기계적 안정도를 제공하기에 충분히 두껍다(가령, 150 ㎛ 이상). 렌즈 서브어셈블리 실장 표면은 튜브(34)의 편평한 단부이다. IC 칩(10)의 후면과 접하며 IC 후면에서 Si 렌즈(20)를 둘러싸고 이와 중심면에 정렬되는 것은 환형 표면이다. 튜브 연장부(34)의 내벽과 Si 렌즈(20)의 외부 경계 사이의 설계 여유 공간(design clearances)은 최적의 광 결합 정렬을 가능하게 한다. 튜브 연장부의 평평한 단면인 실장면은 IC 후면에 대한 에폭시 접합이나, 만약 두 면이 금속화되는 경우에는, 금속 접합 중 어느 하나를 수용한다. IC 후면에 있는 렌즈 서브어셈블리 실장 풋프린트 영역은 광 설계의 특성상 작다.

광섬유 피그테일(38)로부터의 분기하는 광 빔은 연장부(30)의 광 표면(32)을 통해 시준 서브어셈블리(22)에 들어오고 각도 미러 면(angle mirrored surface, 26)과 접촉하며, 각도 미러 면은 시준 렌즈(24)쪽을 향해 아래로 빔의 방향을 바꾼다. 렌즈(24)로부터의 시준 렌즈(또는 실질적으로 시준된 광)는 공기 갭(39)을 통과하여 집속 렌즈(20)로 지나가는데, 이 집속 렌즈는 미러(18)를 통하여 광 도파로로 시준된 빔을 집속한다. 미러(18)는 광 도파로(16)로 집속된 빔의 방향을 바꾼다.

다시 말해서, 광섬유 피그테일(38)로부터의 조정된 광 신호는 시준된 빔으로써 IC 결합 광학부(즉, 렌즈(20))에 입사한다. 이 시준된 광 빔의 크기는, IC 광학계에 대한 배치 공차가 플립칩과 같은 이용가능한 표준 전자 자동화된 조립체 장비의 배치 공차 내에 있도록 선택된다. 예를 들어, 100 ㎛의 시준된 빔 직경은 IC 도파로로의 높은 광학 결합에 대하여 5 ㎛ 내지 10 ㎛의 배치 공차로 해석된다. 시준된 빔은 또한 IC 열 발산판에 대한 영향을 최소화하기 위하여 작게 선택된다.

결합 빔(즉, 시준 렌즈(24)에서 집속 렌즈(20)로 지나가는 빔)이 시준되므로, 광 결합은 렌즈 서브어셈블리의 (IC 후면에 수직인) z-축 정렬에 민감하지 않다. 따라서, IC 후면상의 Si 렌즈(20)의 상부와 시준 렌즈(24)의 표면 사이의 최소한의 기계적 여유공간 거리만이 필요하다. 또한, 도 1에 도시된 것처럼, 시준 렌즈 실장 구조에서 광 빔의 방향을 90° 바꾸는 것은 광섬유 피그테일에 대하여 IC 후면 상부에서 요구되는 여유공간 높이를 감소시킨다. 기재된 실시예에서, IC 후면 상부의 렌즈 서브어셈블리의 총 높이는 2mm 미만이다.

물론, 렌즈(24)에 의해 생성되는 빔이 정확히 시준되지 않는다면(이는 일부 환경에서 바람직할 수 있다), 렌즈의 z축 정렬에 약간 민감할 것이다. 그리고, 만약 미러(26)의 방향을 바꾸는 것이 사용되지 않고 광섬유로부터의 광 빔이 섬유 피그테일(38)을 수직으로 배향함으로써 시준 렌즈(24)를 향해 직선으로 아래로 지향된다면, 광섬유의 최소 휨 반경을 수용하기 위하여 20 mm가 넘는 여유공간 높이가 요구될 것이다.

IC로의 이러한 광 요소에 대한 실장 구조는 서브어셈블리 BOM 비용과 조립 비용을 감소시키기 위해 하나의 일체화된 어셈블리로서 구성된다. 렌즈 서브어셈블리 튜브 실장 벽과 IC 후면 사이의 접합은 Si 렌즈(20)와 시준 렌즈(24)의 노출된 광 표면들의 밀봉을 제공하며, 이들을 광 결합을 열화시킬 수 있는 (먼지, 습기, 농축될 수 있는 종, 열 발산판 열 그리스, 등과 같은) 환경오염으로부터 보호한다. 실장 구조가 몰딩된 유리라면, IC에 대한 부착 방법은 금속 접합일 수 있고, 이 금속 접합은 또한 기밀 밀봉(hermetic seal)인 시준 광 경로의 주변 밀봉을 생성할 것이다. 그러나, 대안의 접합 방법이 사용될 수 있고 바람직할 수 있다. 예를 들어, 금속화 프로세싱과 관련된 높은 비용을 회피하는 에폭시를 사용할 수 있고, 이는 얇고 깨지기 쉬운 IC 웨이퍼에 대한 금속 접합으로부터 발생하는 휨 응력의 결과로써 IC가 깨지는 위험을 회피한다. 이러한 응력은 금속 접합의 높은 탄성계수와, 금속 용융 온도로부터 IC 웨이퍼의 실리콘에 대한 금속의 차등 수축(differential contraction)에 의해 발생된다.

기재된 실시예에서, 렌즈(24)와 실장 튜브(34)를 포함하는 시준 렌즈 서브어셈블리(22)는 유리로 제조된다. 유리는 수많은 바람직한 특성을 가진다. 양호한 광 전송 특성을 가지며; 크기가 안정적이며; 광섬유 피그테일을 부착시키기 위해 융착 접속(fusion splicing)이 사용될 수 있고; 렌즈 표면에 AR 코팅을 수용할 수 있고; IC 후면에 대한 금속 접합이 요구되는 경우 실장면에 금속화(metallization)가 사용될 수 있다. 또한, IC 기판과 시준 렌즈 실장 구조 사이의 열팽창의 차(가령, 붕규산염 유리에 대한 열팽창 계수(coefficient of thermal expansion, CTE)는 약 3.2 ppm/℃이고 실리콘에 대하여 CTE는 2.6-3.3ppm/℃이다)는 전자 어셈블리 및 광전자 어셈블리 프로세싱의 표준 접합 프로세스에 의해 수용될 수 있다.

시준 렌즈 서브어셈블리(22)는 도 4A 및 B에 보다 명료하게 도시된 모양을 생성하도록 성형(molding) 프로세스를 이용하여 제조된다. 유리 렌즈를 성형하는 것은, 보편적인 제조 방법이고, 본 실시예의 광 결합 공차를 획득할 수 있으며, 큰 부피 제조의 저비용 요건을 획득하기 위해 조정가능하다.

광섬유 피그테일(38)은 성형된 유리 시준 렌즈 및 실장 어셈블리에 융착 접속에 의해 부착된다. 융착 접속 프로세싱은, 저비용의 보편적은 광섬유 프로세싱 방법이며, 매우 낮은 광 결합 손실(일반적으로 SMF(단일 모드 섬유) 대 SMF 접속에 대하여 약 0.03dB 삽입손실)을 획득하며, 자동화된 어셈블리 프로세싱으로 일체화될 수 있다. 기재된 실시예에서, 피그테일과의 시준 렌즈 실장 구조 부착 인터페이스(즉, 봉 모양의 연장부(30))는 피그테일에 있는 섬유 피복의 외부 직경과 동일한 직경이며, 실장 구조로부터 충분한 거리만큼 측방으로 돌출하여 융착 아크 열이 융착 인터페이스에 액세스할 수 있게 해준다. 표준 SMF 피복 외부 직경은 125㎛이며, 이는 도 4A-B에 도시된 융착면 직경(즉, 편평한 광 표면(32)의 직경)을 결정한 다.

플라스틱 또는 중합체와 같은 유리 이외의 대안의 재료가 시준 렌즈 및 실장 구조에 대해 사용될 수 있다. 플라스틱은 보다 쉽고 덜 비싸게 원하는 모양으로 성형된다는 점에서 장점을 가진다.

도 5A-5C는 IC 후면 렌즈에 정렬된 피그테일형 플라스틱 SMOC(500)을 도시한다. SMOC(500)은 플라스틱의 주입 마이크로몰딩(injection micromolding)에 의해 제조되도록 더욱 최적화된다. 이러한 형상 중에, 도 5A는 칩(10)의 후면에 있는 집속 렌즈(20)와 정렬된 광 결합 경로를 도시하는 SMOC(500)의 단면도를 도시한다. SMOC(500)은 하드 스톱 실린더(또는 스페이서 링)(510)에 의해 둘러싸인 시준 렌즈(518)를 포함한다. 미러(522)를 형성하도록 반사 물질(가령, Au 도는 다른 금속)로 코팅된 경사진 바닥(45℃)을 구비한 삽입부-형성 공동(520)은, 렌즈(518)와 정렬되고 SMOC(500)의 대향 측부로부터 SMOC(500)의 몸통부로 연장한다. 다른 삽입 공동(즉, 섬유 삽입 공동(506))은 SMOC(500)의 측벽에 형성되어 미러(522)를 통해 렌즈(20)와 정렬된다. 광 섬유(502)는 섬유 삽입 공동(506) 내부에 고정된다. 광섬유(502)로부터의 광 신호는 미러(522)에서 반사되어, 시준 렌즈(518)를 통해 지나가고 집속 렌즈(20)를 통해 IC 칩(10)의 후면으로 가게 된다.(물론, 광 신호는 또한 적절하다면 반대 방향으로 이동할 수도 있다.)

SMOC(500)을 제조하는 플라스틱 물질은 폴리카보네이트, Ultem^®과 같은 폴리에테르이미드(PEI), 또는 다른 주입 성형가능한 플라스틱 또는 열경화성 플라스 틱일 수 있다. 이러한 물질들은 다음과 호환 가능하다: SMOC 렌즈 표면에 반사방지(AR) 코팅을 부가하기 위한 박막 증착 및 스퍼터링 프로세싱; 박막 증착; 먼지 입자 및 열 그리스와 같은 환경오염으로부터 미러의 총 내부 반사(TIR) 열화를 방지하기 위한 SMOC(500) 터닝 미러상의 금속화를 위한 스퍼터링 및 도금 프로세싱; 및 IC 표면에 대한 금속 접합을 위한 SMOC(500)상의 금속화. 어플리케이션 환경 노출에 대하여 이러한 코팅의 플라스틱 SMOC(500)으로의 부착은 통상의 프로세스 제어로 보증된다.

플라스틱 SMOC(500)은 단일 모드 섬유(SMF)(502)로의 광 결합을 위한 최신 방법에 대하여 실질적인 개선점을 포함하고 있다. 측면 및 깊이 축에 있어서 0.1㎛ 내지 2㎛ 정밀도의 SMOC(500) 렌즈의 광축에 대한 SMF(일반적으로 9㎛ 직경)의 정렬은 SMOC(500) 섬유 삽입 공동(506)으로의 수동 삽입에 의해 이루어진다. 이 프로세스에서, UV 경화 및 2차 열 경화된 제어된 부피의 인덱스 매칭 에폭시(504)가 분배 주사기로부터 SMOC(500) 섬유 삽입 공동(506)으로 삽입된다. 125㎛의 피복 직경을 갖는 전형적인 SMF는 자켓의 보호 버퍼 외부 코팅이 스트립핑되고 상기 자켓으로부터 섬유유리 피복의 미리 설정된 돌출부로 벗겨진다(cleaving). 입자들과 파편들은 SMOC으로의 삽입 이전에 초음파 용매 세정에 의해 벗겨진 섬유 단부로부터 제거된다. 섬유 단부는, 섬유 단부가 섬유 삽입 공동(506)의 단단한 정지 단부(508)와 접촉할 때까지 SMOC의 점점 가늘어지는(tapered) 섬유 삽입 공동(506)으로 삽입된다. 섬유 단부가 SMOC(500)의 점점 가늘어지는 섬유 삽입 공동(506)으로 이동함에 따라 인덱스 매칭 에폭시(504)는 섬유 피복의 측부 둘레로 흘러서 섬유 단부가 섬유 삽입 공동(506)의 단단한 정지 단부(508)로 완전히 통과할 수 있게 한다. 단단한 정지 단부(508) 및 섬유 단부는 광 시스템에서 광 후면 반사를 최소화하기 위하여 약간, 가령 8° 만큼 경사질 수 있다. 인덱스 매칭 에폭시(504)는 경화되어 섬유 피복, 섬유 버퍼, 및 보호 섬유 부츠(비도시)를 플라스틱 SMOC에 고정하여 섬유 피그테일 SMOC을 형성한다. 섬유 삽입 프로세스는 조립된 피그테일 SMOC의 광 테스팅 또는 섬유의 광 정렬을 얻기 위한 능동 피드백의 수단에 대한 필요성이 없이 수동 정렬 프로세스일 수 있다.

이러한 마이크로미터 및 서브 마이크로미터 공차를 얻는 것이 가능한데, 이는 플라스틱 SMOC의 정밀하게 점점 가늘어지는 섬유 삽입 공동 맞춤과 섬유 삽입 공동 공차를 유지하는 제조 방법 때문이다. 이는 점점 가늘어지는 섬유 삽입 공동을 형성하기 위하여 주입 성형 금형에 정밀 다이아몬드 회전 삽입(turned insert)을 이용하여 이루어진다. 1㎛ 내지 2㎛의 섬유 삽입 직경 공차가 이 방법을 이용하여 얻어질 수 있다; 반면 최신 기술의 주입 성형은 기껏해야 이상적인 가하구조를 위한 5㎛ 내지 10㎛의 공차를 유지할 수 있다. 섬유의 정밀 정렬은 섬유 피복 외부 직경에 대한 SMOC 섬유 삽입 공동의 벽의 3점 접촉에 의해 이루어진다. 이러한 3점 접촉과 섬유 삽입 프로세스 동안 섬유 피복을 지나는 에폭시 흐름에 대한 간극은 다이아몬드 회전에 의해 제조된 "3각형(tri-lobal)" 형상에 의해 제조된다. 이 삼각형 형상의 마이너 축(minor axis)은 원하는 플라스틱 압축 맞춤의 양에 따라서 섬유 피복 외부 직경보다 약간 크거나 약간 작을 수 있고, 메이저 축(major axis)은 섬유 피복을 따른 에폭시 흐름에 대하여 30㎛ 간극을 가능하게 하기 위하 여 직경이 약 155㎛이다. 이 SMOC 섬유 결합 방법은 당해 기술분야의 최신 방법과 비교하여 적어도 1/10(one order of magnitude)만큼 장치 결합 비용을 감소시킬 수 있다.

경사 없는 삽입을 얻기 위하여, 광섬유 코어가 SMOC 광학축과 정렬되고 기울어지지 않음을 보장하기에 충분히 긴 3각형 형상 영역의 길이를 제공해야 한다.(가령, 100㎛의 길이는 SMOC에 대한 섬유의 경사 없는 삽입을 제공한다) 또한, 섬유 삽입 공동에 대한 목부가 충분히 넓다면, 섬유의 보호 버퍼 층을 완전히 에워쌀 수 있다. 이는 유리 섬유가 SMOC의 휨과 연결장치 삽입으로 인해 부러지는 것을 방지할 것이다. 예를 들어, 446㎛의 섬유 삽입 공동 목부 직경은 245㎛의 버퍼 직경을 갖는 표준 광섬유를 쉽게 수용할 것이다. 또한, 목부로부터 3각형 정밀 비경사 길이로의 섬유 삽입 공동을 점점 가늘어지게 함으로써, 섬유는 섬유 삽입 동안에 SMOC 광 축과 수동으로 정렬되는 것이 방지되거나 장애가 되지 않을 것이다.

IC 도파로로의 SMOC(500)의 최적의 광 결합은, SMOC 렌즈(518) 둘레에 정밀 접합 하드 스톱 실린더(또는 스페이서 링)(510)를 일체화 함으로써 이루어진다. 이 하드 스톱 실린더(510)는 SMOC 렌즈(518)와 Si 렌즈(20) 사이의 광 빔의 광 경로에 대한 보호 장벽으로 작용할 뿐만 아니라, SMOC 대 IC 조립체 경사를 감소시키기도 한다. SMOC 접합 하드 스톱(510)은 550㎛의 실린더 단부에 대하여 1㎛의 공차로 편평함을 유지하도록 제조된다. 이러한 편평함은 주입 성형 금형에서 렌즈 및 하드 스톱 삽입부를 제조하기 위한 정밀 다이아몬드 회전 프로세싱의 이용으로 인한 것이다.

도 5에 도시된 실시예는 IC 후면에 대한 에폭시 부착을 위해 최적화된다. IC 후면 렌즈로의 정렬 이전에, 에폭시는 제어된 부피 및 제어된 위치에 하드 스톱 내부에 접착제가 없는 렌즈 하드 스톱(510) 둘레에 부가될 수 있다. 이는 값비싼 플립칩 자동 조립 스테이션의 순환 시간을 소비하지 않는 이점을 가진다. 적용 방법은 주사기 분배, 베타 스테이지 접착제 수행, 잉크젯 형태 분배, 또는 기타 등에 의한다. 만약 잉크젯 분배 기술을 이용한다면 잉크젯 분배 프로세스는 에폭시 접착제 선택(attachment choice)을 위해 수정된다. 수정사항은 잉크젯 분배 수행을 위한 용매와 같은 첨가제의 사용을 포함할 수 있으며, 일반적으로 이러한 첨가제는 에폭시 UV 경화 이전에 발할 것이다.

대안으로, 도 5A의 구조에 도시된 것처럼, SMOC(500)이 IC 렌즈(20)에 정렬된 후에 접합 접착제가 부가될 수 있다. 이 구조에서, SMOC(500)은 IC 렌즈(20)에 "건식" 정렬되고, SMOC(500)과 광 도파로 사이의 광 결합에 있어서의 경사를 감소시키기 위하여 SMOC(500)이 IC 칩(10)의 후면에 대해 편평하게 압착된다. 접착제는 오목 개구(519)에서 주사기로부터 분배되어 하드 스톱 실린더(510) 둘레의 SMOC 바닥과 IC 후면 사이의 간극 부피에 삽입된다. SMOC(500)이 IC 후면에 대해 압착될 때, SMOC 하드 스톱 아래에는 어떠한 접착제도 삽입되지 않고, SMOC 렌즈와 IC 렌즈 사이의 광 빔 경로를 모호하게 한다. 빠른 접착제 분배를 위해 빠른 삽입 능력을 갖는 접착제가 선택된다.

피그테일 SMOC이 IC 후면과 정렬된 후 에폭시를 분배하는 경우에, 이는 값비싼 플립 칩 자동 조립 스테이션에 순환 시간에 부가하기 때문에 분배 시간이 중요 하다. 대칭의 반복가능한 부피에 빠른 에폭시 분배를 가능하게 하는 기술은, 주입 유동 포트(519)를 SMOC 하부의 단부에 제공하는 것(도 5A 참조); 에폭시가 모세관 유동에 의해 충진되도록 하드 스톱 둘레에 환형의 반전된 해자(moat)(523)를 제공하는 것; 빠른 모세관 유동을 촉진하기 위하여 SMOC 하드 스톱과 반전된 환형 해자의 계면에 만곡된 면을 제공하는 것; 반복가능한 에폭시 부피를 주입 포트로 전달하기 위하여 SMOC 측부 주입 포트에 가깝게 위치된 미세 주사기를 이용하는 것; 저마찰 에폭시를 이용하는 것; 및 SMOC이 볼 프레스(ball press) 방법을 이용하여 IC 후면에 평편하게 압착되었음을 보증하여 에폭시가 하드 스톱과 SMOC 렌즈 아래로 흐르지 않음을 보증하는 것을 포함한다.

도 5에 도시된 SMOC 하드 스톱 스페이서 링 둘레의 형상은 SMOC 하드 스톱을 완전하고, 빠르고, 대칭적으로 적시기 위해 접착제 모세관 작용에 대해 최적화된다. 이 접착제는 그 후 SMOC과 IC 후면 사이의 간극으로 지향된 고휘도 자외선(UC) 방사를 이용하여 적소에 접합되고, SMOC은 그 최적의 정렬 위치에 단단히 유지된다. 에폭시의 "스냅" 경화를 완료한 후, 에폭시는 광 결합 정렬을 유지하며, SMOC에 대한 파지 압력이 풀리며, 광 결합된 IC/SMOC 조립체는 자동 조립 스테이션으로부터 제거된다. 접합 접착제의 제2의 열 경화는 UV 광으로부터 차폐된 에폭시를 경화하고 접착력을 증가시키기 위해 이루어진다.

빠른 SMOC 대 IC 접합 시간은 플립 칩 자동 조립 설비의 높은 상환율로 인해 IC 어플리케이션에 대한 광 결합의 저비용 요건을 만족시키기 위해 중요하다. 도 5A에 도시된 접착제 접합 구조는 고휘도 UV 노광에 의한 에폭시의 빠른 "스냅", 박 형의 접착제 단면, 및 최소화된 차폐 접착제를 위해 최적화된다. 5 내지 10초의 빠른 접착제 경화 시간이 이러한 구조에서 얻어질 수 있다.

표면 실장 조립 환경에서 IC에 대한 반복가능한 광 결합을 얻는 데 있어서의 주된 특징은 45° 회전 미러(522) 상부에 있는 SMOC(500)내의 공동(520)이다. 이러한 삽입 공동은 SMOC 렌즈 축을 중심에 두고 SMOC 하드 스톱 스페이서 링에 대해 중심이 맞추어진다. 플립 칩 액추에이터 암은 SMOC 대 IC 정렬 및 부착 프로세싱 동안 SMOC 미러 삽입부에 압력을 가하기 위하여 적절한 크기의 금속 구 또는 볼(513)로 그 단부에 맞추어진다. 플립 칩 자동화 조립 스테이션의 기계 시력(machine vision)은 이 금속 구를 SMOC 렌즈 광 축의 10㎛ 이내에 위치시킬 수 있다. SMOC의 상단의 환형 미러 삽입부의 상부에 있는 이러한 금속 볼의 압력은 IC 후면에 대해 단단하게 SMOC 하드스톱 스페이서 링을 가압함으로써 광 결합에 있어서 경사가 없이 SMOC을 IC 후면 상에 안착시킨다. IC 후면 평면은, 광 결합 공차에 대한 상이한 칩 캐리어 치수로 인해 그리고 칩 캐리어에 대한 볼 그리드 어레이 땜납 접합으로부터의 칩 왜곡(warpage)으로 인해 어셈블리 마다 변할 것이다.

진공 픽업 툴을 볼 프레스 툴과 일체화시키는 것이 바람직하므로, 조립체 정렬 및 부착 프로세싱에서 하나의 액추에이터 툴 헤드만이 사용될 필요가 있다. 두 개 대신 하나의 액추에이터 툴 헤드를 사용하면빠른 조립 프로세스 순환 시간을 얻을 수 있다. 진공 픽업 툴을 일체화한 볼 프레스 툴 헤드는 도 15에 도시되어 있다. 이는 볼의 형상인 원형의 원심 작용 단부를 포함하며, SMOC을 들어올리기 위해 (위쪽으로 지향된 화살표로 나타내진) 진공을 가하고, 이를 지향하는 동안 유지 하고, IC 웨이퍼의 후면에 대해 가압하는 통로가 그 중앙을 통과한다.

도 5A에 도시된 플라스틱 SMOC의 형상은 측면 드래프트 각, 배출기 핀 및 배출기 슬라이드 위치, 주입 게이팅(gating) 위치 및 측부 부피 오버플로우 게이팅을 적절히 설계함으로써 주입 금형 프로세싱에 대해 최적화될 수 있다. 플라스틱 SMOC의 형상은 금형 냉각으로부터의 플라스틱 왜곡을 최소화하고, IC로의 접합 프로세싱, 열 순환, 습기 노출, 및 다른 환경 노출에 대하여 크기 안정도를 유지하기 위하여 가능한 한 대칭으로 설계된다.

주입 성형 축(stem)은 섬유 주입 프로세스 동안 툴링(tooling)을 유지하는 것으로써 사용될 수 있다. SMOC은 너무 작기 때문에, x, y, z 축에서 수동으로 정렬된 긴밀한 공차로 정정삽입을 위한 섬유 단부에 대해 SMOC을 배향하는 데 복잡한 툴 고정이 필요할 수 있다. 주입 게이트에서 SMOC에 부착된 훨씬 큰 주입된 성형 축(stem)을 이용하여, SMOC 및 섬유 단부는 수동으로나 픽 앤 플레이스 자동화 설비를 이용하여 서로 유지, 정렬 및 단단히 가압될 수 있다.

도 6은 실리콘 마이크로머시닝에 의해 제조된 SMOC(600)의 실시예를 도시한다. 이 실리콘 SMOC은 다음을 포함하는 플라스틱 SMOC과 동일한 기능적 특징을 갖는다: (AR 코팅된) 시준 렌즈(606); 렌즈(606) 둘레의 정밀 평판 하드 스톱 스페이서 링(610); 시준 렌즈(606)의 축에 섬유 코어(614)를 수동으로 정렬하기 위한 점점 가늘어지는 정밀 섬유 삽입 공동(602); 45° 회전 미러(604); 및 IC 후면상에 SMOC 평판을 가압하도록 플립 칩 액추에이터 암의 금속 볼(607)을 수용하기 위해 렌즈(606)의 광축에 중심이 위치하며 SMOC(600)의 상부에 있는 정밀 포켓(608). 도 6은 또한 SMOC(600)의 하부에 있고 하드 스톱 스페이서 링(610)의 외부에 있는 땜납 패드(612)를 갖는 SMOC 대 IC 금속 접합 구조를 도시한다. SMOC(600)은 그 내부에 식각된 점점 가늘어지는 섬유 삽입 V-그루브(630)를 가지며, 하부 웨이퍼(622)의 평편한 상부면에 접합된 상부 웨이퍼(620)로 제조된다. 에폭시(628)는 공동(602) 내부에 섬유를 유지한다. 이러한 구조를 제조하는 단계들은 이하에서 보다 자세히 제공된다.

IC에 대한 SMOC의 금속 접합은 도 6에 도시된 구조로 가능하며 땜납과 급속 국부 가열 소스를 요한다. 땜납은, 땜납을 사전형성하여 위치지정하거나, 땜납 페이스트를 분배 또는 스크린 패터닝하거나, 땜납을 박막 증착하거나, 땜납을 도금함으로써 제어된 부피 및 위치로 부가될 수 있다. 땜납의 급속 국부 가열은 실리콘 마이크로머시닝된 SMOC 하부 또는 IC 후면 상부 중 어느 하나 상에 패터닝된 저항기 요소들 또는 후막 또는 박막 저항기 요소들의 전기 저항성 가열에 의한다. 이 경우, 전기 프로브 접촉이 SMOC 대 IC 부착 프로세싱 동안 이러한 저항성 가열 요소들에 행해질 필요가 있다. 집속된 적외선 레이저 빔의 접촉 가열 방법 및 금속화의 유도성 무선 주파수(RF) 가열은 IC 트랜지스터 및 IC 회로 트레이스의 잠재적 손상으로 인해 옵션이 아니다.

도 6에 도시된 실리콘 SMOC(600)의 제조는 다음의 프로세스를 포함한다:

1) 상부 웨이퍼(620)를 9.4° 벗어난 <100>평면에서 커팅하고 SiN 피복 마스크를 증착한다. 웨이퍼 평판 에지 커팅보다 더 타이트한 공차로 결정(crystal) 평면을 결정하기 위하여 KOH를 이용하여 이방성 식각을 테스트한다.

2) 플립 칩 액추에이터 암 금속 푸쉬 볼을 위한 SMOC의 광학 축상에 중심을 둔 정밀 포켓(608)을 형성하기 위하여 상부 웨이퍼 상부측을 수성 KOH에서 이방성 식각액으로 패터닝한다.

3) 섬유 삽입부의 점점 가늘어지는 각도의 V-그루브(630)와, 실리콘 <111>평면을 따르는 45° 각도 회전 미러(604)와, 섬유 삽입 정지부를 형성하기 위하여 상부 웨이퍼(620)의 바닥(내부)쪽을 수성 KOH에서 이방성 식각액으로 패터닝한다. 이는 웨이퍼의 전방 및 후방 정렬을 요한다.

4) 회전 미러(604)를 형성하기 위하여 45° 각도의 표면에 상부 웨이퍼(620)의 바닥(내부)쪽을 패턴 금속화한다.

5) 섬유 버퍼 V-그루브 우물을 형성하기 위하여 하부 웨이퍼(622)의 상부측을 수용성 KOH에서 이방성 식각액으로 패터닝한다.

6) 상부 웨이퍼 45° 회전 미러의 아래에 하부측 상부(내부)측에 반사방지(AR) 코팅(실리콘 대 에폭시)을 패터닝한다.

7) 이러한 실리콘 대 실리콘 융착(fusion) 프로세스를 위한 내부 정렬 표시를 이용하여 하부 웨이퍼를 상부 웨이퍼에 융합시킨다. 이 프로세스는 상부 웨이퍼(620)와 하부 웨이퍼(622)의 내부 표면으로부터 SiN 식각 정지부 물질의 제거를 요한다.

8) SMOC 렌즈의 레지스트 서클을 형성하기 위하여 하부 웨이퍼(622)의 하부측에 포토레지스트를 패터닝한다. 웨이퍼의 전면대 후면 정렬을 요한다. 구 형상을 형성하기 위하여 레지스트를 열 리플로우한다. 실리콘 렌즈 및 하드 스톱 스페 이서 링을 형성하기 위하여 레지스트를 건식 식각한다. 웨이퍼 표면 아래에 실리콘 렌즈 형상이 오목 구조로써 식각될 수 있도록 SiN의 식각 정지부를 사용한다.

9) 렌즈(606)의 하부측에 반사방지(AR) 코팅(실리콘 대 공기)을 패터닝한다.

10) SMOC 바닥면에 하드 스톱 스페이서 링(610) 둘레에 땜납 패드(612)를 형성하기 위하여 하부 웨이퍼(622)의 하부측을 패턴 금속화한다.

11) 점점 가늘어지는 섬유 삽입부를 노출시키기 위하여 다이싱에 의해 융합된 웨이퍼 스택으로부터 SMOC을 분리(singulate)한다.

주입 성형된 플라스틱 SMOC 실시예에 대하여 이러한 실리콘 마이크로머시닝된 SMOC 실시예의 장점은: (1) SMOC 대 IC 실리콘 칩의 열 확장의 매칭, (2) SMOC 광학계 및 IC 광학계 사이에 광 경로의 밀봉 시일을 제공하는 능력이다. 양 실시예는 SMOC 대 IC 부착을 위한 금속 접합 또는 접착제 접합 중 어느 하나를 이용할 수 있다.

시준 렌즈를 실장 구조에 일체화시키면 두 요소를 별개로 제조하는 것에 비해 제조 비용을 감소시키며 이는 렌즈를 실장 구조에 조립해야하는 것(이 경우 V-그루브, 피트(pits) 및 페데스털과 같은 SOB(실리콘 광학 벤치(Silicon optical bench)) 광전자 패키징 프로세싱용 최신 방법을 요한다)과 연관된 비용을 완전히 제거한다.

다른 실시예가 도 2에 도시된다. 이는 두 가지 중요한 측면을 제외하고 도 1에 도시된 것과 기본적으로 동일하다. 첫째로, 렌즈(20)는 IC 칩(10)의 후면 위로 연장하는 포스트(60)상에 위치된다. 둘째로, 시준 렌즈 서브어셈블리(22')의 실린더 형상의 튜브 지지대(34')는 칩의 후면 상부의 렌즈의 높이를 수용하도록 전술된 실시예에서보다 더 길다. 모든 다른 특징들은 전술된 것과 동일하며 도 1에서와 동일한 도면부호를 갖는다.

도 1에 도시된 구조에서, Si 렌즈는 웨이퍼 박형화 프로세싱 이후에 형성된다; 반면, 도 2에 도시된 배열에서는, Si 렌즈가 웨이퍼 박형화 프로세싱 이전에 형성된다. 도 1의 구조는 웨이퍼 박형화에 이용될 수 있고 따라서 보다 낮은 비용의 화학 기계적 평탄화(CMP) 웨이퍼 박형화 기술(이후 CMP 프로세싱으로부터 미세균열(microcrack)을 제거하기 위한 대기압 다운스트림 플라즈마(ADP) 건식 화학 식각(DCE)이 이어짐)의 이용을 가능하게 하는 프로세싱 방법을 강제하지 않는다. 반대로, 도 2의 구조는 웨이퍼 박형화에 이용될 수 있는 프로세싱 방법을 강제한다. 보쉬(Bosch) 타입 프로세스 또는 연속 SF₆/C_xF_y 등방성 식각과 같은 적절한 Si 렌즈 페더스털 측벽을 유지할 수 있는 방법들만이 사용될 수 있다.

또 다른 실시예가 도 3에 도시된다. 이는 기본적으로 한 가지 중요한 측면만을 제외하고 도 1에 도시된 것과 기본적으로 동일하다. 렌즈(20)는 IC 칩(10)의 후면 아래에 오목부를 갖고, SMOC 렌즈(24)는 IC 후면(10) 위에 있다. 오목부는 IC 후면(10)에 증착되고 Si 렌즈(20) 둘레에 패터닝된 SiN과 같은 에천트 하드 스톱의 부가로 Si 렌즈(20)를 형성하도록 동일한 식각 프로세싱 동안 형성된다. 렌즈(20)의 오목부는 웨이퍼 조작 및 CMP 프로세싱 동안 손상으로부터 렌즈 표면의 보호를 가능하게 한다. 렌즈 오목부는 또한 웨이퍼 레벨 증착 및 이후의 평탄화에 의해 실리카와 같은 보다 낮은 굴절률 물질을 이용하여 충진된다. 이 경우, Si 렌즈 표면과 실리카 오목부 필러 사이의 반사방지(AR) 코팅뿐만 아니라 렌즈 광 규정도 대응하여 조정될 것이다. 실리카 대 공기 표면상에 부가적인 AR 코팅도 요구될 것이다. 모든 다른 특징들은 전술된 것과 동일하며 따라서 도 1에서와 동일한 도면부호를 갖는다.

도 1에 도시된 광학 설계는, 보다 짧은 초점 길이를 갖는 보다 만곡된 Si 렌즈 및/또는 모드 전파용의 보다 넓은 수용 각도의 보다 작은 IC 도파로를 이용함으로써 IC 도파로에서 45° 미러로의 보다 짧은 초점 거리를 수용할 수 있다. 그러나, Si 렌즈에 대한 보다 짧은 초점 길이의 사용은 IC와 결합 광학계 사이의 보다 작은 시준된 광 빔을 이용하는 것으로 해석되고, 이는 광학 결합을 위한 IC 도파로 광학계에 대하여 이러한 광학계의 배치 공차를 증가시킨다. 400㎛ Si 렌즈 초점 길이 및 2.5㎛ × 3.0㎛ IC 도파로 모드 크기의 공칭 설계는, 외부 결합 광학계 대 IC 결합 광학계에 대한 5㎛ 내지 10㎛ 배치 공차에 대응하는 IC Si 렌즈 외부의 100㎛ 시준 광 빔 직경으로 해석된다. 표준 전자 자동화 조립 플립 칩 설비는 5㎛ 배치 공차를 갖으며, 0.5㎛까지의 보다 큰 공차 저감은 높은 비용에서 이용가능하다.

도파로 목부 근처의 도파로 단면을 증가시키고 광학 준비 기판 둘레에서 분배하기 위한 보다 작은 크기로 도파로를 단열적으로 점점 가늘게 함으로써, IC 도파로 목부(즉 도파로의 개구)의 개구 수치, 또는 결합된 광을 전파시키기 위한 수신 각을 증가시키기 위한 방법이 사용될 수 있다. 광학 정렬 공차는 도파로 목부 단면의 크기와 직접 비례하며 보다 큰 도파로 목부는 광학 요소를 결합하기 위한 보다 넓은 배치 공차를 가능하게 한다. IC 제조된 도파로는 측면 치수가 리소그래피 정의되기 때문에 도파로 테이퍼링(tapering)에 대하여 측면으로 치수상 제한되지 않으나, 수직 도파로 테이퍼링은 증착 프로세싱에 의해 제한된다. 도파로 목부 크기를 증가시키기 위한 방법은 IC 회전 미러와 IC 렌즈의 제조에 대하여 전술된 선택적 식각 프로세싱에 의해서 뿐만 아니라 수직 도파로들 사이의 순간 결합에 의해서 테이퍼링된 포토레지스트 리플로우내의 3차원 치수 특징들을 전달하는 것을 포함한다.

SMOC에서 IC로의 광 결합의 모니터링:

도 1 및 도 2를 참조하면, 정렬 및 부착 프로세스를 보조하기 위하여, 모니터 광검출기(70)이 도파로내에 제조된다. 광검출기(70)는 공지기술을 이용하여 제조되며, 그 일예는 발명의 명칭이 "Impurity-Based Waveguide detector System"인 U.S.S.N. 10/856,127에 기재되어 있으며 이 문헌은 본원에 참고문헌으로 포함된다. 검출기는 광 신호의 파장에서 흡수하고 이는 또한 상기 파장에서 부분적으로 투과시켜, 이의 존재는 광학 분배 네트워크의 나머지로 지나가거나 단말 광검출기에 도파로의 탭 분할인 신호의 작은 감쇄를 생성한다. 칩-캐리어의 핀-아웃의 두 개의 핀(비도시)은 검출기와 광검출기용 선택적 통합 전기 증폭기에 전기적으로 연결되며 따라서 검출기 신호를 모니터링하기 위해 사용될 수 있다. 이 신호를 자동화 조립 모션 제어기로 보냄으로써, 웨이퍼의 후면에 상부 결합 유닛을 영구적으로 부착하기 전에 상부 결합 유닛을 최적으로 위치시킬 수 있다. 이러한 검출기 핀-아 웃은 또한 시스템 자체 모니터 기능에 일체화될 수도 있으며 필드 주문의(field-serve) 조정 및 진단을 위해 액세스를 제공할 수 있다.

"SMOC"의 광섬유에서 IC 도파로로의 광 정렬을 측정하는 대안의 방법은 도파로의 단부에 있는 다른 회전 미러나, 이러한 단부 미러 위의 IC에 시준 렌즈와 결합된 도파로 탭을 사용하는 것이다. IC 도파로에 결합된 광은 IC 도파로의 단부에서 IC 후면(공칭 구조)을 벗어난다. 이러한 IC 후면을 벗어난 광은 방출 시준 렌즈 위에 위치된 광역 광검출기를 이용하여 쉽게 모니터링될 수 있다. 이러한 SMOC에서 IC 도파로로의 광 결합을 모니터링하는 방법은 IC의 전기 입출력(I/O) 핀들의 사용을 요하지 않으며, 이들은 IC 및 최신 IC의 칩 캐리어 핀-아웃에 있어서 고가라고 생각된다.

SMOC으로부터 IC로의 광 결합을 모니터링하는 두 구조 모두에서, 이러한 광 결합 신호는 SMOC에서 IC로의 정렬 및 부착 동안 광결합을 최적화하기 위하여 자동화된 조립 모션 제어기로 보내질 수 있다. 조정된 광 신호는 이러한 피드백 신호의 신호대노이즈 비를 개선하기 위해 사용될 수 있다.

제조:

일반적으로, 광 결합을 갖는 IC칩을 제조하는 공정은 다음의 단계들을 포함한다. 도 7A를 참조하면, 광 도파로(200)의 망이 실리콘 기판(202)에 먼저 제조되고 에피택셜 실리콘의 층(204)이 광 도파로(200)의 망을 덮도록 기판의 상단부에 성장될 수 있다(도 7A). 이러한 매립된 광 도파로들을 제조하기 위하여 공지된 기술들, 가령 발명의 명칭이 "Optical Ready Wafers"인 U.S.S.N. 10/280,492에 기재 된 기술이 사용되며, 상기 문헌은 참고문헌으로 본원에 포함된다. 이 때, 광검출기 영역도 가령 발명의 명칭이 "Impurity-Based Waveguide Detector System"인 U.S.S.N. 10/856,127에 기재된 전술한 기술을 이용하여 도파로에 제조된다.

최종 구조는 마이크로전자 회로가 종래의 제조 기술을 이용하여 이후에 그 안에 제조될 수 있을 정도의 충분한 품질을 갖는 상부 Si 층 아래에 매립되거나 그 상부에 있는 광 도파로의 네트워크를 포함한다.

도 7B를 참조하면, SiN의 마스크 층(208)이 그 후 웨이퍼 상부에 증착되며 마스크 층은 도파로 미러가 제조될 개구(210)를 규정하도록 패터닝된다. 일단 개구가 규정되면, 건식 식각이 개구의 위치에 있는 실리콘에 트렌치(220)를 형성하기 위해 사용된다(도 7C). 트렌치는 광 도파로 아래로 하강하여 식각된다. 이 예에서, 건식 식각 프로세스는 연속 SF₆/C_xF_y 플라즈마 식각 또는 다른 식각 케미스트리이며, 이는 그러나 마스크를 언더커팅하며 경사진 벽을 갖는 트렌치를 형성하는 Cl₂/HBr 식각에 한정된다. 식각 프로세스 파라미터 및 결정 실리콘 기판의 배향을 적절히 선택함으로써, 생성될 벽의 각을 제어하는 것이 가능하다. 광학 평활면, 즉 200nm R_a 표면 거칠기 미만을 미러에 남기는 식각 케미스트리 및 식각 프로세싱의 선택이 요구된다.

트렌치(220)가 형성된 후, 식각 마스크(208)가 제거되고, 트렌치는 낮은 지수의 물질(222), 가령 SiO_x로 다시 충진(back-fill)된다.(도 7D) 마지막으로, 웨이 퍼의 전면은 평탄화되어 마이크로전자회로가 제조될 영역 상부의 SiO_x를 제거한다(도 7E). 결과적인 SiO_x로 충진된 트렌치는 방사에 대한 미러로 기능하는 광 도파로의 단부에 경사진 벽을 규정한다.

광 도파로 미러가 제조된 후에, 마이크로전자 회로가 종래의 제조 기법, 가령 CMOS 제조 기법을 이용하여 웨이퍼의 상부측에 제조된다. 그 후, 표준 BEOL(Back End of the Line) 프로세싱이 사용되어 웨이퍼의 상부측에 제조된 소자를 상호연결한다.

이 때, 일체화된 Si 렌즈는 수많은 상이한 공지된 기술 중 하나를 이용하여 웨이퍼의 후면에 제조된다. 한 가지 이러한 기술은 웨이퍼 박형화(thinning)와 결합하여 그레이 스케일 리소그래피를 이용하는 것을 포함한다. Si 렌즈는 광학 설계 x-y-z 공차 내에서 IC 도파로에 있는 광학 요소(가령 45° 미러)에 상대적으로 위치된다. 일반적으로 IC 후면 리소그래피를 위한 패터닝은 기판 투시(see-through-substrate) 방법에 의하거나 다른 정렬 프로세스 방법론에 의해 IC 전면 기준점에 대한 정렬을 요할 것이다. 적외선 카메라는 IC 전면 기준점에 대한 IC 후면 리소그래피의 요구되는 정렬 공차를 제공하는 한 가지 방법이다.

순수 굴절 렌즈의 보다 높은 광 결합 효율을 가능하게 하면서 렌즈 회절 특성을 최소화하기 위하여, 그레이 스케일 리소그래피 단계의 수를 최소화할 수 있다. 렌즈 그레이 스케일 단계를 최소화하는 방법은 포토레지스트 리플로우 또는 다른 방법을 포함한다. 만약 식각 깊이가 제한된다면, 렌즈는 회절 프레 넬(Fresnel) 렌즈 설계일 수 있다. IC 실리콘에 이러한 렌즈를 제조하는 다른 방법은 포토레지스트의 원형 지주(post)의 포토리소그래픽 패터닝에 의하는 것이며, 이 방법은 그 후 광학적으로 평활한 표면을 갖는 IC상에 둥근 구조를 형성하기 위하여 열적으로 리프로우된다. 렌즈의 형상은 그 후 식각 프로세싱에 의해 리플로우된 포토레지스트로부터 실리콘 웨이퍼로 전술한 것처럼 전달되어, 원하는 광학 규정을 갖는 실리콘내의 렌즈 구조와 광학적으로 평활함 및 광학적 마모가 없는 품질을 남긴다.

전술한 것처럼, 광학적 요소 제조는 IC 기판 박형화 이전 또는 이후에 발생할 수 있다. IC 기판 박형화의 양은 어플리케이션에 따라 바뀔 것이며 본원에 기재된 기법은 상이한 IC 두께를 수용하며 광학 결합 요건을 획득하는 광학 설계를 가능하게 한다. IC 기판은 400㎛ 내지 750㎛ 범위의 최초 기판 두께로부터 박형화된 50㎛ 내지 300㎛ 범위로 열전도 및 3d 적층 이유를 위해 박형화된다.

렌즈가 제조된 후에, 웨이퍼 레벨에서 광학 테스트가 수행된다. 이는 광 신호를 검출하기 위하여 웨이퍼 전면을 프로빙하는 한편 웨이퍼상의 후면 렌즈에 넓은 휘도의 빔을 샤이닝(shining)하는 것을 포함한다.

웨이퍼가 광 테스트를 통과한다고 가정하면, 웨이퍼는 그 후 개별 IC 칩으로 분할된다. 각각의 IC 칩은 그 후 볼 그리드 어레이(ball grid array)를 이용하여 칩 캐리어상에 실장되어 칩상의 패드에 전기적 접촉을 형성한다. 적합할 때, 일체화된 후면 렌즈와 정렬된 개구를 갖는 열 발산판(heat sink)도 또한 칩의 후면에 실장된다.

마지막으로, SMOC 시준 렌즈 서브어셈블리는 렌즈와 정렬되고 적절한 접합 기술, 가령 에폭시 또는 금속 접합을 이용하여 후면에 첨부된다. 이 프로세스 동안, 바이어싱된 IC 모니터 광검출기에 의해 생성된 모니터링된 전류 신호로부터의 능동 피드백은 서브어셈블리를 적절하게 정렬하기 위해사용될 수 있다.

대안의 구조:

도 1 및 도 2의 실시예에 대하여, 커플러로부터의 시준된 광 신호는 칩의 후면에 형성된 집속 렌즈로 직접 통과한다. 집속 렌즈는 그 후 광 신호를 IC 칩의 전면 부근에 위치된 매립된 광 도파로로 집속한다. 그러나, 다른 구조가 도 8A-C에 지시된 것처럼 가능하다.

도 8A 및 8C에서, 일체성형의 집속 렌즈(20)는 전술한 후면 대신에, IC의 전면에 형성된다. 도 8A의 구조에서, 시준 렌즈 서브어셈블리(비도시)는 집속 렌즈(20)와 정렬되어 IC 칩의 전면에 실장된다. 기준된 빔은 집속 렌즈를 통해 지나가고, 집속 렌즈는 빔을 후면에 형성된 반사부(또는 미러)쪽으로 지향한다. 미러는 IC 칩의 전면을 향해 빔을 다시 반사하고, 여기에는 광 도파로 내부의 미러가 위치되어 있다. 이 구조에 대하여, 집속 렌즈의 초점 길이는 IC의 두께의 약 두 배이다.

도 8C의 구조에서, 시준 렌즈 서브어셈블리(비도시)는 IC 칩의 전면에 실장되며 집속 렌즈(20)는 칩의 전면에 형성된다. 렌즈(20)는 반사 막(가령, 금속 증착된 막)으로 코팅되어 반사 모드에서 기능한다. 칩의 후면에는, 또 다른 반사막이 존재하며, 이는 미러(150)를 형성한다. 렌즈 서브어셈블리로부터의 시준된 광 빔은 후면을 통하고 칩을 통해 칩의 다른 쪽에 있는 렌즈(20)로 지나간다. 렌즈(20), 후면 미러(150), 및 도파로 미러(18)는 모두 정렬되어 렌즈(20)는 반사된 시준된 빔을 도파로 미러(18)를 경유하여 광 도파로로 집속한다. 이 구조에 대하여, 집속 렌즈의 초점 길이는 다시 IC 칩의 두께의 약 두 배이다.

도 8B에 도시된 제3구조에서, 초점 렌즈(20)는 칩의 후면에 위치되며 시준된 렌즈 서브어셈블리(비도시)는 칩의 전면에 첨부된다. 도 8C의 구조에서처럼, 렌즈(20)는 반사 막(가령, 금속 증착된 막)으로 코팅되어 반사 모드에서 기능한다. 렌즈 서브어셈블리로부터의 시준된 광 빔은 칩의 전면을 통하고 칩을 통해 칩의 다른 쪽에 있는 렌즈(20)로 지나간다. 렌즈(20) 및 도파로 미러(18)가 정렬되어 렌즈(20)는 반사된 시준된 빔을 도파로 미러(18)를 경유하여 광 도파로로 집속한다. 이 구조에서 집속 렌즈의 초점 길이는 도 1의 구조에 있는 렌즈(20)에 대해 요구되는 초점 길이와 필적한다.

광원:

도 9는 광원이 시준 렌즈 서브어셈블리(122)상에 제조된 실시예를 도시한다. 위에서 기술된 것과 유사한 방식으로, 서브어셈블리(122)는 IC 칩(비도시)의 후면에 부착된다. 서브어셈블리(122)는 시준 렌즈(124)와 실린더형 벽(134)을 포함하며, 실린더형 벽은 렌즈(124)를 둘러싸며 IC 칩의 후면에 대향하여 실장되는 평편한 면(125)을 제공한다. 그러나, 이 경우, 광섬유가 그 상부에 연결되는 연장부를 갖는 대신, 서브어셈블리(122)는 광원 어셈블리(130)가 부착되는 평편한 면(127)을 갖는다. 광원 어셈블리(130)는 식각된 트렌치를 갖는 실리콘 광학 벤치(SOB)(132) 로부터 제조되어 SOB 공동(135)을 형성한다. 트렌치는 예를 들어, 이방성 측벽 Si KOH 식각을 수행함으로써 형성된다. 기재된 실시예에서, 식각은 54.7°의 각도를 갖는 경사진 측벽을 생성한다. 금속 막(가령 Au)은 경사진 측벽(138) 중 하나에 증착되어 미러(136)를 형성한다. 트렌치의 저면에 실장될 때, 광원(140)을 위치시키는 플랫폼(142)의 상부에 부착된 광원(140)(가령 에지 에미터 레이저 다이오드)이 존재하여 이로부터 나오는 광은 미러(136)에 의해 방향이 바뀌어 서브어셈블리(122)의 시준 렌즈(124)로 향할 것이다.

에지 에미터 레이저 다이오드는 에지 에미터가 다른 광원보다 더 많은 광 전력을 제공하기 때문에 기재된 실시예에 사용된다. 그러나, 사용될 수 있는 광원 유형에 대한 제약은 없다. 만약 수직 표면 공동 에미터 레이저(VCSEL)가 사용된다면, 시준 렌즈 바로 아래에 위치될 것이며 동작 동안 광빔은 시준 렌즈 초점에서 VCSEL로부터 방사될 것이다. 이 경우, 공동 측벽 미러상의 반사 표면 또는 미러는 필요하지 않을 것이다. 이러한 패키징 구성에 의해 쉽게 수용되는 다른 광원은: 패브리-페롯(Fabry-Perot, FP) 레이저, 분포 귀환형 (Distributed Feedback, DFB) 레이저, DFB-EAM 레이저, CW 레이저, 발광 다이오드, VCSEL 및 기타이다.

광원(140) 및 플랫폼(142)은 가령 금속 접합에 의해 SOB 공동(135)의 베이스(또는 벽)에 접합된다. 부가적인 요소: 가령 모니터 포토다이오드; 미러; 변조기; 광 아이솔레이터; 전기 임피던스 매칭 회로; 정전기 방전(ESD) 보호 소자; 열전 냉각기(thermo-electric coolers, TECs), 히터, 및 서미스터와 같은 열 제어 소자; 및 다른 기능 소자가 SOB 공동 내에 포함될 수 있다. 예를 들어, 도 9는 상기 광원의 출력을 모니터링할 목적으로 광원(140)과 정렬되어 실장된 모니터 포토다이오드(131)를 도시한다.

SOB 공동(135)에 대한 윈도우로 기능하는 시준 렌즈 서브어셈블리(122)는 금속 접합에 의하거나 다른 유형의 접합에 의해 SOB(132)에 밀봉 시일된다. 밀봉 시일된 공동을 형성하는 것은 밀봉 시일되지 않은 공동에 대하여 존재하는 광원 신뢰도 걱정을 해소한다. 그러나, 확실히 광원의 잠재적으로 보다 낮은 신뢰도를 희생하여 밀봉 시일되지 않은 공동이 사용될 수 있다.

전기 피드-쓰루(144)는 SOB 공동(135)으로 연장하며 광원 어셈블리(140)에 전기적 접속을 제공한다. 이들은 Si 웨이퍼 쓰루-식각에 의해 제조되며 도금, 박막 스퍼터링 또는 증착, 후막 프로세싱 또는 다른 방법에 의해 금속으로 충진된다. 이러한 전기 피드-쓰루는 또한 SOB 공동에 밀봉 시일을 형성할 수 있다.

구현은 실리콘-광학-벤치 물질 또는 SOB 프로세싱에 제한되지 않는다. 이러한 광원 패키징을 제조하기 위한 대안의 물질 및 프로세싱은: 단층 또는 다층을 갖는 후막 프로세싱; 마이크로 전자기계 시스템(MEMS) 프로세싱 방법을 포함하는 마이크로 머시닝 프로세싱; 저온 소성 세라믹(Low Temperature Co-fired Ceramic, LTCC) 프로세싱; 및 다른 방법 및 물질을 포함한다.

도시된 도 9의 실시예가 시준 렌즈(124)는 서브어셈블리(122)의 일체성형된 부분으로 도시하고 있지만, 이는 대신에 윈도우 및 IC 칩의 후면에 대향하여 접하는 실장 표면 모두로써 기능하는 구조의 일부상에 실장된 개별 요소일 수도 있다. 서브어셈블리(122)를 제조하는 한 가지 방법은 유리 성형(glass molding)에 의한 것이다. 대안으로, 다른 제조 방법은, 그레이 스케일 리소그래피 및 소결 리플로우 프로세싱을 포함하나 이에 제한되지 않는 웨이퍼 레벨 식각 방법에 의하거나, 다른 방법에 의해 유리 기판에 렌즈의 어레이를 형성하는 것을 포함한다. 윈도우, 렌즈, 및 실장 구조로 사용될 수 있는 다른 물질들은 Si, GaAs, InP, ZnSe, NaCl, 및 다른 결정 물질들; 중합체, 캐스트 중합체, 접착제, 및 다른 유기 물질과 같은 유기 물질; 및 수정, 융합된 실리카, 세라믹과 같은 무기 물질; 및 다른 물질들이다.

도 9에 도시된 실시예에 대해 이루어질 수 있는 다른 수정이 존재함에 주의하여야 한다. 예를 들어, 시준된 빔을 능동적으로 정렬하는 메커니즘을 제공하기 위하여, 미러(136)는 IC 도파로로의 최적의 광 결합을 위한 제어 신호에 응답하거나 또는 동일한 IC 렌즈 아래에 있는 다수의 수신 도파로를 이용하여 도 11에 도시된 구조를 위한 상이한 IC 도파로에 결합하기 위하여 광 스위칭을 위한 제어 신호에 응답하여 빔을 조정하는 3D MEMS 경사 미러일 수 있다.

"제로 레벨 패키징"을 위한 광원 및 IC에 대한 광 결합:

전술한 개념, 제조 기술, 및 프로세싱은 또한 도 10A 및 10B에 도시된 "제로 레벨 패키징"을 가능하게 하기 위해 광원에 적용될 수도 있다. 이는 단일 모드 레이저 도파로 공동으로부터, IC내의 단일 모드 광 도파로, 단일모드 또는 다중 모드 광섬유, 및 저비용 표면실장 인터페이스에 의한 다른 광 도파로로 직접 광 결합을 가능하게 한다. 레이저 공동 또는 LED 광원은 외부 환경으로부터 밀봉 시일되고 환경과의 계면에서의 광 플럭스 밀도는 광원의 신뢰성을 제한하지 않도록 충분히 낮다. 일반적으로, 유기 화합물이 특히 레이저 면 근처에서 제공된다면, 레이저 신뢰도는 작은 영역(일반적으로 몇 제곱 마이크로미터)과 교차하는 높은 광 플럭스 밀도로 인해 그 면의 코팅의 손상에 대한 민감도에 의해 지배된다.

도 10A 및 10B에 도시된 구조에서, 광 결합 계면은 일반적으로 50㎛ 내지 500㎛의 직경이며, 에지 방사 레이저 면에 대한 것보다 더 낮은 400 내지 40,000의 인자만큼 낮은 광 전력 플럭스 밀도에 이르게 된다. 증가된 온도를 갖는 레이저 신뢰도의 손실은 또한 이러한 광 결합 구조에 의한 주된 실패 메커니즘 중 하나의 제거로 인해 감소된다.

"제로 레벨 패키징"을 위한 광원을 포함하는 실시예에서, 회전 미러는 웨이퍼 및 시준, 또는 의사-시준(pseudo-collimating)을 통해 광 빔을 지향하도록 레이저 도파로의 경로에 제조되며, 렌즈는 광원을 표면 실장 광 커플러 "SMOC"로 효율적으로 만들기 위해 웨이퍼에서 형성된다. 회전 미러와 시준 렌즈 모두는 전술한 웨이퍼 레벨 배치 제조 방법에 의해 형성된다. 회전 미러에 대한 공칭 설계 값은 45°이다. 광 결합 계면 및 광 정렬을 유지하기 위한 실장 부착 구조는 자동화 표면 실장 픽 앤 플레이스 부착 프로세싱을 위해 설계된다. 광원은 Ⅲ-Ⅴ 반도체 물질을 이용하여 제조되며, 회전 미러 및 시준 렌즈를 형성하는 방법은 GaAs, InP, 및 다른 광원 물질의 서로 다른 굴절률에 대한 식각률, 식각 선택도, 및 광 설계의 서로 다른 최적화를 이용하여 전술된 방법과 동일한 선택으로부터 이루어진다.

두 가지 구조가 도시되어 있다. 도 10A에는, 회전 미러(201)를 포함하는 DFB 레이저 소스 칩(200)은, 도파로(206)의 축을 따라 제조된 레이저 공동 반사 기(204a 및 204b)(가령, 브래그 격자)에 의해 형성된 레이저 공동(202) 외부에 위치된다. 이러한 레이저의 예는 에지 면 반사기 코팅이 없는 패브리-페롯(Fabry-Perot, FP) 레이저이다. 이러한 레이저는 직접 변조된다면, 제로 레벨 패키징에서 전체 레이저 소스를 제공한다. 이러한 패키징 구조는 제로 레벨 패키징에서 외부 변조된 레이저 소스를 제공하도록 회전 미러 이전에 레이저 도파로를 따라 전자-흡수 변조기(EAM)를 갖는 레이저 소스와 양호하게 일체화한다.

반사기(204a 및 204b)에 의해 형성된 공동으로부터의 레이저 빔 은 시준 렌즈(200)에서 반사하여 레이저 소스 칩(200)의 대향 측부에 형성된 시준 렌즈(208)로 아래로 지향된다. 시준 렌즈(208)로부터의 시준된 빔은, 전술된 것과 유사한 방법으로, 레이저 소스 칩(200)이 직접 접합된 IC 칩(218)의 후면에 식각된 집속 렌즈(210)를 통해 지나간다. 집속 렌즈(210)로부터의 집속된 빔은 그 후 제2 회전 미러(212)로부터 반사하여 광학 준비 기판(218)의 전면 근처에 형성되었던 광 신호 분배망의 광 도파로(214)로 향한다. 이전과 같이, 그 전면에 형성된 마이크로전자 회로(비도시)를 갖는 광학 준비 기판(218)은 칩 캐리어(219)상에 실장된다. 전기 접속(217)(가령 와이어, 회로 트레이스 등)은 레이저 소스 칩(200)을 칩 캐리어(219)의 측벽에 전기적으로 접속한다. 레이저 소스 칩(200)은 레이저의 출력을 모니터링 및/또는 제어하는 일체화된 후면 전력 모니터 다이오드(비도시)를 포함할 수도 있다.

표면 실장 구조(224)를 경유하여 IC 칩(222)(가령 광학 준비 기판)의 후면에 실장된 레이저 소스 칩(220)을 도시하는 도 10B에서, 회전 미러(228)는 레이저 소 스 칩(200)내에 형성되어 레이저 공동 그 자체 내에 있다. 이러한 "외부 공동 레이저"(ECL)의 레이저 공동은 광 도파로(230), 회전 미러(220), 시준 렌즈(232), 및 표면 실장 구조(224)의 표면 위의 시준 렌즈(232) 아래에 위치된 제2 레이저 공동 반사기(234) 내에 형성된 레이저 공동 반사기(226)(예, 브래그 격자)를 포함한다. 이러한 특정 실시예에서, 레이저가 구현되는 기판은 Ⅲ-Ⅴ 반도체 물질 또는 레이징(lasing)을 지원하는 일부 다른 반도체 물질로 제조된다. 레이저 소스 칩(220)과 IC 칩(222) 사이에 존재하는 평편한 표면 실장 구조(224)로 인해, IC 칩(222)의 후면에 식각되는 오목한 집속 렌즈(210')가 사용된다.

저비용 제조 및 조립을 위하여 ECL에 대하여 평편한 반사기를 일체화하는 것이 바람직하다. 외부 반사기는 박막 반사기, 에탈론(etalon), 또는 다른 반사기일 수 있다. 이러한 반사기는 열 제어, 실리콘 멤브레인 제조된 동조가능한 에탈론의 국부 가열, 액정 셀, 버니어 공진 다중 격자 또는 필터, 및 기타 수단과 같은 다양한 수단에 의해 서로 다른 파장을 선택적으로 반사하도록 조정될 수 있다. 외부 반사기의 조정(tuning)은 광원의 파장을 조정한다. AR 코팅이 시준 렌즈(232) 및 평편한 반사기 구조(234)의 양측에 부가될 수 있다.

광원은 열을 발생시키기 때문에, "제로 레벨 패키징된" 광원은 보다 신뢰할 수 있는 동작을 위해 직접 열 냉각방식을 취해야 한다. 도 10A 및 B에 도시된 것처럼, 레이저 소스 구조는 IC 후면에 직접 결합되며, IC 열발산판은 능동적으로 광원을 냉각한다. 레이저 소스 상부의 직접 냉각 경로가 IC 열발산판에 의해 이용가능한 냉각 듀티를 넘어 어셈블리의 냉각 능력을 증가시키기 위해 고전력 레이저 어 플리케이션에 대해 부가될 수 있다. 열 파이프, TEC 및 다른 방법이 "제로 레벨 패키징된" 광원을 냉각하기 위해 사용될 수 있다.

만약 광원이 직접 변조된다면 이 "제로 레벨 패키징"은 레이저 소스를 위해 요구되는 모든 것을 일체화한다. 만약 광 격리 광 결합 경로에서 광 재반사의 존재하에 광원의 성능을 보존하기 위해 요구된다면, 평편한 광 아이솔레이터는 외부 반사기 구조의 대향 측부, 즉 레이저 공동의 외부에 제조될 수 있다. 평편한 광 아이솔레이터는 가닛 결정 웨이퍼의 양측에 나노-임프린트(nano-imprint) 제조에 의해 형성된 편광기를 적용함으로써 NanoOpto Corporation에 의해 시장에 최근 도입되었다. 그러나, 나노-임프린트 평면 편광기에 대한 비용이 IC에 대한 광 결합에 적용하기에는 너무 비싸다. 또 다른 가능성은 반도체 프로세싱 장치를 이용하여 광 아이솔레이터를 제조하는 것이다. 편광의 90° 패러데이 회전을 위한 가닛 결정 웨이퍼 컷은 웨이퍼상에 100nm 두께로 금속화된다. 금속의 선택은: Ti, W, Pt, 및 기타를 포함한다. 유사한 두께의 포토레지스트는 웨이퍼에 부가되며 광 아이솔레이터를 형성하기 위하여 가닛 결정상의 서로 다른 회전 각도에서 와이어 그리드 편광기를 생성하는 100nm 갭 및 피치와 함께 100nm의 금속 선 폭을 형성하도록 투사 리소그래피를 이용하여 라인 그리드 패턴에 노출된다. 이러한 치수들은 레이저 소스에 대하여 40dB을 넘는 광 격리를 보증한다. 외부 반사기는 금속 라인 그리드의 상부에 있는 실리카와 같은 필러층의 상부에서 가닛 결정의 일 측면에 증착된다. 웨이퍼는 그 후 소자 폼 팩터로 분리되고 표면실장 프로세싱 및 에폭시나 금속 접합 중 하나를 이용하여 조립된다.

이러한 전술한 레이저 소스 패키징 방법은 다음을 가능하게 한다:

(1) VCSEL을 포함하는 모든 대안들보다 더 낮은, 현저하게 낮아진 광원 비용,

(2) 비용이 드는 에지 면 반사기 증착 프로세싱의 제거하고, 이를 평면 기판상에서 제조되고 저비용 자동화 표면실장 조립 프로세싱으로 조립된 저비용 반사기로 대체,

(3) 광원을 패키징함에 일반적인 요소들의 고비용의 제거,

(4) 레이저 외부 패키지(일반적으로 TO-Cans, DIL, 버터플라이 및 유사한 형태의 팩터 실리콘-광학-벤치(SOB 공동(135)) 패키지와 같은 밀봉 금속 구조)를 제거함으로써 현저하게 줄어든 광원 풋프린트 영역,

(5) 레이저 또는 레이저 어레이 분리 이전에 노운 굿 다이(known good die, KGD)를 결정하기 위한 레이저의 웨이퍼 레벨 구동 테스트,

(6) 현존하는 자동 조립 설비를 이용하여 저비용 표면실장 정렬 및 부착 프로세싱와의 일체화,

(7) ECL 외부 반사기를 동조시킴으로써 광원의 파장 동조,

(8) 비선택 레이저 블록으로부터 레이저 어레이의 선택적 동조.

이러한 제로 레벨 패키징 개념은 이동통신(telecommunication), 데이터통신, 의학, 센서, 산업 레이저 및 전력 커팅 레이저, 광학 데이터 저장 레이저, 디스플레이 레이저, 및 다른 응용을 포함하는 모든 레이저 패키징 응용에 적용한다.

칩간 배선(Inter Chip Interconnects):

다른 소자들이 다음을 포함하는 SOB 공동의 외부에 일체화될 수 있다: 전기 배선, 열 제어 소자, 및 다른 소자. 기재된 실시예에서, 전기 배선은 SOB 후면으로부터 인접한 칩 캐리어 측벽 또는 보드 실장부(board mount)로의 플렉스(flex)-케이블 배선이다. 열 제어는 다음의 사용을 통해 이루어진다: IC 후면 열발산판으로의 열 파이프 또는 다른 열 배선; SOB 공동 측벽을 통해 광원을 능동 냉각하기 위한 SOB 후면상의 TEC(SOB 공동 후면 두께는 열 제어 고려를 위해 박형화됨에 주의); 및 다른 수단.

광(light)은 적층된 칩 구조에서 두 개의 IC들 사이에 결합될 수도 있다. 이러한 구조에서, 후면 Si 집속 렌즈 및 IC 도파로에 있는 45° 미러를 구비한 두 개의 IC 도파로는 두 개의 IC들 사이에 있는 스페이서와 후면 대 후면으로 적층된다. 스페이서는 두 IC를 부착하기 위한 실장 구조를 제공하며 후면 Si 렌즈들이 접촉되는 것을 방지한다. 이는 서로와 그리고 이들의 메모리 칩들과의 광 결합에 의해 통신하도록 다중 코어 CPU 프로세서 및 병렬 프로세서를 위한 한 방법을 제공한다. 두 IC 사이의 광 빔은 시준된 빔이다. 두 IC 사이의 광 결합은 z축 배치, 즉 두 IC 사이의 이격 거리에 민감하지 않다.

IC로의 어레이형 광 결합(Arrayed Optical Coupling to IC):

IC 어플리케이션에 대한 광 결합은 하나 이상의 SMOC에 대한 광 결합, 도파로, 광원, 또는 다른 IC로의 광섬유를 요할 수 있다. 구조의 범위는 단일 광 결합으로부터, IC로의 하나의 결합 및 IC로부터 나오는 하나의 결합, 하나의 IC로부터 들어가고 나오는 다수의 결합의 임의의 순열에 이른다. 광 클록 신호 분배 어플리 케이션은 IC로의 하나의 광 결합에서 연속하여 IC로의 신호 발송을 위한 두 개의 결합으로 제한될 수 있다. 그러나, 칩간 및 칩 내부의 광 신호 통신 어플리케이션은, IC로의 어레이형 광 결합을 포함하는 보다 큰 광 라우팅 망을 필요로 할 것 같다. 차세대의 초고속 통신 속도(10Gbps 내지 100bps)를 만족시키기 위해서는 파장 분할 멀티플렉싱 구조를 위한 IC로의 어레이형 광 결합이 필요할 것이다. 가령 2nm 채널 이격에서 32 채널과 같은 큰 수의 광 파장을 결합시키기 위해서는, 어레이형 광 결합 패키징 솔루션이 이들 어플리케이션의 저비용 요건을 만족시키기 위해 필요할 것이다. 따라서, IC로의 어레이형 광 결합 솔루션이 요구된다.

본원에 기재된 IC로의 광 결합 개념은 IC로의 어레이형 결합에 직접 적용한다. 다중 광 경로가 다수의 광섬유, 다수의 SMOC 렌즈, 및 다수의 IC 렌즈, 회전 미러 및 도파로를 포함하는 단일 SMOC으로 일체화될 수 있다. 이러한 어레이형 구조에서, SMOC의 광 결합을 위한 정렬 및 부착 프로세싱은 단일 광 결합을 위한 것과 동일하다. 주입 성형된 플라스틱 SMOC, 배치 제조 실리콘 마이크로머시닝된 SMOC, IC 렌즈의 실리콘 웨이퍼 레벨 제조, 회전 미러, 및 도파로의 특성에 기인한 어레이형 결합에 대한 보다 낮은 부품표(bill-of-material, BOM) 비용에 조립 비용 절감이 부가된다.

도 11은 DFB 레이저 공동들(304a 및 304b)로부터의 레이저 빔을 IC 칩(308) 내에 있는 두 개의 서로 다른 SiGe 광 도파로들(306a 및 306b)로 대응하는 회전 미러들(308a 및 308b)을 경유하여 결합시키기 위하여 시준 렌즈(300) 및 대응하는 집속렌즈(302)를 포함하는 단일 렌즈 시스템을 이용한 예이다. (시준 렌즈(300) 및 대응하는 집속렌즈(302)를 포함하는) 렌즈 시스템은 레이저 소스 칩내의 각각의 회전 미러로부터 들어오는 레이저 빔을 칩 내에 있는 대응하는 서로 다른 회전 미러로 맵핑한다. 이는 단지 두 개의 소스와 두 개의 광 도파로를 도시하고 있지만, 소스들의 어레이와 도파로의 어레이는 각각의 어레이에 둘 이상의 소자를 포함할 수 있음이 이해되어야 한다.

어레이형 광 소스로의 어레이형 광 결합(가령 이산 패키징, 어레이 패키지내에 일체화, 이산 SOB 패키지로써 일체화, 어레이형 SOB 패키지로써 일체화, 이산 SOB SMOC 패키지로써 일체화, 어레이형 SOB SMOC 패키지로써 일체화, 이산 제로 레벨 SMOC 패키지로써 일체화, 또는 어레이형 제로 레벨 SMOC 패키지로써 일체화)은 비용 효율적인 채널 파장 멀티플렉싱을 위해 필요할 것이다. 본원에 기재된 광 결합은 이산 IC 칩, 어레이형 병렬 및 직렬 IC 칩, 실리콘상의 실리카에 형성된 평면 어레이형 도파로 격자(AWG) 멀티플렉서와 같은 광 멀티플렉싱 및 디멀티플렉싱 칩, 유기 도파로, 광 준비 실리콘 기판, Ⅲ-Ⅴ 반도체 기판, 주입 성형된 박막 필터 파장 멀티플렉서 및 디멀티플렉서 어셈블리, 브래그 격자 및 섬유 브래그 격자(FBG) 파장 멀티플렉서 및 디멀티플렉서 어셈블리, 자유 공간 격자 파장 멀티플렉서 및 디멀티플렉서 어셈블리, 파장 혼합기 및 분리기, 및 임의의 다른 구조 또는 이들 구조들의 순열로의 결합에 적용한다.

도 12는 세 개의 레이저 소스로부터의 레이저 빔을 (회전 미러(404)를 경유하고) 대응하는 회전 미러(408)의 어레이를 경유하여 IC 칩(406)내에 있는 세 개의 서로 다른 SiGe 광 도파로로 결합시키기 위하여 렌즈 시스템의 어레이(각각은 시준 렌즈의 어레이(400) 및 대응하는 집속 렌즈의 어레이(402)를 포함함)를 이용한 예이다. 렌즈 시스템의 어레이(대응하는 시준 렌즈들 및 집속 렌즈들 쌍을 포함함) 내에 있는 각각의 렌즈 시스템은 레이저 소스 칩내의 각각의 회전 미러로부터 오는 레이저 빔을 대응하는 IC 칩 내에 있는 서로 다른 회전 미러로 맵핑한다. 이전처럼, 이는 비록 세 개의 소스와 세 개의 광 도파로만을 포함하지만, 소스들의 어레이와 도파로들의 어레이는 각각의 어레이에서 세 개의 소자 미만 또는 이상을 포함할 수 있음이 이해되어야 한다.

Si 웨이퍼의 반사방지(AR) 코팅:

반사방지(AR) 코팅을 기판에 적용하기 위한 최신기술의 방법은 진공 챔버 내에서의 제어된 두께 및 균일도를 위한 유전체의 박막 증착에 의존한다. 이러한 동작들은 일반적으로, 회전하고 있는 유성 기어장치(planetaries)상에 기판의 수동 로딩, 단일 진공 챔버로의 유성 기어장치의 수동 로딩, 증착 전의 긴 챔버 펌프 다운, 증착 동안의 운용자 감시 및 수동 챔버 언로딩 및 챔버 준비를 구비한 배치 모드에서 실행된다. AR 코팅의 이러한 방법은 IC 어플리케이션으로의 광 결합을 위한 Si 웨이퍼의 AR 코팅에 대해 특히 적합하지 않은데 그 이유는: 웨이퍼 당 요구되는 비용이 대략 최신기술 방법보다 대략 1/10 내지 2/10 낮고, 수동 조작, 로딩 및 언로딩으로 인한 웨이퍼 파괴로부터의 수율 손실의 비용이 CMOs 및 BEOL 프로세싱을 완결한 고부가가치의 300mm 직경 Si 웨이퍼에 대해서는 너무 높고, 일단 IC에 대한 광 결합 솔루션이 컴퓨터 및 CPU 제품에 대하여 반도체 산업에 의해 수용된다면 배치 증착 챔버 AR 코팅은 생산성 요건을 만족할 수 없기 때문이다.

로드 챔버 에어락, 언로드 챔버 에어락, 자동화 웨이퍼 조작, 로딩, 챔버대 챔버 전달, 및 언로딩, 및 자동화 프로세싱을 이용한 유전체 스퍼터링에 의한 Si 웨이퍼의 AR 코팅은 IC 어플리케이션으로의 광 결합을 위한 낮은 비용 및 높은 생산성 요건을 만족하기 위해 필요하다. 반도체 인라인 스퍼터링 장비는 IC에 대한 이러한 광 결합 솔루션의 AR 코팅 필요성을 만족시키기 위해 재구성될 수 있다. 이러한 구성에서, 다중 유전체 스퍼터링 타겟은 대기압 배플 분리 증착 플라즈마를 구비한 하나의 스퍼터링 챔버 구조내에 위치될 수 있는 한편, 인라인 연속 AR 증착을 위한 증착 챔버들 사이에서 앞뒤로의 자동화된 웨이퍼 전달을 가능하게 한다. 각 챔버에서의 증착 두께 및 균일도 모니터링은 AR 코팅의 연속 프로세스 제어 및 품질 보증을 가능하게 한다. AR 코팅을 위한 증착 층은 일반적으로 다음을 포함한다: 실리카, 금속 산화물, 금속 질화물, 다른 유전체 및 실리콘. 어플라이드 머티어리얼즈사의 Endura^TM 자동화 인라인 스퍼터링 프로세스 설비의 재구성은 이러한 어플리케이션 필요성에 이상적으로 적합하다.

IC로의 MUX/DEMUX SMOC 광 결합

도 13 및 14에 도시된 구현은 IC로의 광 결합을 광 파장 멀티플렉싱 및 디멀티플렉싱으로 확장한다. IC 구성에 대한 이러한 DEMUX SMOC 광 결합의 특정 시장 어플리케이션은 다음을 포함한다:

1) 파이버 투 더 홈(FTTH)의 수동 광학 네트워크(PON) 및 기가비트 이더넷 GPON 어플리케이션. FTTH PON 어플리케이션에서 "트리플렉서(triplexer)" 트랜스 폰더는 1310nm 전송 광을, 1490nm 및 1550nm의 2 파장이 트랜스폰더 수신을 위한 데이터 및 비디오 신호를 반송하는 단일 모드 섬유(SMF)로 결합한다. 이러한 세 파장들 간의 광 격리는 트랜스폰더 광전자 패키징 구성을 결정한다.

2) LAN(local area network)용 저밀도 파장분할 다중화(CWDM) 트랜스폰더. 일반적으로, 20nm 이격된 4 파장은, 전송용 4×1 VCSEL 어레이로부터 멀티플렉싱되고, 플라스틱 주입 성형된 패키지에서 4×1 PIN 광검출기로의 캐스케이드형 박막 필터를 이용하여 디멀티플렉싱된다.

3) 블레이드(blade)와 보드(board) 사이의 컴퓨터 서버통신을 위한 높은 데이터 레이트 트랜스폰더. 이러한 이머징 마켓은 조정가능한 저비용 일체화 트랜스폰더를 요한다.

전술한 것처럼, 도 5에 도시된 SMOC은 주입 성형 제조를 위해 최적화되었다. 회절격자를 45° 회전 미러로써 이용함으로써, 이러한 구조는 멀티플렉싱된 어플리케이션에 대하여 쉽게 적응될 수 있다. 도 13은 광 멀티플렉싱을 얻기 위해 회절격자(700)를 이용하는 자유공간 개략 표현을 도시한다. 회절격자(700)는 광 파장을 서로 다른 굴절된 각도로 공간적으로 분리한다. 서로 다른 파장들은 모두 동일한 SMOC 의사 시준 렌즈(24) 및 IC 후면 실리콘 집속 렌즈(20)를 통과한다. 각각의 파장은 IC(10)내에 있는 동일한 SiGe 도파로 평면내의 서로 다른 x-y 위치에서 집속하게 된다. 이 예에서, 파장 1은 도파로 평면내의 한 위치에서 집속하며 상이한 파장 2는 도파로 평면 내의 상이한 위치에서 집속한다. 두 개의 45° 회전 미러(702(a) 및 702(b)) 각각은 두 위치 중 대응하는 위치에서 두 SiGe 도파 로((704(a) 및 704(b)) 중 서로 다른 대응하는 것으로 각각의 파장을 결합시킨다.

광 격리는 각각의 SiGe 도파로에서 집속된 파장의 공간적 분리에 의해 얻어진다. 기재된 실시예에서, 파장은 약 1280-1300nm의 범위이며 SiGe 도파로는 0.2의 델타 굴절률을 갖는 Si 피복을 갖는 약 1.5-3mm(n=3.51) 범위의 크기를 갖는다. 도파로는 광의 일시적 필드를 넘어서 이격된다. 10mm의 도파로 분리에 대하여, 이는 500mm 두께 실리콘 IC에 대한 약 arctan(10/500)=1.1°의 SMOC 렌즈와 회절격자 사이의 이격 각도에 대응한다. SMOC 렌즈 및 Si 렌즈 개구는 시장 어플리케이션의 도파로 멀티플렉싱의 범위를 수용하기에 충분히 크게 제조될 수 있음에 주의하여야 한다.

격자는, 주어진 광 설계에 대하여 SiGe 도파로의 이격 거리와 파장에 의존하여 회절 각도의 약간의 각도 변경으로 빔을 효율적으로 90° 회절시키기 위하여 45°에서 개구수 NA=0.14를 갖는 단일 모드 섬유(SMF)로부터의 발산 빔(diverging beam)을 회절시키도록 최적화된다.

회절 격자는 별개의 것으로써 SMOC 회전 렌즈 공동에 삽입되거나 SMOC 주입 성형 프로세스에 일체화된다.

만약 전자의 접근법이 취해진다면, 유리상에 형성된 회절격자는 격자의 방향으로 클록킹된 에지 각도를 갖는 작은 0.5mm×0.5mm (또는 더 작은) 칩으로 다이싱된다. 격자 칩은 플라스틱회전 미러 표면에 접합되고 회전 미러의 오목부 포켓의 에지에 수동으로 배향된다. 인덱스 매칭된 에폭시가 SMOC 회전 미러에 격자 칩을 접합하기 위하여 사용된다. 이 방법은 예를 들어 회절격자를 실리콘 마이크로머시 닝된 SMOC으로 일체화하기 위해 사용된다.

회절격자를 제조하는 대안의 방법은 회절격자 구조를 주입 성형 다이 미러 삽입 핀의 회전 미러 표면으로 일체화시키는 것이다. 이 방법은 가시광을 위한 플라스틱 성형된 부분에 회절격자를 형성하기 위해 일반적으로 사용되어 왔다. 회절격자 구조는 일반적으로 유리에 형성되며 주입 성형 다이로 일체화된다. SMOC 회전 미러는 그 후 스퍼터 증착 프로세싱에 의해 금으로 금속화된다. 금의 스퍼터 증착은 회절격자 효율을 개선한다. 이러한 접근법은 보다 낮은 비용의 일체화를 이루는 이점을 갖는다.

파장 멀티플렉싱을 위해 굴절 격자를 도입하면 IC에 대한 SMOC의 회전 정렬 요건을 도입한다. 볼 단부 액추에이터 및 다이 접합 수집 구조의 SMOC 픽 앤 플레이스 계면은 이러한 요건을 수용하도록 설계된다. IC로의 SMOC의 능동 광 정렬은 이제 모니터링될 다중 광 결합을 필요로함에 주의하여야 한다. SMOC 멀티플렉서의 광 설계는 대칭 설계에 의해 두 개의 광 채널 모니터만을 요하는 것일 수 있다.

도 14는 파이버 투 더 홈(FTTH) 수동 광학 네트워크(PON)용 어플리케이션을 위한 개략적인 SMOC 멀티플렉서 구성을 도시한다. 이는 양방향 시그널링을 지원한다. 여기에는 광섬유(744)에 의해 전달되는 두 개의 다운스트림 광신호로서, 하나는 1490nm의 파장을 갖고 다른 하나는 1550nm의 파장을 갖는 광신호가 존재하며, 1310nm의 파장인 하나의 업스트림 신호가 존재한다. 두 개의 다운스트림 광 신호는 회절격자(700)로부터 이들의 파장에 의존하는 각도로 회절한다. 양쪽의 회절된 광 신호는 의사 시준 렌즈(24)를 통과하며 결과적인 "시준된" 빔은 IC 칩(10)의 후 면에 있는 집속 렌즈(20)으로 전달된다. 집속 렌즈(20)는 시준된 빔을 두 개의 광 도파로(714(a) 및 714(b))가 제조된 평면에 있는 두 개의 서로 다른 위치로 집속한다. 1550nm 파장의 광 신호는 광 도파로(714(a))로 광 신호를 반사하는 제1 회전 미러(712(a))로 집속되며 1490nm 파장의 광 신호는 광 도파로(714(b))로 광 신호를 반사하는 제2 회전 미러(712(b))로 집속된다. 각각의 검출기가 광 도파로(714(a) 및 714(b)) 중 대응하는 서로 다른 것과 정렬되는 두 개의 광 검출기(716(a) 및 716(b))가 존재한다.

업스트림 광 신호는 다른 광 섬유(746)을 경유하여 IC 칩으로 전달된다. 이는 도 1에 도시되고 전술된 방식(45° 회전 미러(760), "의사" 시준 렌즈(724), 집속 렌즈(720), 및 다른 45° 회전 미러(762)를 포함)으로 IC 칩에 있는 광 도파로(750)로 결합된다. 업스트림 광 신호 회로는 또한 선택적으로 Si 또는 SiGe 기반의 변조기를 광 도파로(750)내에 포함한다. 업스트림 신호는 미러(712c), 렌즈(20), 및 회절 격자(700)를 경유하여 PON 섬유(744)로 멀티플렉싱된다.

동일 유형의 구조는 네 개의 다운 스트림 광 신호가 네 개의 도파로 및 네 개의 광검출기로 파장 디멀티플렉싱되는 CDWM 어플리케이션에 적용된다. 네 개의 파장은 외부 광원으로부터 IC 출력 SMOC을 통해 결합된다. 전송 광 신호는 출력 SMOC 회절 격자에서 단일 광 섬유로 또는 SiGe 도파로 양방향 커플러에 의해 단일 도파로로 멀티플렉싱되거나, IC 도파로로 결합하기 전에 IC 외부로 멀티플렉싱된다. 고속 데이터 레이트 서버 트랜스폰더용 구성은 CDWM 구성에 대한 것과 동일하며 IC내에서의 보다 높은 레벨의 일체화 및 칩 위에 외부 광원의 일체화에 보다 큰 비중을 둔다.

광원은 위에서 상세히 설명된 다음의 옵션들에 의해 감소된 비용을 위해 SMOC 구조로 일체화될 수 있음에 주의하여야 한다:

1) 광원은 실리콘 마이크로머시닝된 SMOC으로 일체화될 수 있다.

2) 어레이형 VCSEL과 같은 어레이형 광원은 실리콘 마이크로머시닝된 SMOC으로 일체화될 수 있다.

3) SMOC 광학 구성내에 있는 "제로 레벨 패키징"된 광원을 단일 광원으로 또는 광원들의 어레이로서 구성할 수 있다.

다른 실시예들이 다음의 청구범위내에 포함된다. 예를 들어, 다양한 물질 및 특징이 서로 다른 소자 및 구조를 생성하기 위하여 상이한 방식으로 결합될 수 있다. 모든 이러한 서로 다른 조합들은 다음의 청구범위 안에 포함된다. 또한, SMOC내의 렌즈는 시준 렌즈 또는 실질적으로 시준 렌즈인 것으로 기재되어 왔지만, 이 렌즈가 시준되지 않은 빔(예, 발산 또는 수렴하는 빔)을 생성하게 하는 것과 연관된 이점이 존재한다. 시준되지 않은 빔은 도파로 또는 섬유의 초점에 보다 가까운 측면 경사 및 위치 에러가 이 렌즈의 작은 이동에 의해 더욱 쉽게 보상될 수 있게 해준다. 또한, 본원에 기재된 광 결합 솔루션은 균등하게 가치가 있고, 반도체 레이저 도파로 광의 광섬유로의 결합을 위해 보다 상업적으로 가치가 있을 수 있다. 그러한 경우, IC 칩은 광을 광 도파로를 경유하여, 회전 미러(또는 회절 격자)로 전달하는 레이저 광원을 포함하는 반도체 기판일 수 있고, 상기 회전 미러는 렌즈(20) 및 렌즈(24)를 통해 상기 광을 상향으로 방향을 바꾸며 또 다른 회전 미 러(또는 회절 격자)를 경유하여 광섬유로 보낸다.

Claims

광 도파로와 미러가 제조되어 있는 기판을 포함하는 IC 칩 - 상기 기판은 상부에 제1 렌즈가 형성되어 있고, 상기 미러는 광 도파로와 정렬되며 상기 제1 렌즈는 미러와 정렬되어 상기 제1 렌즈, 상기 미러, 및 상기 광 도파로를 연결하는 광 경로를 형성함 -; 및

제2 렌즈를 포함하는 광 커플러 - 상기 광 커플러는 상기 기판에 부착되고 제2 렌즈를 제1 렌즈와 정렬시키도록 위치되어 광 신호를 상기 IC 칩 내부의 광 도파로 내부 또는 외부로 결합함 -를 포함하는 광전자 회로.
제1항에 있어서, 상기 기판은 그 내부에 제조되어 있는 마이크로전자 회로를 더 포함하는, 광전자 회로.
제2항에 있어서, 상기 광 커플러는 상기 광 신호의 파장을 통과시키는(transparent) 물질로 제조되는, 광전자 회로.
제3항에 있어서, 상기 제2 렌즈는 상기 광 커플러의 일체 형성된 부분인, 광전자 회로.
제4항에 있어서, 상기 마이크로전자 회로는 상기 기판내의 제1층에 제조되며 상기 광 도파로 및 상기 미러는 상기 제1층 아래에 있는 상기 기판내의 제2층에 제조되는, 광전자 회로.
제4항에 있어서, 상기 기판은 후면을 구비하며 상기 제1렌즈는 상기 기판의 상기 후면에 형성되는, 광전자 회로.
제6항에 있어서, 상기 광 커플러는 상기 기판의 상기 후면에 부착되는, 광전자 회로.
제6항에 있어서, 상기 광 커플러는 상기 기판의 전면에 부착되는, 광전자 회로.
제4항에 있어서, 상기 제1렌즈는 상기 기판의 전면에 형성되는, 광전자 회로.
제9항에 있어서, 상기 IC 칩은 기판의 후면에 형성된 반사 영역을 더 포함하며, 상기 제1렌즈, 상기 반사 영역, 및 상기 광 도파로내의 상기 미러는 상기 광 경로를 따라 정렬되며, 상기 반사 영역은 상기 제1렌즈와 상기 미러 사이에 있는, 광전자 회로.
제4항에 있어서, 상기 광 커플러에 연결된 광섬유를 더 포함하며, 상기 광 커플러, 상기 기판의 후면에 있는 상기 제1 렌즈, 및 상기 미러는 조합되어 상기 광섬유와 상기 광 도파로를 광 결합하는, 광전자 회로.
제11항에 있어서, 상기 제1 및 제2 렌즈는 광축을 정의하며, 상기 광 커플러는 상기 광섬유가 대향하여 인접하고 있는 결합면과 미러를 포함하며, 상기 광섬유는 상기 광축과 교차하여 정렬되어 있는, 광전자 회로.
제4항에 있어서, 상기 커플러는 동작중에 상기 광 신호를 방향전환시키는 회절격자를 포함하는, 광전자 회로.
제4항에 있어서, 상기 커플러는 경사면과 상기 경사면에 증착된 금속 막을 포함하여 상기 광 커플러에 상기 미러를 형성하는, 광전자 회로.
제4항에 있어서, 상기 광 커플러는 실장 구조(mounting structure)를 포함하는, 광전자 회로.
제15항에 있어서, 상기 실장 구조는 튜브형 연장부를 포함하며, 상기 튜브형 연장부는 상기 광 커플러내의 상기 제2 렌즈를 둘러싸며 상기 제2 렌즈로부터 연장하며, 그 말단에는 상기 IC 칩의 후면에 대향하여 안착되는 평편한 면을 규정하는, 광전자 회로.
제4항에 있어서, 상기 일체 형성된 제1렌즈를 포함하는 상기 광 커플러는 성형된 유리로 제조되는, 광전자 회로.
제4항에 있어서, 상기 일체 형성된 제1렌즈를 포함하는 상기 광 커플러는 성형된 플라스틱으로 제조되는, 광전자 회로.
제4항에 있어서, 상기 광 커플러를 상기 기판에 접합시키는 에폭시를 더 포함하는, 광전자 회로.
제4항에 있어서, 상기 광 커플러를 상기 기판에 접합시키는 금속화(metallization)을 더 포함하는, 광전자 회로.
제4항에 있어서, 상기 기판은 실리콘을 포함하는, 광전자 회로.
제4항에 있어서, 상기 기판은 상기 후면으로부터 이격 연장하는 페데스털(pedestal)을 더 포함하며, 상기 제1 렌즈는 상기 페데스털의 말단부에 형성된, 광전자 회로.
제4항에 있어서, 상부에 IC 칩 플립 칩이 실장되는 칩 캐리어를 더 포함하는, 광전자 회로.
제4항에 있어서, 상기 광 커플러내의 상기 제2 렌즈상에 증착된 AR 막을 더 포함하는, 광전자 회로.
제4항에 있어서, 상기 제1 렌즈상에 증착된 AR 막을 더 포함하는, 광전자 회로.
제12항에 있어서, 상기 광 커플러는 실린더형 연장부를 포함하며, 상기 실린더형 연장부의 일 단부에는 결합면을 갖는, 광전자 회로.
제26항에 있어서, 상기 광섬유는 상기 결합면에 융착 접속(fusion splicing)되는, 광전자 회로.
제4항에 있어서, 상기 제1 렌즈는 상기 기판을 식각함으로써 형성되는, 광전자 회로.
제12항에 있어서, 상기 미러는 상기 광 축에 대하여 약 45°의 각도로 배향되는, 광전자 회로.
제4항에 있어서, 상기 제1렌즈는 수신된 시준 빔을 광 도파로로 집속하도록 위치되는 집속 렌즈인, 광전자 회로.
제4항에 있어서, 상기 제1렌즈는 수신된 시준되지 않은 빔을 광 도파로로 집속하도록 위치되는 집속 렌즈인, 광전자 회로.
제30항에 있어서, 상기 제2렌즈는 수신된 빔을 시준하며 상기 시준된 빔을 상기 제1렌즈로 전달하는 시준 렌즈인, 광전자 회로.
제1항에 있어서, 상기 광 커플러는 일체화된 광원을 포함하는, 광전자 회로.
제33항에 있어서, 상기 광원은 상기 광 신호를 생성하는 레이저와, 상기 레이저로부터의 상기 광 신호를 상기 제2렌즈로 방향전환하는 회전 미러를 포함하는, 광전자 회로.
제1항에 있어서, 상기 광 커플러상에 실장된 광원을 더 포함하며, 동작 중에 상기 광원은 광 신호를 생성하는, 광전자 회로.
광 도파로 어레이와 미러 어레이가 제조되어 있는 기판을 포함하는 IC 칩 - 상기 기판은 상부에 제1 렌즈 시스템이 형성되어 있고, 상기 미러 어레이의 각각의 미러는 광 도파로 어레이의 대응하는 서로 다른 광 도파로와 정렬되며 상기 제1 렌즈 시스템은 미러 어레이와 정렬되어 상기 제1 렌즈 시스템, 상기 미러 어레이, 및 상기 광 도파로 어레이를 연결하는 광 경로 어레이를 형성함 -; 및

제2 렌즈 시스템을 포함하는 광 커플러 - 상기 광 커플러는 상기 기판에 부착되고 제2 렌즈 시스템을 제1 렌즈 시스템과 정렬시키도록 위치되어 광 신호를 상기 IC 칩 내부의 광 도파로 어레이 내부 또는 외부로 결합함 -를 포함하는 광전자 회로.
제36항에 있어서, 상기 제1렌즈 시스템은 제1 렌즈 소자 어레이이고, 상기 제2렌즈 시스템은 제2 렌즈 소자 어레이인, 광전자 회로.
제37항에 있어서, 상기 제1 렌즈 소자 어레이의 각각의 렌즈 소자는 상기 제2 렌즈 소자 어레이의 대응하는 서로 다른 렌즈와 정렬되는, 광전자 회로.
제37항에 있어서, 상기 제2 렌즈 소자 어레이는 상기 광 커플러의 일체로 형성된 부분인, 광전자 회로.
제37항에 있어서, 상기 기판은 후면을 가지며 상기 제1 렌즈 소자 어레이는 상기 기판의 후면에 형성되는, 광전자 회로.
제37항에 있어서, 상기 광 커플러는 상기 기판의 후면에 부착되는, 광전자 회로.
제37항에 있어서, 상기 제1 렌즈 소자 어레이의 각각의 렌즈 소자는 수신된 시준 빔을 상기 광 도파로에 집속시키도록 위치되는 집속 렌즈인, 광전자 회로.
제42항에 있어서, 상기 제2 렌즈 소자 어레이의 각각의 렌즈 소자는 수신된 빔을 시준하고 상기 시준된 빔을 상기 제1 렌즈 소자 어레이의 대응하는 렌즈 소자로 전달하는 시준 렌즈인, 광전자 회로.