KR20070100996A - 직렬 전송 방식에 사용되는 전송주파수 제어 방법, 이를기록한 기록매체 및 장치 - Google Patents

직렬 전송 방식에 사용되는 전송주파수 제어 방법, 이를기록한 기록매체 및 장치 Download PDF

Info

Publication number
KR20070100996A
KR20070100996A KR1020060032172A KR20060032172A KR20070100996A KR 20070100996 A KR20070100996 A KR 20070100996A KR 1020060032172 A KR1020060032172 A KR 1020060032172A KR 20060032172 A KR20060032172 A KR 20060032172A KR 20070100996 A KR20070100996 A KR 20070100996A
Authority
KR
South Korea
Prior art keywords
transmission frequency
transmission
detected
frequency
offset range
Prior art date
Application number
KR1020060032172A
Other languages
English (en)
Other versions
KR100849222B1 (ko
Inventor
구영민
최호중
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060032172A priority Critical patent/KR100849222B1/ko
Priority to US11/711,737 priority patent/US7903775B2/en
Priority to EP07105891A priority patent/EP1845651B1/en
Priority to DE602007011522T priority patent/DE602007011522D1/de
Priority to JP2007103016A priority patent/JP4908295B2/ja
Publication of KR20070100996A publication Critical patent/KR20070100996A/ko
Application granted granted Critical
Publication of KR100849222B1 publication Critical patent/KR100849222B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
    • H04L7/0012—Synchronisation information channels, e.g. clock distribution lines by comparing receiver clock with transmitter clock
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0079—Receiver details
    • H04L7/0083—Receiver details taking measures against momentary loss of synchronisation, e.g. inhibiting the synchronisation, using idle words or using redundant clocks

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Information Transfer Systems (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Communication Control (AREA)

Abstract

직렬 전송 방식에 사용되는 전송주파수 제어 방법, 이를 기록한 기록매체 및 장치가 개시된다. 상기 전송주파수 제어방법은 수신된 신호로부터 전송주파수를 검출하고, 상기 검출된 전송주파수에 기초하여 송신 신호의 전송주파수를 제어한다. 상기 검출된 전송주파수가 소정의 제1오프셋 범위 내인지 판단하고, 그 판단 결과에 기초하여 상기 검출된 전송주파수가 상기 소정의 제1오프셋 범위 내가 아닌 경우 통신 에러로 처리되고, 상기 검출된 전송주파수가 상기 소정의 제1오프셋 범위 내인 경우 상기 검출된 전송주파수가 소정의 제2오프셋 범위 내인지 판단한 결과에 기초하여 상기 송신 신호의 전송주파수를 제어한다. 상기 검출된 전송주파수가 상기 제2오프셋 범위 내인 경우 소정의 기준전송주파수로 상기 송신 신호를 전송하고, 상기 제2오프셋 범위 내가 아닌 경우 상기 검출된 전송주파수로 상기 송신 신호를 전송한다. 상기 장치는 상술한 방법을 수행하기 위하여 수신부, 전송주파수 검출회로, 컨트롤러, 주파수 발진기, 및 송신부를 구비한다.
SATA(Serial Advanced Technology Attachment)

Description

직렬 전송 방식에 사용되는 전송주파수 제어 방법, 이를 기록한 기록매체 및 장치{Method and Record readable medium, and apparatus for controlling transmission frequency in Serial Advanced Technology Attachment}
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 SATA의 인터페이스 구조를 나타낸다.
도 2는 종래의 SATA 인터페이스방법에 관한 플로차트이다.
도 3은 도 2에 도시된 방법에 의한 데이터 통신시 통신 에러가 발생하는 개념도를 나타낸다.
도 4는 본 발명의 일 실시 예에 따른 SATA에 사용되는 전송주파수를 제어하는 방법에 관한 플로챠트이다.
도 5는 본 발명의 일 실시 예에 따른 SATA 인터페이스 시스템을 나타낸다.
본 발명은 직렬 전송 방식에 사용되는 전송주파수를 제어하는 방법, 이를 기록한 기록매체 및 반도체 장치에 관한 것으로, 보다 상세하게는 직렬 전송 방식 을 사용하는 호스트와 디바이스 사이의 데이터 통신시 사용되는 전송주파수를 적절하게 제어함으로써 온도 및 지터 등에 의한 원인으로 발생하는 기준전송주파수의 변화에 따른 통신 에러를 최소화시키는 방법, 이를 기록한 기록매체, 및 반도체 장치에 관한 것이다.
SATA(Serial Advanced Technology Attachment)는 차세대 데이터 전송 방식으로 기존 PATA(Parallel Advanced Technology Attachment)방식에 비해 속도가 2배 가량 빠르며, 외부 연결 케이블도 간편하게 구성돼 연결 및 조립이 쉬운 것이 특징이다. SATA는 현재 1세대인 규격 1.0이 완료되어 있고, 앞으로 2004년과 2007년에는 엔트리 레벨의 서버까지도 지향하는 2세대, 3세대의 시리얼 ATA가 등장하게 될 것으로 보인다.
SATA의 인터페이스 구조는 데이터 케이블, 전원케이블, 및 커넥터로 이루어져 있다. 도 1은 SATA의 인터페이스 구조(10)를 나타낸다. 도 1을 참조하면, 상기 인터페이스 구조(10)는 2개의 데이터 케이블(100), 5개의 전원 케이블(110), 호스트 커넥터(120, 130), 및 디바이스 커넥터(140,150)를 구비한다.
기존의 PATA에서 사용했던 전원의 전압폭(swing)이 5V였던데 반면에, SATA는 0.5V의 전원 전압폭을 사용하므로 데이터 전송과정에서의 전자기 발생 및 간섭이 줄어들었고 회로의 소모전력이 상당히 낮아졌다. 그러나 전원폭이 낮아지면서 외부의 작은 간섭에도 신호의 왜곡 가능성이 커졌다. 이를 극복하기 위해 SATA는 디퍼런셜(Differential) 전송 기법이 사용된다.
SATA의 데이터 케이블은 디퍼런셜 전송 기법의 데이터 전송이 이루어지는 한 쌍의 케이블로 구성되어 있어서 2개의 데이터 통로를 형성한다. 상기 두 개의 데이터 통로는 항상 한 방향으로만 데이터가 전송된다. 예컨대, 하나는 호스트 컨트롤러(Host Controller)로부터 디바이스(Device)로, 다른 하나는 상기 디바이스로부터 상기 호스트 컨트롤러로 데이터를 전송한다. 이로 인하여 데이터 전송 시간의 차이로 인한 왜곡(Skew)이 존재하지 않으며 높은 주파수로 데이터 전송을 할 수 있다. 예컨대, SATA 1세대에서는 1.5GHz의 동작주파수(즉 150MB/s의 데이터 전송률)를 갖는다.
일반적으로 호스트(Host)와 디바이스(Device) 사이의 SATA 인터페이스를 이용한 데이터 통신은 서로 규정된 기준전송주파수를 이용하여 데이터를 송신하거나 수신한다. 상기 호스트와 상기 디바이스 각각은 자체 수정발진기(Crystal Oscillator)를 이용하여 상기 규정된 전송주파수를 생성한다.
기준전송주파수를 생성하기 위한 수정발진기는 온도에 매우 민감한 특성을 가지고 있다. 데이터 통신이 시작되고 시간이 경과한 후 주변 온도 및 상기 호스트 또는 디바이스의 온도가 상승하게 되면 상기 수정발진기에서 발생하는 기준전송주파수가 변화하게 된다. 이러한 기준전송주파수의 변동으로 인하여 상기 호스트와 상기 디바이스 간의 데이터 통신 에러가 유발된다.
일반적으로 상기 호스트 또는 상기 디바이스는 상기 기준전송주파수가 변동하더라도 데이터 통신 에러가 발생하지 않는 수신기 주파수 오프셋 범위(Receiver Frequency Offset Range)를 가지고 있다. 이 범위 내에서의 기준전송주파수의 변동은 데이터 통신을 유발하지 않는다.
따라서 상기 디바이스가 상기 호스트로부터 수신한 변동된 전송주파수가 상기 수신기 주파수 오프셋 범위 내이면 데이터 통신 에러없이 정상적으로 상기 호스트로 규정된 전송주파수를 전송하게 된다. 그러나 상기 호스트에서는 주변 온도변화에 의해 이미 기준전송주파수가 변동되었으므로 상기 디바이스로부터 데이터를 수신하는 경우 통신 에러가 발생할 수 있다.
도 2는 종래의 SATA 인터페이스방법에 관한 플로차트이다. 도 2를 참조하면, 호스트(또는 디바이스)로부터 수신된 신호로부터 전송주파수를 검출한다(S210). 상기 검출된 전송주파수가 수신기 주파수 오프셋 범위 이내가 아니면 통신에러로 처리된다(S220, S240). 상기 검출된 전송주파수가 상기 수신기 주파수 오프셋 범위 이내이면 규정된 소정의 기준전송주파수로 디바이스(또는 호스트)로 데이터를 전송한다.
도 3은 도 2에 도시된 방법에 의한 데이터 통신시 통신 에러가 발생하는 개념도를 나타낸다. 도 3을 참조하면, 주변온도 변화에 기인하여 호스트의 수정발진기에서 발생하는 기준전송주파수가 변동된다.
예컨대, 기준전송주파수로 1.5GHz를 사용하는 제2세대에서 호스트의 상기 기준전송주파수가 주변 온도 변화 등에 기인하여 1.6GHz로 변동되고, 이에 따라 수신기 오프셋 범위도 1.55GHz 내지 1.65GHz로 변동된다고 가정한다.
상기 호스트는 상기 변동된 전송주파수(1.6GHz)로 송신 데이터 신호를 디바이스로 전송한다. 상기 디바이스는 상기 송신 데이터 신호를 수신하고, 수신된 데이터 신호의 전송주파수(1.6GHz)를 검출한 후 상기 디바이스의 수신기 오프셋 범 위(1.45GHz~1.65GHz) 내인지를 판단한다.
상기 검출된 전송주파수(1.6GHz)가 상기 디바이스의 수신기 오프셋 범위(1.45GHz~1.65GHz) 내이므로 상기 디바이스는 데이터 통신에러 없이 정상적으로 상기 호스트로 상기 기준전송주파수(1.5GHz)로 데이터 신호를 전송한다.
그러나 상기 호스트는 이미 주변 온도 변화 등에 기인하여 수신기 오프셋 범위(1.55GHZ~1.65GHz)가 변동되었다. 따라서 상기 디바이스로부터 수신된 데이터 신호의 전송주파수(1.5GHz)가 상기 호스트의 오프셋 범위(1.55GHZ~1.65GHz)를 벗어나게 되어 상기 호스트에서는 통신 에러가 발생한다.
따라서 주변 온도 변화 등에 기인한 기준전송주파수 변동으로 인한 통신 에러를 줄이는 방법이 요구된다.
따라서 본 발명이 이루고자 하는 기술적인 과제는 직렬 전송 방식에 의한 데이터 통신시 사용되는 전송주파수를 적절하게 제어함으로써 온도 및 지터(jitter) 등에 의한 원인으로 발생되는 기준전송주파수의 변화에 따른 통신 에러를 줄이는 방법, 이를 기록한 기록매체, 및 반도체 장치를 제공하기 위함이다.
상기 기술적 과제를 달성하기 위한 본 발명에 따른 직렬 전송 방식에 사용되는 전송주파수 제어방법은 전송주파수 검출단계 및 전송주파수 제어단계를 구비한다.
상기 전송주파수 검출단계는 수신된 신호로부터 전송주파수를 검출한다. 상 기 전송주파수 제어단계는 상기 검출된 전송주파수에 기초하여, 송신 신호의 전송주파수를 제어한다.
상기 전송주파수 제어단계는 상기 검출된 전송주파수가 소정의 제1오프셋 범위 내인지 판단하고, 그 판단 결과에 기초하여 상기 송신 신호의 전송주파수를 제어한다. 상기 검출된 전송주파수가 상기 소정의 제1오프셋 범위 내가 아닌 경우 통신 에러로 처리된다.
상기 검출된 전송주파수가 상기 소정의 제1오프셋 범위 내인 경우 상기 검출된 전송주파수가 소정의 제2오프셋 범위 내인지 판단한 결과에 기초하여 상기 송신 신호의 전송주파수를 제어한다. 상기 검출된 전송주파수가 상기 제2오프셋 범위 내인 경우 소정의 기준전송주파수로 상기 송신 신호를 전송하고, 상기 제2오프셋 범위 내가 아닌 경우 상기 검출된 전송주파수로 상기 송신 신호를 전송한다. 상기 제2 오프셋 범위는 스프레드 스펙트럼 클럭킹(Spread Spectrum Clocking) 범위가 될 수 있다.
본 발명에 따른 방법을 실행하기 위한 프로그램은 기록매체에 기록될 수 있다.
상기 기술적 과제를 달성하기 위한 본 발명에 따른 장치는 수신부, 전송주파수 검출회로, 컨트롤러, 주파수 발진기, 송신부를 구비한다. 상기 수신부는 호스트(Host) 또는 디바이스(Device)로부터 데이터 신호를 수신한다. 상기 전송주파수 검출회로는 상기 수신된 데이터 신호로부터 전송주파수를 검출한다.
상기 컨트롤러는 상기 검출된 전송주파수에 기초하여, 송신 신호의 전송주파 수를 제어하는 제어신호를 출력한다.
상기 컨트롤러는 상기 검출된 전송주파수가 소정의 제1오프셋 범위 내가 아닌 경우에는 통신 에러로 처리한다.
상기 컨트롤러는 상기 검출된 전송주파수가 상기 제1오프셋 범위 내인 경우, 소정의 제2오프셋 범위 이내인지 여부를 판단한 결과에 기초하여 상기 송신 신호의 전송주파수를 제어하는 제어신호를 출력한다. 상기 컨트롤러는 상기 검출된 전송주파수가 상기 제2오프셋 범위 이내이면 소정의 기준주파수로, 상기 제2오프셋 범위 이내가 아니면 상기 검출된 전송주파수로 상기 송신 신호의 전송주파수를 제어하는 제어신호를 출력한다. 상기 제2오프셋 범위는 스프레드 스펙트럼 클럭킹(Spread Spectrum Clocking) 범위가 될 수 있다.
상기 주파수 발진기는 상기 제어신호에 기초하여, 상기 송신 신호의 전송주파수를 발생시킨다.
상기 송신부는 상기 주파수발진기에서 발생된 전송주파수로 상기 송신 신호를 상기 디바이스 또는 상기 호스트로 송신한다.
본 발명에 따른 장치는 시리얼 ATA인터페이스를 사용하는 장치로서 하드디스크 드라이브 또는 CD-ROM, RW, DVD와 같은 ODD(Optical Device Drive)가 될 수 있다.
상기 기술적 과제를 달성하기 위한 본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시 예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다. 이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 4는 본 발명의 일 실시 예에 따른 SATA에 사용되는 전송주파수를 제어하는 방법에 관한 플로챠트이다. 도 4를 참조하면, 호스트 또는 디바이스로부터 수신된 신호로부터 전송주파수를 검출한다(S410). 상기 검출된 전송주파수가 수신기 오프셋 범위(Receiver offset range) 이내가 아닌 경우 통신 에러로 처리한다(S420, S430).
상기 검출된 전송주파수가 상기 수신기 오프셋 범위 내인 경우 상기 검출된 전송주파수가 스프레드 스펙트럼 클럭킹(Spread Spectrum Clocking) 범위 내인지 여부를 판단한다(S440). 상기 스프레드 스펙트럼 클럭킹 범위 내인 경우 상기 호스트로 소정의 기준전송주파수(예컨대, 제2세대의 경우 1.5GHz)로 데이터를 전송하고(S450), 상기 스프레드 스펙트럼 클럭킹 범위 내가 아닌 경우에는 상기 검출된 전송주파수로 데이터를 전송한다(S460).
도 5는 본 발명의 일 실시 예에 따른 SATA 인터페이스 시스템(500)을 나타낸다. 도 5를 참조하면, 상기 시스템(500)은 호스트(510) 및 디바이스(520)를 구비한다. 상기 호스트(510)는 제1주파수 발진기(511), 제1컨트롤러(512), 제1수신부(513), 제1전송주파수 검출기(514), 및 제1송신부(515)를 구비한다. 상기 디바이스(520)는 제2주파수 발진기(521), 제2컨트롤러(522), 제2수신부(523), 제2전송주파수 검출기(524), 및 제2송신부(525)를 구비한다.
상기 디바이스(520)의 상기 제2수신부(523)가 상기 호스트(510)로부터 데이터(D1')를 수신하는 경우 상기 제2전송주파수 검출회로(524)는 상기 수신된 신호(D1')로부터 전송주파수(f1)를 검출한다. 상기 제2컨트롤러(522)는 상기 검출된 전송주파수(f1)에 기초하여, 제어신호(T)를 출력한다. 상기 주파수 발진기(521)는 상기 제어신호(T)에 기초하여, 송신 데이터(D2)를 위한 전송주파수(f2)를 발생시킨다.
상기 제2송신부(525)는 상기 전송주파수(f2)로 상기 데이터(D2)를 상기 호스트(510)로 송신한다.
예를 들어 상기 호스트(510)와 디바이스(520) 사이에 SATA통신을 위하여 1.5GHz의 규정된 기준전송주파수를 사용하고, 상기 호스트(510)의 수신기 오프셋 범위는 1.45GHz~1.55GHZ이고 상기 디바이스(520)의 수신기 오프셋 범위는 1.45GHz~1.65GHz라고 가정한다. 주변 온도 변화 등에 기인하여 상기 호스트(510)의 기준전송주파수가 1.6GHz로 변동될 때 상기 호스트(510)의 수신기 오프셋 범위도 1.55GHz~1.65GHz로 변동된다고 가정한다.
종래의 SATA 인터페이스 시스템의 경우에는 상기 호스트(510)는 상기 변동된 전송주파수(f1= 1.6GHz)로 송신 데이터 신호(D1)를 상기 제1송신부(515)에 의해 상기 디바이스(520)로 전송한다. 상기 디바이스(520)는 전송데이터 신호(D1')를 수신하고, 수신된 전송데이터 신호(D1')의 전송주파수(f1= 1.6GHz)를 검출한 후 상기 디바이스(520)의 수신기 오프셋 범위(1.45GHz~1.65GHz) 내인지를 판단한다.
상기 검출된 전송주파수(1.6GHz)가 상기 디바이스(520)의 수신기 오프셋 범 위(1.45GHz~1.65GHz) 내이므로 상기 디바이스(520)는 통신에러 없이 상기 호스트(510)로 상기 기준전송주파수(f2= 1.5GHz)로 데이터 신호를 전송한다.
그러나 상기 호스트(510)는 이미 주변 온도 변화 등에 기인하여 수신기 오프셋 범위가 (1.55GHZ~1.65GHz)로 변동되었다. 따라서 상기 디바이스(520)로부터 수신된 데이터 신호(D2')의 기준전송주파수(1.5GHz)가 상기 호스트(510)의 수신기 오프셋 범위(1.55GHZ~ 1.65GHz)를 벗어나게 되어 상기 호스트(510)에서는 통신 에러가 발생한다.
따라서 본 발명의 일 실시 예에 따른 SATA 인터페이스 시스템(500)의 경우에는 상기 호스트(510)에서 통신 에러가 발생하는 것을 방지하기 위해 상기 디바이스(520)에서 검출된 전송주파수(f1= 1.6GHz)를 소정의 기준주파수 범위(예컨대, Spread Spectrum clocking; SSC)내 인지 판단한 결과에 기초하여 상기 디바이스의 전송주파수(f2)를 제어한다.
예를 들면, SATA Working Group에서 EMI특성을 좋게 하기 위해 규정한 SATA에서 사용하는 클럭주파수의 범위인 상기 SSC 범위 이내이면 기준주파수(예컨대, 1.5GHz)로, 상기 SSC 범위 이내가 아니라면 상기 검출된 전송주파수(f1=1.6GHz)로 송신한다.
상기 호스트(510)도 상기 디바이스(520)와 마찬가지로, 수신데이터(D2')로부터 검출된 전송주파수에 기초하여, 전송주파수(f1)를 적응적으로 조절한다. 따라서 상기 호스트(510)의 구체적인 동작에 대해서는 설명의 중복을 피하기 위하여 생략한다.
상기 주파수발진기들(511, 521)은 수정발진기로 구현될 수 있으며, 상기 제1전송주파수 검출회로(514) 및 상기 제2전송주파수 검출회로(524)는 기준전압발생기(voltage regulator) 및 PLL(phase locked loop)를 구비하는 CDR(Clock Data Recovery)회로로 구현될 수 있다.
본 발명은 컴퓨터로 읽을 수 있는 기록매체에 컴퓨터가 읽을 수 있는 코드로서 구현하는 것이 가능하다. 컴퓨터가 읽을 수 있는 기록매체는 컴퓨터 시스템에 의하여 읽혀질 수 있는 데이터가 저장되는 모든 종류의 기록장치를 포함한다. 또한 컴퓨터가 읽을 수 있는 기록매체는 네트워크로 연결된 컴퓨터 시스템에 분산되어, 분산방식으로 컴퓨터가 읽을 수 있는 코드가 저장되고 실행될 수 있다. 그리고 본 발명을 구현하기 위한 기능적인(functional) 프로그램, 코드 및 코드 세그먼트들은 본 발명이 속하는 기술분야의 프로그래머들에 의해 용이하게 추론될 수 있다.
본 발명은 도면에 도시된 일 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이 본 발명에 따른 직렬 전송 방식에 사용되는 전송주파수를 적응성있게 제어하는 방법, 이를 기록한 기록매체 및 장치는 상기 전송주파수를 적절하게 제어함으로써, 호스트와 디바이스 사이에 온도 및 지터 등으로 인하여 상기 전송주파수가 변동됨으로 인한 통신 에러를 최소화하는 효과가 있다.

Claims (13)

  1. (a)수신된 신호로부터 전송주파수를 검출하는 단계; 및
    (b)상기 검출된 전송주파수에 기초하여, 송신 신호의 전송주파수를 제어하는 단계를 구비하는 것을 특징으로 하는 직렬 전송 방식에 사용되는 전송주파수 제어방법.
  2. 제1항에 있어서, 상기 (b)단계는,
    (b1)상기 검출된 전송주파수가 소정의 제1오프셋 범위 내인지 판단하는 단계; 및
    (b2)상기 (b1)단계에서의 판단 결과에 기초하여, 상기 송신 신호의 전송주파수를 제어하는 단계를 구비하는 것을 특징으로 하는 직렬 전송 방식에 사용되는 전송주파수 제어방법.
  3. 제2항에 있어서, 상기 (b)단계는,
    상기 검출된 전송주파수가 상기 소정의 제1오프셋 범위 내가 아닌 경우 통신에러로 판단하는 단계를 더 구비하는 것을 특징으로 하는 직렬 전송 방식에 사용되는 전송주파수 제어방법.
  4. 제2항에 있어서, 상기 (b2)단계는,
    (b2-1)상기 검출된 전송주파수가 상기 소정의 제1오프셋 범위 내인 경우 상기 검출된 전송주파수가 소정의 제2오프셋 범위 내인지 판단하는 단계; 및
    (b2-2)상기 (b2-1)단계에서의 판단결과에 기초하여, 상기 송신 신호의 전송주파수를 제어하는 단계를 구비하는 것을 특징으로 하는 직렬 전송 방식에 사용되는 전송주파수 제어방법.
  5. 제4항에 있어서, 상기 (b2-2)단계는,
    상기 검출된 전송주파수가 상기 제2오프셋 범위 내인 경우 소정의 기준전송주파수로 상기 송신 신호를 전송하는 단계; 및
    상기 검출된 전송주파수가 상기 제2오프셋 범위 내가 아닌 경우 상기 검출된 전송주파수로 상기 송신 신호를 전송하는 단계를 구비하는 것을 특징으로 하는 직렬 전송 방식에 사용되는 전송주파수 제어방법.
  6. 제5항에 있어서,
    상기 제2오프셋 범위는 스프레드 스펙트럼 클럭킹(Spread Spectrum Clocking) 범위인 것을 특징으로 하는 직렬 전송 방식에 사용되는 전송주파수 제어방법.
  7. 제1항 내지 제6항 중의 어느 한 항에 기재된 방법을 실행하기 위한 프로그램을 기록한 기록매체.
  8. 수신된 신호로부터 전송주파수를 검출하는 전송주파수 검출회로;
    상기 검출된 전송주파수에 기초하여, 상기 송신 신호의 전송주파수를 제어하는 제어신호를 출력하는 컨트롤러; 및
    상기 제어신호에 기초하여, 송신 신호의 전송주파수를 발생시키는 주파수 발진기를 구비하는 것을 특징으로 하는 장치.
  9. 제7항에 있어서, 상기 컨트롤러는,
    상기 검출된 전송주파수가 소정의 제1오프셋 범위 내가 아닌 경우에는 통신 에러로 처리하는 것을 특징으로 하는 장치.
  10. 제7항에 있어서, 상기 컨트롤러는,
    상기 검출된 전송주파수가 상기 제1오프셋 범위 내인 경우, 소정의 제2오프셋 범위 이내인지 여부를 판단한 결과에 기초하여, 상기 송신 신호의 전송주파수를 제어하는 제어신호를 출력하는 것을 특징으로 하는 장치.
  11. 제10항에 있어서, 상기 컨트롤러는,
    상기 검출된 전송주파수가 상기 제2오프셋 범위 이내이면 소정의 기준주파수로, 상기 제2오프셋 범위 이내가 아니면 상기 검출된 전송주파수로 상기 송신 신호의 전송주파수를 제어하는 제어신호를 출력하는 것을 특징으로 하는 장치.
  12. 제11항에 있어서, 상기 제2오프셋 범위는 스프레드 스펙트럼 클럭킹(Spread Spectrum Clocking) 범위인 것을 특징으로 하는 장치.
  13. 제8항 또는 12항의 어느 한 항에 있어서, 상기 장치는 하드디스크 드라이브인 것을 특징으로 하는 장치.
KR1020060032172A 2006-04-10 2006-04-10 직렬 전송 방식에 사용되는 전송주파수 제어 방법, 이를기록한 기록매체 및 장치 KR100849222B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020060032172A KR100849222B1 (ko) 2006-04-10 2006-04-10 직렬 전송 방식에 사용되는 전송주파수 제어 방법, 이를기록한 기록매체 및 장치
US11/711,737 US7903775B2 (en) 2006-04-10 2007-02-28 Method and apparatus for controlling transmission frequency in serial advanced technology attachment
EP07105891A EP1845651B1 (en) 2006-04-10 2007-04-10 Method and apparatus for controlling transmission frequency in serial advanced technology attachment
DE602007011522T DE602007011522D1 (de) 2006-04-10 2007-04-10 Verfahren und Vorrichtung zur Steuerung der Übertragungsfrequenz in einem seriellen Anhang erweiterter Technologie
JP2007103016A JP4908295B2 (ja) 2006-04-10 2007-04-10 伝送周波数の制御方法、記録媒体、およびｓａｔａ互換装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060032172A KR100849222B1 (ko) 2006-04-10 2006-04-10 직렬 전송 방식에 사용되는 전송주파수 제어 방법, 이를기록한 기록매체 및 장치

Publications (2)

Publication Number Publication Date
KR20070100996A true KR20070100996A (ko) 2007-10-16
KR100849222B1 KR100849222B1 (ko) 2008-07-31

Family

ID=38171251

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060032172A KR100849222B1 (ko) 2006-04-10 2006-04-10 직렬 전송 방식에 사용되는 전송주파수 제어 방법, 이를기록한 기록매체 및 장치

Country Status (5)

Country Link
US (1) US7903775B2 (ko)
EP (1) EP1845651B1 (ko)
JP (1) JP4908295B2 (ko)
KR (1) KR100849222B1 (ko)
DE (1) DE602007011522D1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101521493B1 (ko) * 2008-07-16 2015-05-19 시게이트 테크놀로지 엘엘씨 통신 속도를 조절할 수 있는 컨트롤러, 상기 컨트롤러를포함하는 데이터 저장 장치, 및 상기 데이터 저장 장치를포함하는 데이터 통신 시스템
JP5083097B2 (ja) * 2008-07-30 2012-11-28 日本電気株式会社 ジッターバッファ制御方法と通信装置
JP4691180B2 (ja) * 2009-06-30 2011-06-01 株式会社東芝 情報処理装置
US20140036966A1 (en) * 2012-07-31 2014-02-06 Robert C. Elliott Varying rate of deletable bits for spread spectrum clocking
US9954917B2 (en) * 2015-07-23 2018-04-24 Samsung Electronics Co., Ltd. Transmitting apparatus, receiving apparatus, and control methods thereof
US9900145B2 (en) * 2016-05-19 2018-02-20 Omnivision Technologies, Inc. Clock generator and method for reducing electromagnetic interference from digital systems
US9847802B1 (en) * 2016-08-16 2017-12-19 Xilinx, Inc. Reconfiguration of single-band transmit and receive paths to multi-band transmit and receive paths in an integrated circuit

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2925182B2 (ja) * 1989-10-11 1999-07-28 株式会社エー・ケー・エム クロック再生装置
KR960001766Y1 (ko) * 1993-08-18 1996-02-24 김일 기체연료 연소장치
JP2715886B2 (ja) * 1993-12-20 1998-02-18 岩崎通信機株式会社 通信装置
US5686864A (en) 1995-09-05 1997-11-11 Motorola, Inc. Method and apparatus for controlling a voltage controlled oscillator tuning range in a frequency synthesizer
JP3497315B2 (ja) 1996-01-17 2004-02-16 株式会社リコー シリアルインターフェースを用いた通信方式
KR100212084B1 (ko) 1996-09-21 1999-08-02 윤종용 시리얼 인터페이스 회로
JPH11112588A (ja) * 1997-09-29 1999-04-23 Matsushita Electric Ind Co Ltd Ｐｓｋ復調器
US6049254A (en) * 1997-10-16 2000-04-11 Oasis Design, Inc. Phase-locked loop which can automatically adjust to and lock upon a variable input frequency
JP2000040054A (ja) 1998-07-24 2000-02-08 Matsushita Electric Ind Co Ltd シリアルインターフェース
DE60012299T2 (de) * 2000-03-20 2005-06-30 Motorola, Inc., Schaumburg Einstellbarer Taktgenerator mit spektraler Dispersion und Verfahren hierfür
JP3798292B2 (ja) * 2001-10-31 2006-07-19 富士通株式会社 データ同期化回路及び通信インターフェース回路
JP2004120030A (ja) 2002-09-24 2004-04-15 Hitachi Ltd 電子装置の同期制御方法
JP2004247848A (ja) 2003-02-12 2004-09-02 Renesas Technology Corp 通信装置
KR20030036364A (ko) * 2003-03-14 2003-05-09 주식회사 넷플랫 모듈화 컴퓨터 구조
JP2004280558A (ja) 2003-03-17 2004-10-07 Ricoh Co Ltd インタフェース回路及びインタフェース回路を有する光ディスク装置
US20040210940A1 (en) * 2003-04-17 2004-10-21 Punit Shah Method for improving ranging frequency offset accuracy
KR100990484B1 (ko) * 2004-03-29 2010-10-29 삼성전자주식회사 직렬 버스 통신을 위한 송신 클럭 신호 발생기
JP4657662B2 (ja) 2004-09-10 2011-03-23 ルネサスエレクトロニクス株式会社 クロックアンドデータリカバリ回路
US7516046B2 (en) * 2005-02-01 2009-04-07 Finisar Corporation Network diagnostic system with programmable oscillator
US8243779B2 (en) * 2005-04-29 2012-08-14 Alcatel Lucent Method of quality-based frequency hopping in a wirelesscommunication system
JP4948077B2 (ja) * 2005-10-14 2012-06-06 ルネサスエレクトロニクス株式会社 送受信装置及びそれを用いた通信システム

Also Published As

Publication number Publication date
JP4908295B2 (ja) 2012-04-04
EP1845651A1 (en) 2007-10-17
EP1845651B1 (en) 2010-12-29
DE602007011522D1 (de) 2011-02-10
JP2007282246A (ja) 2007-10-25
KR100849222B1 (ko) 2008-07-31
US7903775B2 (en) 2011-03-08
US20070237216A1 (en) 2007-10-11

Similar Documents

Publication Publication Date Title
KR100849222B1 (ko) 직렬 전송 방식에 사용되는 전송주파수 제어 방법, 이를기록한 기록매체 및 장치
US11669124B2 (en) Drift tracking feedback for communication channels
US5870594A (en) Data transfer system and method
US8892974B2 (en) Dynamic synchronization of data capture on an optical or other high speed communications link
US7932760B2 (en) System and method for implementing a digital phase-locked loop
JP2005524889A (ja) 電磁干渉エミッションを低減する方法及びシステム
US20080165897A1 (en) Reducing Power Consumption in Signal Detection
US9223541B2 (en) Method and apparatus to eliminate frequency holes in a memory I/O system
US7272673B2 (en) Signal generating circuit capable of generating a validation signal and related method thereof
CN104009756A (zh) 时钟脉冲数据恢复电路模块及数据恢复时钟脉冲产生方法
US12003612B2 (en) Transmitting clock reference over reverse channel in a bidirectional serial link
US11855648B2 (en) Clock pattern detection and correction
US10382190B1 (en) Optimizing clock/data recovery power while maintaining link stability in source synchronous applications
US8339207B2 (en) System and method for effectively implementing a loop filter device
KR20040102973A (ko) 디스크 구동기의 위상 동기 루프 장치 및 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130708

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140709

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150618

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160616

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170621

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180530

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190523

Year of fee payment: 12