JP2005524889A - 電磁干渉エミッションを低減する方法及びシステム - Google Patents

電磁干渉エミッションを低減する方法及びシステム Download PDF

Info

Publication number
JP2005524889A
JP2005524889A JP2003566664A JP2003566664A JP2005524889A JP 2005524889 A JP2005524889 A JP 2005524889A JP 2003566664 A JP2003566664 A JP 2003566664A JP 2003566664 A JP2003566664 A JP 2003566664A JP 2005524889 A JP2005524889 A JP 2005524889A
Authority
JP
Japan
Prior art keywords
digital signal
spread
signal
power
transmission line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003566664A
Other languages
English (en)
Other versions
JP2005524889A5 (ja
Inventor
トラン,タン,ティー
リュー,セ
イーガン,ケニス,ダブリュー
Original Assignee
ジーミ インコーポレーテッド
ユニバーシティー オブ ヒューストン
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ジーミ インコーポレーテッド, ユニバーシティー オブ ヒューストン filed Critical ジーミ インコーポレーテッド
Publication of JP2005524889A publication Critical patent/JP2005524889A/ja
Publication of JP2005524889A5 publication Critical patent/JP2005524889A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B15/00Suppression or limitation of noise or interference
    • H04B15/02Reducing interference from electric apparatus by means located at or near the interfering apparatus
    • H04B15/04Reducing interference from electric apparatus by means located at or near the interfering apparatus the interference being caused by substantially sinusoidal oscillations, e.g. in a receiver or in a tape-recorder
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B15/00Suppression or limitation of noise or interference
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/10Distribution of clock signals, e.g. skew
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16Constructional details or arrangements
    • G06F1/18Packaging or power distribution
    • G06F1/189Power distribution
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69Spread spectrum techniques
    • H04B1/707Spread spectrum techniques using direct sequence modulation
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69Spread spectrum techniques
    • H04B1/707Spread spectrum techniques using direct sequence modulation
    • H04B1/7097Interference-related aspects

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Human Computer Interaction (AREA)
  • Noise Elimination (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Radio Relay Systems (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Near-Field Transmission Systems (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

電磁干渉(EMI)エミッションを低減するために、伝送されるデジタル信号に関係するパワーを拡散する方法及びシステムが記載されている。伝送ラインを伝送された後、元のデジタル信号の表現が復元され、目的デバイスへ供給される。

Description

関連技術の説明
コンピュータ、通信デバイス、先端エンターテイメントシステムの設計においては、高性能機能/高速マイクロプロセッサがこれらのシステムに集積されるため、クロックの分配(distribution)がますます重要な課題になってきている。クロック速度は情報を処理するマイクロプロセッサの速度に正比例するため、これらの向上には、基本的に、より高い周波数のクロック発振子を用いる必要がある。しかし、高速のクロック及びデータパスをサポートするデバイスは内部及び外部の放射の問題を被りやすい。例えば、コンピュータ、通信及びエンターテイメントシステムは敏感な音声、映像及びグラフィックの回路を有しており、その性能はEMI放射によって影響を受ける可能性がある。また、過剰な内部EMI放射は映像、音声及びグラフィックスの品質を劣化させ、システムにタイミングエラーを引き起こす。速いクロック速度及びデータ速度を有する外部デバイスにおけるEMI問題は、FCC(米国連邦通信委員会)コンプライアンス問題を引き起こす。これは、これらのシステム及びデバイスが、通常、電磁干渉(EMI)の要件を有しているためである。
一般的に、FCCのために、あるいは、内部的な配慮のために、放射されるEMIレベルを所望のレベルに維持するためには、コンピュータシステム設計者は、通常、クロックの速度を下げたり、立ち上がり及び立ち下がりのエッジを制御したり、スペクトル拡散クロック発生(SSCG)の方法を利用したり、及び/又はシールディングするなどの方法を採用している。これらのEMI低減法の各々は様々な程度で有効ではあるが、それぞれ付随する制限も有している。
例えば、シールディングは、シールドされるエンクロージャの外側へ放射が漏れないようにするために、高価な導電性材料を使用する必要がある。しかし、これによってコンピュータ内部の熱の蓄積が増大することになる。それは、空気の流れが低下したり換気が不適切だったりすることで悪化する可能性がある。
その他の方法、すなわち、クロック速度の低下、データの立ち上がり及び立ち下がりエッジ及びSSCGは、他の問題に加えて、タイミングマージンを減らすことにつながる。タイミングマージンが減ることは、システムタイミングが重要な高速システムにとっては、望ましくない場合が多い。SSCGを用いたシステムのタイミング要件は、EMIエミッションを減らすために、周波数変調アナログ信号に基づいて、発生されるベリージッタ(very jitter)によってさらに制限される。さらに、これらのEMI低減方法はスケーラブルではない。すなわち、EMI低減は、システムのタイミングに悪影響を与えることなくプログラムされることができない。さらに、これらの方法はいずれもコンピュータの内側で起きる放射問題を防ぐことがまったくできない。
従って、これらの問題を克服する方法は有用である。
米国特許第6,292,507号明細書 米国特許第6,072,994号明細書 米国特許第5,872,807号明細書 IEEE International Symposium on Industrial Electronics, ISIE 2001, vol. 2, 12-16 June 2001, pp. 1077-1082 Electronics Letters, 11th May 1995, vol. 31, no 10, pp. 769-770 IEEE Transactions on Power Electronics, vol. 15, no. 2, March 2000, pp. 399-410
この発明は、当業者にとっては、添付の図面を参照することによってよりよく理解することができ、その多くの目的、特徴及び利点が明らかになるであろう。異なる図面において使用されている同じ参照記号は類似あるいは同じものを表している。
好ましい実施形態の説明
この開示の一つの実施の形態は、ゲート式ダイレクトシーケンス拡散スペクトル(GDSSS)クロック分配の方法を提供している。そこでは、元のクロック信号が分割され、放射エミッションを低減するために、広い周波数スペクトルに拡散される。ここで使用される場合には、クロックとは、ICS又はペリコム(Pericom)などの会社によって製造されている集積回路をベースにしたタイミングデバイスとして定義される。ある実施の形態においては、クロック信号は、小さなランダムあるいは疑似ランダムな位相シフトによって修正(modify)される。一般的な拡散システムの解決策とは違って、エネルギスペクトル(EMI)を拡散させるこれらの周波数ホップは、クロック周波数において行うことが可能である。
この開示はここに示されている特定の実施の形態を参照すると最もよく理解できる。特に、図1はこの発明によるクロック分配ネットワークシステムの実施の形態を表すブロック図を示している。
動作時においては、信号でラベル付けされたクロック/データ101が入力110で受信される。説明を容易にするために、クロック/データ信号101はクロック信号101又はデータ信号101として参照される。クロック101として参照されるときには、その素子はほぼ固定の周波数を有するデジタル信号を表している。逆に、データ101として参照されるときには、素子は複数の周波数成分を有している。
クロック101は送信パワー拡散モジュール112で受信される。クロック101はデジタルビットストリーム、あるいは周期的な台形タイプの波形を有するデジタルクロック信号である。クロック信号101からのEMIエミッションは、図2において、ライン201で表されており、これは、特定の周波数成分を有するパワープロファイルである。図2には、また、修正されていない映像周波数スペクトルに対応する周波数スペクトル200も描かれている。示されているように、クロック101の周波数成分201は周波数スペクトル200と重なっている。これは、周波数成分201のパワーが大きすぎると、映像データと干渉する可能性がある。
送信パワー拡散モジュール112で受信されるとき、クロック/データ信号101はパワー拡散関数に基づいて修正され、拡散デジタル信号103を出力114へ供給する。出力114は伝送ライン116へ結合されている。拡散デジタル信号103は、図2のグラフにおいて、ライン203で表されている。これは、クロック/データ信号101(ライン201)のエミッションが元のクロック/データに比べて広い周波数スペクトル(ライン203)にわたって拡散しており、それよって、EMIを低減し、また、映像スペクトル200など他の周波数スペクトルへの悪影響を低減していることを示している。
伝送ライン116は、一般に、ワイヤガイド、プリント回路基板トレース、同軸ケーブル、集積回路トレースなどの非ワイヤレス伝送媒体、あるいは非ワイヤレス伝送媒体のその他の任意の形として描かれている。
伝送ライン116は、入力118を介して、拡散信号103をデバイス120、122のような一つ又は複数の受信パワー拡散モジュールへ供給する。一つ又は複数の受信モジュールを使用することができ、また、受信モジュールは集積回路デバイス及び/又はプリント回路基板デバイス上に設置可能であること認識できよう。パワー拡散モジュール120、122は、次いで、デバイス126、128を駆動する。これらのデバイス自身は集積回路デバイスを有するプリント回路基板である。一般的に、受信パワー拡散モジュール120、122は同じパワー拡散機能を実行する。従って、説明のために、図1に描かれている受信パワー拡散モジュールの一つだけが説明される。
受信パワー拡散モジュール120は拡散デジタル信号103を受信して、元のクロック/データ信号101を表すクロック/データ信号105を発生する。特定の態様に応じて、クロック/データ信号105はクロック/データ信号105に対して既知の位相関係を有していてもよいし、クロック/データ信号105に対して非同期であってもよい。図1のシステムと関係する特定の態様は、図3〜図10を参照することによってよりよく理解されるであろう。
図3はこの開示の実施の形態による送信モジュール142の一つの態様を示している。図3に示されるように、送信モジュール142は主として二つのメインブロック、すなわち、入力修正モジュール144及びランダムデジタルノイズ発生器モジュール146を有している。一つの実施の形態においては、ランダムデジタルノイズ発生器モジュール146は疑似ランダムデジタルノイズ発生器でよい。別の実施の形態においては、ランダムデジタルノイズ発生器モジュール146はガウシャンデジタルノイズ発生器でよい。以下でより詳しく説明されるように、ランダムデジタルノイズ発生器モジュール146は、ノイズ状態を発生させてバイナリストリームを入力修正モジュール144へ供給するために、直列抵抗を利用することができる。
動作時には、クロック信号101は入力110を介して入力修正モジュール144へ供給される。入力110からランダムデジタルノイズ発生器モジュール146へ点線によって示されているように、クロック信号101は、また、ランダムデジタルノイズ発生器モジュール146へ供給されることもできるし、あるいは、信号101がデジタル信号であるときなどには、疑似ランダムノイズ発生器146を駆動するのに、別のクロックを使用することもできる。ランダムデジタルノイズ発生器モジュール146は、ノイズ状態149のランダムシーケンスを発生させる。このランダムシーケンスは、一般に、バイナリデータストリームを有するパワー拡散デジタルノイズ信号を出力148へ供給される。これは、クロック101からの拡散デジタル信号の発生を容易にするために、入力修正モジュール144によって使用される。
ランダムデジタルノイズ発生器モジュールによって提供されるパワー拡散機能を実行した後、入力修正モジュール144は、出力114を介して、拡散デジタルクロック信号103をシステムの他のモジュールへ送る。ある実施の形態においては、ランダムデジタルノイズ発生器モジュール146はルックアップテーブル(look-up table)を含む。別の実施の形態においては、ランダムデジタルノイズ発生器モジュール146はリニアフィードバックシフトレジスタ(LFSR)である。さらに別の実施の形態においては、ルックアップテーブルのアクセス又はLFSSの状態シーケンスは、ロジックによってゲートをかけられたり制御されたりして、図4を参照してさらに詳しく説明されるように、所望の数の繰り返し状態を発生することができる。一つの実施の形態においては、繰り返し状態の数が偶数の状態数になるように選択され、奇数の分周器よりも実施が容易な偶数の分周器をフィードバックループ内に有する位相ロックループ(PLL)回路の使用を容易にしている。
図4は、ランダムノイズ発生器146に対応する疑似ランダムノイズ発生器156の実施の形態を示している。これは、ゲート式疑似乱数(PRN)発生器157を使用しており、LFSSを用いて実施されている。特に、ゲート式パルス発生器158はその入力で受信されたパルスの数に基づいたカウント又は状態を維持し、一方、PRN発生器157は状態シーケンスを循環し、これらの状態に応じたランダムバイナリストリームBを出力する。予め決められた数のパルスを受信すると、ゲート式パルス発生器158はリセット信号を疑似乱数発生器157へと発生し、それにおうじて、疑似乱数発生器157がスタート値にリセット又はリロードされ、再び状態シーケンスを循環し始める。
一つの実施の形態においては、ゲート式パルス発生器158は疑似乱数発生器157をリセットして、偶数の状態が発生することを可能にする。ゲート式パルス発生器158は、また、疑似乱数発生器157によって発生されるシーケンスの状態数が、システムによって(例えば、アプリケーションドライバ又はシステムBIOS)、あるいはユーザによって(例えば、プログラム状態に基づいて、あるいは外部ピンによって)選択できるようにプログラミング可能である。疑似乱数発生器157に関係する状態数を変えることによって、ここで詳しく説明されるように、EMI低減の量を変えることができる。
モジュール154は、入力修正モジュール144などの入力修正モジュールのより詳しい実施の形態である。モジュール154は乗算/除算モジュール153でクロック101を受信する。それに応じて、元のクロック101とは異なる可能性のある周波数成分を有するクロックパルスが乗算器159へ供給される。ある乗算値、例えば、1未満では、乗算/除算モジュール153によって供給されるクロックはクロック101より低いかそれに等しい周波数成分を有するクロックを発生する。その乗算値以上では、乗算/除算モジュール153によって供給されるクロックは、クロック101より高いかそれに等しい周波数成分を有するクロックを発生する。
このようにして、発生された拡散デジタル信号103は、元のクロック101よりも高い周波数へ「上方拡散(up-spread)」されるか、元のクロック101よりも低い周波数へ「下方拡散(down-spread)」されることが可能である。上方拡散及び下方拡散を容易にすることによって、EMIエミッションを臨界周波数(critical frequencies)から遠ざけることが可能である。
乗算/除算モジュール153からのクロックパルス及び疑似乱数発生器157からのランダムバイナリストリームが乗算器159によって組み合わされ、拡散デジタル信号103が発生される。ある実施の形態においては、乗算器159は排他的ORゲートを用いて実現される。アプリケーションによって、また、干渉がどこで起きるかに応じて、設計者は上方拡散又は下方拡散のどちらを用いるか選択する。上方への拡散は、一般に、高速クロックを必要とするアプリケーションに対してはコスト効率が低い。例えば、100MHzのクロックは16の拡散コードに対して1.6GHzのチップクロックを必要とする。しかし、上方拡散は、低いクロック速度に対しては、コスト効率が高く、うまくいく。
図5は送信パワー拡散モジュールに対する別の実施の形態のブロック図を示している。一つの実施の形態においては、最大長シフトレジスタシーケンス発生器又はM−シーケンス発生器166などのコード発生器は、2M−1の状態長のランダムコードを発生する。ここで、Mはデバイス166内のレジスタステージ163、フリップフロップ163又は蓄積素子163の数である。別の実施の形態においては、最大長シフトレジスタシーケンス発生器166は、デコーダ167に最後の状態をデコードさせることによって、状態長が2Mのランダムコードを発生する。例えば、四つのレジスタ又はフリップフロップ163(M=4)が必要とされる場合、繰り返しシーケンスは、15ビット(例えば、2M-1ビット)を送信した後に完了し、それ自身を繰り返し始める。
四つのレジスタ、すなわち、フリップフロップ163(M=4)が使用され、偶数の状態数を望まれるときには、デコーダ167は繰り返しシーケンスにおける最後の状態をデコードし、最後の状態などの一つの追加初期状態を挿入し、シーケンスに余分な状態を追加し、従って、CDMA通信を使用するDSSS応用で一般的なように、2M−1サイクルの代わりに2Mサイクルでシーケンスを繰り返す。
例えば、最大長シフトレジスタシーケンス発生器又はm−シーケンス発生器166などの疑似乱数発生器は2M−1ビット長を有するランダムコードを発生することが認識される。ここで、Mはフィードバック連結を有するレジスタステージの数である。レジスタ163へロードされる初期コードは、全部で2M−1のシーケンスシフトを通して、一度に1ビットずつ左へシフトされ、一つの疑似ランダムビットストリームサイクルを完了する。レジスタ(これは、一つ又は複数のMフリップフロップ163、回路の入力及び/又は出力の一つ又は複数へ接続されている一つ又は複数のXORゲートであり、図示されていない)中のM素子の間のフィードバック回路は、Mビットが各シフトで状態を変え、Mビットを2M−1の疑似ランダム繰り返しビットストリームに変換することを確実にする。従って、デバイスは、シーケンスを再び繰り返すまえに、すべての可能な2M−1シリアルストリームビット状態を循環する。本質的には、シフトレジスタは、2M−1シフトごとに、Mビットデバイスの中で元の状態又はバイナリ値へシフトされて戻る。実際には、Mは任意の数であり、通常は3よりも大きい数である。
乗算器161は、FF4の出力へ連結されることによって、疑似ランダムバイナリストリームを受信する。低い周波数でのクロック101の表現(representation)はMビットカウンタ167から受信される。カウンタ167の出力におけるクロック101の表現は乗算器161においてモジュール166からの疑似ランダムバイナリストリームと組み合わされ、拡散デジタル信号103を発生する。図3〜図5に示されているように、いったん拡散デジタル信号が送信パワー拡散モジュールから送られると、拡散デジタル信号103は、例えば、120、122又は170のような受信パワー拡散モジュールで受信される。
図6は受信パワー拡散モジュール170を示している。これは、一つの実施の形態においては、図1の受信パワー拡散モジュール120に対応するものである。受信パワー拡散モジュール170は入力修正モジュール174及びランダムノイズ発生器176を含む。一般的に、図1に示されているようなシステムにおいては、受信パワー拡散モジュール120は送信パワー拡散モジュール112に対する事前知識(priori knowledge)を有する。送信パワー拡散モジュールに対する事前知識のために、受信パワー拡散モジュール120は、送信パワー拡散モジュール112によって実行された正確なランダムノイズ発生器機能を知る。
送信パワー拡散モジュールにおいて実行されたものと同じランダムノイズ発生器機能をランダムノイズ発生器176の中で実行することによって、拡散デジタル信号103を発生するためにもともと拡散されたクロック/データ103を復元することが可能である。さらに、クロック105が位相ロックループ175へ供給され、クロック/データ信号106を発生される。クロック/データ信号は、挿入遅延に等しい量だけ位相ロックループのフィードバックを遅延させることによって、乱数拡散信号を含んでいる元のクロック101に対して既知の位相関係で同期されている。
当業者には理解できるであろうが、受信パワー拡散モジュール170はクロック105を二つのステップで発生する。第1のステップは取得ステップである。このステップでは、拡散クロック/データ信号103への同期が取得される。取得は、流入するビットストリームを、クロックごとに、受信機170のランダムノイズ発生器176のパワー拡散機能と比較することによって行われる。特定の状態、乱数コード又はノイズ状態が合うことがわかると、プロセスは、状態N+1も有効かどうかを決定することを続け、そうでなければ、第1のノイズ状態が維持される。状態Nが通過すると、すべての状態が検証されるまで、それは次の状態へ続く。そうでなければ、プロセスは第1の初期状態で続く。従って、送信拡散モジュールと同じランダムノイズ状態を発生するランダムノイズ発生器176を提供することによって、同期システム動作を可能にする方法で元のクロック/データ101を復元することが可能である。
受信パワー拡散モジュール170の一つの利点は、拡散クロック/データ信号103上に誘起されるノイズ自身が拡散されて、クロック信号105のノイズフロアに加えられることである。この拡散の結果、拡散クロック/データ信号103上のノイズインパルスは復元されたクロック105又は106に影響を与えない。同期システムについては、クロックパルスの数はシステムの様々な箇所において同じであることが望ましいため、これは有用である。従って、EMIノイズを拡散クロック/データ信号103上で拡散させることによって、送信パワー拡散モジュールで受信されるクロックサイクルの数と、受信パワー拡散モジュール170によって発生されるクロックサイクルの数は同じに維持することができる。
図7は受信パワー拡散モジュール120のさらに別の実施の形態を示している。図7の受信パワー拡散モジュール180はエッジディテクタモジュールカウンタ186へ連結された入力118で拡散デジタル信号103を受信する。拡散デジタル信号103上で受信される情報を解釈してその出力181でパルスを発生するのはエッジディテクタ/モジュールカウンタ186である。このパルスはクロック復元信号183によって使用され、出力122上のクロック105として元のクロック101を再生する。
特に、エッジディテクタモジュールカウンタ186は、受信される拡散デジタル信号103に対する事前知識を有している。その結果、エッジディテクタ/モジュールカウンタ186は、拡散デジタル信号103がその繰り返しシーケンスにおいていくつの立ち上がりクロックエッジ又は立ち下がりクロックエッジを有するのか知っている。例えば、Mを4として、2シーケンスに対しては、疑似乱数発生器でロードされた初期値に基づいて、クロック遷移の数が固定される。従って、エッジディテクタ/モジュールカウンタ186は、拡散デジタル信号103の計数シーケンスが繰り返されるごとに、パルス187を発生するような計数メカニズムを有している。例えば、Mの値に対して全部で12の立ち上がりエッジが存在すると仮定すると、エッジディテクタモジュールカウンタ186は、12のクロックエッジごとに、出力181にパルス187を発生する。
出力181に発生されるパルスは、出力122においてクロック105として描かれている元のクロック101の表現を再生するために、位相ロックループ及びN分周器(図示されていない)を有するクロック復元モジュール183へ供給される。図7の態様における一つの欠点は、拡散デジタル信号103がEMIノイズを拾う可能性のある雑音性の環境では、EMIノイズが余分な立ち上がりエッジと解釈され、その結果、予期せぬときに、出力181でパルス187が発生されことになる。この結果、クロック105は周波数が固定せず、その結果、同期システムを実現できない。
図8は図7の受信パワー拡散モジュールのより詳細な実施の形態を示している。一般に、モジュール196は図7のエッジディテクタ/モジュールカウンタ186に対応している。特に、五つのフリップフロップ193が直列に接続されており、最後のビットがリセット回路194を駆動するようになっている。リセット回路194は、ついで、新たなカウントを始めるために、直列に接続されたフリップフロップ193(FF1〜FF5)をリセットすることができる。
多くのタイプのカウンタを使用することができるけれども、モジュール196の中に図示されているカウンタは、拡散デジタル信号103のアクティブエッジごとに、フリップフロップ193チェーンに沿って断定値(asserted value)を渡り歩くことによって動作する。例えば、リセット回路194によって行われたリセットの後、各フリップフロップ193の出力の値は無効、すなわち、ゼロになる。その結果、機能的に排他的ORである乗算器197は、その出力が低い値(low value)になる。リセットに続いて、拡散デジタル信号103から第1のアクティブエッジを受信すると、論理レベル1などの断定値が第1のフリップフロップFF1の出力でラッチされる。
第1のフリップフロップFF1の出力が断定された結果として、断定信号及び無効信号を受信した排他的OR機能197は、その出力に断定信号を提供する。拡散デジタル信号103の次のアクティブエッジ遷移に続いて、第1のフリップフロップFF1の出力における断定値が、第2のフリップフロップFF2の出力の中にラッチされるとともに、ある断定値が第1のフリップフロップFF1の出力にラッチされる。排他的OR機能197はここで二つの断定入力を受信するため、その出力は無効になり、続くシーケンスの残りにおいてそのままである。続くシーケンスは、断定信号がフリップフロップFF5の出力で受信され、それによって、リセット回路が無効値を有するフリップフロップ193の各々をリセットするまで続く。
一つの実施の形態において、エッジディテクタ/モジュールカウンタ196はその出力の各々において無効値へリセットされるとして記載されてきたが、他の実施の形態においては、リセット回路が特定の値をフリップフロップ193の中へプリロードすることもできることが理解できるであろう。さらに、簡単なビットウォーキングカウンタ(bit walking counter)を実施されてきたが、もっと複雑なカウンタも同様に実施することが可能である。
このようにして、排他的ORモジュール197は、期待されるカウントに基づいた拡散デジタル信号103のシーケンスの繰り返しに対応したパルス187を発生する。このパルス187は位相検出器199へ供給される。位相検出器は、次いで、その出力をフィルタ198へ供給し、フィルタが、次いで、その出力信号をVCO195へ供給する。VCOは、次いで、位相検出器199へフィードバックされているN分周器197へその出力信号を供給する。このようにして、クロック復元モジュール183(図7)は当該分野において周知の方法で実現することができる。ここで、位相ロックループの安定性は、流入するパルスと出力クロック周波数との相対デューティサイクルに直接関係している。
図9は受信パワー拡散モジュール170のさらに別の実施の形態を示している。動作時には、図9の受信パワー拡散モジュールは拡散デジタル信号103の検出を可能にしている。これにより、検出されたときに、拡散デジタル信号103は再拡散されたパワーを有し、元のクロックが復元される。しかし、デジタル信号103の存在が検出されないときには、入力修正モジュール284の入力118で受信された信号は非拡散デジタルクロック信号であると仮定され、それが、拡散デジタル信号103を再生する代わりに、システムの中を通過させられる。
図9の受信パワー拡散モジュールの動作を理解するために、モジュールは、最初、リセット状態から始まると仮定される。リセット状態から始まる時には、VCO295を含む位相ロックループ部分は、拡散デジタル信号103から復元されることが期待される元の期待クロックを適正に近似した出力クロックを発生するように設計されている。このクロックは、疑似ランダムノイズ発生器286、及びスタートアッププロセスのときに制御を必要とするその他のモジュールへ供給される。
スタートアッププロセスの結果、制御モジュール290は疑似ランダムノイズ発生器286を特定の状態において維持する。疑似ランダムノイズ発生器286は、次いで、入力修正モジュール284へある値を供給する。例えば、取得フェーズのときに、イチ(1)が入力修正モジュール284へ供給される。図9の受信パワー拡散モジュールは特定の署名を有する拡散デジタル信号を予想しているため、リセット部分のときに、入力修正モジュール284はその拡散デジタル信号103を受信することができ、そして、VCOによって発生されたスタートアップクロックを使用することによって、受信された拡散デジタル信号103に対応する状態に対する値のシーケンスをラッチすることができる。
拡散デジタル信号103に関係する既知のシーケンスである特定のシーケンスを探すために、スライディングウィンドウディテクタ288へ供給できるのはこれらの値あるいは状態である。例えば、拡散デジタル信号103は16ビットごとに繰り返すシーケンスを有しているかもしれない。しかし、スライディングウィンドウディテクタ288は、そのビット全数のサブセットのみをモニタすることによって検出が可能な固有のビットシーケンスのあることを知っている。従って、例えば、受信している信号が実際に拡散デジタル信号103の署名を含んでいるかどうかを確かめるには、三つ又は四つのビットだけを検出さればよい。
スライディングウィンドウディテクタ288が、受信されている拡散デジタル信号103をはっきり同定しているときは、制御モジュール290に信号が送られ、疑似ランダムノイズ発生器286がリセットから外され、その状態を循環することが許容される。さらに、スライディングウィンドウディテクタ288は乗算器291へのセレクトラインを活性化して、スライディングウィンドウディテクタ288からの信号を位相検出器299へ送って、素子299、298、295、297を有する位相ロックループがクロック106を発生することを可能にする。このクロックは、拡散されて拡散デジタル信号103を発生する元々のクロックを表している。留意すべきは、この実施の形態においては、スライディングウィンドウディテクタ288は、また、N分周器297へ値を供給して、位相ロックループが検出されているパルスを掛けなければならないことを示す必要があることである。
留意すべきは、疑似ランダムノイズ発生器286はすべての状態を発生し、そして、入力修正モジュール284は拡散デジタル信号103から受信されるすべての信号を修正するので、入力修正モジュールがクロック106を直接に発生し、さらに、スライディングウィンドウディテクタ288を迂回して、クロック取得のために位相検出器299へクロックを供給することが可能であることである。このクロックは、乱数拡散信号を含む挿入遅延に等しい量だけ位相ロックループフィードバックを遅延させることによって、元のクロック101に対して既知の位相関係を有するように発生されることができる。
しかし、スライディングウィンドウディテクタ288が拡散デジタル信号103から期待する署名を検出しないような別の実施の形態においては、入力修正モジュール284で受信される信号は拡散デジタル信号103ではなくて、変更されずに通過させられる実際のデータ又はクロック信号であると仮定される。この場合には、スライディングウィンドウディテクタ288は乗算器291へ信号を送り、その他方の入力においてその信号を位相検出器299へ通す。入力で受信されるクロックが受信パワー拡散モジュール170の出力へ通される必要のあるときには、N分周器297は、信号を通過させるようにするために、再プログラミングされる必要がある。
図9に示されているタイプの受信パワーモジュールを実施する一つの利点は、期待されるクロックを発生するために、既知の拡散信号が再拡散されることができるか、あるいは、拡散信号を使用することが望ましくない状況であるなら、通常のクロックを使用してデバイスを通過させることができるかのいずれかである。
図10はここに記載されているパワー拡散概念を利用した特定の応用を示している。図10の応用はいくつもの応用が可能であると考えられる。例えば、図10はマザーボード、セットツーボックス、カメラ、プリンタ、オーディオ/ビデオアダプタ、サーバ及びネットワーク装置を表している。図10のメモリデバイスは、ダイナミックランダムアクセスデバイスやスタティックランダムアクセスデバイスなどのランダムアクセスデバイスを表している。デュアルデータレートランダムアクセスデバイスなどにおけるように、デバイスの速度が増大するにつれて、エミッションを低減する必要性も増大するであろう。特に、図10は、CPUクロックをCPU310へ供給したり、他のCPU、アドインスロットあるいは参照クロックなどの他のデバイスで使用するクロックをチップセット315へ供給したりするクロックドライバ302を有している。チップセット315は、種々の機能を制御したり、及び/又は受信したクロックの種々の表現を分配するために使用することができる。
ある特定の実施の形態においては、チップセット315はクロック0を送信機320へ送信する。送信機320は、ここでは、前述した方法によって動作し、拡散デジタル信号103を伝送ライン322へ供給する。図示されている特定の実施の形態においては、この伝送ライン322は、情報処理システムのマザーボードなどのプリント回路基板上のトレースを有している。伝送ライン322は三つのコンポーネント325、330、335を有するように示されている。伝送ライン322は単一の伝送ラインとして図示されていない。これは、伝送ラインに沿ってアドインコネクタ340が存在するために、伝送ラインにインピーダンスの不連続が生じ得るからである。このラインインピーダンスの不連続は、伝送ライン部分330によって表されている。
伝送ライン330の不連続の結果、EMIエミッションが起きて、メモリデバイス360の一つの受信機345で受信される拡散信号103はノイズを含むことになる。メモリデバイス360は、情報処理システム上のメモリ量を増やすことができるメモリアドインカードでもよいことが理解できるであろう。伝送ライン322から拡散信号103を受信するのに応じて、受信機345は拡散デジタル信号103のパワーを拡散して、送信機320で受信される元のクロック信号の表現を発生する。
前述したように、図示されている送信機/受信機の対を利用することによって、伝送ライン322によって伝送されるノイズの影響だけでなく、伝送ライン322によって受信されるノイズの影響も低減され、受信機345によってきれいなクロック信号を発生され、メモリチップ351〜359へ供給されることができる。
図11はこの開示の特定の実施の形態による方法を、流れ図の形で示している。ステップ402では、ほぼ固定の周波数を有する第1のデジタル信号が受信される。一つの実施の形態においては、この第1のデジタル信号はクロック信号であり、このクロック信号は種々のデジタルコンポーネントに対してタイミング制御を行うために使用される。クロック信号の一つの例は、ほぼ台形タイプの波形である。
ステップ404では、第1のデジタル信号は第1のパワー拡散デジタルノイズ信号に基づいて修正され、拡散デジタル信号を発生する。基本的には、第1のパワー拡散ノイズ信号は乱数発生器を有している。使用することができる乱数発生器の例としては、疑似乱数発生器やガウシャンノイズ疑似乱数発生器が含まれる。第1のデジタル信号をパワー拡散デジタルノイズ信号に基づいて修正することによって、そのパワーがより広い周波数スペクトルにわたって拡散した拡散デジタル信号が得られ、それによって、EMIの影響が低減される。
ステップ406では、拡散デジタル信号は非ワイヤレス伝送ラインに沿って伝送される。非ワイヤレス伝送ラインの例には、ワイヤガイド、集積回路デバイストレース、プリント回路基板トレース、及び同軸ケーブルなどが含まれる。拡散デジタル信号は非ワイヤレス伝送ラインに沿って受信デバイスへ供給される。
ステップ408では、拡散デジタル信号が受信デバイスにおいて伝送ラインから受信される。次に、ステップ410において、拡散デジタル信号は、第2のパワー拡散機能を実行する第2のパワー拡散信号に基づいて修正される。一つの実施の形態においては、第2のパワー拡散機能は受信ステップ404で利用されるパワー拡散機能と同じである。デジタル信号の修正に応じて、第2のデジタル信号が発生される。この第2のデジタル信号は第1のデジタル信号を表している。
別の実施の形態においては、ステップ410で利用されるパワー拡散機能は、修正のステップで利用されるものと同じパワー拡散機能を利用する必要はない。ここにおいて前述したように、クロックを効果的に復元して、パワーを拡散して元の形に戻すために、カウンタネットワークを使用することができる。同様に、同じランダム状態を発生する乱数発生器を使用して、拡散デジタル信号を修正し、第1のデジタル信号を表す第2のデジタル信号を発生することができる。
図11の方法は、伝送ラインを伝送されるクロック信号からのEMIエミッションが、高調波エネルギを広い周波数スペクトルにわたって拡散することによって低減すること可能であるという点において、従来の技術に対する利点を表している。さらに、復元されるクロックは、システムにさらなるタイミング制約を持ち込むことなく復元することができる。なぜなら、復元されたクロックはシステムに著しい追加のジッタ(jitter)を持ち込まないからである。
図12はこの発明による別の方法を流れ図の形で示している。ステップ422では、EMI指令を満足しないような第1のEMIプロファイルを有する第1のデジタル信号が受信される。例えば、システムの中にEMI問題を持ち込むことがわかっているようなデータ又はクロック信号の受信が可能である。ステップ424では、第1のデジタル信号は、ランダムデジタルノイズ信号に基づいて修正され、EMI指令を満足するような第2のEMIプロファイルを有する第2のデジタル信号を発生する。EMI指令の一例は、特定の周波数にわたって所定のEMIエミッションレベルを越えないことである。ステップ424で信号を修正することによって、EMIプロファイルを満足することができる。
ステップ426では、第2のデジタル信号が非ワイヤレス伝送ラインへ供給される。非ワイヤレス伝送ラインの例としては、ワイヤライン、集積回路トレース、プリント回路基板トレース、同軸ケーブルなどが含まれる。
ステップ428では、第2のデジタル信号が受信デバイスにおいて伝送ラインから受信される。ステップ430では、第2のデジタル信号がデジタルノイズ信号に基づいて修正され、ほぼ第1のEMIプロファイルを有する第3のデジタル信号を発生する。ここにおいて前述したように、拡散されたパワーを有する第2のデジタル信号は、ガウシャンノイズ信号や疑似ランダムノイズ信号などのデジタルノイズ信号を用いて修正され、元のクロックの表現を発生することができる。
図13はこの開示における一実施の形態による方法を流れ図で示している。ステップ444では、第1のクロックの第1の表現が受信される。ステップ444では、第1の信号のパワーが第1のパワー拡散機能に基づいて拡散されたときに、第1の信号が第1の基準を満たすかどうかの決定がなされる。例えば、第1の基準は、第1の信号が、そのパワーが拡散された後に、発生された第1のクロックと同様に、固定の周波数信号をもたらすかということである。第1の基準の別の例は、第1の信号のパワーを拡散するプロセスが、期待されるランダム状態のシーケンスであるランダム状態シーケンスをもたらすかということである。
ステップ444で、第1の基準が満足されたと判断されたとき、流れはステップ446へ進む。ステップ446では、第1の信号のパワーが拡散されて第2の信号を発生する。この第2の信号はデバイスの出力ノードへ供給され、別のデバイスを駆動する。実際、期待された拡散信号が受信されると、それはデコードされ、例えば、そのパワーが拡散され、第1のクロック信号の表現を提供する。
第1の信号が第1の基準を満たさないと判断されたなら、流れはステップ448へ進み、そこで、別のクロック信号が出力に供給される。一つの実施の形態においては、別のクロック信号による方策は、第1の信号を反拡散(de-spreading)することによってクロックを発生させようとする代わりに、ステップ442で受信された第1の信号を出力ノードへ供給することである。この特定の実施の形態は、利点のあることが理解されるであろう。それは、拡散受信機/送信機モジュール様々な受信信号でうまく動作させることが可能にしているからである。
図14はこの開示における特定の実施の形態による方法を流れ図の形で示している。ステップ452では、第1のパワープロファイルを有する第1の周波数成分を有する第1のデジタルビットストリームが受信される。第1のデジタルビットストリームは、固定周波数のクロック、又は第1の周波数成分を有するデータを有することができる。
ステップ454では、第1のデジタルビットストリームは第1のパワー拡散信号に基づいて修正され、第2の周波数成分が第2のパワープロファイルを有するような第1の周波数成分を表す第2のデジタルビットストリームを発生する。例えば、図2を再度参照すると、第1のデジタルビットストリームの第1の周波数成分は、図2のパワープロファイル201によって表され得る。第1のデジタルビットストリームがデータビットストリームである場合には、パワープロファイル201はデータに関係する単一の周波数成分のみを表していることが理解できるであろう。いったん修正されると、第2のパワープロファイルを有する第2の周波数成分は、例えば、パワープロファイル203によって表される。パワープロファイル203は第1のデジタルビットストリームの周波数範囲よりも広い周波数範囲にわたって拡散されていることが容易にわかるであろう。その結果、低いEMIエミッションを発生するビットストリームが実現される。
図14はこの開示における様々な側面を実施するシステムをブロック図の形で示している。図14のシステムは多数の様々な応用の任意のものを表していることがわかろう。例えば、いくつかの応用を挙げると、図14はマザーボード、セットツーボックス、カメラ、プリンタ、オーディオ/ビデオアダプタ、サーバ、及び/又はネットワーク装置を表している。
図14は、メモリ502及び中央処理装置(CPU)505へタイミング情報を提供するためのクロックドライバ501を示している。しかし、固定周波数信号をメモリ502へ直接供給する代わりに、クロックドライバ501が送信パワー拡散モジュール521へ連結されている。ここで説明されたように、送信パワーモジュール521は固定周波数信号のエネルギを拡散して、拡散されたパワースペクトルを有する信号を発生し、この拡散信号を伝送ライン523へ供給する。伝送ライン523へ連結された受信モジュール522は拡散信号を受信し、元のクロックを表す固定周波数信号をメモリ502へ供給する。受信モジュール522はメモリデバイス502の一部でもよいこと、また、送信モジュール521はクロックドライバ501の一部でもよいことが理解されるであろう。
同じようにして、クロックドライバ501をCPU505へ直接に連結する代わりに、クロックドライバが送信パワー拡散モジュール541へ連結されている。ここで説明されたように、送信パワーモジュール541は固定周波数信号のエネルギを拡散して、拡散されたパワースペクトルを有する信号を発生し、この拡散信号を伝送ライン543へ供給する。伝送ライン543へ連結された受信モジュール542は拡散信号を受信し、元のクロックを表す固定周波数信号をCPU505へ供給する。受信モジュール542はメモリデバイス502の一部として一体化されていてもよいこと、また、送信モジュール521はクロックドライバ501の一部として一体化されていてもよいことが理解されるであろう。
データは、バスセグメント516、517、518を含んだメモリバスによって、メモリデバイス502とCPUとの間を伝送される。基本的に、メモリデバイス502は、有害なEMIを生じるようなデータレートでデータを伝送するデュアルデータレートメモリなどの高速メモリを表している。従って、図の実施の形態においては、データバスの各ビットラインは、ここで開示された拡散方法によって利点を得ている。例えば、バスセグメント516は、この開示に従ってパワー拡散デバイス535へ供給されるビットライン512を有している。メモリバス上のデータは、基本的に、双方向データであるため、パワー拡散デバイス535は、送信パワー拡散モジュール及び受信パワー拡散モジュールの両方を有している。メモリ/CPUからの制御信号は、データリードあるいはデータライトのどちらが実行されているかに基づいて、どのモジュールが駆動されるか制御する。モジュール535が送信モジュールとして動作するときには、拡散データは、ビットライン513によって、拡散データを受信して処理する受信モジュールとして構成されたモジュール536へ伝送される。受信された拡散データ信号は、同じパワー拡散機能を使用して再拡散され、元のデータがCPUへ供給される。
システムのすべての素子がここに記載されたパワー拡散を実行する必要があるわけではないことが理解されるであろう。例えば、パワー拡散コンポーネント503、504を供給するクロック信号は拡散されないものとして示されている。同様に、CPU505とメモリとの間の制御情報は拡散されないものとして示されている。これは、制御データは、一般に、高速データではないためである。
この応用における種々の機能及びコンポーネントは、データプロセッサ又は複数の処理デバイスなどの情報処理装置を使用して実施される。そうしたデータプロセッサはマイクロプロセッサ、マイクロコントローラ、マイクロコンピュータ、デジタル信号プロセッサ、状態マシーン、ロジック回路、及び/又は動作指示に基づいて、あるいは予め決められた方法でデジタル情報を操作する任意のデバイスである。一般的に、ブロック図によって示されている種々の機能及びシステムは、ここに掲げられた実施態様の一つ又は複数を用いて当業者によって容易に実現される。
指示を出すためのデータプロセッサが使用されるときには、その指示はメモリの中に蓄積される。そうしたメモリは単一のメモリデバイスでもよいし、複数のメモリデバイスでもよい。そのようなメモリデバイスは、リードオンリメモリデバイス、ランダムアクセスメモリデバイス、磁気テープメモリ、フロッピディスクメモリ、ハードドライブメモリ、外部テープ及び/又はデジタル情報を蓄積する任意のデバイスでよい。留意される点は、データプロセッサが状態マシーン又はロジック回路を介して一つ又は複数のその機能を実施するとき、対応する指示を蓄積しているメモリは、状態マシーン及び/又はロジック回路を含む回路の中に埋め込まれるか、あるいは機能が組み合わせロジックを用いて実施されるために不必要であるという点である。そうした情報処理装置は、コンピュータ、パーソナルデジタルアシスタント(PDA)、ハンドヘルドコンピュータデバイス、ケーブルセットツーボックス、携帯電話などのインターネットが可能なデバイスなどのシステム又はシステムの一部である。
この開示の少なくとも一つの実施の形態による拡散デジタルクロック信号を発生するための方法の概略を示す簡単なブロック図である。 この開示の少なくとも一つの実施の形態における周波数成分のパワープロファイルを示すグラフである。 この開示の少なくとも一つの実施の形態による送信モジュールの態様を示すブロック図である。 この開示の少なくとも一つの実施の形態による疑似ランダムノイズ発生器の実施の形態を示すブロック図である。 この開示の少なくとも一つの実施の形態によるランダムデジタルノイズ発生器又はコード発生器のブロック図である。 この開示の少なくとも一つの実施の形態による受信パワー拡散モジュールを示すブロック図である。 この開示の少なくとも一つの実施の形態による受信パワー拡散モジュールの別の態様を示すブロック図である。 この開示の少なくとも一つの実施の形態による受信パワー拡散モジュールのより詳細な実施の形態を示している。 この開示の少なくとも一つの実施の形態による受信パワー拡散モジュールの別の実施を示すブロック図である。 この開示の少なくとも一つの実施の形態によるパワー拡散概念を利用した応用を示すブロック図である。 この開示の少なくとも一つの実施の形態による拡散デジタル信号を発生するための方法の流れ図である。 この開示の少なくとも一つの実施の形態によるEMI低減方法の流れ図である。 この開示の少なくとも一つの実施の形態による信号が特定の基準を満足するときを決定する方法の流れ図である。 この開示の少なくとも一つの実施の形態によるデジタルビットストリームを修正するための方法の流れ図である。

Claims (62)

  1. ほぼ固定の周波数を有する第1のデジタル信号を受信する段階と、
    第1のパワー拡散デジタルノイズ信号に基づいて第1のデジタル信号を修正し、拡散デジタル信号を発生する段階と、
    を有する方法。
  2. 第1のデジタル信号を受信する段階において、第1のデジタル信号がクロック信号である請求項1記載の方法。
  3. 拡散デジタル信号を非ワイヤレス伝送ラインに沿って伝送する段階を有する請求項1記載の方法。
  4. 拡散デジタル信号を伝送ラインに沿って伝送する段階において、伝送ラインがワイヤガイドである請求項3記載の方法。
  5. 拡散デジタル信号を伝送ラインに沿って伝送する段階において、伝送ラインがプリント回路基板トレースである請求項3記載の方法。
  6. 拡散デジタル信号を伝送ラインに沿って伝送する段階において、伝送ラインが同軸ケーブルである請求項3記載の方法。
  7. 拡散デジタル信号を伝送ラインに沿って伝送する段階において、伝送ラインが集積回路トレースである請求項3記載の方法。
  8. 第1のデジタル信号を修正する段階において、第1のパワー拡散信号が、第1のパワー拡散機能を実行して拡散デジタル信号の発生を容易にするものである請求項1記載の方法。
  9. 拡散デジタル信号を受信する段階と、
    第1のパワー拡散機能を実行する第2のパワー拡散信号に基づいて、拡散デジタル信号を修正して、第2のデジタル信号を発生する段階と、
    をさらに有し、第2のデジタル信号が第1のデジタル信号を表している請求項8記載の方法。
  10. 第2のデジタル信号をクロック分配ネットワークへ供給する段階をさらに有する請求項9記載の方法。
  11. 第2のデジタル信号を供給する段階が、第2のデジタル信号をプリント回路基板のクロック分配ネットワークへ供給する段階を有する請求項10記載の方法。
  12. 第2のデジタル信号を供給する段階が、第2のデジタル信号を集積回路のクロック分配ネットワークへ供給する段階を有する請求項10記載の方法。
  13. 拡散デジタル信号を受信する段階と、
    第2のパワー拡散機能を実行する第2のパワー拡散信号に基づいて、拡散デジタル信号を修正して、第2のデジタル信号を発生する段階と、
    をさらに有する請求項8記載の方法。
  14. 第2のデジタル信号が第1のデジタル信号を表しているかどうかを決定する段階をさらに有する請求項13記載の方法。
  15. 第2のデジタル信号が第1のデジタル信号を表していると決定されたとき、第2のデジタル信号をクロック分配ネットワークへ供給する段階をさらに有する請求項14記載の方法。
  16. 第2のデジタル信号が第1のデジタル信号を表していないと決定されたとき、クロック分配ネットワークへの第2のデジタル信号の分配を防止する段階をさらに有する請求項14記載の方法。
  17. 拡散デジタル信号を修正する段階において、第2のパワー拡散機能が複数の状態をさらに有し、これら複数の状態のサブセットを使用して第2のデジタル信号を発生させている請求項13記載の方法。
  18. 拡散デジタル信号を修正する段階が、拡散デジタル信号に基づいて同期信号を決定する段階と、この同期信号をロック素子へ供給して第2のデジタル信号を発生する段階とを有する請求項17記載の方法。
  19. 拡散デジタル信号を修正する段階において、第2のパワー拡散機能が複数の状態をさらに有し、拡散デジタル信号のソースがわかっているときに、これら複数の状態のサブセットを使用して第2のデジタル信号を発生させている請求項13記載の方法。
  20. 拡散デジタル信号を修正する段階において、第2のパワー拡散機能が複数の状態を有し、これら複数の状態の各々を使用して第2のデジタル信号を発生させている請求項13記載の方法。
  21. 第2のパワー拡散機能が疑似乱数発生器によって発生される請求項13記載の方法。
  22. 第2のパワー拡散機能がガウシャン乱数発生器によって発生される請求項13記載の方法。
  23. 拡散デジタル信号を修正する段階において、疑似乱数発生器がゲート式疑似乱数発生器によって発生される請求項21記載の方法。
  24. ゲート式疑似乱数発生器が偶数の状態を発生する請求項23記載の方法。
  25. 疑似乱数発生器がルックアップテーブルを有する請求項21記載の方法。
  26. 疑似乱数発生器がリニアフィードバックシフトレジスタ27を有する請求項21記載の方法。疑似乱数発生器がリニアフィードバックシフトレジスタ27を有する請求項21記載の方法。
  27. 第1のデジタル信号を受信する段階において、第1のデジタル信号が周期的な台形タイプの波形を有する請求項1記載の方法。
  28. 修正する段階が、第1のパワー拡散信号に基づいて第1のデジタル信号を修正して、制御刺激に応じて拡散デジタル信号を発生する段階を有する請求項1記載の方法。
  29. 制御刺激がbios設定を有する請求項28記載の方法。
  30. 制御刺激がbiosユーザ入力を有する請求項28記載の方法。
  31. 制御刺激がデバイスへの入力ピンを有する請求項28記載の方法。
  32. 制御刺激に応じて非ワイヤレス伝送ラインに沿って拡散デジタル信号を伝送する段階、そうでなければ、第1のデジタル信号を非ワイヤレス伝送ラインに沿って伝送する段階を有する請求項28記載の方法。
  33. 第1のデジタル信号を修正する段階において、拡散デジタル信号がほぼ固定の周波数よりも高くない周波数成分を有している請求項1記載の方法。
  34. 第1のデジタル信号を修正する段階において、拡散デジタル信号がほぼ固定の周波数よりも高い周波数成分を有している請求項1記載の方法。
  35. 第1の周波数を有する第1のバイナリデジタル信号を供給する第1の入力と、
    パワー拡散モジュールと、
    を有し、パワー拡散モジュールは、第1の入力へ連結された第2の入力と、第1のバイナリデジタル信号の第1のバイナリ表現を供給する第1の出力とを有し、第1のバイナリデジタル信号の第1のバイナリ表現が第1のバイナリデジタル信号に対して拡散されたパワーを有するようになっているシステム。
  36. パワー拡散モジュールが、疑似ランダムノイズ状態を供給する出力を有する疑似ランダムノイズ発生器を有している請求項35記載のシステム。
  37. パワー拡散モジュールが、ガウシャンランダムノイズ状態を供給する出力を有する疑似ランダムノイズ発生器を有している請求項35記載のシステム。
  38. パワー拡散モジュールが、
    第1の入力へ連結された第1の修正モジュール入力と、第2の出力へ連結された第2の修正モジュール入力と、第1の複数のノイズ状態に基づいて第1のデジタル信号の第1のバイナリ表現を供給する修正モジュール出力とを有する請求項36記載のシステム。
  39. 第1の複数のノイズ状態が偶数のノイズ状態を有する請求項37記載のシステム。
  40. 第1の出力へ連結された伝送ラインをさらに有する請求項35記載のシステム。
  41. 伝送ラインがプリント回路基板トレースである請求項40記載のシステム。
  42. プリント回路基板トレースがインピーダンス不連続を有する請求項41記載のシステム。
  43. インピーダンス不連続がアドインコネクタの箇所にある請求項42記載のシステム。
  44. アドインコネクタがメモリデバイスを受容するためのものである請求項43記載のシステム。
  45. 伝送ラインが集積回路トレースである請求項40記載のシステム。
  46. 第2のパワー拡散モジュールをさらに有し、その第2のパワー拡散モジュールは、第1のデジタル信号の第1のバイナリ表現を受信するために伝送ラインへ連結されている第3の入力と、第1のバイナリデジタル信号の第2のバイナリ表現を供給するための第2の出力とを有し、第1のバイナリデジタル信号の第2のバイナリ表現が第1のデジタル信号とほぼ同じ周波数パターンを有する請求項40記載のシステム。
  47. 第2のパワー拡散モジュールが同期モジュールを有し、その同期モジュールは、第1のデジタル信号の第1のバイナリ表現の期待されるパワー状態がいつ受信されたかを検出するために、第2の出力へ連結された第4の入力と、期待されたパワー状態が受信されたときに、パルスを供給する第3の出力とを有する請求項46記載のシステム。
  48. 第1のパワー拡散モジュールが、第1の複数のノイズ状態を供給する第4の出力を有する第1の疑似ランダムノイズ発生器を有し、
    第2のパワー拡散モジュールが、第1の複数のノイズ状態を供給するために同期モジュールの第5の入力へ連結された第5の出力を有する第2の疑似ランダムノイズ発生器を有する請求項47記載のシステム。
  49. 第1のパワー拡散モジュールが、第1の複数のバイナリノイズ状態を供給するための第4の出力を有する第1のランダムノイズ発生器を有し、
    第2のパワー拡散モジュールが、第2の複数のバイナリノイズ状態を供給するための第5の出力を有する第2のランダムノイズ発生器を有する請求項47記載のシステム。
  50. 第2の複数のノイズ状態が第1の複数のノイズ状態のサブセットである請求項49記載のシステム。
  51. 第2のパワー拡散モジュールが、
    第3の出力へ連結された第1の位相ロックループ入力と、複数の復元されたクロックを供給する位相ロックループ出力とを有する位相ロックループを有する請求項50記載のシステム。
  52. EMI指令を満たすために低減された電磁干渉(EMI)エミッションを発生する方法であって、
    EMI指令を満たさない第1のEMIプロファイルを有する第1のデジタル信号を受信する段階と、
    第1の疑似デジタルノイズ信号に基づいて第1のデジタル信号を修正して、EMI要求を満たす第2のEMIプロファイルを有する第2のデジタル信号を発生する段階と、
    を有する方法。
  53. 第2のデジタル信号を伝送ラインへ供給する段階を有する請求項52記載の方法。
  54. 第2のデジタル信号を伝送する段階が、この第2のデジタル信号を非ワイヤレス伝送ラインに沿って伝送する段階を有する請求項53記載の方法。
  55. 供給する段階において、伝送ラインがワイヤガイドである請求項54記載の方法。
  56. 供給する段階において、伝送ラインがプリント回路基板トレースである請求項54記載の方法。
  57. 供給する段階において、伝送ラインが同軸ケーブルである請求項54記載の方法。
  58. 供給する段階において、伝送ラインが集積回路トレースである請求項54記載の方法。
  59. 第2のデジタル信号を伝送ラインから受信する段階と、
    疑似ランダムノイズ信号に基づいて第2のデジタル信号を修正して、ほぼ第1のEMIプロファイルを有する第3のデジタル信号を発生する段階と、
    を有する請求項53記載の方法。
  60. 第1のデジタル信号を受信する段階において、第1のデジタル信号が、ほぼ固定の周波数成分を有するものである請求項59記載の方法。
  61. 第1のクロックを表す第1の信号を受信する段階と、
    第1の信号が第1のパワー拡散機能に基づいて拡散されたパワーを有するときに、第1の信号が第1の基準を満たすことを決定する段階と、
    第1の信号が第1の基準を満たすときに、第1の信号のパワーを拡散して第2の信号を発生させ、この第2の信号を出力ノードへ供給する段階と、
    第1の信号が第1の基準を満たさないときに、第1の信号を出力へ供給する段階と、
    を有する方法。
  62. ビットストリームにおける電磁エミッションを低減する方法であって、
    第1のパワープロファイルを有する第1の周波数成分を有する第1のデジタルビットストリームを受信する段階と、
    第1のパワー拡散信号に基づいて第1のデジタルビットストリームを修正して、第2のパワープロファイルを有する一つの第2の周波数成分を有するような第1の周波数成分を表す第2のデジタルビットストリームを発生する段階と、
    を有し、第2の周波数成分が第1の周波数成分と異なっているような方法。
JP2003566664A 2002-02-04 2003-02-04 電磁干渉エミッションを低減する方法及びシステム Pending JP2005524889A (ja)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US35423402P 2002-02-04 2002-02-04
US36534802P 2002-03-18 2002-03-18
US36533002P 2002-03-18 2002-03-18
US38345502P 2002-05-25 2002-05-25
US10/357,255 US7305020B2 (en) 2002-02-04 2003-02-03 Method and system of reducing electromagnetic interference emissions
PCT/US2003/003263 WO2003067379A2 (en) 2002-02-04 2003-02-04 Method and system of reducing electromagnetic interference emissions

Publications (2)

Publication Number Publication Date
JP2005524889A true JP2005524889A (ja) 2005-08-18
JP2005524889A5 JP2005524889A5 (ja) 2007-09-13

Family

ID=30119442

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003566664A Pending JP2005524889A (ja) 2002-02-04 2003-02-04 電磁干渉エミッションを低減する方法及びシステム

Country Status (8)

Country Link
US (6) US7305020B2 (ja)
EP (1) EP1472798B1 (ja)
JP (1) JP2005524889A (ja)
KR (1) KR20040095212A (ja)
CN (1) CN1628422A (ja)
AU (1) AU2003207828A1 (ja)
DE (1) DE60321658D1 (ja)
WO (1) WO2003067379A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110083140A (ko) * 2010-01-13 2011-07-20 삼성전자주식회사 스프레드 스펙트럼 클럭 발생기

Families Citing this family (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040153073A1 (en) * 2000-02-01 2004-08-05 Hand Innovations, Inc. Orthopedic fixation system including plate element with threaded holes having divergent axes
JP2004023556A (ja) * 2002-06-18 2004-01-22 Seiko Epson Corp 電子機器
JP3800331B2 (ja) * 2002-10-22 2006-07-26 ソニー株式会社 無線通信回路、無線通信端末および方法、記録媒体、並びにプログラム
FR2865316B1 (fr) * 2004-01-21 2006-07-21 Siemens Vdo Automotive Optimisation du nombre de sorties de puissance d'un circuit integre
US20050265427A1 (en) * 2004-05-28 2005-12-01 Gumm Linley F Up converted PRN generator
KR100604906B1 (ko) * 2004-10-05 2006-07-28 삼성전자주식회사 가변 스프레드 스펙트럼 클럭발생기
US7424046B2 (en) * 2004-10-15 2008-09-09 Altera Corporation Spread spectrum clock signal generation system and method
US8670493B2 (en) 2005-06-22 2014-03-11 Eices Research, Inc. Systems and/or methods of increased privacy wireless communications
USRE47633E1 (en) 2005-06-22 2019-10-01 Odyssey Wireless Inc. Systems/methods of conducting a financial transaction using a smartphone
US8233554B2 (en) 2010-03-29 2012-07-31 Eices Research, Inc. Increased capacity communications for OFDM-based wireless communications systems/methods/devices
US7295140B2 (en) * 2005-07-13 2007-11-13 Texas Instruments Incorporated Oversampling analog-to-digital converter and method with reduced chopping residue noise
US7535964B2 (en) * 2005-08-31 2009-05-19 Maxim Integrated Products, Inc. Self-clocked two-level differential signaling methods and apparatus
US7813460B2 (en) * 2005-09-30 2010-10-12 Slt Logic, Llc High-speed data sampler with input threshold adjustment
US8565284B2 (en) * 2006-08-14 2013-10-22 Intersil Americas Inc. Spread spectrum clock generator and method
US20080170685A1 (en) * 2007-01-16 2008-07-17 Broadcom Corporation, A California Corporation Data scrambling circuit
DE102008027391B8 (de) * 2008-06-09 2011-07-28 Atmel Automotive GmbH, 74072 Schaltung, Verfahren zum Empfangen eines Signals und Verwendung eines Zufallsgenerators
US20160286532A1 (en) * 2012-01-24 2016-09-29 Odyssey Wireless, Inc. Systems/methods of preferentially using a first asset, refraining from using a second asset and providing reduced levels of interference to gps and/or satellites
US9374746B1 (en) 2008-07-07 2016-06-21 Odyssey Wireless, Inc. Systems/methods of spatial multiplexing
EP2237419B1 (en) * 2009-03-31 2015-06-10 EqcoLogic N.V. Transceiver for single ended communication with low EMI
US8171332B2 (en) * 2009-05-12 2012-05-01 Himax Technologies Limited Integrated circuit with reduced electromagnetic interference induced by memory access and method for the same
US9496981B2 (en) * 2009-07-22 2016-11-15 Globalfoundries Inc. System and method of masking electromagnetic interference (EMI) emissions of a circuit
US8583070B2 (en) 2010-04-20 2013-11-12 Qualcomm Incorporated Autonomous electromagnetic emissions reduction for sensitivity improvement
US20110317744A1 (en) * 2010-06-29 2011-12-29 Alan Erickson System and method for spread spectrum acoustic communication
US8198929B2 (en) * 2010-08-31 2012-06-12 Intel Corporation Dynamic element matching for time-to-digital converters
DE102010042903A1 (de) * 2010-10-26 2012-04-26 Robert Bosch Gmbh Übertragungsverfahren und -System
US8699642B2 (en) * 2010-12-22 2014-04-15 Intel Corporation Platform RFI mitigation
EP2987256A1 (en) * 2013-04-19 2016-02-24 Koninklijke Philips N.V. Recovering timing from a self-clocking coded light signal
CN103955256B (zh) 2014-04-24 2017-04-12 华为技术有限公司 时钟频率调制的方法和时钟频率调制装置
EP3062142B1 (en) 2015-02-26 2018-10-03 Nokia Technologies OY Apparatus for a near-eye display
US9793890B2 (en) 2015-05-07 2017-10-17 Infineon Technologies Austria Ag System and method for a switch transistor driver
US9900145B2 (en) * 2016-05-19 2018-02-20 Omnivision Technologies, Inc. Clock generator and method for reducing electromagnetic interference from digital systems
US10650552B2 (en) 2016-12-29 2020-05-12 Magic Leap, Inc. Systems and methods for augmented reality
EP4300160A3 (en) 2016-12-30 2024-05-29 Magic Leap, Inc. Polychromatic light out-coupling apparatus, near-eye displays comprising the same, and method of out-coupling polychromatic light
US10578870B2 (en) 2017-07-26 2020-03-03 Magic Leap, Inc. Exit pupil expander
KR102596429B1 (ko) 2017-12-10 2023-10-30 매직 립, 인코포레이티드 광학 도파관들 상의 반사―방지 코팅들
EP3729172A4 (en) 2017-12-20 2021-02-24 Magic Leap, Inc. INSERT FOR AUGMENTED REALITY VIEWING DEVICE
CN112136152A (zh) 2018-03-15 2020-12-25 奇跃公司 由观看设备的部件变形导致的图像校正
US11204491B2 (en) 2018-05-30 2021-12-21 Magic Leap, Inc. Compact variable focus configurations
JP7319303B2 (ja) 2018-05-31 2023-08-01 マジック リープ, インコーポレイテッド レーダ頭部姿勢位置特定
US10825424B2 (en) 2018-06-05 2020-11-03 Magic Leap, Inc. Homography transformation matrices based temperature calibration of a viewing system
EP3803545A4 (en) 2018-06-08 2022-01-26 Magic Leap, Inc. AUGMENTED REALITY VIEWER WITH AUTOMATED SURFACE SELECTION PLACEMENT AND CONTENT ALIGNMENT PLACEMENT
US11714127B2 (en) 2018-06-12 2023-08-01 International Business Machines Corporation On-chip spread spectrum characterization
US11579441B2 (en) 2018-07-02 2023-02-14 Magic Leap, Inc. Pixel intensity modulation using modifying gain values
WO2020010226A1 (en) 2018-07-03 2020-01-09 Magic Leap, Inc. Systems and methods for virtual and augmented reality
US11856479B2 (en) 2018-07-03 2023-12-26 Magic Leap, Inc. Systems and methods for virtual and augmented reality along a route with markers
US11598651B2 (en) 2018-07-24 2023-03-07 Magic Leap, Inc. Temperature dependent calibration of movement detection devices
US11624929B2 (en) 2018-07-24 2023-04-11 Magic Leap, Inc. Viewing device with dust seal integration
EP3831058A4 (en) 2018-08-02 2022-04-20 Magic Leap, Inc. VIEWING SYSTEM WITH PUPILE DISTANCE COMPENSATION BASED ON HEAD MOVEMENT
US10795458B2 (en) 2018-08-03 2020-10-06 Magic Leap, Inc. Unfused pose-based drift correction of a fused pose of a totem in a user interaction system
CN117111304A (zh) 2018-11-16 2023-11-24 奇跃公司 用于保持图像清晰度的图像尺寸触发的澄清
JP2022519292A (ja) 2019-02-06 2022-03-22 マジック リープ, インコーポレイテッド 複数のプロセッサによって発生される総熱を限定するための標的意図ベースのクロック速度の決定および調節
JP2022523852A (ja) 2019-03-12 2022-04-26 マジック リープ, インコーポレイテッド 第1および第2の拡張現実ビューア間でのローカルコンテンツの位置合わせ
CN110047419A (zh) * 2019-04-30 2019-07-23 深圳市华星光电半导体显示技术有限公司 改善goa电路电磁辐射的驱动装置及其方法
CN114127837A (zh) 2019-05-01 2022-03-01 奇跃公司 内容提供系统和方法
US11152855B2 (en) * 2019-05-21 2021-10-19 Texas Instruments Incorporated Multiple dithering profile signal generation
CN114174895A (zh) 2019-07-26 2022-03-11 奇跃公司 用于增强现实的系统和方法
WO2021097323A1 (en) 2019-11-15 2021-05-20 Magic Leap, Inc. A viewing system for use in a surgical environment
US11146307B1 (en) * 2020-04-13 2021-10-12 International Business Machines Corporation Detecting distortion in spread spectrum signals
US11693446B2 (en) 2021-10-20 2023-07-04 International Business Machines Corporation On-chip spread spectrum synchronization between spread spectrum sources

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4392220A (en) * 1980-05-30 1983-07-05 Nippon Electric Co., Ltd. Modem to be coupled to a directional transmission line of an SS multiplex communication network
JPS60229545A (ja) * 1984-04-27 1985-11-14 Sony Corp 双方向デイジタル通信方式
US4888788A (en) * 1986-11-20 1989-12-19 Matsushita Electric Industrial Co., Ltd. Transmitting and receiving systems
JPS6489823A (en) * 1987-09-30 1989-04-05 Toshiba Corp Control circuit for radio equipment
US5357541A (en) * 1989-03-23 1994-10-18 Echelon Corporation Transceiver providing selectable frequencies and spreading sequences
US4996684A (en) * 1989-07-06 1991-02-26 Northern Telecom Limited Electronic systems and effective reduction of electromagnetic interference energy propagation from electronic systems
US5126957A (en) * 1989-09-29 1992-06-30 Health Tech Services Corp. Interactive medication delivery system
US5093841A (en) * 1990-01-30 1992-03-03 Nynex Corporation Clock acquisition in a spread spectrum system
US5128957A (en) 1990-08-10 1992-07-07 Ricoh Company, Ltd. Initial acquisition method in spread spectrum system and such system
US5177766A (en) * 1991-06-03 1993-01-05 Spectralink Corporation Digital clock timing generation in a spread-spectrum digital communication system
US5263055A (en) * 1991-11-04 1993-11-16 Motorola, Inc. Apparatus and method for reducing harmonic interference generated by a clock signal
US5416434A (en) * 1993-03-05 1995-05-16 Hewlett-Packard Corporation Adaptive clock generation with pseudo random variation
US5506545A (en) * 1993-11-09 1996-04-09 Gte Government Systems Corporation Electronic apparatus having low radio frequency interference from controlled excursion noise-modulated system clock signal
US5631920A (en) * 1993-11-29 1997-05-20 Lexmark International, Inc. Spread spectrum clock generator
US5498928A (en) * 1994-05-24 1996-03-12 Osram Sylvania Inc. Electrodeless high intensity discharge lamp energized by a rotating electric field
US5692006A (en) * 1995-07-31 1997-11-25 Qualcomm Incorporated Adaptive despreader
US6072994A (en) * 1995-08-31 2000-06-06 Northrop Grumman Corporation Digitally programmable multifunction radio system architecture
US6020939A (en) 1996-01-19 2000-02-01 Sun Microsystems, Inc. Method and apparatus for reducing electromagnetic interference radiated by cathode ray tube displays
WO1997042703A1 (en) * 1996-05-06 1997-11-13 Skaggs Telecommunications Service, Inc. Dithered clock circuit for reduced radio interference
US5889819A (en) 1996-08-08 1999-03-30 Hewlett-Packard Company EMI reduction using double sideband suppressed carrier modulation
US6256337B1 (en) 1996-11-21 2001-07-03 Dsp Group, Inc. Rapid acquisition of PN synchronization in a direct-sequence spread-spectrum digital communications system
FR2756692B1 (fr) 1996-11-29 1999-01-08 Commissariat Energie Atomique Procede de transmission a etalement de spectre par sequence directe, avec generation et optimisation des sequences
JP3821537B2 (ja) * 1997-05-20 2006-09-13 富士通株式会社 データ通信システム
US6169889B1 (en) 1997-08-04 2001-01-02 Motorola Method and electronic device using random pulse characteristics in digital signals
US6240123B1 (en) * 1998-07-20 2001-05-29 Intel Corporation Asynchronous spread spectrum clocking
US6167103A (en) * 1998-10-08 2000-12-26 Lexmark International, Inc. Variable spread spectrum clock
US6345073B1 (en) 1998-10-08 2002-02-05 The Aerospace Corporation Convolutional despreading method for rapid code phase determination of chipping codes of spread spectrum systems
US6711121B1 (en) * 1998-10-09 2004-03-23 At&T Corp. Orthogonal code division multiplexing for twisted pair channels
US6687319B1 (en) * 1999-02-04 2004-02-03 Rambus Inc. Spread spectrum clocking of digital signals
US6426977B1 (en) 1999-06-04 2002-07-30 Atlantic Aerospace Electronics Corporation System and method for applying and removing Gaussian covering functions
US6292507B1 (en) * 1999-09-01 2001-09-18 Lexmark International, Inc. Method and apparatus for compensating a spread spectrum clock generator
US6643317B1 (en) * 2000-02-25 2003-11-04 Electronics For Imaging, Inc. Digital spread spectrum circuit
US6483865B1 (en) * 2000-04-13 2002-11-19 The Boeing Company Wireless interface for electronic devices located in enclosed spaces
US6687322B1 (en) * 2000-10-06 2004-02-03 Adaptec, Inc. Dual mode clock alignment and distribution device
US6999544B2 (en) * 2001-02-02 2006-02-14 International Business Machines Corporation Apparatus and method for oversampling with evenly spaced samples
US6404260B1 (en) 2001-02-13 2002-06-11 Sun Microsystems, Inc. Method and apparatus for using a non-periodic signal to perform clock dithering
US6956914B2 (en) * 2001-09-19 2005-10-18 Gennum Corporation Transmit amplitude independent adaptive equalizer
US6501307B1 (en) * 2001-11-12 2002-12-31 Pericom Semiconductor Corp. Spread-spectrum clock buffer/driver that modulates clock period by switching loads
US7333527B2 (en) * 2001-11-27 2008-02-19 Sun Microsystems, Inc. EMI reduction using tunable delay lines
US6647052B2 (en) * 2001-12-26 2003-11-11 Dell Products L.P. Advanced spread spectrum clock generation technique for EMI reduction of multiple clock sources
TWI223505B (en) * 2003-06-03 2004-11-01 Realtek Semiconductor Corp Circuit and method to spread spectrum by using phase modulation technique

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110083140A (ko) * 2010-01-13 2011-07-20 삼성전자주식회사 스프레드 스펙트럼 클럭 발생기
JP2011147122A (ja) * 2010-01-13 2011-07-28 Samsung Electronics Co Ltd スプレッドスペクトルクロック発生器及びそれを含む電子装置
KR101654218B1 (ko) 2010-01-13 2016-09-06 삼성전자주식회사 스프레드 스펙트럼 클럭 발생기

Also Published As

Publication number Publication date
US20050084021A1 (en) 2005-04-21
US7386028B2 (en) 2008-06-10
WO2003067379A3 (en) 2004-02-05
US20050105590A1 (en) 2005-05-19
EP1472798A4 (en) 2005-08-10
DE60321658D1 (de) 2008-07-31
US20040001533A1 (en) 2004-01-01
US20080198945A1 (en) 2008-08-21
KR20040095212A (ko) 2004-11-12
EP1472798B1 (en) 2008-06-18
AU2003207828A8 (en) 2003-09-02
EP1472798A2 (en) 2004-11-03
US20050100080A1 (en) 2005-05-12
WO2003067379A8 (en) 2004-10-14
WO2003067379A9 (en) 2004-11-11
US7305020B2 (en) 2007-12-04
US20050105592A1 (en) 2005-05-19
WO2003067379A2 (en) 2003-08-14
AU2003207828A1 (en) 2003-09-02
CN1628422A (zh) 2005-06-15

Similar Documents

Publication Publication Date Title
JP2005524889A (ja) 電磁干渉エミッションを低減する方法及びシステム
US5228054A (en) Power-of-two length pseudo-noise sequence generator with fast offset adjustment
US5410683A (en) Programmable divider exhibiting a 50/50 duty cycle
US6424688B1 (en) Method to transfer data in a system with multiple clock domains using clock skipping techniques
JP2008175646A (ja) 半導体装置、半導体装置のテスト回路、及び試験方法
CN101889253B (zh) 集成电路时钟管理技术
KR100849222B1 (ko) 직렬 전송 방식에 사용되는 전송주파수 제어 방법, 이를기록한 기록매체 및 장치
US20050105591A1 (en) Noise source synchronization for power spread signals
CN101379739A (zh) 用以降低电磁干扰的技术
JP2009118449A (ja) 高集積システムのためのクロックデータ復旧回路及び方法
JP5116376B2 (ja) 電磁干渉を減少させる方法及びクロック管理回路、(コヒーレントな周波数クロックの生成及びノンコヒーレントな位相を用いるスペクトル管理)
US7317359B2 (en) Circuits and methods for phase locked loop lock window detection
US8656203B2 (en) Fractional frequency division or multiplication by using an oversampled phase rotator for reducing jitter
EP1829254A2 (en) Techniques for reduced emi
JP2006509286A (ja) 真正乱数の発生システムおよび発生方法
US7151810B2 (en) Data and clock synchronization in multi-channel communications
US7813410B1 (en) Initiating spread spectrum modulation
US6891417B2 (en) Circuits and methods for alignment of signals in integrated circuits
US7095340B2 (en) Run-length violation detection circuitry and methods for using the same
CN108268087B (zh) 半导体装置、半导体系统和操作半导体装置的方法
US7321247B2 (en) Timer facility for high frequency processors with minimum dependency of processor frequency modes
CN105793717A (zh) 时钟杂散降低技术

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070726

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080708

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20081008

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20081016

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20081107

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20081117

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20081205

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20081216

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090310