KR20040095212A - 전자파 간섭 방출을 감소시키는 방법 및 시스템 - Google Patents

전자파 간섭 방출을 감소시키는 방법 및 시스템 Download PDF

Info

Publication number
KR20040095212A
KR20040095212A KR10-2004-7012073A KR20047012073A KR20040095212A KR 20040095212 A KR20040095212 A KR 20040095212A KR 20047012073 A KR20047012073 A KR 20047012073A KR 20040095212 A KR20040095212 A KR 20040095212A
Authority
KR
South Korea
Prior art keywords
digital signal
signal
spread
power
transmission line
Prior art date
Application number
KR10-2004-7012073A
Other languages
English (en)
Inventor
댄흐 티. 트랜
체 리우
케네스 더블유. 에간
Original Assignee
유니버시티 오브 휴스턴
세미 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 유니버시티 오브 휴스턴, 세미 인코포레이티드 filed Critical 유니버시티 오브 휴스턴
Publication of KR20040095212A publication Critical patent/KR20040095212A/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B15/00—Suppression or limitation of noise or interference
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B15/00—Suppression or limitation of noise or interference
    • H04B15/02—Reducing interference from electric apparatus by means located at or near the interfering apparatus
    • H04B15/04—Reducing interference from electric apparatus by means located at or near the interfering apparatus the interference being caused by substantially sinusoidal oscillations, e.g. in a receiver or in a tape-recorder
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/10—Distribution of clock signals, e.g. skew
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/18—Packaging or power distribution
    • G06F1/189—Power distribution
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/707—Spread spectrum techniques using direct sequence modulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69—Spread spectrum techniques
    • H04B1/707—Spread spectrum techniques using direct sequence modulation
    • H04B1/7097—Interference-related aspects

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Human Computer Interaction (AREA)
  • Noise Elimination (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Radio Relay Systems (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Near-Field Transmission Systems (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

EMI 방출을 낮추기 위해 송신되는 디지털 신호와 관련된 전력을 확산시키는 방법 및 시스템을 개시한다. 전송선을 통해 전송된 후, 원래 디지털 신호의 대표가 복구되어 목적지 장치에 제공된다.

Description

전자파 간섭 방출을 감소시키는 방법 및 시스템 {METHOD AND SYSTEM OF REDUCING ELECTROMAGNETIC INTERFERENCE EMISSIONS}
점차 고성능 특성/고속 마이크로프로세서가 컴퓨터, 통신 장치, 및 고급 엔터테인먼트 시스템에 통합됨에 따라, 클록 분배(clock distribution)는 이들 시스템의 설계에 있어 중요한 문제가 되고 있다. 클록 속도가 정보를 처리하는 마이크로프로세서의 속도에 직접 비례하기 때문에, 이러한 증대는 일반적으로 더 높은 주파수 클록 발진기의 통합을 필요로 한다. 그러나 고속 클록과 데이터 경로들을 지원하는 장치는 내부 및 외부 복사(radiation) 문제에 영향을 받기 쉽다. 예를 들어, 컴퓨터, 통신, 및 엔터테인먼트 시스템은 민감한 오디오, 비디오 및 그래픽 회로를 구비하고 있는데, 이들의 성능은 내부 EMI 복사에 의해 영향을 받을 수 있다. 또한, 과도한 내부 EMI 복사는 비디오, 오디오, 및 그래픽의 품질을 저하시키고 시스템의 타이밍 오류를 유발한다. 이들 시스템과 장치는 종종 EMI 필요조건이 있기 때문에, 클록 및 데이터 속도가 높은 외부 장치와 관계되는 EMI는 FCC (Federal Communication Commission, 미연방 통신위원회) 규격을 준수해야 하는 문제를 일으킨다.
일반적으로, 복사된 EMI 레벨을 원하는 레벨로 유지하기 위해, FCC 용도 또는 내부적인 고려사항으로, 컴퓨터 시스템 설계자는 전형적으로 클록 감속(slowing down clock), 상승 및 하강 에지 제어, 확산 스펙트럼 클록 생성(Spread Spectrum Clock Generation. SSCG) 방법의 이용, 및/또는 차폐 등의 기술을 이용한다. 이러한 각각의 EMI 감소 기술이 정도를 변화시키는데 효과적이긴 하지만, 각각은 또한 수반하는 취약점들로 인해 어려움을 겪고 있다.
예를 들어, 차폐는 방출된 복사(emitted radiation)가 차폐된 엔클로저 밖으로 누설되는 것을 방지하기 위하여 고가의 도전성 재료의 사용을 필요로 한다. 그러나 이것은 컴퓨터 내부의 열 축적을 증가시키고, 열 축적은 감소된 공기 흐름 또는 부적절한 통풍에 의해 악화될 수 있다.
클록 감속, 상승 및 하강 에지 제어, 확산 스펙트럼 클록 생성 방법의 이용 등 다른 방법은 모두 다른 문제들 외에 타이밍 한계(timing margin)가 감소되는 결과를 초래한다. 타이밍 한계의 감소는 시스템 타이밍이 중요한 고속 시스템에서 종종 바람직하지 못하다. SSCG을 구현하는 시스템의 타이밍 필요조건은 EMI 복사를 줄이기 위해 주파수 변조 아날로그 신호에 의거하여 생성된 바로 그 지터(jitter)로 인해 더욱 제한된다. 게다가, 이러한 EMI를 감소시키는 방법 중 어느 것도 측정할 수 없다. 즉, EMI 감소는 시스템 타이밍에 악영향을 주지 않고는 프로그램될 수 없다. 또한, 이러한 방법 중 어느 것도 컴퓨터 내부에서 발생하는 복사 문제를 완전히 방지할 수는 없다.
따라서, 이러한 문제들을 극복하는 방법은 유용하다.
본 발명은 EMI(ElectroMagnetic Interference) 방출을 낮추기 위해 송신되는 디지털 신호와 관련된 전력을 확산시키는 방법 및 시스템에 관한 것이다.
도 1은 본 개시내용의 적어도 일 실시예에 따른 확산 디지털 클록 신호를 생성하는 방법을 개관하여 보여주는 간이 블록도이다.
도 2는 본 개시내용의 적어도 일 실시예에 따른 주파수 성분의 전력 프로파일을 나타내는 그래프이다.
도 3은 본 개시내용의 적어도 일 실시예에 따른 송신 모듈의 구현예를 나타내는 블록도이다.
도 4는 본 개시내용의 적어도 일 실시예에 따른 의사 랜덤 노이즈 생성기(pseudo random noise generator)를 구체화한 블록도이다.
도 5는 본 개시내용의 적어도 일 실시예에 따른 랜덤 디지털 노이즈 생성기 또는 코드 생성기를 나타내는 블록도이다.
도 6은 본 개시내용의 적어도 일 실시예에 따른 수신 전력 확산 모듈을 나타내는 블록도이다.
도 7은 본 개시내용의 적어도 일 실시예에 따른 수신 전력 확산 모듈의 다른 구현예예를 나타내는 블록도이다.
도 8은 본 개시내용의 적어도 일 실시예에 따른 수신 전력 확산 모듈을 더욱상세하게 구체화하여 나타낸 것이다.
도 9는 본 개시내용의 적어도 일 실시예에 따른 수신 전력 확산 모듈의 또 다른 구현예를 나타내는 블록도이다.
도 10은 본 개시내용의 적어도 일 실시예에 따른 전력 확산 개념을 이용하는 애플리케이션을 나타내는 블록도이다.
도 11은 본 개시내용의 적어도 일 실시예에 따른 확산 디지털 신호를 생성하는 방법을 나타내는 흐름도이다.
도 12는 본 개시내용의 적어도 일 실시예에 따른 EMI 감소 방법을 나타내는 흐름도이다.
도 13은 본 개시내용의 적어도 일 실시예에 따라 신호가 구체적인 기준(specific criteria)을 충족시키는 경우를 판단하는 방법 나타내는 흐름도이다.
도 14는 본 개시내용의 적어도 일 실시예에 따른 디지털 비트 스트림을 변경하는 방법을 나타내는 흐름도이다.
첨부 도면을 참조함으로써 이 기술 분야의 당업자는 본 발명을 더욱 잘 이해할 수 있을 것이며, 본 발명의 많은 목적, 특징 및 이점은 더욱 분명해질 것이다.
본 개시내용의 일 실시예는 복사된 방출(radiated emissions)을 감소시키기 위해, 원래의 클록 신호가 분할되어 더 넓은 주파수 스펙트럼으로 확산하는 게이트형 직접 연속 확산 스펙트럼(gated direct sequence spread spectrum, GDSSS) 클록 분배 방법을 제공한다. 여기서 사용될 때, 클록은 ICS 또는 Pericom과 같은 회사에서 제조한 그러한 집적 회로 기반 타이밍 장치로 규정된다. 일 실시예에서, 클록 신호는 소규모, 랜덤 또는 의사 랜덤 위상 편이(pseudo-random phase shift)에의해 변경된다. 전형적인 확산 시스템 해법과는 달리, 에너지 스펙트럼(EMI)을 확산시키는 이들 주파수 홉(frequency hops)은 클록의 주파수에서 발생할 수 있다.
본 개시내용은 여기에 예시된 구체적인 실시예를 참조함으로써 가장 잘 이해할 수 있다. 구체적으로, 도 1은 본 발명에 따른 클록 분배 네트워크 시스템의 일 실시예를 나타내는 블록도이다.
동작할 때, 클록/데이터로 표시된 신호(101)는 입력노드(110)에서 수신된다. 설명을 목적으로, 신호 클록/데이터(101)는 설명을 용이하게 하기 위해 클록 신호(101) 또는 데이터 신호(101)를 가리킬 수 있다. 클록(101)을 가리키는 경우, 그 구성요소는 실질적으로 고정 주파수를 포함하는 디지털 신호를 나타낸다. 반대로, 데이터(101)를 가리키는 경우, 그 구성요소는 하나 이상의 주파수 성분을 포함한다. 클록(101)은 송신 전력 확산 모듈(transmitting power-spreading module)(112)에서 수신된다. 클록(101)은 주기적인 사다리꼴 파형(trapezoidal-type waveform)을 갖는 디지털 비트 스트림 또는 디지털 클록 신호일 수 있다. 클록 신호(101)로부터의 EMI 방출은 도 2에서 특정 주파수 성분의 전력 프로파일인 선(201)으로 나타낸다. 또한 도 1에 도시되어 있는 바와 같이, 주파수 스펙트럼(200)은 변경되지 않은 비디오 주파수 스펙트럼에 대응한다. 도시된 바와 같이, 클록(101)의 주파수 성분(201)은 주파수 스펙트럼(200)과 중첩된다. 주파수 성분(201)의 전력이 지나치게 큰 경우에 이것은 비디오 데이터의 간섭을 초래할 수 있다.
송신 전력 확산 모듈(112)에서 수신될 때, 클록/데이터 신호(101)는 확산 디지털 신호(103)를 차례로 전송선(116)에 연결되는 출력노드(114)에 공급하기 위해 전력 확산 함수에 기초하여 변경된다. 확산 디지털 신호(103)는 도 2의 그래프에서 선(203)으로 나타내며, 이것은 원래의 클록/데이터에 비해 더 넓은 주파수 스펙트럼(선 203)으로 확산되어 EMI를 감소시킨 클록/데이터 신호(101)(선 201)를 가리키며, 비디오 스펙트럼(200)과 같은 다른 주파수 스펙트럼에 대해 잠재적인 악영향을 미친다.
전송선(116)은 일반적으로 배선 가이드(wire guide), 인쇄 회로 기판 트레이스(trace), 동축 케이블, 집적 회로 트레이스 또는 기타 비무선 형태의 전송 매체 등의 비무선(non-wireless) 전송 매체이다.
전송선(116)은 확산 신호(103)를 장치(120, 122)와 같은 하나 이상의 수신 전력 확산 모듈에 입력노드(118)를 통해 공급한다. 하나 이상의 수신기 모듈이 사용될 수 있으며, 그 수신기 모듈은 집적 회로 장치 및/또는 인쇄 회로 기판 장치에 장착될 수 있다는 것을 알 것이다. 전력 확산 모듈(120, 122)은 차례로 그 자체가 집적 회로 장치를 포함하는 인쇄 회로 기판일 수 있는 장치(126, 128)를 구동한다. 일반적으로, 수신 전력 확산 모듈(120, 122)은 동일한 전력 확산 함수를 실행할 것이다. 그러므로 예시를 위해 도 1에 도시된 수신 전력 확산 모듈 중 하나만을 설명한다.
수신 전력 확산 모듈(120)은 확산 디지털 신호(103)를 수신하고 원래의 클록/데이터 신호(101)를 대표하는 클록/데이터 신호(105)를 생성한다. 구체적인 구현예에 따르면, 클록/데이터 신호(105)는 클록/데이터 신호(105)와 알려진 위상 관계를 갖거나, 클록/데이터 신호(105)에 관해 비동기일 수 있다. 도 1의 시스템과 관련된 구체적인 구현예는 도 3 내지 도 10을 참조함으로써 더욱 잘 이해할 수 있을 것이다.
도 3은 본 개시 내용의 일 실시예에 따른 송신 모듈(142)의 일 구현예를 나타낸다. 도 3에 도시된 바와 같이 송신 모듈(142)은 주로 두 개의 주요 블록인 입력 변경 모듈(144)과 랜덤 디지털 노이즈 생성기 모듈(146)을 포함한다. 일 실시예에서, 랜덤 디지털 노이즈 생성기 모듈(146)은 의사 랜덤 디지털 노이즈 생성기 일 수 있다. 다른 실시예에서 랜덤 디지털 노이즈 생성기 모듈(146)은 가우시안 디지털 노이즈 생성기일 수 있다. 랜덤 디지털 노이즈 생성기 모듈(146)은 이하에서 더욱 상세하게 설명하는 바와 같이, 입력 변경 모듈(144)에 이진 스트림을 제공하기 위해 노이즈 상태를 생성하는 일련의 레지스터(register)를 사용할 수 있다.
동작 시에, 클록 신호(101)는 입력노드(110)를 통해 입력 변경 모듈(144)에 공급된다. 또한 점선으로 나타낸 바와 같이, 클록 신호(101)는 입력노드(110)에서 랜덤 디지털 노이즈 생성기 모듈(146)로 공급될 수 있으며, 또는 신호(101)가 데이터 신호인 경우와 같이 개별 클록이 의사 랜덤 디지털 노이즈 생성기 모듈(146)을 구동하기 위해 사용될 수 있다.
입력 변경 모듈(144)이 클록(101)으로부터 확산 디지털 신호(103)의 생성을 용이하게 하는데 사용하도록, 랜덤 디지털 노이즈 생성기 모듈(146)은 일반적으로 이진 데이터 스트림을 포함하는 전력 확산 디지털 노이즈 신호를 출력노드(148)에 공급하는데 사용되는 랜덤 시퀀스의 노이즈 상태(149)를 생성한다.
랜덤 디지털 노이즈 생성기 모듈(146)에 의해 제공된 전력 확산 함수를 실행한 후, 입력 변경 모듈(144)은 확산 디지털 클록 신호(103)를 출력노드(114)를 통해 시스템 내의 다른 모듈로 송신한다. 일 실시예에서, 랜덤 디지털 노이즈 생성기 모듈(146)은 룩업 테이블(look-up table)을 포함한다. 다른 실시예에서, 랜덤 디지털 노이즈 생성기 모듈(146)은 선형 피드백 시프트 레지스터(liner feedback shift register, LFSR)일 수 있다. 또 다른 실시예에서, 룩업 테이블 액세스 또는 LFSS의 상태 시퀀스(state sequence)는 도 4를 참조하여 더 설명하는 바와 같이 원하는 횟수의 반복 상태를 생성하기 위해, 게이트로 제어될 수 있거나(gated), 논리로 제어될 수 있다. 일 실시예에서, 피드백 루프 내에 홀수 개의 분할기보다 더 용이하게 구현되는 짝수 개의 분할기(divider)를 구비한 위상 동기 루프(phase locked loop, PLL) 회로의 사용을 용이하게 하기 위해, 반복 상태의 수는 짝수 상태로 선택된다.
도 4는 랜덤 노이즈 생성기(146)에 대응하며, LFSS를 사용하여 구현될 수 있는 게이트형(gated) 의사 난수(pseudo-random number) 생성기(157)를 사용하는 의사 랜덤 노이즈 생성기(156)의 일례를 나타낸다. 구체적으로, 게이트형 펄스 생성기(158)는 입력노드에 수신된 펄스 수에 기초하여 카운트값(count) 또는 상태를 유지하고, PRN 생성기(157)는 상태 시퀀스를 순환하며 이들 상태에 기초하여 랜덤 이진 스트림(B)을 출력한다. 소정 개수의 펄스를 수신함에 따라, 게이트형 펄스 생성기(158)는 리셋 신호를 의사 난수 생성기(157)에 대해 생성하며, 그 결과 의사 난수 생성기(157)는 리셋되거나 시작 값으로 다시 적재되며(reloaded), 다시 한번상태 시퀀스를 순환한다.
일 실시예에서, 게이트형 펄스 생성기(158)는 생성되는 상태가 짝수가 되도록 하기 위해 의사 난수 생성기(157)를 리셋시킨다. 게이트형 펄스 생성기(158)는 또한 프로그램 가능하여, 의사 난수 생성기(157)에 의해 생성된 상태 시퀀스의 수는 시스템(예를 들어, 애플리케이션 드라이버 또는 시스템 BIOS) 또는 사용자(예를 들어 프로그램 상태에 기초하거나 외부 핀에 의함)에 의해 선택 할 수 있다. 의사 난수 생성기(157)와 관련된 상태의 수를 달리함으로써 EMI 감소량은 여기에서 설명될 것인 바와 같이 변화될 수 있다.
모듈(154)은 입력 변경 모듈(144)과 같은 입력 변경 모듈의 더욱 상세한 실시예이다. 모듈(154)은 곱셈/나눗셈 모듈(153)에서 클록(101)을 수신한다. 이에 따라 클록 펄스는 원래의 클록(101)과는 다를 수 있는 주파수 성분을 갖는 곱셉기(159)에 공급된다. 곱셈값이 소정의 값보다 작은 경우(예를 들어 1), 곱셈/나눗셈 모듈(153)이 공급하는 클록은 클록(101)의 주파수 성분과 같거나 보다 낮은 주파수 성분을 갖는 클록을 생성할 것이다. 곱셈값이 그보다 큰 경우, 곱셈/나눗셈 모듈(153)이 공급하는 클록은 클록(101)의 주파수 성분과 같거나 보다 높은 주파수 성분을 갖는 클록을 생성할 것이다.
이와 같이, 생성된 확산 디지털 신호(103)는 원래의 클록(101)보다 높은 주파수로 상향 확산(up-spread) 또는 원래의 클록(101)보다 낮은 주파수로 하향 확산(down-spread)될 수 있다. 상향 확산 및 하향 확산을 용이하게 함으로써 EMI 방출을 임계 주파수들(critical frequencies)로부터 멀리 시프트시킬 수 있다.
곱셈/나눗셈 모듈(153)로부터의 클록 펄스와 의사 난수 생성기(157)로부터의 랜덤 이진 스트림은 곱셈기(159)에서 결합되어 확산 디지털 신호(103)를 생성한다. 일 실시예에서 곱셈기(159)는 배타적 논리합 게이트(exclusive-OR gate)를 사용하여 구현된다. 애플리케이션 및 간섭 발생 여하에 따라, 설계자는 상향 확산 또는 하향 확산의 사용을 선택할 수 있다. 상향 확산은 일반적으로 고속 클록을 필요로 하는 애플리케이션에 있어 비용면에서 효과적인 것은 아니다. 예를 들어, 100MHz 클록은 16개로 이루어지는 확산 코드에 대해 1.6 GHz 칩 클록을 필요로 할 것이다.
도 5는 송신 전력 확산 모듈의 대안 실시예를 나타내는 블록도(162)이다. 일 실시예에서, 최대 길이 시프트 레지스터 시퀀스 생성기 또는 M-시퀀스 생성기(166)와 같은 코드 생성기는 2M-1상태 길이(states long)의 랜덤 코드를 생성하며, M은 장치(166) 내의 레지스터 스테이지(register stage)(163), 플립플롭(163) 또는 기억 소자(storage element)(163)의 수이다. 다른 실시예에서, 최대 길이 시프트 레지스터 시퀀스 생성기(166)는 최종 상태를 복호화하는 복호기(167)를 구비함으로써 2M상태 길이를 갖는 랜덤 코드를 생성한다. 예를 들어, 4개의 레지스터 또는 플립플롭(163)(M = 4)이 필요하면, 15비트(예를 들어, 2M-1 비트) 송신 후에 반복 시퀀스는 완료될 것이고, 그 다음에 그 자체의 반복을 시작할 것이다.
4개의 레지스터, 즉 플립프롭(163)(M = 4)이 사용되어 짝수 개의 상태가 필요한 경우, 복호기(167)는 시퀀스에 여분의 상태를 추가하기 위하여 반복 시퀀스의 마지막 상태를 복호화하여 마지막 상태와 같은 하나의 추가적인 초기 상태를 삽입하므로, CDMA 통신을 사용하는 DSSS 애플리케이션에 공통인 바와 같이, 시퀀스를 2M-1 대신에 2M사이클 반복한다.
의사 난수 발생기, 예를 들어 최대 길이 시프트 레지스터 시퀀스 생성기 또는 m 시퀀스 생성기(166)는 2M-1 비트 길이를 갖는 랜덤 코드를 생성하며, M은 피드백 연결을 갖는 레지스터 스테이지의 수이다. 레지스터(163)에 적재되는 초기 코드는 한번에 왼쪽 1비트가 시프트되는, 전부 2M-1번의 순차 시프트에 의해 하나의 의사 랜덤 비트 스트림 사이클을 완성한다. 레지스터 내의 M개의 요소(element) 사이의 피드백 회로[종종 회로의 출력노드, 입력노드, 및/또는 하나 이상의 M 플립플롭(163)에 연결된 하나 이상의 XOR 게이트, 도시되지 않음]는 M 비트를 2M-1 의사 랜덤 반복 비트 스트림으로 변환하기 위해 시프트시마다 M 비트의 상태를 변화시키는 것을 보장한다. 그러므로, 장치는 시퀀스의 재 반복을 시작하기 전에 모든 가능한 2M-1 직렬 스트림 비트 상태 동안 순환할 것이다. 본질적으로, 시프트 레지스터는 2M-1 시프트시마다 M 비트 장치 내의 원래의 상태 또는 이진 값으로 다시 시프트된다. 실제로, M은 임의의 수일 수 있으며 일반적으로 3보다 큰 수이다.
곱셈기(161)는 FF4의 출력노드에 연결됨으로써 의사 랜덤 이진 스트림을 수신한다. 낮은 주파수의 대표 클록(101)은 M 비트 카운터(167)에서 수신된다. 카운터(167)의 출력노드에서의 대표 클록(101)은 모듈(166)로부터의 의사 랜덤 이진스트림과 곱셈비(161)에서 결합되어 확산 디지털 신호(103)를 생성한다. 일단 확산 디지털 신호(103)가 도 3 내지 도 5에서 나타낸 바와 같은 송신 전력 확산 모듈로부터 송신되면, 그 확산 디지털 신호(103)는 수신 전력 확산 모듈(예를 들어, 120, 122 또는 170)에서 수신된다.
도 6은 도 1의 수신 전력 확산 모듈(120)에 대응하는 일 실시예의 수신 전력 확산 모듈(170)을 나타낸다. 수신 전력 확산 모듈(170)은 입력 변경 모듈(174)과 랜덤 노이즈 생성기(176)를 포함한다. 일반적으로 도 1에 나타낸 바와 같은 시스템에서 수신 전력 확산 모듈(120)은 송신 전력 확산 모듈(112)의 선험적 지식(priori knowledge)을 가질 것이다. 송신 전력 확산 모듈의 선험적인 지식으로 인해, 수신 전력 확산 모듈(120)은 송신 전력 확산 모듈(112)에 의해 실행되는 정확한 랜덤 노이즈 생성기 함수를 안다.
송신 전력 확산 모듈에서 실행되었던 것과 동일한 랜덤 노이즈 생성기 함수를 랜덤 노이즈 생성기(176)에서 실행함으로써, 확산 디지털 신호(103)를 생성하기 위해 원래 확산되었던 클록/데이터(103)를 복구할 수 있다. 또한, 난수 확산 신호를 포함하는 삽입 지연과 동등한 양만큼 위상 동기 루프 피드백을 지연시킴으로써, 원래의 클록(101)과 공지된 위상 관계로 동기되는 클록/데이트 신호(106)를 생성하기 위하여, 클록(105)은 위상 동기 루프(175)에 공급된다.
이 기술분야의 당업자는 수신 전력 확산 모듈(170)이 두 단계로 클록(105)을 생성할 것이라는 것을 알 수 있을 것이다. 제1 단계는 확산 클록/데이터 신호(103)에 대한 동기가 획득되는 취득(acquisition) 단계이다. 취득은 들어오는 비트 스트림을 수신기(170) 랜덤 노이즈 생성기(176)의 전력 확산 함수와 한 클록씩 기준으로 비교함으로써 구해진다. 특정 상태인 경우, 난수 코드 또는 노이즈 상태는 정합하는 것으로 밝혀지면 프로세스는 상태 N+1이 또한 유효한지를 결정하기 위해 계속되며, 그렇지 않으면 제1 노이즈 상태가 유지된다. 만약 상태 N을 통과하면, 모든 상태를 확인할 때까지 다음 상태를 지속한다. 그렇지 않으면 그 프로세스는 제1 초기 상태를 지속한다. 그러므로 송신 확산 모듈과 동일한 랜덤 노이즈 상태를 생성하는 랜덤 노이즈 생성기(176)를 구비함으로써, 동기형 시스템 동작을 허용하는 방식으로 원래 클록/데이터(101)를 복구할 수 있다.
수신 전력 확산 모듈(170)의 이점 중 하나는 확산 클록 데이터 신호(103)에 의해 야기된 모든 노이즈는 스스로 확산되어 클록 신호(105)의 노이즈 플로어( noise floor)에 합해진다. 이 확산의 결과로서, 확산 클록/데이터 신호(103)에 대한 모든 노이즈 임펄스는 복구된 클록(105 또는 106)에 대해 아무런 영향을 미치지 못할 것이다. 이것은 동기 시스템을 구비한다는 점에서 유리하며, 다수의 클록 펄스가 시스템의 여러 지점에서 동일한 경우에 바람직하다. 그러므로, 확산 클록/데이터 신호(103)에 대해 EMI 노이즈를 확산시킴으로써 송신 전력 확산 모듈에서 수신된 클록 사이클의 수와 수신 전력 확산 모듈(170)이 생성한 클록 사이클의 수가 동일하게 유지될 수 있다.
도 7은 수신 전력 확산 모듈(120)의 또 다른 실시예를 나타낸다. 도 7의 수신 전력 확산 모듈(180)은 에지 검출기/모듈러 카운터(186)에 연결된 입력노드(118)에서 확산 클록/데이터 신호(103)를 수신한다. 에지 검출기/모듈러 카운터(186)는, 원래의 클록(101)을 클록(105)으로 출력노드(122)에 발생시키는, 클록 회복 신호(183)에 의해 사용되는 펄스를 출력노드(181)에 생성하기 위하여, 확산 디지털 신호(103)에 대해 수신된 정보를 해석한다.
구체적으로는, 에지 검출기/모듈러 카운터(186)는 수신되는 확산 디지털 신호(103)에 대한 선험적인 지식을 가지고 있다. 그 결과, 에지 검출기/모듈러 카운터(186)는 상승 클록 에지 또는 하강 클록 에지가 몇 개인지 알며, 확산 디지털 신호(103)는 그 내부에 반복 신호를 가질 것이다. 예를 들어, 2M시퀀스의 경우, M은 4와 같으며, 그와 함께 의사 수 발생기가 적재되는 초기 값에 기초한 고정된 수의 클록 송신이 존재할 것이다. 그러므로 에지 검출기/모듈러 카운터(186)는 확산 디지털 신호(103)가 시퀀스 반복을 카운트할 때마다 펄스(187)를 생성하는 카운팅 메커니즘을 포함한다. 예를 들어, 전부 12개의 상승 에지가 있는 것으로 값 M을 가정하면, 에지 검출기/모듈러 카운터(186)는 펄스(187)를 출력노드(181)에 12개의 클록 에지마다 생성할 것이다.
출력노드(181)에 생성된 펄스는 출력노드(122)에 클록(105)으로 나타낸 원래의 클록(101)의 대표(representation)를 재생하기 위하여 위상 동기 루프와 N 분할 카운터(divide by N counter)(도시하지 않음)를 포함하는 클록 복구 모듈(183)에 공급된다. 도 7의 구현예가 갖는 단점 중 하나는 확산 디지털 신호(13)가 EMI 노이즈를 픽업(pickup)할 수 있는 노이즈 환경에서, EMI 노이즈는 예상치 못한 시간에 발생되는 출력노드(181)의 펄스(187)를 유발시킬 추가적인 상승 에지로 해석될수 있다는 것이다. 이것은 동기형 시스템을 구현할 수 없는 결과를 초래하는, 고정 주파수를 갖지 않는 클록(105)을 유발할 것이다.
도 8은 도 7의 수신 전력 확산 모듈의 더욱 상세한 실시예를 나타낸 것이다. 일반적으로 모듈(196)은 도 7의 에지 검출기/모듈러 카운터(186에 대응한다. 구체적로, 5개의 플립플롭(193)은 리셋 회로(194)를 구동하는 마지막 비트를 가지면 직렬로 연결된다. 리셋 회로(194)는 새로이 카운트를 시작하기 위해 직력 접속된 플림플롭(193)(FF1-FF5)을 차례로 리셋할 수 있다.
게다가, 많은 유형의 카운터를 사용할 수 있으며, 모듈(196)에 나타낸 카운터(196)는 확산 디지털 신호(103)의 활성 에지(active edge)를 갖는 플립플롭(193) 체인을 따라 발생 값(asserted value)을 이동(walking)시킴으로써 동작한다. 예를 들어, 리셋 회로(194)에 의해 리셋이 일어난 후, 플립플롭(193) 각각의 출력노드의 값은 무효, 즉 0(zero)이 될 것이다. 그 결과, 배타적 논리합 함수인 곱셈기(193)는 그 출력노드에 낮은 레벨의 값(low value)을 공급한다. 리셋에 이어 확산 디지털 신호(103)로부터 제1 활성 에지를 수신함에 따라, 논리 레벨 1 등의 발생 값은 제1 플립플롭(FF1)의 출력노드에 래치된다.
발생되는 제1 플립플롭(FF1)의 출력의 결과로서, 현재 발생된 신호와 무효된 신호를 수신하는 배타적 논리합 함수(197)는 발생된 신호를 자신의 출력 노드에 공급한다. 확산 디지털 신호(103)의 다음 활성 에지 송신 다음에, 제1 플립플롭(FF1)의 출력노드에서 래치되는 발생 값과 마찬가지로, 제1 플립플롭(FF1)의 출력 노드에서 발생된 값은 제2 플립플롭(FF2)의 출력노드에서 래치된다. 배타적 논리합 함수(197)는 이제 두 개의 발생된 입력을 수신하였기 때문에 그 출력은 무효가 되고(negated), 카운팅 시퀀스의 나머지(remainder)를 위해 남는다. 카운팅 시퀀스는 발생된 신호가 제5 플립플롭(FF5)의 출력노드에서 수신될 때까지 계속되며, 그것에 의해 리셋 회로는 무효된 값을 갖는 플립플롭(193) 각각을 리셋시킨다.
일 실시예에서 에지 검출/모듈러 카운터(196)는 각각의 출력 노드에서 무효된 값을 리셋하는 것으로 설명되었지만, 다른 실시예에서 리셋 회로가 특정 값을 플립플롭(193)에 미리 적재할 수 있다는 것을 이해할 수 있을 것이다. 또한, 단순한 비트 이동 카운터(bit walking counter)를 구현하였지만 더욱 복잡한 카운터를 구현할 수 있음은 물론이다.
이런 식으로, 배타적 논리합 모듈(197)은 예상 카운트 값에 기초한 확산 디지털 신호(103) 시퀀스의 반복에 대응하는 펄스(187)를 생성한다. 이 펄스(187)는 위상 검출기(199)에 제공되며, 위상 검출기(199)는 차례로 그 출력을 필터(198)에 공급하고, 필터(198)는 차례로 그 출력 신호를 VCO(195)에 공급하며, VCO(195)는 위상 검출기(199)로 피드백되는 N 분할 카운터(197)에 그 출력을 차례로 공급한다.
이런 식으로, 클록 복구 모듈(183)(도 7)은 이 기술 분야에서 널리 알려진 방식으로 구현될 수 있으며, 위상 동기 루프(phase-locked loop) 안정성은 그 때 출력 클록 주파수에 대한 들어오는 펄스의 상대적인 듀티 사이클(duty cycle)에 직접적으로 관계있다.
도 9는 수신 전력 확산 모듈(170)의 또 다른 실시예를 나타낸다. 동작 시에, 도 9의 수신 전력 확산 모듈은 확산 디지털 신호(103)의 검출을 허용하며 그것에 의해 확산 디지털 신호(103)가 검출된 경우, 확산 디지털 신호(103)는 원래의 클록을 복구하기 위해 그 전력을 다시 확산시킨다. 그러나 확산 디지털 신호(103)의 존재가 검출되지 않은 경우, 입력 변경 모듈(284)의 입력 노드(118)에서 수신되는 신호는 비확산 디지털 클록 신호로 가정되어, 확산 디지털 신호(103)를 재생성하지 않고 시스템을 통과한다.
도 9의 수신 전력 확산 모듈의 동작을 이해하기 위하여, 모듈이 처음에 리셋 상태에 시작하는 것으로 가정된다. 리셋 상태에서 시작될 때, VCO(295)를 포함하는 위상 동기 루프 부분은 확산 디지털 신호(103)로부터 복구될 것으로 예상된, 원래의 예상 클록에 상당히 근사한 출력 클록을 생성하도록 설계된다. 이 클록은 의사 랜덤 노이즈 생성기(286) 및 시작 프로세스 동안에 제어를 필요로 하는 기타 다른 모듈에 공급된다.
시작 프로세스의 결과로서, 제어 모듈(290)은 의사 랜덤 노이즈 생성기(286)를 입력 변경 모듈(284)에 차례로 값을 제공하는 특정 상태로 유지한다. 예를 들어 취득 단계 동안에 입력 변경 모듈(284)에 1(one)이 제공될 수 있다. 도 9의 수신 전력 확산 모듈은 특정한 서명(signature)을 갖는 확산 디지털 신호를 예상하고 있기 때문에, 리셋 부분 동안에 입력 변경 모듈(284)은 확산 디지털 신호(103)를 수신할 수 있으며, VCO가 생성한 시작 클럭을 사용하여 수신된 확산 디지털 신호(103)에 대응하는 상태에 대한 시퀀스 값을 래치한다.
이들 값 또는 상태는 확산 디지털 신호(103)와 관련하여 공지된 시퀀스인 특정 시퀀스를 찾기 위해 이동 창 검출기(sliding window detector)(288)에 제공될수 있다. 예를 들어, 확산 디지털 신호(103)는 16비트마다 반복되는 시퀀스를 가질 수 있지만, 이동 창 검출기(288)는 단지 전체 비트 수의 서브셋(subset)만을 감시하여 검출 할 수 있는 고유한 비트 시퀀스가 존재한다는 것을 안다. 그러므로 예를 들어 수신되는 신호가 실제로 확산 디지털 신호(103) 서명을 포함하고 있는지 여부를 확인하기 위해, 단지 3비트 또는 4비트만 검출되면 된다.
이동 창 검출기(288)가 수신되는 단계에서 확산 디지털 신호(103)를 확실히 확인한 경우, 제어 모듈(290)은 신호를 보내고 의사 랜덤 노이즈 생성기(286)는 리셋에서 빠져나와 상태에 따라 순환이 허용된다. 또한 구성요소(299, 298, 295, 297)를 포함하는 위상 동기 루프가 확산 디지털 신호(103)를 생성하기 위해 확산되는 원래의 클록을 대표하는 클록(106)을 생성할 수 있도록 하기 위해, 이동 창 검출기(288)는 곱셉기(291)의 선택선을 활성화시켜 이동 창 검출기(288)로부터의 신호가 위상 검출기(299)로 전달될 수 있도록 한다. 이 실시예에서, 이동 창 검출기(288)는 또한 위상 동기 루프가 검출되는 펄스를 곱해야 한다는 것을 나타내는 값을 N 분할 카운터(297)에 제공할 필요가 있을 수 있다.
의사 랜덤 노이즈 생성기(286)가 모든 상태를 생성하고 있고 입력 변경 모듈(284)이 확산 디지털 신호(103)로부터 수신되는 모든 신호를 변경하고 있기 때문에, 입력 변경 모듈이 클록(106)을 직접 생성할 수 있고, 그 클록을 클록 취득을 위한 위상 검출기(299)에 공급하기 위해 이동 창 검출기(288)를 우회할 수 있다는 것에 유의하여야 한다. 삽입 지연과 동일한 양만큼 위상 동기 루프 피드백을 지연시킴으로써, 이 클록은 원래의 클록(101)과 알려진 위상 관계를 갖도록 생성될 수있으며, 난수 확산 신호를 포함한다.
그러나 이동 창 검출기(288)가 확산 디지털 신호(103)로부터 예상된 서명을 결코 검출하지 않는 다른 실시예에서, 입력 변경 모듈(284)에서 수신되는 신호는 확산 디지털 신호(103)가 아니라 변경 없이 통과되어야 하는 실제 데이터 또는 클록이라는 가정이 성립한다. 이 경우에, 이동 창 검출기(288)는 곱셈기(291)에 자신의 다른 입력 노드에서의 신호를 위상 검출기(299)로 전달하도록 하는 신호를 보낸다. 입력노드에서 신호가 수신되는 클록이 수신 전력 확산 모듈(170)의 출력 노드를 통해 전달되는 경우, N 분할 카운터(297)는 신호를 통과시킬 수 있도록 하기 위해 다시 프로그램되어야 한다는 것을 이해할 수 있을 것이다.
도 9에 도시된 형태의 수신 전력 모듈을 구현하는데 따른 한 가지 이점은 예상된 클록을 생성하기 위해 기지의 확산 신호를 재확산시킬 수 있다는 것, 또는 확산 신호를 사용하는 것이 바람직하지 못한 상태인 경우에 통상의 신호를 사용하여 장치를 통과시킬 수 있다는 것이다.
도 10은 본 명세서에 개시된 전력 확산 개념을 사용하는 특정 실시예를 나타낸다. 도 10의 애플리케이션이 여러 가지 애플리케이션일 있음을 이해 할 것이다. 예를 들어, 도 10은 마더보드, 셋투박스(set-to-box), 카메라, 프린터, 오디오/비디오 어댑터, 서버 및 네트워 장비를 나타낼 수 있다. 도 10의 메모리 장치는 동적 랜덤 액세스 장치와 정적 랜덤 액세스 장치 등의 랜덤 액세스 장치를 나타낸다. DDR(Dual Data Rate) 랜덤 액세스 장치를 구비하는 하는 등에 의해 장치 속도가 증가할수록 줄여야 하는 방출 또한 증가될 것이다. 구체적으로, 도 10은 복수의CPU(310)에 CPU 클록을 공급하고, 다른 CPU, 삽입 슬롯(add-in slot) 또는 기준 클록 등의 다른 장치가 사용하는 클록을 칩셋(315)에 공급하는 클록 드라이버(302)를 포함한다. 칩셋(315)은 여러 기능을 제어하기 위해 및/또는 수신된 클록의 여러 대표를 분배하기 위해 사용될 수 있다.
특정 실시예에서, 칩셋(315)은 클록(CLK0)을 송신기(320)에 전송한다. 송신기(320)는 확산 디지털 신호(103)를 전송선(322)에 공급하기 위해 앞서 설명한 방식으로 동작한다. 도시된 특정 실시예에서, 이 전송선(322)은 정보 처리 시스템의 마드보드와 같은 인쇄 회로 기판 상의 트레이스(trace)를 포함한다. 전송선은 3개의 구성요소(325, 330, 335)를 포함하는 것으로 도시된다. 전송선을 따라 삽입 커넥터(add-in connectors)(340)가 존재하기 때문에 전송선(322)은 단일 전송선으로 도시되지 않으며, 전송선에서 임피던스 불연속성이 발생할 수 있다. 이 임피던스 선 불연속성은 전송선 부분(330)으로 나타낸다.
전송선(330) 불연속성의 결과로서, EMI 방출은 메모리 장치(360) 중 하나에 대한 수신기(345)에서 수신되는 확산 디지털 신호(103)의 노이즈 대표(noisy representation)를 초래할 수 있다. 메모리 장치(36)는 정보 처리 시스템 상의 메모리량을 증가시킬 수 있는 메모리 삽입 카드를 나타낼 수 있다. 전송선(322)으로부터의 확산 디지털 신호(103)의 수신에 응답하여, 수신기(345)는 송신기(320)에서 수신된 원래의 클록 신호의 대표를 생성하기 위하여 확산 디지털 신호(103)의 전력을 확산시킨다.
전술한 것처럼, 도시된 바와 같은 개시된 송신기/수신기 쌍의 사용은 전송선(322)에 의해 송신되는 노이즈의 효과뿐만 아니라 전송선(322)에 의해 수신되는 노이즈의 효과도 감소시켜, 깨끗한 클록 신호를 수신기(345)에 의해 생성하여 메모리 칩(램 칩)(351 - 359)에 공급할 수 있다.
도 11은 본 개시내용의 특정 실시예에 따른 방법을 흐름도의 형태로 나타낸다. 단계 402에서, 실질적으로 고정 주파수를 포함하는 제1 디지털 신호를 수신한다. 일 실시예에서, 제1 디지털 신호는 여러 디지털 부품에 타이밍 제어를 제공하기 위해 사용되는 클록 신호일 수 있다. 클록 신호의 일례는 실질적으로 사다리꼴형 파형이다.
단계 404에서, 제1 전력 확산 디지털 노이즈 신호에 기초하여 제1 디지털 신호를 변경하여 확산 디지털 신호를 생성한다. 일반적으로, 제1 전력 확산 노이즈 신호는 난수 생성기를 포함할 것이다. 사용 가능한 난수 생성기의 예로는 의사 난수 생성기, 및 의산 랜덤 가우시안 노이즈 수 생성기를 포함한다. 제1 디지털 신호를 전력 환산 디지털 노이즈 신호에 기초하여 변경함으로써, 더 큰 주파수 스펙트럼으로 거듭 확산하는 전력을 갖는 확산 디지털 신호가 취득되며, 그것에 의해 EMI의 효과를 감소시킨다.
단계 406에서, 비무선 전송선을 따라 확산 디지털 신호 송신를 송신한다. 비무선 전송선의 예로는 동축 케이블 등은 물론 배선 가이드, 집적 회로 장치 트레이스 및 인쇄 회로 기판 트레이스를 포함한다. 확산 디지털 신호는 비무선 전송선을 따라 수신 장치에 공급된다.
단계 408에서 수신 장치에서 전송선으로부터 확산 디지털 신호를 수신한다.그 다음 단계 410에서, 제1 전력 확산 함수를 실행하는 제2 전력 확산 신호에 기초하여 확산 디지털 신호를 변경한다. 일 실시예에서, 제2 전력 확산 함수는 수신 단계 404에서 사용된 전력 확산 함수와 동일하다. 디지털 신호의 변경에 응답하여, 제1 디지털 신호를 대표하는 제2 디지털 신호를 생성한다.
다른 실시예에서, 단계 410에서 사용되는 전력 확산 함수는 변경 단계에서 사용된 것과 동일한 전력 확산 함수를 사용할 필요는 없다. 앞서 개시한 바와 같이, 클록을 효과적으로 복구하기 위해 카운터 네트워크를 사용할 수 있으며, 그것에 의해 전력을 확산시켜 원래의 형태로 되돌린다. 마찬가지로, 동일한 랜덤 상태를 생성하는 난수 생성기는 제1 디지털 신호를 대표하는 제2 디지털 신호를 생성하기 위해 확산 디지털 신호를 변경 하는데 사용될 수 있다.
도 11의 방법은 종래 기술에 비해 전송선을 통해 송신되는 클록 신호로부터의 EMI 방출을 고조파 에너지(harmonic energies)를 주파수 스펙트럼 이상으로 확산시킴으로써 감소시킬 수 있다는 점에서 이점이 있다. 또한 복구되는 클록은 시스템에 어떤 의미있는 추가적인 지터를 도입하지 않기 때문에, 복구되는 클록은 시스템에 대해 추가적인 타이밍 억제(timing constraint)를 도입하지 않고 복구될 수 있다.
도 12는 본 발명에 따른 다른 방법의 흐름도를 나타낸다. 단계 422에서 EMI 목표를 충족시키지 못하는 제1 EMI 프로파일 갖는 제1 디지털 신호를 수신한다. 예를 들어 시스템에 관계하는 EMI를 제공하는 것으로 알려진 데이터 또는 클록 신호를 수신할 수 있다. 단계 424에서 랜덤 디지털 노이즈 신호에 기초하여 제1 디지털 신호를 변경하여 EMI 목표를 충족시키는 제2 EMI 프로파일을 갖는 제2 디지털 신호 생성한다. EMI 목표의 일례는 특정 주파수를 넘는 소정의 EMI 방출 레벨을 초월하지 않는 것이다. 단계 424에서 신호를 변경함으로써 EMI 프로파일을 충족시킬 수 있다.
단계 426에서, 제2 디지털 신호를 비무선 송신선에 공급한다. 비무선 전송선의 예로는 배선, 집적 회로 트레이스, 인쇄 회로 기판 트레이스, 동축 케이블 등을 포함한다. 단계 428에서, 수신 장치에서 전송선으로부터 제2 디지털 신호를 수신한다. 단계 430에서, 디지털 노이즈 신호에 기초하여 제2 디지털 신호를 변경하여 실질적으로 제1 EMI 프로파일을 갖는 제3 디지털 신호를 생성한다. 전술한 바와 같이, 원래 클록의 대표를 생성하기 위해 가우시안 노이즈 신호 또는 의사 랜덤 노이즈 신호와 같은 디지털 노이즈 신호를 사용하여 전력 확산을 갖는 제2 디지털 신호를 변경할 수 있다.
도 13은 본 개시 내용의 일 실시예에 따른 방법을 흐름도의 형태로 나타낸 것이다. 단계 442에서, 제1 클록의 제1 대표(제1 클록을 대표하는 제1 신호)를 수신한다. 단계 444에서, 제1 신호의 전력이 제1 전력 확산 함수에 기초하여 확산되는 경우, 제1 신호가 제1 기준을 충족하는지에 대해 판단한다. 예를 들어 제1 기준은 전력을 확산시킨 후, 생성되는 제1 클록과 같은 고정 주파수 신호를 얻는 제1 신호일 수 있다. 제1 기준의 다른 예로는 예상되는 랜덤 상태 시퀀스인 랜덤 상태 시퀀스를 얻는 제1 신호의 전력을 확산시키는 프로세스일 수 있다.
단계 444에서 제1 기준이 충족된 것으로 판정된 경우, 단계 446으로 진행한다. 단계 446에서, 제1 신호의 전력을 확산시켜 제2 신호를 생성한다. 이 제2 신호는 추가적으로 장치를 구동시키기 위해 장치의 출력노드에 공급된다. 사실상, 예상된 확산 신호를 수신한 경우, 예를 들어 수신 신호의 전력을 확산시켜, 복호화하여 제1 클록 신호의 대표를 제공한다.
제1 신호가 제1 기준을 충족시키지 못하는 경우, 단계 448로 진행하여 출력 노드에 대안 클록 신호(alternate clock signal)를 공급한다. 일 실시예에서, 대안 클록 신호 해법은 제1 신호를 역확산(de-spreading)시켜 클록을 생성하는 대신에 단계 442에서 수신한 제1 신호를 출력 노드에 공급하는 것이라 할 수 있다. 이 특정한 실시예는, 확산 수신/송신 모듈이 여러 가지 수신된 신호와 함께 동작할 수 있도록 한다는 점에 이점이 있다는 것을 이해 할 것이다.
도 14는 본 개시 내용의 특정한 실시예에 따른 방법을 흐름도의 형태로 나타낸 것이다. 단계 452에서 제1 전력 프로파일을 갖는 제1 주파수 성분을 포함하는 제1 디지털 비트 스트림을 수신한다. 제1 디지털 비트 스트림은 고정 주파수 클록 또는 제1 주파수 성분을 갖는 데이터를 포함할 수 있다.
단계 454에서, 제1 디지털 비트 스트림을 제1 전력 확산 신호에 기초하여 변경하여, 제2 전력 프로파일을 갖는 제2 주파수 성분과 함께 제1 주파수 성분을 대표하는 제2 디지털 비트 스트림을 생성한다. 예를 들어, 도 2를 다시 참조하면 제1 디지털 비트 스트림의 제1 주파수 성분은 도 2의 전력 프로파일(201)로 나타날 수 있다. 제1 디지털 비트 스트림이 데이터 비트 스트림인 경우, 전력 프로파일 부분(201)은 데이터와 관련된 단일 주파수 성분만을 나타낼 것이라는 것을 이해 할것이다. 일단 변경되면 제2 전력 프록파일을 갖는 제2 주파수 성분은 예를 들어 전력 프로파일(203)로 나타날 것이다. 이것은 전력 프로파일(203)이 제1 디지털 비트 스트림의 주파수 범위보다 더 높은 주파수 범위로 확산된다는 것을 용이하게 설명해준다. 그 결과로, 낮은 EMI 방출을 발생시키는 비트 스트림이 실현된다.
도 14는 본 개시내용의 여러 양상을 구현하는 시스템을 블록도 형태로 나타낸 것이다. 도 14의 시스템이 소정의 많은 다양한 애플리케이션으로 표현할 수 있음을 알 것이다. 예를 들어, 도 14는 몇몇 애플리케이션에서 거론하는 마더보드, 셋투박스, 카메라, 프린터, 오디오/비디오 어댑터, 서버, 및/또는 네트워크 장비를 나타낼 수 있다.
도 14는 메모리(502)와 CPU(505)에 타이밍 정보를 제공하는 클록 드라이버(501)이다. 하지만, 고정 주파수 신호를 메모리(502)에 직접 제공하는 것이 아니라, 클록 드라이버(501)는 송신 전력 확산 모듈(521)에 접속되어 있다. 여기에서 설명한 바와 같이, 송신 전력 모듈(521)은 고정 주파수 신호의 에너지를 확산시켜 확산 전력 스펙트럼을 갖는 신호를 생성하여 이 확산 신호를 전송선(523)에 공급한다. 전송선(523)에 연결된 수신 모듈(522)은 확산 신호를 수신하고 원래의 클록을 대표하는 고정 주파수 신호를 메모리(502)에 제공한다. 수신 모듈(522)은 메모리 장치(502)의 일부일 수 있고, 송신 모듈(521)이 클록 드라이버(501)의 일부일 수 있음을 알 수 있을 것이다.
마찬가지 방식으로, CPU(505)에 직접 연결되는 클록 드라이버(501)를 구비하는 것이 아나리, 클록 드라이버가 송신 전력 확산 모듈(541)에 연결된다. 여기에서 설명한 것처럼, 송신 전력 모듈(541)은 고정 주파수 신호의 에너지를 확산시켜 확산 전력 스펙트럼을 갖는 신호를 생성하고 이 확산 신호를 전송선(543)에 공급한다. 전송선(543)에 연결된 수신 모듈(542)은 확산 신호를 수신하며, 원래의 클록을 대표하는 고정 주파수 신호를 CPU(505)에 제공한다. 수신 모듈(542)은 메모리 장치(502)의 일부일 수 있고 송신 모듈(521)은 클록 드라이버(501)의 일부로 통합될 수 있음을 알 것이다.
데이터는 버스 세그먼트(516, 517, 518)를 포함하는 메모리 버스를 통해 메모리 장치(502)와 CPU 사이에서 전송된다. 일반적으로 메모리 장치(502)는 EMI에 해로운 결과를 초래할 수 있는 데이터 속도로 데이터를 전송하는 DDRM(Dual Data Rate Memory) 등의 고속 메모리를 나타낸다. 그러므로, 예시된 실시예에서 데이터 버스의 비트선 각각은 본 명세서에 개시된 확산 기술로부터 이득을 얻는다. 예를 들어, 버스 세그먼트(516)는 비트선(512)을 포함하며, 이는 본 개시내용과 일치하는 전력 확산 장치(535)에 제공된다. 메모리 버스 상의 데이터는 일반적으로 양방향 데이터이므로, 전력 환산 장치(535)는 일반적으로 송신 전력 확산 모듈과 수신 전력 환산 모듈 양자를 포함한다. 메모리/CPU로부터의 제어 신호는 데이터 읽기 또는 데이터 쓰기가 실행되는지에 따라 어떤 모듈을 활성화시킬 것인지를 제어한다. 모듈(353)이 송신 모듈로 기능하는 경우, 확산 데이터는 비트선(513)을 통해 확산 신호를 수신하여 처리하는 수신 모듈로 구성될 모듈(536)로 전송된다. 수신된 확산 데이터 신호는 CPU에 원래의 데이터를 제공하기 위해 동일한 전력 확산 함수를 사용하여 다시 확산될 것이다.
시스템의 구성요소 모두를 여기에서 기술한 전력 확산 기술을 구현하여야 하는 것은 아니라는 것을 알 수 있을 것이다. 예를 들어, 전력 확산 구성요소(503, 504)에 공급하는 클록신호는 확산되지 않는 것으로 예시된다. 마찬가지로 제어 신호는 일반적으로 고속 데이터가 아니기 때문에 CPU(505)와 메모리 사이의 제어 정보는 확산되지 않는 것으로 예시된다.
본 애플리케이션의 다양한 기능과 구성요소는 데이터 프로세서 또는 복수의 처리 장치와 같은 정보 처리 장치를 사용하여 구현될 수 있다. 그러한 데이터 프로세서는 마이크로프로세서, 마이크로컨트롤러, 마이크로컴퓨터, 디지털 신호 프로세서, 상태 머신(), 논리 회로 및/또는 연산 명령 또는 소정의 방식에 기초하여 디지털 정보를 처리하는 기타 장치일 수 있다. 일반적으로, 다양한 기능 및 블록도로 나타낸 시스템은 본 명세서에 일람된 하나 이상의 구현 기술을 사용하여 이 기술자의 당업자에 의해 용이하게 구현된다.
명령을 발생시키는 데이터 프로세서를 사용하는 경우, 명령은 메모리에 저장될 수 있다. 이러한 메모리는 단일 메모리 장치 또는 복수의 메모리 장치 일 수 있다. 이러한 메모리 장치는 읽기 전용 메모리 장치, 랜덤 액세스 메모리 장치, 자기 테이프 메모리, 플리피 디스크 메모리, 하드 드라이브 메모리, 외부 테이프, 및/또는 디지털 정보를 저장하는 기카 장치일 수 있다. 데이터 프로세서가 하나 이상의 기능을 상태 머신 또는 논리 회로를 통해 구현하는 경우, 대응하는 명령을 기억하는 메모리는 상태 머신 및/또는 논리 회로를 포함하는 회로 내에 내장되거나, 또는 기능이 조합 논리를 사용하여 수행되기 때문에 필요 없을 수 있다는 것에유의하여야 한다. 이러한 정보 처리 장치는 컴퓨터, 개인용 휴대 단말기(personal digital assistant, PDA), 핸드헬드(hand held) 컴퓨팅 장치, 케이블 셋톱박스, 셀룰러 폰과 같은 인터넷 가능 장치 등과 같은 시스템, 또는 시스템의 일부일 수 있다.

Claims (62)

  1. 실질적으로 고정 주파수를 포함하는 제1 디지털 신호를 수신하는 단계, 및
    제1 전력 확산 디지털 노이즈 신호에 기초하여 상기 제1 디지털 신호를 변경하여 확산 디지털 신호를 생성하는 단계
    를 포함하는 방법.
  2. 제1항에 있어서,
    상기 제1 디지털 신호를 수신하는 단계에서 상기 제1 디지털 신호가 클록 신호인 것을 특징으로 하는 방법.
  3. 제1항에 있어서,
    상기 방법은 상기 확산 디지털 신호를 비무선(non-wireless) 전송선을 따라 송신하는 단계를 포함하는 것을 특징으로 하는 방법.
  4. 제3항에 있어서,
    상기 확산 디지털 신호를 비무선 전송선을 따라 송신하는 단계에서 상기 전송선이 배선 가이드(wite guide)인 것을 특징으로 하는 방법.
  5. 제3항에 있어서,
    상기 확산 디지털 신호를 비무선 전송선을 따라 송신하는 단계에서 상기 전송선이 인쇄 회로 기판 트레이스(trace)인 것을 특징으로 하는 방법.
  6. 제3항에 있어서,
    상기 확산 디지털 신호를 비무선 전송선을 따라 송신하는 단계에서 상기 전송선이 동축 케이블인 것을 특징으로 하는 방법,
  7. 제3항에 있어서,
    상기 확산 디지털 신호를 비무선 전송선을 따라 송신하는 단계에서 상기 전송선이 집적 회로 트레이스인 것을 특징으로 하는 방법,
  8. 제1항에 있어서,
    상기 제1 디지털 신호를 변경하는 단계에서 상기 확산 디지털 신호의 생성을 촉진시키기 위해 상기 제1 전력 확산 신호가 제1 전력 확산 함수를 실행하는 것을 특징으로 하는 방법.
  9. 제8항에 있어서,
    상기 확산 디지털 신호를 수신하는 단계, 및
    제1 전력 확산 함수를 실행하는 제2 전력 확산 신호에 기초하여 상기 확산 디지털 신호를 변경시켜, 상기 제1 디지털 신호를 대표하는 제2 디지털 신호를 생성하는 단계
    를 더 포함하는 것을 특징으로 하는 방법.
  10. 제9항에 있어서,
    상기 제2 디지털 신호를 클록 분배 네트워크에 공급하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  11. 제10항에 있어서,
    상기 제2 디지털 신호를 공급하는 단계는 상기 제2 디지털 신호를 인쇄 회로 기판으로 이루어지는 상기 클록 분배 네트워크에 공급하는 단계를 포함하는 것을 특징으로 하는 방법.
  12. 제10항에 있어서,
    상기 제2 디지털 신호를 공급하는 단계는 상기 제2 디지털 신호를 집적 회로로 이루어지는 상기 클록 분배 네트워크에 공급하는 단계를 포함하는 것을 특징으로 하는 방법.
  13. 제8항에 있어서,
    상기 확산 디지털 신호를 수신하는 단계, 및
    제2 전력 확산 함수를 실행하는 제2 전력 확산 신호에 기초하여 상기 확산디지털 신호를 변경시켜, 제2 디지털 신호를 생성하는 단계
    를 더 포함하는 것을 특징으로 하는 방법.
  14. 제13항에 있어서,
    상기 제2 디지털 신호가 상기 제1 디지털 신호를 대표하는 것인지를 판단하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  15. 제14항에 있어서,
    상기 제2 디지털 신호가 상기 제1 디지털 신호를 대표하는 것으로 판단된 경우, 상기 제2 디지털 신호를 클록 분배 네트워크에 공급하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  16. 제14항에 있어서,
    상기 제2 디지털 신호가 상기 제1 디지털 신호를 대표하지 않는 것으로 판단된 경우, 상기 제2 디지털 신호의 클록 분배 네트워크에의 공급을 방지하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  17. 제13항에 있어서,
    상기 확산 디지털 신호를 변경하는 단계는
    상기 제2 전력 확산 함수가 복수의 상태를 가지며, 상기 복수의 상태의 서브셋(subset)을 사용하여 상기 제2 디지털 신호를 생성하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  18. 제17항에 있어서,
    상기 확산 디지털 신호를 변경하는 단계는
    상기 확산 디지털 신호에 기초하여 동기 신호를 결정하는 단계, 및
    상기 동기 신호를 록킹 구성요소(locking element)에 공급하여 상기 제2 디지털 신호를 생성하는 단계
    를 포함하는 것을 특징으로 하는 방법.
  19. 제13항에 있어서,
    상기 확산 디지털 신호를 변경하는 단계는
    상기 확산 디지털 신호의 소스(source)가 알려진 경우, 상기 제2 전력 확산 함수가 복수의 상태를 포함하며, 상기 복수의 상태의 서브셋을 사용하여 상기 제2 디지털 신호를 생성하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  20. 제13항에 있어서,
    상기 확산 디지털 신호를 변경하는 단계는
    상기 제2 전력 확산 함수가 복수의 상태를 가지며, 상기 복수의 상태 각각을 사용하여 상기 제2 디지털 신호를 생성하는 단계를 포함하는 것을 특징으로 하는방법.
  21. 제13항에 있어서,
    상기 제2 전력 확산 함수는 의사 난수 생성기(pseudo-random number generator)에 의해 생성되는 것을 특징으로 하는 방법.
  22. 제13항에 있어서,
    상기 제2 전력 확산 함수는 가우시안 난수 생성기(Gaussian-random number generator)에 의해 생성되는 것을 특징으로 하는 방법.
  23. 제21항에 있어서,
    상기 확산 디지털 신호를 변경하는 단계는 상기 의사 난수 발생기가 게이트형 의사 수 생성기(gated pseudo number generator)에 의해 생성되는 단계를 포함하는 특징으로 하는 방법.
  24. 제23항에 있어서,
    상기 게이트형 의사 수 생성기는 짝수 개의 상태를 생성하는 것을 특징으로 하는 방법.
  25. 제21항에 있어서,
    상기 의사 난수 생성기는 룩업 테이블을 포함하는 것을 특징으로 하는 방법.
  26. 제21항에 있어서,
    상기 의사 난수 생성기는 선형 피드백 시프트 레지스터를 포함하는 것을 특징으로 하는 방법.
  27. 제1항에 있어서,
    상기 제1 디지털 신호를 수신하는 단계에서 상기 제1 디지털 신호는 주기적인 사다리꼴 파형인 것을 특징으로 하는 방법.
  28. 제1항에 있어서,
    상기 변경하는 단계는 상기 제1 디지털 신호를 제1 전력 확산 신호에 기초하여 변경시켜 제어 자극(control stimulus)에 응답하여 상기 확산 디지털 신호를 생성하는 단계를 포함하는 것을 특징으로 하는 방법.
  29. 제28항에서,
    상기 제어 자극은 바이오스(bios) 설정을 포함하는 것을 특징으로 하는 방법.
  30. 제28항에서,
    상기 제어 자극은 바이오스 사용자 입력을 포함하는 것을 특징으로 하는 방법.
  31. 제28항에 있어서,
    상기 제어 자극은 상기 장치에 대한 입력 핀(input pin)인 것을 특징으로 하는 방법.
  32. 제28항에 있어서,
    상기 제어 자극에 응답하여 상기 확산 디지털 신호를 비무선 전송선을 따라 송신하고, 그렇지 않으면 상기 제1 디지털 신호를 상기 비무선 전송선을 따라 송신하는 단계를 포함하는 것을 특징으로 하는 방법.
  33. 제1항에 있어서,
    상기 제1 디지털 신호를 변경하는 단계에서 상기 확산 디지털 신호가 상기 실질적으로 고정 주파수보다 높지 않은 주파수 성분을 갖는 것을 특징으로 하는 방법.
  34. 제1항에서,
    상기 제1 디지털 신호를 변경시키는 단계에서 상기 확산 디지털 신호가 상기 실질적으로 고정 주파수 이상의 주파수 성분을 갖는 것을 특징으로 하는 방법.
  35. 제1 주파수를 포함하는 제1 이진 디지털 신호를 공급하는 제1 입력부; 및
    상기 제1 입력부에 연결되는 제2 입력부과, 상기 제1 이진 디지털 신호의 제1 이진 대표를 공급하는 제1 출력부를 포함하며, 상기 제1 이진 디지털 신호의 상기 제1 이진 대표는 상기 제1 이진 디지털 신호에 비례하여 그 전력이 확산된, 전력 확산 모듈
    을 포함하는 시스템.
  36. 제35항에 있어서,
    상기 전력 확산 모듈은 의사 랜덤 노이즈 상태를 제공하기 위한 출력을 구비하는 의사 랜덤 노이즈 생성기를 포함하는 것을 특징으로 하는 시스템.
  37. 제35항에 있어서,
    상기 전력 확산 모듈은 가우시안 랜덤 노이즈 상태를 제공하기 위한 출력을 구비하는 의사 랜덤 노이즈 생성기를 포함하는 것을 특징으로 하는 시스템.
  38. 제36항에 있어서,
    상기 전력 확산 모듈은
    상기 제1 입력부에 연결된 제1 변경 모듈 입력부, 상기 제2 출력부에 연결된 제2 변경 모듈 입력부, 및 상기 제1 복수의 노이즈 상태에 기초하여 상기 제1 디지털 신호의 상기 제1 2진 대표를 공급하는 변경 모듈 출력부를 포함하는 변경 모듈을 포함하는 것을 특징으로 하는 시스템.
  39. 제37항에 있어서,
    상기 제1 복수의 노이즈 상태는 짝수 개의 노이즈 상태를 갖는 것을 특징으로 하는 시스템.
  40. 제35항에 있어서,
    상기 제1 출력부에 연결된 전송선을 더 포함하는 것을 특징으로 하는 시스템.
  41. 제40항에 있어서,
    상기 전송선은 인쇄 회로 기판 트레이스인 것을 특징으로 하는 시스템.
  42. 제41항에 있어서,
    상기 인쇄 회로 기판 트레이스는 임피던스 불연속성(impedance discontinuity) 부분을 포함하는 것을 특징으로 하는 시스템.
  43. 제42항에 있어서,
    상기 임피던스 불연속성 부분은 삽입 커넥터(add-in connector)의 위치에 있는 것을 특징으로 하는 시스템.
  44. 제43항에 있어서,
    상기 삽입 커넥터는 메모리 장치를 수용(receive)하는 것을 특징으로 하는 시스템.
  45. 제40항에 있어서,
    상기 전송선은 집적 회로 기판 트레이스인 것을 특징으로 하는 시스템.
  46. 제40항에 있어서,
    상기 전송선에 연결되고 상기 제1 이진 디지털 신호의 제1 이진 대표를 수신하는 제3 입력부, 및 상기 제1 이진 디지털 신호의 제2 이진 대표를 공급하는 제2 출력부를 포함하는 제2 전력 확산 모듈
    을 더 포함하며,
    상기 제1 이진 디지털 신호의 제2 이진 대표는 실질적으로 상기 제1 디지털 신호와 동일한 주파수 패턴을 갖는 것을 특징으로 하는 시스템.
  47. 제46항에 있어서,
    상기 제2 전력 확산 모듈은
    상기 제2 출력부에 연결되고, 예상된 전력 상태의 상기 제1 이진 디지털 신호의 상기 제1 이진 대표를 수신한 경우를 검출하는 제4 입력부, 및
    상기 예상된 전력 상태를 검출한 경우 펄스를 공급하는 제3 출력부
    를 포함하는 것을 특징으로 하는 시스템.
  48. 제47항에서,
    상기 제1 전력 확산 모듈은 제1 복수의 노이즈 상태를 공급하기 위한 제4 출력부를 갖는 제1 의사 랜덤 노이즈 생성기를 포함하고,
    상기 제2 전력 확산 모듈은 상기 제1 복수의 노이즈 상태를 공급하기 위해 상기 동기 모듈의 제5 입력부에 연결되는 제5 출력부를 갖는 제2 의사 랜덤 노이즈 생성기를 포함하는 것을 특징으로 하는 시스템.
  49. 제47항에 있어서,
    상기 제1 전력 확산 모듈은 제1 복수의 이진 노이즈 상태를 공급하기 위한 제4 출력부를 갖는 제1 의사 랜덤 노이즈 생성기를 포함하고,
    상기 제2 전력 확산 모듈은 제2 복수의 이진 노이즈 상태를 공급하기 위한 제5 입력부를 갖는 제2 의사 랜덤 노이즈 생성기를 포함하는 것을 특징으로 하는 시스템.
  50. 제49항에 있어서,
    상기 제2 복수의 노이즈 상태는 상기 제1 복수의 노이즈 상태의 서브셋인 것을 특정으로 하는 시스템.
  51. 제50항에 있어서,
    상기 제2 전력 확산 모듈은
    상기 제3 출력부에 연결된 제1 위상 동기 루프 입력부 및 복수의 복구된 클록을 공급하는 위상 동기 루프 출력부를 포함하는, 위상 동기 루프를 포함하는 것을 특징으로 하는 시스템.
  52. EMI(ElectroMagnetic Interference) 목표를 충족시키기 위한 EMI 방출을 감소시키는 방법으로서,
    상기 EMI 목표를 충족시키지 못하는 제1 EMI 프로파일을 갖는 제1 디지털 신호를 수신하는 단계, 및
    상기 EMI 목표를 충족시키는 제2 EMI 프로파일을 갖는 제2 디지털 ls호를 생성하기 위해, 상기 제1 디지털 신호를 제1 의사 디지털 노이즈 신호에 기초하여 변경시키는 단계
    를 포함하는 EMI 방출 감소 방법.
  53. 제52항에 있어서,
    상기 제2 디지털 신호를 전송선에 공급하는 단계를 포함하는 EMI 방출 감소 방법.
  54. 제53항에 있어서,
    상기 제2 디지털 신호를 송신하는 단계는 상기 제2 디지털 신호를 비무선 전송선을 따라 송신하는 단계를 포함하는 것을 특징으로 하는 EMI 방출 감소 방법.
  55. 제54항에서,
    상기 공급 단계에서 상기 전송선이 배선 가이드인 것을 특징으로 하는 EMI 방출 감소 방법.
  56. 제54항에서,
    상기 공급 단계에서 상기 전송선이 인쇄 회로 기판 트레이스인 것을 특징으로 하는 EMI 방출 감소 방법.
  57. 제54항에서,
    상기 공급 단계에서 상기 전송선이 동축 케이블인 것을 특징으로 하는 EMI 방출 감소 방법.
  58. 제54항에서,
    상기 공급 단계에서 상기 전송선이 집적 회로 트레스인 것을 특징으로 EMI 방출 감소 방법.
  59. 제53항에 있어서,
    상기 전송선으로부터 상기 제2 디지털 신호를 수신하는 단계, 및
    상기 제1 EMI 프로파일을 실질적으로 갖는 제3 디지털 신호를 생성하기 위해, 상기 제2 디지털 신호를 의사 랜덤 신호에 기초하여 변경시키는 단계
    를 포함하는 것을 특징으로 하는 감소된 EMI 방출 생성 방법.
  60. 제59항에 있어서,
    상기 제1 디지털 신호를 수신하는 단계에서 상기 제1 디지털 신호가 실질적으로 고정 주파수 성분을 갖는 것을 특징으로 하는 감소된 EMI 방출 생성 방법.
  61. 제1 클록을 대표하는 제1 신호를 수신하는 단계,
    상기 제1 신호가 제1 전력 확산 함수에 기초한 전력 확산을 갖는 경우, 상기 제1 신호가 제1 기준을 충족시키는지를 판단하는 단계,
    상기 제1 신호가 상기 제1 기준을 충족시키는 경우,
    상기 제1 신호의 전력을 확산시켜 제2 신호를 생성하고 , 상기 제2 신호를 출력 노드에 공급하는 단계, 및
    상기 제1 신호가 상기 제1 기준을 충족시키지 못하는 경우, 상기 제1 신호를 상기 출력 노드에 공급하는 단계
    를 포함하는 방법.
  62. 제1 전력 프로파일을 갖는 제1 주파수 성분을 포함하는 제1 디지털 비트 스트림을 수신하는 단계,
    제1 전력 확산 신호에 기초하여 상기 제1 디지털 비트 스트림을 변경하여, 제2 주파수 성분이 제2 전력 프로파일을 갖는 상기 제1 주파수 성분을 대표하는 제2 디지털 비트 스트림을 생성하는 단계
    를 포함하며,
    상기 제2 주파수 성분은 상기 제1 주파수 성분과 다른
    비트 스트림의 EMI 방출을 감소시키는 방법.
KR10-2004-7012073A 2002-02-04 2003-02-04 전자파 간섭 방출을 감소시키는 방법 및 시스템 KR20040095212A (ko)

Applications Claiming Priority (11)

Application Number Priority Date Filing Date Title
US35423402P 2002-02-04 2002-02-04
US60/354,234 2002-02-04
US36534802P 2002-03-18 2002-03-18
US36533002P 2002-03-18 2002-03-18
US60/365,348 2002-03-18
US60/365,330 2002-03-18
US38345502P 2002-05-25 2002-05-25
US60/383,455 2002-05-25
US10/357,255 2003-02-03
US10/357,255 US7305020B2 (en) 2002-02-04 2003-02-03 Method and system of reducing electromagnetic interference emissions
PCT/US2003/003263 WO2003067379A2 (en) 2002-02-04 2003-02-04 Method and system of reducing electromagnetic interference emissions

Publications (1)

Publication Number Publication Date
KR20040095212A true KR20040095212A (ko) 2004-11-12

Family

ID=30119442

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2004-7012073A KR20040095212A (ko) 2002-02-04 2003-02-04 전자파 간섭 방출을 감소시키는 방법 및 시스템

Country Status (8)

Country Link
US (6) US7305020B2 (ko)
EP (1) EP1472798B1 (ko)
JP (1) JP2005524889A (ko)
KR (1) KR20040095212A (ko)
CN (1) CN1628422A (ko)
AU (1) AU2003207828A1 (ko)
DE (1) DE60321658D1 (ko)
WO (1) WO2003067379A2 (ko)

Families Citing this family (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040153073A1 (en) * 2000-02-01 2004-08-05 Hand Innovations, Inc. Orthopedic fixation system including plate element with threaded holes having divergent axes
JP2004023556A (ja) * 2002-06-18 2004-01-22 Seiko Epson Corp 電子機器
JP3800331B2 (ja) * 2002-10-22 2006-07-26 ソニー株式会社 無線通信回路、無線通信端末および方法、記録媒体、並びにプログラム
FR2865316B1 (fr) * 2004-01-21 2006-07-21 Siemens Vdo Automotive Optimisation du nombre de sorties de puissance d'un circuit integre
US20050265427A1 (en) * 2004-05-28 2005-12-01 Gumm Linley F Up converted PRN generator
KR100604906B1 (ko) * 2004-10-05 2006-07-28 삼성전자주식회사 가변 스프레드 스펙트럼 클럭발생기
US7424046B2 (en) * 2004-10-15 2008-09-09 Altera Corporation Spread spectrum clock signal generation system and method
USRE47633E1 (en) 2005-06-22 2019-10-01 Odyssey Wireless Inc. Systems/methods of conducting a financial transaction using a smartphone
US8670493B2 (en) 2005-06-22 2014-03-11 Eices Research, Inc. Systems and/or methods of increased privacy wireless communications
US8233554B2 (en) 2010-03-29 2012-07-31 Eices Research, Inc. Increased capacity communications for OFDM-based wireless communications systems/methods/devices
US7295140B2 (en) * 2005-07-13 2007-11-13 Texas Instruments Incorporated Oversampling analog-to-digital converter and method with reduced chopping residue noise
US7535964B2 (en) * 2005-08-31 2009-05-19 Maxim Integrated Products, Inc. Self-clocked two-level differential signaling methods and apparatus
US7813460B2 (en) * 2005-09-30 2010-10-12 Slt Logic, Llc High-speed data sampler with input threshold adjustment
US8565284B2 (en) * 2006-08-14 2013-10-22 Intersil Americas Inc. Spread spectrum clock generator and method
US20080170685A1 (en) * 2007-01-16 2008-07-17 Broadcom Corporation, A California Corporation Data scrambling circuit
DE102008027391B8 (de) * 2008-06-09 2011-07-28 Atmel Automotive GmbH, 74072 Schaltung, Verfahren zum Empfangen eines Signals und Verwendung eines Zufallsgenerators
US20160286532A1 (en) * 2012-01-24 2016-09-29 Odyssey Wireless, Inc. Systems/methods of preferentially using a first asset, refraining from using a second asset and providing reduced levels of interference to gps and/or satellites
US9374746B1 (en) 2008-07-07 2016-06-21 Odyssey Wireless, Inc. Systems/methods of spatial multiplexing
EP2237419B1 (en) * 2009-03-31 2015-06-10 EqcoLogic N.V. Transceiver for single ended communication with low EMI
US8171332B2 (en) * 2009-05-12 2012-05-01 Himax Technologies Limited Integrated circuit with reduced electromagnetic interference induced by memory access and method for the same
US9496981B2 (en) * 2009-07-22 2016-11-15 Globalfoundries Inc. System and method of masking electromagnetic interference (EMI) emissions of a circuit
KR101654218B1 (ko) * 2010-01-13 2016-09-06 삼성전자주식회사 스프레드 스펙트럼 클럭 발생기
US8583070B2 (en) 2010-04-20 2013-11-12 Qualcomm Incorporated Autonomous electromagnetic emissions reduction for sensitivity improvement
US20110317744A1 (en) * 2010-06-29 2011-12-29 Alan Erickson System and method for spread spectrum acoustic communication
US8198929B2 (en) * 2010-08-31 2012-06-12 Intel Corporation Dynamic element matching for time-to-digital converters
DE102010042903A1 (de) * 2010-10-26 2012-04-26 Robert Bosch Gmbh Übertragungsverfahren und -System
US8699642B2 (en) * 2010-12-22 2014-04-15 Intel Corporation Platform RFI mitigation
JP5960938B1 (ja) * 2013-04-19 2016-08-02 フィリップス ライティング ホールディング ビー ヴィ 自己クロック符号化光信号からのタイミングの回復
CN103955256B (zh) 2014-04-24 2017-04-12 华为技术有限公司 时钟频率调制的方法和时钟频率调制装置
EP3062142B1 (en) 2015-02-26 2018-10-03 Nokia Technologies OY Apparatus for a near-eye display
US9793890B2 (en) 2015-05-07 2017-10-17 Infineon Technologies Austria Ag System and method for a switch transistor driver
US9900145B2 (en) * 2016-05-19 2018-02-20 Omnivision Technologies, Inc. Clock generator and method for reducing electromagnetic interference from digital systems
US10650552B2 (en) 2016-12-29 2020-05-12 Magic Leap, Inc. Systems and methods for augmented reality
EP4300160A3 (en) 2016-12-30 2024-05-29 Magic Leap, Inc. Polychromatic light out-coupling apparatus, near-eye displays comprising the same, and method of out-coupling polychromatic light
US10578870B2 (en) 2017-07-26 2020-03-03 Magic Leap, Inc. Exit pupil expander
CN111448497B (zh) 2017-12-10 2023-08-04 奇跃公司 光波导上的抗反射涂层
KR20200100720A (ko) 2017-12-20 2020-08-26 매직 립, 인코포레이티드 증강 현실 뷰잉 디바이스용 인서트
US10755676B2 (en) 2018-03-15 2020-08-25 Magic Leap, Inc. Image correction due to deformation of components of a viewing device
EP3803488A4 (en) 2018-05-30 2021-07-28 Magic Leap, Inc. COMPACT VARIABLE FOCUS CONFIGURATIONS
WO2019231850A1 (en) 2018-05-31 2019-12-05 Magic Leap, Inc. Radar head pose localization
WO2019236495A1 (en) 2018-06-05 2019-12-12 Magic Leap, Inc. Homography transformation matrices based temperature calibration of a viewing system
WO2019237099A1 (en) 2018-06-08 2019-12-12 Magic Leap, Inc. Augmented reality viewer with automated surface selection placement and content orientation placement
US11714127B2 (en) 2018-06-12 2023-08-01 International Business Machines Corporation On-chip spread spectrum characterization
US11579441B2 (en) 2018-07-02 2023-02-14 Magic Leap, Inc. Pixel intensity modulation using modifying gain values
US11856479B2 (en) 2018-07-03 2023-12-26 Magic Leap, Inc. Systems and methods for virtual and augmented reality along a route with markers
US11510027B2 (en) 2018-07-03 2022-11-22 Magic Leap, Inc. Systems and methods for virtual and augmented reality
JP7426982B2 (ja) 2018-07-24 2024-02-02 マジック リープ， インコーポレイテッド 移動検出デバイスの温度依存較正
WO2020023543A1 (en) 2018-07-24 2020-01-30 Magic Leap, Inc. Viewing device with dust seal integration
US11112862B2 (en) 2018-08-02 2021-09-07 Magic Leap, Inc. Viewing system with interpupillary distance compensation based on head motion
WO2020028191A1 (en) 2018-08-03 2020-02-06 Magic Leap, Inc. Unfused pose-based drift correction of a fused pose of a totem in a user interaction system
US12016719B2 (en) 2018-08-22 2024-06-25 Magic Leap, Inc. Patient viewing system
CN117111304A (zh) 2018-11-16 2023-11-24 奇跃公司 用于保持图像清晰度的图像尺寸触发的澄清
US11425189B2 (en) * 2019-02-06 2022-08-23 Magic Leap, Inc. Target intent-based clock speed determination and adjustment to limit total heat generated by multiple processors
US11762623B2 (en) 2019-03-12 2023-09-19 Magic Leap, Inc. Registration of local content between first and second augmented reality viewers
CN110047419A (zh) * 2019-04-30 2019-07-23 深圳市华星光电半导体显示技术有限公司 改善goa电路电磁辐射的驱动装置及其方法
EP3963565A4 (en) 2019-05-01 2022-10-12 Magic Leap, Inc. CONTENT DELIVERY SYSTEM AND PROCEDURES
US11152855B2 (en) * 2019-05-21 2021-10-19 Texas Instruments Incorporated Multiple dithering profile signal generation
JP2022542363A (ja) 2019-07-26 2022-10-03 マジック リープ， インコーポレイテッド 拡張現実のためのシステムおよび方法
WO2021097323A1 (en) 2019-11-15 2021-05-20 Magic Leap, Inc. A viewing system for use in a surgical environment
US11146307B1 (en) * 2020-04-13 2021-10-12 International Business Machines Corporation Detecting distortion in spread spectrum signals
US11693446B2 (en) 2021-10-20 2023-07-04 International Business Machines Corporation On-chip spread spectrum synchronization between spread spectrum sources

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4392220A (en) * 1980-05-30 1983-07-05 Nippon Electric Co., Ltd. Modem to be coupled to a directional transmission line of an SS multiplex communication network
JPS60229545A (ja) * 1984-04-27 1985-11-14 Sony Corp 双方向デイジタル通信方式
US4888788A (en) 1986-11-20 1989-12-19 Matsushita Electric Industrial Co., Ltd. Transmitting and receiving systems
JPS6489823A (en) 1987-09-30 1989-04-05 Toshiba Corp Control circuit for radio equipment
US5357541A (en) * 1989-03-23 1994-10-18 Echelon Corporation Transceiver providing selectable frequencies and spreading sequences
US4996684A (en) * 1989-07-06 1991-02-26 Northern Telecom Limited Electronic systems and effective reduction of electromagnetic interference energy propagation from electronic systems
US5126957A (en) * 1989-09-29 1992-06-30 Health Tech Services Corp. Interactive medication delivery system
US5093841A (en) 1990-01-30 1992-03-03 Nynex Corporation Clock acquisition in a spread spectrum system
US5128957A (en) 1990-08-10 1992-07-07 Ricoh Company, Ltd. Initial acquisition method in spread spectrum system and such system
US5177766A (en) 1991-06-03 1993-01-05 Spectralink Corporation Digital clock timing generation in a spread-spectrum digital communication system
US5263055A (en) 1991-11-04 1993-11-16 Motorola, Inc. Apparatus and method for reducing harmonic interference generated by a clock signal
US5416434A (en) 1993-03-05 1995-05-16 Hewlett-Packard Corporation Adaptive clock generation with pseudo random variation
US5506545A (en) * 1993-11-09 1996-04-09 Gte Government Systems Corporation Electronic apparatus having low radio frequency interference from controlled excursion noise-modulated system clock signal
US5631920A (en) 1993-11-29 1997-05-20 Lexmark International, Inc. Spread spectrum clock generator
US5498928A (en) * 1994-05-24 1996-03-12 Osram Sylvania Inc. Electrodeless high intensity discharge lamp energized by a rotating electric field
US5692006A (en) 1995-07-31 1997-11-25 Qualcomm Incorporated Adaptive despreader
US6072994A (en) 1995-08-31 2000-06-06 Northrop Grumman Corporation Digitally programmable multifunction radio system architecture
US6020939A (en) 1996-01-19 2000-02-01 Sun Microsystems, Inc. Method and apparatus for reducing electromagnetic interference radiated by cathode ray tube displays
AU2240797A (en) * 1996-05-06 1997-11-26 Skaggs Telecommunications Service, Inc. Dithered clock circuit for reduced radio interference
US5889819A (en) * 1996-08-08 1999-03-30 Hewlett-Packard Company EMI reduction using double sideband suppressed carrier modulation
US6256337B1 (en) 1996-11-21 2001-07-03 Dsp Group, Inc. Rapid acquisition of PN synchronization in a direct-sequence spread-spectrum digital communications system
FR2756692B1 (fr) 1996-11-29 1999-01-08 Commissariat Energie Atomique Procede de transmission a etalement de spectre par sequence directe, avec generation et optimisation des sequences
JP3821537B2 (ja) * 1997-05-20 2006-09-13 富士通株式会社 データ通信システム
US6169889B1 (en) 1997-08-04 2001-01-02 Motorola Method and electronic device using random pulse characteristics in digital signals
US6240123B1 (en) * 1998-07-20 2001-05-29 Intel Corporation Asynchronous spread spectrum clocking
US6167103A (en) * 1998-10-08 2000-12-26 Lexmark International, Inc. Variable spread spectrum clock
US6345073B1 (en) 1998-10-08 2002-02-05 The Aerospace Corporation Convolutional despreading method for rapid code phase determination of chipping codes of spread spectrum systems
US6711121B1 (en) * 1998-10-09 2004-03-23 At&T Corp. Orthogonal code division multiplexing for twisted pair channels
US6687319B1 (en) 1999-02-04 2004-02-03 Rambus Inc. Spread spectrum clocking of digital signals
US6426977B1 (en) 1999-06-04 2002-07-30 Atlantic Aerospace Electronics Corporation System and method for applying and removing Gaussian covering functions
US6292507B1 (en) 1999-09-01 2001-09-18 Lexmark International, Inc. Method and apparatus for compensating a spread spectrum clock generator
US6643317B1 (en) * 2000-02-25 2003-11-04 Electronics For Imaging, Inc. Digital spread spectrum circuit
US6483865B1 (en) * 2000-04-13 2002-11-19 The Boeing Company Wireless interface for electronic devices located in enclosed spaces
US6687322B1 (en) * 2000-10-06 2004-02-03 Adaptec, Inc. Dual mode clock alignment and distribution device
US6999544B2 (en) * 2001-02-02 2006-02-14 International Business Machines Corporation Apparatus and method for oversampling with evenly spaced samples
US6404260B1 (en) 2001-02-13 2002-06-11 Sun Microsystems, Inc. Method and apparatus for using a non-periodic signal to perform clock dithering
US6956914B2 (en) * 2001-09-19 2005-10-18 Gennum Corporation Transmit amplitude independent adaptive equalizer
US6501307B1 (en) 2001-11-12 2002-12-31 Pericom Semiconductor Corp. Spread-spectrum clock buffer/driver that modulates clock period by switching loads
US7333527B2 (en) 2001-11-27 2008-02-19 Sun Microsystems, Inc. EMI reduction using tunable delay lines
US6647052B2 (en) 2001-12-26 2003-11-11 Dell Products L.P. Advanced spread spectrum clock generation technique for EMI reduction of multiple clock sources
TWI223505B (en) 2003-06-03 2004-11-01 Realtek Semiconductor Corp Circuit and method to spread spectrum by using phase modulation technique

Also Published As

Publication number Publication date
US7305020B2 (en) 2007-12-04
WO2003067379A3 (en) 2004-02-05
WO2003067379A2 (en) 2003-08-14
US20050084021A1 (en) 2005-04-21
US20050100080A1 (en) 2005-05-12
AU2003207828A8 (en) 2003-09-02
EP1472798A4 (en) 2005-08-10
WO2003067379A9 (en) 2004-11-11
US20040001533A1 (en) 2004-01-01
US20050105592A1 (en) 2005-05-19
EP1472798B1 (en) 2008-06-18
US20080198945A1 (en) 2008-08-21
AU2003207828A1 (en) 2003-09-02
DE60321658D1 (de) 2008-07-31
WO2003067379A8 (en) 2004-10-14
JP2005524889A (ja) 2005-08-18
US7386028B2 (en) 2008-06-10
US20050105590A1 (en) 2005-05-19
CN1628422A (zh) 2005-06-15
EP1472798A2 (en) 2004-11-03

Similar Documents

Publication Publication Date Title
US7305020B2 (en) Method and system of reducing electromagnetic interference emissions
US7010014B1 (en) Digital spread spectrum circuitry
US5371772A (en) Programmable divider exhibiting a 50/50 duty cycle
EP0968580B1 (en) Spread spectrum phase modulation for suppression of electromagnetic interference in parallel data channels
US5444407A (en) Microprocessor with distributed clock generators
CN101889253B (zh) 集成电路时钟管理技术
US20050105591A1 (en) Noise source synchronization for power spread signals
CN101379739A (zh) 用以降低电磁干扰的技术
JP5116376B2 (ja) 電磁干渉を減少させる方法及びクロック管理回路、（コヒーレントな周波数クロックの生成及びノンコヒーレントな位相を用いるスペクトル管理）
JP2577999B2 (ja) 擬似雑音符号発生装置における先頭又は任意ビットパルス生成回路およびサンプリングパルス生成回路
CN115810334A (zh) 一种降低oled驱动电路电磁干扰的芯片电路
US20140153656A1 (en) Interference mitigation for clock signal transmissions
WO2006060499A2 (en) Techniques for reduced emi
US7151810B2 (en) Data and clock synchronization in multi-channel communications
US7095340B2 (en) Run-length violation detection circuitry and methods for using the same
Tran et al. Gated direct sequence spread spectrum clocking scheme for multimedia systems
US7321247B2 (en) Timer facility for high frequency processors with minimum dependency of processor frequency modes
CN105793717A (zh) 时钟杂散降低技术

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application