CN115810334A - 一种降低oled驱动电路电磁干扰的芯片电路 - Google Patents
一种降低oled驱动电路电磁干扰的芯片电路 Download PDFInfo
- Publication number
- CN115810334A CN115810334A CN202211450545.3A CN202211450545A CN115810334A CN 115810334 A CN115810334 A CN 115810334A CN 202211450545 A CN202211450545 A CN 202211450545A CN 115810334 A CN115810334 A CN 115810334A
- Authority
- CN
- China
- Prior art keywords
- circuit
- spread spectrum
- clock
- chip
- clk
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B20/00—Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
- Y02B20/30—Semiconductor lamps, e.g. solid state lamps [SSL] light emitting diodes [LED] or organic LED [OLED]
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
本发明涉及一种降低OLED驱动电路电磁干扰的芯片电路，它包括芯片展频电路，芯片展频电路包括与驱动芯片内部时钟信号输出端连接的标准延迟线电路、伪随机序列发生器和时钟检测反馈电路，伪随机序列发生器的输出端连接展频调制电路；标准延迟线电路计算输入的时钟信号的延迟时钟周期并传输给展频调制电路，伪随机序列发生器用于产生随机序列到展频调制电路，时钟检测反馈电路用于异步处理和时钟宽度判断，输出时钟宽度参数到展频调制电路用于展频时钟选择。本发明通过芯片内部对时钟的展频，实现了芯片自身的EMI控制，同时可选择将调制好的时钟信号输出到芯片外部，为系统级的EMI控制提供了有益的可选途径。
Description
技术领域
本发明涉及电磁干扰技术领域，尤其涉及一种降低OLED驱动电路电磁干扰的芯片电路。
背景技术
硅基OLED微型显示器，是第三代显示技术，被称为“最适用于近眼显示行业的微显示技术”，主要应用于AR眼镜、VR头盔、电子观瞄、红外探测器、3D医疗等设备。同其他电子设备一样，近眼显示设备将面对越来越复杂的电磁环境。电子设备工作时产生的电磁波，会对周围的其他电气、电子设备形成干扰，严重的会引发故障或者影响信号的传输。另外，电磁干扰会形成电磁污染，严重的会危害人们的身体健康。
可穿戴设备和近眼显示设备，因为贴近使用者身体，对降低电磁干扰提出了更高的要求。目前，在设备级的EMC设计上，多集中于外加屏蔽件、使用吸波材料、电路布局布线和使用新型的器件材料(如石墨烯)等方面。实际使用发现，芯片是电磁干扰(EMI)的重要来源：如芯片内部电路逻辑高和逻辑低之间的高频转换，芯片输出端产生的方波信号、信号电压和信号电流的电磁场，芯片自身的电容和电感等都会产生电磁干扰，目前，在芯片级的EMC设计上，主要采用增加滤波抑制电路、设置防电磁遮蔽结构、加装芯片防电磁外壳和芯片多层封装等，但是都是从防止电磁干扰外泄的角度去考虑的，没有从源头上去考虑如何降低芯片电路本身产生的电磁干扰的问题。
需要说明的是，在上述背景技术部分公开的信息只用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
本发明的目的在于克服现有技术的缺点，提供了一种降低OLED驱动电路电磁干扰的芯片电路，解决了现有芯片级的EMC设计上没有从源头上去考虑如何降低芯片电路本身产生的电磁干扰的问题。
本发明的目的通过以下技术方案来实现：一种降低OLED驱动电路电磁干扰的芯片电路，它包括设置在驱动芯片内部时钟信号输出端与内部电路之间的芯片展频电路，所述芯片展频电路包括与驱动芯片内部时钟信号输出端连接的标准延迟线电路C1、伪随机序列发生器C2和时钟检测反馈电路C4，所述伪随机序列发生器C2的输出端连接展频调制电路C3；
所述标准延迟线电路C1计算输入的时钟信号的延迟时钟周期并传输给展频调制电路C3，所述伪随机序列发生器用于产生随机序列到展频调制电路C3，所述时钟检测反馈电路C4用于异步处理和时钟宽度判断，输出时钟宽度参数clk_width到展频调制电路C3用于展频时钟选择，通过芯片展频电路对驱动芯片内部时间进行展频，同时选择将调制好的时钟信号输出到驱动芯片外部。
所述标准延迟线电路C1包括N个依次连接的标准延迟buffer，每个延迟buffer的延迟为Tbuff，且每个延迟Tbuff后对应一个延迟的时钟信号，即clk_dly(x)，当时钟周期为Tclk时，Tbuff满足Tclk≤N×Tbuff。
所述时钟检测反馈电路C4包括异步处理电路和检测判断电路，每个延迟buffer输出对应的延迟时钟信号到异步处理电路，异步处理电路与检测判断电路连接，检测判断电路检测通过的延迟buffer的数量得到时钟宽度参数clk_width并输出到展频调制电路C3。
所述展频调制电路C3输入参数为展频全局使能、展频幅度△f以及时钟检测反馈电路C4输出的时钟宽度参数clk_width，展频使能有效时，输出为展频时钟，展频使能无效时，输出为原始时钟；
展频调制电路C3的展频为中心频率展频，输出的时钟信号范围是原始时钟信号clk_input、延迟时钟信号clk_dly(1)～clk_dly(M/2)和clk_dly(clk_width-M/2)～clk_dly(clk_width)，其跳变的顺序则由伪随机序列决定，M为随机序列长度。
还包括与所述展频调制电路C3连接的展频模式配置寄存器，实现中心频率展频、向下展频和向上展频的模式选择。向下展频时，时钟信号为clk_dly(1)～clk_dly(M/2)，平均时钟频率降低，芯片降频工作；向上展频时，时钟信号为clk_dly(clk_width-M/2)～clk_dly(clk_width)，平均时钟频率提高，芯片超频工作。
本发明具有以下优点：一种降低OLED驱动电路电磁干扰的芯片电路，通过芯片内部对时钟的展频，实现了芯片自身的EMI控制，同时可选择将调制好的时钟信号输出到芯片外部，为系统级的EMI控制提供了有益的可选途径。系统设计时，不再需要在电路板上设计专门的时钟展频电路，更不用考虑时钟电路与驱动芯片的匹配问题，有助于简化系统设计，降低系统成本。
附图说明
图1为展频调制电路的原理图
图2为本发明的伪随机序列发生器的示意图；
图3为本发明的展频调制电路的调制流程示意图；
图4为展频调制前后的频谱对比图；
图5为DLL检测反馈电路的原理图。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。因此，以下结合附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的保护范围，而是仅仅表示本申请的选定实施例。基于本申请的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。下面结合附图对本发明做进一步的描述。
如图1所示，本发明涉及一种降低OLED驱动电路电磁干扰的芯片电路，采用扩展频谱法，使芯片电路的频谱特性从窄频高振幅变为宽频低振幅，从而达到降低芯片EMI的目的；它包括设置在驱动芯片内部时钟信号输出端与内部电路之间的芯片展频电路，所述芯片展频电路包括与驱动芯片内部时钟信号输出端连接的标准延迟线电路C1、伪随机序列发生器C2和时钟检测反馈电路C4，所述伪随机序列发生器C2的输出端连接展频调制电路C3；
其中，标准延迟线电路C1计算输入的时钟信号的延迟时钟周期并传输给展频调制电路C3，所述伪随机序列发生器用于产生随机序列到展频调制电路C3，所述时钟检测反馈电路C4用于异步处理和时钟宽度判断，输出时钟宽度参数clk_width到展频调制电路C3用于展频时钟选择，通过芯片展频电路对驱动芯片内部时间进行展频，同时选择将调制好的时钟信号输出到驱动芯片外部。
进一步地，标准延迟线电路C1包括N个依次连接的标准延迟buffer，每个延迟buffer的延迟为Tbuff，且每个延迟Tbuff后对应一个延迟的时钟信号，即clk_dly(x)，当时钟周期为Tclk时，Tbuff满足Tclk≤N×Tbuff。
如图2所示，伪随机序列发生器，由n位移位寄存器(D触发器)加异或反馈网络(二输入异或门)组成，其序列长度M＝2n-1，采用5阶M序列发生器，则n为5，循环周期31；Q4Q3Q2Q1Q0在系统复位时，其初始值设置为全1，每次系统时钟到来，Q4Q3Q2Q1Q0的值向高位移位，新的Q0为Q4与Q2的异或值。第32次移位后，数值回到全1，开始新的循环。如表格所示：
| 序号 | Q4 | Q3 | Q2 | Q1 | Q0 | Q4与Q2的异或值 |
| 1 | 1 | 1 | 1 | 1 | 1 | 复位值为1 |
| 2 | 1 | 1 | 1 | 1 | 0 | 异或值为0 |
| 3 | 1 | 1 | 1 | 0 | 0 | 异或值为0 |
| 4 | 1 | 1 | 0 | 0 | 0 | 异或值为0 |
| 5 | 1 | 0 | 0 | 0 | 1 | 异或值为1 |
| 6 | 0 | 0 | 0 | 1 | 1 | 异或值为1 |
| 7 | 0 | 0 | 1 | 1 | 0 | 异或值为0 |
| … | … | … | … | … | … | … |
| 31 | 0 | 1 | 1 | 1 | 1 | 异或值为1 |
| 32 | 1 | 1 | 1 | 1 | 1 | 异或值为1 |
取低四位[Q3,Q2,Q1,Q0]为调制参数，得到数值范围为4＇b0000——4＇b1111，序列当中，全零出现一次，其他数值均出现2次，随机均匀性较好，只有一个多余状态即全0状态，所以称为最大线性序列码发生器。
如图3所示，展频调制电路C3输入参数为展频全局使能、展频幅度△f以及时钟检测反馈电路C4输出的时钟宽度参数clk_width，展频使能有效时，输出为展频时钟，展频使能无效时，展频调制电路被旁路，输出为原始时钟；
展频后的频率点为31个，除去原始时钟频率点外，正调制和负调制各产生15个频率点。采用中心频率正负展频的好处是，芯片的平均工作频率不变，兼顾了芯片处理速度和功能性的要求。
通过分析芯片电路系统时钟fclk的变化裕量，设定时钟信号的展频幅度△f。利用伪随机序列发生器得到的随机序列，对系统时钟进行展频调制，调制后的时钟频率是在[fclk-△f，fclk+△f]之间跳动。例如，选择5阶伪随机序列发生器(n＝5)，则产生序列的循环周期是31，序列数值X在0到31之间，每个跳频单位设为fhop＝△f/16。当序列值X＝0时，时钟频率为fclk不变；当序列值X<15时，时钟频率为fclk-X×fhop；当序列值X>15时，时钟频率为fclk+(X-15)×fhop。由此，实现了时钟频率在31个离散频率点上的跳动。
本发明在芯片电路实现上，是用序列值X作为选择信号，选择对应的延迟时钟作为展频后的时钟信号。
进一步地，展频调制电路C3的展频为中心频率展频，输出的时钟信号范围是原始时钟信号clk_input、延迟时钟信号clk_dly(1)～clk_dly(M/2)和clk_dly(clk_width-M/2)～clk_dly(clk_width)，其跳变的顺序则由伪随机序列决定，M为随机序列长度。
进一步地，还包括与所述展频调制电路C3连接的展频模式配置寄存器，实现中心频率展频、向下展频和向上展频的模式选择。向下展频时，时钟信号为clk_dly(1)～clk_dly(M/2)，平均时钟频率降低，芯片降频工作；向上展频时，时钟信号为clk_dly(clk_width-M/2)～clk_dly(clk_width)，平均时钟频率提高，芯片超频工作。
如图4所示，左图为时钟频率稳定在f时，频谱窄而尖锐，振幅高。右图为时钟调制后，以f为中心，正负振荡幅度为△f，频谱宽而平滑，振幅变低。△f越大，对芯片电路EMI控制越有益；但要保证芯片电路的功能性和时序余度，则希望△f尽可能小。这需要详细了解驱动电路的设计，才能给出适当的展频幅度。因此，本发明在芯片内部设计时钟展频电路，而不选择外部时钟展频电路的原因。
如图5所示，时钟检测反馈电路C4包括异步处理电路和检测判断电路，每个延迟buffer输出对应的延迟时钟信号到异步处理电路，异步处理电路与检测判断电路连接，通过检测判断电路能准确测算出实际时钟时间等于多少个延迟buffer的延迟时间。得到的时钟宽度参数，一方面输出给展频逻辑电路，用于展频时钟选择；另一方面，存入寄存器，可以读取到芯片外部，芯片使用者在配置展频幅度时，可以参考此数值，提高芯片的易用性。电路基本原理：将时钟信号输入到buffer延迟线，当时钟信号正好延迟一个时钟周期时，计算通过了多少个buffer，该数值就是时钟宽度参数。
为了更好的配置展频参数，利用DLL(延迟锁相环)电路，对实际芯片时钟进行检测并反馈给控制器，用以动态调整△f，保证电路获得最佳的展频配置。因为驱动电路的时钟是由微控制器提供，不同工作状态，时钟和器件的延时都不相同。所以利用DLL实时检测工作时钟，为系统配置提供准确的参考参数。该电路输入的系统时钟，经过一条由N个标准延迟buffer组成的延迟线，检测出系统时钟与延迟buffer的对应关系,电路输出为一个时钟周期对应的buffer数。
以上所述仅是本发明的优选实施方式，应当理解本发明并非局限于本文所披露的形式，不应看作是对其他实施例的排除，而可用于各种其他组合、修改和环境，并能够在本文所述构想范围内，通过上述教导或相关领域的技术或知识进行改动。而本领域人员所进行的改动和变化不脱离本发明的精神和范围，则都应在本发明所附权利要求的保护范围内。
Claims (5)
1.一种降低OLED驱动电路电磁干扰的芯片电路，其特征在于：它包括设置在驱动芯片内部时钟信号输出端与内部电路之间的芯片展频电路，所述芯片展频电路包括与驱动芯片内部时钟信号输出端连接的标准延迟线电路C1、伪随机序列发生器C2和时钟检测反馈电路C4，所述伪随机序列发生器C2的输出端连接展频调制电路C3；
所述标准延迟线电路C1计算输入的时钟信号的延迟时钟周期并传输给展频调制电路C3，所述伪随机序列发生器用于产生随机序列到展频调制电路C3，所述时钟检测反馈电路C4用于异步处理和时钟宽度判断，输出时钟宽度参数clk_width到展频调制电路C3用于展频时钟选择，通过芯片展频电路对驱动芯片内部时间进行展频，同时选择将调制好的时钟信号输出到驱动芯片外部。
2.根据权利要求1所述的一种降低OLED驱动电路电磁干扰的芯片电路，其特征在于：所述标准延迟线电路C1包括N个依次连接的标准延迟buffer，每个延迟buffer的延迟为Tbuff，且每个延迟Tbuff后对应一个延迟的时钟信号，即clk_dly(x)，当时钟周期为Tclk时，Tbuff满足Tclk≤N×Tbuff。
3.根据权利要求2所述的一种降低OLED驱动电路电磁干扰的芯片电路，其特征在于：所述时钟检测反馈电路C4包括异步处理电路和检测判断电路，每个延迟buffer输出对应的延迟时钟信号到异步处理电路，异步处理电路与检测判断电路连接，检测判断电路检测通过的延迟buffer的数量得到时钟宽度参数clk_width并输出到展频调制电路C3。
4.根据权利要求1所述的一种降低OLED驱动电路电磁干扰的芯片电路，其特征在于：所述展频调制电路C3输入参数为展频全局使能、展频幅度△f以及时钟检测反馈电路C4输出的时钟宽度参数clk_width，展频使能有效时，输出为展频时钟，展频使能无效时，输出为原始时钟；
展频调制电路C3的展频为中心频率展频，输出的时钟信号范围是原始时钟信号clk_input、延迟时钟信号clk_dly(1)～clk_dly(M/2)和clk_dly(clk_width-M/2)～clk_dly(clk_width)，其跳变的顺序则由伪随机序列决定，M为随机序列长度。
5.根据权利要求4所述的一种降低OLED驱动电路电磁干扰的芯片电路，其特征在于：还包括与所述展频调制电路C3连接的展频模式配置寄存器，实现中心频率展频、向下展频和向上展频的模式选择，向下展频时，时钟信号为clk_dly(1)～clk_dly(M/2)，平均时钟频率降低，芯片降频工作；向上展频时，时钟信号为clk_dly(clk_width-M/2)～clk_dly(clk_width)，平均时钟频率提高，芯片超频工作。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211450545.3A CN115810334A (zh) | 2022-11-18 | 2022-11-18 | 一种降低oled驱动电路电磁干扰的芯片电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211450545.3A CN115810334A (zh) | 2022-11-18 | 2022-11-18 | 一种降低oled驱动电路电磁干扰的芯片电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115810334A true CN115810334A (zh) | 2023-03-17 |
Family
ID=85483557
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211450545.3A Pending CN115810334A (zh) | 2022-11-18 | 2022-11-18 | 一种降低oled驱动电路电磁干扰的芯片电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115810334A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116312374A (zh) * | 2023-05-19 | 2023-06-23 | 苇创微电子(上海)有限公司 | 一种改善显示驱动芯片emi干扰的时序调制方法 |
-
2022
- 2022-11-18 CN CN202211450545.3A patent/CN115810334A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116312374A (zh) * | 2023-05-19 | 2023-06-23 | 苇创微电子(上海)有限公司 | 一种改善显示驱动芯片emi干扰的时序调制方法 |
| CN116312374B (zh) * | 2023-05-19 | 2023-07-21 | 苇创微电子(上海)有限公司 | 一种改善显示驱动芯片emi干扰的时序调制方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7305020B2 (en) | Method and system of reducing electromagnetic interference emissions | |
| CN109219758A (zh) | 光传感器、电子设备 | |
| US8320428B1 (en) | Spread spectrum clock generator with controlled delay elements | |
| CN115810334A (zh) | 一种降低oled驱动电路电磁干扰的芯片电路 | |
| US6868534B2 (en) | Circuit modeling | |
| Ajane et al. | Comparison of binary and LFSR counters and efficient LFSR decoding algorithm | |
| Aoyama et al. | 3 Gbps, 5000 ppm spread spectrum SerDes PHY with frequency tracking phase interpolator for serial ATA | |
| US6392455B1 (en) | Baud rate generator with fractional divider | |
| KR20020049387A (ko) | 고속 동작이 가능하고 순차적으로 2진 카운터 순서를 갖는카운터 회로 및 그 카운팅 방법 | |
| CN111124363B (zh) | 一种真随机数生成方法及真随机数发生器 | |
| US20050105591A1 (en) | Noise source synchronization for power spread signals | |
| Jiao et al. | Design, modeling, and test of a programmable adaptive phase-shifting PLL for enhancing clock data compensation | |
| JP2001202153A (ja) | クロックのスペクトラム拡散回路、集積回路およびクロックのスペクトラム拡散方法 | |
| CN104965169A (zh) | 全自动ic电信号测试装置及测试方法 | |
| CN111900959A (zh) | 一种基于线性反馈移位寄存器的时钟展频生成电路 | |
| Lin et al. | Parallel scrambler for high-speed applications | |
| KR100456285B1 (ko) | 위상 반전을 이용한 스프레드 스펙트럼 클럭 발생기 | |
| TW201316702A (zh) | 串列資料流的取樣時脈選擇方法 | |
| Manjith et al. | Dynamic power reduction in sequential circuits using look ahead clock gating technique | |
| KR0174875B1 (ko) | 의사잡음 발생기 | |
| Pareschi et al. | A 3 GHz spread spectrum clock generator for SATA applications using chaotic PAM modulation | |
| Sony et al. | Design and Analysis of Multi-Bit Linear Feedback Shift Register based PRNG with FPGA Implementation using different Primitive Polynomials | |
| EP1829254A2 (en) | Techniques for reduced emi | |
| CN105187057B (zh) | 电感电容压控振荡电路 | |
| CN105793717B (zh) | 时钟杂散降低技术 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |