JPH11112588A

JPH11112588A - Ｐｓｋ復調器

Info

Publication number: JPH11112588A
Application number: JP9264211A
Authority: JP
Inventors: Ippei Jinno; 一平神野; Mikihiro Ouchi; 幹博大内; Yoshikazu Hayashi; 芳和林
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1997-09-29
Filing date: 1997-09-29
Publication date: 1999-04-23

Abstract

(57)【要約】【課題】ｎ相ＰＳＫ復調器のＡＦＣループにおいて、
擬似ロックが発生するような大きな周波数オフセットが
ある場合も、１回のＡＦＣの引き込みで正規のロック点
へ収束させること。【解決手段】複素乗算器３を含むＡＦＣループに、累
積加算器２０とデータ変換回路２２，２３を設け、搬送
波周波数の周波数誤差を補正する。同期パターン検出回
路１３が復号データから周期的な同期パターンを検出
し、ロック検出回路１４が搬送波再生のロック状態を検
出すると、ＡＦＣループのループフィルタ１９の出力の
符号から擬似ロック周波数を特定する。そして周波数補
正回路１６は数値制御発振器の周波数を擬似ロック分だ
けシフトする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、デジタル衛星放送
などで使用される多相ＰＳＫ(Phase Shift Keying)伝送
方式の信号を復調するＰＳＫ復調器に関するものであ
る。

【０００２】

【従来の技術】ＰＳＫ復調器の従来例１として、特開平
６−１２０９９２号公報に記載されたものが知られてい
る。図１３，図１４は従来例１のＰＳＫ復調器の構成を
示すブロック図である。図１３の入力端子２４に入力さ
れたＱＰＳＫ変調波は、直交検波器１で９０度位相の異
なる局部発振信号により直交検波され、同相軸（Ｉ軸）
および直交軸（Ｑ軸）のベースバンド信号に変換され
る。このベースバンド信号は、Ａ／Ｄ変換器２でデジタ
ル化され、複素乗算器３に入力される。複素乗算器３
は、受信したＱＰＳＫ信号の搬送波周波数と受信機内部
（ＰＳＫ復調器）の局部発振器の発振周波数の差を補正
するＡＦＣループの機能を実現する。

【０００３】複素乗算器３の出力はデジタル低域通過フ
ィルタ（デジタルＬＰＦ）４に入力され、Ｉ軸とＱ軸に
独立に同じルートロールオフ特性のフィルタ処理が施さ
れ、符号間干渉が除去される。デジタルＬＰＦ４の出力
が複素乗算器５に入力されると、複素乗算器５はＡＦＣ
ループで除去できなかった微少な周波数誤差成分と位相
誤差成分を高速に補正する。この機能を搬送波再生ルー
プという。複素乗算器５の出力はクロック再生回路１
１、データ再生回路１２、位相比較器６に与えられる。

【０００４】クロック再生回路１１では、入力信号中の
シンボルタイミングが再生され、変換クロックとしてＡ
／Ｄ変換器２に与えられる。データ再生回路１２は、複
素乗算器５の出力するＩ信号、Ｑ信号を夫々２値化する
ことにより復調データを再生する。Ｉデータは出力端子
２５を介して、Ｑデータは出力端子２６を介して出力さ
れる。

【０００５】また、複素乗算器５の出力は位相比較器６
に入力され、数値制御発振器（ＮＣＯ）の出力と複素乗
算器５の入力との位相誤差が検出される。なお図１４の
累積加算器８とデータ変換回路９とデータ変換回路１０
とは第１の数値制御発振器（ＮＣＯ）の機能を構成して
いる。位相比較器６から出力された位相誤差信号は、ル
ープフィルタ７を介して累積加算器８に入力され、搬送
波再生のために利用される。累積加算器８はオーバーフ
ローを禁止しない加算器で構成され、その積分動作によ
り瞬時周波数から瞬時位相への変換を行う。累積加算器
８の出力はサイン特性を有するデータ変換回路９、及び
コサイン特性を有するデータ変換回路１０に与えられ、
搬送波の位相誤差を補正する２つの直交正弦波に変換さ
れる。これらの直交正弦波は複素乗算器５に入力され、
入力信号と複素乗算される。

【０００６】また位相比較器６から出力された位相誤差
信号は、周波数誤差（Δｆ）検出回路１５にも入力され
る。周波数誤差検出回路１５では受信信号の搬送波周波
数と受信機内部の局部発振器の周波数誤差を検出する。
検出された周波数誤差は、ループフィルタ１９で平滑化
されて、周波数加算器１８の一方の入力端に入力され
る。周波数加算器１８の他方の入力端には、周波数スキ
ップ回路（ｆスキップ回路）６０から周波数データが入
力され、周波数誤差と加算される。その加算結果は累積
加算器２０に与えられ、その積分動作により瞬時周波数
から瞬時位相に変換される。なお累積加算器２０は、累
積加算器８と同様にオーバーフローを禁止しない加算器
で構成される。累積加算器２０の出力はサイン特性を有
するデータ変換回路２２及びコサイン特性を有するデー
タ変換回路２３に入力され、搬送波の周波数誤差を補正
する直交正弦波に変換される。これらの直交正弦波は複
素乗算器３に入力され、Ａ／Ｄ変換器２の出力信号と複
素乗算される。ここで累積加算器２０、データ変換回路
２２、データ変換回路２３は第２の数値制御発振器（Ｎ
ＣＯ）の機能を構成している。

【０００７】複素乗算器３でのＡＦＣ動作が行われ、入
力信号と局部発振器との周波数誤差が充分小さくなる
と、周波数誤差検出回路１５はループ切換信号を出力す
る。ここでのループ切換信号とは、ループフィルタ７を
動作状態に切換えることを意味し、これにより複素乗算
器５による搬送波再生動作が開始される。また、ループ
切換信号によりループフィルタ１９はその時点の状態に
ホールドされる。

【０００８】一方、位相比較器６の出力信号はロック検
出回路６２に入力され、位相同期状態がモニタされる。
ここで周波数誤差がＡＦＣの周波数引き込み範囲よりも
大きく、ロック検出回路６２が非同期状態と判定したな
らば、周波数スキップ回路６０に対して非同期信号を出
力する。周波数スキップ回路６０は、非同期信号に応答
して、前述した第２の数値制御発振器の周波数が所定の
値だけ変化するように周波数データを発生し、加算器１
８に出力する。その結果、第２の数値制御発振器の周波
数が所定の周波数だけ不連続に変化し、周波数誤差がＡ
ＦＣの引き込み範囲内に納まる。こうして周波数引き込
み動作及び位相同期の動作を行うことことができる。

【０００９】ＰＳＫ復調器の従来例２として、「加藤、
橋本：“衛星ＩＳＤＢ伝送方式の検討”、映像情報メデ
ィア学会技術報告、BCS'97-12(Mar.1997) 」に記載され
たものが知られている。

【００１０】図１５は従来例２のＰＳＫ復調器の構成を
示すブロック図である。この従来例では、２つのデータ
ストリームを独立に伝送できる。すなわち、低階層信号
と高階層信号に対して夫々独立に誤り訂正を施し、低階
層信号と高階層信号を適当なパケット数ずつ集め、総パ
ケット数を一定値とするフレームを構成する。そして
し、低階層信号にはＱＰＳＫ変調を、高階層信号には８
ＰＳＫ変調を施し、これらを時分割多重にて伝送する。

【００１１】また、フレーム同期信号と、フレーム内の
各階層の区切りと、各階層の変調モードとを示す伝送多
重制御信号（ＴＭＣＣ信号；Transmission Multiplexin
g Configuration Control ）を、最も低Ｃ／Ｎでも安定
受信できるＢＰＳＫにて伝送する。

【００１２】このようにして変調側で生成された時分割
多重のｎ相ＰＳＫ信号を受信し、ＰＳＫ復調器の入力端
子７６に入力する。直交検波器７０は、入力されたｎ相
ＰＳＫ信号を、内部の局部発振器により直交検波してデ
ジタル化する。ＰＳＫ復調器７２は、従来例１に示した
ような構成のＰＳＫ復調器を用いてデータを復調する。

【００１３】復調動作でｎ相ＰＳＫ信号の復調に関して
固有な部分について説明する。まず、ＰＳＫ復調器７２
は時分割多重された変調波を、全て８ＰＳＫ信号とみな
してＡＦＣと搬送波再生を行う。ＴＭＣＣデコーダ７３
では、この状態でＢＰＳＫ変調されたフレーム同期信号
を検出し、フレーム先頭を認識すると同時に、８相のど
の位相で搬送波再生がロックしているかを検出する。

【００１４】また、フレーム同期信号に後続するＴＭＣ
Ｃ信号を検出することにより、各階層変調波の構成を識
別する。そして搬送波再生の位相誤差検出の受信機側の
基準を、時分割多重された各変調方式に対応するものに
切り替える。さらに復調されたＩ信号、Ｑ信号の位相
を、搬送波ロック位相の情報をもとにマッピングし直
し、絶対位相化したＩ信号、Ｑ信号に変換して、後段の
誤り訂正回路７４に出力する。

【００１５】誤り訂正回路７４は独立した２系統の誤り
訂正の機能を有している。誤り訂正回路７４は復号した
ＴＭＣＣ信号により、ＰＳＫ復調器７２で復号されたデ
ータを、パケット単位で振り分けて誤り訂正を施した
後、時分割多重伝送のために時間軸上で並び替えたパケ
ットの順番を、元に戻す作業を行う。この出力はビデオ
デコーダ７５に出力される。ＢＥＲ(Bit Error Rate)検
出回路７１は、８ＰＳＫ信号をトレリス復号したデータ
に、再度畳み込み符号化を施す。そして受信信号と比較
することにより、高階層信号のＢＥＲをモニタする。そ
の結果、高階層の復号データである映像の品質が、許容
値を下回ったと判断された場合には、ビデオデコーダ７
５に信号を送り、伝送路の品質劣化に対して高耐性の低
階層の映像信号を出力するように制御する。こうするこ
とにより、例えば降雨減衰の大きな場合にも、視聴サー
ビスを継続できる。

【００１６】

【発明が解決しようとする課題】従来例１の構成では、
正しいロック点へ引き込むために、ＡＦＣループ内の数
値制御発振器の中心周波数をスキップする。この場合、
ＡＦＣおよび搬送波再生ループの引き込み動作が行われ
るために、同期確立までに時間がかかり過ぎるという問
題点があった。

【００１７】シンボル周波数がｆ_symであるｎ相ＰＳＫ
では、±ｆ_sym×（ｍ／ｎ）（ｍは整数）の周波数オフ
セットを持った状態で、ＡＦＣや搬送波再生が安定して
しまう擬似ロックという現象がある。

【００１８】従って請求項１、２の発明は、擬似同期が
発生するような大きな周波数オフセットが存在する場合
でも、１回のＡＦＣおよび搬送波再生の引き込み動作
で、同期確立を行うことを目的とする。

【００１９】従来例２の構成では、ｎ₁＞ｎ₂＞・・・
＞ｎ_iなる関係のｉ組の多相ＰＳＫ信号が時分割多重伝
送されたとき、特に低Ｃ／Ｎの受信時にｎ₁相ＰＳＫ信
号の受信状態が劣化し、共用しているＡＦＣ、搬送波再
生、クロック再生の各ループが不安定になる。このため
に、ｎ₂相からｎ_i相までのＰＳＫ信号の受信状態まで
もが劣化してしまうという問題がある。

【００２０】従って請求項３、４、５，６の発明は、時
分割多重された各ｎ相ＰＳＫ信号について、受信状態に
よらず本来の受信性能を引き出すことを目的とする。

【００２１】また従来例２の構成では、４ＰＳＫ（ＱＰ
ＳＫ）と８ＰＳＫの時分割多重伝送において、８ＰＳＫ
受信時に復調器で８個の符号点を識別するためのスライ
ス回路が複雑になるという問題点がある。

【００２２】従って請求項７、８、９、１０の発明は、
８ＰＳＫ受信時のスライス回路を簡略化することを目的
とする。

【００２３】

【課題を解決するための手段】本願の請求項１の発明
は、ｎ相ＰＳＫ変調信号を直交検波してデジタル化した
Ｉ軸及びＱ軸の信号を第１の入力信号とし、第１の入力
信号の周波数誤差を補正する信号を第２の入力信号とす
るとき、前記第１の入力信号と第２の入力信号とを複素
乗算する複素乗算器と、前記複素乗算器の出力に対して
搬送波再生を行う搬送波再生回路と、前記搬送波再生回
路の出力から再生搬送波の位相誤差を検出する位相比較
器と、前記搬送波再生回路の出力から再生搬送波の周波
数誤差を検出する周波数誤差検出回路と、前記周波数誤
差検出回路の出力と周波数オフセット量とを加算した信
号を補正搬送波周波数信号とするとき、前記補正搬送波
周波数信号に含まれる雑音を除去するループフィルタ
と、前記ループフィルタの出力を積分する累積加算器
と、前記累積加算器の出力と位相回転量とを加算した信
号を、直交する２つの正弦波に変換し、この信号を前記
第２の入力信号として前記複素乗算器に与える直交正弦
波発生器と、前記搬送波再生回路の出力からデータを再
生するデータ再生回路と、前記データ再生回路の再生デ
ータから同期パターンを検出する同期パターン検出回路
と、前記搬送波再生回路から出力される再生搬送波のロ
ック状態を検出するロック検出回路と、前記同期パター
ン検出回路と前記ロック検出回路の出力により、２π／
ｎの整数倍の前記位相回転量を生成する位相補正回路
と、前記累積加算器の出力値に前記位相補正回路の出力
値を加算し、その加算値を前記直交正弦波発生器に与え
る位相加算回路と、前記同期パターン検出回路と前記ロ
ック検出回路の出力と前記ループフィルタとの出力に基
づいて、前記ｎ相ＰＳＫ変調信号のシンボル周波数ｆ
_symに対して再生搬送波の周波数オフセット量±ｆ_sym
／ｎを生成する周波数補正回路と、前記周波数誤差検出
回路の出力値と前記周波数補正回路の出力値とを加算
し、前記補正搬送波周波数信号を生成する周波数加算回
路と、を具備することを特徴とするものである。

【００２４】本願の請求項２の発明は、ｎ相ＰＳＫ変調
信号を直交検波してデジタル化したＩ軸及びＱ軸の信号
を第１の入力信号とし、第１の入力信号の周波数及び位
相誤差を補正する信号を第２の入力信号とするとき、前
記第１の入力信号と第２の入力信号とを複素乗算する複
素乗算器と、前記複素乗算器の出力からデータを再生す
るデータ再生回路と、前記複素乗算器の出力から再生搬
送波の位相誤差を検出する位相比較器と、前記データ再
生回路の再生データから同期パターンを検出する同期パ
ターン検出回路と、前記複素乗算器の出力から再生搬送
波の周波数誤差を検出する周波数誤差検出回路と、前記
周波数誤差検出回路の出力と周波数オフセット量とを加
算した信号を補正搬送波周波数信号とするとき、前記補
正搬送波周波数信号に含まれる雑音を除去する第１のル
ープフィルタと、前記位相比較器の出力信号に含まれる
雑音を除去する第２のループフィルタと、前記第１のル
ープフィルタの出力と前記第２のループフィルタの出力
を加算するフィルタ出力加算器と、前記フィルタ出力加
算器の出力を積分する累積加算器と、前記累積加算器の
出力に対して位相回転量を加算し、この加算値を直交す
る２つの正弦波に変換し、前記第２の入力信号として前
記複素乗算器に与える直交正弦波発生器と、前記複素乗
算器の出力から再生搬送波のロック状態を検出するロッ
ク検出回路と、前記同期パターン検出回路と前記ロック
検出回路の出力により、２π／ｎの整数倍の前記位相回
転量を生成する位相補正回路と、前記位相補正回路の出
力値を前記累積加算器の出力値に加算し、その加算値を
前記直交正弦波発生器に与える位相加算器と、前記同期
パターン検出回路と前記ロック検出回路の出力と前記第
１のループフィルタとの出力に基づいて、前記ｎ相ＰＳ
Ｋ変調信号のシンボル周波数ｆ_symに対して再生搬送波
の周波数オフセット量±ｆ_sym／ｎを生成する周波数補
正回路と、前記周波数誤差検出回路の出力値に前記周波
数補正回路の出力値を加算して前記補正搬送波周波数信
号を生成する周波数加算器と、を具備することを特徴と
するものである。

【００２５】本願の請求項３の発明は、８ＰＳＫとＱＰ
ＳＫと伝送多重制御信号とを含むｎ相ＰＳＫ変調信号の
時分割多重信号を受信してデータを再生するＰＳＫ復調
器であって、前記ｎ相ＰＳＫ変調信号を直交検波する直
交検波器と、前記直交検波器の出力をＡ／Ｄ変換するＡ
／Ｄ変換器と、前記Ａ／Ｄ変換器から出力されたＩ軸及
びＱ軸の信号を第１の入力信号とし、第１の入力信号の
周波数誤差を補正する信号を第２の入力信号とすると
き、前記第１の入力信号と第２の入力信号とを複素乗算
する第１の複素乗算器と、前記第１の複素乗算器の出力
に対して搬送波の位相誤差量を複素乗算する第２の複素
乗算器と、前記第２の複素乗算器の出力からデータを再
生するデータ再生回路と、前記データ再生回路の出力デ
ータから伝送多重制御信号をデコードする多重制御信号
デコーダと、前記第２の複素乗算器の出力から再生搬送
波の位相誤差を検出する位相比較器と、前記第２の複素
乗算器の出力から再生搬送波の周波数誤差を検出する周
波数誤差検出回路と、前記周波数誤差検出回路の出力信
号に含まれる雑音を、ＰＳＫ変調信号の位相数に応じて
除去する複数のループフィルタが設けられた第１のルー
プフィルタ群と、前記第１のループフィルタ群の特定の
ループフィルタを前記多重制御信号デコーダの出力に基
づいて選択する第１のスイッチ回路と、前記第１のスイ
ッチ回路の出力を積分する第１の累積加算器と、前記第
１の累積加算器の出力を直交する２つの正弦波に変換
し、この信号を前記第２の入力信号として前記第１の複
素乗算器に与える第１の直交正弦波発生器と、前記位相
比較器の出力信号に含まれる雑音を、ＰＳＫ変調信号の
位相数に応じて除去する複数のループフィルタが設けら
れた第２のループフィルタ群と、前記第２のループフィ
ルタ群の特定のループフィルタを前記多重制御信号デコ
ーダの出力に基づいて選択する第２のスイッチ回路と、
前記第２のスイッチ回路の出力を積分する第２の累積加
算器と、前記第２の累積加算器の出力を直交する２つの
正弦波に変換し、この信号を前記位相誤差量として前記
第２の複素乗算器に与える第２の直交正弦波発生器と、
前記第２の複素乗算器の出力から前記Ａ／Ｄ変換器のサ
ンプリングクロックの位相誤差を検出する位相誤差検出
回路と、前記位相誤差検出回路の出力に含まれる雑音
を、ＰＳＫ変調信号の位相数に応じて除去する複数のル
ープフィルタが設けられた第３のループフィルタ群と、
前記第３のループフィルタ群の特定のループフィルタを
前記多重制御信号デコーダの出力に基づいて選択し、前
記Ａ／Ｄ変換器に与える第３のスイッチ回路と、を具備
することを特徴とするものである。

【００２６】本願の請求項４の発明は、請求項３のＰＳ
Ｋ復調器において、多重制御信号デコーダは、時分割多
重の切り換わりのタイミングを伝送多重制御信号として
デコードするものであり、前記第１のループフィルタ群
は、８ＰＳＫ，ＱＰＳＫ、ＢＰＳＫにおける搬送波再生
ループのループフィルタから成ることを特徴とするもの
である。

【００２７】本願の請求項５の発明は、請求項３のＰＳ
Ｋ復調器において、多重制御信号デコーダは、時分割多
重の切り換わりのタイミングを伝送多重制御信号として
デコードするものであり、前記第２のループフィルタ群
は、８ＰＳＫ，ＱＰＳＫ、ＢＰＳＫにおけるＡＦＣルー
プのループフィルタを有することを特徴とするものであ
る。

【００２８】本願の請求項６の発明は、請求項３のＰＳ
Ｋ復調器において、多重制御信号デコーダは、時分割多
重の切り換わりのタイミングを伝送多重制御信号として
デコードするものであり、前記第３のループフィルタ群
は、８ＰＳＫ，ＱＰＳＫ、ＢＰＳＫにおけるクロック再
生ループのループフィルタを有することを特徴とするも
のである。

【００２９】本願の請求項７の発明は、８ＰＳＫとＱＰ
ＳＫと伝送多重制御信号とを含むｎ相ＰＳＫ変調信号の
時分割多重信号を受信してデータを再生するＰＳＫ復調
器であって、前記ｎ相ＰＳＫ変調信号を直交検波してデ
ジタル化したＩ軸及びＱ軸の信号を第１の入力信号と
し、第１の入力信号の周波数誤差を補正する信号を第２
の入力信号とするとき、前記第１の入力信号と第２の入
力信号とを複素乗算する複素乗算器と、前記複素乗算器
の出力に対して搬送波再生を行う搬送波再生回路と、前
記搬送波再生回路の出力から再生搬送波の周波数誤差を
検出する周波数誤差検出回路と、前記周波数誤差検出回
路の出力信号に含まれる雑音を除去するループフィルタ
と、前記ループフィルタの出力を積分する累積加算器
と、前記累積加算器の出力と位相オフセット量とを加算
した信号を、直交する２つの正弦波に変換し、この信号
を前記第２の入力信号として前記複素乗算器に与える直
交正弦波発生器と、前記搬送波再生回路の出力からデー
タを再生するデータ再生回路と、前記データ再生回路の
出力データから伝送多重制御信号をデコードする多重制
御信号デコーダと、前記多重制御信号デコーダの出力か
ら、現在受信中のｎ相ＰＳＫが８相以外のＰＳＫと判定
されたとき、前記位相オフセット量として２２．５度を
生成する位相オフセット回路と、前記累積加算器の出力
値と前記位相オフセット回路の出力値とを加算し、その
加算値を前記直交正弦波発生器に与える位相加算器と、
を具備することを特徴とするものである。

【００３０】本願の請求項８の発明は、８ＰＳＫとＱＰ
ＳＫと伝送多重制御信号とを含むｎ相ＰＳＫ変調信号の
時分割多重信号を受信してデータを再生するＰＳＫ復調
器であって、前記ｎ相ＰＳＫ変調信号を直交検波してデ
ジタル化したＩ軸及びＱ軸の信号を第１の入力信号と
し、前記第１の入力信号の周波数誤差を補正する信号を
第２の入力信号とするとき、前記第１の入力信号と第２
の入力信号とを複素乗算する第１の複素乗算器と、前記
第１の複素乗算器の出力に対して搬送波の位相誤差量を
複素乗算する第２の複素乗算器と、前記第２の複素乗算
器の出力から再生搬送波の周波数誤差を検出する周波数
誤差検出回路と、前記周波数誤差検出回路の出力信号に
含まれる雑音を除去する第１のループフィルタと、前記
第１のループフィルタの出力を積分する第１の累積加算
器と、前記第１の累積加算器の出力を、直交する２つの
正弦波に変換し、この信号を前記第２の入力信号として
前記第１の複素乗算器に与える第１の直交正弦波発生器
と、前記搬送波再生回路の出力からデータを再生するデ
ータ再生回路と、前記データ再生回路の出力データから
伝送多重制御信号をデコードする多重制御信号デコーダ
と、前記第２の複素乗算器の出力から再生搬送波の位相
誤差を検出する位相比較器と、前記位相比較器の出力信
号に含まれる雑音を除去する第２のループフィルタと、
前記第２のループフィルタの出力を積分する第２の累積
加算器と、前記第２の累積加算器の出力と位相オフセッ
ト量とを加算した信号を、直交する２つの正弦波に変換
し、この信号を前記位相誤差量として前記第２の複素乗
算器に与える第２の直交正弦波発生器と、前記多重制御
信号デコーダの出力から、現在受信中のｎ相ＰＳＫが８
相以外のＰＳＫと判定されたとき、前記位相オフセット
量として２２．５度を生成する位相オフセット回路と、
前記第２の累積加算器の出力値と前記位相オフセット回
路の出力値とを加算し、その加算値を前記第２の直交正
弦波発生器に与える位相加算器と、を具備することを特
徴とするものである。

【００３１】本願の請求項９の発明は、８ＰＳＫとＱＰ
ＳＫと伝送多重制御信号とを含むｎ相ＰＳＫ変調信号の
時分割多重信号を受信してデータを再生するＰＳＫ復調
器であって、前記ｎ相ＰＳＫ変調信号を直交検波してデ
ジタル化したＩ軸及びＱ軸の信号を第１の入力信号と
し、前記第１の入力信号の周波数誤差を補正する信号を
第２の入力信号とするとき、前記第１の入力信号と第２
の入力信号とを複素乗算する第１の複素乗算器と、前記
第１の複素乗算器の出力に対して搬送波の位相誤差量を
複素乗算する第２の複素乗算器と、前記第２の複素乗算
器の出力から再生搬送波の周波数誤差を検出する周波数
誤差検出回路と、前記周波数誤差検出回路の出力信号に
含まれる雑音を除去する第１のループフィルタと、前記
第１のループフィルタの出力を積分する第１の累積加算
器と、前記第１の累積加算器の出力を、直交する２つの
正弦波に変換し、この信号を前記第２の入力信号として
前記第１の複素乗算器に与える第１の直交正弦波発生器
と、前記第２の複素乗算器の出力からデータを再生する
データ再生回路と、前記データ再生回路の出力データか
ら伝送多重制御信号をデコードする多重制御信号デコー
ダと、前記第２の複素乗算器の出力から再生搬送波の位
相誤差を検出する誤差検出回路と、前記多重制御信号デ
コーダの出力から、現在受信中のｎ相ＰＳＫが８相以外
のＰＳＫと判定されたとき、２２．５度の位相オフセッ
トベクトルを発生し、８相ＰＳＫと判定された場合は０
度の位相オフセットベクトルを発生する位相オフセット
回路と、前記第１の複素乗算器の出力と前記誤差検出回
路の出力に基づき、各受信点と理想受信点との誤差の２
乗平均が最小となるようにＬＭＳアルゴリズムを用いて
前記位相誤差量を補正する補正ベクトルを生成すると共
に、前記位相オフセット回路の位相オフセットベクトル
に前記補正ベクトルを合成して前記第２の複素乗算器に
与える直交座標誤差演算回路と、を具備することを特徴
とするものである。

【００３２】本願の請求項１０の発明は、請求項９のＰ
ＳＫ復調器において、前記直交座標誤差演算回路は、前
記第１の複素乗算器の出力を共役複素数に変換する共役
複素数化回路と、前記共役複素数化回路の出力と前記誤
差検出回路の出力とを複素乗算する第３の複素乗算器
と、前記第３の複素乗算器の出力に含まれる雑音を除去
する第２のループフィルタと、前記第２のループフィル
タの出力を積分する第２の累積加算器と、前記第２の累
積加算器の出力と前記位相オフセット回路の出力とを複
素乗算し、乗算結果を前記位相誤差量として前記第２の
複素乗算器に与える第４の複素乗算器と、を有すること
を特徴とするものである。

【００３３】請求項１、２の構成によれば、ＡＦＣルー
プにおいて、擬似ロック状態を同期パターン検出回路と
ロック検出回路から検出し、擬似ロックの周波数オフセ
ットの符号をＡＦＣループフィルタの出力から検出する
ことにより、理論的に既知の周波数オフセット量をＡＦ
Ｃループフィルタに加算することで、瞬時に正規のロッ
ク点に移動させる。

【００３４】請求項３、４、５、６の構成によれば、ｎ
相ＰＳＫの時分割多重数だけのループフィルタを独立に
備えているので、時分割多重の切り換わりを検出した時
点で各ループフィルタ群中の最適のループフィルタに切
換える。

【００３５】請求項７、８の構成によれば、位相オフセ
ット回路の出力する位相オフセットを用いて低相のＰＳ
Ｋの同期引き込みを行う。こうすると領域判定が簡単に
なる。

【００３６】請求項９、１０の構成によれば、時分割多
重の切り換わりを検出した時点で、ＡＦＣループまたは
搬送波再生ループにおいて、直交座標演算で２２．５度
の位相回転を行う。

【００３７】

【発明の実施の形態】

（実施の形態１）本発明の実施の形態１におけるＰＳＫ
復調器について、図面を参照しつつ説明する。図１及び
図２は実施の形態１におけるＰＳＫ復調器の基本構成を
示すブロック図であり、図１３及び図１４に示す従来例
と同一部分は同一の符号を付けて説明する。本実施の形
態のＰＳＫ復調器は、ｎ相ＰＳＫ変調信号を受信し、デ
ータを再生する復調器である。

【００３８】このＰＳＫ復調器は、直交検波器１、Ａ／
Ｄ変換器２、第１の複素乗算器３、デジタルＬＰＦ４、
第２の複素乗算器５、位相比較器６、第２のループフィ
ルタ７、第１のループフィルタ１９、第１の累積加算器
８、第２の累積加算器２０、第１のデータ変換器９，１
０、第２のデータ変換器２２，２３、クロック再生回路
１１、データ再生回路１２、同期パターン検出回路１
３、ロック検出回路１４、周波数誤差（Δｆ）検出回路
１５、周波数補正回路１６、位相補正回路１７、周波数
加算器１８、位相加算器２１、ＰＳＫ変調波の入力端子
２４、Ｉデータ出力端子２５、Ｑデータ出力端子２６を
含んで構成される。

【００３９】図１の入力端子２４から入力されたｎ相Ｐ
ＳＫ信号は、直交検波器１で９０度位相の異なる局部発
振信号により直交検波され、同相軸（Ｉ軸）および直交
軸（Ｑ軸）のベースバンド信号になる。このベースバン
ド信号はＡ／Ｄ変換器２でデジタル化され、複素乗算器
３に入力される。複素乗算器３は、受信したＱＰＳＫ信
号の搬送波周波数と、受信機内部の局部発振器の発振周
波数との差を補正する。この機能は複素乗算器３を含む
ＡＦＣループによって実現される。

【００４０】複素乗算器３の出力信号は、デジタル低域
通過フィルタ（ＬＰＦ）４に入力され、Ｉ軸とＱ軸の信
号に対して独立に同じルートロールオフ特性のフィルタ
処理が施され、符号間干渉が除去される。デジタルＬＰ
Ｆ４の出力が複素乗算器５に入力されると、複素乗算器
５はＡＦＣループで除去できなかった微少な周波数誤差
成分と位相誤差成分を高速に補正する。この機能は複素
乗算器５を含む搬送波再生ループによって実現される。
複素乗算器５の出力は５分配されて、クロック再生回路
１１、データ再生回路１２、位相比較器６、図２に示す
ロック検出回路１４及び周波数誤差（Δｆ）検出回路１
５に与えられる。

【００４１】図１のクロック再生回路１１では、入力信
号中のシンボルタイミングが再生され、変換クロックと
してＡ／Ｄ変換器２に与えられる。データ再生回路１２
は、複素乗算器５のＩ，Ｑ出力から復号データを再生す
る。このためクロック再生回路１１は、ｎ相ＰＳＫの場
合にＩ，Ｑ平面を位相方向に理想受信点を中心として等
間隔に区切り、Ｉ，Ｑ平面をｎ個の領域に分割する。そ
してデータ再生回路１２は夫々の信号がどの領域に属す
るかを判定し、変復調で取り決められたマッピングに従
い復号データを出力する。再生された復号データは出力
端子２５，２６から出力されると同時に、同期パターン
検出回路１３にも入力される。

【００４２】また、複素乗算器５の出力信号は位相比較
器６にも入力され、Ｉ，Ｑ平面上の各受信シンボル点と
理想受信点との位相誤差が検出される。この誤差は、図
２の累積加算器８とデータ変換回路９，１０とで構成さ
れる数値制御発振器（ＮＣＯ）の出力と、複素乗算器５
の入力信号の搬送波との位相誤差で指し示される。位相
比較器６の出力する位相誤差信号は、搬送波再生のため
にループフィルタ７を介して累積加算器８に入力され
る。

【００４３】累積加算器８は、オーバーフローを禁止し
ない加算器で構成され、その積分動作により瞬時周波数
から瞬時位相への変換を行う。累積加算器８の出力信号
はサイン特性を有するデータ変換回路（ＳＩＮ）９及び
コサイン特性を有するデータ変換回路（ＣＯＳ）１０に
より直交正弦波に変換される。この２つの直交正弦波は
搬送波の位相誤差を補正する信号である。これらの直交
正弦波は複素乗算器５に与えられ、デジタルＬＰＦ４の
出力信号と乗算される。こうして搬送波再生ループが形
成される。なお、第１のデータ変換回路９，１０、及び
第２のデータ変換回路２２，２３は、ＲＯＭ又は関数近
似による演算回路でも実現できる。

【００４４】ここで搬送波再生の過程を数式を用いて説
明する。ｎＰＳＫのベースバンド信号を（Ｉｎ＋ｊＱ
ｎ）とし、搬送波再生ループに入力される信号の周波数
誤差成分をｆ₀とし、位相誤差成分をθ₀とすると、搬
送波再生ループに入力される補正前の信号は、（Ｉｎ＋ｊＱｎ）ｅｘｐ｛ｊ（２πｆ₀・ｔ＋θ₀）｝と表現できる。

【００４５】ここで第１の数値制御発振器の出力は定常
状態では、ｅｘｐ｛−ｊ（２πｆ₀・ｔ＋θ₀）｝に収
束するので、結局、複素乗算器５の出力は（Ｉｎ＋ｊＱ
ｎ）となり、本来のベースバンド信号が得られることに
なる。

【００４６】次に複素乗算器５から出力された復調信号
は、図２の周波数誤差検出回路１５にも入力される。周
波数誤差検出回路１５は受信信号の搬送波周波数と受信
機（ＰＳＫ復調器）内部の局部発振器の周波数との誤差
を検出する。なお、従来例１のように、ＡＦＣ引き込み
動作中に、搬送波再生ループを停止させる場合には、図
１及び図２に示すように複素乗算器５の出力を周波数誤
差検出回路１５に接続する。また常に搬送波再生ループ
を動作させておく場合には、複素乗算器５の入力を周波
数誤差検出回路１５に接続し、複素乗算器５、位相比較
器６、ループフィルタ７、数値制御発振器で構成される
ループを、ＡＦＣループの動作状態と独立して動作させ
る。

【００４７】周波数誤差検出回路１５の動作原理を説明
する。まず受信ベクトルの極座標上における角度を求
め、ｋ番目のシンボルの受信ベクトルの角度と（ｋ＋
１）番目の同一シンボルの受信ベクトルの角度の差を求
める。この値は単位時間（１シンボル期間）の間の位相
回転量となるので、周波数誤差に相当する。なお、ｎ相
ＰＳＫの受信信号には２π／ｎの整数倍（ｍ）の角度の
位相変調成分がある。

【００４８】このため１シンボル間に±２π／２ｎを超
える周波数誤差による位相回転がある場合は、変調成分
と分離ができなくなるので、シンボルを正確に検出でき
ない。すなわちシンボル周波数ｆ_symに対して、±ｆ
_sym／２ｎが周波数誤差検出限界である。例えば、シン
ボル周波数２０ＭＨｚの８ＰＳＫでは、周波数誤差検出
限界は±１．２５ＭＨｚとなる。なお、上記した理由に
より、±ｆ_sym／２ｎを超える周波数誤差は折り返し歪
みとなり、±ｆ_sym／２ｎの範囲で引き込みが行われ
る。従ってこの状態では搬送波のロックはするが、復号
データは正常に復号されない。この状態を擬似同期とい
う。

【００４９】周波数誤差検出回路１５で検出された周波
数誤差Δｆは、周波数加算器１８の一方の入力端に入力
される。周波数加算器１８の他方の入力端には周波数補
正回路１６の出力信号が入力されてΔｆに加算され、補
正搬送波周波数信号となる。周波数加算器１８の出力
は、ループフィルタ１９で平滑化されて、第２の累積加
算器２０に入力される。第２の累積加算器２０は、第１
の累積加算器８と同様に、オーバーフローを禁止しない
加算器で構成され、積分動作により瞬時周波数から瞬時
位相への変換を行う。

【００５０】累積加算器２０の出力信号は、位相加算器
２１の一方の入力端に入力される。位相加算器２１もオ
ーバーフローを禁止しないものである。位相加算器２１
の他方の入力端には位相補正回路１７の出力する位相回
転量が入力され、累積加算器２０の出力信号と加算され
る。位相加算器２１の加算出力は、サイン特性を有する
データ変換回路２２及びコサイン特性を有するデータ変
換回路２３に入力され、搬送波の周波数誤差を補正する
直交正弦波に変換される。これらの直交正弦波は第２の
入力信号として複素乗算器３に入力され、第１の入力信
号であるデジタルのベースバンド信号に対して複素乗算
される。この乗算処理よりＡＦＣループが形成される。

【００５１】一方、図１の同期パターン検出回路１３で
は、データ再生回路１２で復号したデータからデータ中
に周期的に挿入されている固定パターンを検出する。ｎ
相ＰＳＫの搬送波再生回路では、ｎ通りの位相でロック
する可能性がある。このため同期パターン検出回路で
は、ｎ通りの位相でデコードした結果に対して、同期パ
ターン検出を行う。これにより送信側の絶対位相を検出
することができる。

【００５２】図２のロック検出回路１４では、搬送波再
生のロック検出を行う。具体的には受信ベクトルのＩ，
Ｑ平面上の座標をモニタし、理想受信点を中心として±
２π／４ｎの範囲に受信ベクトルが集中しているか否か
を検出する。図１６にＱＰＳＫの場合を例として受信ベ
クトルの領域を示す。図１６では、領域Ａ内の受信シン
ボル数と領域Ｂ内の受信シンボル数をカウントし、領域
Ａの受信シンボル数が領域Ｂの受信シンボル数に比べて
充分大きくなったら、搬送波再生がロックしたとみな
す。

【００５３】次に図２の周波数補正回路１６と位相補正
回路１７の動作について説明する。周波数補正回路１６
は初期状態では周波数オフセット量として０を出力す
る。従ってＡＦＣループには何ら影響を与えない。この
とき、ロック検出回路１４が搬送波再生回路のロックを
検出し、同期パターン検出回路１３が同期パターンを検
出した場合には、周波数補正回路１６はそのまま０を出
力し続ける。

【００５４】位相補正回路１７は、データ再生回路１２
のデコーダ部の絶対位相が送信側に合うように位相補正
量（位相回転量）を発生する。そして、この位相補正量
を位相加算器２１に与え、累積加算器２０の出力に加算
する。即ち、同期パターン検出回路１３にて搬送波再生
のロック位相が、例えば＋（２π／ｎ）×ｍだけ送信側
の絶対位相からずれていると検出された場合には、位相
補正回路１７は位相補正量として−（２π／ｎ）×ｍを
発生する。

【００５５】以上の動作と複素乗算器３での複素乗算に
より、搬送波再生の絶対位相のずれ＋（２π／ｎ）×ｍ
は、１シンボル期間の時間で再引き込みを行うことなく
解消される。

【００５６】次にロック検出回路１４が搬送波再生のロ
ックを検出し、同期パターン検出回路１３が同期パター
ンを検出しない場合を考える。これは、前述した擬似ロ
ックの状態に相当し、図１７を用いて説明する。図１７
において、例えば−ｆ_sym／ｎ〜−ｆ_sym／２ｎの範囲
内のｆ１が入力信号の周波数オフセット量であったとす
る。ｆ１は擬似ロック範囲内であり、実際には０〜＋ｆ
_sym／２ｎの範囲内のｆ１’点に折り返されて引き込ま
れる。ｆ１とｆ１’の周波数差はｆ_sym／ｎである。ｆ
２とｆ２’も同様な関係である。従って、ロック時の第
１の数値制御発振器の周波数の符号を、ループフィルタ
１９の出力でモニタし、この値が正ならば、ｆ１’で擬
似ロックしているので、ｆ１’−ｆ_sym／ｎの演算を行
い、ｆ１を求める。

【００５７】ループフィルタ１９の出力が負の場合に
は、同様にｆ２’＋ｆ_sym／ｎの演算によりｆ２を求め
る。ループフィルタ１９には積分作用があるので、周波
数補正回路１６では、実際には１シンボル期間のみ、ル
ープフィルタ１９の出力の符号に基づいて±ｆ_sym／ｎ
の周波数オフセット量を発生して、後は０を発生してい
れば、以後第２の数値制御発振器の中心周波数は、ｆ
１’からｆ１＝ｆ１’−ｆ_sym／ｎにシフトし、ｆ２’
からｆ２＝ｆ２’＋ｆ_sym／ｎへシフトする。以上の操
作により、搬送波再生の擬似ロックは１シンボル期間で
再引き込みを行うことなく解消される。

【００５８】例えば、シンボル周波数２０ＭＨｚの８Ｐ
ＳＫでは、この操作によりＡＦＣの引き込み範囲が２倍
となり、−２．５ＭＨｚ〜＋２．５ＭＨｚとなる。これ
は実用上充分な値である。しかしながら、シンボル周波
数が低い場合には、相対的にＡＦＣ引き込み範囲が狭く
なる。広範囲な引き込み範囲を要求すれば、擬似ロック
点が２個を越えるので、上述したｆ１、ｆ２の求め方で
は対応できない。シンボル周波数が低い場合の擬似ロッ
ク点の様子を図１８に示す。

【００５９】図１７と同様にｆ_sym／ｎの間隔で擬似ロ
ック点が分布する。これらの擬似ロック点はすべて折り
返されてｆ(1) で引き込みが行われる。この場合は図１
７のようにｆ(1) ，ｆ(2) ・・・ｆ(5) ・・・を区別で
きないので、ｆ(2) ・・・ｆ(5) ・・・の順に周波数補
正回路１６の出力を設定し、同期パターン検出回路１３
で同期パターンが検出されるまで逐次繰り返す。こうす
ると擬似ロックは再引き込みを行うことなく解消され
る。

【００６０】ここで複素乗算器５、ループフィルタ７、
累積加算器８、データ変換器９，１０は、複素乗算器３
の出力に対して搬送波再生を行う搬送波再生回路の機能
を達成している。

【００６１】以上のように本実施の形態によれば、搬送
波再生の絶対位相ずれや擬似ロックにおいて、ＡＦＣや
搬送波再生の再引き込みを行うことなく、１シンボル期
間の時間で正規のロック点に移動させることができ、引
き込み時間を短縮できる。

【００６２】なお、データ再生回路１２は硬判定により
データを再生すると説明したが、ビタビ復号、トレリス
復号を用いてデータを再生し、そのデコードデータに対
して、同期パターン検出回路１３で同期パターンを検出
してもよい。

【００６３】なお、絶対位相伝送ではなく、相対位相伝
送を行う場合には、位相補正回路１７で絶対位相を補正
する必要はない。なお、搬送波再生回路の構成は、後述
の図１１及び図１２で説明するような数値制御発振器を
用いない方法でも良い。

【００６４】（実施の形態２）次に本発明の実施の形態
２におけるＰＳＫ復調器について説明する。図３及び図
４は、本実施の形態のＰＳＫ復調器の基本構成を示すブ
ロック図であり、図１及び図２と同一部分は同一の符号
を付けて説明する。図１及び図２では、ＡＦＣループと
搬送波再生ループに対して独立に複素乗算器を設けてい
たが、本実施の形態では図１に示す複素乗算器３を省略
し、複素乗算器５のみとした。これに伴い、ＡＦＣの第
１のループフィルタ１９と、搬送波再生の第２のループ
フィルタ７の出力をフィルタ出力加算器２７で合成し、
累積加算器２０に与えるようにした。

【００６５】図３のデータ再生回路１２は複素乗算器５
の出力する再生搬送波からデータを再生する回路であ
る。位相比較器６は複素乗算器５の出力から再生搬送波
の位相誤差を検出する回路である。同期パターン検出回
路１３は、データ再生回路１２の再生データから同期パ
ターンを検出する回路である。周波数誤差（Δｆ）検出
回路１５は、複素乗算器５の出力から再生搬送波の周波
数誤差を検出する回路である。

【００６６】図４の第１のループフィルタ１９は、周波
数誤差検出回路１５の出力と周波数オフセット量とを加
算した信号を補正搬送波周波数信号とするとき、補正搬
送波周波数信号に含まれる雑音を除去するフィルタであ
る。図３の第２のループフィルタ７は、位相比較器６の
出力信号に含まれる雑音を除去するフィルタである。フ
ィルタ出力加算器２７は、ループフィルタ１９の出力と
ループフィルタ７の出力を加算する回路である。累積加
算器２０は、フィルタ出力加算器２７の出力を積分する
回路である。位相加算器２１は、累積加算器２０の出力
に対して位相補正回路１７から出力される位相回転量を
加算する回路である。データ変換器２２，２３は位相加
算器２１から出力される信号を、直交する２つの正弦波
に変換し、第２の入力信号として複素乗算器５に与える
直交正弦波発生器である。

【００６７】図４のロック検出回路１４は、複素乗算器
５の出力から再生搬送波のロック状態を検出する回路で
ある。位相補正回路１７は、同期パターン検出回路１３
とロック検出回路１４の出力により、２π／ｎの整数倍
（ｍ）の位相回転量を決定し、位相回転量を位相加算器
２１に与える回路である。周波数補正回路１６は、同期
パターン検出回路１３とロック検出回路１４の出力とル
ープフィルタ１９との出力に基づいて、ｎ相ＰＳＫ変調
信号のシンボル周波数ｆ_symに対して再生搬送波の周波
数オフセット量±ｆ_sym／ｎを決定し、これを周波数オ
フセット量として周波数加算器１８に与える回路であ
る。

【００６８】このような構成では、ループフィルタ１９
の出力が補正すべき周波数オフセット量の概略値とな
り、ループフィルタ７の出力が残留周波数オフセット量
と位相オフセッ量を補正する信号となり、搬送波再生の
ロック機能が達成される。

【００６９】同期パターン検出回路１３、ロック検出回
路１４、位相補正回路１７、周波数補正回路１６は、実
施の形態１の場合と同様に動作する。そして搬送波再生
の絶対位相ずれや擬似ロックにおいて、ＡＦＣや搬送波
再生の再引き込みを行うことなく、1 シンボル期間の時
間で正規のロック点に移動させることができる。このた
め、引き込み時間を短縮できる。

【００７０】なお、図３及び図４の構成では、ロールオ
フ波形整形を行うデジタルＬＰＦ４の後で周波数オフセ
ットを除去するので、周波数オフセットが大きい場合に
は、デジタルＬＰＦ４でスペクトルの一部が削られ、ビ
ット誤り率が劣化する。

【００７１】（実施の形態３）次に本発明の実施の形態
３におけるＰＳＫ復調器について説明する。図５及び図
６は本実施の形態のＰＳＫ復調器の基本構成を示すブロ
ック図であり、図１及び図２と同一部分は同一の符号を
付けて説明する。本実施の形態のＰＳＫ復調器は、８Ｐ
ＳＫとＱＰＳＫと伝送多重制御信号とを含むｎ相ＰＳＫ
変調信号の時分割多重信号を受信してデータを再生する
復調器である。

【００７２】図５の直交検波器１はｎ相ＰＳＫ変調信号
を直交検波する回路である。Ａ／Ｄ変換器２は、直交検
波器１の出力をＡ／Ｄ変換する回路である。第１の複素
乗算器３は、Ａ／Ｄ変換器２から出力されたＩ軸及びＱ
軸の信号を第１の入力信号とし、第１の入力信号の周波
数誤差を補正する信号を第２の入力信号とするとき、第
１の入力信号と第２の入力信号とを複素乗算する回路で
ある。

【００７３】第２の複素乗算器５は、デジタルＬＰＦ４
を介して出力された複素乗算器３の出力に対して搬送波
の位相誤差量を複素乗算する回路である。データ再生回
路１２は、複素乗算器５の出力からデータを再生する回
路である。ＴＭＣＣデコーダ４５は、データ再生回路１
２の出力データから伝送多重制御信号をデコードする多
重制御信号デコーダである。位相比較器６は、複素乗算
器５の出力から再生搬送波の位相誤差を検出する回路で
ある。

【００７４】図６の周波数誤差（Δｆ）検出回路１５
は、複素乗算器５の出力から再生搬送波の周波数誤差を
検出する回路である。ループフィルタ３５，３６，３７
は、ＰＳＫ変調信号の相数に応じて雑音を除去するもの
で、周波数誤差検出回路１５の出力信号に含まれる雑音
を除去する第１のループフィルタ群である。スイッチ３
３，３４は、第１のループフィルタ群の１出力をＴＭＣ
Ｃデコーダ４５の出力に基づいて選択する第１のスイッ
チ回路である。第１の累積加算器２０は、第１のスイッ
チ回路の出力を積分する回路である。データ変換回路２
２，２３は、累積加算器２０の出力を、直交する２つの
正弦波に変換し、この信号を第２の入力信号として複素
乗算器３に与える第１の直交正弦波発生器である。

【００７５】ループフィルタ３０，３１，３２は、ＰＳ
Ｋ変調信号の相数に応じて雑音を除去するもので、位相
比較器６の出力信号に含まれる雑音を除去する第２のル
ープフィルタ群である。スイッチ２８，２９は、第２の
ループフィルタ群の１出力をＴＭＣＣデコーダ４５の出
力に基づいて選択する第２のスイッチ回路である。第２
の累積加算器８は、第２のスイッチ回路の出力を積分す
る回路である。データ変換回路９，１０は、累積加算器
８の出力を直交する２つの正弦波に変換し、この信号を
位相誤差量として複素乗算器５に与える第２の直交正弦
波発生器である。

【００７６】図５の位相誤差検出回路４３は、複素乗算
器５の出力からＡ／Ｄ変換器２のサンプリングクロック
の位相誤差を検出する回路である。ループフィルタ４
０，４１，４２は、ＰＳＫ変調信号の相数に応じて雑音
を除去するもので、位相誤差検出回路４３の出力に含ま
れる雑音を除去する第３のループフィルタ群である。ス
イッチ３８，３９は、第３のループフィルタ群の１出力
をＴＭＣＣデコーダ４５の出力に基づいて選択し、Ｄ／
Ａ変換器４４を介してＡ／Ｄ変換器２に与える第３のス
イッチ回路である。

【００７７】ここでは搬送波再生ループは、複素乗算器
５、位相比較器６、スイッチ２８、ループフィルタ３
０，３１，３２、スイッチ２９、累積加算器８、データ
変換器９，１０により構成される。

【００７８】またＡＦＣループは、複素乗算器３、デジ
タルＬＰＦ４、複素乗算器５、周波数誤差検出回路１
５、スイッチ３３、ループフィルタ３５，３６，３７、
スイッチ３４、累積加算器２０、データ変換器２２，２
３により構成される。

【００７９】またクロック再生ループは、Ａ／Ｄ変換器
２、複素乗算器３、デジタルＬＰＦ４、複素乗算器５、
位相誤差検出回路４３、スイッチ３８、ループフィルタ
４０，４１，４２、スイッチ３９、Ｄ／Ａ変換器４４に
より構成される。

【００８０】ＴＭＣＣデコーダ４５について説明する。
このデコーダは、従来例２で説明したように、データ再
生回路１２の出力からＴＭＣＣ信号をデコードするもの
である。このＴＭＣＣ信号は、時分割多重伝送されてい
る各階層の変調方式と、切り換わりのタイミングの検出
に使用されるもので、ＡＦＣループ内のスイッチ３３，
３４、搬送波再生ループ内のスイッチ２８，２９、クロ
ック再生ループ内のスイッチ３８，３９に入力される。
例えばＢＰＳＫ、ＱＰＳＫ、８ＰＳＫが時分割により多
重されている場合、ＢＰＳＫの受信時には、最もＣ／Ｎ
値の高いＢＰＳＫ用のループフィルタ３０，３５，４０
を使用し、ＱＰＳＫ受信時にはループフィルタ３１，３
６，４１を使用し、８ＰＳＫ受信時には広帯域特性を有
する８ＰＳＫ用のループフィルタ３２，３７，４２を使
用するように切り換える。時分割の切り換えにより、使
用されないループフィルタは、入力を零にしたり、クロ
ックの供給を止めたりする処理を行う。

【００８１】以上の動作により、ｎ₁＞ｎ₂＞・・・＞
ｎ_iなる関係のｉ組の多相ＰＳＫが時分割多重伝送され
る信号を受信するＰＳＫ復調器において、低Ｃ／Ｎなど
の伝送路品質劣化時に、高階層のｎ₁相ＰＳＫ信号の受
信状態が劣化し、共用しているＡＦＣループ、搬送波再
生ループ、クロック再生ループが不安定になることがあ
る。この場合、ｎ₂相からｎ_i相までのＰＳＫ信号に対
し、受信状態まで劣化してしまうことを防止し、時分割
多重された各Ｎ相ＰＳＫ信号の本来の受信性能を引き出
すことができる。

【００８２】なお図５及び図６では、クロック再生ルー
プ、ＡＦＣループ、搬送波再生ループの３種類のループ
フィルタをＴＭＣＣ信号により切り替える構成とした
が、搬送波再生だけのように、一部のループのループフ
ィルタを切り換える構成としても良い。また、各ループ
のループフィルタは、時分割多重されるｎ相ＰＳＫの種
類の数だけ用意する構成としたが、それより少ない数と
して一部を共用しても良い。

【００８３】なお、各ループの誤差検出の方法や誤差補
正の演算方法は、何れの方式にも適用可能なので、ルー
プフィルタを有する方式であれば、図５及び図６に示す
方法以外でも良い。なお簡略化のため図５及び図６で
は、図１及び図２に示すような位相補正回路、周波数補
正回路は記載されていないが、これらを同時に導入して
もよい。

【００８４】（実施の形態４）次に本発明の実施の形態
４におけるＰＳＫ復調器について説明する。図７及び図
８は、本実施の形態のＰＳＫ復調器の基本構成を示すブ
ロック図であり、図１及び図２と同一部分は同一の符号
を付けて説明する。このＰＳＫ復調器は、８ＰＳＫとＱ
ＰＳＫと伝送多重制御信号とを含むｎ相ＰＳＫ変調信号
の時分割多重信号を受信し、データを再生する復調器で
ある。実施の形態１と異なる部分は、データ再生回路１
２の出力をＴＭＣＣデコーダ４５に与え、ＴＭＣＣ信号
をデコードし、位相オフセット回路４６を制御すること
と、位相オフセット回路４６の出力とＡＦＣループの累
積加算器２０の出力とを位相加算器２１で加算すること
である。

【００８５】図７の複素乗算器３はデジタル化したＩ軸
及びＱ軸の信号を第１の入力信号とし、第１の入力信号
の周波数誤差を補正する信号を第２の入力信号とすると
き、第１の入力信号と第２の入力信号とを複素乗算する
回路である。図７の複素乗算器５、図８のループフィル
タ７、累積加算器８、データ変換器９，１０は、複素乗
算器３の出力に対して搬送波再生を行う搬送波再生回路
の機能を構成している。

【００８６】図８の周波数誤差（Δｆ）検出回路１５
は、搬送波再生回路の出力から再生搬送波の周波数誤差
を検出する回路である。ループフィルタ１９は、周波数
誤差検出回路１５の出力信号に含まれる雑音を除去する
フィルタである。累積加算器２０は、ループフィルタ１
９の出力を積分する回路である。データ変換器２２，２
３は、位相加算器２１の出力を、直交する２つの正弦波
に変換し、この信号を第２の入力信号として複素乗算器
３に与える直交正弦波発生器である。

【００８７】図７のデータ再生回路１２は、搬送波再生
回路の再生搬送波からデータを再生する回路である。Ｔ
ＭＣＣデコーダ４５は、データ再生回路１２の出力デー
タから伝送多重制御信号をデコードする多重制御信号デ
コーダである。図８の位相オフセット回路４６は、ＴＭ
ＣＣデコーダ４５の出力から、現在受信中のｎ相ＰＳＫ
が８相以外のＰＳＫと判定されたとき、位相オフセット
量として２２．５度を生成して位相加算器２１に与える
回路である。

【００８８】以下にこの回路系の動作について図１９を
用いて説明する。図１９は位相比較器６とデータ再生回
路１２における符号点と各符号点識別のスレッショルド
の設定を示す説明図である。位相比較器６は理想受信点
からの位相誤差を検出するので、符号点配置の設定に関
して影響を受ける。

【００８９】図１９（ａ）はＢＰＳＫ（○の符号点）、
ＱＰＳＫ（■の符号点）、８ＰＳＫ（○，■，●の符号
点）が時分割多重されている場合の符号点配置である。
この場合、ＢＰＳＫの符号点判定のスレッショルドの直
線はｙ＝０である。また、ＱＰＳＫの符号点判定のスレ
ッショルドの直線はｙ＝０、ｘ＝０となり、比較的単純
である。しかし、８ＰＳＫのスレッショルドの直線は｜
ｙ｜＝tan ２２．５°｜ｘ｜、｜ｙ｜＝tan ６７．５°
｜ｘ｜となり、比較的複雑になる。

【００９０】一方、図１９（ｂ）の符号点配置を用いる
と、ＢＰＳＫとＱＰＳＫのスレショルドは複雑になる
が、８ＰＳＫのスレショルドの直線はｙ＝０、ｘ＝０、
｜ｙ｜＝｜ｘ｜となり、図１９（ａ）に比べ簡単な演算
で済む。

【００９１】受信開始時はＢＰＳＫ信号、ＱＰＳＫ信
号、８ＰＳＫ信号を全て８ＰＳＫ信号とみなして復調を
行うので、８ＰＳＫ受信に適した図１９（ｂ）の符号点
配置で、データ再生回路１２と位相比較器６を動作させ
る。そしてＴＭＣＣデコーダ４５で時分割多重の切り換
わりタイミングが再生できた時点で、ＱＰＳＫおよびＢ
ＰＳＫ受信時には図１９（ａ）の符号点配置に切り替え
る。

【００９２】具体的にはＢＰＳＫ、ＱＰＳＫの受信時に
は、位相オフセット回路４６にて−２２．５°を発生
し、累積加算器２０の出力と位相オフセットとを位相加
算器２１で加算することにより、数値制御発振器の位相
を−２２．５°回転させる。このベクトルを複素乗算器
３で乗算することにより、図１９（ｂ）から図１９
（ａ）の符号点へ１シンボル期間で切り替えることがで
きる。また、８ＰＳＫに戻る場合には、位相オフセット
回路４６が０を発生するように制御する。

【００９３】以上のように、本実施の形態によれば、Ｂ
ＰＳＫ、ＱＰＳＫ、８ＰＳＫの多重伝送において、変調
方式の切り換わりに応じて位相オフセットを数値制御発
振器に与えることにより、８ＰＳＫ受信時の符号識別回
路を簡略化することができる。

【００９４】なお、図１９（ｂ）の符号点配置に限ら
ず、他のパターンもあり、例えばＱ軸に対して対称な配
置の場合には＋２２．５°の回転を行えばよい。また実
際には、絶対位相の再生と組み合わせる必要があるの
で、図１及び図２の位相補正回路を組み合わせ、その出
力を加算器２１に与え、周波数オフセット回路４６の出
力とともに加算すればよい。また、図３のループフィル
タ切り替えも同時に組み合わせ可能である。

【００９５】なお、従来例１のように、ＡＦＣ引き込み
動作中は搬送波再生ループを停止させる場合には、図７
及び図８のように複素乗算器５の出力を周波数誤差検出
回路１５に接続し、常に搬送波再生ループを動作させて
おく場合には、複素乗算器５の入力を周波数誤差検出回
路１５に接続する。

【００９６】（実施の形態５）次に本発明の実施の形態
５におけるＰＳＫ復調器について説明する。図９及び図
１０は、本実施の形態のＰＳＫ復調器の基本構成を示す
ブロック図であり、図１及び図２と同一部分は同一の符
号を付けて説明する。このＰＳＫ復調器は、８ＰＳＫと
ＱＰＳＫと伝送多重制御信号とを含むｎ相ＰＳＫ変調信
号の時分割多重信号を受信してデータを再生する復調器
である。

【００９７】図９の第１の複素乗算器３は、デジタル化
したＩ軸及びＱ軸の信号を第１の入力信号とし、第１の
入力信号の周波数誤差を補正する信号を第２の入力信号
とするとき、第１の入力信号と第２の入力信号とを複素
乗算する回路である。第２の複素乗算器５は、複素乗算
器３の出力に対して搬送波の位相誤差量を複素乗算する
回路である。

【００９８】図１０の周波数誤差（Δｆ）検出回路１５
は、複素乗算器５の出力から再生搬送波の周波数誤差を
検出する回路である。第１のループフィルタ１９は、周
波数誤差検出回路１５の出力信号に含まれる雑音を除去
するフィルタである。第１の累積加算器２０は、ループ
フィルタ１９の出力を積分する回路である。データ変換
器２２，２３は、累積加算器２０の出力を、直交する２
つの正弦波に変換し、この信号を第２の入力信号として
複素乗算器３に与える第１の直交正弦波発生器である。

【００９９】図９のデータ再生回路１２は、搬送波再生
回路の再生搬送波からデータを再生する回路である。Ｔ
ＭＣＣデコーダ４５は、データ再生回路１２の出力デー
タから伝送多重制御信号をデコードする多重制御信号デ
コーダである。位相比較器６は、複素乗算器５の出力か
ら再生搬送波の位相誤差を検出する回路である。図１０
の第２のループフィルタ７は、位相比較器６の出力信号
に含まれる雑音を除去するフィルタである。第２の累積
加算器８は、ループフィルタ７の出力を積分する回路で
ある。データ変換器９，１０は、位相加算器２１の出力
信号を、直交する２つの正弦波に変換し、この信号を位
相誤差量として複素乗算器５に与える第２の直交正弦波
発生器である。

【０１００】位相オフセット回路４６は、ＴＭＣＣデコ
ーダ４５の出力から、現在受信中のｎ相ＰＳＫが８相以
外のＰＳＫと判定されたとき、位相オフセット量として
２２．５度を位相加算器２１に与える回路である。

【０１０１】図１及び図２と異なる部分は、データ再生
回路１２の出力からＴＭＣＣ信号をデコードするＴＭＣ
Ｃデコーダ４５を設け、ＴＭＣＣ信号により位相オフセ
ット回路４６を制御したことである。これに加えて位相
オフセット回路４６の出力と、累積加算器８の出力とを
位相加算器２１で加算するようにしたことである。

【０１０２】動作原理は図７及び図８の場合と同じであ
る。図７及び図８ではＡＦＣループの第２の数値制御発
振器の位相を２２．５°オフセットさせたが、図９及び
図１０では搬送波再生ループの第１の数値制御発振器を
２２．５°オフセットさせる。その効果は同じである。

【０１０３】従って、本実施の形態によれば、ＢＰＳ
Ｋ，ＱＰＳＫ，８ＰＳＫの多重伝送において、変調方式
の切り換わりに応じて位相オフセットを第１の数値制御
発振器に加算することにより、８ＰＳＫ受信時の符号識
別回路を簡略化することができる。

【０１０４】なお、図１９（ｂ）に示す符号点配置以外
にも他のパターンが存在する。例えばＱ軸に対して対称
な配置の場合には、＋２２．５°の回転を行えばよい。
また、実際には絶対位相の再生と組み合わせる必要があ
るので、図１及び図２の位相補正回路１７を組み合わ
せ、その出力を位相加算器２１で周波数オフセット回路
４６の出力とともに加算すればよい。また、図５及び図
６のループフィルタ切り替えも同時に組み合わせ可能で
ある。

【０１０５】なお、従来例１のように、ＡＦＣ引き込み
動作中は搬送波再生ループを停止させる場合には、図９
及び図１０のように複素乗算器５の出力を周波数誤差検
出回路１５に接続する。また常に搬送波再生ループを動
作させておく場合には、複素乗算器５の入力を周波数誤
差検出回路１５に接続する。

【０１０６】（実施の形態６）次に本発明の実施の形態
６におけるＰＳＫ復調器について説明する。図１１及び
図１２は、本実施の形態のＰＳＫ復調器の基本構成を示
すブロック図であり、図１及び図２と同一部分は同一の
符号を付けて説明する。このＰＳＫ復調器は、８ＰＳＫ
とＱＰＳＫと伝送多重制御信号とを含むｎ相ＰＳＫ変調
信号の時分割多重信号を受信してデータを再生する復調
器である。

【０１０７】図１１の第１の複素乗算器３は、デジタル
化したＩ軸及びＱ軸の信号を第１の入力信号とし、第１
の入力信号の周波数誤差を補正する信号を第２の入力信
号とするとき、第１の入力信号と第２の入力信号とを複
素乗算する回路である。第２の複素乗算器５は、複素乗
算器３の出力に対して搬送波の位相誤差量を複素乗算す
る回路である。

【０１０８】図１２の周波数誤差（Δｆ）検出回路１５
は、複素乗算器５の出力から再生搬送波の周波数誤差を
検出する回路である。第１のループフィルタ１９は、周
波数誤差検出回路１５の出力信号に含まれる雑音を除去
するフィルタである。第１の累積加算器２０は、ループ
フィルタ１９の出力を積分する回路である。データ変換
器２２，２３は、累積加算器２０の出力を、直交する２
つの正弦波に変換し、この信号を第２の入力信号として
複素乗算器３に与える第１の直交正弦波発生器である。

【０１０９】図１１のデータ再生回路１２は、複素乗算
器５の出力からデータを再生する回路である。ＴＭＣＣ
デコーダ４５は、データ再生回路１２の出力データから
伝送多重制御信号をデコードする多重制御信号デコーダ
である。誤差検出回路５３は、複素乗算器５の出力から
再生搬送波の位相誤差を検出する回路である。位相オフ
セット回路４７は、ＴＭＣＣデコーダ４５の出力から、
現在受信中のｎ相ＰＳＫが８相以外のＰＳＫと判定され
たとき、２２．５度の位相オフセットベクトルを発生
し、８相ＰＳＫと判定された場合は０度の位相オフセッ
トベクトルを発生する回路である。

【０１１０】図１２の共役複素数化回路４８は、デジタ
ルＬＰＦ４を介して出力される複素乗算器３の信号を共
役複素数に変換する回路である。第３の複素乗算器４９
は、共役複素数化回路４８の出力と、誤差検出回路５３
の出力とを複素乗算する回路である。第２のループフィ
ルタ５０は、複素乗算器４９の出力に含まれる雑音を除
去するフィルタである。第２の累積加算器５１は、ルー
プフィルタ５０の出力を積分するフィルタである。第４
の複素乗算器５２は、累積加算器５１の出力と位相オフ
セット回路４７の出力とを複素乗算し、乗算結果を位相
誤差量として複素乗算器５に与える回路である。

【０１１１】共役複素数化回路４８から複素乗算器５２
までの回路は、各受信点と理想受信点との誤差の２乗平
均が最小となるようにＬＭＳアルゴリズムを用いて位相
誤差量を補正する補正ベクトルを生成すると共に、位相
オフセット回路４７の位相オフセットベクトルに補正ベ
クトルを合成して複素乗算器５に与える直交座標誤差演
算回路の機能を構成している。

【０１１２】以上のように構成されたＰＳＫ復調器にお
いて、図１及び図２と異なる部分は、搬送波再生ループ
として数値制御発振器を用いず、直交座標系で演算が完
結する形式に変更したことである。即ち搬送波再生ルー
プを、共役複素数化回路４８、複素乗算器４９、ループ
フィルタ５０、累積加算器５１、複素乗算器５２、誤差
検出回路５３で構成したことである。

【０１１３】ここではＬＭＳ(Least Mean Squares)アル
ゴリズムを用いた搬送波再生方法で、各受信点と理想受
信点との誤差の２乗平均が最小となるように再生搬送波
を生成する。アルゴリズムを式で表わすと、次の（１）
式、（２）式となる。ｈ（ｎ＋１）＝ｈ（ｎ）＋μｅ（ｎ）ｕ^*（ｎ）（１）ｅ（ｎ）＝ｄ（ｎ）−ｈ（ｎ）ｕ（ｎ）（２）

【０１１４】ここで、ｈ（ｎ）は搬送波位相誤差を補正
するベクトルであり、累積加算器５１の出力である。通
常は位相オフセット回路４７はオフセットを発生しない
ので、その複素出力は（１＋ｊ０）であり、複素乗算器
５２は入力をそのまま出力する。即ち複素乗算器５の入
力もｈ（ｎ）に等しい。ｕ（ｎ）は搬送波再生すべき入
力信号であり、複素乗算器５および共役複素数化回路４
８の入力である。ｕ^*（ｎ）はｕ（ｎ）の共役複素数で
ある。ｄ（ｎ）は、複素乗算器５における搬送波再生の
演算結果ｈ（ｎ）ｕ（ｎ）に最も近い理想受信点であ
る。ｅ（ｎ）は、識別後の理想受信点と搬送波再生の演
算結果（識別前の受信点）の誤差ベクトルであり、誤差
検出回路５３の出力である。μはスカラー定数である。

【０１１５】ＡＦＣループ内の複素乗算器３で周波数オ
フセットが補正され、デジタルＬＰＦ４でロールオフ波
形整形が行われる。こうして微小周波数オフセットと位
相誤差を持った時分割のｎ相ＰＳＫ変調波ｕ（ｎ）は、
共役複素数化回路４８に入力されて共役複素数ｕ
^*（ｎ）に変換される。ｕ^*（ｎ）は複素乗算器４９で
誤差検出回路５３の出力ｅ（ｎ）と複素乗算され、ルー
プフィルタ５０に入力されてスカラー量μが乗算され
る。

【０１１６】こうして式（１）の右辺第２項が生成され
る。累積加算器５１には、前シンボルでの演算結果ｈ
（ｎ）が保持されているので、累積加算器５１の保持デ
ータとループフィルタ５０の結果を加算することで、式
（１）が更新されてｈ（ｎ＋１）が生成される。補正ベ
クトルｈ（ｎ＋１）は複素乗算器５でｕ（ｎ）と乗算さ
れ、搬送波の微小周波数オフセットと位相誤差が徐々に
補正される。こうして搬送波再生が確立する。

【０１１７】時分割多重のｎ相ＰＳＫ信号を受信する場
合、８ＰＳＫ受信時は、図１９（ｂ）の符号点配置でデ
ータ再生回路１２と誤算検出回路５３を動作させる。そ
してＴＭＣＣデコーダ４５で時分割多重の切り換わりタ
イミングが再生できた時点で、ＱＰＳＫおよびＢＰＳＫ
受信時に図１９（ａ）の符号点配置に切り替える。具体
的にはＢＰＳＫ、ＱＰＳＫ受信時に、位相オフセット回
路４７にて複素数ｅｘｐ（−ｊ２２．５°）を発生させ
る。そして、複素乗算器５２で補正ベクトルｈ（ｎ）と
複素乗算することにより、ｈ（ｎ）を−２２．５°回転
させる。次に複素乗算器５での演算により、図１９
（ｂ）から図１９（ａ）の符号点配置へ１シンボル期間
で切り替えることができる。

【０１１８】従って、本実施の形態によれば、ＢＰＳ
Ｋ、ＱＰＳＫ、８ＰＳＫの多重伝送において、直交座標
演算で搬送波再生を行うループ内で生成された補正ベク
トルに対して、変調方式の切り換わりに応じて位相オフ
セットベクトルを複素乗算することにより、８ＰＳＫ受
信時の符号識別回路を簡略化することができる。

【０１１９】なお、図１２の複素乗算器５２は、デジタ
ルＬＰＦ４と複素乗算器５の間に設けても良い。この場
合は、累積加算器５１と複素乗算器５とは直結する。な
お、図１９（ｂ）に示す符号点配置以外にも他のパター
ンが存在する。例えばＱ軸に対して対称な配置の場合に
は＋２２．５°の回転を行えばよい。また、実際には絶
対位相の再生と組み合わせる必要があるので、図１及び
図２の位相補正回路を組み合わせ、その出力角度と位相
オフセット回路４７の出力角度を加算した角度θに対し
て、複素数ｅｘｐ（ｊθ）を発生し、複素乗算器５２に
入力するようにすれば良い。また、図５及び図６のルー
プフィルタ切り替えも同時に組み合わせ可能である。

【０１２０】なお、従来例１のように、ＡＦＣ引き込み
動作中は搬送波再生ループを停止させる場合には、図１
１及び図１２のように複素乗算器５の出力を周波数誤差
検出回路１５に接続し、常に搬送波再生ループを動作さ
せておく場合には、複素乗算器５の入力を周波数誤差検
出回路１５に接続する。

【０１２１】

【発明の効果】以上のように請求項１、２記載の発明に
よれば、擬似同期が発生するような大きな周波数オフセ
ットが存在する場合でも、１回のＡＦＣおよび搬送波再
生の引き込み動作で同期確立を行うことができる。

【０１２２】請求項３〜６記載の発明によれば、ｎ相Ｐ
ＳＫの時分割多重数だけのループフィルタを独立に備え
ているので、時分割多重された各ｎ相ＰＳＫ信号につい
て、受信状態によらず本来の各々の変調方式の受信性能
を引き出すことができる。

【０１２３】請求項７、８記載の発明によれば、位相補
正回路や周波数補正回路の代わりに位相オフセット回路
を設けることにより、ＢＰＳＫ，ＱＰＳＫ，８ＰＳＫの
時分割多重伝送において、８ＰＳＫ受信時の符号識別回
路を簡略化することができる。

【０１２４】請求項９、１０記載の発明によれば、直交
座標誤差演算回路を設けることにより、直交座標系の演
算とＬＭＳアルゴリズムを用いて位相オフセットを生成
することができる。またＢＰＳＫ，ＱＰＳＫ，８ＰＳＫ
の時分割多重伝送において、８ＰＳＫ受信時の符号識別
回路を簡略化することができる。

【図面の簡単な説明】

【図１】本発明の実施の形態１におけるＰＳＫ復調器の
ブロック図（その１）である。

【図２】実施の形態１におけるＰＳＫ復調器のブロック
図（その２）である。

【図３】本発明の実施の形態２におけるＰＳＫ復調器の
ブロック図（その１）である。

【図４】実施の形態２におけるＰＳＫ復調器のブロック
図（その２）である。

【図５】本発明の実施の形態３におけるＰＳＫ復調器の
ブロック図（その１）である。

【図６】実施の形態３におけるＰＳＫ復調器のブロック
図（その２）である。

【図７】本発明の実施の形態４におけるＰＳＫ復調器の
ブロック図（その１）である。

【図８】実施の形態４におけるＰＳＫ復調器のブロック
図（その２）である。

【図９】本発明の実施の形態５におけるＰＳＫ復調器の
ブロック図（その１）である。

【図１０】実施の形態５におけるＰＳＫ復調器のブロッ
ク図（その２）である。

【図１１】本発明の実施の形態６におけるＰＳＫ復調器
のブロック図（その１）である。

【図１２】実施の形態６におけるＰＳＫ復調器のブロッ
ク図（その２）である。

【図１３】従来例１のＰＳＫ復調器の構成を示すブロッ
ク図（その１）である。

【図１４】従来例１のＰＳＫ復調器の構成を示すブロッ
ク図（その２）である。

【図１５】従来例２のＰＳＫ復調器のブロック図であ
る。

【図１６】ＰＳＫ復調器で用いられるロック検出回路の
領域設定図である。

【図１７】ＰＳＫ復調器で用いられる周波数補正回路の
周波数スペクトル図（その１）である。

【図１８】ＰＳＫ復調器で用いられる周波数補正回路の
周波数スペクトル図（その２）である。

【図１９】ＰＳＫ復調器で用いられるＢＰＳＫ，ＱＰＳ
Ｋ，８ＰＳＫ時分割多重時の符号点配置図である。

【符号の説明】

１直交検波器２Ａ／Ｄ変換器３，５，４９，５２複素乗算器４デジタルＬＰＦ６位相比較器７，１９，３０〜３３，３５〜３７，４０〜４２，５０
ループフィルタ８，２０，５１累積加算器９，１０，２２，２３データ変換回路１１クロック再生回路１２データ再生回路１３同期パターン検出回路１４ロック検出回路１５周波数誤差検出回路１６周波数補正回路１７位相補正回路１８周波数加算器２１位相加算器２４入力端子２５，２６出力端子２７フィルタ出力加算器２８，２９，３３，３４，３８，３９スイッチ４３位相誤差検出回路４４Ｄ／Ａ変換器４５ＴＭＣＣデコーダ４６，４７位相オフセット回路４８共役複素数化回路５２複素乗算器５３誤差検出回路

Claims

【特許請求の範囲】

【請求項１】ｎ相ＰＳＫ変調信号を直交検波してデジ
タル化したＩ軸及びＱ軸の信号を第１の入力信号とし、
第１の入力信号の周波数誤差を補正する信号を第２の入
力信号とするとき、前記第１の入力信号と第２の入力信
号とを複素乗算する複素乗算器と、前記複素乗算器の出力に対して搬送波再生を行う搬送波
再生回路と、前記搬送波再生回路の出力から再生搬送波の位相誤差を
検出する位相比較器と、前記搬送波再生回路の出力から再生搬送波の周波数誤差
を検出する周波数誤差検出回路と、前記周波数誤差検出回路の出力と周波数オフセット量と
を加算した信号を補正搬送波周波数信号とするとき、前
記補正搬送波周波数信号に含まれる雑音を除去するルー
プフィルタと、前記ループフィルタの出力を積分する累積加算器と、前記累積加算器の出力と位相回転量とを加算した信号
を、直交する２つの正弦波に変換し、この信号を前記第
２の入力信号として前記複素乗算器に与える直交正弦波
発生器と、前記搬送波再生回路の出力からデータを再生するデータ
再生回路と、前記データ再生回路の再生データから同期パターンを検
出する同期パターン検出回路と、前記搬送波再生回路から出力される再生搬送波のロック
状態を検出するロック検出回路と、前記同期パターン検出回路と前記ロック検出回路の出力
により、２π／ｎの整数倍の前記位相回転量を生成する
位相補正回路と、前記累積加算器の出力値に前記位相補正回路の出力値を
加算し、その加算値を前記直交正弦波発生器に与える位
相加算回路と、前記同期パターン検出回路と前記ロック検出回路の出力
と前記ループフィルタとの出力に基づいて、前記ｎ相Ｐ
ＳＫ変調信号のシンボル周波数ｆ_symに対して再生搬送
波の周波数オフセット量±ｆ_sym／ｎを生成する周波数
補正回路と、前記周波数誤差検出回路の出力値と前記周波数補正回路
の出力値とを加算し、前記補正搬送波周波数信号を生成
する周波数加算回路と、を具備することを特徴とするＰ
ＳＫ復調器。
【請求項２】ｎ相ＰＳＫ変調信号を直交検波してデジ
タル化したＩ軸及びＱ軸の信号を第１の入力信号とし、
第１の入力信号の周波数及び位相誤差を補正する信号を
第２の入力信号とするとき、前記第１の入力信号と第２
の入力信号とを複素乗算する複素乗算器と、前記複素乗算器の出力からデータを再生するデータ再生
回路と、前記複素乗算器の出力から再生搬送波の位相誤差を検出
する位相比較器と、前記データ再生回路の再生データから同期パターンを検
出する同期パターン検出回路と、前記複素乗算器の出力から再生搬送波の周波数誤差を検
出する周波数誤差検出回路と、前記周波数誤差検出回路の出力と周波数オフセット量と
を加算した信号を補正搬送波周波数信号とするとき、前
記補正搬送波周波数信号に含まれる雑音を除去する第１
のループフィルタと、前記位相比較器の出力信号に含まれる雑音を除去する第
２のループフィルタと、前記第１のループフィルタの出力と前記第２のループフ
ィルタの出力を加算するフィルタ出力加算器と、前記フィルタ出力加算器の出力を積分する累積加算器
と、前記累積加算器の出力に対して位相回転量を加算し、こ
の加算値を直交する２つの正弦波に変換し、前記第２の
入力信号として前記複素乗算器に与える直交正弦波発生
器と、前記複素乗算器の出力から再生搬送波のロック状態を検
出するロック検出回路と、前記同期パターン検出回路と前記ロック検出回路の出力
により、２π／ｎの整数倍の前記位相回転量を生成する
位相補正回路と、前記位相補正回路の出力値を前記累積加算器の出力値に
加算し、その加算値を前記直交正弦波発生器に与える位
相加算器と、前記同期パターン検出回路と前記ロック検出回路の出力
と前記第１のループフィルタとの出力に基づいて、前記
ｎ相ＰＳＫ変調信号のシンボル周波数ｆ_symに対して再
生搬送波の周波数オフセット量±ｆ_sym／ｎを生成する
周波数補正回路と、前記周波数誤差検出回路の出力値に前記周波数補正回路
の出力値を加算して前記補正搬送波周波数信号を生成す
る周波数加算器と、を具備することを特徴とするＰＳＫ
復調器。
【請求項３】８ＰＳＫとＱＰＳＫと伝送多重制御信号
とを含むｎ相ＰＳＫ変調信号の時分割多重信号を受信し
てデータを再生するＰＳＫ復調器であって、前記ｎ相ＰＳＫ変調信号を直交検波する直交検波器と、前記直交検波器の出力をＡ／Ｄ変換するＡ／Ｄ変換器
と、前記Ａ／Ｄ変換器から出力されたＩ軸及びＱ軸の信号を
第１の入力信号とし、第１の入力信号の周波数誤差を補
正する信号を第２の入力信号とするとき、前記第１の入
力信号と第２の入力信号とを複素乗算する第１の複素乗
算器と、前記第１の複素乗算器の出力に対して搬送波の位相誤差
量を複素乗算する第２の複素乗算器と、前記第２の複素乗算器の出力からデータを再生するデー
タ再生回路と、前記データ再生回路の出力データから伝送多重制御信号
をデコードする多重制御信号デコーダと、前記第２の複素乗算器の出力から再生搬送波の位相誤差
を検出する位相比較器と、前記第２の複素乗算器の出力から再生搬送波の周波数誤
差を検出する周波数誤差検出回路と、前記周波数誤差検出回路の出力信号に含まれる雑音を、
ＰＳＫ変調信号の位相数に応じて除去する複数のループ
フィルタが設けられた第１のループフィルタ群と、前記第１のループフィルタ群の特定のループフィルタを
前記多重制御信号デコーダの出力に基づいて選択する第
１のスイッチ回路と、前記第１のスイッチ回路の出力を積分する第１の累積加
算器と、前記第１の累積加算器の出力を直交する２つの正弦波に
変換し、この信号を前記第２の入力信号として前記第１
の複素乗算器に与える第１の直交正弦波発生器と、前記位相比較器の出力信号に含まれる雑音を、ＰＳＫ変
調信号の位相数に応じて除去する複数のループフィルタ
が設けられた第２のループフィルタ群と、前記第２のループフィルタ群の特定のループフィルタを
前記多重制御信号デコーダの出力に基づいて選択する第
２のスイッチ回路と、前記第２のスイッチ回路の出力を積分する第２の累積加
算器と、前記第２の累積加算器の出力を直交する２つの正弦波に
変換し、この信号を前記位相誤差量として前記第２の複
素乗算器に与える第２の直交正弦波発生器と、前記第２の複素乗算器の出力から前記Ａ／Ｄ変換器のサ
ンプリングクロックの位相誤差を検出する位相誤差検出
回路と、前記位相誤差検出回路の出力に含まれる雑音を、ＰＳＫ
変調信号の位相数に応じて除去する複数のループフィル
タが設けられた第３のループフィルタ群と、前記第３のループフィルタ群の特定のループフィルタを
前記多重制御信号デコーダの出力に基づいて選択し、前
記Ａ／Ｄ変換器に与える第３のスイッチ回路と、を具備
することを特徴とするＰＳＫ復調器。
【請求項４】多重制御信号デコーダは、時分割多重の切り換わりのタイミングを伝送多重制御信
号としてデコードするものであり、前記第１のループフィルタ群は、８ＰＳＫ，ＱＰＳＫ、ＢＰＳＫにおける搬送波再生ルー
プのループフィルタから成ることを特徴とする請求項３
記載のＰＳＫ復調器。
【請求項５】多重制御信号デコーダは、時分割多重の切り換わりのタイミングを伝送多重制御信
号としてデコードするものであり、前記第２のループフィルタ群は、８ＰＳＫ，ＱＰＳＫ、ＢＰＳＫにおけるＡＦＣループの
ループフィルタを有することを特徴とする請求項３記載
のＰＳＫ復調器。
【請求項６】多重制御信号デコーダは、時分割多重の切り換わりのタイミングを伝送多重制御信
号としてデコードするものであり、前記第３のループフィルタ群は、８ＰＳＫ，ＱＰＳＫ、ＢＰＳＫにおけるクロック再生ル
ープのループフィルタを有することを特徴とする請求項
３記載のＰＳＫ復調器。
【請求項７】８ＰＳＫとＱＰＳＫと伝送多重制御信号
とを含むｎ相ＰＳＫ変調信号の時分割多重信号を受信し
てデータを再生するＰＳＫ復調器であって、前記ｎ相ＰＳＫ変調信号を直交検波してデジタル化した
Ｉ軸及びＱ軸の信号を第１の入力信号とし、第１の入力
信号の周波数誤差を補正する信号を第２の入力信号とす
るとき、前記第１の入力信号と第２の入力信号とを複素
乗算する複素乗算器と、前記複素乗算器の出力に対して搬送波再生を行う搬送波
再生回路と、前記搬送波再生回路の出力から再生搬送波の周波数誤差
を検出する周波数誤差検出回路と、前記周波数誤差検出回路の出力信号に含まれる雑音を除
去するループフィルタと、前記ループフィルタの出力を積分する累積加算器と、前記累積加算器の出力と位相オフセット量とを加算した
信号を、直交する２つの正弦波に変換し、この信号を前
記第２の入力信号として前記複素乗算器に与える直交正
弦波発生器と、前記搬送波再生回路の出力からデータを再生するデータ
再生回路と、前記データ再生回路の出力データから伝送多重制御信号
をデコードする多重制御信号デコーダと、前記多重制御信号デコーダの出力から、現在受信中のｎ
相ＰＳＫが８相以外のＰＳＫと判定されたとき、前記位
相オフセット量として２２．５度を生成する位相オフセ
ット回路と、前記累積加算器の出力値と前記位相オフセット回路の出
力値とを加算し、その加算値を前記直交正弦波発生器に
与える位相加算器と、を具備することを特徴とするＰＳ
Ｋ復調器。
【請求項８】８ＰＳＫとＱＰＳＫと伝送多重制御信号
とを含むｎ相ＰＳＫ変調信号の時分割多重信号を受信し
てデータを再生するＰＳＫ復調器であって、前記ｎ相ＰＳＫ変調信号を直交検波してデジタル化した
Ｉ軸及びＱ軸の信号を第１の入力信号とし、前記第１の
入力信号の周波数誤差を補正する信号を第２の入力信号
とするとき、前記第１の入力信号と第２の入力信号とを
複素乗算する第１の複素乗算器と、前記第１の複素乗算器の出力に対して搬送波の位相誤差
量を複素乗算する第２の複素乗算器と、前記第２の複素乗算器の出力から再生搬送波の周波数誤
差を検出する周波数誤差検出回路と、前記周波数誤差検出回路の出力信号に含まれる雑音を除
去する第１のループフィルタと、前記第１のループフィルタの出力を積分する第１の累積
加算器と、前記第１の累積加算器の出力を、直交する２つの正弦波
に変換し、この信号を前記第２の入力信号として前記第
１の複素乗算器に与える第１の直交正弦波発生器と、前記搬送波再生回路の出力からデータを再生するデータ
再生回路と、前記データ再生回路の出力データから伝送多重制御信号
をデコードする多重制御信号デコーダと、前記第２の複素乗算器の出力から再生搬送波の位相誤差
を検出する位相比較器と、前記位相比較器の出力信号に含まれる雑音を除去する第
２のループフィルタと、前記第２のループフィルタの出力を積分する第２の累積
加算器と、前記第２の累積加算器の出力と位相オフセット量とを加
算した信号を、直交する２つの正弦波に変換し、この信
号を前記位相誤差量として前記第２の複素乗算器に与え
る第２の直交正弦波発生器と、前記多重制御信号デコーダの出力から、現在受信中のｎ
相ＰＳＫが８相以外のＰＳＫと判定されたとき、前記位
相オフセット量として２２．５度を生成する位相オフセ
ット回路と、前記第２の累積加算器の出力値と前記位相オフセット回
路の出力値とを加算し、その加算値を前記第２の直交正
弦波発生器に与える位相加算器と、を具備することを特
徴とするＰＳＫ復調器。
【請求項９】８ＰＳＫとＱＰＳＫと伝送多重制御信号
とを含むｎ相ＰＳＫ変調信号の時分割多重信号を受信し
てデータを再生するＰＳＫ復調器であって、前記ｎ相ＰＳＫ変調信号を直交検波してデジタル化した
Ｉ軸及びＱ軸の信号を第１の入力信号とし、前記第１の
入力信号の周波数誤差を補正する信号を第２の入力信号
とするとき、前記第１の入力信号と第２の入力信号とを
複素乗算する第１の複素乗算器と、前記第１の複素乗算器の出力に対して搬送波の位相誤差
量を複素乗算する第２の複素乗算器と、前記第２の複素乗算器の出力から再生搬送波の周波数誤
差を検出する周波数誤差検出回路と、前記周波数誤差検出回路の出力信号に含まれる雑音を除
去する第１のループフィルタと、前記第１のループフィルタの出力を積分する第１の累積
加算器と、前記第１の累積加算器の出力を、直交する２つの正弦波
に変換し、この信号を前記第２の入力信号として前記第
１の複素乗算器に与える第１の直交正弦波発生器と、前記第２の複素乗算器の出力からデータを再生するデー
タ再生回路と、前記データ再生回路の出力データから伝送多重制御信号
をデコードする多重制御信号デコーダと、前記第２の複素乗算器の出力から再生搬送波の位相誤差
を検出する誤差検出回路と、前記多重制御信号デコーダの出力から、現在受信中のｎ
相ＰＳＫが８相以外のＰＳＫと判定されたとき、２２．
５度の位相オフセットベクトルを発生し、８相ＰＳＫと
判定された場合は０度の位相オフセットベクトルを発生
する位相オフセット回路と、前記第１の複素乗算器の出力と前記誤差検出回路の出力
に基づき、各受信点と理想受信点との誤差の２乗平均が
最小となるようにＬＭＳアルゴリズムを用いて前記位相
誤差量を補正する補正ベクトルを生成すると共に、前記
位相オフセット回路の位相オフセットベクトルに前記補
正ベクトルを合成して前記第２の複素乗算器に与える直
交座標誤差演算回路と、を具備することを特徴とするＰ
ＳＫ復調器。
【請求項１０】前記直交座標誤差演算回路は、前記第１の複素乗算器の出力を共役複素数に変換する共
役複素数化回路と、前記共役複素数化回路の出力と前記誤差検出回路の出力
とを複素乗算する第３の複素乗算器と、前記第３の複素乗算器の出力に含まれる雑音を除去する
第２のループフィルタと、前記第２のループフィルタの出力を積分する第２の累積
加算器と、前記第２の累積加算器の出力と前記位相オフセット回路
の出力とを複素乗算し、乗算結果を前記位相誤差量とし
て前記第２の複素乗算器に与える第４の複素乗算器と、
を有するものであることを特徴とする請求項９記載のＰ
ＳＫ復調器。