KR20070100617A - A stretchable form of single crystal silicon for high performance electronics on rubber substrates - Google Patents

A stretchable form of single crystal silicon for high performance electronics on rubber substrates Download PDF

Info

Publication number
KR20070100617A
KR20070100617A KR1020060053675A KR20060053675A KR20070100617A KR 20070100617 A KR20070100617 A KR 20070100617A KR 1020060053675 A KR1020060053675 A KR 1020060053675A KR 20060053675 A KR20060053675 A KR 20060053675A KR 20070100617 A KR20070100617 A KR 20070100617A
Authority
KR
South Korea
Prior art keywords
method
compressible
semiconductor
substrate
electronic circuit
Prior art date
Application number
KR1020060053675A
Other languages
Korean (ko)
Inventor
강달영
존 에이. 로저스
선유강
Original Assignee
더 보오드 오브 트러스티스 오브 더 유니버시티 오브 일리노이즈
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to US79010406P priority Critical
Priority to US60/790,104 priority
Application filed by 더 보오드 오브 트러스티스 오브 더 유니버시티 오브 일리노이즈 filed Critical 더 보오드 오브 트러스티스 오브 더 유니버시티 오브 일리노이즈
Publication of KR20070100617A publication Critical patent/KR20070100617A/en

Links

Images

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1606Graphene
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7781Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with inverted single heterostructure, i.e. with active layer formed on top of wide bandgap layer, e.g. IHEMT
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01049Indium [In]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01051Antimony [Sb]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12041LED
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Abstract

A stretchable form of single crystal silicon for high performance electronics on rubber substrates is provided to enable various deformations such as stretching, crimping, and bending. A stretchable form of single crystal silicon for high performance electronics on rubber substrates includes a flexible substrate(705), and a bent semiconductor structure(715). The flexible substrate(705) is formed of a polymer and/or elastic material substrate having a support surface(710). The bent semiconductor structure(715) has a curved inner surface(720). At least a portion of the curved inner surface(720) of the bent semiconductor structure(715) is adhered to the support surface of the flexible substrate(705). The curved inner surface(705) can be adhered to the support surface(710) at the entire points along the inner surface(720).

Description

고성능 전자제품을 위한 잡아늘이거나 압축가능한 단결정 실리콘 형성체{A STRETCHABLE FORM OF SINGLE CRYSTAL SILICON FOR HIGH PERFORMANCE ELECTRONICS ON RUBBER SUBSTRATES} Or stretch for high performance electronics compressible single-crystal silicon formed structure {A STRETCHABLE FORM OF SINGLE CRYSTAL SILICON FOR HIGH PERFORMANCE ELECTRONICS ON RUBBER SUBSTRATES}

도 1 은 본 발명의 잡아 늘이거나 압축가능한 반도체 구조물을 나타내는 원자력 현미경 사진이다. 1 is an atomic force microscope photograph showing the increase or hold compressible semiconductor structure of the present invention.

도 2 는 곡면을 이루는 내표면을 갖는 반도체 구조물의 확대도를 나타내는 원자력 현미경 사진이다. 2 is an atomic force microscope photograph showing an enlarged view of a semiconductor structure also having an inner surface forming a curved surface.

도 3 은 본 발명의 잡아 늘이거나 압축가능한 반도체 구조물 어레이의 원자력 현미경 사진이다. 3 is an atomic force microscopy picture of the semiconductor structure or array of compressible stretch of the present invention.

도 4 는 본 발명의 잡아 늘이거나 압축가능한 반도체 구조물의 광학현미경 사진이다. 4 is increasing and optical micrographs of the compressible structure to hold the semiconductor of the present invention.

도 5 는 그 지지표면 상에 삼차원의 부각 구조의 패턴이 구비된 유연한 기판에 접합된 반도체 구조물을 갖는 본 발명의 잡아 늘이거나 압축가능한 반도체 구조물의 원자력 현미경 사진이다. 5 is an atomic force microscopy picture of the semiconductor structure to increase or compressible catch of the present invention having a semiconductor structure bonded to the flexible substrate with the pattern of incidence of the three-dimensional structure on the support surface.

도 6 은 본 발명의 일실시형태에 따른 잡아 늘이거나 압축가능한 반도체 소자를 제조하는 방법을 나타낸 흐름도이다. 6 is stretched in accordance with one embodiment of the invention, or a flow chart showing a method of manufacturing a compressible semiconductor device.

도 7 은 유연한(flexible) 고무 기판에 의해 지지되고 파도 형상의 곡면을 이루는 내표면을 갖는 잡아 늘이거나 압축가능한 반도체 구조물 어레이를 세로로 정렬시킨 사진이다. 7 is flexible (flexible) is a picture which is supported by the rubber substrate and catch having an inner surface forming the curved surface of the wave-like increase or align the compressible semiconductor structure of the array vertically.

도 8 은 본 발명의 잡아 늘이거나 압축가능한 반도체 소자의 횡단면도를 나타낸 것이다. 8 is or stretch of the present invention illustrates a cross-sectional view of a compressible semiconductor device. 인쇄가능한 반도체 구조물(776)은 유연한 기판(777)에 의해 지지된다. Printable semiconductor structure 776 is supported by the flexible substrate (777). 도 8에 나타낸 바와 같이, 인쇄가능한 반도체 구조물(776)은 주기파의 외곽선 프로파일을 갖는 내표면을 갖는다. 8, the printable semiconductor structure 776 has an inner surface having a profile outline of the wave period.

도 9A 는 본 발명의 일실시형태에 따른 잡아 늘이거나 압축가능한 박막 트랜지스터(thin film transistor)의 제조방법을 나타낸 공정 흐름도이다. 9A is a process flow diagram illustrating a method of manufacturing the catch increase or compressible thin film transistor (thin film transistor) according to an embodiment of the present invention. 도 9B 는 이완 및 잡아 늘인 형태의 잡아 늘이거나 압축가능한 박막 트랜지스터의 광학현미경 사진이다. 9B is an optical micrograph of a relaxed or stretched, and the spun compressible type thin film transistor.

도 10 : 탄성체 기판 상에 잡아 늘이거나 압축가능한 단결정 실리콘 장치를 제조하는 공정의 개략도이다. Figure 10: a schematic diagram of the process or the stretch in the elastic solid substrate for producing a compressible single-crystal silicon device. 제1단계(상단 그림)는 절연체 상 형성 실리콘막(silicon-on-insulator; SOI) 웨이퍼의 상부 실리콘 및 SiO 2 층을 에칭시키는 전통적인 리소그래피 공정에 의해 단결정의 실리콘 박막(20 내지 320 nm의 두께) 소자를 제조하거나, 집적 장치(예: 트랜지스터, 다이오드 등)를 제조하는 단계를 포함한다. A first stage (top of the figure) is on-insulator forming a silicon film (silicon-on-insulator; SOI ) silicon thin film of single crystal by a conventional lithography step of etching the upper silicon and SiO 2 layer of the wafer (20 to 320 nm thick) manufacturing a device, or the integrated device: a step of preparing (e.g., transistors, diodes, etc.). 그 다음, 리본을 상기 하부 웨이퍼(상단 그림)가 지지토록 하지만, 다만 접합되지는 않게 한다. The ever then, the lower the wafer ribbon (top picture) is supported, but is not just be bonded. 예비변형된 탄성체 기판(dL만큼 잡아늘인 폴리(디메틸실록산)PDMS)을 상기 리본과 접촉시킴으로써 이들 재료를 접합시킨다(중간 그림). By the ribbon in contact with the pre-deformed elastic member substrate (poly spun by dL (dimethylsiloxane), PDMS) is joined to these materials (middle figure). 그 표면에 리본이 접합된 PDMS의 후면을 박리시키고 예비변형 상태를 해제시켜 PDMS가 변형전 상태(변형되지 않은 길이, L)로 되돌아가도록 이완시킨다. The surface was peeled off the rear surface of the ribbon and bonded PDMS PDMS release the pre-deformation state to the relaxation to return to the state before modification (unmodified length, L) on. 이와 같이 이완시키면 조절이 잘 되고 주기성이 높은 잡아늘이거나 압축가능한 리본 구조물(하단 그림)이 자발적으로 형성된다. If this relaxation as well be adjusted to increase or decrease the high periodicity catch is formed by a compressible ribbon structure (bottom illustration) voluntarily.

도 11 : (A) PDMS 상에 정렬된 파형의 단결정 실리콘 리본(너비=20 ㎛; 간격=20 ㎛; 두께=100 nm) 어레이를 확대한 광학적 사진이다. Figure 11: (A) single crystal silicon ribbon, which has the wave-shapes arranged on a PDMS (width = 20 ㎛; gap = 20 ㎛; thickness = 100 nm) is an optical photograph enlarged array. (B) (A)에 나타낸 어레이로부터 네 개의 실리콘 리본 파형을 나타낸 주사전자현미경 사진의 경사도이다. (B) an inclination of a scanning electron micrograph showing the four silicon ribbon wave from the array shown in (A). 상기 구조물 파형의 파장 및 진폭은 전체 어레이에 걸쳐 높은 균일도를 가진다. Wavelength and amplitude of the wave structure has a high uniformity across the array. (C) PDMS 상의 Si 리본 파형에 따른 위치 함수로서 Si 라만 피크(중간 그림)의 표면 높이(상단 그림) 및 파수는 원자력 현미경 및 라만 현미경으로 각각 측정하였다. (C) height of the surface of the Si Raman peak (middle picture) as a function of the position of the waveform on the Si ribbon PDMS (top figure) and wave number was measured by atomic force microscopy, and Raman microscopy, respectively. (D) 실리콘 두께의 함수로서 PDMS의 예비변형 상태로 주어진 실리콘 리본 파형의 진폭(상단 그림) 및 파장(하단 그림)을 나타낸다. (D) shows the amplitude of the silicon ribbon waveform given to pre-deformation state of the PDMS (top figure) and the wavelength (lower diagram) as a function of the thickness of silicon. 이들 선들은 계산값과 일치하며, 그 적정 매개변수는 없다. These lines are consistent with the calculated value, it is not the appropriate parameters.

도 12 : 좌굴파장을 온도의 함수로 나타낸 것이다. Figure 12: shows the buckling wavelength as a function of temperature. 온도 증가에 따른 파장의 근소한 감소는 PDMS의 열수축 때문이며, 이는 파장이 짧은 샘플을 고온에서 제조할 수 있게 한다. A slight reduction in wavelength according to the temperature increase is due to thermal contraction of PDMS, which makes it possible to produce the short wavelengths at a high temperature sample.

도 13 : 실리콘 피크 변형률을 실리콘 두께의 함수로 나타낸 것이며, 예비변형률 값은 약 0.9%이다. Figure 13: shows the silicon will peak strain as a function of the thickness of the silicon, the preliminary strain value is about 0.9%. 붉은 점은 좌굴공정(bucking)을 표현하는 식을 기초로 하여 추출된 파장 및 진폭을 사용하여 계산된 굽힘 변형률(bending strain) 값과 일치한다. Red point coincides with the value of bending strain (bending strain) calculated using the wavelength and amplitude extracted on the basis of the equation representing the buckling process (bucking). 검은 점은 위와 유사하게 계산된 값과 일치하나, 다만 파장 및 진폭은 AFM에 의해 측정하였다. The black point is consistent with the one similar to the above calculated values, but the wavelength and the amplitude was measured by AFM.

도 14 : (A) PDMS 기판 상에 형성된 단결정 실리콘 리본(너비=20 ㎛, 두께=100 nm) 파형의 원자력 현미경 사진(AFM; 좌측 그림) 및 부각구조(relief)의 프로파일(우측 그림; 이들 선은 실험 데이터를 이은 선으로 사인 곡선이다)을 나타낸 것이다. Figure 14: (A) single crystal silicon ribbon formed on the PDMS substrate (width = 20 ㎛, thickness = 100 nm), an atomic force microscope picture of the waveform; profile of (AFM left) and relief structure (relief) (right illustration; these lines shows the line with a sine curve, following the experimental data). 상, 중, 하 부분은 PDMS가 리본 길이 방향을 따라 각각 -7%(압축), 0%(비교란) 및 4.7%(잡아늘임)로 변형되는 경우의 형태를 나타낸 것이다. Of the upper and, lower portion shows a shape of the case where PDMS is modified with 7% (compression), 0% (comparison section) and 4.7% (hold neulim) each along a ribbon length direction. (B) 실리콘 리본 파형의 평균적인 진폭(검은색) 및 파장(붉은색) 변화를 PDMS 기판(상단 그림)에 인가된 변형률의 함수로 나타낸 것이다. (B) shows the average amplitude (black) and wavelength (red) shift of the silicon ribbon waveform as a function of the strain applied to the PDMS substrate (top figure). 파장을 측정하기 위해, 인장(원) 및 압축(사각)이 서로 다른 기판을 사용하였다. In order to measure the wavelength, the tension (W) and compression (square) is used a different substrate. 실리콘 피크의 변형률을 인가된 변형률의 함수로 나타내었다(하단 그림). It exhibited a peak strain in silicon as a function of the applied strain (the lower picture). 그래프 안의 선들은 계산된 값을 나타내며, 자유 적정 매개변수는 없다. Lines in the graph indicates the calculated values, it is not free appropriate parameters.

도 15 : PDMS 상에 형성된 실리콘 리본 파형의 평면도를 나타낸 AFM 사진이고, 절단 선은 리본의 긴 치수에 대한 각도에서 측정된 값이다. Figure 15: is a plan view showing an AFM picture of a silicon ribbon, the waveform formed on the PDMS, the cutting line is a value measured at an angle to the long dimension of the ribbon.

도 16 : 실리콘 리본의 변형률을 인가된 변형률의 함수로 나타낸 것이다. Figure 16: illustrates a function of the applied strain, the strain of the silicon ribbon. 붉은 점은 좌굴공정(bucking)을 표현하는 식을 이용하여 추출된 파장 및 진폭을 사용하여 계산된 변형률과 일치한다. Red point is consistent with the strain calculated from the wavelength and amplitude extracted by the formula representing the buckling process (bucking). 검은 점은 Si 리본 파형에 따른 AFM 표면 프로파일에 있어서 그 수평 거리에 대한 표면 비율로부터 측정된 변형률과 일치한다. The black point is consistent with the strain ratio measured from the surface on the horizontal distance in the AFM profile of the surface Si ribbon waveform.

도 17 : (A) -11%(상), 0%(중) 및 11%(하)의 변형률을 갖는 PDMS 기판 상의 잡아 늘이거나 압축가능한 단결정 실리콘 pn 다이오드의 광학적 사진을 나타낸 것이다. Figure 17: (A) -11% (a), shows an optical photograph of 0% single crystal silicon pn diode possible to increase or compression hold on the PDMS substrate having a strain (medium) and 11% (bottom). 알루미늄 영역은 박막(20 nm)의 Al 전극에 해당하고, 분홍색 및 초록색 영 역은 n(붕소; B) 및 p(인; P)가 도핑된 실리콘 영역에 해당한다. It corresponds to the silicon region; (P in) is doped; aluminum area available for the Al electrode, pink and green areas is n of the thin film (20 nm) (boron B) and p. (B) 전류밀도는 잡아 늘이거나 압축가능한 실리콘 pn 다이오드에 대한 바이어스 전압의 함수로 표시한 것이며, 다양한 수준으로 인가된 변형률에서 측정된 것이다. (B) the current density is increasing and will hold a display as a function of bias voltage for the compressive silicon pn diode possible, it will measured at the applied strain to various degrees. '밝은 부분' 및 '어두운 부분'으로 표시한 곡선은 각각 주변 빛에 노출되거나 차폐된 장치에 해당한다. A curve indicated by "bright portion" and "dark portion" corresponds to the shield or exposed to ambient light, respectively. 실곡선은 모델링 결과를 나타낸다. -Line curve shows the modeling results. (C) -9.9%, 0% 및 9.9%로 인가된 변형률(게이트 전압은 0 V에서 -5V까지 1V 단위로 변한다)에서 측정된 잡아 늘이거나 압축가능한 쇼트키 장벽 실리콘 MOSFET의 전류-전압 특성을 나타낸 것이다. Voltage characteristics - (C) -9.9%, 0%, and the strain is 9.9% or a stretch measured in (gate voltage changes from 0 V to 1V unit to -5V) compressible Schottky barrier of silicon MOSFET current shows.

도 18 : 실리콘 피크의 변형률을 인가된 변형률의 함수로 나타낸 것이다. Figure 18: illustrates a function of the applied strain, the strain of the silicon peak. 파란선은 아코디온 주름관 모델을 기초로 한 것이고, 검은선은 좌굴 역학과도 일치하는 작은 변형률에 대한 근사값이다. Blue line will on the basis of accordion corrugated pipe model, the black line is the approximation of a small strain to match the dynamic buckling.

도 19 : 세 개의 다른 장치(#1, #2, #3)에 대한 압축(약 5%로 인가된 변형률), 잡아늘임(약 15%로 인가된 변형률) 및 제거 과정을 약 100 주기까지 하여 그 전(사이클 전) 및 후(사이클 후)에서 측정된 파형의 pn 다이오드의 전기측정값을 나타낸 것이다. 19: three different devices (# 1, # 2, # 3) compressed (the strain applied to about 5%) of the grab neulim (the strain is about 15%) and the removal process by up to about 100 cycles the former (I cycle) shows the electrical measurement of the pn diode in the waveform measured at and after (after cycles). 장치의 물성 데이터로부터 시스템 상에는 어떠한 변화도 없음을 알 수 있다. It can be seen that there is no any change formed on the system from the physical property data of the device. 측정값의 변화 정도는 인가된 변형률을 변화시키지 않고 단일의 장치를 반복적으로 검침한 것과 관련되며, 검침 접촉이 다소 다르다는 점 때문일 것이다. Changes in the measured value is approximately related to that without changing the applied strain meter a single device repeatedly, be due to that the inspection contact somewhat different.

도 20 : 비교란 상태(중), 압축 상태(상) 및 인장 상태(하)에 있는 실리콘 쇼트기 장벽 MOSFET 파형의 광학 사진을 나타낸 것이다(상단 그림). Figure 20: Comparison is state (M), the compression state (top) and the tensioned state (bottom) silicon Schottky barrier shows an optical photograph of a MOSFET waveform (upper figure) on. 하단 그림은 장치의 개략도이다. The lower figure is a schematic diagram of the device.

도 21 : 인가된 변형률이 다른 실리콘 쇼트키 장벽 MOSFET '파형'에서 측정된 전사곡선을 나타낸 것이다. Figure 21: is the applied strain showing a transfer curve measured at different silicon Schottky barrier MOSFET "waveform.

도 22 : PDMS 기판 상에 '좌굴형' 및 '파형'의 GaAs 리본을 형성하기 위한 공정의 개략도이다. Figure 22: a schematic diagram of a process for forming the GaAs ribbon of "buckling" and "wave" in the PDMS substrate. 좌측 하단 그림은 PDMS와 강한 접합을 향상시키기 위해 리본 표면 상에 박막 SiO 2 을 증착시키는 단계를 나타낸다. The lower left figure shows the step of depositing a SiO 2 thin film on the surface of the ribbon in order to improve the PDMS and strong joint. 이러한 접합으로 우측 중간 그림에 보인 바와 같은 파형의 지형구조를 형성시킨다. To form a branched structure of the waveforms as shown in the middle figure to the right of these junction. 반데르발스 접합 (및 높은 수준의 예비변형률의 중간)과 같은 약한 접합은 우측 상단 그림에 보인 바와 같은 좌굴형의 지형구조를 형성시킨다. Van der Waals bonding, such as a weak bonding (and the middle of the pre-strain for high-level) to form a branched structure of buckling, as shown at the top right of the picture.

도 23 : 열팽창을 통한 약 1.9%의 예비변형률로 형성된 PDMS 기판 상의 GaAs 리본 파형의 사진이다. Figure 23: is a photo of about 1.9% GaAs ribbon waveforms on the PDMS substrate formed of a pre-strain by thermal expansion. 동일 시료를 각각 광학 현미경(A), SEM(B), 3차원 AFM(C) 및 상면도 AFM(D)으로 나타내었다. Each light microscope for the same sample (A), SEM (B), is shown in a three-dimensional AFM (C) and a top view AFM (D). SEM 사진은 샘플 표면과 검출방향 사이의 각도가 45°가 되게 샘플단을 기울임으로써 얻은 것이다. SEM picture is obtained by tilting the sample stage is the angle between the sample surface and the detection direction causes the 45 °. (리본 위의 점들은 AlAs 희생층의 잔류물일 수 있다.)(E, F) (D)에 나타낸 바와 같이 각각의 파란색 및 초록색의 선을 따라 점도로 표현한 것은 표면 높이 프로파일이다. (Point on the ribbon may be water remaining in the AlAs sacrificial layer.) (E, F) is a surface height profile, it expressed in viscosity along the respective lines of the blue and green, as shown in (D).

도 24 : (A) 인가된 변형률을 달리하여 수집된 것이고, PDMS와 강하게 접합된 7.8%의 예비변형률로 형성된 GaAs 리본 파형의 광학 현미경 사진이다. Figure 24: (A) would collected by varying the applied strain, an optical micrograph of the GaAs wave ribbon formed of a pre-strain of 7.8% PDMS, and the strongly bonded. 구조물 내 좌측 및 우측의 가장 밝은 부분 중 소정의 피크 위에 나타낸 파란 선에 있어서; In the blue line shown on the predetermined peak of the brightest parts of the left and right within the structure; 이들 선들 간의 거리 변화는 파장이 인가된 변형률에 의존한다는 것을 암시한다. Change in distance between these lines suggests that depends on the wavelength of the applied strain. (B) (A)에 보인 바와 같은 GaAs 리본 파형에 인가된 변형률의 함수로 나타낸 파장의 변화는 검은 점으로 나타내었고, 샘플 (A)의 장치를 PDMS에 장착한 후의 유사한 데이터는 붉은 점으로 나타내었다. (B) The change in wavelength as a function of the strain applied to the GaAs ribbon waveforms as shown in (A) are exhibited by black dots, similar data after mounting the device in the sample (A) the PDMS is represented by red dots It was.

도 25 : 완전한 MOSFET을 형성하기 위해 오믹(소스 및 드레인) 접촉 및 쇼트키(게이트) 접촉으로 집적된 GaAs 리본 사진을 나타낸 것이다. Figure 25: shows the ohmic (source and drain) contact and the Schottky GaAs ribbon picture integrated by (gate) contacts to form a complete MOSFET. (A) 전극(회색) 없이 섹션 안에 주기 파형만 형성됨을 보이는 1.9%의 예비변형률을 사용하고 PDMS에 강하게 접합하여 형성된 리본 파형의 광학현미경 사진이다. (A) electrode (gray) is an optical micrograph of a ribbons waveform formed using the pre-strain of 1.9%, and strongly bonded to the PDMS only exhibit periodic waveform formed in the section without. (B) 약 7%의 예비 변형률로 PDMS에 약하게 접합되어 형성된 좌굴구조의 광학 현미경 사진과 (C) SEM 사진이다. (B) an optical micrograph and (C) SEM picture of the buckling structure is weakly bonded to a PDMS pre-strain of 7% is formed. (D) (B)에 나타낸 두 개의 좌굴구조의 소자를 편평하게 잡아늘인 후를 보인 광학적 사진이다. (D) a photo showing the optical then spun flat in the device of the two buckling structure shown in (B). (E) (B)에 나타낸 개별적인 리본 소자를 PDMS에 장착시킨 후에 다른 외부 변형률(즉, 상단 그림에서 하단 그림으로는 각각 -5.83%의 압축 변형률, 변형률을 인가하지 않은 상태, 5.83%의 인장 변형률)을 가한 일련의 광학적 사진이다. (E) other external strain (that is, the tensile strain of the state, 5.83% of the picture at the bottom from the top of the figure is not applied the compressive strain, the strain of -5.83%, respectively, after mounting the individual ribbon elements shown in the PDMS (B) ) is a series of optical adding photos.

도 26 : (A) PDMS 기판에 변형률을 달리 하여 제조된 PDMS 스탬프 상의 GaAs 리본 MESFET의 광학적 사진이다. Figure 26: (A) is an optical photograph of a GaAs MESFET ribbon on the PDMS stamp produced by varying the strain in the PDMS substrate. PDMS 스탬프에 인가된 예비변형률은 소자가 그 표면 위로 전사되기 전에 4.7%이었다. The pre-strain is applied to the PDMS stamp was 4.7% before the device is transferred onto its surface. (B) (A)에 나타낸 장치의 시스템에 4.7%의 인장 변형률을 인가하기 전과 후의 IV 곡선을 비교한 것이다. (B) a comparison of the IV curve before and after applying a tensile strain of 4.7% in the system of the apparatus shown in (A).

도 27A-C 는 이차원적인 연신성을 나타내는 본 발명의 잡아 늘이거나 압축가능한 반도체를 서로 다른 확대율로 나타낸 사진이다. Figure 27A-C are photographs showing the compressible semiconductor increase or hold of the invention with different magnification, showing a two-dimensional stretching.

도 28A-C 는 이차원적인 연신성을 나타내는 본 발명의 잡아 늘이거나 압축가능한 반도체를 세 개의 서로 다른 구조적 형태로 나타낸 사진이다. Figure 28A-C are photographs showing the compressible semiconductor or stretch of the present invention showing a two-dimensional stretching in three different structural forms.

도 29A-D 는 탄성체 기판을 열팽창에 의해 예비변형시킴으로써 제조된 본 발 명의 잡아 늘이거나 압축가능한 반도체 사진이다. Figure 29A-D is a semiconductor photo possible to present the name out to increase or compression produced by pre-deformation by the elastomer substrate to thermal expansion.

도 30 은 인장 및 압축 조건을 변화시킨 상태의 이차원적인 연신성을 나타내는 본 발명의 잡아 늘이거나 압축가능한 반도체의 광학적 사진이다. 30 is an optical photograph of a semiconductor to increase or compressible catch of the present invention showing a two-dimensional stretching of the conditions for changing the tension and compression conditions.

도 31A 는 탄성체 기판을 열팽창에 의해 예비변형시킴으로써 제조된 이차원적인 연신성을 나타내는 잡아 늘이거나 압축가능한 반도체의 광학적 사진이다. 31A is an optical photograph of a compressible to increase or hold the semiconductor that is the two-dimensional stretching prepared by pre-deformation by the elastomer substrate to thermal expansion. 도 31B31C 는 도 31A에 나타낸 잡아 늘이거나 압축가능한 반도체의 기계적 물성과 관련된 실험결과를 나타낸 것이다. Figure 31B and 31C shows the experimental results related to the mechanical properties of the compressible semiconductor or stretch as shown in Figure 31A.

1994년에 모든 고분자 트랜지스터에 대해 논문에서 처음 증명된 이래로, 플라스틱 기판상에서 유연한 집적 전자 장치를 포함하는 전자 시스템의 잠재적인 새로운 부류에 대단한 관심이 유도되어왔다[Garnier, F., Hajlaoui, R., Yassar, A. and Srivastava, P., Science , Vol.265, 1684-1686]. Since 1994 the first documented in papers for all polymer transistor, a great interest in a potential new class of electronic systems comprising flexible integrated electronic devices on plastic substrates has been derived [Garnier, F., Hajlaoui, R., Yassar, A. and Srivastava, P., Science, Vol.265, 1684-1686]. 최근 유연한 플라스틱 전자 장치를 위한 전도체, 유전체 및 반도체 소자용으로 새로운 용액 처리가 가능한 재료의 개발에 상당한 연구가 진행되고 있다. Recently for conductors, dielectrics and semiconductors elements for flexible plastic electronic devices there is a great deal of research is in progress in the development of new materials is capable solution treatment. 그러나, 유연한 전자 제품의 분야에서의 진행은 새로운 용액처리가 가능한 재료의 개발에 있을 뿐만 아니라 새로운 장치 부품의 기하구조, 효율적인 장치 및 장치 부품 처리 방법 및 플라스틱 기판에 적용가능한 고해상도 패터닝 기술에 의해 유도된다. However, progress in flexibility of the electronics field will be induced by the possible high resolution patterning techniques applicable to geometries, efficient device and device component processing methods and a plastic substrate of a new device components, as well as be in the development of the material as possible, a new solution process . 이 같은 재료, 장치 구성 및 제조 방법은 급속히 출현하는 신흥 부류의 유연한 집적 전자 장치, 시스템 및 회로에 있어서 필수적인 역할을 할 것으로 기대된다. The same materials, device configurations and fabrication methods is expected to play an essential role in the flexible integrated electronic devices, systems and circuits of the emerging class of rapidly emerged.

유연한 전자제품의 분야에 대한 관심은 이 기술에 의해 제공되는 몇몇 중요한 이점들로 나타난다. Interest in the field of flexible electronics is represented in several important benefits provided by this technology. 첫째로, 플라스틱 기판 재료들의 기계적 견고성은 손상 및/또는 기계적 응력에 의해 야기되는 전자 성능의 저하에 영향을 적게 받는 전자 장치를 제공한다. First, the mechanical robustness of the plastic substrate material provides an electronic devices are more immune to the degradation of the electronic performance caused by damage and / or mechanical stress. 둘째로, 이들 기판 재료들은 그 고유한 유연성을 지니고 있기 때문에 여러 모양으로 집적시킬 수 있는 유용한 장치 구성을 다수 제공할 수 있다. Second, these substrate materials may provide a large number of useful device configurations that can be integrated into various shapes because it has the unique flexibility. 이는 부숴지기 쉬운 취성의 종래 실리콘계 전자장치에서는 불가능한 구성이었다. This configuration was not possible in prior silicon-based electronic devices tend to break a brittle. 마지막으로, 용액처리가 가능한 부품 재료 및 플라스틱 기판을 조합함으로써 대면적의 기판에 전자장치를 저비용으로 생산할 수 있는 연속적이고 고속도의 인쇄기술에 의한 제조가 가능하다. Finally, it is continuous and can be manufactured by the technique of high-speed printing, which can produce an electronic device on a substrate of large area at low cost by combining the component materials and a plastic substrate are solution processable.

그러나, 우수한 전기적 성능을 나타내는 유연한 전자 장치들의 설계 및 제조에는 여러가지 많은 문제점들이 있다. However, the design and fabrication of flexible electronic devices exhibiting excellent electrical performance, there are many different problems. 첫째로, 종래의 잘 개발된 실리콘계 전자 장치의 제조 방법은 대부분의 플라스틱 재료들과 호환성이 없다. First, the conventional method of manufacturing a silicon-based electronic devices are not well-developed, most of plastic materials and compatibility. 예컨대, 단결정 실리콘 또는 게르마늄 반도체와 같은 전통적인 고품질의 무기 반도체 부품들은 대부분의 플라스틱 기판들의 녹는점 또는 분해 온도를 상당히 초과하는 온도(>1000 ℃)에서 박막을 성장시킴으로써 처리된다. For example, traditional high quality inorganic semiconductor components, such as single crystalline silicon or germanium semiconductors are processed by growing thin films at temperatures (> 1000 ℃) that significantly exceed the melting point or degradation temperature of most of the plastic substrate. 또한, 대부분의 무기 반도체들은 처리 및 운반을 기초로 한 용액에 허용되는 편의 용매(convenient solution)에는 본질적으로 용해되지 않는다. In addition, it does not essentially dissolve most of the inorganic semiconductors convenience solvent (convenient solution) allowed for the solution based on the processing and handling equipment. 둘째로, 많은 비정질의 실리콘, 유기 또는 혼성 유기-무기 반도체들이 플라스틱 기판들 내 혼합으로 융화되며 상대적으로 낮은 온도에서 처리 될 수 있다 하더라도, 이들 재료들은 전기적 성능이 좋은 집적 전자 장치들을 제공하는 것이 가능한 전기적 성질을 갖지 않는다. Second, many of the amorphous silicon, organic or hybrid organic - even and inorganic semiconductors are compatible with mixed within the plastic substrates can be processed at relatively low temperatures, these materials are capable of providing integrated electronic devices the electrical performance good do not have the electrical properties. 예컨대, 이들 재료들로 제조된 반도체 소자들을 갖는 박막 트랜지스터는 전계 효과 이동성이 상보적인 단결정 실리콘계 장치들보다 약 3차수 정도 작음을 나타낸다. For example, a thin film transistor having a semiconductor element made of these materials shows a field effect mobility is about three orders smaller than complementary single crystalline silicon based devices. 이들 한계의 결과로, 유연한 전자 장치들은 현재 비발산형 픽셀(non-emissive pixel)로 구성된 능동형 매트릭스의 평판 디스플레이 패널(active matrix flat panel display)을 위한 스위칭 소자 및 발광 다이오드에 사용하는 것과 같은 높은 성능을 요하지 않는 특별한 제품에 한정된다. As a result of these limitations, flexible electronic devices are high performance, such as using the switching device and the LED for the present novel acid type pixel (non-emissive pixel) flat display panel (active matrix flat panel display) of an active matrix consisting of It is limited to products that do not require special.

최근 전자제품의 적용 범위를 넓게 확장하기 위하여 플라스틱 기판상에서 집적 전자 장치의 전자 성능 확대가 진행되고 있다. Recently, the electron-up performance of the integrated electronic devices on plastic substrate is going to widely extend the application range of the electronics. 예컨대, 몇몇 새로운 박막 트랜지스터(TFT) 설계들은 플라스틱 기판 재료를 처리하는 공정과 호환성을 나타내며, 비정질 실리콘, 유기 또는 혼성 유기-무기 반도체 소자들을 갖는 박막 트랜지스터보다 상당히 더 높은 장치 성능을 나타낸다. For example, some new thin-film transistor (TFT) process and design represent the compatibility of processing the plastic substrate material, amorphous silicon, organic or hybrid organic - shows a significantly higher device performance than a thin film transistor having an inorganic semiconductor element. 초고성능 유연한 전자 장치의 일분류로는 비정질 실리콘 박막의 펄스 레이저 어닐링에 의해 제조된 다결정질 실리콘 박막 트랜지스터 소자들을 기초로 한다. Sec In one class of high-performance, flexible electronic devices are to be taken as the basis of the crystalline silicon thin film transistor device manufactured by pulsed laser annealing of the amorphous silicon thin film. 이 유연한 전자 장치의 부류는 장치의 전자 성능 특성을 증대시키나, 펄스 레이저 어닐링의 사용은 이런 장치의 제조의 용이함 및 유연성을 제한함으로써 비용을 상당히 증가시킨다. The class of flexible electronics sikina increase the performance properties of electronic devices, the use of a pulsed laser annealing significantly increases the cost by limiting the ease and flexibility of production of such devices. 고성능의 유연한 전자 장치의 또다른 유망한 새로운 부류는 다수의 매크로 전자장치 및 마이크로 전자장치에 있어서 능동형의 기능성 부품으로서의 나노와이어, 나노리본, 나노입자 및 탄소 나노튜브와 같은 용액처리가 가능한 나노규모의 재료들을 이용한 장치들이다. Another promising new class of a plurality of macro electronics and micro-electronic devices of nano-scale solution processing is possible, such as as the active functional parts nanowires, nanoribbons, nanoparticles, and carbon nanotube material in the flexible electronics device of the high-performance are the system using the.

개별적 단결정 나노와이어 또는 나노리본의 용도는 향상된 장치 성능 특성을 나타내는 플라스틱 기판상의 인쇄가능한 전자 장치들을 제공할 수 있는 가능한 수단으로 평가되어왔다. The use of individual single crystalline nanowires or nanoribbons has been evaluated as a possible means of providing printable electronic devices on plastic substrates showing the improved device performance characteristics. 두안(Duan) 등은 반도체 채널로서 복수의 선택적으로 배향된 단결정 실리콘 나노와이어 또는 CdS 나노리본을 갖는 박막 트랜지스터 설계를 제안하였다[Duan, X., Niu, C., Sahl, V., Chen, J., Parce, J., Empedocles, S. and Goldman, J., Nature , Vol.425, pgs, 274-278]. Duan (Duan) and the like proposed a thin film transistor design having a plurality of selectively a single crystal silicon nanowires or CdS nanoribbons oriented in a semiconductor channel [Duan, X., Niu, C., Sahl, V., Chen, J ., Parce, J., Empedocles, S. and Goldman, J., Nature, Vol.425, pgs, 274-278]. 상기 저자들은 박막 필름트랜지스터에서의 반도체 소자를 제조하기 위하여, 방향성 정렬 방법(flow-directed alignment method)를 이용하여 두께가 150 nm 이하인 단결정 실리콘 나노와이어 또는 CdS 나노리본이 용액 내에서 분산되며 기판의 표면상에서 혼합되는 이른바 플라스틱 기판상에서 용액 공정과 함께 양립가능한 제조방법을 발표하였다. The authors for the production of a semiconductor device in a thin film transistor, the directional alignment method using the (flow-directed alignment method), and the thickness is dispersed in a 150 nm or less single crystalline silicon nanowires or CdS nanoribbons solution surface of the substrate on it issued a compatible method with the so-called solution process on the plastic substrate to be mixed. 상기 저자들에 의해 제공된 광학 현미경 사진은 상기에 나타낸 제조 공정은 실질적으로 평행한 배향 및 500 ~ 1000 nm 떨어진 곳에서 나노와이어 또는 나노리본을 제조함을 제안한다. Optical micrographs provided by the author suggests that the manufacturing process is shown in the above manufacturing the nanowires or nanoribbons in substantially parallel alignment, and 500 ~ 1000 nm away. 비록 상기 저자들이 개별적으로 나노와이어 또는 나노리본에 대한 상대적인 고진성의 전계효과성 이동도를 발표하였지만(≒ 119 cm 2 V -1 s -1 ), 총 장치 전계효과성 이동도는 최근 두안 연구진에 의해 발표된 상기 진성의 전계효과성 이동도 수치보다 "근사적으로 2차수 정도 작게" 결정되고 있다[Mitzi, DB, Kosbar, LL, Murray, CE, Copel, M. Afzali, A., Nature , Vol.428, 299-303]. Even though the authors to individually release the relative and intrinsic field effect mobility of sex on nanowires or nanoribbons with (≒ 119 cm 2 V -1 s -1), the total effectiveness of the device the electric field mobility of recent researchers Duan the field effect movement of the property intrinsic released by also being determined "by approximately two orders of magnitude smaller degree" than the value [Mitzi, DB, Kosbar, LL , Murray, CE, Copel, M. Afzali, A., Nature, Vol .428, 299-303. 이 장치 전계효과성 이동도는 종래의 단결정 무기계 박막 필름 트랜지스터의 장치 전계효과성 이동도보다 몇 차수의 크기가 더 작아, 두안 연구진에서 발표한 방법 및 장치 형태 를 사용하여 개별 나노와이어 또는 나노리본을 정렬, 밀집 포장 및 전기적 접촉함에 있어서 실질적인 도전이 될 수 있다. The device field effect St. mobility is more, the device field effect St. mobility than the size of several orders of a conventional single crystalline inorganic thin film transistors smaller, using the method and apparatus forms presented in Duan researchers individual nanowires or nanoribbons It can be a real challenge as in alignment, dense packaging and electrical contact.

다결정 무기계 반도체 박막 필름의 선구자로서 나노결정 용액의 사용은 더 높은 장치 성능 특성을 나타내는 플라스틱 기판상에 인쇄가능한 전자 장치를 제공하는 바람직한 방법으로써 또한 발표되고 있다. As a precursor of a polycrystalline inorganic semiconductor thin film used in the nanocrystal solution it may also be released by a preferred method of providing printable electronic devices on plastic substrates showing a higher device performance characteristics. 리들리 연구진(Ridley et al.)은 전계효과용 트랜지스터를 위한 반도체 소자를 제공하기 위하여 2 nm의 크기를 갖는 용액 카드뮴 셀레나이드 나노결정들을 플라스틱이 양립할 수 있는 온도에서 처리되는 용액처리 제조방법을 발표하였다[Ridley, BA, Nivi, B. and Jacobson, JM, Science , Voㅣ.286, 746-749 (1999)]. Ridley researchers (Ridley et al.) Has presented a solution processing method is at a temperature capable of plastic is both a solution of cadmium selenide nanocrystals having a size of 2 nm in order to provide a semiconductor device for the transistor field-effect was [Ridley, BA, Nivi, B. and Jacobson, JM, Science, Vo l .286, 746-749 (1999). 상기 저자들은 카드뮴 셀레나이드의 나노결정 용액에서의 낮은 온도 입자 성장은 수많은 나노결정을 포함하는 단결정 영역을 제공한다. The authors low temperature grain growth of the nanocrystals in a solution of cadmium selenide provides a single-crystal region including a number of nanocrystals. 비록 리들리 연구진이 유기계 반도체 소자를 갖는 유사한 장치와 관련된 향상된 전자적 성질을 발표하였으나, 이 기술에 의해 성취된 상기 장치 이동도(≒ 1 cm 2 V -1 s -1 )는 종래의 단결정 무기계 박막 필름 트랜지스터의 장치 전계효과성 이동도보다 몇 차수의 크기가 더 작다. Although Ridley researchers released but the improved electronic properties associated with a similar device having an organic semiconductor device, the mobile device has been fulfilled by this technique also (≒ 1 cm 2 V -1 s -1) is a conventional single crystalline inorganic thin film transistors a device field effect mobility property is smaller than the size of several orders. 상기 장치 형태 및 리들리 연구진의 제조방법에 의해 성취된 상기 전계효과성 이동도의 한계는 개별적인 나노입자들 간에 발생되는 전기적 접촉으로부터 일어날 수 있다. Limits of the device type and the field-Ridley the effectiveness of movement achieved by a method of manufacturing the researchers also may take place from the electric contact which occurs between the individual nanoparticles. 특히, 나노결정 용액을 안정화하며 응집작용을 막기 위한 유기계 말단기의 사용은 높은 장치 전계효과성 이동도를 제공하는데 필수적인 인접한 나노입자들 간의 전기적 접촉을 적절히 발생시키는 것을 방해할 수 있다. In particular, to stabilize the nanocrystal solution and the use of organic end groups to prevent agglomeration can be prevented to properly generate the electrical contact between adjacent nanoparticles essential to provide high device field effect mobility property.

두안 연구진 및 리들리 연구진이 플라스틱 기판상에 박막 필름 트랜지스터를 제조하는 방법을 제공하였으나, 상기 제안된 장치 형태들은 전극, 반도체 및/또는 유전체와 같은 기계적으로 딱딱한 장치 부품들을 포함하는 트랜지스터였다. Although researchers Duan and Ridley researchers provide a method for producing a thin film transistor on a plastic substrate, the proposed device may form was the transistor that includes the components of a mechanically rigid, such as the electrode, a semiconductor and / or dielectric. 좋은 기계적 성질을 가진 플라스틱 기판의 선택은 구부러지거나 뒤틀린 배향에서 수행할 수 있는 전자 장치를 제공할 수 있으나, 이런 변형은 개별적인 딱딱한 트랜지스터 장치 부품들에 기계적인 변형을 발생시킬 수 있다. Selection of a plastic substrate with good mechanical properties but to provide an electronic device that can be performed on a bent or twisted orientation, such modifications may generate a mechanical strain on the individual rigid transistor device components. 이 기계적 변형은 예를 들면, 분해함으로써 개별적인 부품들에 손상을 유발시킬 수 있으며, 또한 장치 부품들 사이의 전기적 접촉을 줄이거나 중단시킬 수 있다. The mechanical deformation is, for example, by decomposition, and can cause damage to the individual parts, it is possible to also reduce or break the electrical contact between the device parts.

게다가, 두안 연구진 및 리들리 연구진 및 그 밖의 사람들에 의해 개발된 상기 플라스틱 기판을 바탕으로 한 전자 시스템이 유연한 전자 배열, 전자 종이, 및 입을 수 있는 전자 장치를 포함하는 많은 중요 장치 적용에 필수적인 기계적 연장성을 제공하는지의 여부는 불분명하다. Furthermore, Duan researchers and Ridley team, or other electronic system is flexible electronics arranged on the basis of the said plastic substrate developed by people, the essential mechanical extension on the electronic paper, and many important device applications including electronic devices that can be worn Castle whether the offer is unclear. 반면에 이들 그룹은 구부림에 의해 야기되는 변형을 수행하는 능력을 갖는 전자 장치를 증명하나, 이들 플라스틱 기판을 바탕으로 한 시스템은 장치 성능에서 손상, 기계적 결함 또는 상당한 성능저하 없이 분명하게 잡아 늘이거나 수축 가능한 능력이 있다고 할 수 없다. On the other hand, these groups are a proof of the electronic device having the capability to perform the deformation caused by the bending, a system based on these plastic substrate or stretched clear without any damage on the device performance, mechanical failure or significant degradation contraction It can not be said that the available capacity. 따라서, 이들 시스템은 팽창 또는 압축에 의해 야기되는 변형 능력이 있거나, 큰 반경의 곡률을 갖는 곡면으로 이루어진 표면 같은 외곽 표면으로 덮도록 요구되는 변형 능력이 있다고 할 수 없다. Thus, these systems either have a deformation capacity, which is caused by the expansion or compression, can not be said that the deformability required to cover the outside surface of the surface made of a curved surface having a curvature of larger radius.

이상 기술한 바와 같이, 유연한 전자제품 분야의 발전은 신흥 기술 및 확립된 기술에 결정적인 역할을 할 것으로 기대된다. As described above, the flexible electronics field development is expected to play a crucial role in the emerging technology and an established technology. 그러나, 이들 유연한 전자 제품 기술 활용의 성공 여부는 굴곡 및 변형되고 구부러진 형태에서도 전기적, 기계적 및 광학적 물성이 우수한 집적 전자 회로의 제조가 가능한 새로운 재료, 장치 구성 및 상업적으로 실현 가능한 제조 경로를 지속적으로 개발하는 데 달려있다. However, their success or failure of the flexible electronics technology utilized is bent and deformed and bent in the form in electronic, mechanical and optical properties are new materials that can be manufactured in an excellent integrated electronic circuit, device configuration, and a commercially feasible continue to develop a production path It depends to. 특히, 인장 또는 수축된 형태에서도 전기적 및 기계적 물성이 유용하며 고성능이고 기계적으로 확장가능한 재료 및 장치의 구성이 필요하다. In particular, electrical and mechanical properties useful in a tension or a contracted form and requires a high-performance and configuration of the expansion material and device capable of mechanically.

따라서, 본 발명은 인장 또는 수축된 형태에서도 전기적 및 기계적 물성이 유용하며 고성능이고 기계적으로 확장가능한 재료 및 장치를 제공하는 데 목적이 있다. Accordingly, the present invention is the electrical and mechanical properties useful in tension or a contracted shape, and is aimed to provide a high-performance and extended are mechanically possible materials and devices.

본 발명은 잡아 늘이거나 압축가능한 반도체 및 그 전자 장치, 장치 부품 및 회로를 제공한다. The invention will be hold to increase or provide a compressible and a semiconductor electronic device, the apparatus components and circuits. 본 명세서에서 사용된, "잡아 늘이거나 압축가능한"이란 용어는 파열 또는 기계적 고장없이 변형에 견딜 수 있는 재료, 구조물, 장치 및 장치 부품을 가리킨다. , The term "hold to increase or compressible" as used herein refers to materials, structures, devices and device components to withstand without deformation or rupture mechanical failure. 본 발명의 잡아 늘이거나 압축가능한 반도체 및 전자 장치는 연신성이 있어, 적어도 어느 정도는 장치 성능의 심각한 저하나 손상 또는 기계적 고장 없이 압축 및/또는 잡아늘일 수 있다. Grab increase or compressible semiconductor and electronic device of the present invention there is extensible, at least to some extent may be stretched compressed and / or hold without significant degradation or damage or mechanical failure of the device performance. 일부 제품에 바람직한 본 발명의 잡아 늘이거나 압축가능한 반도체 및 전자회로는 신축성 외에도 굴곡성을 가지기 때문에 하나 이상의 축을 따라 크게 잡아늘이거나, 굴곡시키거나, 구부리는 등의 다양한 변 형이 가능하다. Grab increase or compressible semiconductor and electronics of the preferred present invention, with some products is elastic in addition to or to hold larger along at least one axis, always due to its flexibility, to bend, or may be variously changed such as the type of bend.

본 발명의 유용하게 잡아 늘이거나 압축가능한 반도체 및 전자 장치는 기계정 고장없이 연신, 압축, 왜곡 및/또는 확장이 가능하다. Useful to increase or hold compressible semiconductor and electronic device of the present invention without stretching group account failure, compression, distortion and / or expansion is possible. 또한, 본 발명의 잡아 늘이거나 압축가능한 반도체 및 전자 회로는 약 0.5% 이상의 변형률, 바람직하게는 약 1%, 및 더욱 바람직하게는 약 2% 이상의 변형률과 같이 큰 변형률 하에서도 우수한 전자 성능을 나타낸다. In addition, or stretch of the present invention compressible semiconductor and electronic circuit is up to about 0.5% or more strain, preferably represents from about 1%, and more preferably superior electronic performance even under large strain, such as strains of at least about 2%. 잡아 늘이거나 압축가능한 반도체 및 전자 장치, 장치 부품 및 회로는 또한 유연(flexible)하여 굴곡시키거나 구부리거나 및/또는 기타 변형 상태에서도 우수한 전자 성능을 나타낸다. Hold increasing and shows a compressible semiconductor and electronic devices, device components, and circuits have also flexibility (flexible) to superior electronic performance in the bending to bend, and / or otherwise deformed. 본 발명의 잡아 늘이거나 압축가능한 반도체 소자 및 잡아 늘이거나 압축 가능한 전자 장치, 장치 부품 및 회로는 굴곡, 신장, 압축 또는 기타 변형된 장치 배향 상태에서도 유익한 전자 물성 및 기계적 견고성을 나타냄으로써 넓은 범위의 장치 제품 및 장치 구성품에 적합하다. Electronic devices, device components, and circuits have a wide range of the apparatus by indicating a useful electronic properties and mechanical rigidity in bending, elongation, compression or other deformation device oriented as possible the catch increase or compressible semiconductor device and hold to increase or compression of the Invention suitable for product and system components.

본 발명의 잡아 늘이거나 압축가능한 및/또는 유연한 반도체는 또한 선택적으로 인쇄가능하다. Or the stretch of the present invention, compressible and / or flexible semiconductor is also possible to selectively print. 또한, 본 발명의 잡아 늘이거나 압축가능한 및/또는 유연한 반도체는 선택적으로 기타 구조물과 작동 가능하게 연결된 반도체 구조물이 구비된 복합 반도체 소자, 유전체 재료 및 층과 같은 재료 및/또는 장치 부품, 전극 및 기타 반도체 재료 및 층을 포함할 수 있다. In addition, or stretch of the present invention compressible and / or flexible semiconductor is selectively material and / or device components such as the other structures and the composite semiconductor device having a semiconductor structure can be connected to operation, the dielectric material and layer, electrodes, and other It may include a semiconductor material and the layer. 본 발명은 트랜지스터, 다이오드, 발광 다이오드(LED), 유기 발광 다이오드(OLED), 레이저, 마이크로 및 나노 전자기계 장치, 마이크로 및 나노 유체 장치, 기억 장치 및 상보적 논리 회로와 같은 장치 수준의 집적 전자 회로를 포함하나, 이에만 한정되지 않는, 잡아 늘이거나 압축가능한 및/또는 유연한 반도체를 구비한 다양한 범위의 잡아늘이거나 압축가능한 및/또 는 유연한 전자 및/또는 광전자 장치를 포함한다. The present invention is a transistor, a diode, a light emitting diode (LED), organic light emitting diode (OLED), the device class, such as laser, micro-and nano-electromechanical devices, micro-and nano-fluidic devices, a storage device and a complementary logic integrated electronic circuit It includes a includes a one, but not limited thereto, out to increase or compressible and / or stretch of a wide range of semiconductor having a flexible or compressible and / or flexible electronic and / or optoelectronic devices.

일 관점에 있어서, 본 발명은 굴곡, 확장, 압축, 굽힘 및/또는 변형된 상태하에서 유익한 기능적 물성을 제공하는 잡아 늘이거나 압축가능한 반도체 소자를 제공한다. In one aspect, the present invention is stretched to provide a beneficial functional properties under flexion, extension, compression, bending and / or deformed state or provides a compressible semiconductor device. 본 명세서에서 사용된 표현인 "반도체 소자" 및 "반도체 구조물"은 본 명세서에서는 같은 의미로 사용되고, 기타 반도체 재료, 구성물 및 구조물을 가리키는 것으로 넓게 해석되며, 특별히 고품질의 단결정 및 다결정 반도체, 고온 처리공정에서 제조된 반도체 재료, 도핑된 반도체 재료, 유기 또는 무기 반도체 및 하나 이상의 추가적인 반도체 구성물 및/또는 유전체 층 또는 재료 및/또는 도전층 또는 재료와 같은 비반도체 구성물을 갖는 복합 반도체 재료 및 구조물을 포함한다. "Semiconductor element" is an expression used in the specification and the "semiconductor structure" is used as synonymous in this specification, other semiconductor materials, are broadly construed to refer to the components and structures, particularly high quality of single crystal and polycrystalline semiconductor, high-temperature treatment step It comprises a semiconductor material, a doped semiconductor material, organic or inorganic semiconductor and at least one additional semiconductor components and / or a compound semiconductor material and the structure having such non-semiconductor components and the dielectric layer or material and / or a conductive layer or material produced from .

본 발명의 잡아 늘이거나 압축가능한 반도체 소자는 지지 표면을 갖는 유연한 기판 및 곡면을 이루는 내표면, 예컨대 반도체 구조물의 형상을 구부림으로써 제공되는 곡선형의 내표면을 갖는 반도체 구조물을 포함한다. Grab increase or compressible semiconductor device of the present invention includes a semiconductor structure having an inner surface of the curved shape provided by bending the shape of the inner surface, for example a semiconductor structure forming the flexible substrate and the curved surface having a support surface. 본 실시형태에 있어서, 반도체 구조물의 곡면을 이루는 내표면의 적어도 일부분은 유연한 기판의 지지표면과 접합된다. In the present embodiment, at least a portion of the inner surface forming the curved surface of the semiconductor structure is bonded to the support surface of the flexible substrate. 본 발명에 있어서, 곡면을 이루는 내표면을 갖는 반도체 구조물의 바람직한 실시예는 구부러진 구조물을 포함한다. In the present invention, a preferred embodiment of a semiconductor structure having an inner surface forming a curved surface comprises a curved structure. 본 명세서에 있어서 "구부러진 구조물"이란 인가된 힘에 의해 구부러진 형태를 갖는 구조물을 의미한다. In this specification, "bent structure" means a structure having a curved shape by the force is applied. 본 발명에 있어서 구부러진 구조물은 하나 이상의 접힘 영역, 볼록 영역 및/또는 오목 영역을 가질 수 있다. Bent structure according to the invention can have one or more folded areas, raised areas and / or recessed areas. 본 발명에 있어서 구부러진 구조물의 바람직한 구체예는 코일형, 주름형, 좌굴형 및/또는 파형(즉, 물결 모양)일 수 있다. Preferred examples of the bent structure according to the present invention may be a coiled, corrugated, buckling and / or the waveform (i.e., wavy shape).

잡아 늘이거나 압축가능한 구부러진 반도체 구조물 및 곡선형의 내표면을 갖는 전자회로와 같은 구부러진 구조물은 그 변형된 상태에서 고분자 및/또는 탄성체 기판과 같은 유연한 기판과 접합될 수 있다. Or always hold the bent structure, such as an electronic circuit having a compressible bent semiconductor structure and the inner surface of the curved shape may be bonded to the flexible substrate such as a polymer and / or elastomer substrate in the deformed state. 일부 실시형태에 있어서, 구부러진 리본 구조물과 같은 구부러진 구조물은 약 30% 이하, 일부 응용품의 바람직한 실시예에 있어서는 약 10% 이하 및/또는 일부 응용품의 바람직한 실시예에 있어서는 약 1% 이하의 변형 상태 하에 있게 된다. In some embodiments, the bent structure such as a bent ribbon structure is about 30% or less, the variations of response In a preferred embodiment of the article in a preferred embodiment greater than about 10% and / or part of the Yes supplies about 1% or less It is possible under the conditions. 일부 실시형태에 있어서, 구부러진 리본 구조물과 같은 구부러진 구조물은 약 1% 내지 약 30%의 범위에서 선택되는 변형 상태 하에 있다. In some embodiments, the bent structure such as a bent ribbon structure is under strain state is selected from the range of from about 1% to about 30%.

유용한 일실시형태에 있어서, 곡면을 이루는 내표면을 갖는 반도체 구조물은 적어도 부분적으로 유연한 지지 기판과 접합되는 전사가능한 반도체 소자를 포함한다. In a useful embodiment, the semiconductor structure having an inner surface forming a curved surface comprises a transferable semiconductor device is at least partially flexible support substrate and bonded. 본 명세서에서, "전사가능한 반도체 소자"는 예컨대 증착 기술, 인쇄 기술, 패터닝 기술 및/또는 기타 재료 전사 방법에 의해 도너 표면에서 수용부 표면으로 전사될 수 있는 반도체 구조물이다. As used herein, "transferable semiconductor element" is a semiconductor structure that can be transferred to the receiving section surface from the donor surface by, for example, deposition technique, printing technique, patterning technique and / or other material transfer method. 본 발명의 방법, 구성물 및 장치에 유용한 전사가능한 반도체 구조물은 인쇄가능한 반도체 소자를 포함하나, 이에만 한정되는 것은 아니다. Useful transferable semiconductor structure of the method of the present invention, components and devices is not one containing a printable semiconductor element, limited thereto.

유연한 기판은 바람직하게 고분자 기판, 플라스틱 기판 및/또는 탄성체 기판을 포함하나, 이에만 한정되지 않는다. A flexible substrate is preferably one comprising a polymeric substrate, a plastic substrate and / or the elastomer substrate is not limited thereto. 일 실시형태에 있어서, 예컨대 본 발명은 예비변형된 탄성체 기판에 전사될 수 있고 접합될 수 있는 전사가능하고 선택적으로 인쇄가능한 반도체 소자를 포함한다. In one embodiment, for example, the invention includes a transfer is possible, and optionally a printable semiconductor element to which can be can be transferred and bonded to the pre-modified elastomer substrate. 본 발명의 일 관점에 있어서 바람직한 전사 방법은 접촉 인쇄 또는 용액상 인쇄와 같은 인쇄 기술을 포함한다. A preferred transfer method according to an aspect of the present invention includes a printing technique such as contact printing or solution phase printing. 다음으로, 탄성체 기판을 이완시키면 전사가능하고 선택적으로는 인쇄가능한 반도체 소자의 변형률을 완화시켜 예컨대 반도체 소자의 굽힘 및/또는 좌굴과정에 의해 곡선형의 내표면을 형성시키게 된다. Next, when the transfer is possible, thereby relaxing the elastomer substrate, and optionally, to relieve the strain of the printable semiconductor elements for example forming the inner surface of the curved shape by a bending and / or buckling process of a semiconductor device.

일부 실시형태에 있어서, 곡면을 이루는 내표면을 갖는 반도체 소자를 제조한(위에서 기술한 예와 같이) 다음, 이를 곡면을 형성하는 데 사용되는 탄성체 기판으로부터 다른 유연한 기판으로 전사시키고, 그 다른 유연한 기판과 접합시킨다. In some embodiments, a method of preparing a semiconductor device having an inner surface forming a curved surface (as in the example described above), and then was transferred to another flexible substrate it from elastomer substrate used to form a curved surface, and the other flexible substrate and it is joined. 본 발명의 바람직한 일 실시형태는 주름형, 좌굴형 및/또는 파형 구조의 곡선형의 내표면을 갖는 구부러진 반도체 리본, 와이어, 스트립, 디스크, 소형판, 블럭, 포스트 또는 실린더를 포함하는 전사가능하고 선택적으로는 인쇄가능한 반도체 소자를 포함한다. Preferred aspect of the present invention and can transfer comprising a pleated, buckling and / or bent in a semiconductor ribbon, wire, a strip, a disk, a small plate having an inner surface curved in the waveform structure, block, the post or cylinder optionally comprises a printable semiconductor element. 그러나, 본 발명은 반도체 소자가 인쇄 수단을 통해 유연한 기판에 제공되지 않거나 및/또는 인쇄될 수 없는 반도체 소자를 갖는 잡아 늘이거나 압축가능한 반도체를 포함한다. However, the present invention includes a compressible to increase or hold the semiconductor having a semiconductor element without a semiconductor device can be provided or not, and / or printed on the flexible substrate through the printing means.

본 발명은 단일의 유연한 기판에 의해 지지되는 곡면을 이루는 내표면을 가진 단일의 반도체 소자를 포함하는 잡아 늘이거나 압축가능한 반도체를 포함한다. The invention comprises a single or stretch of a semiconductor device having an inner surface forming a curved surface which is supported by a single flexible substrate and a semiconductor compressible. 선택적으로, 본 발명은 단일의 유연한 기판에 의해 지지되는 곡면을 이루는 내표면을 가진 복수개의 잡아 늘이거나 압축가능한 소자를 포함하는 잡아늘이거나 압축가능한 반도체를 포함한다. Alternatively, the present invention is either a stretch including a plurality of hold to increase or compressible element having an inner surface forming a curved surface which is supported by a single flexible substrate and a semiconductor compressible. 본 발명의 일실시형태는 단일의 유연한 기판에 의해 지지되는 곡면을 이루는 내표면을 가진 잡아 늘이거나 압축가능한 반도체 소자 어레이 또는 패턴을 포함한다. One embodiment of the present invention may be a stretch having an inner surface forming a curved surface which is supported by the single flexible substrate of the semiconductor device comprises a compressible array or pattern. 선택적으로, 상기 어레이 또는 패턴에 있어서 잡아 늘이거나 압축가능한 소자는 물리적 차원, 위치 및 상대적인 공간 배향처리가 예비선 택되어 있으며 잘 정의되어 있다. Optionally the array or is stretched in a pattern compressible element is the physical level, the relative position and spatial orientation treatment is chosen reserve line and are well defined.

본 발명은 또한 잡아늘이거나 압축가능한 장치, 장치 부품 및/또는 하나 이상의 잡아 늘이거나 압축가능한 반도체 구조물을 포함하는 회로와, 추가적으로는 전기 접촉, 전극, 도전층, 유전층과 같은 집적 장치 부품, 및/또는 추가적으로 반도체 층(예컨대, 도핑층, PN 접합 등)을 포함한다. The invention also hold to increase or compressible apparatus, the circuit comprising a device component and / or at least one hold to increase or compressible semiconductor structure, an additional integrated device components, such as electrical contacts, electrodes, conductive layers, dielectric layers, and / or further comprises a semiconductor layer (e.g., a doped layer, PN junction, etc.). 본 실시형태에 있어서, 잡아 늘이거나 압축가능한 반도체 및 추가적인 집적 장치 부품은 작동가능하게 연결되어 선택된 장치 기능성을 제공할 수 있고, 서로 전기적 접촉 또는 절연될 수 있다. In this embodiment, the increase or hold may provide a compressible semiconductor device and the selected additional functionality is integrated device components are operably linked and may be in electrical contact with each other or isolated. 일부 바람직한 실시형태에 있어서, 추가적인 집적 장치 부품 (및 잡아 늘이거나 압축가능한 반도체)의 적어도 일부분 또는 전체는 유연한 기판의 지지표면에 의해 지지되는 곡선형의 내표면을 가지며, 또한 구부러진 구조물, 예컨대 코일형, 파형, 좌굴형 및/또는 주름형상을 갖는 구부러진 구조물의 상태로 제공된다. Some In a preferred embodiment, at least a portion of an additional integrated device components (and hold to increase or compressible semiconductor) or the whole has an inner surface of the curved shape is supported by the support surface of the flexible substrate and bent structure, such as coil-type and it is available in a state of bent structure having a waveform, buckling and / or wrinkle-like. 추가적인 집적 장치 부품 및 잡아 늘이거나 압축가능한 반도체의 곡면을 이루는 내표면은 실질적으로 동일하거나 다른 외곽선 프로파일을 가질 수 있다. Or an additional integrated device components and stretch the inner surface forming the curved surface of the compressible semiconductor has substantially the same or can have different contour profiles. 본 발명의 일 실시형태는 또한 파형, 주름형, 굽은형 및/또는 좌굴형을 갖는 고유 연신성 또는 금속 상호연결을 나타내는 금속 상호연결에 의해 상호연결되는 잡아늘이거나 압축가능한 장치 부품을 포함한다. One embodiment of the present invention also waveform, pleated, or stretched, which are mutually connected by a bent-type and / or a metal interconnect that represents the unique stretchability or a metal interconnection having a buckling includes a compressible device components.

추가적인 집적 장치 부품의 곡면을 이루는 내표면 형태는 일 실시형태에 있어서 코일형, 파형, 좌굴형 및/또는 주름형과 같은 전자 장치의 전체적으로 구부러진 구조물에 의해 마련된다. In forming the curved surface of the additional integrated device components topography is provided by a bent structure as a whole of the electronic device, such as a coiled, corrugated, buckling and / or pleated in one embodiment. 본 실시형태에 있어서, 구부러진 구조물은 이들 장치들이 잡아 늘여진, 압축 및/또는 구부러진 형태에 있는 동안의 상당한 변형 상태에 있을 때에도 반도체 소자로 전기적 전도성 또는 절연을 유지하는 것과 같은 우수한 전자 성능을 나타낼 수 있게 한다. In this embodiment, the bent structure of these devices to hold even when a significant deformed state while at increased excitation, compressed and / or bent shape can exhibit excellent electronic performance, such as to maintain the electrical conductivity or insulation of a semiconductor device It allows. 잡아 늘이거나 압축가능한 전자 회로는 상기 기술된 것과 같이 잡아 늘이거나 압축가능한 반도체 소자를 제조하기 위해 사용된 것과 같은 방법을 사용하여 제조될 수 있다. Or compressible always hold an electronic circuit may be a stretch as described above can be prepared using the same method as that used for the preparation of a compressible semiconductor device. 예를 들면, 일 실시형태에 있어서, 잡아 늘이거나 압축가능한 반도체 소자를 포함하는 잡아 늘이거나 압축가능한 장치 부품은 개별적으로 제조된 후 상호연결된다. For example, in one embodiment, or stretched out to increase or compressible device component comprising a compressible semiconductor elements are interconnected after being individually produced. 선택적으로, 소자를 포함하는 반도체는 편평한 형태로 제조될 수 있으며, 그 결과물인 편평한 장치는 이후에 장치 부품의 일부 또는 전체가 곡면을 이루는 내표면을 갖는 총괄적인 구부러진 구조물 장치를 생산하기 위하여 가공된다. Alternatively, the semiconductor layer containing the element may be made of a flat form, the resultant flat apparatus, some or all of the device components are processed to produce an overall curved structure device having an inner surface forming a curved surface after the .

본 발명은 단일의 유연한 기판에 의해 지지되는 곡면을 이루는 내표면을 갖는 단일의 전자 장치를 포함하는 잡아 늘이거나 압축가능한 전자 장치를 포함한다. The invention comprises a single or a stretch of the electronic device having an inner surface forming a curved surface which is supported by the single flexible substrate of the electronic device comprises a compressible. 선택적으로, 본 발명은 단일의 유연한 기판에 의해 지지되는 곡면을 이루는 내표면을 각각 갖는 복수개의 잡아 늘이거나 압축가능한 전자 장치 또는 장치 부품을 포함하는 잡아 늘이거나 압축가능한 전자 장치 어레이를 포함한다. Alternatively, the present invention is either or a plurality of catch always having an inner surface forming a curved surface which is supported by the single flexible substrate of each catch comprises a compressible electronic device or device component always comprises a compressible electronic device array. 선택적으로, 본 발명의 장치 어레이에 있어서 잡아 늘이거나 압축가능한 장치는 물리적 차원, 위치 및 상대적인 공간 배향처리가 예비선택되어 있으며 잘 정의되어 있다. Alternatively, or stretched in the device array of the present invention the compressible device is a physical dimension, and position relative spatial orientation process is selected, spare and are well defined.

본 발명의 일부 실시형태에 있어서, 상기 반도체 구조물 또는 전자 장치의 상기 곡면을 이루는 내표면은 구부러진 구조물에 의해 마련된다. In some embodiments of the present invention, the inner surface forming the curved surface of the semiconductor structure or electronic device are provided by the bent structure. 본 발명에 따른 구부러진 구조물과 반도체 및/또는 전자 장치의 곡면을 이루는 내표면은 적어도 하나의 볼록 영역, 적어도 하나의 오목 영역 또는 이들의 조합에 의해 특징되나, 이 들에만 제한되지 않는, 외곽선 프로파일을 포함하는 연신성 및/또는 신축성을 제공하는 외곽선 프로파일을 가질 수 있다. A curved structure with the semiconductor and / or inner surface forming the curved surface of the electronic device is that at least one of the raised areas, but characterized by at least one recessed area, or a combination thereof, is not restricted to this, the outline profile of the present invention you can have the outline profile to provide an extensible and / or elastic, including. 본 발명에 있어서 유용한 외곽선 프로파일은 일차원 또는 이차원 공간적으로 변화하는 외곽선 프로파일을 포함한다. Useful outline profile according to the invention comprises the outline profile which varies in one-dimensional or two-dimensional spatial. 하나 이상의 공간적 차원 상에서 주기적 또는 비주기적 변화를 나타내는 외곽선 프로파일을 갖는 내표면을 가진 구부러진 구조물을 사용하면 연신, 압축, 굴곡 또는 기타 직교 방향을 포함하는 하나 이상의 방향으로 변형될 수 있는 잡아 늘이거나 압축가능한 반도체 및/또는 전자 장치를 제공하는 데 유익하다. Using a bent structure with an inner surface having a contour profile representing the periodically or non-periodically changed on one or more spatial dimensions if possible stretching, compression, bending, or other orthogonal direction or stretch can be varied in at least one direction of compression, including it is advantageous to provide a semiconductor and / or an electronic device.

바람직한 실시형태는 복수개의 볼록 및 오목 영역, 예를 들면 파형으로 주어진 볼록 및 오목 영역이 교차하는 패턴을 포함하는 형태를 갖는 구부러진 반도체 구조물 및/또는 전자 장치에 의해 제공되는 곡면을 이루는 내표면을 포함한다. A preferred embodiment comprises an inner surface forming a curved surface provided by the bent semiconductor structures and / or electronic device having a shape including a pattern having a plurality of convex and concave areas, for example a given convex and concave region in the waveform intersects do. 일실시형태에 있어서, 잡아 늘이거나 압축가능한 및/또는 유연한 반도체 소자 또는 전자 장치의 곡선형의 내표면 또는 선택적으로 부품의 전체 횡단면은 실질적인 주기파 또는 실질적인 비주기파로 특징되는 외곽선 프로파일을 갖는다. In one embodiment, the catch has an increasing and compressible and / or flexible semiconductor device or the total cross section of the inner surface or alternatively parts of the curved electronic devices is substantially periodic wave or substantially non-periodic wave characteristics outline profile is. 본 명세서에 있어서, 주기파는 하나 이상의 사인파, 직사각형파, 아리스 함수(Aries function), 가우시안 파형, 로렌츠 파형, 또는 이들의 조합을 포함하나, 이에만 한정되지 않는, 어느 이차원 또는 삼차원의 파형을 포함할 수 있다. In the present specification, include one or more of sine wave, rectangular wave, Aris function (Aries function), Gaussian wave, Lorentz waveform, or, any two-dimensional or three-dimensional waveforms that are a combination thereof, is not limited thereto wave period can. 다른 실시예에서는, 반도체 또는 전자 장치의 곡면을 이루는 내표면 또는 선택적으로 부품의 전체 횡단면이 상대적으로 큰 진폭 및 너비를 갖는 복수개의 비주기형 좌굴구조로 구성되는 외곽선 프로파일을 갖는다. In other embodiments, and has a contour profile consisting of a plurality of non - mainstream recordable buckling structure entire cross-section of the inner surface or selectively forming a part surface of a semiconductor or electronic device having a relatively large amplitude and width. 또 다른 실시예에서는, 반도체 또는 전자 장치의 곡면을 이루는 내표면 또는 선택적으로 부품의 전체 횡단면이 주기파 및 복수개의 비주기 형 좌굴구조를 모두 갖는 외곽선 프로파일을 갖는다. In yet another embodiment, it has an inner surface or alternatively, the entire cross section of the periodic wave component and the outline profile with all of the plurality of non-cycle-type buckling structure to form a surface of a semiconductor or electronic device.

일 실시형태에 있어서, 본 발명의 잡아 늘이거나 압축가능한 반도체 소자 또는 전자 장치는 구부러진 리본 구조물과 같이 적어도 일부분의 길이 및 선택적으로는 너비를 따라 늘어나는 주기적 또는 비주기적 파형을 갖는 구부러진 구조물을 포함한다. In one embodiment, the or stretch of the present invention will be compressible semiconductor device or the electronic device has a length, and optionally at least a portion, such as a bent ribbon structure comprises a curved structure having a periodic or non-periodic waveform elongated along the width. 본 발명은 예컨대 약 1 ㎛ 내지 100 ㎛의 주기성 및 약 50 nm 내지 약 5 ㎛의 진폭의 사인파형을 갖는 구부러진 리본 구조물을 포함하는 구부러진 구조물을 포함한다. The present invention includes, for example, a curved structure comprising a bent ribbon structure having a sine wave of an amplitude of about 1 ㎛ to 100 ㎛ periodicity and from about 50 nm to about 5 ㎛ of. 구부러진 구조물은 직사각형파 및/또는 가우시안 파와 같이, 이들 구조물의 길이 및/또는 너비의 적어도 일부분을 따라 확장되는 기타 주기파 형태로 제공될 수 있다. Bent structure may be provided in a rectangular wave, and / or as a Gaussian wave, or other periodic wave form extending along at least a portion of the length and / or width of these structures. 잡아 늘이거나 압축가능한 및 유연한 반도체 소자 및 잡아 늘이거나 압축가능한 전자 장치는 상기 곡면을 이루는 내표면의 제1파형의 방향으로 늘이는 축과 같이, 상기 반도체 리본의 상기 길이를 따라 늘이는 축 방향으로 잡아늘일 수 있고, 압축할 수 있고, 구부릴 수 있으며 및/또는 변형할 수 있으며, 또한 선택적으로 상기 구부러진 구조물 및 상기 곡면을 이루는 내표면의 다른 파형의 방향으로 늘이는 축과 같이 하나 이상의 다른 축들을 따라 잡아늘일 수 있고, 압축할 수 있고, 구부릴 수 있으며 및/또는 변형할 수 있다. Hold increasing and compressible, and flexible semiconductor device and hold to increase or compressible electronic device is stretched out as the axis extending in the direction of the first waveform of the inner surface forming the curved surface, in the axial direction extending along the length of the semiconductor ribbons number, and it can be compressed, it is possible, and and / or can be deformed to bend, and extend out along one or more other axes, such as axis selectively extending in the direction of the other waveforms of the inner surface of the bent structure, and forming the surface number, and can be compressed, it may be and and / or modified bend.

일부 실시형태에 있어서, 본 발명의 일 관점에 따른 반도체 구조물 및 전자 장치의 형태는 기계적 응력 또는 힘이 인가되는 경우에 변한다. In some embodiments, the shape of the semiconductor structure and the electronic apparatus according to an aspect of the present invention changes when the applied mechanical stress or force. 예를 들면, 파형 또는 좌굴구조의 구부러진 반도체 구조물 및 전자 장치의 주기성 및/또는 진폭은 인가되는 기계적 응력 및/또는 힘에 응답하여 변할 수 있다. For example, the periodicity and / or amplitude of the bent semiconductor structures and electronic devices in the waveform or buckling structure can be varied in response to the mechanical stress and / or the force applied. 일부 실시형태에 있어서, 이러한 형태 변화 능력으로 말미암아 잡아 늘이거나 압축가능한 반도체 구조 물 및 전자 회로는 그 전자 물성 및/또는 전자장치 성능에 있어서 기계적인 큰 손상이나 파열 또는 실질적인 감소 없이 확장, 압축, 굴곡, 변형 및/또는 구부릴 수 있다. In some embodiments, this type of change or stretch because of the ability compressible semiconductor structure of water and the electronic circuit is that the electronic properties and / or electronic device according to performance mechanical and damage or break or substantial reduction scales, compression, bending , it can be deformed and / or bent.

반도체 구조물 및/또는 잡아 늘이거나 압축가능한 전자 장치의 곡면을 이루는 내표면은 지지 표면과 연속적으로 접합될 수 있다(즉, 상기 곡면을 이루는 내표면을 따라 실질적인 모든 지점(예컨대, 약 90%)에서 접합됨). Or semiconductor structures and / or to hold always the inner surface forming the curved surface of the compression electronic device can be bonded to the support surface and subsequently (i.e., substantially all points along the inner surface forming the curved surface (e.g., at about 90%) being joined). 선택적으로, 반도체 구조물 및/또는 잡아 늘이거나 압축가능한 전자 장치의 곡면을 이루는 내표면은 지지 표면과 불연속적으로 접합될 수 있으며, 이때 상기 곡면을 이루는 내표면은 곡면을 이루는 내표면을 따라 선택된 지점에서 상기 지지 표면과 접합된다. Alternatively, or semiconductor structures and / or to hold always the inner surface forming the curved surface of the compression electronic device can be bonded to the support surface and the discontinuous, wherein the inside surface forming the curved surface is selected points along the inner surface forming a curved surface the support is joined to the surface at. 본 발명의 실시예에 따른 반도체 구조물 또는 전자 장치의 내표면은 이산적인 지점에서 유연한 기판과 접합되며, 상기 내표면은 내표면과 유연한 기판 사이에서 곡면 형태로 존재한다. The inner surface of the semiconductor structure or electronic device according to an embodiment of the present invention is bonded to the flexible substrate at discrete points, the inner surface is present in a curved surface shape between the inner surface of the flexible substrate. 본 발명은 이산적인 지점에서 유연한 기판과 접합되는 내표면을 갖는 구부러진 반도체 구조물 및 전자장치를 포함하며, 상기 이산적인 접합 지점은 상기 유연한 기판과는 직접적으로 접합되지 않는 좌굴구조의 영역에 의해 서로 분리되어 있다. The invention comprises a bent semiconductor structure and an electronic device having an inner surface which is a flexible substrate and bonded at discrete points, it said discrete bonding points are separated from one another by a region of the buckling structure that is not directly bonded with the flexible substrate It is.

본 발명의 일부 잡아 늘이거나 압축가능한 반도체 및/또는 잡아 늘이거나 압축가능한 전자 장치에 있어서, 상기 반도체 구조물 또는 전자 장치의 상기 내표면만이 곡면 형태로 마련된다. In some increase or hold compressible semiconductor and / or compressible to increase or hold the electronic device of the present invention, only the inner surface of the semiconductor structure or electronic device it is provided with a curved surface shape. 선택적으로, 본 발명은 구부러진 형태로 마련되는 잡아 늘이거나 압축가능한 반도체 및 잡아 늘이거나 압축가능한 전자 장치를 포함하며, 상기 구부러진 반도체 구조물 또는 전자 장치 부품의 전체 횡단면은 파형, 주 름형, 좌굴형 또는 코일형과 같은 곡선 형태로 마련된다. Alternatively, the present invention includes a compressible electronic device to hold or to increase or compressible semiconductor and stretch is provided with a bent form, the overall cross section of the bent semiconductor structure or electronic device parts are waveforms, main reumhyeong, buckling or coil It is provided in a curved form such as a type. 이들 실시예에 있어서, 상기 곡선 형태는 반도체 구조물 또는 전자 장치의 적어도 일부분의 전체 두께와 교차하는 방향으로 잡아늘인다. In these embodiments, the curved shape extends out in a direction crossing with a total thickness of at least a portion of the semiconductor structure or electronic device. 예컨대, 본 발명의 잡아 늘이거나 압축가능한 반도체는 파형, 주름형, 좌굴형 또는 코일형의 구부러진 반도체 리본 또는 스트립을 포함한다. For example, the grab of the invention to increase or compressible semiconductor comprises a bent semiconductor ribbons or strips of a waveform, pleated, buckling or coiled. 본 발명은 또한 전체 반도체 구조물 또는 전자 장치, 또는 적어도 대부분의 반도체 구조물 또는 전자 장치가 파형, 주름형 또는 굽은형과 같은 곡선 형태로 마련되는 구성품 및 전자 장치를 포함한다. The invention also includes the entire semiconductor structure or electronic device, or at least most of the semiconductor structure or electronic device components, and electronic devices provided in a curved form such as a waveform, or a pleated bent type.

일부 실시형태에 있어서, 파형, 좌굴형 및/또는 잡아 늘이거나 압축가능한 형태는 본 발명의 구성품, 재료 및 장치 물성을 유익하게 기계적으로 조절할 수 있도록 하는 방식을 제공한다. In some embodiments, the waveform, as possible, buckling and / or to increase or hold compression provides a way to advantageously adjust mechanically the components, materials, and physical properties of the device of the present invention. 예컨대, 반도체의 이동도 및 그 접촉 물성은 적어도 부분적으로는 변형률에 의존한다. For example, the movement of the semiconductor and also the physical properties of the contact is at least partially dependent on the strain. 본 발명에 있어서, 변형률을 공간적으로 변화시키면 재료 및 장치 물성를 바람직한 방법으로 유용하게 조절할 수 있다. In the present invention, it is possible by changing the strain spatially adjusted useful as device materials and mulseongreul preferred method. 또 다른 예로서 도파관의 변형률을 공간적으로 변화시키면 지표 물성을 (광탄성 효과를 통하여) 공간적으로 변화시킬 수 있으며, 이는 다른 유형의 격자 결합기(grating coupler)에 유리하게 사용될 수도 있다. In another example, if a spatial variation in the deformation of the wave guide (through the photoelastic effect) the surface properties can be spatially change, which may be advantageously used in other types of grating coupler (grating coupler).

잡아 늘이거나 압축가능한 반도체 구조물 및/또는 전자 장치의 내표면(들) 사이와 유연한 기판의 외표면과의 접합은 기계적 고장 또는 전자 성능 및/또는 성능의 상당한 저하 없이 신장 및/또는 압축 변위를 수행할 수 있으며, 선택적으로는 전자 물성 및/또는 성능의 심각한 저하 또는 기계적 고장 없이 유연한 변위가 가능한 기계적으로 유용한 시스템을 제공하는 구성품, 구조물 또는 접합 기법을 사용하 여 마련될 수 있다. Grab increase or compressible semiconductor structure and / or inner surface (s) joining with the outer surface between the flexible substrate of the electronic device is a mechanical failure or the electronic performance and / or no significant reduction in performance height and / or perform the compression displacement to which, optionally, it may be provided using an electronic physical properties and / or severe degradation or component to provide a mechanical failure without flexible mechanical system useful as a possible displacement of the performance, structure, or bonding techniques. 반도체 구조물 및/또는 전자 장치와 유연한 기판 사이의 유용한 접합은 다양하게 연신, 압축 및/또는 굴곡 형태 또는 변형 상태로 있을 경우에 유익한 전기적 물성을 나타내는 기계적으로 튼튼한 구조물을 제공한다. Useful bonding between the semiconductor structure and / or an electronic device with a flexible substrate provides a strong enough mechanically showing the beneficial electrical properties if present in a variety of stretching, compression and / or bending type or deformed state. 본 발명의 관점에 따른 일 실시형태에 있어서, 반도체 구조물의 내표면의 적어도 일부분 및/또는 전자 장치와 유연한 기판의 외표면 사이의 접합은 상기 반도체 구조물 또는 전자 장치와 상기 유연한 기판의 외표면 사이의 공유 결합 및/또는 비공유 결합에 의해 형성된다. Between according to an embodiment according to aspects of the present invention, at least a portion of the inner surface of the semiconductor structure and / or bonding between the electronic device and the outer surface of the flexible substrate is the outer surface of the flexible substrate on which the above semiconductor structure or electronic device It formed by covalent and / or non-covalent bonds. 이들 구조물에 유용한 접합 기법의 구체예는 반도체 구조물 또는 전자 장치와 유연한 기판의 외표면 사이의 반데르발스 상호작용, 쌍극자-쌍극자 상호작용 및/또는 수소결합 상호작용을 이용하는 것을 포함한다. Specific examples of useful bonding techniques for these structures are van der Waals interactions, dipole between the semiconductor structure or electronic device and the outer surface of the flexible substrate includes using a dipole interactions and / or hydrogen bonding interactions. 본 발명은 또한 반도체 구조물 또는 전자 장치와 유연한 기판의 외표면 사이에 마련되는 접착 또는 라미네이팅층, 코팅 또는 박막 필름에 의해 제공되는 일 실시형태를 포함한다. The invention also includes an embodiment that is provided by an adhesive or a laminating layer, a coating or thin film that is provided between the outer surface of the flexible substrate and the semiconductor structure or electronic device. 유용한 접착층은 금속층, 고분자층, 부분적으로 중합된 고분자 전구체 층, 및 복합 재료층을 포함하나, 이에만 한정되지 않는다. Useful adhesion layer is one containing a metal layer, a polymer layer, a partially polymerized polymer precursor layer, and compound material layer is not limited thereto. 본 발명은 또한 반도체 소자 또는 전자장치와의 접합을 용이하게 하며 화학적으로 개질처리된 외표면을 갖는 유연한 기판, 예컨대 그 외표면에 배치되는 복수개의 하이드록실기를 갖는 고분자 기판과 같은 유연한 기판의 용도를 포함한다. The present invention also provides the use of a flexible substrate such as a polymeric substrate having a plurality of hydroxyl groups that is disposed in the flexible substrate, for example, the outer surface having an outer surface an easily chemically modifying treatment to the bonding of the semiconductor device or the electronic device It includes. 본 발명은 유연한 반도체 및 전자회로를 포함하며, 상기 반도체 구조물 또는 전자회로는 고분자 층과 같은 캡슐층 또는 코팅층에 의해 부분적으로 혹은 전체적으로 캡슐화 처리되어 있다. The invention includes a flexible semiconductor and electronic circuits, the semiconductor structure or electronic circuits are partially processed or whole encapsulated by the encapsulation layer or the coating layer, such as a polymer layer.

적어도 부분적으로 상기 반도체 구조물 또는 전자 장치의 물리적 차원 및 구성성분은 본 발명의 잡아 늘이거나 압축가능한 반도체 소자의 총체적인 기계적 및 전기적 성질에 영향을 미친다. Physical dimensions and composition of the semiconductor structure or electronic device, at least in part, is either a stretch of the present invention affects the overall mechanical and electrical properties of the compressible semiconductor device. 여기서 사용된 박막이란, 100 ㎛ 이하의 두께를 갖는, 바람직하게는 50 ㎛ 이하의 두께를 갖는 구조물을 의미한다. Wherein the thin film is used, has a thickness of 100 ㎛, preferably it means a structure having a thickness of not more than 50 ㎛. 박막 반도체 리본, 소형판 및 스트립 또는 박막 트랜지스터와 같은 박막 반도체 구조물 또는 전자 장치의 용도는, 일실시형태에 있어서 전기적 물성의 손상, 기계적 고장 또는 실질적인 성능의 저하 없이 잡아늘임, 압축 및/또는 굴곡이 가능한 형태를 제공하는, 파형, 코일형 또는 굽은형으로 곡면을 이루는 내표면과 같은, 곡면을 이루는 내표면의 형성을 용이하게 하는 데 중요하다. The thin film semiconductor ribbons, platelets and strips or purpose, damage to the electrical properties according to one embodiment, a mechanical failure or substantial hold neulim, compression and / or bending without degradation of performance characteristics of the thin-film semiconductor structure or electronic device, such as TFTs such as the inner surface forming the curved surface as to provide a usable form, a waveform, coiled or bent type, is important to facilitate the formation of the inner surface forms a curved surface. 박막의 인쇄가능한 반도체와 같은 박막의 반도체 구조물 및 전자 장치의 용도는 단결정 및/또는 다결정 무기 반도체와 같은 부서지기 쉬운 취성의 반도체 재료를 포함하는 잡아 늘이거나 압축가능한 반도체 및 잡아 늘이거나 압축가능한 전자 장치에 특히 유용하다. Printing needs of the semiconductor structure and an electronic device of the thin as possible semiconductor monocrystalline and / or polycrystalline or inorganic stretch containing the semiconductor material of the easy-brittle is easily broken, such as a semiconductor compressible semiconductor and hold to increase or compressible electronic apparatus of a thin film to be particularly useful. 바람직한 실시형태에 있어서, 상기 반도체 구조물 또는 전자 회로는 그 너비가 1 ㎛ 내지 1 cm의 범위에서 선택되며, 그 두께는 50 nm 내지 50 ㎛의 범위에서 선택될 수 있다. In a preferred embodiment, the semiconductor structure or electronic circuits is that the width is selected in the range of 1 ㎛ to about 1 cm, the thickness may be selected in the range of 50 nm to 50 ㎛.

상기 유연한 지지 기판의 구성성분 및 물리적 차원은 적어도 부분적으로, 본 발명의 잡아 늘이거나 압축가능한 반도체 소자 및 잡아 늘이거나 압축가능한 전자 장치의 총괄적인 기계적 물성에 또한 영향을 미칠 수 있다. The composition and the physical dimensions of the flexible support substrate may also have an effect, at least in part, the overall mechanical properties of the electronic device, or the stretch of the present compressible semiconductor device and hold to increase or compression. 바람직한 유연한 기판은 약 0.1 mm 내지 약 100 ㎛의 범위에서 선택되는 두께를 갖는 유연한 기판을 포함하며, 이에만 한정되지 않는다. The preferred flexible substrate comprises a flexible substrate having a thickness selected from the range of from about 0.1 mm to about 100 ㎛, but are not limited thereto. 바람직한 실시예에 있어서, 상기 유연한 기판은 폴리(디메틸실록산) PDMS 층을 포함하며, 약 0.1 mm 내지 약 10 ㎜의 범위에서 선택되는 두께를 갖는다. In a preferred embodiment, the flexible substrate has a poly (dimethylsiloxane) thickness which includes a PDMS layer, selected from the range of about 0.1 mm to about 10 ㎜.

본 발명은 또한 부분적으로 가공처리된 잡아 늘이거나 압축가능한 반도체 소 자 또는 부분적으로 가공처리된 잡아 늘이거나 압축가능한 반도체 회로를 포함한다. The invention also stretch or a partially processed semiconductor compressible lowercase or in part a processed out increasing and including compressible semiconductor circuit. 일 실시형태에 있어서, 예를 들면 본 발명은 그 위에 pn-다이오드 장치를 갖는 Si 리본을 포함한다. In one embodiment, for example, the present invention comprises a ribbon having a pn- Si diode device thereon. 파도 형상의 구조로 마련되는 Si 리본은 선택적으로 PDMS 기판 상에 제공된다. Si ribbon is provided with a wave-like structure is provided selectively on the PDMS substrate. 예컨대 섀도마스크를 통한 금속 증발에 의하여 이들 (절연된) 다이오드 간을 상호 연결시킴으로써 다이오드 출력을 증폭시킬 수 있다. For example, it is possible to amplify the output diode by interconnecting these (isolated) by the diode between the metal evaporation through a shadow mask. 일 실시형태에 있어서, 복수개의 개별적인 잡아 늘이거나 압축가능한 트랜지스터는 탄성체 상에 제조된다. In one embodiment, the increase or decrease to hold a plurality of individual compressible transistors are fabricated on the elastic body. 개별적인 트랜지스터를 적당한 방식 (예컨대, 섀도마스크를 통한 증발)으로 배선연결시켜 기타 유용한 회로, 예를 들면 특별한 방식으로 여러 개의 트랜지스터를 연결시켜 제조되는 회로를 만들 수 있다. By wiring the individual transistors in an appropriate manner (e.g., evaporation through a shadow mask) other useful circuit, for example, to create a circuit which is made by connecting multiple transistors in a particular way. 이들 실시예의 경우에도, 상호연결을 담당하는 금속 와이어 역시 잡아늘이거나 압축가능하기 때문에 전체적으로 잡아늘이거나 압축가능한 탄성체 상의 회로를 얻을 수 있다. Even when these embodiments, or metal wires also stretch responsible for interconnection or stretched as a whole because it can be compressed to obtain a circuit on the compressible elastomer.

본 발명의 다른 관점에 있어서, 본 발명은 (1) 내표면을 갖는 전사가능한 반도체 구조물을 마련하는 단계; In another aspect of the invention, the present invention includes the steps of providing a transferable semiconductor structure having an inner surface (1); (2) 외표면을 가지며 잡아 늘인 상태로 예비 변형된 탄성체 기판을 마련하는 단계; (2) Other than the step of providing a pre-deformed elastic member to a substrate having a surface spun out state; (3) 상기 전사가능한 반도체 구조물의 내표면의 적어도 일부분을 상기 잡아 늘인 상태로 예비 변형된 탄성체 기판의 상기 외표면과 접합시키는 단계; (3) placing the outer surface and the bonding of the pre-modified elastomer substrate to at least a portion of the inner surface of the transferable semiconductor structure in the spun hold state; 및 (4) 상기 전사가능한 반도체 구조물의 내표면이 구부러질 수 있도록 상기 탄성체 기판을 적어도 부분적으로 이완상태로 완화시킴으로써 곡면을 이루는 내표면을 갖는 상기 잡아 늘이거나 압축가능한 반도체 소자를 제조하는 단계를 포함하는 잡아 늘이거나 압축가능한 반도체 소자의 제조방법을 제공한다. And (4) a step of producing a compressible semiconductor devices the catch increasing and having an inner surface forming a curved surface by mitigating the elastomer substrate in the relaxed state, at least in part to be the inner surface of the transferable semiconductor structure to bend hold is increasing and provide a method of manufacturing a compressible semiconductor device. 본 관점의 일 실시형태에 있어서, 상기 예비변형된 탄성체 기판은 제1축을 따라 잡아 늘이거나 선택적으로는 상기 제1축에 수직인 제2축을 따라 잡아늘일 수 있다. In one embodiment of this aspect, the pre-deformation of the elastic body or the substrate is stretched along a first axis may optionally be stretched out along a second axis perpendicular to the first axis. 바람직한 실시형태에 있어서, 상기 예비 변형된 탄성체 기판에 마련되는 전사가능한 반도체 소자는 인쇄가능한 반도체 소자이다. In a preferred embodiment, the transferable semiconductor elements provided in the pre-modified elastomer substrate is a semiconductor device printable.

본 발명의 다른 관점에 있어서, 본 발명은 (1) 내표면을 갖는 전사가능한 전자 회로를 마련하는 단계; In another aspect of the invention, the present invention includes the steps of providing a transferable electronic circuit having an inner surface (1); (2) 외표면을 가지며 잡아 늘인 상태로 예비 변형된 탄성체 기판을 마련하는 단계; (2) Other than the step of providing a pre-deformed elastic member to a substrate having a surface spun out state; (3) 상기 전사가능한 전자 회로의 내표면의 적어도 일부분을 상기 잡아 늘인 상태로 예비 변형된 탄성체 기판의 상기 외표면과 접합시키는 단계; (3) placing the outer surface and the bonding of the pre-modified elastomer substrate to at least a portion of the inner surface of the transfer electronic circuit with the hold-spun state; 및 (4) 상기 전사가능한 전자 회로의 내표면이 구부러질 수 있도록 상기 탄성체 기판을 적어도 부분적으로 이완상태로 완화시킴으로써, 상기 잡아 늘이거나 압축가능한 전자 회로를 제조하는 단계를 포함하는 잡아 늘이거나 압축가능한 전자 회로를 제조하는 방법을 제공한다. And (4), or stretch, comprising the step of producing the transfer, by mitigating the elastic substrate so that the inner surface of the electronic circuit can be bent in the relaxed state, at least in part, the catch increase or compressible electronic circuit compressible It provides a method for producing an electronic circuit. 바람직한 실시형태에 있어서, 상기 예비 변형된 탄성체 기판에 마련되는 상기 전사가능한 전자 회로는 건식 전사 접촉 인쇄와 같은 인쇄 기법을 통해 전사가능한 전자 회로와 같은 인쇄가능한 전자 회로일 수 있다. In a preferred embodiment, the transferable electronic circuit provided in the pre-modified elastomer substrate may be printed electronic circuits, such as electronic transfer circuit through a printing technique such as a dry transfer contact printing. 일 실시형태에 있어서, 상기 전자 회로는 전사가능하거나 선택적으로 인쇄가능한 반도체 소자; In one embodiment, a semiconductor device wherein the electronic circuitry is available, or can be transferred selectively to the print; 유전체 소자; Dielectric elements; 전극; electrode; 초전도성 소자를 포함하는 전도성 소자; A conductive element comprising a superconducting element; 및 도핑된 반도체 소자와 같은 하나 이상의 반도체 소자를 포함하나, 이들에만 한정되지 않는 복수개의 집적 장치 부품을 포함한다. And one comprising at least one semiconductor device, such as a doped semiconductor element includes a plurality of integrated device components are not limited to these.

선택적으로, 본 발명의 일 관점에 따른 방법은 반도체 소자 또는 전자회로의 곡면을 이루는 내표면 및/또는 구부러진 구조물을 적어도 부분적으로 유지하는 방식으로 상기 잡아 늘이거나 압축가능한 반도체 또는 잡아 늘이거나 압축가능한 전 자회로를 상기 탄성체 지지 기판으로부터 수용부 기판으로 전사하는 단계를 더욱 포함할 수 있다. Alternatively, the method according to one aspect of the present invention is a semiconductor device or is said hold, increase the internal surface and / or curved structure constituting the surface of the electronic circuit at least in the way that part remains compressible semiconductor or catch increasing and compressible I Here the step of transferring the circuit board receiving portion from the elastic support substrate can be further included. 상기 반도체 구조물 또는 전자 회로는 고분자 수용부 기판, 또는 종이, 금속 또는 반도체를 포함하는 수용부 기판과 같이 유연한 수용부 기판에 전사된다. The semiconductor structure or electronic circuit is transferred to a flexible substrate containing part, as the substrate receiving portion comprising a polymer substrate containing part, or paper, metal or semiconductor. 본 실시예에 있어서, 상기 전사되는 잡아 늘이거나 압축가능한 반도체 또는 잡아 늘이거나 압축가능한 전자 장치는 접착층(예컨대, 폴리이미드 아교접착제 층)과 같은 접착층 및/또는 라미네이트층, 박막 필름 및/또는 코팅층을 사용하나, 이에만 한정되지 않는 다양한 수단을 이용하여 유연한 고분자 수용부 기판과 같은 수용부 기판에 접합될 수 있다. In this embodiment, the catch increase or compressible semiconductor or catch increasing and compressible electronic device to which the transfer is an adhesive layer and / or laminated layer, a thin film and / or coating layer such as the adhesive layer (e.g., polyimide glue adhesive layer) using one, whereby only may be using a variety of means including but not limited bonded to the receiver substrate such as a flexible polymer substrate containing part. 선택적으로, 상기 전사되는 잡아 늘이거나 압축가능한 반도체 또는 잡아 늘이거나 압축가능한 전자 장치는 상기 전사되는 잡아늘이거나 압축가능한 반도체 또는 잡아 늘이거나 압축가능한 전자 장치와 상기 수용부 기판 간의 수소결합, 공유결합, 쌍극자-쌍극자 상호작용 및 반데르발스 상호작용을 이용하여 유연한 고분자 수용부 기판과 같은 상기 수용부 기판에 접합될 수 있다. Alternatively, the catch increase or compressible semiconductor or catch increasing and compressible electronic device to which the transfer is hydrogen bonding between the receiving portion substrate and out to increase or compressible semiconductor or catch increasing and compressed electronic device to which the transfer, a covalent bond, dipole-dipole interactions may be joined to the van der Waals and the holding part substrates, such as flexible polymeric substrate containing part by the interaction.

일 실시형태에 있어서, 탄성체 기판에 의해 지지되는 파형, 좌굴형, 주름형 또는 코일형태의 구부려진 반도체 구조물 및/또는 전자 회로를 제조한 후, 이들 구조물을 적절한 접착층 또는 코팅공정을 이용하여 또다른 기판 상에 전사한다. In one embodiment, the waveform which is supported by the elastomer substrate, buckling, pleated or coil in the form of curved semiconductor structure and / or after manufacturing the electronic circuit, these structures by using a suitable adhesive or coating processes other It is transferred onto the substrate. 일실시형태에 있어서, 예를 들면 파형 광기전력(photovoltaic) 장치는 탄성체 기판상에 제조된 다음, 예컨대 아교접착층으로서 폴리이미드를 사용하여 금속 포일 상에 전사된다. In one embodiment, for example, a waveform photovoltaic (photovoltaic) devices is transferred to the next, for example, the metal foil using the polyimide as a glue adhesive layer fabricated on the substrate elastomer. 전기적 연결은 상기 광기전력 장치와 그 하부 금속 포일(이는 예컨대 패터닝, 금속표면을 관통홀 구조(through-hole)로 만들기 위한 에칭, 금속 증착 등에 의해 하나의 콜렉터 전극으로 작용할 수 있다) 사이에서 이루어진다. Electrical connection is made between the photovoltaic device and that the lower metal foil (which is for example patterned, may serve the metal surface by the etching, a collector electrode by a vapor-deposited metal to make a through-hole structure (through-hole)). 본 구성 에 있어서, 상기 파형의 광기전력 장치 표면은 광포획 (또는 광반사 감소) 성능을 향상시키는 데 이용될 수 있다. In the present configuration, the photovoltaic device of the corrugated surface may be used to improve the light trapping (or decreasing the light reflection) performance. 더 좋은 반사방지 결과를 얻기 위해서는 상기 파형 표면을 더욱 표면처리할 수 있으며, 예컨대 표면 거칠기를 파형 반도체의 파장보다 훨씬 작게 만드는 것이다. In order to obtain better anti-reflection results can process further the surface of the corrugated surface, for example to make a much smaller surface roughness than the semiconductor wave wavelength. 즉, 상기 부분적으로 또는 전체적으로 가공처리된 파형/구부러진 반도체/회로를 다른 기판(PDMS에 한정되지 않음) 상으로 전사시킬 수 있으며, 필요하다면 후속 처리공정을 추가적으로 수행하여 성능을 더욱 향상시켜 사용할 수 있다. That is, in part, or may entirely be transferred for processing the waveform / bent semiconductor / circuit onto a (not limited to PDMS) another substrate, if necessary, can be used to additionally perform further improve the performance of subsequent processing steps .

선택적으로, 본 발명의 방법은 상기 잡아 늘이거나 압축가능한 반도체 또는 그 전자장치를 캡슐화하거나, 케이싱화하거나 또는 라미네이팅시키는 단계를 더욱 포함할 수 있다. Alternatively, the method may further comprise the step of the catch extend or encapsulate the compressible semiconductor or electronic device or a casing or screen or laminating. 본 명세서에 있어서, 캡슐화는 탈리된 좌굴 구조물의 경우에 상기 캡슐처리된 재료가 좌굴 구조물의 모든 측면을 충분히 실장시킬 수 있도록 융기된 좌굴 영역 아래에 마련되는 기하구조 및 형태를 포함한다. In this specification, the encapsulation comprises a geometry and shape which is provided below the raised so that in the case of the desorbed buckling structure of the capsule is the treated material can be sufficiently mounted to all sides of the buckling structure buckling region. 또한, 캡슐화는 구부러진 반도체 구조물 또는 전자 회로의 융기 및 비융기된 특징부 상부에 고분자층과 같은 캡슐층을 마련하는 단계를 포함한다. In addition, encapsulation is a ridge and the non-ridge portion characterized in the upper portion of the bent semiconductor structure or electronic circuit comprising: providing a capsule layer, such as a polymer layer. 일 실시형태에 있어서, PDMS 프리폴리머와 같은 프리폴리머를 주조하고 상기 잡아늘이거나 압축가능한 반도체 또는 그 전자장치에서 경화시킨다. In one embodiment, the casting or the prepolymer and the catch always such as PDMS prepolymer is cured in the compressible semiconductor or electronic devices. 캡슐화하는 단계 또는 케이싱하는 단계는 일부 응용품에 유용하게 적용될 수 있으며, 이는 본 발명의 잡아늘이거나 압축가능한 반도체 또는 전자 장치의 기계적 안정성 및 견고성을 향상시킬 수 있다. The method comprising steps casing or encapsulating may be applied to make use for some response supplies, which can improve the mechanical stability and robustness of the semiconductor or electronic device compressible or stretch of the present invention. 본 발명은 신장, 압축, 굽힘 및/또는 굴곡 형상 시에 우수한 기계적 및 전기적 성능을 나타내는 캡슐화, 케이싱화 및/또는 라미네이트화된 잡아늘이거나 압축가능한 반도체 또는 전 자 장치를 포함한다. The present invention includes height, compression, bending and / or winding encapsulation which exhibits excellent mechanical and electrical performance at the time of shape, casing shoes and / or laminated to increase or hold the compressible semiconductor or electronic devices.

선택적으로, 본 발명의 방법은 반도체 소자, 장치 부품 및/또는 기능성 장치를 도너 기판, 예컨대 고분자 기판(예: 2D 초박막 고분자 기판) 또는 무기 기판(예: SiO 2 ) 상에 조립하는 단계를 포함한다. Alternatively, the method of the present invention is a semiconductor element, device component, and / or functional devices donor substrate, for example a polymer substrate and a step of assembling the image:: (SiO 2 for example) (for example, 2D ultra thin polymer substrate) or an inorganic substrate . 본 실시예에 있어서, 그 다음으로는 상기 도너 기판상에 조립된 상기구조물을 예비변형된 탄성체 기판에 전사하여 잡아늘이거나 압축가능한 재료, 장치 또는 장치 부품을 형성한다. In the present embodiment, followed by forming a pre-strained or stretched by transferring the substrate to the elastic compressible material, device or device component to said structure assembled on the donor substrate. 일 실시형태에 있어서, 트랜지스터, 트랜지스터 어레이 또는 트랜지스터가 구비된 전자 장치를 예컨대 인쇄가능한 반도체 소자를 이용한 인쇄 기법을 통하여 도너 기판 상에 먼저 조립한다. In one embodiment, a transistor, or a transistor array is first assembled on a donor substrate to an electronic device equipped with a transistor through a printing technique using, for example printable semiconductor element. 그 다음, 상기 전체 장치 및/또는 장치 어레이를, 예컨대 접촉 인쇄 기술을 이용하여, 상기 예비변형된 탄성체 기판에 전사시킴으로써 잡아 늘이거나 압축가능한 파형 및/또는 좌굴구조의 시스템을 형성한다. Then, using the entire apparatus and / or device arrays, for example, contact printing technique, thereby to hold the transfer to the pre-deformation of the elastic body and the substrate to increase or to form a compressible waveform and / or buckling of the system. 본 접근법은 상기 잡아 늘이거나 압축가능한 탄성 지지체에 전사시키기 전, 박막, (폴리이미드 또는 벤조사이클로부텐 또는 PET 등과 같은) 비탄성 재료 상에 장치를 상호연결하고 전체 규모의 회로를 제조하는 데 유익하다. This approach has the catch increase or interconnect device (such as a polyimide or benzocyclobutene, or PET) to transfer a compressible resilient support before, the thin film, on the non-elastic material and it is advantageous to manufacture the circuit in the full scale. 이런 형태의 시스템은 트랜지스터/고분자 필름/탄성체 기판의 결합 시스템에 있어서 비주기성 2D 파형 또는 좌굴형상의 구조물을 얻을 수 있다. This type of system it is possible to obtain a non-periodic waveforms or 2D of the buckling-shaped structure in the bond system of the transistor / polymer film / substrate elastomer.

본 발명에 있어서 탄성체 기판을 예비변형시키는 방법은, 상기 탄성체 기판을 상기 반도체 구조물 및/또는 전자 장치와 예컨대 기계적 장치를 사용하여 접촉 및 접합시키는 중에 및/또는 그 전에 굽힘, 롤링, 굴곡 및 확장시키는 단계를 포함 한다. A method of pre-deformation the elastomer substrate according to the present invention to the elastomer substrate using the semiconductor structure and / or electronic device and, for example, mechanical devices, contact and bond during and / or prior bending, rolling, and to bending and extension of and a step. 특히, 한 방향 이상으로 상기 탄성체 기판을 예비변형시키는 유용한 수단은 상기 탄성체 기판을 상기 반도체 구조물 및/또는 전자 장치와 접촉 및 접합시키는 중에 및/또는 그 전에 상기 탄성체 기판의 온도를 상승시킴으로써 상기 탄성체 기판을 열적으로 팽창시키는 단계를 포함한다. The elastic substrate in particular, by one way or more useful means for pre-deformation of the elastic substrate may raise the temperature of the elastic substrate during and / or prior to the elastomer substrate contacting and joined with the semiconductor structure and / or the electronic device a comprises the step of thermally expands. 본 실시예에 있어서, 상기 탄성체 기판을 이완시키는 단계는 상기 탄성체 기판을 상기 전사가능하고 선택적으로는 인쇄가능한 반도체 소자 또는 전자 장치와 접촉 및/또는 접합시킨 후에 상기 탄성체 기판의 온도를 낮춤으로써 달성될 수 있다. In this embodiment, the step to relax the elastic substrate is achieved by lowering the temperature of the elastic substrate after the elastomer substrate, the transfer is possible and, optionally, is in contact with the printable semiconductor elements or electronic devices and / or bonding can. 일부 방법에 있어서, 상기 탄성체 기판에 약 1% 내지 약 30%의 변형률을 가함으로써 상기 탄성체 기판을 예비변형시킬 수 있다. In some methods, it is possible to pre-deformation of the elastic substrate by the application of from about 1% to about 30% strain in the elastic substrate.

본 명세서에 있어서, "탄성체 기판"이란 표현은 실질적으로 영구적인 변형없이 잡아늘이거나 압축시키는 등 변형이 가능하며 그 원래 형태로 복구될 수 있는 기판을 의미한다. In the present specification, the expression "elastic solid substrate" can be modified such that substantially increase or hold compressed without permanent deformation, and means a substrate which can be recovered to its original form. 탄성체 기판은 일반적으로 상당한 탄성 변형을 수행한다. Elastomer substrate is generally carried out a significant elastic deformation. 본 발명에 있어서 유용한 탄성체 기판의 구체예는 탄성중합체 및 복합 물질 혹은 혼합 탄성중합체, 및 탄성을 나타내는 고분자 및 공중합체를 포함하나, 이들에만 한정되지 않는다. Specific examples of useful elastomer substrate according to the present invention is one comprising an elastic polymer and the polymer and copolymer, representing a compound material or mixed elastomer, and elasticity, but are not limited thereto. 일부 방법에 있어서, 상기 탄성체 기판을 하나 이상의 기본 축을 따라 확장시킴으로써 제공되는 메카니즘에 의해 예비변형된다. In some methods, the pre-deformation by a mechanism that is provided by expansion of the elastic substrate in accordance with one or more base axis. 예를 들면, 제1축을 따라 상기 탄성체 기판을 확장시킴으로써 예비변형시킬 수 있다. For example, the first may be pre-deformation as it expands the elastic substrate along the axis. 그러나, 본 발명은 복수개의 축, 예컨대 제1축 및 이와 직교하여 배치되는 제2축을 따라 상기 탄성체 기판을 확장시킴으로써 잡아늘이는 방법을 포함한다. However, the present invention comprises a plurality of axes, for example, the method extends out by this first axis and perpendicular to expand the elastic substrate in accordance with the second axis is disposed. 본 발명에 있어서, 상기 탄성체 기판을 확장시켜서 제공되는 메카니즘에 의해 탄성체 기판을 예비변형시키는 유용한 수단은 굽힘, 롤링, 굴곡화, 평탄화, 확장 또는 기타 다른 방법에 의해 상기 탄성체 기판을 변형시키는 방법을 포함한다. In the present invention, a useful means for pre-deforming the elastic solid substrate by a mechanism that is provided by expansion of the elastic substrate comprises a method of modifying the elastomer substrate by bending, rolling, bending Chemistry, flattened, expanded or otherwise do. 본 발명은 또한 상기 탄성체 기판의 온도를 상승시켜 예비변형시킴으로써 상기 탄성체 기판의 열적 팽창을 제공하는 수단을 포함한다. The invention also includes a method to increase the temperature of the elastic substrate to provide thermal expansion of the elastic substrate by pre-deformation.

또한, 본 발명의 방법으로 반도체 재료와는 다른 재료로부터 잡아늘이거나 압축가능한 소자, 장치 및 장치 부품을 제조할 수 있다. In addition, the method and the semiconductor material of the present invention can be produced by compressible elements, devices and device components or stretch from other materials. 본 발명은 절연체, 초전도체, 및 반금속과 같은 비반도체 구조물을 예비변형된 탄성체 기판에 전사시키고 접합시키는 방법을 포함한다. The invention includes a method of transferring and bonding the insulator and the superconductor, and a semi-metal pre-deformation of the elastic body to a non-semiconductor substrate such as a structure. 상기 탄성체 기판을 적어도 부분적으로 이완시키면 곡면을 이루는 내표면을 갖는 잡아늘이거나 압축가능한 비반도체 구조물, 예컨대 파형 및/또는 좌굴형의 외곽선 프로파일을 갖는 비반도체 구조물을 형성할 수 있다. If the elastic substrate to relax at least in part or stretch having an inner surface forming a curved surface may form a non-semiconductor structure having a compressible non-semiconductor structures, such as wave and / or the contour profile of the buckling. 본 발명은 내표면 또는 선택적으로는 외표면이 코일 형상, 주름 형상, 좌굴 형상 및/또는 파도 형상 구조의 구부러진 구조물을 갖는 잡아늘이거나 압축가능한 비반도체 구조물을 포함한다. The present invention the inner surface, or optionally, the surface comprises a coil-shaped, pleated-shaped, the buckling shape and / or wave-like structure compressible or non-semiconductor structure having a curved stretch of the outer structure.

본 발명의 잡아 늘이거나 압축가능한 반도체, 전자 장치 및/또는 장치 부품에 유용한 유연한 기판은 고분자 기판 및/또는 플라스틱 기판을 포함하나, 이에 한정되지 않는다. One useful to increase or hold the flexible substrate compressible semiconductor electronic device and / or device components of the present invention comprises a polymer substrate and / or plastic substrate, and the like. 잡아늘이거나 압축가능한 반도체는 곡면을 이루는 반도체의 내표면을 생성하기 위해 제조 시 예비변형 상태의 탄성체 기판에 의해 지지되는 인쇄가능한 반도체 소자와 같이, 하나 이상의 전사가능거나 선택적으로는 인쇄가능한 반도체 구조물을 포함하는 구성품을 포함한다. Grab increase or compressible semiconductors, such as a printable semiconductor element is supported by the elastic substrate of the pre-deformed state during manufacture to produce an internal surface of the semiconductor forming the surface, it can be one or more transfer or an optionally printable semiconductor structure including the components included. 선택적으로, 잡아늘이거나 압축가능한 반도체는 곡면을 이루는 반도체의 내표면을 생성하기 위해 제조 시 예비변형 상 태의 탄성체 기판과는 다른 유연한 기판에 의해 지지되는 인쇄가능한 반도체 소자와 같이, 하나 이상의 전사가능한 반도체 구조물을 포함하는 구성품을 포함한다. Alternatively, the catch increase or compressible semiconductors, such as pre-deformation phase womb printable semiconductor element is supported by the other flexible substrate and the elastomer substrate during manufacturing to create the inner surface of the semiconductor forming the surface, the at least one transferable semiconductor It includes a component that contains structures. 예컨대, 본 발명은 곡면을 이루는 내표면을 갖는 반도체 구조물이 탄성체 기판으로부터 다른 유연한 기판으로 전사되는 잡아늘이거나 압축가능한 반도체를 포함한다. For example, the present invention includes increasing and compressible semiconductor hold a semiconductor structure having an inner surface forming a curved surface to be transferred to a different substrate from a flexible elastomer substrate.

이하, 도면을 참조하여 본 발명을 보다 상세하게 설명한다. With reference to the drawings will be described the present invention in more detail. 숫자는 소자를 지칭하며 하나 이상의 도면에서 나타나는 숫자는 동일한 소자를 나타낸다. The number refers to a device, which number may appear in more than one figure will represent the same element. 또한, 본 명세서에서 사용되는 용어의 정의는 다음과 같다. In addition, definitions of terms used herein are as follows.

"인쇄가능한(printable)"이란 기판상으로 또는 기판 내부로 전사, 조립, 일체화, 패터닝, 조직화 및/또는 집적될 수 있는 재료, 구조물, 장치 부품 및/또는 집적 기능성 장치를 가리킨다. Refers to a "printable (printable)" is in or within the substrate as the substrate transfer, assembly, integration, patterning, organizing and / or which may be integrated materials, structures, device components and / or integrated functional devices. 본 발명의 일실시형태에 있어서, 인쇄가능한 재료, 소자, 장치 부품 및 장치는 용액 인쇄 또는 건식 전사 접촉 인쇄를 통해 기판상으로 또는 기판 내부로 전사, 조립, 패터닝, 조직화 및/또는 집적화될 수 있다. In one embodiment of the present invention, the printable materials, elements, devices, components and devices may be transferred, assembly, patterning, organizing and / or integrated into or within the substrate onto the substrate via solution printing or dry transfer contact printing .

본 발명의 "인쇄가능한 반도체 소자(printable semiconductor elements)"는 예컨대 건식 전사 접촉 인쇄 또는 용액 인쇄를 사용함으로써 기판 표면 상으로 조립, 일체화 및/또는 집적화될 수 있는 반도체 구조물을 포함한다. The "printable semiconductor elements (printable semiconductor elements)" of the invention include, for example, semiconductor structures that can be assembled, integral and / or integrated onto the substrate surface by using a dry transfer contact printing or solution printing. 일실시형태에 있어서, 본 발명의 인쇄가능한 반도체 소자는 일체형의 단결정, 다결정 또는 마이크로결정 구조의 유기 반도체 구조물이다. In one embodiment, printable semiconductor elements of the present invention is an organic semiconductor structure of a one-piece single-crystal, polycrystalline or microcrystalline structure. 본 명세서에서, 일체형의 구조물은 기계적으로 연결되는 특징부를 갖는 모놀리식(monolithic) 소자이다. In this specification, a one-piece structure is monolithic (monolithic) devices having a feature that is mechanically connected. 본 발명의 반 도체 소자는 도핑되거나 도핑되지 않은 것일 수 있고, 도펀트가 선택적으로 공간 분배되는 것일 수 있으며, P형 및 N형 도펀트를 포함하는 복수개의 서로 다른 도펀트 재료로 도핑될 수 있는 것이다. Semiconductor device of the present invention may be undoped or doped, but that dopant may be one which is selectively distributed in space, it can be doped with a plurality of different dopant materials, including P-type and N-type dopant. 본 발명은 약 1 ㎛ 이상 크기의 횡단면을 적어도 하나 이상 갖는 마이크로구조 및 1 ㎛ 이하 크기의 횡단면을 적어도 하나 이상 갖는 나노구조의 인쇄가능한 반도체 소자를 포함한다. The invention includes the printable semiconductor elements of the nanostructure has a cross-section of at least about 1 ㎛ size than at least one cross section of the microstructure and less than 1 ㎛ size having at least one or more. 많은 응용품에 유용한 인쇄가능한 반도체 소자는 종래의 고온 처리 기술을 사용하여 제조되는 고순도 결정의 반도체 웨이퍼와 같은 고순도의 벌크 재료를 "하향식(top down)" 처리공정함으로써 유도되는 소자를 포함한다. Printable semiconductor elements useful for many Yes supplies comprises an element that is induced by the high purity of the bulk material processing "top-down (top down)" process, such as a semiconductor wafer of the high purity crystals to be produced using a conventional high temperature processing techniques. 일실시형태에 있어서, 본 발명의 인쇄가능한 반도체 소자는 전도층, 유전층, 전극, 추가적인 반도체 구조물 또는 이들의 조합물과 같은 장치 부품 또는 구조물을 적어도 하나 이상 추가적으로 반도체에 작동가능하게 연결시킨 복합 구조물을 포함한다. In one embodiment, printable semiconductor elements of the present invention, the conductive layer, dielectric layer, the electrode, the additional semiconductor structure or in which the composite structure connected to at least one device component, or structure, such as a combination thereof further operably semiconductor It includes. 일 실시형태에 있어서, 본 발명의 인쇄가능한 반도체 소자는 잡아늘이거나 압축가능한 반도체 소자 및/또는 이종의 반도체 소자를 포함한다. In one embodiment, printable semiconductor elements of the present invention to increase or hold a semiconductor device comprising a semiconductor element of the compressible and / or heterogeneous.

"횡단면 치수(cross sectional dimension)"란 장치, 장치 부품 또는 재료의 횡단면의 치수를 의미한다. Means the "cross-sectional dimension (cross sectional dimension)" is the device, the components of the material or dimensions of the cross section. 횡단면 치수는 너비, 두께, 반경, 및 직경을 포함한다. Cross-sectional dimensions include width, thickness, radius, and diameter. 예를 들면, 리본 모양을 갖는 반도체 소자는 길이 및 두 개의 횡단면 치수, 즉 두께 및 너비에 의해 특징지어진다. For example, a semiconductor device having a ribbon shape is characterized by a length and two cross-sectional dimensions, i.e., thickness and width. 실린더 형태의 인쇄가능한 반도체 소자는 예컨대, 길이 및 횡단면 치수인 직경(또는 반경)에 의해 특징지어진다. Printable semiconductor elements of the cylinder type, for example, is characterized by the diameter (or radius) length and cross-section dimensions.

"기판에 의해 지지되는(supported by a substrate)"이란 기판 표면 상에 적어도 부분적으로 마련되는 구조물을 가리키거나, 상기 구조물 및 상기 기판 표면 간에 배치되는 하나 이상의 중간 구조물 상에 적어도 부분적으로 마련되는 구조물을 가리킨다. Key on is the substrate surface "(supported by a substrate) that is supported by a substrate" point to a structure that is at least partially provided with, or the structure, and the structure that is at least partially provided with on at least one intermediate structure disposed between the substrate surface It refers to. "기판에 의해 지지되는"이란 용어는 또한 기판에 부분적으로 또는 전체적으로 장착되는 구조물을 가리킨다. The term "supported by a substrate" also refers to partially or overall structure to be mounted to the substrate.

"용액 인쇄(solution printing)"는 인쇄가능한 반도체 소자와 같은 하나 이상의 구조물을 캐리어 매질 속으로 분산시키고, 기판 표면의 선택된 영역으로 조화된 방식으로 운반시키는 공정을 가리킨다. "Printing solution (solution printing)" is followed by dispersion of one or more structures, such as printable semiconductor elements into the carrier medium, it refers to the step of carrying in a manner harmonized with the selected area of ​​the substrate surface. 용액 인쇄 방법의 일 실시예에 있어서, 기판 표면의 선택된 영역으로 구조물을 운반시키는 단계는 패터닝되는 기판 표면의 형태학적 특정 및/또는 그 물리적 특성과는 독립적인 방식으로 이루어진다. In one embodiment of the solution, a printing method, comprising the steps of: transporting the structure to the selected areas of the substrate surface is made up of independent way and a certain morphological and / or physical properties of the substrate surface to be patterned. 본 발명에 있어서 유용한 용액 인쇄 방법은 잉크젯 프린팅, 열전사 프린팅 및 모세관 작용 프린팅을 포함하나, 이들에만 한정되지 않는다. Useful solution printing method according to the present invention is not limited to including, inkjet printing, thermal transfer printing, and capillary action printing, to these.

"실질적으로 세로로 배향된(substantially longitudinally oriented)"이란 인쇄가능한 반도체 소자와 같은 소자군의 세로축이 선택된 정렬 축에 실질적으로 평행하게 배향처리된 것을 가리킨다. The vertical axis of the element group, such as a printable semiconductor element "substantially oriented vertically (substantially longitudinally oriented)" is refers to a substantially parallel alignment treatment to a selected alignment axis. 본 명세서서에서, 선택된 축에 실질적으로 평행하다란 절대 평행 배향구조에 대해 10도 이내로, 보다 바람직하게는 절대 평행 배향구조에 대해 5도 이내로 배향처리된 것을 가리킨다. Herein standing, less than 10 degrees relative to the substantially parallel it is never parallel alignment structure to the selected axis, and indicates that the more preferably never parallel to the alignment treatment for the alignment structure within the Fig.

"잡아 늘이거나 압축가능한(stretchable)"이란 파손 없이 변형될 수 있는 재료, 구조물, 장치 또는 장치 부품의 능력을 가리킨다. Refers to a "hold to increase or compressible (stretchable)" is material that can be deformed without breaking, structures, devices, or the ability of the apparatus part. 바람직한 실시예에 있어서, 잡아 늘이거나 압축가능한 재료, 구조물, 장치 또는 장치 부품이 약 0.5% 이상의 변형률에서도 파손 없이 견딜 수 있고, 바람직하게 일부 응용품에서는 약 1% 이상의 변형률에서도 파손 없이 견딜 수 있으며, 더욱 바람직하게 일부 응용품에서는 약 3% 이상의 변형률에서도 파손 없이 견딜 수 있는 것을 가리킨다. In a preferred embodiment, the catch may extend or be able to withstand without compressible material, structure, device or device component is broken in the strain of at least about 0.5%, preferably some response article can withstand without even the strain of at least about 1% damage, in response, some more preferably refers to goods that can withstand the strain of at least about 3% with no damage.

"유연한(flexible)" 및 "구부릴 수 있는(bendable)"은 본 명세서에서는 동일한 의미로 사용되는 것으로, 재료, 구조물, 장치 또는 장치 부품의 고장 지점을 특징지우는 변형률과 같은 심각한 변형률을 야기하는 변형을 경험하지 않고 곡면 형태로 변형될 수 있는 재료, 구조물, 장치 또는 장치 부품의 능력을 가리킨다. "Flexibility (flexible)" and "(bendable) that can bend" is a variant that result in a significant strain, such as the to be in used interchangeably herein, the material, structure, device or strain characterizing the failure point of the components of without experiencing material that can be deformed into a curved surface shape, it refers to the ability of a structure, device or device component. 바람직한 실시예에 있어서, 유연한 재료, 구조물, 장치 또는 장치 부품은 약 5% 이상의 변형률, 바람직하게 일부 응용품에 있어서는 약 1% 이상의 변형률, 및 더욱 바람직하게 일부 응용품에 있어서는 약 0.5% 이상의 변형률을 인가하지 않고도 곡면 형태로 변형시킬 수 있다. In a preferred embodiment, the flexible material, structure, device or device component is a strain of at least about 5%, preferably some response in the goods strain of at least about 1%, and even more preferably at least about 0.5% strain in some response supplies without applied it can be modified into a curved surface shape.

"좌굴(buckle)"이란 박막의 소자, 구조물 및/또는 장치가 이들 평면에서 벗어나는 방향으로 구부림으로써 그 압축 변형에 응답하여 일어나는 물리적 변형을 가리킨다. The "buckling (buckle)" is a thin film of a device, structure and / or device refers to a physical deformation take place in response to the compressive strain by bending in a direction out of the plane thereof. 본 발명은 하나 이상의 좌굴구조를 포함하는 외곽선 프로파일을 갖는 하나 이상의 표면을 구비한 잡아 늘이거나 압축가능한 반도체, 장치 및 부품을 포함한다. The invention includes a compressible to increase or hold the semiconductor, and components having at least one surface having a contour profile comprising at least one buckling structure.

"반도체"란 매우 낮은 온도에서는 절연체이나 약 300 K의 온도에서는 상당한 전기적 전도성를 갖는 어떤 재료를 가리킨다. In the "semiconductor" it is a very low temperature of about 300 K and the temperature of the insulation refers to any material that has significant electrical jeondoseongreul. 본 명세서에서 반도체라는 용어는 마이크로 전자제품 및 전자 장치의 분야에서 사용되는 용어와 일치한다. The term semiconductor herein is consistent with the terminology used in the field of micro-electronics and electronics. 본 발명에 유용한 반도체는 실리콘, 게르마늄 및 다이아몬드와 같은 소자 반도체, 및 SiC 및 SiGe와 같은 Ⅳ족 화합물 반도체, AlSb, AlAs, Aln, AlP, BN, GaSb, GaAs, GaN, GaP, InSb, InAs, InN 및 InP와 같은 Ⅲ-Ⅴ족 화합물 반도체, Al x Ga 1 - x As와 같은 Ⅲ-Ⅴ족 3원 반도체 합금, CsSe, CdS, CdTe, ZnO, ZnSe, ZnS 및 ZnTe와 같은 Ⅱ-Ⅵ족 반도체, CuCl와 같은 Ⅰ-Ⅶ족 반도체, Pbs, PbTe 및 SnS와 같은 Ⅳ-Ⅵ족 반도체, PbI 2 , MoS 2 및 GaSe와 같은 층 반도체, CuO 및 Cu 2 O와 같은 산화 반도체와 같은 화합물 반도체를 포함할 수 있다. Useful semiconductor in the present invention Ⅳ compound such as element semiconductors, and SiC and SiGe, such as silicon, germanium, and diamond semiconductor, AlSb, AlAs, Aln, AlP, BN, GaSb, GaAs, GaN, GaP, InSb, InAs, InN and ⅲ-ⅴ compound such as InP semiconductor, Al x Ga 1 - x as ⅱ-ⅵ such as ⅲ-ⅴ Group 3 won semiconductor alloy, CsSe, CdS, CdTe, ZnO, ZnSe, ZnS and ZnTe, and semiconductors, ⅰ-ⅶ such as CuCl semiconductors, ⅳ-ⅵ such as Pbs, PbTe and SnS semiconductors, PbI 2, MoS 2, and comprise a layer semiconductors, compound semiconductors such as oxide semiconductors, such as CuO and Cu 2 O as GaSe can. 반도체란 용어는 진성 반도체 및 불순물 반도체를 포함한다. The term semiconductor is an intrinsic semiconductor and includes semiconductor impurities. 불순물 반도체는 하나 이상의 재료를 선택하여 도핑시킨 것이며, 주어진 제품이나 장치에 유익한 전기적 물성을 제공하기 위해 p형 도핑 재료 및 n형 도핑 재료를 갖는 반도체를 포함한다. Impurity semiconductor comprises a semiconductor having a doping which will select one or more materials, p-type doping material in order to provide beneficial electrical properties for a given product or device and the n-type doped material. 반도체란 용어는 반도체 및/또는 도펀트의 온합물을 포함하는 복합 재료를 포함한다. The term semiconductor includes a composite material containing one of the compound semiconductor and / or dopants. 본 발명에 따라 일부 제품에 유용한 반도체 재료는 특히 Si, Ge, SiC, AlP, AlAs, AlSb, GaN, GaP, GaAs, GaSb, InP, InAs, GaSb, InP, InAs, InSb, ZnO, ZnSe, ZnTe, CdS, CdSe, ZnSe, ZnTe, CdS, CdSe, CdTe, HgS, PbS, PbSe, PbTe, AlGaAs, AlInAs, AlInP, GaAsP, GaInAs, GaInP, AlGaAsSb, AlGaInP, GaInAsP, 탄소 나노튜브, 그래핀(graphene) 및 GaN을 포함하며, 이에만 한정되지 않는다. According to the present invention a useful semiconductor material on some of the products, particularly Si, Ge, SiC, AlP, AlAs, AlSb, GaN, GaP, GaAs, GaSb, InP, InAs, GaSb, InP, InAs, InSb, ZnO, ZnSe, ZnTe, CdS, CdSe, ZnSe, ZnTe, CdS, CdSe, CdTe, HgS, PbS, PbSe, PbTe, AlGaAs, AlInAs, AlInP, GaAsP, GaInAs, GaInP, AlGaAsSb, AlGaInP, GaInAsP, carbon nanotubes, graphene (graphene) and It includes GaN, but are not limited thereto. 다공성의 실리콘 반도체 재료는 센서 및 발광 다이오드(LED) 및 고체상 레이저와 같은 발광 재료 분야에 본 발명을 적용하는 데 유용하다. Silicon semiconductor material of the porous are useful in the present invention is applied to the field emission materials, such as sensors and light emitting diodes (LED) and a solid laser. 반도체 재료의 불순물은 상기 반도체 재료 그 자체이거나 반도체 재료로 제공되는 불순물이라기 보다는 원자, 원소, 이온 및/또는 분자들일 수 있다. Impurities in the semiconductor material may be, the semiconductor material itself or ions and / or molecules atom, element, rather than the impurities provided in the semiconductor material. 불순물은 반도체 재료의 전기적 물성에 부정적인 영향을 미칠 수 있는 반도체 재료에 존재하는 바람직하지 않은 재료인 것으로, 산소, 탄소 및 중금속을 포함하는 금속을 포함하며, 이에만 한정되지 않는다. Impurities to be the undesired material present in the semiconductor material that can have a negative effect on the electrical properties of semiconductor materials, including metal, including oxygen, carbon, and heavy metals, it is not limited thereto. 중금속 불순물은 주기율표상의 구리와 납 사이에 있는 원소군, 칼슘, 나트륨 및 모든 이온, 화합물 및/또는 이들의 혼합물을 포함하며, 이에마 한정되지 않는다. Heavy metal impurities includes a group element, calcium, sodium, and all ions, compounds and / or mixtures thereof in between the copper and lead on the periodic table, and the like do.

"플라스틱(plastic)"은 일반적으로 가열 및 굳어져 원하는 모양으로 성형 또는 금형할 수 있는 합성하거나 자연적으로 생성되는 재료 또는 재료들의 조합을 의미한다. "Plastic (plastic)" is generally heated and becomes hardened synthetic means or combinations of materials, or materials that are naturally occurring, which can be molded into the desired shape or mold. 본 발명의 장치 및 방법에 있어서 유용한 일실시형태의 플라스틱은 고분자, 수지 및 셀룰로오스 유도체를 포함하며, 이에 제한되지 않는다. Plastics of an embodiment useful in the apparatus and method of the present invention comprises a polymer, a resin, and a cellulose derivative, but are not limited thereto. 본 명세서에서 플라스틱은 구조적 증강제, 충진제, 섬유, 가소제, 안정제 또는 바람직한 화학적 또는 물리적 성질을 제공할 수 있는 첨가제와 같이 하나 이상의 첨가제와 하나 이상의 플라스틱을 포함하는 복합 플라스틱 재료를 포함한다. Herein plastic comprises a structural enhancer, fillers, fibers, plasticizers, stabilizers or the desired chemical or composite plastics material comprising one or more additives and one or more plastic additives such as to provide physical properties.

"유전체(dielectric)" 또는 "유전체 재료(dielectric material)"는 본 명세서에서는 동일한 의미로 사용되며, 전기 전류의 흐름에 저항성이 높은 물질을 가리킨다. "Dielectric (dielectric)" or "dielectric material (dielectric material)" are used interchangeably herein, it refers to a highly resistant material on the electric current flow. 유용한 유전체 재료는 SiO 2 , Ta 2 O 5 , TiO 2 , ZrO 2 , Y 2 O 3 , SiN 4 , STO, BST, PLZT, PMN 및 PZT를 포함하며, 이에만 한정되지 않는다. Useful dielectric material is SiO 2, Ta 2 O 5, TiO 2, ZrO 2, Y 2 O 3, SiN 4, it comprises a STO, BST, PLZT, PZT and PMN, but are not limited thereto.

"고분자(polymer)"는 의례 단량체라 불리며 복수개로 반복되는 화학 그룹을 포함하는 분자를 가리킨다. "High molecular (polymer)" is referred courtesy monomers referred to points to a molecule comprising a chemical group that is repeated in a plurality. 고분자는 높은 분자량을 갖는 것으로도 특징지어진다. Polymer is built is also characterized as having high molecular weight. 본 발명에 있어서 사용가능한 고분자는 유기 고분자 또는 무기 고분자일 수 있고, 비정질, 반비정질, 결정질 또는 부분적으로 결정질 상태일 수 있다. In the present invention the available polymer may be may be an organic polymer or an inorganic polymer, an amorphous, semi-amorphous, crystalline or partially crystalline state. 고분자는 같은 화학 조성을 갖는 단량체를 포함할 수 있거나 공중합체와 같이 다른 화학 조성 을 갖는 복수개의 단량체를 포함할 수 있다. Polymer may be included the monomer having the same chemical composition, or comprising a plurality of monomers having different chemical compositions, such as copolymers. 가교 단량체 사슬을 갖는 가교결합된 고분자가 본 발명에 특히 유용하게 적용될 수 있다. A cross-linked polymer having a cross-linking monomer chain can be particularly useful to be applied to the present invention. 본 발명의 방법, 장치 및 장치 부품에 유용한 고분자는 플라스틱, 탄성중합체, 열가소성 탄성중합체, 탄성플라스틱, 써모스탯, 열가소성 재료 및 아크릴레이트를 포함하며, 이에만 한정되지 않는다. The method of the present invention, the polymer useful in the devices and device components comprises a plastic, an elastomer, a thermoplastic elastomer, elastic plastic, thermostats, thermoplastics and acrylates, it is not limited thereto. 고분자의 구체예는 아세탈 고분자, 생분해성 고분자, 셀룰로오스 고분자, 플루오로 고분자, 나일론, 폴리아크릴로나이트릴 고분자, 폴리아마이드이미드 고분자, 폴리이미드, 폴리아릴레이트, 폴리벤지미다졸, 폴리부틸렌, 폴리카보네이트, 폴리에스테르, 폴리에테르이미드, 폴리에틸렌, 폴리에틸렌 공중합체 및 개질처리된 폴리에틸렌, 폴리케톤, 폴리(메틸메타크릴레이트), 폴리메틸펜텐, 폴리페닐렌 옥사이드 및 폴리페닐렌 설파이드, 폴리프탈아마이드, 폴리프로필렌, 폴리우레탄, 스티렌계 수지, 설폰계 수지, 비닐계 수지 또는 이들의 조합을 포함하며, 이들에 한정되지 않는다. Specific examples of the polymer for example is polyacetal polymer, a biodegradable polymer, a cellulose polymer, a nitrile polymer as polymer, nylon, polyacrylonitrile fluoro, poly ahmayideuyi imide polymer, polyimide, polyarylate, polybenzimidazole, polybutylene, poly polycarbonate, polyester, polyetherimide, polyethylene, polyethylene copolymer and the modified processing of polyethylene, polyketone, poly (methyl methacrylate), polymethylpentene, polyphenylene oxide and polyphenylene sulfide, polyphthalamide amide, poly comprising a polypropylene, a polyurethane, a styrene-based resin, a sulfone-based resin, vinyl-based resin, or a combination thereof, but are not limited to these.

"탄성체(elastomer)"란 실질적으로 영구 변형됨이 없이 잡아늘이거나 압축가능하고 기타 변형이 가능하며 원래 형태로 복구될 수 있는 고분자 재료를 가리킨다. "Elastic material (elastomer)" is a substantially permanent deformation without being out increasing and compressible, and can be other variations, and refers to polymeric materials which can be recovered to its original form. 탄성체는 일반적으로 실질적인 탄성 변형을 겪는다. Elastomers are generally undergoes substantial elastic deformation. 본 발명에 있어서 유용한 탄성체 기판은 적어도 부분적으로 하나 이상의 탄성체를 포함한다. Useful elastomer substrate according to the present invention, at least in part, comprises at least one elastic body. 본 발명의 유용한 일 실시형태에 따른 탄성체는 고분자, 공중합체, 복합 재료 또는 고분자와 공중합체의 혼합물을 포함할 수 있다. Elastomers useful in accordance with one embodiment of the present invention may comprise a mixture of polymers, copolymers, composite materials or polymers and copolymers. 탄성체 층은 적어도 하나의 탄성체를 포함하는 층을 가리킨다. Elastomer layer refers to a layer comprising at least one elastic body. 탄성체 층은 또한 도펀트 및 기타 비탄성체 재료를 포함할 수 있다. Elastomer layer may also include dopants and other non-elastomer material. 본 발명에 유용한 탄성체는 열가소성 탄성체, 스티렌계 재료, 올레핀계 재료, 폴리올레핀, 폴리우레탄, 열가소성 탄성체, 폴리아마이드류, 합성 고무류, PDMS, 폴리부타디엔, 폴리이소부틸렌, 폴리(스티렌-부타디엔-스티렌), 폴리우레탄류, 폴리클로프렌 및 실리콘류를 포함할 수 있으며, 이에만 한정되지 않는다. Useful elastomers in the present invention is a thermoplastic elastomer, a styrene-based material, an olefin-based material, polyolefin, polyurethane, thermoplastic elastomers, polyamides, synthetic rubbers, PDMS, polybutadiene, polyisobutylene, poly (styrene-butadiene-styrene) , it may include polyurethanes, polyvinyl chloride, and silicone-friendly flow, and is not limited thereto.

"우수한 전기적 성능" 및 "고성능"은 본 명세서에서는 동일한 의미로 사용되며, 전기 신호 스위칭 및/또는 증폭과 같은 바람직한 기능성을 제공하는 전계효과성 이동도, 임계 전압 및 온-오프 비율과 같은 전기적 특성을 갖는 장치 및 장치 부품을 가리킨다. "Superior electrical performance" and "high-performance" is in this specification is used in the same sense, the electric field effectiveness mobility to provide a desired functionality, such as an electrical signal switching and / or amplifying, the threshold voltage and on-electrical properties, such as off-rates It refers to having a device and device components. 우수한 전기적 성능을 나타내는 본 발명의 바람직한 전사가능하고 선택적으로 인쇄가능한 반도체 소자는 약 100 cm 2 V -1 s -1 이상, 바람직하게 일부 제품에 있어서는 약 300 cm 2 V -1 s -1 이상의 고유 전계 효과성 이동도를 가질 수 있다. Preferred transfer possible, and optionally a printable semiconductor element has at least about 100 cm 2 V -1 s -1 or larger, preferably In about 300 cm 2 V -1 s -1 for some product-specific field of this invention exhibit excellent electrical performance effectiveness can have a mobility. 우수한 전기적 성능을 나타내는 본 발명의 바람직한 트랜지스터는 약 100 cm 2 V -1 s -1 이상, 바람직하게 일부 제품에 있어서는 약 300 cm 2 V -1 s -1 이상, 더욱 바람직하게 일부 제품에 있어서는 약 800 cm 2 V -1 s -1 이상의 장치 전계 효과성 이동도를 가질 수 있다. Preferred transistor of the present invention exhibit superior electrical performance is from about 100 cm 2 V -1 s -1 or larger, preferably In about 300 cm 2 V -1 s -1, more preferably from about 800 in some products in some products 2 V -1 s -1 or more devices cm electric field effectiveness movement can also have a. 우수한 전기적 성능을 나타내는 본 발명의 바람직한 트랜지스터는 약 5 V 이하의 임계 전압 및/또는 약 1×10 4 이상의 온-오프 비율을 가질 수 있다. May have an off-rate-preferred transistor of the present invention exhibit superior electrical performance is the threshold voltage and / or from about 1 × 10 4 or more on of about 5 V or less.

"대면적(large area)"이란 장치 제조에 사용되는 기판의 수용부 표면 영역과 같은 약 36 inch 2 이상인 면적을 가리킨다. It refers to a "large-area (large area)" of about 36 inch 2 or more areas, such as a receiving portion surface area of the substrate used in the production device is.

"장치 전계 효과성 이동도(device field effect mobility)"란 전자장치에 대 응하는 출력 전류 데이터를 사용하여 계산되는 트랜지스터와 같은 전자 장치의 전계효과성 이동도를 가리킨다. Refers to the effectiveness of the electric field moves the electronic device, such as "device field effect mobility property (device field effect mobility)" as a transistor, which is calculated by using the output-current data to respond to the electronic device it is also.

"영률(Young's modulus)"이란 주어진 기판에 대한 응력 대 변형률의 비율을 의미하는 것으로 재료, 장치 또는 층의 기계적 물성을 가리킨다. "Young's modulus (Young's modulus)" is indicating the mechanical properties of a material, device or layer to mean the ratio of stress to strain for a given substrate. 영률은 하기 식과 같이 나타낼 수 있다; The Young's modulus can be expressed as expressions to;

Figure 112006041759657-PAT00001
(II) (II)

식 중, E는 영률, L 0 는 평형 길이, ΔL은 인가된 응력 하에서의 길이 변화, F는 인가된 힘 및 A는 힘이 인가되는 면적이다. In the formula, E is Young's modulus, L 0 is the equilibrium length, ΔL is the length change under the applied stress, F is the applied force and A is the area which the applied force.

영률은 하기 식에 의해 레임 상수(Lame constant)로 표현될 수 있다. The Young's modulus can be expressed as a constant frame (Lame constant) by the following equation.

Figure 112006041759657-PAT00002
(III) (III)

식 중, λ 및 μ는 레임 상수이다. In the formula, λ and μ is a constant frame. 높은 영률(또는 "고탄성률") 및 낮은 영률(또는 "저탄성률")은 주어진 재료, 층 또는 장치에서 영률의 크기에 관련된 표현인자이다. High Young's modulus (or "high elastic modulus") and low Young's modulus (or "low modulus") is an expression factor related to the magnitude of the Young's modulus for a given material, layer or device. 본 발명에 있어서, 높은 영률은 낮은 영률보다 크며, 바람직하게 일부 적용예에 있어서는 약 10배 정도 더 크고, 보다 바람직하게 다른 적용예에 있어서는 약 100배 정도 더 크며, 보다 더 바람직하게 다른 적용예에 있어서는 약 1000배 정도 더 크다. In the present invention, the high Young's modulus is the greater than the low Young's modulus, preferably In about 10 times larger, preferably in other applications large and more about 100 times, and more preferably, other applications than in some applications for example, In approximately 1000 times greater.

이하에서는 본 발명의 장치, 장치 부품 및 방법을 구체적인 다수의 실시예를 통하여 보다 상세하게 설명한다. It will be described below in greater detail through the apparatus, the apparatus components and method a number of specific embodiments of the invention. 다만, 본 발명분야의 당업자라면 이들 구체적인 상세 없이도 본 발명을 실시할 수 있음은 자명하다. However, those skilled in the art it is apparent that the present invention may be practiced without these specific details.

본 발명은 신장, 압축, 굴곡 또는 기타 다른 형태로 변형되는 경우에 우수한 성능을 나타낼 수 있는 잡아늘이거나 압축가능한 반도체 및 전자회로를 제공한다. The invention, or stretch, which can exhibit excellent performance when being deformed under tension, compression, bending or any other form to provide the compressible semiconductor and electronic circuits. 또한, 본 발명의 잡아늘이거나 압축가능한 반도체 및 전자회로는 전체적으로 유연한 전자제품 및 광전자 장치를 제공하기 위해 다양한 범위의 장치 구성에 적용할 수 있다. In addition, it increases or hold compressible semiconductor and electronic circuit of the present invention can be applied to a wide range of device configurations in order to provide a flexible electronics and optoelectronic devices as a whole.

도 1은 본 발명에 따른 잡아 늘이거나 압축가능한 반도체 소자를 나타내는 원자력 현미경 사진이다. 1 is an atomic force microscope photograph showing a semiconductor device to increase or compressible catch according to the invention. 상기 잡아 늘이거나 압축가능한 반도체 소자(700)는 지지표면(710)을 갖는 고분자 및/또는 탄성체 기판과 같은 유연한 기판(705), 곡면을 이루는 내표면(720)을 갖는 구부러진 반도체 구조물(715)을 포함한다. The catch increase or a compressible semiconductor device 700 includes a support surface 710, a polymer and / or the flexible substrate 705, a bent semiconductor structure having an inner surface 720 forming the surface 715, such as elastomer substrate having a It includes. 본 실시예에 있어서, 상기 구부러진 반도체 구조물(715)의 상기 곡면을 이루는 내표면(720)의 적어도 일부분은 상기 유연한 기판(705)의 상기 지지표면(710)에 접합되어 있다. In the present embodiment, at least a portion of the inner surface 720 forming the curved surface of the bent semiconductor structure 715 is joined to the support surface 710 of the flexible substrate 705. 상기 곡면을 이루는 내표면(720)은 내표면(720)을 따라 선택되는 지점 또는 내표면(720)을 따라 실질적으로 전체 지점에서 지지표면(710)에 접합될 수 있다. The inner surface forming the curved surface 720 can be bonded to the support surface 710 in substantially the whole of the way along the inner surface 720, the point or the inner surface 720 is selected along. 도 1에 나타낸 상기 바람직한 반도체 구조물은 약 100 ㎛의 너비 및 약 100 nm의 두께를 갖는 단결정의 구부러진 리본을 포함한다. Also preferred the semiconductor structure shown in Figure 1 comprises a bent ribbon having a width of a single crystal and a thickness of about 100 nm to approximately 100 ㎛. 도 1에 나타낸 상기 유연한 기 판은 약 1 mm의 두께를 갖는 PDMS 기판이다. The flexible plate group shown in Fig. 1 is a PDMS substrate having a thickness of about 1 mm. 곡면을 이루는 내표면(720)은 상기 리본의 길이를 따라 늘어나는 실질적인 주기파를 포함하는 구부러진 구조물을 갖는다. The inner surface forming the curved surface 720 has a curved structure comprising a substantially periodic wave increasing along the length of the ribbon. 도 1에 나타낸 바와 같이, 상기 파형의 진폭은 약 500 nm이고, 피크의 간격은 약 20 ㎛이다. 1, the amplitude of the wave is about 500 nm, an interval of the peak is about 20 ㎛. 도 2는 곡면을 이루는 내표면(720)을 갖는 구부러진 반도체 소자(715)의 확대도를 나타내는 원자력 현미경 사진이다. 2 is an atomic force microscope photograph showing an enlarged view of a bent semiconductor device 715 having an inner surface (720) forming a curved surface. 도 3은 본 발명에 따른 잡아 늘이거나 압축가능한 반도체 소자 어레이의 원자력 현미경 사진이다. 3 is an atomic force microscopy picture of the semiconductor element array out to increase or compressible according to the present invention. 도 3에 있어서, 상기 원자력 현미경 사진 분석은 상기 구부러진 반도체 소자가 약 0.27% 압축되었음을 나타낸다. 3, the atomic force microscope picture analysis indicates that it is bent in the semiconductor device compression of about 0.27%. 도 4는 본 발명의 잡아늘이거나 압축가능한 반도체 구조물의 광학 현미경 사진이다. 4 is increasing and optical micrographs of the compressible structure to hold the semiconductor of the present invention.

상기 곡면(720)의 외곽선 프로파일은 상기 구부러진 반도체 소자(715)가 실질적인 기계적 변형 없이 변형축(730)을 따라 늘어나거나 압축될 수 있음을 나타낸다. The outline profile of the curved surface (720) indicates that the bent semiconductor device 715 is increased in accordance with the deformation axis 730 without substantial mechanical strain, or be compressed. 이 외곽선 프로파일은 또한 상기 반도체 소자가 상기 구부러진 반도체 소자(715)가 실질적인 기계적 손상 또는 변형에 의해 유발되는 성능 저하 없이 변형축(730)을 따르는 것보다 다른 방향으로 굽힘, 구부러짐 또는 변형됨을 나타낸다. The outline profile also shows that the semiconductor element bent in the semiconductor device 715, a substantial mechanical damage or deformation capacity deformation bending, deflection or deformation in other directions than along the axis 730 without degradation caused by. 본 발명에 따른 반도체 소자의 곡면은 구부러짐, 잡아 늘어남, 또는 변형될 때, 잡아 늘이거나 연신성, 신축성 및/또는 굽힘 가능성, 및/또는 우수한 전계 효과성 이동도를 나타내는 것과 같은 높은 전기적 성능과 같은 우수한 기계적 성질을 제공하는 외곽선 프로파일을 가질 수 있다. Surfaces of the semiconductor device according to the invention deflection, and hold increases, or deformation when the grab increase or stretchability, elasticity, and / or bending potential, and / or high electric field effectiveness represents the mobility, such as a high electrical performance, such as you can have the outline profile to provide good mechanical properties. 바람직한 외곽선 프로파일은 복수개의 볼록 및/또는 오목 영역, 또한 사인파, 아리스 함수, 가우시안 파형, 로렌츠 파형, 주기파, 비주기파 또는 이들의 조합을 포함하는 넓고 다양한 파형에 의해 특징지어질 수 있다. A preferred outline profile may be characterized by a wide variety of waveforms including a plurality of convex and / or concave area, and the sine wave, Aris a function, a Gaussian waveform, Lorentz waveform, wave period, the non-periodic wave or a combination thereof. 본 발명에 있어서 사용가능한 파형은 관련된 2 또는 3개의 물리적 치수로 변할 수 있다. In the present invention the available waveforms may vary in two or three physical dimensions involved.

도 5는 그 지지 표면(760)상에 3차원 부각구조 패턴을 갖는 유연한 기판(705)과 접합된 구부러진 반도체 소자(715)를 갖는 본 발명에 따른 잡아 늘이거나 압축가능한 반도체 소자의 원자력 현미경 사진을 나타낸다. Figure 5 is an atomic force microscope picture of a semiconductor device to increase or compressible out in accordance with the present invention having the support surface (760) on a flexible substrate 705 having a three-dimensional relief structure pattern onto the junction curved semiconductor devices 715, It represents. 상기 3차원 부각구조 패턴은 오목 영역(750) 및 부각구조의 특징부(760)를 포함한다. The three-dimensional relief pattern structure includes a recessed area 750 and the relief structure characterized in unit 760. 도 5에 나타낸 바와 같이, 구부러진 반도체 소자(715)는 오목 영역(750) 및 부각구조의 특징부(760)에서 지지면(710)과 접합한다. 5, the curved semiconductor devices 715 are bonded to the support surface 710 in the recessed area 750 and the feature unit 760, the relief structure.

도 6은 본 발명에 따른 잡아 늘이거나 압축가능한 반도체 소자의 제조방법의 일실시형태를 나타내는 흐름도이다. 6 is a flow chart showing an embodiment of a method of manufacturing a semiconductor device to increase or compressible catch according to the invention. 상기 바람직한 방법에 있어서, 확장 상태로 예비 변형된 탄성체 기판이 마련된다. In the preferred method, a pre-deformation elastomer substrate in an expanded state is provided. 예비 변형은 상기 탄성체 기판을 제한하지 않는 롤 프레싱 및/또는 예비 구부림을 포함한 당업계에 널리 알려진 방법에 의해 성취될 수 있다. Pre-strain may be achieved by methods well known in the art, including roll pressing and / or pre-bending is not limited to the elastic substrate. 예비 변형은 또한 열 방법을 통해, 예를 들면, 상기 탄성체 기판의 온도를 올림으로써 유발되는 열팽창에 의해 성취될 수 있다. Pre-deformation may also be achieved by a thermal expansion over the thermal method, for example, induced by raising the temperature of the elastic substrate. 열 방법을 통한 예비 변형의 이점은 수직축과 같은 복수개의 다른 축들을 따라 늘어나는 것이 성취가능하다는 것이다. The advantage of pre-deformation by heat method is that it is possible to fulfill increasing along plurality of different axes, such as vertical axis.

본 발명에 따른 이 방법에 있어서 사용가능한 바람직한 탄성체 기판은 1 mm의 두께를 갖는 PDMS 기판이다. The preferred elastomer substrate usable in the method according to the invention is a PDMS substrate having a thickness of 1 mm. 상기 탄성체 기판은 단일 축을 따라 확장하거나 복수개의 축을 따라 확장함에 의해 예비 변형될 수 있다. The elastic substrate may be pre-deformed by as extended along a single axis or extends along a plurality of axes. 도 6에 나타낸 바와 같이, 인쇄가능한 반도체 소자의 상기 내표면의 적어도 일부분은 확장 상태로 예비 변형된 탄성체 기판의 외표면과 접합된다. 6, at least a portion of the inner surface of said printable semiconductor element is bonded to the outer surface of the pre-modified elastomer substrate in an expanded state. 상기 반도체 소자의 상기 내표면과 상기 예비 변형된 탄성체 기판의 외표면 사이의 접합은 공유 결합에 의해, 반데르발스 힘에 의해 접착을 사용하거나 이들이 조합에 의해 성취될 수 있다. Bonding between the inner surface and the pre-deformation of the outer surface of the elastic substrate of the semiconductor device can be used for bonding by, van der Waals forces, or by covalent bonds they achieved by a combination thereof. 상기 탄성체 기판이 PDMS인 바람직한 실시예에서 상기 PDMS 기판의 지지표면은 실리콘 반도체 소자로 공유 결합을 용이하게 하기 위해서 그 표면으로부터 확장시키는 복수개의 하이드록실기를 갖는 것처럼 화학적으로 변형된다. The support surface of the PDMS substrate in a preferred embodiment the elastic substrate is for example PDMS is chemically modified as having a plurality of hydroxyl groups that extends from its surface to facilitate covalent bonding to a silicon semiconductor device. 도 6의 하부를 참조하면, 상기 예비 변형된 탄성체 기판과 반도체 소자를 접합시킨 후에, 상기 탄성체 기판을 적어도 부분적으로 이완상태로 이완시킨다. Referring to the lower portion of Figure 6, after bonding the pre-strained elastomer substrate and the semiconductor device, the relaxation in the relaxed state of the elastic substrate at least in part. 이 실시형태에 있어서, 상기 탄성체 기판의 이완은 상기 반도체 소자의 상기 내표면과 접합함으로써 곡면을 이루는 내표면을 갖는 반도체 소자를 제조한다. In this embodiment, a relaxation of the elastic substrate to produce a semiconductor device having an inner surface forming a curved surface by joining with the inner surface of the semiconductor element.

도 6에 나타낸 바와 같이, 상기 제조방법은 곡면을 이루는 내표면(720)을 갖는 상기 전사가능한 반도체 소자(715)는 상기 탄성체 기판에서 다른 기판으로, 바람직하게는 고분자 기판과 같은 유연한 기판으로 전사되는 선택적으로 두번째 전사 단계 및, 선택적 접합 단계를 포함한다. 6, the manufacturing method is the transferable semiconductor device 715 having an inner surface (720) forming a curved surface on the other substrate in the elastic solid substrate, preferably to be transferred to a flexible substrate such as a polymer substrate optionally it includes a second transfer step, and optionally the bonding step. 이 두번째 전사 단계는 상기 반도체 소자(715)의 노출된 표면과 접합하는 다른 기판의 수용부 표면과 접촉하여 곡면을 이루는 내표면을 갖는 상기 반도체 소자(715)의 노출된 표면을 가져옴으로써, 성취될 수 있다. A second transfer step by bringing the exposed surface of the semiconductor element (715) having an inner surface forming a curved surface in contact with the receiving portion surface of the other substrate to bond with the exposed surface of the semiconductor element 715, be achieved can. 다른 기판과 접합하는 것은 공유 결합, 반데르발스 힘, 쌍극자-쌍극자 상호작용, 런던 힘 및/또는 수소결합을 통한 결합을 포함하는 상기 반도체 소자의 상기 구부러진 구조물을, 적어도 부분적으로, 유지할 수 있는 방법에 의해 이루어질 수 있다. Other substrate and bonding is covalent bond, van der Waals forces, dipole to-dipole interaction, the bent structure of the semiconductor device including a coupling via London forces and / or hydrogen-bonding, at least in part, how to maintain in may be achieved by. 본 발명은 또한 상기 전사가능한 반도체 소자의 노출된 표면과 상기 수용부 표면 사이에 형성되는 접착층, 코팅 및/또는 박막 필름의 사용을 포함한다. The invention also includes the use of adhesive, coating and / or a thin film formed between the surface and the receiving portion exposed surface of the transferable semiconductor device.

본 발명에 따른 잡아 늘이거나 압축가능한 반도체 소자는 트랜지스터, 다이오드, 레이저, MEMS, NEMS, LEDS 및 OELDS와 같은 많은 수의 기능성 장치 및 장치 부품을 효과적으로 집적시킬 수 있다. Grab increase or compressible semiconductor device according to the invention can be integrated with a large number of functional devices and device components, such as transistors, diodes, lasers, MEMS, NEMS, LEDS and OELDS effectively. 본 발명에 따른 잡아 늘이거나 압축가능한 반도체 소자는 종래 딱딱한 무기 반도체에 비해 확실한 기능적 이점을 가진다. Grab increase or compressible semiconductor device according to the present invention has a certain functional advantages over the prior rigid inorganic semiconductors. 첫째로, 잡아 늘이거나 압축가능한 반도체 소자는 유연할 수 있으므로, 종래 딱딱한 무기 반도체보다 구부림, 굽힘 및/또는 변형에 의해 유발된 구조적 손상이 적게 받아들인다. First, hold it to increase or compressible semiconductor device can be flexible, and is taken less the structural damage caused by the bending, bending and / or deformation than the conventional rigid inorganic semiconductors. 둘째로, 구부러진 반도체 소자가 곡면을 이루는 내표면을 제공하기 위해 약간 기계적으로 변형 상태에 있을 수 있을 때, 본 발명에 따른 잡아 늘이거나 압축가능한 반도체 소자는 종래의 변형되지 않은 무기 반도체보다 더 높은 고유 전계 효과성 이동도를 나타낼 수 있다. Second, the curved semiconductor when the device is able to be deformed by some mechanically to provide the inner surface forming a curved surface, compressible semiconductor element to hold increasing and according to the invention a higher specific than conventional unmodified inorganic semiconductor field may indicate the effectiveness of mobility. 마지막으로, 잡아 늘이거나 압축가능한 반도체 소자는 장치 온도 사이클링에 대해서 자유롭게 확장 및 접촉할 수 있기 때문에 우수한 열적 성질을 제공할 수 있다. Finally, to increase or hold compressible semiconductor device may provide excellent thermal properties because they can expand and contact free with respect to the device temperature cycling.

도 7은 파형을 갖는 세로로 정렬된 잡아 늘이거나 압축가능한 반도체 어레이 사진을 나타낸다. 7 is stretched or aligned vertically with the waveform shows a compressible semiconductor photo array. 도 7에 나타낸 바와 같이, 상기 반도체 리본은 주기파형의 상태에 있으며, 단일의 유연한 고무 기판에 의해 지지된다. 7, the semiconductor ribbon is in the state of a periodic waveform, and is supported by a single flexible rubber substrate.

도 8은 본 발명에 따른 잡아 늘이거나 압축가능한 반도체 소자의 횡단면도를 나타내며, 상기 반도체 소자(776)는 유연한 기판(777)에 의해 지지된다. Figure 8 shows a cross-sectional view of a semiconductor device to increase or compressible catch according to the invention, the semiconductor element 776 is supported by a flexible substrate (777). 도 8에 나타낸 바와 같이, 반도체 소자(776)는 주기파의 외곽선 프로파일을 갖는 내표면을 가진다. 8, the semiconductor device 776 has an inner surface having a profile outline of the wave period. 또한, 도 8에 나타낸 바와 같이, 상기 주기파형은 상기 반도체 소자(776) 의 전체 횡단면 차원을 통해 확장시킨다. In addition, as shown in Figure 8, the cycle waveform extends over the entire cross-sectional dimension of the semiconductor device 776.

본 발명은 또한 잡아늘임, 구부러짐, 변형될 때 성능이 우수한 잡아 늘이거나 압축가능한 전자 회로, 장치 및 장치 어레이를 제공한다. The invention also provides a hold neulim, deflection, or performance is always better to hold when deformed compressible electronic circuits, devices and device arrays. 상술한 잡아 늘이거나 압축가능한 반도체 소자와 유사하게, 본 발명은 장치와 접촉한 지지표면, 장치 어레이 또는 파형을 나타내는 곡면을 이루는 내표면과 같은 곡면을 이루는 내표면을 갖는 회로를 갖는 유연한 기판을 포함하는 잡아 늘이거나 압축가능한 회로 및 전자 장치를 제공한다. Similar to the semiconductor device to increase or compressible out above, the present invention comprises a flexible substrate having a circuit having an inner surface forming a curved surface such as an inner surface forming a curved surface representing a support surface, the device array or a waveform in contact with the device hold increasing and provides a compressible circuit and electronic apparatus. 이 구조적 배열에서, 상기 장치, 장치 어레이 또는 회로 구조물의 상기 곡면을 이루는 내표면의 적어도 일부분은 상기 유연한 기판의 지지표면과 접합된다. In this structural arrangement, at least a portion of the inner surface forming the curved surface of the device, device array or circuit structure is bonded to the support surface of the flexible substrate. 본 발명에 따른 일면의 상기 장치, 장치 어레이 또는 회로는 반도체, 유전체, 전극, 도핑된 반도체 및 전도체와 같은 복수개의 집적 장치 소자를 포함하는 다중 부품 소자이다. The apparatus, device array or circuit of one aspect of the present invention is a multi-component device including a plurality of integrated device element such as a semiconductor, a dielectric, an electrode, the doped semiconductor and conductor. 바람직한 일실시형태에 있어서, 총 두께가 10 ㎛ 이하인 유연한 회로, 장치 및 장치 어레이는 적어도 일부분의 주기파 곡면 형태를 갖는 복수개의 집적 장치 부품을 포함한다. In one preferred embodiment, the flexible circuit is less than or equal to a total thickness of 10 ㎛, devices and device arrays includes a plurality of integrated device components having a periodic wave-form surface in the form of at least a portion.

본 발명의 유용한 일실시형태에 있어서, 복수개의 상호 연결된 부품들을 포함하는 자유롭게 서있는 자율직립구조의(free standing) 전자 회로 또는 장치가 제공된다. In a useful embodiment of the invention, the self-erection of a free standing structure (free standing), or an electronic circuit device comprising a plurality of interconnected components is provided. 상기 전자 회로 또는 장치의 내표면은 연결되어 있으며, 적어도 부분적으로 확장 상태에서 예비 변형된 탄성체 기판에 접속된다. The inner surface of the electronic circuit or equipment are connected, it is connected to the at least partially pre-deformation the elastomer substrate in a state extended by. 예비 변형은 상기 탄성체 기판을 제한하지 않는 롤 프레싱 및/또는 예비 구부림을 포함한 당업계에 널리 알려진 방법에 의해 성취될 수 있고, 이에 제한되지 않으며, 상기 탄성체 기판은 단일 축을 따라 확장하거나 복수개의 축을 따라 확장함에 의해 예비 변형될 수 있다. Pre-deformation can be accomplished by methods well known in the art, including roll pressing and / or pre-bending is not limited to the elastic substrate, is not limited to this, the elastic substrate is expanded or along a plurality of axes along a single axis It can be pre-deformed by as extended.

접합은 상기 전자 회로 또는 장치의 상기 내표면의 일부분과 상기 예비 변형된 탄성체 기판 사이에 직접적으로 공유결합 또는 반데르발스 힘에 의해, 또는 접착 또는 중간 결합층을 사용하여 성취될 수 있다. Joining may be accomplished using, or adhesive bonding or an intermediate layer by a direct covalent bond or a van der Waals forces between the part and the pre-deformation of the elastic body of the inner surface of the substrate of the electronic circuit or device.

상기 예비 변형된 탄성체 기판과 상기 전자 회로 또는 장치를 접합한 후에, 상기 탄성체 기판은 상기 반도체 소자의 상기 내표면이 구부려질 수 있도록 적어도 부분적으로 이완 상태로 이완시킨다. After bonding the pre-strained elastomer substrate and the electronic circuits or devices, and the elastic substrate is then at least partially relaxed as the relaxed state so that it can be a loss of the inner surface of said semiconductor element by bending. 상기 전자 회로 또는 장치의 상기 내표면의 굽힘은 주기파형 또는 비주기파형을 갖는 유용한 일실시형태의 곡면을 이루는 내표면을 발생시킨다. Bending of the inner surface of the said electronic circuit or device generates an internal surface forming a useful embodiment of a curved surface having a periodic waveform or a non-periodic waveforms. 본 발명은 상기 전자 장치 또는 회로를 포함하는 모든 부품들이 주기파형 또는 비주기파형으로 존재하는 일실시형태를 포함한다. The invention includes an embodiment that all components are present in a periodic waveform or a non-periodic waveform, including the electronic device or circuit.

잡아 늘이거나 압축가능한 전자 소자, 장치 및 장치 어레이의 주기파형 또는 비주기파형은 상기 회로 또는 장치의 개별적 부품에서 큰 변형을 발생시키지 않고 잡아늘임 또는 굽힘 형태를 형성시킨다. Hold thereby increasing and form a compressible electronic components, devices and device arrays cycle waveform or a non-periodic waveform neulim or bent shape out without causing large variations in the individual parts of the circuit or device. 본 발명의 이런 양상은 구부림, 잡아늘임 또는 변형된 상태에서 존재할 때 유용한 잡아 늘이거나 압축가능한 전자 회로, 장치 및 장치 어레이의 전기적 작동을 제공한다. In this aspect of the invention provides an electrically operated to increase or hold the useful compressible electronic circuits, devices and device arrays, when present in the bending, the hold neulim or deformed state. 본 발명에 의해 형성된 주기파형의 간격은 (ⅰ) 상기 회로 또는 장치를 포함하는 집적된 부품을 수집한 총 두께 및 (ⅱ)집적 장치 부품을 포함하는 상기 재료의, 영률 및 만곡부 강도와 같은 상기 기계적 성질에 변화할 수 있다. The interval of the periodic waveform formed by the present invention (ⅰ), such as Young's modulus and bend strength of the material comprising the acquisition cost integrated part total thickness, and (ⅱ) integrated device components comprising the circuit or equipment Mechanical it is possible to change the properties.

도 9A는 일실시형태의 잡아 늘이거나 압축가능한 박막 트랜지스터 어레이를 제조하는 방법을 나타내는 공정 흐름도를 나타낸다. Figure 9A, or stretch of one embodiment shows a process flow diagram illustrating a method of manufacturing a compressible thin film transistor array. 도 9A에 나타낸 바와 같이, 자율직립구조의 인쇄가능한 박막 트랜지스터 어레이는 본 발명의 방법을 사용하여 제조된다. As shown in Figure 9A, the thin film transistor array of printable self-upstanding structure it is made using the method of the present invention. 상기 박막 트랜지스터 어레이는 어느 정도는 상기 트랜지스터의 내표면을 노출시키는 건식 전사 접촉 인쇄 방법을 통해 PDMS 기판에 전사된다. The thin film transistor array is to some extent be transferred to the PDMS substrate via dry transfer contact printing method for exposing the inner surface of the transistor. 상기 노출된 내표면은 이후 상온에서 확장 상태에 있는 경화된 예비 변형된 PDMS 층과 접촉된다. The inner surface of the exposure is in contact with the cured PDMS layer pre-deformation in the extended state in the subsequent normal temperature. 다음으로, 상기 예비 변형된 PDMS 층의 전체 경화는 상기 트랜지스터의 상기 내표면과 상기 예비 변형된 PDMS 층을 결합한다. Next, the full cure of the pre-strained PDMS layer is bonded to the inner surface and the pre-strained PDMS layer of the transistor. 상기 예비 변형된 PDMS 층은 냉각되어 적어도 부분적으로 이완 상태에 있다고 가정된다. The pre-strained PDMS layer is cooled it is assumed that in the relaxed state, at least in part. PDMS 층의 이완은 상기 어레이 상태에서 상기 트랜지스터에 주기파를 도입하고, 이에 의해 이들을 잡아 늘이거나 압축가능하게 한다. Relaxation of the PDMS layer in the array state, and introducing the wave period in the transistor, thereby enabling compression or stretch them thereby. 도 9A에 내삽된 도면은 본 발명에 의해 제조된 잡아 늘이거나 압축가능한 박막 트랜지스터 어레이의 원자력 현미경 사진을 나타낸다. Figure 9A shows a diagram interpolation in an atomic force microscope photograph of a thin film transistor array to increase or compressible catch produced by the present invention. 상기 원자력 현미경 사진은 상기 주기파형이 잡아 늘이거나 변형된 상태에서 좋은 전기적 성질을 나타냄을 보여준다. The atomic force microscope photograph shows that the cycle or waveform stretch refers to the good electrical properties in a modified state.

도 9B는 이완되고 잡아 늘어난 형태에서 잡아 늘이거나 압축가능한 박막 트랜지스터 어레이의 광학현미경사진을 나타낸다. 9B is in a relaxed or stretched and stretched out form shows a light microscopy photo of a compressible thin film transistor array. 상기 어레이에서 약 20%의 총 변형이 발생되도록 어느 정도 상기 어레이를 잡아늘인 것은 상기 박막 트랜지스터에 파손이나 손상이 일어나지 않았다. The spun to some extent the array so that the total strain of about 20% occurs in the array did not cause breakage or damage to the thin film transistor. 이완 형태에서 긴장 형태로의 변화는 가역과정인 것이 관찰되었다. Changes in the relaxed form in the form of tension has been observed that the reversible process. 도 9B는 또한 상기 잡아 늘이거나 압축가능한 박막 트랜지스터는 이완 및 잡아 늘어난 형태 모두에서 우수한 성능을 나타내는, 게이트 전극에 적용된 몇몇 전위에 대한 인가된 전류 대 인가된 전압의 그래프를 제공한다. 9B is also increasing and the hold compressible thin film transistor provides current to the relaxation and the graph of the applied voltage is applied to some of the potential applied to the gate electrode exhibiting excellent performance in both the stretched out form.

실시예 1: 고무 기판상의 고성능 전자제품을 위한 잡아늘이거나 압축가능한 단결정의 실리콘 형성체 Example 1: Preparation of increasing and compressible to hold a single crystal for high performance electronics on the silicon rubber substrate forming body

마이크로규모 주기의 파형 구조로 형상화한 마이크로미터 이하의 단결정 소자로 이루어진 잡아늘이거나 압축가능한 실리콘 형성체를 제조하였다. Or a stretch composed of single-crystal device of less than one micrometer in shaping the waveform of the micro-structure scale cycle to thereby prepare a compressible silicone-formed structure. 이러한 '파형의' 실리콘이 탄성체 기판에 의해 지지되는 경우, 실리콘을 손상시키지 않고도 큰 변형률로 신장 및 압축을 가역적으로 행할 수 있다. In this case, the waveform, the silicon substrate being supported by the elastic body, can be carried out with large stretching and compression strain without compromising the silicon reversibly. 이러한 변형을 수용할 수 있도록 상기 파형의 진폭과 주기가 변화함으로써 실리콘 자체의 상당한 변형을 피할 수 있다. By making it possible to accommodate such a modification period is changed and the amplitude of the waveform can be avoided a significant deformation of the silicon itself. 유전체, 도펀트 패턴, 전극 및 기타 소자를 실리콘과 직접적으로 집적화시키면 충밀하게 형성된 고성능 '파형의' 금속 산화물 반도체 전계효과성 트랜지스터, pn 다이오드 및 기타 유사하게 큰 변형률 수준으로 잡아늘이거나 압축가능한 전자회로용 장치를 얻을 수 있다. Dielectric dopant patterns, electrodes and other elements for the increase or decrease to hold the metal-oxide semiconductor field-effectiveness transistors, pn diodes, and other similarly large strain level "of the waveform, a high-performance formed to chungmil when integrated into the silicon directly compressible electronic circuit you can get the device.

전자공학의 발전은 전력소비를 감소시키기 위해 회로동작속도 및 집적밀도를 높이는 것과, 디스플레이 장치를 대면적으로 구현시키기 위해 회로동작속도 및 집적밀도를 높이는 노력에 의해 주로 유도된다. Development of the electronics is mainly induced by efforts to increase the circuit operating speed and the integration density in order to implement as to increase the circuit operating speed and the integration density in order to reduce the power consumption, a display device with a large area. 보다 최근의 추세는 평범하지 않은 형태 요소들, 즉 종이 형상의 디스플레이와 광학 스캐너용 유연한 플라스틱 기판, 초점면 어레이(focal plane array, FPA)와 집적 로봇 센서용으로 적합한 피부를 위한 둥근 곡면을 이루는 지지물,이 구비된 통상적이지 않은 기판 위에 고성능 회로가 형성될 수 있도록 하는 방법 및 재료를 개발하는 데 있다. More recent trend shape unusual elements in, that the display and the optical scanner of a flexible plastic substrate, and the focal plane array for the paper-like (focal plane array, FPA) and the support form a rounded surface for proper skin for the integrated robot sensor , and in the development of methods and materials that allow the high-performance circuits may be formed over the substrate it is provided with a non-conventional. 많은 전자재료들은 박막 형태로 제조되어 박막의 기판 시트 상에 배치시키거나 기판 라미네이트의 중성 기계판 근처에 배치시키는 경우에 우수한 굽힘 가공성을 제공할 수 있다. Many electronic materials can provide a superior bending workability in the case of the thin film to be made of the form of a thin film disposed on the substrate sheet, or placed near the neutral mechanical plate of the substrate laminate. 그러한 경우에, 굽혀지는 동안 진행중인 재료가 겪는 상기 변형은 파열을 유도하기 위 해 요구되는 전형적인 레벨 이하(~1%)인 채로 적절하게 있을 수 있다. In such a case, while the bending is in progress, the deformation experienced by the material can be adequately stay the typical level or less (~ 1%) is required to in order to induce a tear. 더 큰 문제점은 복잡하고, 곡선 형상을 가진 지지대를 정합적으로 감쌀 수 있는, 굽힐 수 있고 잡아 늘이거나 압축 가능한, 또는 최고의 레벨에 도달하는 제품을 위한 충분한 연신성이 요구된다는 것이다. The big problem is that the complexity and number, that can be bent to wrap the legs with a curved shape and alignment have sufficient stretchability for products that extend or reach a compressible, or hold top-level requirements. 이 시스템 내에서 변형은, 특히, 입증된 응용을 위해 충분히 개발된 거의 모두에게 알려진 전자 재료의 파열 한계를 초과할 수 있다. Within this system variant, in particular, may exceed the limit of rupture is known to almost all well-proven application development for electronic materials. 이 문제는 견고하게 고립된 섬(island)에 의해 지지되는 전자 부품(예를 들어, 트랜지스터)을 연결하기 위한 잡아 늘이거나 압축 가능한 전도성 와이어를 이용한 회로로 어느 정도 해결할 수 있다. This problem of electronic components carried by the island (island) tightly isolated (e. G., Transistor), or the connection may be stretched to some extent solved by the circuit using a compressible conductive wires. 상대적으로 낮은 적용범위에 있는 진행중인 전자공학을 가지고 달성할 수 있는 최적합의 응용일지라도, 위 같은 전략에 의해 결과를 획득할 수 있다고 전망한다. Even relatively optimal application consensus that can be achieved with the ongoing electronics in low coverage, we expect that the results can be obtained by the same strategy above. 마이크론 크기의 주기, '파형의' 형상을 가지는 고품질 단결정 실리콘의 박막 필름 내에서 직접적으로 획득할 수 있는 연신성인 다른 접근법을 보고한다. Period of micron size, and reports the stretching adult other approaches that can be directly obtained in the high-quality single crystal silicon film of the thin film having a "of the waveform" shape. 이러한 구조는 재료 그 자체 내 잠재적으로 파괴적인 변형을 통해서가 아닌 상기 파동의 진폭과 파장 내 변화를 통해 고압축과 인장 변형을 수용한다. This structure accommodates a high compression and tensile strain and through the amplitude change of the wavelength in the wave through a non-destructive deformation potentially within the material itself. 유전체, 도펀트의 패턴, 그리고 박막 금속 필름과 함께 그러한 잡아 늘이거나 압축 가능한 '파형의' 실리콘 소자를 집적화하는 것은 고성능의, 잡아 늘이거나 압축 가능한 전자 제품을 이끌어낸다. The dielectric pattern of the dopant, and in which is integrated a silicon element, of the waveform, such increase or hold compressible with a thin metal film high-performance, it holds leads to increase or compressible electronics.

도 10은 탄성체 (즉, 고무) 기판 위에서 파형의 단결정 실리콘 리본을 위한 제조 과정을 나타내고 있다. 10 shows a manufacturing process for a single crystal silicon ribbon of the waveform on the elastic body (i.e., rubber) substrate. 첫 번째 단계(상위 프레임)는 SOI 웨이퍼(Silicon-on-Insulator wafer) 위에서 하나의 리지스트 층(resist layer)을 분명히 하도록 포토리소그래피를 필요로 하고, 뒤이어 상위 실리콘의 노출된 부분을 제거하기 위해 에 칭한다. The first requires the photolithography on the second stage (upper frame) is a SOI wafer (Silicon-on-Insulator wafer) so as to clear a resist layer (resist layer), and following the order to remove the exposed portion of the high-silicon called. 상기 리지스트층을 아세톤으로 제거하고, 그 다음에는 실리콘 기판 밑으로부터의 리본을 제거하는 농축 플루오르화 수소산과 함께 숨겨진 SiO 2 The ridge removing cast layer with acetone, and then is hidden SiO 2 with concentrated hydrofluoric acid to remove the ribbon from the bottom of the silicon substrate 층을 에칭한다. And etching the layer. 상기 리본의 말미는 에칭액 내에서 없어지는 것을 방지하기 위해 상기 웨이퍼에 연결되어 있다. The end of the ribbon is connected to the wafer in order to prevent lost in the etching solution. 리지스트 선의 폭(5~50 mm)과 길이(~15mm)는 리본의 치수를 정의한다. Resist line width (5 ~ 50 mm) and length (~ 15mm) defines the dimension of the ribbon. SOI 웨이퍼 위에서 상위 실리콘(20~320 nm)의 두께는 리본의 두께를 정의한다. The thickness of the top silicon (20 ~ 320 nm) on the SOI wafer defines the thickness of the ribbon. 다음 단계(중간 프레임)에서, 하나의 평평한 탄성체 기판(폴리(디메틸실록산), PDMS; 1~3 mm 두께)은 탄성있게 잡아 늘이거나 압축 가능하고, 이어 상기 리본과 정합성 접촉에 이를 수 있다. In the next step (intermediate frame), a flat substrate of the elastic body (the poly (dimethyl siloxane), PDMS; 1 ~ 3 mm thick), or stretch so elastic can lead to the compressible, and after the ribbon and consistent contact. PDMS를 박리함으로써 웨이퍼의 리본을 들어올리고 그것에서 벗어나 PDMS 표면에 들러붙는다. By peeling off the PDMS, lift the ribbon of wafer catches out of its stop by the PDMS surface. PDMS(즉, 예비변형 상태)의 변형률을 제거하면 잘 정의된 파형이 실리콘과 PDMS 표면에서 형성되도록 야기하는 표면 변형을 이끌어 낼 수 있다 (도 11A 및 도 11B) . PDMS Removing the strain (i.e., pre-deformed state), there is a well-defined waveform can lead to surface strain caused to be formed in silicon and the PDMS surface (Fig. 11A and 11B). 상기 부각구조의 프로파일은 주파수가 5 내지 50㎛ 사이이고 진폭이 100 nm 내지 1.5㎛ 사이인 사인 곡선(상위 프레임, 도 11C )으로, 실리콘의 두께와 PDMS 내의 예비 변형률 크기에 좌우된다. Profile of the relief structure is a frequency between 5 to 50㎛ and the amplitude is between 100 nm to 1.5㎛ sinusoids (the top frame, FIG. 11C), depending on the size of pre-strain in the thickness of the silicon and the PDMS. 주어진 시스템을 위해, 파동의 주기와 진폭은 넓은 영역(~㎠)에 걸쳐 ~5% 이내로 동일하다. For a given system, the frequency and amplitude of the wave is equal to 5% or less over a large area (~ ㎠). 리본들 사이의 PDMS의 평평한 구조와 근접한 리본들의 파동 내에서 서로 관련이 있는 위상의 부재는, 상기 리본이 기계적으로 강하게 결합되어 있지 않음을 암시한다. The phase that is related to each other in a wave of the flat structure and the adjacent ribbon of PDMS between the ribbon members, suggesting the ribbon does not strongly bonded mechanically. 도 11C (하단 그림)는 리본 파형 중 하나의 파형에 따른 거리의 함수로 측정된 Si 피크의 마이크로 라만(Raman) 측정치를 보여주고 있다. Figure 11C (bottom figure) shows the micro-Raman (Raman) measure of the Si peak measured as a function of distance in accordance with a waveform of the waveform ribbon. 그 결과는 압력 분배에 대한 통찰력을 제공한다. The results provide insight into the pressure distribution.

이 정적인 파형 구성 내에서의 반응은 일률적인, 준극한(semi-infinite) 저 탄성률 지지물 위에서의 박막 고 탄성률 층 내에서 초기 좌굴 형상의 비선형 분석과 일치한다. Reaction in a static waveform configuration is consistent with a uniform, quasi-intrinsic (semi-infinite) a non-linear analysis of the initial buckled shape in the thin film layer of high elastic modulus on the low-elasticity support.

Figure 112006041759657-PAT00003
, ,
Figure 112006041759657-PAT00004
Figure 112006041759657-PAT00005
(1) (One)

여기서, here,

Figure 112006041759657-PAT00006
는 좌굴구조의 임계 변형률이다. Is the critical buckling strain of the structure. ε pre 는 예비 변형률의 레벨이고, λ 0. 는 파장, 그리고 푸아송(Poisson) 비는 ν이고, 영률은 E , 그리고 아래 첨자는 Si 내지 PDMS의 특성을 참조하는 것이다. ε is a pre level of the pre-strain, 0. λ is to refer to the wavelength, and the Poisson (Poisson) ratio ν, and the Young's modulus E, and the subscript Si is to characteristics of PDMS. 실리콘의 두께는 h 이다. The thickness of the silicon is h. 이 처리는 제조된 파형 구조의 많은 특성을 잡고 있다. This process is holding a number of properties of the produced wave structure. 도 11D 는, 예를 들어, 예비 변형률 값이 고정될 때 (이 데이터에서는 ~0.9%), 상기 파장과 진폭 둘 다 선형적으로 Si의 두께에 따라 결정됨을 보여준다. Figure 11D, for example, shows that (the data in the ~ 0.9%), both the wavelength and the amplitude is linearly determined by the thickness of Si when the pre-deformation value to be fixed. 상기 파장은 예비 변형률의 레벨에 따라 결정되지 않는다( 도 12 ). The wavelength is not determined by the level of pre-strain (Fig. 12). 더욱이, Si(실리콘)과 PDMS (E Si =130GPa, E PDMS= 2MPa, ν si =0.27, ν PDMS =0.48)의 기계적인 특성을 위한 논문의 값을 이용한 계산은 측정된 값의 ~10%(최대 편차) 이내에 있는 진폭과 파장을 산출한다. Moreover, Si (silicon) and PDMS (E Si = 130GPa, E PDMS = 2MPa, ν si = 0.27, ν PDMS = 0.48) calculated using the value of the paper for the mechanical properties of the 10% of the measured value ( and it calculates an amplitude and a wavelength that is within the maximum deviation). 상기 "리본 변형률"은 (파장으로부터 결정된) 리본의 유효한 비율로부터 (AFM에 의해 측정된 표면 거리로부터 결정된) 실제의 길이로 계산되고, 산출된 값은 ~3.5%에 따라 정해지는 예비 변형률을 위한, PDMS 내에서의 예비 변형률과 거의 동일하다. The "ribbon strain" is calculated from the effective rate of the ribbon (determined from the wavelength) to (as determined from the surface the distance measured by AFM) the actual length of the calculated values ​​for the pre-strain, which is defined according to the ~ 3.5%, it is almost the same as the pre-strain in the PDMS. 실리콘 그 자체 내에서 실리콘 변형률로 참조한 상기 피크 (즉, 최대) 변형률은, 파장이 존재하는 곳과 임계 변형률(본 실험의 경우에는 ~0.03%)이 굽힘과 관계된 피크 변형률에 얼마간 비교되는 곳에서의 변형률의 형상에 있어서, κ가 곡률인 κ h /2에 따른 파장의 극한값에서의 리본 두께와 곡률의 반경으로부터 평가된다. The peak referred to in the silicon itself to the silicon strain (i. E., Maximum) strain, in where the change to the threshold strain (has to 0.03% in this experiment), which wavelength is present compared to some the peak strain associated with bending according to the shape of the strain, it is estimated from the radius of the ribbon thickness and the curvature at the extreme value of the wavelength according to the κ h / 2 of the curvature κ.

도 11의 데이터에 있어서, 상기 리본 변형률보다 작은 두 인자보다 많은 상기 실리콘의 피크 변형률은 ~0.36(±0.08)% 이다. In the data of Figure 11, the peak strain of the number of silicon smaller factor than the two ribbon strain is ~ 0.36 (± 0.08)%. 주어진 예비 변형률에 있어서 ( 도 13 ), 이 실리콘 변형률은 모든 리본 두께와 동일하다. For a given pre-strain (Fig. 13), a silicon strain is the same as that of all the ribbon thickness. 상기 리본 변형률보다 충분히 작은 실리콘의 피크 변형률 내에서의 결과로 생긴 기계적인 이점은 연신성을 획득하는데 있어서 결정적으로 중요하다. Mechanical advantage resulting from within the peak strain of a sufficiently small than that of the silicon ribbon strain is of critical importance according to obtain the elongation. 뒤틀린 박막 필름은 항상 증발된 금속과 절연체 또는 PDMSD (여기에 설명된 대로, 미리 형성된 것과는 대조적으로 전사된 단결정 소자와 제품) 쪽으로 뽑아낸 스핀에서 관찰된다. Twisted thin film is always the evaporated metal and the insulator or PDMSD is observed in the spin drawn up (as described here, a single-crystal devices and the product transferred to the opposed pre-formed).

제조 후의 탄성체 기판에 적합한 압축력 있고 인장력 있는 변형률에 대한 파형 구조의 동적 응답은 잡아 늘이거나 압축 가능한 전자 제품에 있어 주요한 중요성이다. The dynamic response of the corrugation structure for a strain with a suitable pressing force and a tensile force in the elastic substrate after manufacturing is to increase or hold a major importance in the compressible electronics. 이 처리과정의 기술을 드러내기 위해, 상기 리본의 큰 치수와 대등하도록 압축하게끔 또는 잡아 늘이게끔 상기 PDMS에 적용한 힘만큼의 AFM에 의해 파형의 Si 리본의 형상을 측정한다. To reveal a technique of this process, the compression is gekkeum hagekkeum or hold always equal to the largest dimension of the ribbon, measuring the shape of the Si ribbon of the waveform by the AFM as a force is applied to the PDMS. 이 힘은 푸아송 효과에 기인하여 양쪽 리본을 따라 변형률을 만들어내고, 상기 리본들과 직각을 이룬다. This force is created a strain along both the ribbon due to the Poisson effect, it forms the ribbon and at right angles. 직각을 이루는 상기 변형률은 주로 리본들 사이의 영역에 있는 PDMS의 변형률을 초래한다. The strain perpendicular to mainly result in deformation of the PDMS in the regions between the ribbons. 반면에, 리본을 따라 형성된 변형률은, 상기 파동의 구조 변화에 의해 수용된다. On the other hand, the strain formed in accordance with the ribbon, and is accommodated by the structural change of the wave. 도 14A 에 나타난 3-차원 높이 사진과 표면 프로파일은 압축되고, 흐트러지지 않고, 잡아 늘이거나 압축 가능한 (샘플 상의 위치와 얼마간 다른 곳으로부터 수집된) 상태의 예를 제안하고 있다. Figure 14A 3- dimensional height images and the surface profile shown in proposes an example of a state (position and collected from some other place on the sample) are compressed, without being disturbed, increase or hold compressible. 이 경우 내지 다른 경우에 상기 리본은, 상기 리본들 ( 도 15 ) 사이의 영역에 의해 정의된 바와 같은 PDMS 표면의 흐트러지지 않은 위치의 아래 쪽에 놓은 파동 구조물의 대략 절반인 변형률 중에 사인 곡선의 (도 14A의 오른손 방향 프레임에 있는 선) 형상을 유지한다. In this case to the other case, the ribbon, the ribbon (Fig. 15) of the sine wave during approximately half of the strain wave structures placed across the bottom of the undisturbed position of the PDMS surface, as defined by the area between (Fig. maintain line) shape 14A in the right hand direction of the frame. 도 14B 는 흐트러지지 않은 상태 (0)에 관한 압축력 있고 (음) 인장력 있는 (양) 인가된 변형률을 위한 파장과 진폭을 보여준다. 14B is a compressive force on the undisturbed state (0) and (negative) shows the wavelength and the amplitude for the strain applied tensile force (amount), which. 상기 데이터는 점 하나 당 많은 수 (>50)의 리본으로부터 수집된 AFM 양을 평균 낸 것과 일치한다. The data is consistent with the AFM averaged amount collected from the ribbon of the point number (> 50) per one. 상기 인가된 변형률은 PDMS 기판의 측정된 끝에서 끝까지의 크기 변화로부터 결정된다. The applied strain is determined from the change in size of the end in the measured end of the PDMS substrate. 이 연구의 경우에 있어서, 사인 곡선의 파장 형상으로부터 평가된 폐곡선 적분과 마찬가지로 직접적인 표면 측량은 인가된 변형률과 리본 변형률 ( 도 16 ) 이 동일함을 보여주고 있다. In the case of the study, giving Similar to the closed curve shape of a sinusoidal wave from the integration evaluate direct surface measurement is applied to the strain and the strain ribbon (Fig. 16) illustrates this is the same. (임계 변형률을 뺀 예비 변형률보다 큰 인장 변형에서 살아남은 작은 진폭 (<5nm) 파동은 초기의 좌굴화 처리과정 중의 Si의 근소한 미끄러짐에서 기인할 수 있다. 이 작은 (내지 0) 진폭 형상 내에서 계산된 실리콘의 피크 변형률과 리본 변형률은 실제 값을 과소평가했다.) 흥미롭게도, 상기 결과는 리본파의 인가된 변형률에 대한 물리적으로 다른 두 가지 응답을 나타낸다. (Small amplitude (<5nm) wave survived the large tensile strain than the pre-strain obtained by subtracting the threshold strain may be caused by the Si slight slippage of the in the course of the initial buckling screen process. The smaller (to 0) calculated in the amplitude shape peak strain and the strain of the silicon ribbon has underestimated the true value.) Interestingly, the results show that physically two different response to an applied strain on the ribbon wave. 장력에 있어, 파동은 직관적이지 않은 방법에 의해 전개된다: 상기 파동은 인가된 변형률과 함께 인지할 수 있을 만큼 변화하지 않고, 후-뒤틀림 기술과 일치한다. In tension, the wave is developed by a method that is intuitive: not changed enough to recognize the wave with the applied strain, the post-distortion technique is consistent with. 대신, 변형률을 수용하는 진폭에 변화가 있다. Instead, there is a change in amplitude for receiving the strain. 이 형상에서, 실리콘 변형률은 PDMS가 잡아 늘었거나 압축된 만큼 감소한다; In this configuration, a silicon strain is reduced by the PDMS is increased to hold or compression; 이는 인가된 변형률과 예비 변형률이 동일할 때 ~0%에 도달한다. This amounts to the same as the applied strain and the pre-strain to 0%. 반대로, 압축에 있어서, 인가된 변형률의 증가와 함께 파장은 감소하고 진폭은 증가한다. In contrast, in the compression, the wavelength is reduced with the increase of the applied strain and the amplitude is increased. 이 기계적인 응답은 장력의 반응과 질적으로 다른 아코디언 주름관과 유사하다. The mechanical response is a response of the tension and the qualitatively similar to other corrugated accordion. 압축 상태 동안, 파장의 최고점과 최저점에서의 곡률 반경 감소로 인한 실리콘 변형률은 인가된 변형률과 함께 증가한다. During compression, a silicon strain due to the radius of curvature decreases in the wavelength peaks and troughs increases with the applied strain. 그러나, 도 14B 에서 보여지듯이, 증가의 비율과 실리콘 변형률의 크기는 양쪽 모두 리본 변형률보다 훨씬 작다. However, as shown in Figure 14B, the size of the ratio and strain of the silicon increases both much smaller than the ribbon strain. 이 기술은 연신성을 가능하게 한다. This technology enables the stretchability.

파형의 형상과 일치하는 변형률의 형상에서 완전한 응답은 초기의 좌굴구조 상태에서의 파장의 값, λ 0 , 그리고 인가된 변형률 ε apllied 의 상관관계를 제공하는 다음과 같은 방정식에 의해 양적으로 표현될 수 있다. Complete response can be expressed quantitatively by the following equation to provide a value of the wavelength at the initial buckling structure state, λ 0, and correlation between the applied strain ε apllied relationship in the shape of the strain to conform to the shape of the waveform have.

Figure 112006041759657-PAT00007
(2) (2)

이 인장/압축 불균형은, 예를 들어, PDMS와 압축 상태 동안 형성된 Si의 부조 영역 사이의 경미한, 가역적인 분리로부터 발생할 수 있다. The tension / compression imbalances may for example result from a slight, reversible separation between the relief regions formed of Si for PDMS and compression. 이 경우에 있어서, 이 불균형 반응을 나타내지 않는 시스템과 마찬가지로, 인장과 압축 양쪽 모두에 있어서 상기 파동 진폭 A는 적당한 변형률 (<10-15%) 에 유효한 단일 식으로써 주어진다. In this case, as in the system it does not indicate an imbalance reaction, the wave amplitude A in both the tension and compression sides are given as a single valid expression in the appropriate strain (<10-15%).

Figure 112006041759657-PAT00008
(3) 3

A 0 는 초기의 좌굴 상태에 상응하는 값이다. A 0 is a value corresponding to the initial state of buckling. 이 식은 도 14A 에 보인 바와 같이, 어떠한 적정한 매개 변수 없이도 실험과 양적인 일치를 가져온다. This equation, as shown in Figure 14A, resulting in the appropriate parameter without any experimentation and quantitative match.

인장/압축 변형률을 수용하는 파형이 잔존할 때, 실리콘의 피크 변형률은 굽힘성에 의해 좌우되고 (33)에 의해 주어지고, When the waveform for receiving the tension / compression residual strain, the peak strain of the silicon is influenced by gender bending is given by (33),

Figure 112006041759657-PAT00009
(4) (4)

도 14B 에서 곡률로부터 측정된 변형률과 바람직하게 일치한다. In Figure 14B match and preferably the strain measured by the curvature. ( 도 18 도 봐라.) 그러한 분석적인 식은 시스템이 실리콘을 파열시키지 않으면서 지탱할 수 있는, 인가된 변형률의 범위를 정의하는데 유용하다. (Fig. 18 look.) Such an analytical expression is useful to define the range of the system is capable of supporting, without rupture of the silicone, applied strain. 0.9%의 예비 변형률에 있어서, 만약 상기 실리콘 고장 변형률이 ~2% (압축 내지 장력 어느 한 쪽을 위한) 라고 가정하면, 이 범위는 -27% 내지 2.9%이다. In the preliminary strain of 0.9%, if assuming that the silicon broken strain 2-2% (for a certain compression to the tension side), the range is from -27% to 2.9%. 압축 및 인장 변형성의 바람직한 범위의 균형을 맞추기 위해, 예비 변형률의 레벨을 제어는 변형률 (즉, 거의 30%)의 상기 범위를 허용한다. To accommodate the compression and balance of the preferred scope of the tensile deformation, controlling the level of the pre-strain allows the range of the strain (i.e., almost 30%). 예를 들어, 3.5% (실험한 최대값)의 예비 변형률은 -24%에서 5.5%로 범위를 산출한다. For example, pre-strain of 3.5% (experiments a maximum value) is calculated to range from 24% to 5.5%. 그러한 계산은 변형률의 극한 레벨에서조차 인가된 변형률이 리본 변형률과 동일하다고 가정함을 주지해야 한다. Such a calculation should be noted that the assumption that the strain applied even at extreme levels of strain is identical to that ribbon strain. 실험적으로, 인가된 변형 률이 리본으로 완전히 전사되게끔 변형률을 수용하기 위해 리본들의 말미와 리본들 사이를 넘어서는 PDMS의 역량으로 인해, 이러한 계산들은 종종 초과하기도 한다. Experimentally, due to the PDMS capabilities beyond between the end of the ribbon, and ribbon to accommodate an applied strain is strain gekkeum is completely transferred to the ribbon, these calculations are also often exceeded.

통상적인 처리과정 기술을 이용한 실리콘, 박막 금속 접촉 장치 그리고 절연 층에 있는 불순물의 패턴을 정의하기 위한 추가적인 단계인 제조 순서(도 10, 상위 프레임)의 도입부에서 포함된 실용적인, 잡아 늘이거나 압축 가능한 제품을 생산해냈다. The practical, can hold expand or compress the product contained in the introduction to the conventional process technology using silicon, thin-film metal contact device and the additional steps of fabrication sequence (Figure 10, upper frame) for defining the pattern of the impurity in the insulating layer I did the production. 두 개 및 세 개의 단말기, 다이오드 그리고 트랜지스터는 각각 이런 식으로 제조되어, 진보한 기능성과 함께 회로에 기본적인 조립 블럭을 제공한다. And two or three terminals, the diode and the transistor is produced in this way, respectively, provide the basic assembly for the circuit block with advanced functionality. 집적 리본 제품인 이중 전사 처리과정은 SOI를 하나의 변형되지 않은 PDMS 슬라브로 최초로 들어올리고, 그 다음 하나의 예비 변형률 PDMS 기판은 탐침을 위해 노출된 금속 접촉 장치와 함께 파형의 제품을 생성한다. Integrated ribbon product, the double transfer process is by lifting the first SOI a single unmodified PDMS slab, then a pre-strain PDMS substrate produces a product of the waveform with the exposed metal contact devices for the probe. 도 17A 및 17B는 광학 이미지와 PDMS에 적합한 변형률의 다양한 레벨을 위한 하나의 잡아 늘이거나 압축 가능한 pn-접합 다이오드의 전기 응답을 보여준다. Figure 17A and 17B, or one out of increase for the various levels of the appropriate strain into the optical image PDMS and shows a compressible electrical response of the pn- junction diode. 데이터의 분산 범위 내로 잡아 늘이거나 압축하는 제품의 전기적인 특성 내에서 조직적인 변화를 관찰할 수 없다. Out into the distribution range of the data it can not be observed a systematic change in the electrical characteristics of the product to increase or compression. 상기 굴곡의 편차는 주로 탐침 접촉의 품질 내에서의 변화에 기인한다. Deviation of the winding is mainly due to a change in the quality of the contact probe. 이 pn-접합 다이오드는 (역-바이어스 상태에서) 통상적인 정류장치뿐 아니라 광검출기나 광전지 장치로서도 이용할 수 있다. The pn- junction diode (reverse-biased state in a) conventional rectifier, as well as can be used as a photodetector or a photovoltaic device. ~-1V의 역 바이어스 전압에서, 광전류 밀도는 ~35nA/㎠이다. In the reverse bias voltage of -1V ~, photocurrent density - is 35nA / ㎠. 정 바이어스에서, 0.3의 충진률(fill factor)을 산출하는 단락-회로 전류 밀도 및 개방-회로 전압은 각각 ~17mA/㎠ 와 0.2V이다. In the forward bias, the short-circuit for calculating the filling ratio (fill factor) of 0.3-circuit current density and the open-circuit voltage are each ~ 17mA / ㎠ and 0.2V. 상기 응답의 형상은 표준(도 17B에 있는 고체 곡선)과 일치한다. The shape of the response is consistent with a (solid curves in Fig. 17B) standard. 상기 제품의 특성은, 압축, 잡아늘이기, 그리고 제거의 ~100개 싸이클 이후( 도 19 )에서 조차 주목할 만큼 변화하지 않는다. Properties of the product, compressed, and does not change even as noted in stretching out, and after ~ 100 cycles of the removal (Fig. 19). 도 17C 는 pn 다이오드, 그리고 하나의 게이트 절연체처럼 열 SiO 2 의 박막 집적 층 (40nm)과 함께 사용하는 것과 유사한 순서로 형성된 잡아늘이거나 압축가능한, 파형의 실리콘 쇼트키 장벽 MOSFET의 전류-전압 특성을 보여준다. Figure 17C is a pn diode, and one as a gate insulator formed of a procedure similar to that used with the thin film integrated layer (40nm) of thermal SiO 2 hold increasing and compressible, the current of the silicon Schottky barrier MOSFET of the waveform-voltage characteristic show. 이 파형 트랜지스터의 전기적인 측정으로부터 얻은 상기 제품의 매개변수-선형 형상 이동속도 ~100㎠/Vs (있을 법한 접촉은 제한), 임계 전압 ~-3V-는 동일한 처리 조건을 사용하는 SOI 웨이퍼 상에 형성된 제품의 매개변수에 필적한다. The waveform parameters of the product obtained from the electrical measured variable of the transistor-linear shape moving speed ~ 100㎠ / Vs (contact probable limits), the threshold voltage ~ -3V- is formed on the SOI wafer using the same process conditions comparable to the parameters of the product. ( 도 20도 21 ). (Figs. 20 and 21). pn 다이오드와 마찬가지로, 이 파형 트랜지스터는 제품을 손상하거나 전기적 특성을 주목할 만큼 변경하지 않으면서 변형률의 큰 레벨까지 가역적으로 잡아 늘이거나 압축할 수 있다. Like the pn diode, a transistor waveform may damage or reversibly compressed or stretched to a greater levels in strain do not change by noting the electrical properties of the product. 다이오드와 트랜지스터 양쪽 모두에 있어서, 제품의 말미를 넘어선 PDMS 안에 있는 변형률은 인가된 변형률보다 작은 제품 (리본) 변형률을 초래한다. According to both the diode and the transistor, the strain in the PDMS beyond the end of the product, resulting in a small product (ribbon) than the strain applied to the strain. 모든 연신성은 제품 연신성이 결합된 효력과 PDMS 변형률의 이러한 형에서 기인한다. It is due in all stretched castle type of products such as soft effect PDMS strain the Holy combined. 본 실험의 변형률보다 큰 압축 변형률에서, PDMS는 탐침하는 것을 어렵게 만든 방법으로 굽히는 경향이 있다. In large compressive strain than the strain of the present experiment, PDMS has a tendency to bend made it difficult to probe method. 보다 더 큰 인장력 있는 변형률에서, 리본은 파열되거나, 미끄러지고, 리본 길이 및 실리콘 두께에 따라 실리콘과 PDMS 사이를 접합하는 힘이 손상되지 않은 채로 남아 있다. In larger tensile strain than in, ribbon tear, or slip, it remains without being a force that the joint between the silicon and the PDMS damage according to the ribbon length and silicon thickness.

이런 잡아늘이거나 압축가능한 실리콘 MOSFET와 pn 다이오드는, 형성될 수 있는 '파형의' 전자 제품의 많은 종류 중에서 단지 두 개만을 나타낸다. This catch increasing and compressible silicon MOSFET as pn diodes, only shows only two of the many kinds of electronic products, in the waveform, which may be formed. 완전한 회로 시트 내지 박막 실리콘 평판은 또한 잡아늘이거나 압축 가능한 파형 형상의 단축 내지 2축으로 구조화할 수 있다. Complete the circuit sheet to the thin film silicon plate may also be structured in a reduced to two axes of the possible to increase or hold the compression waveform shape. 더욱이 파형 제품의 유일한 기계적인 특성인 다수의 반도체에서 일어나는 전기적인 특성을 위한 변형률의 결합은, 기게적으로 조화된, 이례적인 전자 응답을 획득하기 위한 변형률 내에 있는 주기적인 변화를 활용하는 제품을 설계하도록 기회를 제공한다. In addition, to design the product to take advantage of a periodic change in the coupling of the strain for the electrical characteristics occurring in the plurality of semiconductor, the only mechanical property of the waveform product, strain to obtain a, unusual electronic response harmonized Machine tools enemy It provides an opportunity.

재료 및 방법 Materials and methods

샘플 제조: Si 기판(Soitec, Inc.) 상의 SiO 2 (145nm, 145nm, 200nm, 400nm, 400nm 내지 1㎛의 두께) 상의 Si(20, 50, 100, 205, 290 내지 320nm의 두께)로 이루어진 SOI(silicon-on-insulator) 웨이퍼. Sample Preparation: Si substrate (Soitec, Inc.) on the SiO 2 SOI consisting of Si (20, 50, 100, 205, 290 to 320nm thickness) on the (145nm, 145nm, 200nm, 400nm , 400nm to 1㎛ thickness) (silicon-on-insulator) wafer. 이 경우, Si (Shin-Etsu) 상의 Si (~2.5㎛의 두께) 및 SiO2 (~1.5㎛의 두께)의 SOI 웨이퍼를 이용한다. In this case, the use of the SOI wafer of Si (Shin-Etsu) on the Si (~ 2.5㎛ thickness), and (thickness of ~ 1.5㎛) SiO2. 모든 경우, 상위 Si 층은 5 ~ 20 Ωcm 사이의 고유저항을 가지고, 붕소 (p-형) 내지 3가 인 (n-형)으로 도핑된다. In all cases, the upper Si layer has a resistivity between 5 ~ 20 Ωcm, the boron (p- type) to 3 is doped with phosphorus (n- type). 이 SOI 웨이퍼들의 상위 Si는, Si 리본 (5~50㎛의 폭, 15mm의 길이) (PlasmaTherm RIE, SF6 40sccm, 50mTorr, 100W)를 정의하기 위해 photolithoresist (AZ 5214 포토리지스트, Karl Suss MJB-3는 마스크 얼라이너(mask aligner)와 접촉)와 RIE(reactive ion etched, 에칭된 리액턴스 이온) 패턴으로 되어있다. The top of the SOI Si wafer, Si ribbons (width of 5 ~ 50㎛, length of 15mm) (PlasmaTherm RIE, SF6 40sccm, 50mTorr, 100W) for photolithoresist (AZ 5214 photoresist, Karl Suss MJB-3 to define is a mask aligner (mask aligner), and the contact) and RIE (reactive ion etched, reactive ion etched) pattern. 상기 The SiO 2 The The SiO 2 층은 HF(49%) 내에서, 에칭 시간은 주로 Si 리본의 폭과 관계된 언더컷(undercut) 에칭에 의해 제거된다. Layer is in the HF (49%), the etching time is mainly removed by the associated undercut (undercut), and etching of Si ribbon width. 측면 에칭 비율은 통상적으로 2~3㎛/min이다. Side etching rate is usually 2 ~ 3㎛ / min. 폴리(디메틸실록산) (PDMS) 탄성 중합체 (Sylgard 184, Dow Corning) 의 슬라브는 주 성분을 혼합하고 10:1의 무게 비율로 약품을 경화하며, 2시간 이상 동안 70℃에서 내지는 12시간 이상 동안의 실온에서 경화함으로써 제조 된다. For curing the drugs the weight ratio of 1: 1, and more than 12 hours naejineun at 70 ℃ for at least 2 hours: poly (dimethylsiloxane) (PDMS) elastomer (Sylgard 184, Dow Corning) of the slab is mixed with the main component and 10 It is prepared by curing at room temperature.

이 PDMS (1~3mm의 두께)의 평평한 슬라브들은 파형 구조를 만들게 하기 위해 에칭된 SOI 웨이퍼 상의 Si와 정각으로 접촉하도록 만든다. Flat slab of PDMS (thickness of 1 ~ 3mm) are made in contact with Si and the right angle on the SOI wafer is etched to create a wave structure. 이 접촉에 앞서는 PDMS의 제어된 확장을 새로 만드는 어떤 방법도, 상기 웨이퍼로부터의 이동 후에 수축이 뒤따른다. Some way to make a controlled expansion of the PDMS prior to the contact with the new road, follow after the shrinkage after moving from the wafer. 본 발명자들은 세 가지 다른 기술을 검토한다. The present inventors have to review the three different techniques. 첫 번째로, SOI 기판 접촉의 뒤를 잇는 PDMS의 기계적인 회전은 예비 변형률을 만들어냈다. First, the mechanical rotation of the PDMS the successor of the SOI substrate contact has created the pre-strain. 이 방법에 의해 파형의 구조가 만들어질지라도, 일률적이지 않은 파형의 주기와 진폭을 만드는 경향이 있다. Although the structure of the waveform is created by this method, there is a tendency to make the frequency and amplitude of the non-uniform waveform. 두 번째로, PDMS (열 팽창 계수 = 3.1*10 -4 K -1 ) 를, 접촉 전 그리고 SOI로부터의 이동 후에 30℃ 와 180℃의 온도로 가열하고, 뒤이어 냉각함으로써 넓은 영역에 걸쳐 탁월한 일률성과 함께 고도로 재생 가능한 방식으로서 파형의 Si 구조를 생성했다. Secondly, PDMS (thermal expansion coefficient = 3.1 * 10 -4 K -1) excellent uniformity over the, in the pre-contact and a large area, by moving from the SOI after heating to a temperature of 30 ℃ and 180 ℃, cooled and subsequently with a highly available reproduction manner it produced a Si structure of the waveform. 이 방법과 함께, 온도를 변경함으로써 PDMS에 있는 예비 변형률을 매우 정확히 제어한다 ( 도 12 ). By changing the temperature with this method is very accurate control of the pre-strain in the PDMS (Fig. 12). 세번 째 방법은 SOI와 접촉하기 전, 뒤이어 이동 후에 물리적으로 제거된 기계적인 장치와 함께 늘어난 PDMS를 이용한다. Three times a method is used in the extended PDMS with the former in contact with the SOI, of the subsequently physically removed after the mobile unit. 열 접근과 마찬가지로, 이 방법은 바람직한 일률성과 복제 가능성을 가능하게 했지만, 열 방법과 비교해, 예비 변형률 레벨을 정교하게 조정하기 더 어렵다. Like the column access, but the method enables a desired uniformity and replication potential, compared with the thermal method, it is difficult to more finely adjust the pre-strain level.

pn 접합 다이오드와 트랜지스터와 같은 제품을 위해, 증발된 전자 빔 (Temescal BJD1800)과 포토리지스트로 (에칭 또는 들어올림을 통해) 패턴 된 금속 층 (Al, Cr, Au)은 접촉 장치와 게이트 전극으로서 일하게 된다. For products such as pn junction diodes and the transistor, the electron beam (Temescal BJD1800) and photoresist Our metal layer pattern (through etching or lift) (Al, Cr, Au) evaporation is a one as the contact device and the gate electrode It is. SOD (Spin-on-dopants) (B-75X, Honeywell, p-형용 USA; P509, Filmtronics, n-형용 USA)는 실리 콘 리폰을 도핑하는데 익숙하다. SOD (Spin-on-dopants) (B-75X, Honeywell, p- molding USA; P509, Filmtronics, n- molding USA) is familiar to dope the silicon Rippon. 우선, 상기 SOD 재료는 미리-패턴된 SOI 웨이퍼 위에 스핀-코팅 (4000rpm, 20초) 된다. First, the SOD material is pre-coated (4000rpm, 20 seconds) on a spin patterned SOI wafer. PECVD(plasma-enhanced chemical vapor deposition; 플라즈마화학기상증착장치) (PlasmaTherm)에 의해 준비된 이산화 규소 층 (300nm)은 SOD 용 마스크로서 이용된다. PECVD (plasma-enhanced chemical vapor deposition; plasma chemical vapor deposition device) to the silicon dioxide layer (300nm), prepared by (PlasmaTherm) is used as a mask for SOD. 10초간 950℃에서 가열된 뒤, SOI 웨이퍼 상의 SOD와 마스킹 층 둘다 6:1 BOE (Buffered Oxide Etchant)를 이용해 에칭된다. After being heated at 950 ℃ 10 seconds, both SOD and the masking layer on the SOI wafer 6: is etched using a 1 BOE (Buffered Oxide Etchant). 트랜지스터 장치를 위해, 열로 인해 성장한 (1100℃, 10~20분. 용광로 안에서 건조 산화는 고순도 산소와 함께 25nm 및 45nm 사이의 두께로 흐른다.) 이산화 규소는 게이트 유전체를 제공한다. For the transistor devices, has grown due to the heat (1100 ℃, 10 ~ 20 minutes in a dry oxidation furnace flows to a thickness of between 25nm and 45nm with a high purity oxygen.) Dioxide provides the gate dielectric. SOI 기판 상에서 모든 제품의 처리과정 단계가 완전히 끝난 뒤, 집적화된 장치 구조와 함께 상기 Si 리본은 (통상적으로 폭이 50㎛, 길이가 15mm), SiO2 밑에 있는 층의 HF 에칭 상태 동안 제품 층을 보호하기 위해 포토리지스트 (AZ5214 내지Shipley S1818) 로 뒤덮힌다. After the processing step of all products on completion of the SOI substrate, the Si ribbon with the integrated device structure (typically the width 50㎛, the length is 15mm), a protective layer for the product HF etching condition of the underlying SiO2 layer It is covered with photoresist (AZ5214 to Shipley S1818) to. 산소 플라즈마로 포토리지스트 층을 제거한 뒤, 평평한 PDMS (70℃, > 4시간) 슬라브는 어떠한 예비 변형률도 없이, 평평한 형상에서, SOI 기판으로부터 리본 장치를 제거하는 것이 익숙하다. After removing the photoresist layer with an oxygen plasma, a flat PDMS (70 ℃,> 4 hours) slab, without any pre-strain, on a flat surface shape, it is familiar to remove the ribbon from the device SOI substrate. 부분적으로 경화된 PDMS (주 성분을 혼합하고 약품을 경화한 뒤 실온에서 12시간 이상) 의 하나의 슬라브는 뒤이어 완전히 경화된 PDMS 슬라브 상에서 Si 리본 장치와 접촉한다. A slab (more than 12 hours in a mixture of the main component and the curing medicine back to room temperature) the partially-cured PDMS is in contact with the Si ribbon unit on the fully cured PDMS slab followed. 뒤이은 이 슬라브의 이동으로 부분적으로 경화되었던 PDMS (70℃에서 가열함으로써)의 경화가 완료된 것은, 상기 장치를 최초의 PDMS 슬라브로부터 상기 새로운 PDMS 기판으로 전사한다. Subsequent curing of the (heated at 70 ℃) PDMS was partially cured to the movement of the slab is completed, to transfer the device to the new PDMS substrate from the first PDMS slab. 실온으로 식히는 것과 관계된 축소는 탐침에 노출된 전극과 함께 파형의 장치를 생성하는 이동과 해체와 같은 예비 변형률을 생성한다. Reduction related to that cooling to room temperature to produce a pre-strain, such as moving and disassembly of the device for generating a waveform with an electrode exposed to the probe.

측정 : AFM (Atomic force microscopy) (DI-3100, Veeco) 는 파동의 특성 (파장, 진폭)을 정확히 측정하는 것에 익숙하다. Measured: AFM (Atomic force microscopy) (DI-3100, Veeco) is accustomed to accurately measure the characteristics (wavelength, amplitude) of the wave. 취득한 이미지로부터, 파형의 Si를 따라 존재하는 부분적인 프로파일은 통계적으로 측정되고 분석된다. From the acquired images, the partial profiles present along the Si of the waveform is measured and statistically analyzed.

파형의 Si/PDMS의 기계적이고 전기적인 응답을 측정하기 위해, AFM및 반도체 매개변수 분석기 (Agilent, 5155C)와 함께 연신장치(home built stretching stage)가 사용되었다. In order to measure the mechanical and electrical response of the Si / PDMS in the waveform, the AFM was used and a semiconductor parameter analyzer (Agilent, 5155C) and the stretching device (home built stretching stage) together. 라만(Raman) 측정법은 He-Na 레이저로부터의 632.8nm 광선을 이용한 Jobin Yvon HR 800 분광기와 함께 수행된다. Raman (Raman) measurement is carried out with a Jobin Yvon HR 800 spectrometer with 632.8nm light beam from a He-Na laser. 상기 라만 스펙트럼은, 신호를 최대화하기 위해 구조의 길이를 따라 각 위치에서 조정되는 초점과 함께, 파형의 Si를 따라 1㎛의 간격으로 측정된다. The Raman spectra, along the length of the structure in order to maximize the signal with the focus is adjusted at each position is measured at intervals of 1㎛ along the Si of the waveform. 상기 측정된 스펙트럼은 피크 파수에 위치하도록 로렌츠(Lorentzian) 함수에 꼭 맞아야 한다. The measured spectrum is exactly conform to Lorentz (Lorentzian) function to position the peak wave number. 현미경의 초점 위치 상에서 피크 파수의 약간의 상관 관계로 인해, 라만의 결과는 단지 압력 분배 내로 질적인 통찰력을 제공한다. Because of some correlation between the peak wave number on the focus position of the microscope, as a result of the Raman it will only provide a qualitative insight into the pressure distribution.

외곽선 길이, 리본 변형률과 실리콘 변형률의 계산 : 본 실험에서 조사된 재료와 형상의 범위를 위해 상기 실험은, 파형의 Si이 단순한 사인 함수, 즉, y = Asin(kx) (k=2∏/λ)로 정확하게 나타내질 수 있다는 결과를 보여준다. Stroke length, the calculation of strain and ribbon silicon strain: for the range of materials and shapes investigated in this experiment the experiment, a simple sine wave of Si, that is, y = Asin (kx) ( k = 2Π / λ ) to show the results that may be expressed accurately. 그리고 나서 외곽선 길이는 Then outline length

Figure 112006041759657-PAT00010
로 산출된다. It is calculated as.

형 Si의 상기 리본 변형률은 Of the ribbon-type Si strain

Figure 112006041759657-PAT00011
를 이용해 산출한다. The calculated use. 실리콘의 피크 변형률은 파동의 최고점과 최저점에서 발생하고, Peak strain in silicon occurs in peaks and troughs of the wave,

h는 Si의 두께, R c 는 최고점이나 최저점에서 곡률 반경인 h is the thickness of the Si, R c is the radius of curvature at the highest point and the lowest point

Figure 112006041759657-PAT00012
를 이용해 계산, With the calculation,

n은 정수이고, y''는 x의 2차 도함수인 N is an integer, y '' is the second derivative of x

Figure 112006041759657-PAT00013
로부터 주어진다. It is given from.

실질적인 형상에 사인 근사 함수를 사용할 때, 실리콘의 피크 변형률은 When using a sine function approximation to actual shape of the silicon peak strain

Figure 112006041759657-PAT00014
에 의해 주어진다. It is given by the. 도 12 는 예비 변형을 생성할 때 사용된 온도의 함수인 파장을 보여준다. Figure 12 shows a function of the wavelength of the temperature used to generate the pre-deformation. 도 13 에 나타난 바와 같이, 피크 변형률은 파동 진폭과 두께 상의 파장 ( A ~ h , λ~ h )의 선형적인 상관관계에 의한 Si의 두께 h 와 관계가 없다. As shown in Figure 13, the peak strain is not related to the thickness h of Si based on the linear correlation between the wavelength (A ~ h, ~ h λ) on the wave amplitude and thickness. 도 15 는 파형의 구조는 리본 사이의 PDMS 표면의 레벨과 관계있는 거의 동일한 위와 아래의 전치를 포함한다. Figure 15 is the structure of the waveform comprises a transpose of substantially the same up and down in relation to the level of the PDMS surface between the ribbon. 상기 실리콘 리본 변형률은 여기( 도 16 )에서 실험한 시스템을 위해 인가된 변형률과 동일하다. The silicon ribbon strain is the same as the strain applied to a test system here (Fig. 16).

아코디언 주름관 모델: 압축 상태에서 실리콘을 PDMS로부터 분리할 때, 상기 시스템은 좌굴 구조보다는 아코디언 주름관 구조에 의해 좌우된다. Accordion corrugated pipe model: When separating the silicon from the PDMS in the compressed state, the system is dominated by the accordion corrugated structure than the buckling structure. 주름관의 경우에, 압축 인가된 변형률 (ε applied )는 λ o (1+ε applied )이며, 여기서 λ는 식 (2)로 표 현된 것과 같이 변형되지 않은 구성에서의 파장이다. In the case of the corrugated pipe, compressing the applied strain (ε applied) is λ o (1 + ε applied) , where λ is the wavelength in the undeformed configuration as table embodied in equation (2). 압축력 있는 변형의 전/후에, 실리콘 리본의 외곽선 길이는 거의 동일하기 때문에, 본 발명자들은 파동 진폭인 A를 결정하기 위해 다음과 같은 관계를 이용할 수 있다. Before and after the transformation / compression, which, because of the outline length of the silicon ribbon are substantially the same, the inventors of the present invention may use the following relationships in order to determine the amplitude of the wave A.

Figure 112006041759657-PAT00015

이 식은 점근적인 해법을 가지고 있다. This equation has the asymptotic of solutions.

Figure 112006041759657-PAT00016
, ,
Figure 112006041759657-PAT00017

미세한 압축 변형률에서, 이 식은 PDMS로부터 Si를 분리하는 것이 불가능한 경우에도 적용할 수 있고 상기 시스템은 좌굴 구조를 따르는, 식 (3)으로 줄일 수 있다. In the microscopic compression strain, may also be applied to a case it is not possible to separate the Si from the PDMS the expression system may be reduced according to the buckling structure, equation (3). 실리콘의 피크 변형률은 Silicon peak strain

Figure 112006041759657-PAT00018
의 식으로 주어진다. It is given by the formula.

적당한 압축 변형률을 위해, 이 식은 대략 (4)의 식과 동일하다. For proper compressive strain, the same expression for the approximate expression (4).

파동 진폭과 같이 실리콘의 피크 변형률은, 적당히 인가된 변형률의 한계 내에서, 주름관과 좌굴 모델 양쪽 모두와 기능적인 형상이 거의 동일하다. Peak strain of the silicon, such as a wave amplitude is suitably within the limits of the applied strain and is equal substantially the corrugated pipe and buckling model, both the functional shape. 도 18 은 위와 같은 식과, 식 (4)에 따라 계산된 피크 변형률을 보여주고 있다. Figure 18 shows the peak strain calculated according to the equation, Equation (4) above.

장치 특성 : 하나의 반도체 매개 변수 분석기 (Agilent, 5155C)와 통상적인 탐침 위치는 파형의 pn 접합 다이오드와 트랜지스터의 전기적인 특성을 위해 사용되었다. Device characteristics: a semiconductor parameter analyzer (Agilent, 5155C) and the conventional probe was used to position the electrical characteristics of the pn junction diodes and the transistor of the waveform. pn-다이오드의 광선 응답은 광학 동력 미터 (Ophir Optronics, Inc., Laser Power Meter AN/2) 에 의해 측정된 바와 같이 ~ 1W/㎠의 조도 세기 이하로 측정된다. Beam response of the pn- diode is measured by the below-illumination intensity of 1W / ㎠ as measured by an optical power meter (Ophir Optronics, Inc., Laser Power Meter AN / 2). 잡아 늘이고 압축하는 동안 및 그 뒤에 제품을 측정하기 위해 기계적 장치를 이용한다. Uses during the hold extends compression and mechanical devices in order to subsequently measure the products. 상기 처리 과정의 가역성을 조사하기 위해서는, 환경 조명에서 ~100 싸이클 이전과 이후에 pn 다이오드의 압축 (~5% 변형률까지), 잡아늘임 (~15% 변형률까지), 그리고 제거의 세 가지를 측정해야 한다. In order to investigate the reversibility of the process, to measure the three in ambient light - (up to 5% strain), the compression of the pn diode 100 cycles before and after, hold (up to 15% strain) neulim, and removed do. 도 19 는 그 결과를 보여주고 있다. Figure 19 shows the results. 도 20도 21 은 이미지, 약도 그리고 파형 트랜지스터로부터의 제품 치수를 보여준다. 20 and 21 show the dimensions of the product from the image, and waveform Map transistor.

실시예 2: 탄성체 기판 상의 고성능 전자제품을 위한 좌굴형상의 GaAs 리본 및 파형의 GaAs Example 2: Preparation of GaAs ribbon and waveform shape of the buckling for high performance electronics on the GaAs substrate elastomer 리본 ribbon

서브미크론의 범위 내에서 두께가 있는 단결정 GaAs 리본과 잘 정의된 '파형의' 및/내지 '좌굴된' 형상이 제조되었다. This and / or 'a buckling' shape 'of the waveform, the sub-micron and a well-defined single-crystal GaAs ribbon with a thickness in the range of was prepared. 그에 기인한, 하나의 탄성체 기판 표면 위 내지는 그에 박힌 구조는, GaAs 그 자체보다 큰 10번 이상, 변형률이 >10%이 되는 가역적인 연신성과 압축성을 나타내고 있다. It caused a, there is shown a reversible elongation and compressibility naejineun above one of the elastic substrate surface studded structure thereof is more than 10 times larger than GaAs such, the deformation that is> 10%. 이 구조로 된 GaAs 리본에 접촉하는 오믹과 쇼트키를 통합함으로써, 고성능의 잡아늘이거나 압축 가능한 전자 제품 (예를 들어 MESFET(metal-semiconductor field-effect transistors))을 얻을 수 있었다. By integrating the ohmic and Schottky contact to the GaAs in the ribbon structure, to obtain a stretched or a compressible high performance electronic equipment (for example, MESFET (metal-semiconductor field-effect transistors)). 이러한 종류의 전자 시스템은, 혼자 내지는, 연신성, 극심한 유연성 또는 복잡한 곡선의 형상을 가진 표면을 따르기 위한 능력과 함께 고주파 동작을 요 구하는 응용을 위한 회로를 형성하기 위해, 유사하게 디자인된 실리콘, 절연체 및/내지 금속 재료와 혼합해 사용할 수 있다. This type of electronic system, alone naejineun, stretchability, extreme flexibility, or to form a circuit for the application to obtain requiring high frequency operation with the ability to follow the surface having the shape of a complicated curve, a similarly designed silicon, the insulation and / it can be used to mix with the metal material.

전통적인 마이크로 전자공학에서의 실행 성능은 주로 속도, 전력 효율 그리고 집적 레벨로서 측정된다. Running performance on conventional microelectronic is measured as mainly the speed, power efficient and integrated level. 전자공학의 더 최근의 양식은 다른 처리과정, 통상적이지 않은 기판 (예를 들어, 저렴한 플라스틱, 호일, 종이) 상에서 집적화를 획득하기 위한 능력 또는 넓은 영역에 걸친 능력에 의해 대신 추진되는 것이다. A more recent form of the electronics is driven instead by the ability or capacity over a large area for obtaining an integration over other processes, typically not have a substrate (e.g., a low-cost plastic, foil, paper). 예를 들어, X-ray 의학 진단의 새로운 양식은 원하는 조직을 디지털 이미지화하기 위해 신체를 정각으로 둘러싸는 넓은 영역 화상진찰로서 획득할 수 있다. For example, a new form of X-ray medical diagnosis of a body surrounded by a right angle to the digital image the desired structure can be obtained as large area imaging. 경량의 벽-사이즈 디스플레이 또는 센서는 설계 디자인을 위해 새로운 기술을 제공하는 다양한 표면과 표면 형상에 배치될 수 있다. Lightweight wall of-size display or the sensor may be disposed on a variety of surfaces with a surface shaped to provide a new technology for designing design. 유기 분자, 중합체, 비정질 실리콘, 다결정 실리콘, 단결정 실리콘 나노 와이어, 그리고 마이크로구조의 리본을 포함하는 다양한 재료는, 본 응용 및 다른 응용을 지원할 수 있는 박막 필름 전자공학형 반도체 채널처럼 제공할 수 있도록 조사되어 왔다. Various materials including organic molecules, polymers, amorphous silicon, polycrystalline silicon, single-crystal silicon nanowires, and the ribbon of the microstructures, the investigation to provide, as the present application and to support other applications, thin-film electronics semiconductor channel that It has been. 이 재료는 트랜지스터를 이동성으로 인해 넓은 범위 (즉, 10 - 5 부터 500 cm 2 /V*s까지) 에 이를 수 있도록 하고, 기계적으로 굽힐 수 있는 박막 필름이 유연한 기판 상에서 포맷할 수 있다. This material is a wide range because of the transistor mobility - to be able to do this (i.e., 10-5 500 cm 2 / V * s) , it may be a thin film that can be bent and mechanically film format on the flexible substrate. 큰 간극의 InSAR (interferometric synthetic aperture radar)와 RF(라디오 주파수) 감시 시스템 같은 고속 동작을 요구하는 응용은 훨씬 높은 이동성을 가지는 GaAs, 또는 InP와 같은 반도체를 요구한다. Applications requiring a large gap InSAR (interferometric synthetic aperture radar), and RF (radio frequency) system, high-speed operation such as monitoring the calls for a semiconductor such as GaAs, or InP having a much higher mobility. 단결정 혼합 반도체의 깨지기 쉬운 성질은 고속의, 유연한 트랜지스터를 제조하기 위해서 극복되어야만 하는 다수의 제조 문제점을 생 성한다. Fragile nature of the semiconductor single-crystal mixture has generated a number of manufacturing problems which must be overcome in order to produce a high-speed, flexible transistor. 고-품질의 벌크 웨이퍼로부터 생성된 인쇄 GaAs 와이어 배열를 이용함으로써 MESFET를 만들기 위한 실용적인 접근법을 확립했다. High-it established a practical approach for creating a print GaAs MESFET by using a wire Arrays produced from the bulk of the wafer quality. 이 제품은 바람직한 기계적인 유연성과 거의 2GHz인 f T 를 나타낸다. This product represents the almost 2GHz and desired mechanical flexibility of f T. 이 예는 GaAs 그 자체(~2%)의 고유 산출 지점을 상당량 초과하는 변형률 (~10%) 의 레벨로, 굽힘성 뿐 아니라 기계적인 연신성도 제공하는 특별한 형상으로 설계된, MESFET (와이어 제품과는 반대인) 를 바탕으로 한 GaAs 리본을 보여주고 있다. This example GaAs itself (1-2%) to the level of strain (10%) of a significant amount exceeds a specific calculation points, bending properties as well as the mechanical stretching Chengdu providing special shaped design, MESFET (is the wire product that the opposite) shows a ribbon GaAs based. 잡아늘이거나 압축가능한 고성능 전자 제품 형태의 결과는 굽힙성의 극도로 높은 레벨과 곡선의 표면과 함께 정각으로 집적화 할 수 있는 능력을 제공할 수 있다. Or hold always the result of the compression of high-performance electronic products as possible, may provide the ability to be integrated with on-time with high level of surface and curved extreme bending Province. 이 GaAs 시스템의 실시예는 네가지 중요한 방법으로 '파형의'라고 표현된 실리콘을 확장한다: (i) 하나의 재료인 GaAs의 연신성은 실용적인 표현으로, Si보다 구조적으로 더 깨지기 쉬움을 나타낸다, (ii) 이 전에 '파형'으로 표현된 구조의 연신성을 위해, 새로운 '좌굴' 형상은 함께 또는 독립적으로 사용될 수 있음을 소개하고 있다, (iii) 잡아 늘이거나 압축 가능한 제품 (즉, MESFET)의 새로운 종류를 획득할 수 있고 (iv) 더 큰 범위에 걸친, 그리고 실리콘에서 획득한 것보다 크게 잡아늘이거나 압축할 때의 잡아늘이기를 나타내고 있다. This embodiment of the GaAs system extends the expression that "the waveform, in four significant ways silicon: (i) one of the stretching castle practical representation of the GaAs material, shows a more fragile easy in structure than the Si, (ii ) is for the stretchability of the structure represented by "waveform" before the new 'buckling' shape can be with or introduced can be used independently, (iii) hold increasing and new a compressible product (that is, MESFET) to obtain the type and (iv) shows the catch of the stretch to a larger increase or compression hold than obtained in, and silicon over a large range.

도 22 는 폴리(디메틸실록산) (PDMS)로 만들어진 탄성체 기판 상의 잡아늘이거나 압축 가능한 GaAs 리본을 제조하기 위한 단계를 나타낸다. 22 is a poly (dimethylsiloxane) stretched on the substrate made of the elastic body (PDMS), or represents a step for preparing a compressible GaAs ribbon. 상기 리본은 다중의 에피택시 층과 함께 GaAs의 고-품질 벌크 웨이퍼로부터 생성된다. The ribbon is of GaAs and with multiple epitaxial layers of the - is produced from quality bulk wafer. 상기 웨이퍼는 Si-GaAs (semi-insulating GaAs) 웨이퍼 상의 200-nm 두께의 AIAs 층의 성장과 뒤이은 두께가 150nm인 SI-GaAs 층과 두께가 120nm인 Si-도핑된 n-형 GaAs 층 그리고 4*10 17 cm - 3 의 캐리어 농도의 순차적인 침전물에 의해 준비된다. The wafer Si-GaAs (semi-insulating GaAs) growth of AIAs layer of 200 nm-thickness on the wafer behind the Si- and having a thickness of 150nm is SI-GaAs layer with a thickness of 120nm followed doped n- type GaAs layer, and 4 * 10 17 cm - it prepared by a sequential deposit of a third carrier concentration. 결정 구조 방위로 (001)에 평행하게 정의된 포토리지스트 라인의 패턴은 (GaAs와 AIAs를 둘다 포함한) epilayers의 화학적 에칭을 위해 마스크처럼 제공되었다. Pattern of the host parallel to the crystal structure as defined in the bearing (001) photoresist line is provided as a mask for chemical etching of the epilayers (including GaAs and AIAs both). H3PO4 및 H2O2 의 수용성 에칭액과 함께 이방성 에칭은 이 상위 층을 포토리지스트로 정의된 길이와 방위와, 웨이퍼 표면과 관계있는 예각으로 형성된 측면과 함께 각각의 장벽으로 고립시킨다. Anisotropic etching with the aqueous etchant H3PO4 and H2O2 is to isolate each of the upper barrier layer a photoresist Our definition of the length and with a side formed at an acute angle in relation with the bearings, and a wafer surface. 이방성 에칭 다음에 포토리지스트를 제거하고 곧이어 (에탄올과 49% 수용성 HF 사이의 부피는 2:1인) HF의 에탄올 용액에 있는 웨이퍼를 적힘으로써, AIAs 층과 GaAs의 리본을 제거한다( n -GaAs/SI-GaAs). Is: (1 volume between ethanol and 49% aqueous HF 2) by the HF jeokhim the wafer in an ethanol solution, to remove the ribbons of AIAs layer and a GaAs (n - removing the photoresist in the anisotropic etching, and then, and soon after GaAs / SI-GaAs). 이 단계를 위해 물 대신 에탄올을 사용하는 것은, 건조하는 동안에 생긴 모세관 압의 활동에서 기인한 깨지기 쉬운 리본 내에서 발생할 수 있는 크래킹을 감소시킨다. Using ethanol instead of water for this step is, to reduce the cracking that can occur within a fragile ribbons due to the action of capillary pressure caused during drying. 물 보다 작은 에탄올의 표면 장력은 또한 GaAs 리본의 공간 설계 내의 건조-유도 무질서를 최소화한다. The surface tension of less ethanol than water is also dried in the space design of GaAs ribbon-minimizing induced disorders. 다음 단계에서, 제거된 GaAs 리본과 함께 상기 웨이퍼는 잡아늘어난 방향을 따라 리본과 함께 PDMS의 먼저 잡아늘이는 평평한 슬라브의 표면에 접촉한다. In the next step, the wafer is removed with the GaAs ribbon is in contact with the surface of a flat slab of PDMS with ribbon stretched out along the extended direction of the first catch. 이 경우, 반 데르 발스 힘은 PDMS와 GaAs 사이의 상호 작용을 좌우한다. In this case, the van der Waals forces will influence the interaction between the PDMS and GaAs. 더 강한 상호 작용의 힘을 요구하는 경우, GaAs 위로 SiO 2 의 얇은 층을 침전시키고, PDMS는 접촉 바로 직전에 오존 유도 자외선에 노출된다. When requesting the power of the stronger interaction, to precipitate a thin layer of SiO 2 over GaAs, PDMS is exposed to ultraviolet light induced ozone in contact just before. 상기 오존은 브리징 실록산 -Si-O-Si- 결합을 형성하기 위해 접촉하는 SiO 2 의 표면과 위에서 반응하는 PDMS의 표면 상에 -Si-OH 그룹을 생성한다. The ozone generates a -Si-OH groups on the surface of the PDMS to the reaction on the surface of SiO 2 in contact to form a siloxane bond bridging -Si-O-Si-. 침전된 SiO 2 는 리본 측벽의 형상 때문에 각 리본의 모서리에서 비연속 적이다. The precipitated SiO 2 is a non-continuously at the edge of each ribbon due to the shape of the ribbon side wall. 약하고 강한 결합 순서 양쪽 모두에 있어서, 웨이퍼 모체로부터의 PDMS 박리는 PDMS의 표면으로 모든 리본을 전사한다. Weak in both strong binding sequence, it PDMS peeled from the wafer matrix is ​​transferred to all the ribbon to the surface of the PDMS. PDMS에서 예비 변형을 느슨하게 하는 것은 큰 스케일 좌굴의 자연스러운 변형을 이끌어내고/거나 리본을 따라 사인 곡선의 파를 구조화한다. The loosely pre-deformation in the PDMS leads the natural deformation of the large-scale buckling and / or along the ribbon and structuring the wave of the sine wave. 상기 리본의 형상은 스탬프, PDMS와 리본 사이의 상호작용, 그리고 리본의 휨 강도로 제공된 (△ L/L 으로 정의된) 예비 변형에 크게 의존한다. The shape of the ribbon is stamped, strongly depends on the interaction, and the pre-deformation is provided by the bending strength of the ribbon (that is defined with △ L / L) between the PDMS and the ribbon. 여기에 조사된 리본을 위해 작은 예비 변형 (<2%)은, 강하고 약한 상호 작용 양쪽 모두를 위한 상대적으로 작은 파장과 진폭 ( 도 22 오른쪽, 중간 그림) 과 함께, 높은 사인 곡선 '파동'을 새로 만들어낸다. Small pre-strain to the irradiation ribbon here (<2%), strong and weak interaction relatively small wavelength and amplitude for both (Fig. 22 right, middle figure) together with the new high sinusoidal "wave" produce. GaAs에 있는 이 형상은 Si에 나타난 것과 유사하다. The shape in the GaAs is similar to that shown in Si. 상기 리본과 기판 사이에 강한 결합 상호 작용이 존재하는 파동의 유사한 형태를 만들어내기 위해 보다 높은 예비 변형 (예를 들어 최대 ~15%까지) 이 제공될 수 있다. The (up to for example up to 15%) made a similar figure to the higher pre-deformation in the form of a wave, which is a strong binding interaction between the ribbon and the substrate there may be provided. 상대적으로 큰 진폭과 너비와 함께 비주기적인 '좌굴'을 이루는 다른 형태의 형상은, 약한 상호작용의 세기와 큰 예비 변형( 도 22 오른쪽, 상위 프레임)의 경우에 형성된다. The shape of the other type constituting the aperiodic 'buckling' with a relatively large amplitude and width is formed in the case of low strength and a large mutual pre-deformation (Fig. 22 right, the top frame) of action. 게다가, 본 결과는 -좌굴과 파동- 두 종류의 구조가 휨 강도가 (예를 들어, 제품 구조와 연관된 두께의 변화에 기인한) 그의 길이에 따라 변하는 단일 리본 안에 공존할 수 있음을 보여준다. Furthermore, the results - show that the two types of structure the bending strength (e. G., Due to a change in the thickness associated with the product structure) can co-exist within a single ribbon varies with its length-buckling and vibration.

도 23 은 PDMS (~5mm의 두께)와 리본의 강한 결합으로 형성된 270nm의 두께 ( n -GaAs 와 SI-GaAs 층 양쪽 모두를 포함하는)와 100㎛의 폭 (본 실시예에서 논의된 모든 리본은 100㎛의 폭을 가진다) 을 가진 GaAs 파의 현미경 사진 몇 개를 보여준다. 23 is a PDMS (~ 5mm thick) and having a thickness of 270nm is formed by strong bonding of the ribbon (n containing both -GaAs and SI-GaAs layer) and 100㎛ width (to all ribbons discussed in this embodiment It shows some micrograph of one with a GaAs wave has a width of 100㎛). 상기 제조는 GaAs 위에서 2-nm Ti 와 28-nm SiO 2 층을 사용하는 강한 결합 을 위한 순서를 따른다. Preparative follows an order for a strong bond using a 2-nm Ti and 28-nm SiO 2 layer on the GaAs. ~1.9% (PDMS의 열적 응답으로부터 계산된)의 2축성 예비 변형은 결합 바로 직전과 결합 동안에 열적 팽창(오븐에서 90까지 가열)에 의해 PDMS 안에서 만들어진다. - biaxial pre-strain of 1.9% (calculated from the thermal response of the PDMS) are made in PDMS by thermal expansion (heated in an oven to 90) during coupling and combined just before. 이 가열은 또한 접촉 면의 실록산 결합 형성을 촉진한다. The heating also promotes the formation of a siloxane bond in surface contact. GaAs 리본을 전사한 뒤에 PDMS를 실온(~27℃)으로 냉각함으로써 예비 변형을 제거한다. By the PDMS after transferring the GaAs ribbon to cool to room temperature (~ 27 ℃) to remove the pre-deformation. 도 23의 A, B 그리고 C 프레임은 이미지가 동일한 샘플로부터 각각 광학 현미경, 주사전자 현미경 (SEM, scanning electron microscope), 그리고 원자력 현미경 (AFM, atomic force microscope)에 의해 수집됨을 보여준다. Figure 23 A, B and C shows that the frame of the image, each light microscopy, scanning electron microscopy was collected by (SEM, scanning electron microscope), and atomic force microscopy (AFM, atomic force microscope) from the same sample. 상기 이미지들은 GaAs 리본에 있는 주기적인 형상, 파형 구조를 나타낸다. The images represent the periodic shape, wave structure in GaAs ribbon. 상기 파동은 AFM 이미지 (도 23D)로부터 라인 컷(도 23E와 23F)을 평가함으로써 양적으로 분석된다. The wave is analyzed quantitatively by evaluating the line-cut (Fig. 23E and 23F) from the AFM image (Figure 23D). 상기 리본의 세로 방향과 평행한 상기 외곽선은 주기적인, 사인파와 꼭 맞게 계산된 것과 일치하는 파형의 프로파일을 분명히 보여준다. The outline parallel to the longitudinal direction of the ribbon shows clearly the profile of the waveform that must match the one calculated for the periodic, sine wave. (도 23E에서 밑줄) 이 결과는 일률적인, 얇은, 준극한(semi-infinite) 저 비율 지지대 위에서의 박막 고 비율 층 내에서 최초의 뒤틀린 형상의 비-선형 분석과 일치한다. (Underlined in Fig. 23E) the result is uniform, thin, quasi-intrinsic (semi-infinite) thin film layer in a high ratio of the first non-twisted shape in the above low-rate support - it coincides with the linear analysis. 피크에서 피크로의 진폭과 이 함수와 관계된 파장은 각각 2.56과 35.0㎛로 결정되었다. Amplitude and the wavelength associated with the function of the peak to peak was determined to be respectively 2.56 and 35.0㎛. 스탬프 (즉, 파장) 위에 있는 급접한 두 피크 사이의 수평적인 거리의 비율로부터 리본 변형률로서 참조된 피크 (즉, AFM에 의해 측정된 표면 거리) 사이의 실질적인 외곽선 길이로 계산된 상기 변형률은, PDMS에 있는 예비 변형보다 작은 값 (즉, 1.3%)을 산출한다. Said strain calculated in substantial contour length between the stamp (i.e., wavelength) of the peak (i.e., the surface distance measured by AFM) referred to as a ribbon strain from the ratio of the horizontal distance between the class adjacent two peaks above, PDMS a value that is less than the pre-deformation (i. e., 1.3%) in yields. 이 차이는 PDMS의 낮게 깎인 비율과, PDMS 기판의 길이보다 짧은 GaAs 리본의 길이와 관련있는 island 효과에서 기인할 수 있다. This difference can be caused in the island effect in relation to the length of the shorter GaAs ribbon Notched low ratio of PDMS, and the length of the PDMS substrate. 최고점 및 최저점을 통해 GaAs 변형률의 최대값으로 참조하는 GaAs 리본의 표면 변형률은, 리본 두께와 k가 곡률인 k h /2 에 따른 파동의 최고점 내지 최저점에서 곡률의 반경으로부터 평가된다. Surface strain of GaAs ribbon through the high and low peaks refer to maximum values of GaAs strains, it is estimated from the radius of curvature at the highest point to the lowest point of the wave of the k h / 2 of the ribbon thickness and the curvature k. 이 평가에서, GaAs의 비율과 비교해 (Young의 GaAs 비율: 85.5 GPa 대 PDMS의 GaAs 비율: 2 MPa) PDMS의 비율이 작기 때문에, PDMS는 하나의 n분-극한 지지대로 취급받아, GaAs을 향한 PDMS 스탬프에 있는 변형률의 직접적인 공헌은 무시된다. In this evaluation, compared to the rate of GaAs (GaAs ratio of Young: GaAs ratio of 85.5 GPa for PDMS: 2 MPa) because of the small ratio of the PDMS, PDMS is a n min - PDMS toward the receiving treated as intrinsic support, GaAs the direct contribution of the strain in the stamp will be ignored. 도 23E의 데이터를 위한, GaAs 변형률의 최대값은 리본 변형률 (즉, 1.3%)보다 작은 두 인자보다 많은 ~0.62%이다. The maximum value for the data of 23E, GaAs strain is much smaller than the ~ 0.62% two factors than ribbon strain (i. E., 1.3%). 이 기계적인 장점은 Si 파를 위해 만들어진 것과 유사한 물리적 현상과 함께 GaAs 리본에 있는 연신성을 제공한다. The mechanical advantage provides a stretchability in the GaAs ribbon with a physical phenomenon similar to that created for the Si-wave.

도 23F에 나타나있듯이, 리본의 상기 최고점과 최저점 영역은 각각 원 PDMS 표면의 외곽선 레벨 (초록색 곡선의 오른쪽 부분) 보다 높거나 낮다. As it is shown in Figure 23F, higher or lower regions of the peaks and troughs ribbon outline level of the original surface of each PDMS (right side of the green curve). 상기 결과는 GaAs 아래의 PDMS는 최고점과 최저점 각각에서 GaAs에 의해 PDMS로 전해진 상승 및 하강 힘의 결과로서 하나의 파형 프로파일을 채택하는 것을 제안하고 있다. The results below PDMS GaAs is proposing to adopt a wave profile as a result of rising and falling by the force imparted by PDMS GaAs in peaks and troughs respectively. 상기 파동의 피크 근처 PDMS의 정확한 형상은 바로 구하기는 어렵다. The exact shape of the vicinity of the wave peak PDMS is very difficult to obtain the. 본 발명자는 또한, 상승 변형에 더하여 푸아송(Poisson) 효과로 인한 측면 네킹 또한 존재함을 의심하고 있다. The present inventors also suspect that the side necking also present due to the Poisson (Poisson) effect in addition to the rising deformation. PDMS 스탬프 상의 리본파은 PDMS로 인가된 변형 (소위 '인가된 변형률'은 잡아늘임은 양으로, 그리고 압축은 음으로 각각 표시했다.) 에 의해 잡아늘이거나 압축할 수 있다. The strain applied to the ribbon on the paeun PDMS PDMS stamp (the so-called "applied strain" is hold neulim is in an amount, and a compression is marked by each sound) can be compressed or stretched by. 도 23A23B 의 삽입은, 상대적으로 작은 잡아늘임 변형률 (즉, ~1.5%)가 인가된 그들의 원래의, 평평한 형상으로 변형된 리본의 이미지를 보여준다. Insert of FIGS. 23A and 23B is shown an image of the authorized their original, the ribbon deformed in a flat shape to hold a relatively small neulim strain (i. E., ~ 1.5%). 초과 변형률이 GaAs의 결핍 변형률에 도달할 때의 리본 파손의 결과로, 잡아늘임은 평평한 GaAs 리본으로 인장 변형을 더 전사한다. The excess strain, resulting in breakage of the ribbon when it reaches the lack strain of GaAs, hold neulim further transferring a tensile strain to the flat ribbon GaAs. 기판으로 인가된 압축 변형률은 리본파의 파장을 감소시키고 진폭을 증가시킨다. A compressive strain is applied to the substrate to reduce the wavelength of the wave and increase the ribbon amplitude. 피크에서 구부릴 수 있는 변 형률이 결핍 변형률을 초과할 때 압축 내의 결핍이 발생한다. This deficiency in the compression occurs when the service that can be bent at the peak strain exceeds deficient strain. 파장의 변화는 변형률과 더불어 실리콘에 있는 종전의 관찰 결과와 일치하고, 이상적인 모델에서 획득한 예보된 파장 침입과는 다르다. Change of wavelength with the strain is different from the wavelength intrusion forecast matches a previous observation result, and obtains the ideal model in the silicon.

GaAs 리본파의 연신성은 (열적 팽창과 반대되는) 기계적인 단계의 이용을 통해 PDMS로 인가된 예비 변형률을 증가함으로써 개선될 수 있다. Through use of the stretched castle (as opposed to thermal expansion) a mechanical step of the GaAs wave ribbon can be improved by increasing the pre-strain it is applied to the PDMS. 예를 들어, 7.8%의 예비 변형률과 더불어 PDMS 스탬프의 표면으로 SiO 2 와 함께 GaAs를 전사하는 것은 GaAs에서 어떠한 관찰 가능한 크래킹 없이도 리본파를 발생시킨다 ( 도 24A ). For example, thereby not transferring the GaAs with a SiO 2 to the surface of the PDMS stamp with a pre-strain of 7.8% caused a ribbon-wave without any observable cracking in the GaAs (Fig. 24A). 이 경우, 피크에서의 굽힘 변형률은 GaAs의 결핍 변형률 (즉, ~2%) 보다 작은 ~1.2%로 산정된다. In this case, the bending strain at the peak is estimated to be small to 1.2 percent strain deficient (i.e., 1-2%) of GaAs. 낮은 에비 변형률의 경우와 유사하게, 리본파는 시스템이 잡아늘여지거나 압축될 때 아코디언과 비슷하게 반응한다: 파장과 진폭은 인가된 변형률을 수용하도록 변화한다. Similarly to the case of the low strain EV, a reaction similar to an accordion when the compression system to sell ribbon or stretched out: the wavelength and the amplitude is varied so as to accommodate an applied strain. 도 24A 에 나타나있듯이, 상기 파장은 상기 리폰이 평평하게 될 때까지 인장 변형과 함께 증가하고, 리본이 파손될 때까지 압축 변형과 함께 감소한다. As shown in Figure 24A, the wavelength is reduced with the compressive deformation until growing together with the tensile strain until the Rippon the flat ribbon is damaged. 이 변형은 완전히 가역적이고, PDMS 상의 GaAs의 측정가능한 어떠한 미끄러짐도 포함하지 않는다. This transformation is completely reversible, and do not include measurement of GaAs on the PDMS as possible any slipping. 약한 결합과 훨씬 낮은 에비 변형과 함께 Si 리본에서 관찰된 조심스러운 불균형 반응과는 대조적으로, 상기 파장은 압축과 인장 ( 도 24B 의 검은 선과 기호를 보라) 양쪽 모두에 있어서 인가된 변형률과 더불어 선형적으로 변화한다. In the Si ribbon with a much lower Ebi strain and weak binding by the cautious unbalance response and contrast observation, the wavelength (see the black lines and symbols of FIG. 24B) compression and tensile linearly with the applied strain in both The changing.

실질적인 응용에 있어서, GaAs 리본과 제품을 그들의 연신성을 유지하는 방법으로 분리하는 것은 유용할 수 있다. In practical application, it is to separate the GaAs belts and products in a way to keep their stretchability may also be useful. 하나의 가능성을 지닌 간단한 시범과 마찬 가지로, PDMS 안에서 리본을 내장하기 위한, 하나가 도 24A에 나타난 것과 같은 샘플 위로, PDMS 프리폴리머를 주조하고 가공한다. By simple trial and Similarly, with one possibility, for embedding the ribbon in the PDMS, and a machining and casting a sample over, PDMS prepolymer, such as that shown in Figure 24A. 상기 내장형 시스템은 비내장형 시스템과 유사한 기계적 반응을 나타내는데, 즉, 시스템을 잡아늘이는 것은 파장을 증가시키고, 시스템을 압축하는 것은 파장을 감소시킨다 (도 24B에서 빨간 선과 기호). The integrated system for indicating a mechanical response similar to the non-embedded system, that is, to increase the wavelength is stretched to hold the system and, compressing the system reduces the wavelength (red line and symbols in Fig. 24B). PDMS의 두 번째 층 가공에서 기인한 수축은 추가적인 변형률 (~1%)의 다소 적당한 양을 발생시킨다. Two shrinkage due to the second layer of PDMS is processed to generate a rather modest amount of additional strain (~ 1%). 이 변형률은 리본파의 파장에서 약간 감소한 결과로 발생했고, 그 때문에 연신성의 범위를 약간 확대했다. This strain was generated at a slightly reduced result in a wavelength ribbon wave was slightly enlarge the elongation range Castle so. 도 24B는 그 차이를 보여주고 있다. Figure 24B shows the difference. 전체적으로, ~7.8%의 예비 변형률과 함께 상기 시스템은, GaAs 안에서 어떠한 가시 파손의 유발하지 않고도 변형률을 ~10%까지 잡아늘이거나 압축할 수 있다. Overall, with pre-strain of 7.8%, the system is stretched or strain without causing any visible damage to ~ 10% in GaAs can be compressed.

PDMS 기판 상의 GaAs 리본파는, MESFET 그리고 PDMS로 전사되기 전에 웨이퍼 상에서 금속화 및 처리과정을 통해 형성 전극과 마찬가지로 고성능 전자제품을 제조하는데 이용될 수 있다. Wave GaAs ribbon on the PDMS substrate, MESFET and is formed like the electrode through the metallization and the processing on the wafer before it is transferred to the PDMS may be used for the production of high-performance electronics. 이 금속 층은 공간적으로 종속된 방법으로 상기 리본의 휨 강도를 변화 시킬 수 있다. The metal layer may be a spatially-dependent manner by changing the bending strength of the ribbon. 25A 는 ~1.9%의 에비 변형률과 함께 PDMS 기판으로 전사된 다음, 오믹 조각 (소스 및 드레인 전극) 및 쇼트키 접촉 장치 (게이트 전극)과 함께 집적화된 GaAs 리본을 보여준다. 25A is, and then transferred to the PDMS substrate with a strain of EBI to 1.9% shows a ribbon GaAs integrated with ohmic piece (source and drain electrodes) and a Schottky contact device (gate electrode). 상기 오믹 접촉 장치는, 흐르는 N 2 와 더불어 석영 튜브 내 높은 온도 (즉, 1분간 450℃)에서 웨이퍼의 순차적인 단련과 함께 석판술로 정의된 마스크를 통해 원 웨이퍼 상에 형성된 AuGe (70 nm)/Ni (10 nm)/Au (70 nm)를 포함하는 금속 더미를 구비한다. The ohmic contact device, a quartz tube inside a high temperature (i. E. For one minute 450 ℃) AuGe (70 nm) formed on the original wafer through a mask defined by photolithography with subsequent training of the wafer in addition to flowing N 2 and a dummy metal containing / Ni (10 nm) / Au (70 nm). 이 오믹 세그먼트는 길이가 500㎛이다. The ohmic segment is a length 500㎛. 근접한 두 오믹 접촉 장치 사이의 거리는 500㎛ (즉, 채널 길이)이다. 500㎛ the distance (that is, the channel length) between adjacent two ohmic contact device. 240㎛ 길이 (즉, 게이트 길이)를 가진 쇼트키 접촉 장치는 사진 석판으로 설계된 마스크와 반대 방향에 전자-빔 증발을 통해 75-nm Cr 층 및 75-nm Au 층에 곧바로 침전됨으로써 발생된다. 240㎛ length Schottky contact device with a (i.e., the gate length) is masked in the opposite direction to the electronic design photolithographic - is generated by being directly deposited on the through-beam evaporation of 75 nm Cr layer and a 75-nm Au layer. 상기 전극은 GaAs 리본과 동일한 너비, 즉, 100㎛를 가진다; The electrodes have the same width, that is, the GaAs 100㎛ ribbon; 그들의 상대적으로 큰 사이즈는 탐침을 용이하게 한다. Relatively large size of them facilitates the probe. 전극과 반도체 채널의 수치는 강화된 제품 성능을 얻기 위해 상당히 감소될 수 있다. Value of the electrode and the semiconductor channel may be significantly reduced in order to obtain enhanced product performance. 도 25A에 보인 바와 같이, 이러한 잡아늘이거나 압축 가능한 GaAs MESFET는 오직 전극이 없는 영역에서만 단기의, 주기적인 파동을 나타낸다. As shown in Figure 25A, or these always hold compressible GaAs MESFET is only represent the terminal group of the periodic wave only in the area with no electrode. 두꺼운 영역에서 파동의 부재는 주로 금속과 관계있는 추가적인 두께에서 기인한 확대된 휨 강도로 인한 것일 수 있다. Absence of a wave at the thick area may be primarily due to enlarged one bending strength due to the additional thickness associated with the metal. 주기적인 파동은 ~3% 보다 큰 예비 변형을 이용함으로써 두꺼운 영역에서 시작된다. Periodic wave begins at the thick regions by using a pre-deformation greater than 2-3%. 그러나, 이 경우 상기 리본은 결정적인 결점 및/내지 이 모서리 근처의 높은 피크 변형률에서 기인한 금속 전극의 모서리에서 파손되는 경향이 있다. In this case, however, the ribbon tends to be damaged at a critical defect and / through edges of the metal electrode due to the high peak strain, near the corner. 이 실패 모드는 연신성을 제한한다. This failure mode limits the stretchability.

이 제한을 피하기 위해, 상기 실록산 결합을 제거함으로써 상기 MESFET와 상기 PDMS 사이의 상호작용을 감소시켰다. To avoid this limitation, it reduced the interaction between the MESFET and the PDMS by removing the siloxane bond. 이런 시료들에 대하여, PDMS 표면으로부터 상기 리본의 물리적 박리 때문에 상대적으로 큰 너비 및 진폭을 갖는 큰, 비주기적 좌굴에 >3%의 예비 변형이 형성되었다. With respect to this sample, a large,> pre-deformation of 3% in the non-cyclic buckling was formed from the PDMS surface with a relatively large width and amplitude due to the physical separation of the ribbon. 도 25B는 상기 장치의 더 얇은 영역에서 형성되는 ~7%의 예비 변형률을 갖는 큰 좌굴의 제조와 같은 이런 형태의 시스템을 나타낸다. Figure 25B illustrates this type of system, such as the manufacture of large buckling having a pre-strain of 1-7% are formed in the thinner regions of the device. 상기 수직 방향의 선에 의해 나타낸, 상기 박리는 오믹 스트립스를 갖는 더 두꺼운 부분을 약간 확장시키는 것처럼 보인다. Shown by the line in the vertical direction, the release appears to be to some extend the thicker portion having a strip ohmic switch. 상기 리본에 따른 변화 대비는 곡면을 이루는 GaAs 조각을 통해 빛의 통과와 연관된 반사 및 굴절에 기 여한다. Change over according to the ribbon through the GaAs piece forming a curved surface and contributes to the reflection and refraction of light associated with the passage. 상기 SEM 사진은 상기 아크형 좌굴 및 평형한, 비교란된 PDMS의 형성을 명백히 보여준다. The SEM picture shows clearly the formation of the arc-shaped buckle and a balanced, comparison is PDMS. 이들 좌굴은 오믹 접촉을 갖는 상기 측면에 꼬리를 갖는 비대칭 프로파일(빨간색 곡선으로 나타낸)로 나타난다. The buckle is shown in an asymmetric profile (indicated by the red curve) having a tail on the side having the ohmic contact. 이 비대칭은 개별적 트랜지스터에 대해 오믹 스트립스 및 쇼트키 접촉의 동등하지 않은 길이(500 ㎛ 대 240 ㎛)에 영향을 미칠 수 있다. This asymmetry may for individual transistors affect the unequal length (500 ㎛ about 240 ㎛) of the strip's ohmic and Schottky contact. 이런 종류의 좌굴형 MESFET는 ~6% 및 ~7% 사이의 적용된 잡아 늘이는 변형으로 원래 평평한 상태(도 25D)로 잡아 늘여질 수 있다. This type of buckling-MESFET is applied to extend out transformation between 6% and to 7% it can be stretched out to its original flat state (Fig. 25D). 그러나, 도 25B에 나타낸 시스템은 압축됨으로써 약한 접합 때문에 더 큰 좌굴을 형성하기 위해 PDMS 표면으로부터 연속하여 리본이 박리된다. However, the system shown in Fig. 25B is being compressed, the ribbon is peeled continuously from the PDMS surface to form a larger buckling due to a weak joint. 앞서 기술된 과정에 따른 PDMS에 이런 장치의 내삽은 이런 형태의 조절되지 않는 작동을 제거시킨다. Interpolation of these prior devices on a PDMS according to the described process eliminates the uncontrolled operation of this type. 도 25B는 액체 PDMS 전구체가 상기 좌굴 하부에 있는 틈을 채우는 시스템을 나타낸다. Figure 25B illustrates a system for filling a gap in the liquid PDMS precursor to the lower buckling. 전체적으로 둘러싼 PDMS는 상기 리본들을 가두어, 이들이 미끄러져 박리되는 것을 막는다. PDMS over a whole is shut said ribbon, preventing them from being slid peeling. 상기 내삽된 장치는 상기 리본의 파괴 없이 ~6%의 변형률까지 가역적으로 잡아 늘이거나 압축될 수 있다. It said interpolation unit is either stretched reversibly to strain to 6% without destruction of the ribbon may be compressed. 상기 내삽된 시스템이 -5.83%로 압축되었을 때(도 25E의 상부 프레임), 금속 전극을 갖는 영역뿐만 아니라 좌굴 영역에 새로운 주름으로서 주기적, 소형 파형이 형성됨은 중요하다. Wherein when the inner system is compressed to -5.83% (upper frame of FIG. 25E), a cyclic, a small waveform as well as the region having a metal electrode as a new wrinkles formed in the buckling zone is important. 상기 큰 좌굴의 조합에서, 이들 새로운 소형 파형의 형성은 압축성을 향상시킨다. In the combination of the large buckling, the formation of these new small waveform improves the compressibility. 상기 시스템을 잡아 늘이는 것은 어느 정도 이들 좌굴들을 평형하게 하는 것을 가능하게 하도록 상기 PDMS를 압축 및 잡아 늘이는 좌굴 영역에 힘을 가하며, 이로 인해 계획된 리본의 길이가 인장된다(도 25E의 하부 프레임). It extends out of the system exerts a force on the PDMS buckling region stretches out so as to compress and make it possible to make a balanced to some extent these buckling, the length of the ribbon is intended This tension (Fig lower frame of 25E). 이들 결과는 상기 파형과 다른 기하 구조의 큰 좌굴을 갖는 내삽된 장치는 상기 파형 접근으로부터 조합되거나 독립하여 사용될 수 있는 연신성 및 압축성을 성취하는 것을 촉진시키는 방법을 나타냄을 의미한다. These results are interpolated device having a large buckling of the waveform and a different geometry means refers to the method for facilitating to achieve the stretching and compression that can be used in combination or independently from the access waveform.

상기 좌굴 장치의 성능은 소스에서 드래인까지 전류 흐름을 검침함으로써 측정될 수 있다. Buckling performance of the device can be determined by metering the flow of current from the source to the drain. 도 26A 는 평평한 PDMS 스탬프를 사용하여 픽업하여 4.7%의 예비 변형률을 갖는 PDMS 기판 위에 전사 인쇄된, 웨이퍼 상에 제조된 GaAs 리본 장치를 나타낸다. 26A is shows a GaAs ribbon manufacturing apparatus on a transfer printed, the wafer on the PDMS substrate having a pre-strain of 4.7% in pick-up using a flat PDMS stamp. 이 형태에서, 상기 금속 전극은 전기적 프로빙을 위해 공기로 노출된다. In this embodiment, the metal electrode is exposed to the air for electrical probing. 상기 예비변형된 PDMS가 3.4%의 변형률로 이완된 후에, 주기적 작은 파형이 상기 MESFET의 박막 영역에 형성된다( 도 26A : 위에서부터 두번째 프레임). After the above pre-modified PDMS relaxed to 3.4% strain, and a small waveform is periodically formed in the thin film region of the MESFET (Figure 26A: second frame from the top). 상기 예비 변형된 PDMS 스탬프가 완전히 이완되었을 때, 순수한 GaAs의 각 부분에서 상기 작은 파형은 개벌적인 큰 좌굴 내부에서 합쳐진다( 도 26A : 위에서부터 세번째 프레임). When the pre-strained PDMS stamp is fully relaxed, it is a small waveform is combined inside the clear-cutting of large buckling in the parts of pure GaAs (Fig. 26A: from the top, the third frame). 상기 좌굴 장치는 4.7%의 잡아 늘이는 변형률을 갖는 평평한 상태에서 잡아 늘어날 수 있다( 도 26A : 하부 프레임). The buckling device may be increased to hold a flat surface, stretched out state having a strain of 4.7% (Fig. 26A: lower frame). 상기 0.0%의 변형률을 갖는 동일한 장치의 IV 곡선( 도 26A : 위에서부터 세번째 프레임) 및 4.7%(도 26A: 하부 프레임)은 26B 에 각각 빨간색 및 검은색으로 플롯(plott)된다. IV curves of the same device with a strain of the 0.0% (Fig. 26A: from the top, the third frame) and 4.7% (Fig. 26A: bottom frame) are also each plot (plott) to red and black to 26B. 상기 결과는 PDMS 기판상에서 좌굴형 MESFET의 소스에서 드레인으로의 전류 흐름은 게이트에 적용된 전압으로 잘 조절될 수 있으며, 상기 적용된 잡아 늘이는 변형은 장치 성능에 별 영향을 미치지 않음을 나타낸다. The results indicate the flow of current from source to drain of the buckling-type MESFET on a PDMS substrate can be well controlled by the voltage applied to the gate, which extends out the applied strain will not have little effect on device performance.

요약하면, 이 실시예는 PDMS 탄성체 기판 위에 및 기판 내에 내삽된 '좌굴형' 및 '파형' GaAs 리본을 형성하기 위한 접근을 나타낸다. In summary, this example demonstrates the approach for forming a "buckling" and "waveform" GaAs ribbon interpolated in a PDMS elastomer over the substrate and the substrate. 이들 리본의 기하학적 형태는 제조에 사용된 예비 변형의 레벨, 상기 PDMS과 리본 사이의 상호작용 세기, 및 사용된 재료의 두께 및 형태에 의존한다. The geometry of these ribbons is dependent on the level of pre-strain used for the production, the intensity of the interaction between the PDMS and the ribbon, and the thickness and type of the materials used. GaAs 다중층 적층의 좌굴형 및 파형 리본 및 완전힌 형성된 MESFET 장치는 그의 변형을 상기 재료에 스스로 전사시키는 것 없이 적용된 변형을 조절할 수 있는 기하구조 조절 능력 때문에, 압축성/인장성의 큰 레벨을 나타낸다. MESFET device formed buckling and waveform ribbon and the hinge completely in GaAs multilayer stack represents the variations thereof due to the geometry adjustment ability to adjust the strain applied without transferring itself to the material, compressive / tensile high level resistance. GaAs와 같은 고유 깨지기 쉬운 재료에서 기계적 인장성(및, 그 결과, 초구부림성 같은 다른 흥미로운 기계적 특성)의 큰 레벨의 성공적인 실현은 넓은 범위의 다른 재료 부류에서 적합가능한 유사한 단계를 제공한다. Unique fragile mechanical tensile properties in the easy material such as a GaAs high level of a successful realization of a (and, as a result, other interesting mechanical properties such as bendability seconds) provides a suitable possible similar steps in a different class of materials of a wide range.

상기 열에 의해 유발된 예비 변형은 PDMS 스탬프의 열팽창 때문이며, 이는 α L =3.1×10 -4 ㎛/㎛/℃의 부피 선형 열팽창계수를 갖는다. The heat caused by the pre-deformation is due to the thermal expansion of the PDMS stamp, which has a α L = 3.1 volume linear thermal expansion coefficient of × 10 -4 ㎛ / ㎛ / ℃ . 한편, 상기 GaAs의 열팽창계수는 단 5.73×10-6 ㎛/㎛/℃이다. On the other hand, the thermal expansion coefficient of the GaAs is only 5.73 × 10-6 ㎛ / ㎛ / ℃. 따라서 PDMS상에서 90 ℃에서 제조되고 27 ℃까지 냉각한 상기 시료의 상기 예비 변형(상대적으로 GaAs 리본)은 Δα L ×ΔT=(3.1×10 -4 -5.73×10 -6 )×(90-27)=1.9% 에 따라 결정된다. Therefore, the preliminary deformation of the samples prepared at 90 ℃ is cooled to 27 ℃ on PDMS (relative to GaAs ribbon) is Δα L × ΔT = (3.1 × 10 -4 -5.73 × 10 -6) × (90-27) It is determined according to the ratio of 1.9%.

방법: 고객이 디자인한 에피텍셜 층을 갖는 GaAs 웨이퍼는 IQE사, 베들레헴, PA로부터 구입되었다. Method: GaAs wafer having the epitaxial layer by the customer design was purchased from IQE Inc., Bethlehem, PA. 상기 리소그라피 공정은 AZ 포토레지스트, 즉, 각각 양의 및 음의 이미징에 대해 AZ 5214 및 AZ nLOF 2020을 사용하였다. The lithography process AZ photoresist, that is, the AZ 5214 and AZ nLOF 2020 was used for the positive and negative imaging of each. 상기 포토레지스트 마스크 패턴을 갖는 GaAs 웨이퍼는 얼음물 배쓰에서 냉각된 에칭액(4 mL H 3 PO 4 (85 wt%), 52 mL H 2 O 2 (30 wt%), and 48 mL 탈이온수)에서 이방성으로 에칭되었다. GaAs wafer having the photoresist mask pattern is anisotropic in the cooling of ice water bath etching solution (4 mL H 3 PO 4 ( 85 wt%), 52 mL H 2 O 2 (30 wt%), and 48 mL deionized water) It was etched. 상기 AlAs 층은 희석된 HF 용액(Fisher ® Chemicals)과 함께 에탄올(1:2 부피비)에 용해시켰다. The AlAs layer with a dilute HF solution (Fisher Chemicals ®) ethanol (1: 2 volume ratio) was dissolved in. 모체 웨이퍼 상에 상기 시료와 풀린 리본을 흄후드(fume hood)에서 건조하였다. The sample and the ribbon unwound in the matrix wafer was dried in a fume hood (fume hood). 상기 건조된 시료는 이온빔 증발기의 반응기(Temescal FC-188)c 안에 넣고 2 nm Ti 및 28 nm SiO 2 의 층을 순차적으로 코팅하였다. The dried sample is a reactor of the ion beam evaporator (Temescal FC-188) placed in the c was coated a layer of 2 nm Ti and 28 nm SiO 2 in sequence. AlAs 층을 제거하기 전에 이온빔 증발에 의해 상기 NESFET 장치를 위한 재료들을 증착하였다. By the ion beam evaporation before removing the AlAs layer, thereby depositing a material for the NESFET device. 5 mm 이하의 두께를 갖는 PDMS 스탬프는 (트리디차플루오고-1-1-2-2-테트라하이드로옥틱)1-트리클로로실란의 단층을 갖는 예비 변형된 실리콘 웨이퍼의 일부분 위에 저율 PDMS(A:B=1:10, Sylgard 184, Dow Corning)의 혼합물을 붓고 65 ℃에서 4시간동안 열을 가함으로써 제조하였다. PDMS stamp having a thickness of 5 mm or less is (tri flu dicha coming -1-1-2-2- tetrahydro oktik) Baseline over a portion of the pre-modified silicon wafer having a single-layer of silane 1-trichloroethane PDMS (A: B = 1: the mixture was poured in 10, Sylgard 184, Dow Corning) was prepared by applying heat at 65 ℃ for 4 hours. 강한 접합을 발생시키기 위해, 상기 스탬프를 UV 광선에 5분간 노출시켰다. To generate a strong bond, and exposed for 5 minutes the stamp to the UV rays. 전사 공정에서는, 상기 스탬프는 열팽창(오븐에서) 및/또는 기계적 힘을 통해 잡아 늘여졌다. In the transfer step, the stamp was stretched out over and / or mechanical strength (in the oven), the thermal expansion. 풀린 리본을 갖는 상기 웨이퍼는 그다음 상기 잡아 늘어난 PDMS 스탬프 표면상에서 얇게 잡아 늘여지며, 또한 상승된 온도(요구된 예비 변형에 의존한)에서 5분간 접촉한 상태로 놓아두었다. The ribbon having a loose wafer is stretched out on the thin PDMS stamp surface extended to hold the next, and was placed in the (dependent on the required pre-deformation) at an elevated temperature in contact for 5 minutes. 상기 스탬프로부터 모체 기판은 박리되고, 모든 리본은 스탬프에 전사되었다. Matrix substrate from the stamp is peeled off, and all the ribbon has been transferred onto the stamp. 상기 스탬프에 적용된 예비 변형은 상온으로 냉각 및/또는 기계적 힘이 제거됨으로써 풀어지며, 그 결과 상기 리본을 따라 파형 프로파일이 형성되었다. Pre-deformation applied to the stamp becomes loose whereby the cooling and / or mechanical force is removed at room temperature, with the result that the waveform profile has been formed along the ribbon. 기계적 측정에서, '파형' 및 '좌굴형' GaAs 리본을 갖는 PDMS를 잡아 늘이는 것뿐만 아니라 압축하기 위해 특별 디자인된 stage를 사용하였다. In the mechanical measurement, as well as extend out the PDMS having a "wave" and "buckling" GaAs ribbon was used to design a special stage for compressing.

실시예 3: 2차원의 잡아 늘이거나 압축가능한 반도체 Example 3: The increase or decrease of the two-dimensional hold compressible semiconductor

본 발명은 서로 수직으로 배향된 방향을 포함하는 한 방향 이상에서 잡아늘 임, 압축 및/또는 구부러짐이 가능한 잡아 늘이거나 압축가능한 반도체 및 잡아 늘이거나 압축가능한 전자 장치를 제공한다. The invention out in more than one direction, including a direction oriented perpendicular to each other to provide increased fertility, compression and / or bending always possible to hold a semiconductor or compressible and compressible to increase or hold the electronic device. 본 발명의 일면에 따른 잡아 늘이거나 압축가능한 반도체 및 잡아 늘이거나 압축가능한 전자 장치는 한 방향 이상에서 잡아 늘임 및 압축될 때, 좋은 기계적 및 전기적 성질을 나타낸다. To increase or hold the semiconductor compressible and compressible to increase or hold the electronic device according to one aspect of the invention when the compressed neulim and hold at least one direction, shows a good mechanical and electrical properties.

도 27A-C는 2차원에서 연신성을 나타내는 본 발명에 따른 잡아 늘이거나 압축가능한 실리콘 반도체의 다른 확대율에서의 사진을 나타낸다. Figure 27A-C are either stretched in accordance with the present invention showing a stretchability in two dimensions represents the picture in the other enlargement ratio of the compressible silicon semiconductor. 상기 도 27A-B에 나타낸 잡아 늘이거나 압축가능한 반도체는 열팽창을 통해 탄성체 기판을 예비 변형함으로써 제조되었다. Or the stretch in FIG. 27A-B compressible semiconductor was prepared by pre-deformation the elastomer substrate through thermal expansion.

도 28A-C는 2차원에서 연신성을 나타내는 본 발명에 따른 잡아 늘이거나 압축가능한 실리콘 반도체의 3가지 다른 구조 형태의 사진을 나타낸다. Figure 28A-C are either stretched in accordance with the present invention showing a stretchability in two dimensions represent the three pictures of different structure in the form of compressible silicon semiconductor. 상기 나타낸 바와 같이, 도 28A에서의 반도체 구조는 모서리; As indicated above, the semiconductor structure in Fig. 28A is a corner; 선형파형을 나타내고, 도 28B에서의 반도체 구조는 헤링본 파형을 나타내며, 및 도28C에서의 반도체 구조는 불규칙 파형을 나타낸다. It represents a linear waveform, the semiconductor structure in a herringbone 28B denotes a waveform, and Figure 28C shows the semiconductor structure in an irregular waveform.

도 29A-D는 열팽창을 통해 탄성체 기판을 예비 변형함으로써 제조된 본 발명의 잡아 늘이거나 압축가능한 반도체 사진을 나타낸다. Figure 29A-D shows a compressible semiconductor photo or stretch of the present invention prepared by pre-deformation the elastomer substrate through thermal expansion.

도 30은 열팽창을 통해 탄성체 기판을 예비 변형함으로써 제조된 2차원에서 연신성을 보이는 잡아 늘이거나 압축가능한 반도체의 광학적 사진들을 나타낸다. Figure 30 is an elastomer or a stretch substrate through the thermal expansion exhibit stretchability in the two-dimensional pre-prepared by modification represents an optical photograph of a compressible semiconductor. 도 30은 다양한 잡아 늘임 및 압축 조건에 대응하는 사진들을 나타낸다. 30 shows a picture corresponding to a different hold neulim and compression conditions.

도 31A는 열팽창을 통해 탄성체 기판을 예비 변형함으로써 제조된 2차원에서 연신성을 보이는 잡아 늘이거나 압축가능한 반도체의 광학적 사진을 나타낸다. 31A is stretched, or the elastomer substrate through the thermal expansion exhibit stretchability in the two-dimensional prepared by pre-deformation shows an optical photograph of a compressible semiconductor. 도 31B 및 도 31C는 도 31A에 나타낸 잡아 늘이거나 압축가능한 반도체의 기계적 성질과 관련된 실험 결과를 나타낸다. Figure 31B and Figure 31C may be a stretch shown in Fig. 31A illustrates the experimental results related to the mechanical properties of the compressible semiconductor.

참조문헌 References

1. SR Forrest, Nature 428 , 911 (2004). 1. SR Forrest, Nature 428, 911 (2004).

2. For recent progress and reviews, see Proc . 2. For recent progress and reviews, see Proc. IEEE 93 , Iss. IEEE 93, Iss. 7 and 8 (2005). 7 and 8 (2005).

3. JA Rogers et al. 3. JA Rogers et al. , Proc . , Proc. Nat. Nat. Acad . Acad. Sci . Sci. USA 98 , 4835 (2001). USA 98, 4835 (2001).

4. HO Jacobs, AR Tao, A. Schwartz, DH Gracias, GM Whitesides, Science 296 , 323 (2002). 4. HO Jacobs, AR Tao, A. Schwartz, DH Gracias, GM Whitesides, Science 296, 323 (2002).

5. HEA Huitema et al. 5. HEA Huitema et al. , Nature 414 , 599 (2001). , Nature 414, 599 (2001) .

6. CD Sheraw et al. 6. CD Sheraw et al. , Appl . , Appl. Phys. Phys. Lett . Lett. 80 , 1088 (2002). 80, 1088 (2002).

7. Y. Chen et al. 7. Y. Chen et al. , Nature 423 , 136 (2003). , Nature 423, 136 (2003) .

8. HC Jin, JR Abelson, MK Erhardt, RG Nuzzo, J. Vac . 8. HC Jin, JR Abelson, MK Erhardt, RG Nuzzo, J. Vac. Sci . Sci. Techn . Techn. B 22 , 2548 (2004). B 22, 2548 (2004).

9. PHI Hsu et al. 9. PHI Hsu et al. , IEEE Trans. , IEEE Trans. Electron. Electron. Dev . Dev. 51 , 371 (2004). 51, 371 (2004).

10. T. Someya et al ., Proc . 10. T. Someya et al., Proc . Nat. Nat. Acad . Acad. Sci . Sci. USA 101 , 9966 (2004). USA 101, 9966 (2004).

11. HC Lim et al. 11. HC Lim et al. , Sens . , Sens. Act. Act. A 119 , 2005, 332 (2005). A 119, 2005, 332 (2005 ).

12. J. Vandeputte et al. 12. J. Vandeputte et al. , US Patent 6,580,151 (2003). , US Patent 6,580,151 (2003).

13. T. Sekitani et al. 13. T. Sekitani et al. , Appl . , Appl. Phys. Phys. Lett . Lett. 86 , 2005, 073511 (2005). 86, 2005, 073,511 (2005).

14. E. Menard, RG Nuzzo, JA Rogers, Appl . 14. E. Menard, RG Nuzzo, JA Rogers, Appl. Phys. Phys. Lett . Lett. 86 , 2005, 093507 (2005). 86, 2005, 093,507 (2005).

15. H. Gleskova et al ., J. Noncryst . 15. H. Gleskova et al., J. Noncryst. Sol. Sol. 338 , 732 (2004). 338,732 (2004).

16. S.-H. 16. S.-H. Hur, OO Park, JA Rogers, Appl . Hur, OO Park, JA Rogers, Appl. Phys. Phys. Lett . Lett. 86 , 243502 (2005). 86, 243502 (2005).

17. XF Duan et al. 17. XF Duan et al. , Nature 425 , 274 (2003). , Nature 425, 274 (2003) .

18. Z. Suo, EY Ma, H. Gleskova, S. Wagner, Appl . 18. Z. Suo, EY Ma, H. Gleskova, S. Wagner, Appl. Phys. Phys. Lett . Lett. 74 , 1177 (1999). 74, 1177 (1999).

19. Y.-L. 19. Y.-L. Loo et al. Loo et al. , Proc . , Proc. Nat. Nat. Acad . Acad. Sci . Sci. USA 99 , 10252 (2002). USA 99, 10252 (2002).

20. T. Someya et al. 20. T. Someya et al. , Proc . , Proc. Nat. Nat. Acad . Acad. Sci . Sci. USA 102 , 12321 (2005). USA 102, 12321 (2005).

21. SP Lacour, J. Jones, S. Wagner, ZG Suo, Proc . 21. SP Lacour, J. Jones, S. Wagner, ZG Suo, Proc. IEEE 93 , 1459 (2005). IEEE 93, 1459 (2005).

22. SP Lacour et al. 22. SP Lacour et al. , Appl . , Appl. Phys. Phys. Lett . Lett. 82 , 2404 (2003). 82, 2404 (2003).

23. DS Gray, J. Tien, CS Chen, Adv . 23. DS Gray, J. Tien, CS Chen, Adv. Mater. Mater. 16 , 393 (2004). 16393 (2004).

24. R. Faez, WA Gazotti, MA De Paoli, Polymer 40 , 5497 (1999). 24. R. Faez, WA Gazotti, MA De Paoli, Polymer 40, 5497 (1999).

25. CA Marquette, LJ Blum, Biosens . 25. CA Marquette, LJ Blum, Biosens . Bioelectron . Bioelectron. 20 , 197 (2004). 20197 (2004).

26. X. Chen, JW Hutchinson, J. Appl . 26. X. Chen, JW Hutchinson, J. Appl. Mech . Mech. 71 , 597 (2004). 71597 (2004).

27. ZY Huang, W. Hong, Z. Suo, J. Mech . 27. ZY Huang, W. Hong, Z. Suo, J. Mech. Phys. Phys. Solids 53 , 2101 (2005). Solids 53, 2101 (2005).

28. Properties of Silicon (An INSPEC publication, New York, 1988). 28. Properties of Silicon (An INSPEC publication , New York, 1988).

29. A. Bietsch, B. Michel, J. Appl . 29. A. Bietsch, B. Michel, J. Appl. Phys. Phys. 88 , 4310 (2000). 88, 4310 (2000).

30. N. Bowden et al. 30. N. Bowden et al. , Nature 146 , 146 (1998). , Nature 146, 146 (1998) .

31. WTS Huck et al. 31. WTS Huck et al. , Langmuir , Langmuir 16 , 3497 (2000). 16, 3497 (2000).

32. CM Stafford et al. 32. CM Stafford et al. , Nat. , Nat. Mater. Mater. 3 , 545 (2004). 3545 (2004).

[1] RH Reuss, BR Chalamala, A. Moussessian, MG Kane, A. Kumar, DC Zhang, JA Rogers, M. Hatalis, D. Temple, G. Moddel, BJ Eliasson, MJ Estes, J. Kunze, ES Handy, ES Harmon, DB Salzman, JM Woodall, MA Alam, JY Murthy, SC Jacobsen, M. Olivier, D. Markus, PM Campbell, E. Snow, Proc . [1] RH Reuss, BR Chalamala, A. Moussessian, MG Kane, A. Kumar, DC Zhang, JA Rogers, M. Hatalis, D. Temple, G. Moddel, BJ Eliasson, MJ Estes, J. Kunze, ES Handy , ES Harmon, DB Salzman, JM Woodall, MA Alam, JY Murthy, SC Jacobsen, M. Olivier, D. Markus, PM Campbell, E. Snow, Proc. IEEE 2005 , 93 , 1239. IEEE 2005, 93, 1239.

[2] K. Jain, M. Klosner, M. Zemel, S. Raghunandan, Pro. [2] K. Jain, M. Klosner , M. Zemel, S. Raghunandan, Pro. IEEE 2005 , 93 , 1500. IEEE 2005, 93, 1500.

[3] A. Nathan, B.-K. [3] A. Nathan, B.-K. Park, Q. Ma, A. Sazonov, JA Rowlands, Microelectronics 10 Reliability 2002 , 42 , 735. Park, Q. Ma, A. Sazonov, JA Rowlands, Microelectronics 10 Reliability 2002, 42, 735.

[4] Reviews: a) H. Sirringhaus, Adv . [4] Reviews: a) H. Sirringhaus, Adv. Mater. Mater. 2005 , 17 , 2411. b) SR Forrest, Nature 2004 , 428 , 911. c) CR Newman, CD Frisbie, DA da Silva Filho, J.-L. 2005, 17, 2411. b) SR Forrest, Nature 2004, 428, 911. c) CR Newman, CD Frisbie, DA da Silva Filho, J.-L. Bredas, PC Ewbank, KR Mann, Chem . Bredas, PC Ewbank, KR Mann, Chem. Mater. Mater. 2004 , 16 , 4436. d) HE Katz, Z. Bao, S. Gilat, Acc . 2004, 16, 4436. d) HE Katz, Z. Bao, S. Gilat, Acc. Chem . Chem. Res. Res. 2001 , 34 , 359. e) HE Katz, Chem . 2001, 34, 359. e) HE Katz, Chem. Mater. Mater. 2004 , 16 , 4748. f) Y. Sun, Y. Liu, D. Zhu, J. Mater. 2004, 16, 4748. f) Y. Sun, Y. Liu, D. Zhu, J. Mater. Chem . Chem. 2005 , 15 , 53. 2005, 15, 53.

[5] a) D. Knipp, RA Street, A. Vokel, J. Ho, J. Appl . [5] a) D. Knipp, RA Street, A. Vokel, J. Ho, J. Appl. Phys. Phys. 2003 , 93 , 347. b) C.-W. 2003, 93, 347. b) C.-W. Chu, S.-H. Chu, S.-H. Li, C.-W. Li, C.-W. Chen, V. Shrotriya, Y. Yang, Appl . Chen, V. Shrotriya, Y. Yang, Appl. Phys. Phys. Lett . Lett. 2005 , 87 , 193508. c) BS Ong, Y. Wu, P. Liu, Proc . 2005, 87, 193508. c) BS Ong, Y. Wu, P. Liu, Proc. IEEE 2005 , 93 , 1412. IEEE 2005, 93, 1412.

[6] a) GH Gelinck, HEA Juitema, E. Van Veenendaal, E. Cantatore, L. Schrijnemakers, JBPH Van der Putten, TCT Geuns, M. Beenhakkers, JB Giesbers, B.-H. [6] a) GH Gelinck, HEA Juitema, E. Van Veenendaal, E. Cantatore, L. Schrijnemakers, JBPH Van der Putten, TCT Geuns, M. Beenhakkers, JB Giesbers, B.-H. Huisman, EJ Meijer, EM Benito, FJ Touwslager, AW Marsman, BJE Van Rens, DM de Leeuw, Nat. Huisman, EJ Meijer, EM Benito, FJ Touwslager, AW Marsman, BJE Van Rens, DM de Leeuw, Nat. Mater. Mater. 2004 , 3 , 106. b) JA Rogers, Z. Bao, K. Baldwin, A. Dodabalapur, B. Crone, VR Raju, V. Kuck, H. Katz, K. Amundson, J. Ewing, P. Drzaic, Proc . 2004, 3, 106. b) JA Rogers, Z. Bao, K. Baldwin, A. Dodabalapur, B. Crone, VR Raju, V. Kuck, H. Katz, K. Amundson, J. Ewing, P. Drzaic, proc. Natl . Natl. Acad. Acad. Sci . Sci. USA 2001 , 98 , 4935. c) T. Someya, Y. Kato, S. Iba, Y. Noguchi, T. Sekitani, H. Kawaguchi, T. Sakurai, IEEE Trans. USA 2001, 98, 4935. c) T. Someya, Y. Kato, S. Iba, Y. Noguchi, T. Sekitani, H. Kawaguchi, T. Sakurai, IEEE Trans. Electron Devices 2005 , 52 , 2502. d) T. Someya, Y. Kato, T. Sekitani, S. Iba, Y. Noguchi, Y. Murase, H. Kawaguchi, T. Sakurai, Proc . Electron Devices 2005, 52, 2502. d ) T. Someya, Y. Kato, T. Sekitani, S. Iba, Y. Noguchi, Y. Murase, H. Kawaguchi, T. Sakurai, Proc. Natl . Natl. Acad . Acad. Sci . Sci. USA 2005 , 102 , 12321. USA 2005, 102, 12321.

[7] single crystal a) VC Sundar, J. Zaumseil, V. Podzorov, E. Menard, RL Willett, T. Someya, ME Gershenson, JA Rogers, Science 2004 , 303 , 1644. E. Menard, V. Podzorov, S.- H. Hur, A. Gaur, ME Gershenson, JA Rogers, Adv . [7] single crystal a) VC Sundar, J. Zaumseil, V. Podzorov, E. Menard, RL Willett, T. Someya, ME Gershenson, JA Rogers, Science 2004, 303, 1644. E. Menard, V. Podzorov, S.- H. Hur, A. Gaur, ME Gershenson, JA Rogers, Adv. Mater. Mater. 2004 , 16 , 2097. c) V. Podzorov, E. Menard, JA Rogers, ME Gershenson, Phys. 2004, 16, 2097. c) V. Podzorov, E. Menard, JA Rogers, ME Gershenson, Phys. Rev. Rev. Lett . Lett. 2005 , 95 , 226601. d) W.-Y. 2005, 95, 226601. d) W.-Y. Chou, H.-L. Chou, H.-L. Cheng, Adv . Cheng, Adv. Func . Func. Mater. Mater. 2004 , 14 , 811. e) M. Mas-Torrent, P. Hadley, N. Crivillers, J. Veciana, C. Rovira, ChemPhysChem 2006 , 7 , 86. 2004, 14, 811. e) M. Mas-Torrent, P. Hadley, N. Crivillers, J. Veciana, C. Rovira, ChemPhysChem 2006, 7, 86.

[8] a) M. Halik, H. Klauk, U. Zschieschang, G. Schmid, C. Dehm, M. Schutz, S. Maisch, F. Effenberger, M. Brunnbauer, F. Stellacci, Nature 2004 , 431 , 963. b) M.-H. [8] a) M. Halik, H. Klauk, U. Zschieschang, G. Schmid, C. Dehm, M. Schutz, S. Maisch, F. Effenberger, M. Brunnbauer, F. Stellacci, Nature 2004, 431, 963. b) M.-H. 5 Yoon, H. Yan, A. Facchetti, TJ Marks, J. Am. 5 Yoon, H. Yan, A. Facchetti , TJ Marks, J. Am. Chem . Chem. Soc . Soc. 2005 , 127 , 10388. c) Y. Jang, DH Kim, YD Park, JH Cho, M. Hwang, K. Cho, Appl . 2005, 127, 10388. c) Y. Jang, DH Kim, YD Park, JH Cho, M. Hwang, K. Cho, Appl. Phys. Phys. Lett . Lett. 2006 , 88 , 072101. 2006, 88, 072101.

[9] a) MC Hamilton, S. Martin, J. Kanicki, Chem . [9] a) MC Hamilton, S. Martin, J. Kanicki, Chem. Mater. Mater. 2004 , 16 , 4699. b) MJ Deen, MH Kazemeini, YM Haddara, J. Yu, G. Vamvounis, S. Holdcroft, W. 10 Woods, IEEE Trans. 2004, 16, 4699. b) MJ Deen, MH Kazemeini, YM Haddara, J. Yu, G. Vamvounis, S. Holdcroft, W. 10 Woods, IEEE Trans. Electron Devices 2004 , 51 , 1892. c) K. Cheng, M.-H. Electron Devices 2004, 51, 1892. c ) K. Cheng, M.-H. Yang, WWW Chiu, C.-Y. Yang, WWW Chiu, C.-Y. Huang, J. Chang, T.-F. Huang, J. Chang, T.-F. Ying, Y. Yang, Macromol . Ying, Y. Yang, Macromol. Rapid Commun . Rapid Commun. 2005 , 26 , 247. 2005, 26, 247.

[10] a) E. Fortunato, L. Pereira, H. Aguas, I. Ferreira, R. Martins, Proc . [10] a) E. Fortunato, L. Pereira, H. Aguas, I. Ferreira, R. Martins, Proc. IEEE 2005 , 93 , 1281. b) A. Sazonov, D. Striakhilev, C.-H. IEEE 2005, 93, 1281. b) A. Sazonov, D. Striakhilev, C.-H. Lee, A. Nathan, Proc . Lee, A. Nathan, Proc. IEEE 2005 , 93 , 1420. c) AJ Flewitt, WI Milne, Proc . IEEE 2005, 93, 1420. c) AJ Flewitt, WI Milne, Proc. IEEE 2005 , 93 , 1364. d) P. Servati, A. Nathan, Proc . IEEE 2005, 93, 1364. d) P. Servati, A. Nathan, Proc. IEEE 2005 , 93 , 1257. IEEE 2005, 93, 1257.

[11] a) C.-S. [11] a) C.-S. Yang, LL Smith, CB Arthur, GN Parsons, J. Vac . Yang, LL Smith, CB Arthur, GN Parsons, J. Vac. Sci . Sci. Technol . Technol. B 2000 , 18 , 683. b) PI Hsu, H. Gleskova, M. Huang, Z. Suo, S. Wagner, JC Sturm, J. Non-Crystalline Solids 2002 , 299-302 , 1355. B 2000, 18, 683. b) PI Hsu, H. Gleskova, M. Huang, Z. Suo, S. Wagner, JC Sturm, J. Non-Crystalline Solids 2002, 299-302, 1355.

[12] Y. Chen, J. Au, P. Kazlas, A. Ritenour, H. Gates, M. McCreary, Nature 2003 , 423 , 136. [12] Y. Chen, J. Au , P. Kazlas, A. Ritenour, H. Gates, M. McCreary, Nature 2003, 423, 136.

[13] a) M. Wu, S. Wagner, Appl . [13] a) M. Wu, S. Wagner, Appl. Phys. Phys. Lett . Lett. 2001 , 78 , 3729. b) S. Wagner, H. Gleskova, I.-C. 2001, 78, 3729. b) S. Wagner, H. Gleskova, I.-C. Cheng, M. Wu, Thin Solid Films 2003 , 430 , 15. c) M. Wu, S. Wagner, Appl. Cheng, M. Wu, Thin Solid Films 2003, 430, 15. c) M. Wu, S. Wagner, Appl. Surf. Surf. Sci . Sci. 2001 , 175-176 , 753. 2001, 175-176753.

[14] a) SV Karnik, MK Hatalis, Jpn . [14] a) SV Karnik, MK Hatalis, Jpn. J. Appl . J. Appl. Phys. Phys. 2003 , 42 , 1200. c) SV Karnik, MK Hatalis, Solid-State Electronics 2003 , 47 , 653. 2003, 42, 1200. c) SV Karnik, MK Hatalis, Solid-State Electronics 2003, 47, 653.

[15] PK Shetty, ND Theodore, J. Ren, J. Menendez, HC Kim, E. Misra, JW Mayer, TL Alford, Mater. [15] PK Shetty, ND Theodore , J. Ren, J. Menendez, HC Kim, E. Misra, JW Mayer, TL Alford, Mater. Lett . Lett. 2005 , 59 , 872. 2005, 59,872.

[16] A. Imparato, C. Minarini, A. Rubino, P. Tassini, F. Villani, DD Sala, E. Amendola, M. Kunst, H.-C. [16] A. Imparato, C. Minarini, A. Rubino, P. Tassini, F. Villani, DD Sala, E. Amendola, M. Kunst, H.-C. Neitzert, S. Bellone, Thin Solid Films 2005 , 487 , 58. Neitzert, S. Bellone, Thin Solid Films 2005, 487, 58.

[17] X. Duan, C. Niu, V. Sahi, J. Chen, JW Parce, S. Empedocles, JL Goldman, Nature 2003 , 425 , 274. [17] X. Duan, C. Niu , V. Sahi, J. Chen, JW Parce, S. Empedocles, JL Goldman, Nature 2003, 425, 274.

[18] MC McAlpine, RS Friedman, S. Jin, K.-H. [18] MC McAlpine, RS Friedman, S. Jin, K.-H. Liu, WU Wang, CM Lieber, Nano Liu, WU Wang, CM Lieber, Nano Lett . Lett. 2003 , 3 , 1531. 2003, 3, 1531.

[19] E. Menard, KJ Lee, D.-Y. [19] E. Menard, KJ Lee, D.-Y. Khang, RG Nuzzo, JA Rogers, Appl . Khang, RG Nuzzo, JA Rogers, Appl. Phys. Phys. Lett. Lett. 2004 , 84 , 5398. 2004, 84, 5398.

[20] E. Menard, RG Nuzzo, JA Rogers, Appl . [20] E. Menard, RG Nuzzo , JA Rogers, Appl. Phys. Phys. Lett . Lett. 2005 , 86 , 093507. 2005, 86, 093507.

[21] Z.-T. [21] Z.-T. Zhu, E. Menard, K. Hurley, RG Nuzzo, JA Rogers, Appl . Zhu, E. Menard, K. Hurley, RG Nuzzo, JA Rogers, Appl. Phys. Phys. Lett . Lett. 2005 , 86 , 133507. 2005, 86, 133507.

[22] KJ Lee, MJ Motala, MA Meitl, WR Childs, E. Menard, AK Shim, JA Rogers, RG Nuzzo, Adv . [22] KJ Lee, MJ Motala , MA Meitl, WR Childs, E. Menard, AK Shim, JA Rogers, RG Nuzzo, Adv. Mater. Mater. 2005 , 17 , 2332. 2005, 17, 2332.

[23] Y. Sun, S. Kim, I. Adesida, JA Rogers, Appl . [23] Y. Sun, S. Kim , I. Adesida, JA Rogers, Appl. Phys. Phys. Lett . Lett. 2005 , 87 , 083501. 2005, 87, 083501.

[24] Y. Sun, E. Menard, JA Rogers, H.-S. [24] Y. Sun, E. Menard, JA Rogers, H.-S. Kim, S. Kim, G. Chen, I. Adesida, R. Dettmer, R. Cortez, A. Tewksbury, Appl . Kim, S. Kim, G. Chen, I. Adesida, R. Dettmer, R. Cortez, A. Tewksbury, Appl. Phys. Phys. Lett . Lett. , submitted. , It submitted.

[25] D.-Y. [25] D.-Y. Khang, H. Jiang, Y. Huang, JA Rogers, Science 2006 , 311 , 208. Khang, H. Jiang, Y. Huang, JA Rogers, Science 2006, 311, 208.

[26] Y. Sun, JA Rogers, Nano [26] Y. Sun, JA Rogers , Nano Lett . Lett. 2004 , 4 , 1953. 2004, 4, 1953.

[27] Y. Sun, D.-Y. [27] Y. Sun, D.-Y. Khang, F. Hua, K. Hurley, RG Nuzzo, JA Rogers, Adv. Khang, F. Hua, K. Hurley, RG Nuzzo, JA Rogers, Adv. Funct . Funct. Mater . Mater. 2005 , 15 , 30. 15 2005, 15, 30. 15

[28] T. Buma, M. Spisar, M. O'Donnell, Appl . [28] T. Buma, M. Spisar , M. O'Donnell, Appl. Phys. Phys. Lett . Lett. 2001 , 79 , 548. 2001, 79,548.

[29] ZY Huang, W. Hong, Z. Suo, J. Mech . [29] ZY Huang, W. Hong , Z. Suo, J. Mech. Phys. Phys. Solids 2005 , 53 , 2101. Solids 2005, 53, 2101.

[30] S. Wagner, SP Lacour, J. Jone, P.-HI Hsu, JC Sturm, T. Li, Z. Suo, Physica E 2005 , 25 , 326. [30] S. Wagner, SP Lacour , J. Jone, P.-HI Hsu, JC Sturm, T. Li, Z. Suo, Physica E 2005, 25, 326.

참조문헌의 편입 및 그 변형과 관련된 설명 Description relating to the transfer and its modification of the reference

이하의 참조는 접촉 인쇄 및/내지 용액 인쇄 기술을 통해 인쇄 가능한 반도체 소자를 전사, 조립 및 상호연결하기 위한 본 발명의 방법을 이용한 자기 집합 기술과 관계 있고, 참조 문헌 전부는 본 명세서에 그 전체로서 편입된다: (1) "Guided molecular self-assembly: a review of recent efforts", Jiyun C Huie Smart Mater. See below may relate to self-set technology using the method of the invention for connecting the transfer, assembly and cross the printable semiconductor element through the contact printing and / to a solution printing techniques, see disclosures of which in its entirety herein It is incorporated: (1) "Guided molecular self -assembly: a review of recent efforts", Jiyun C Huie Smart Mater. Struct . Struct. (2003) 12, 264-271; (2003) 12264-271; (2) "Large-Scale Hierarchical Organization of Nanowire Arrays for Integrated Nanosystems", Whang, D.; (2) "Large-Scale Hierarchical Organization of Nanowire Arrays for Integrated Nanosystems", Whang, D .; Jin, S.; Jin, S .; Wu, Y.; Wu, Y .; Lieber, CM Nano Lieber, CM Nano Lett . Lett. (2003) 3(9), 1255-1259; (2003) 3 (9), 1255-1259; (3) "Directed Assembly of One-Dimensional Nanostructures into Functional Networks", Yu Huang, Xiangfeng Duan, Qingqiao Wei, and Charles M. Lieber, Science (2001) 291, 630-633; (3) "Directed Assembly of One -Dimensional Nanostructures into Functional Networks", Yu Huang, Xiangfeng Duan, Qingqiao Wei, and Charles M. Lieber, Science (2001) 291, 630-633; and (4) "Electric-field assisted assembly and alignment of metallic nanowires", Peter A. Smith et al., Appl . and (4) "Electric-field assisted assembly and alignment of metallic nanowires", Peter A. Smith et al., Appl. Phys. Phys. Lett . Lett. (2000) 77(9), 1399-1401. (2000) 77 (9), 1399-1401.

본 명세서에 나타난 모든 참조 문헌은, 예컨대 등록 특허 또는 그 균등물; All references presented herein are, for example, patents or equivalents; 특허출원공개; Patent Application Publication; 비공개된 특허출원; The private patent; 및 비특허문헌 또는 기타 재료는 비록 적어도 부분적으로는 본 출원내용과 일치하지 않는다 하더라도 (예컨대, 참조문헌 중 부분적으로 일치하지 않는 부분을 제외하고는) 본 명세서에 그 전체로서 편입된다. And non-patent document, or other material is, though, at least in part, incorporated in its entirety herein, even if does not correspond to the present application information (e. G., Except for the portion that does not refer to a partial match of the document).

이제까지의 첨부물은 참조문헌으로 본 명세서 및/또는 도면의 일부분으로 본 명세서에 편입된다. Ever attachment of which is incorporated herein in the description and / or drawing a portion of a reference.

본 명세서에 사용된 '포함하다', '포함되는', 또는 '포함하는'이란 용어는 언급된 특징, 숫자, 단계 또는 구성물의 존재를 명확히 하기 위한 것이지, 하나 이상의 다른 특징, 숫자, 단계, 구성물 또는 이들 군의 존재 또는 추가를 배제하기 위한 것으로 해석되어서는 안된다. The "comprise", the term "comprising," or "included" is mentioned features, intended to clarify the presence of integers, steps or components, one or more other features, integers, steps, components used in this specification or it should not be construed to preclude the presence or addition of these groups. 본 발명의 각 실시예에 있어서, "포함하는" 또는 "포함되다" 또는 "포함된"이란 용어는 "이루어지는/이루어지다" 또는 "필수적으로 이루어지는/필수적으로 이루어지다"란 용어와 문법적으로 유사하고 서로 선택적 으로 바꾸어 사용 가능하며, 이로써 필요적으로는 같이 확장가능한 실시예를 더욱 포함한다. In each embodiment of the present invention, "it included", "including a" or "How comprising" or the term, and "comprising / made fall" or "essentially consisting / essential become composed of" is similar in terms grammatical and selectively changed by using each other, thereby to pilyojeok further includes a scalable embodiment as shown.

본 발명은 다양한 특징, 바람직한 실시예, 그리고 기술과 관계되어 기술되어 있다. The invention has been described is related to the various aspects, preferred embodiments and techniques. 그러나, 본 발명의 기술적 사상의 범위 내에 있는 한 많은 변형과 수정이 많들어질 수 있음을 이해해야 한다. However, it should be appreciated that the many changes and modifications that fall within the scope of the technical concept of the present invention many be included. 본 발명에 특별히 기술된 것보다, 구성, 방법, 장치, 장치 요소, 재료, 순서 그리고 기술은 불필요한 실험에 의지하지 않고 넓게 드러나 있는 본 발명의 실행에 적용될 수 있다. Than as specifically described in the present invention, configurations, methods, devices, device elements, materials, sequence, and technique may be applied in the practice of this invention the exposed widely without resorting to undue experimentation. 여기서 기술된 구성, 방법, 장치, 장치 요소, 재료, 순서 그리고 기술과 기능적으로 동일한 알려진 모든 기술은 본 발명에 의해 포함되는 경향이 있다. The configurations, methods, devices, device elements, materials, and technologies in order to all functionally equivalent technologies, known as described herein tends to be encompassed by the present invention. 범위를 밝힐 때마다, 모든 범위 이하와 각각의 값들은 개별적으로 설명된 것처럼 포함되는 경향이 있다. Each time to reveal the extent, the full range or less and the respective values ​​tend to be included, as described separately. 본 발명은 본 명세서에서, 실시예 또는 도면, 그리고 비제한적인 방법에 의해 주어진 도면이나 실시예에 나타난 어떠한 것도 포함하는 것으로 밝혀진 실시예로만 한정되지 않는다. The invention is not limited to embodiments shown to include anything shown in the present specification, examples or the drawings, and the drawings and examples given by a non-limiting way. 본 발명의 범위는 청구범위에 의해서만 제한되어야 한다. The scope of the invention should be limited only by the claims.

이상에서 살펴본 바와 같이, 본 발명은 인장 또는 압축된 형태에서도 전기적 및 기계적 물성이 우수하며 고성능이고 기계적으로 확장가능한 잡아늘이거나 압축가능한 재료, 소자 및 장치를 제공할 수 있다. As described above, the present invention is excellent in electrical and mechanical properties in tension or in compressed form, and or a high-performance and extended out always possible to mechanically it is possible to provide a compressible material, devices and apparatus.

Claims (57)

  1. 지지 표면을 갖는 유연한 기판; A flexible substrate having a supporting surface; And
    곡면을 이루는 내표면을 갖되, 상기 곡면을 이루는 내표면의 적어도 일부분이 상기 유연한 기판의 상기 지지표면과 접합되는 반도체 구조물 The semiconductor structure and has a inner surface forming a curved surface, at least a portion of the inner surface forming the curved surface to be bonded and the support surface of the flexible substrate
    을 포함하는 잡아 늘이거나 압축가능한 반도체 소자. Compressible to hold a semiconductor device to increase or containing.
  2. 제1항에 있어서, 상기 반도체 구조물은 구부러진 반도체 구조물인 것인 잡아 늘이거나 압축가능한 반도체 소자. The method of claim 1, wherein the semiconductor structure, or stretch of one of the bent semiconductor structure compressible semiconductor device.
  3. 제2항에 있어서, 상기 구부러진 반도체 구조물은 파형, 주름형, 코일형 또는 좌굴형의 형태를 갖는 잡아 늘이거나 압축가능한 반도체 소자. The method of claim 2, wherein the bent semiconductor structure is possible to increase or hold a semiconductor device having a compression wave, the shape of the pleat, coiled or buckling.
  4. 제2항에 있어서, 상기 구부러진 반도체 구조물은 변형 상태에 있는 것인 잡아 늘이거나 압축가능한 반도체 소자. The method of claim 2, wherein the bent semiconductor structure to increase or hold the compressible semiconductor device as in the deformed state.
  5. 제2항에 있어서, 상기 구부러진 반도체 구조물은 1% 내지 30%의 범위에서 선택되는 변형률을 갖는 잡아 늘이거나 압축가능한 반도체 소자. The method of claim 2, wherein the bent semiconductor structure to increase or compressible to hold a semiconductor device having a strain selected from the range of 1% to 30%.
  6. 제1항에 있어서, 상기 곡면을 이루는 내표면은 적어도 하나의 볼록 영역, 적어도 하나의 오목 영역 또는 이들이 조합된 영역을 적어도 하나 이상 갖는 잡아 늘이거나 압축가능한 반도체 소자. The method of claim 1 wherein the inner surface is increasing and compressible to hold a semiconductor device having at least one at least one convex region and at least one recessed area or areas to which they are combined forming the curved surface.
  7. 제1항에 있어서, 상기 곡면을 이루는 내표면은 주기파 또는 비주기파를 포함하는 외곽선 프로파일을 갖는 잡아 늘이거나 압축가능한 반도체 소자. The method of claim 1, wherein the increase or compressible to hold a semiconductor device having a contour profile comprising a surface wave in the periodic or aperiodic wave forming the curved surface.
  8. 제2항에 있어서, 상기 구부러진 반도체 구조물은 상기 구조물의 적어도 일부분의 길이가 확장된 주기파를 포함하는 형태를 갖는 잡아 늘이거나 압축가능한 반도체 소자. The method of claim 2, wherein the bent semiconductor structure is compressible to hold a semiconductor device or always in the form that includes a period with a length of at least a portion of the expansion wave structure.
  9. 제8항에 있어서, 상기 구부러진 반도체 구조물은 1 ㎛ 내지 100 ㎛의 범위에서 선택되는 주기성 및 50 nm 내지 5 ㎛의 범위에서 선택되는 진폭을 갖는 사인파 형을 갖는 것인 잡아 늘이거나 압축가능한 반도체 소자. The method of claim 8, wherein the bent semiconductor structure is hold to increase or compressible semiconductor element having a sinusoidal type having an amplitude selected to be in a range of periodicities and 50 nm to 5 ㎛ selected to be in a range of 1 ㎛ to 100 ㎛.
  10. 제2항에 있어서, 상기 구부러진 반도체 구조물은 상기 구조물의 길이에 따라 확장되는 복수개의 좌굴형 구조를 포함하는 형태를 갖는 잡아 늘이거나 압축가능한 반도체 소자. The method of claim 2, wherein the bent semiconductor structure is compressible to hold a semiconductor device or always in the form that includes a plurality of buckling structure that extends along the length of the structure.
  11. 제1항에 있어서, 상기 반도체 구조물은 리본, 와이어, 스트립, 디스크, 또는 소형판을 포함하는 잡아 늘이거나 압축가능한 반도체 소자. The method of claim 1, wherein the semiconductor structure is compressible to increase or hold a semiconductor device including a ribbon, wire, strip, disk, or platelets.
  12. 제2항에 있어서, 상기 구부러진 반도체 구조물은 1차원 또는 2차원적으로 공간상 변형된 형태를 가지며, 상기 내표면은 1차원 또는 2차원적으로 공간상 변형되는 외곽선 프로파일을 갖는 잡아 늘이거나 압축가능한 반도체 소자. The method of claim 2, wherein the bent semiconductor structure has the form of the space into a one-dimensional or two-dimensional transformation, the inner surface is possible to increase or compression hold with the outline profile is deformed spatially as a one-dimensional or two-dimensional semiconductor devices.
  13. 제1항에 있어서, 상기 반도체 구조물은 50 nm 내지 50 ㎛의 범위에서 선택되는 두께를 갖는 잡아 늘이거나 압축가능한 반도체 소자. The method of claim 1, wherein the semiconductor structure to increase or compressible to hold a semiconductor device having a thickness selected from the range of 50 nm to 50 ㎛.
  14. 제1항에 있어서, 상기 곡면을 이루는 내표면은 상기 곡면을 이루는 내표면의 실질적인 모든 지점에서 상기 지지 표면과 연속적으로 접합되는 것인 잡아 늘이거나 압축가능한 반도체 소자. The method of claim 1 wherein the inner surface is an increase or hold compressible semiconductor element will be bonded to the support surface and continuously at substantially all points of the inner surface forming the curved surface forming the curved surface.
  15. 제1항에 있어서, 상기 곡면을 이루는 내표면은 상기 곡면을 이루는 내표면의 선택된 지점에서 상기 지지 표면과 불연속적으로 접합되는 것인 잡아 늘이거나 압축가능한 반도체 소자. The method of claim 1 wherein the inner surface is an increase or hold compressible semiconductor element will be bonded to the support surface and discontinuous in a selected point of the inner surface forming the curved surface forming the curved surface.
  16. 제1항에 있어서, 상기 유연한 기판은 고분자를 포함하는 것인 잡아 늘이거나 압축가능한 반도체 소자. The method of claim 1, wherein the flexible substrate is compressible to increase or hold the semiconductor element comprises a polymer.
  17. 제1항에 있어서, 상기 반도체 구조물은 단결정 무기 반도체 재료인 것인 잡아 늘이거나 압축가능한 반도체 소자. The method of claim 1, wherein the semiconductor structure, or stretch of one of single-crystal inorganic semiconductor material compressible semiconductor device.
  18. 제1항에 있어서, 상기 반도체 구조물은 Si, Ge, SiC, AlP, AlAs, AlSb, GaN, GaP, GaAs, GaSb, InP, InAs, InSb, ZnO, ZnSe, ZnTe, CdS, CdSe, CdTe, HgS, PbS, PbSe, PbTe, AlGaAs, AlInAs, AlInP, GaAsP, GaInAs, GaInP, AlGaAsSb, AlGaInP, GaInAsP, 탄소 나노튜브, 그래핀 및 GaN으로 이루어진 군으로부터 선택되는 재료를 포함하는 잡아 늘이거나 압축가능한 반도체 소자. The method of claim 1, wherein the semiconductor structure is Si, Ge, SiC, AlP, AlAs, AlSb, GaN, GaP, GaAs, GaSb, InP, InAs, InSb, ZnO, ZnSe, ZnTe, CdS, CdSe, CdTe, HgS, increase or compressible semiconductor element hold including a material selected from PbS, PbSe, PbTe, AlGaAs, AlInAs, AlInP, GaAsP, GaInAs, GaInP, AlGaAsSb, AlGaInP, GaInAsP, carbon nanotubes, well group consisting of a pin and GaN.
  19. 제1항에 있어서, 상기 반도체 구조물은 인쇄가능한 반도체 소자를 포함하는 잡아 늘이거나 압축가능한 반도체 소자. The method of claim 1, wherein the semiconductor structure is compressible to increase or hold a semiconductor device comprising a printable semiconductor element.
  20. 제1항에 있어서, 상기 곡면을 이루는 내표면을 갖는 상기 반도체 구조물과 접촉하고 있는 캡슐 층을 더 포함하는 잡아 늘이거나 압축가능한 반도체 소자. The method of claim 1, wherein the increase or compressible to hold a semiconductor device further comprises a capsule which is in contact with the semiconductor layer structure having an inner surface forming the curved surface.
  21. 제1항에 있어서, 상기 반도체 구조물은 상기 반도체 구조물과 상기 유연한 기판 사이에 위치한 접착층, 코팅 또는 박막 필름에 의해 상기 유연한 기판과 접합되는 것인 잡아 늘이거나 압축가능한 반도체 소자. The method of claim 1, wherein the semiconductor structure to increase or hold the compressible semiconductor element to which the flexible substrate and bonded by the adhesive layer in the coating or thin film between the flexible substrate and the semiconductor structure.
  22. 제1항에 있어서, 상기 반도체 구조물은 상기 반도체 구조물과 상기 유연한 기판 간의 수소결합, 반데르발스 상호작용, 또는 쌍극자-쌍극자 상호작용에 의해 상기 유연한 기판과 접합되는 것인 잡아 늘이거나 압축가능한 반도체 소자. The method of claim 1, wherein the semiconductor structure is the hydrogen bonding between the flexible substrate on which the and the semiconductor structure, van der Waals interaction or dipole-or stretch would be the flexible substrate and bonded by dipole interactions compressible semiconductor element .
  23. 잡아 늘이거나 압축가능한 반도체 소자를 제조하기 위한 방법으로, 상기 방법은: Or hold always a method for manufacturing a compressible semiconductor device, the method comprising the steps of:
    내표면을 갖는 전사가능한 반도체 구조물을 마련하는 단계; The method comprising providing a transferable semiconductor structure having an inner surface;
    외표면을 가지며, 잡아 늘인 상태로 예비 변형된 탄성체 기판을 마련하는 단계; The step of having an outer surface, providing a pre-deformed elastic member to hold the substrate spun state;
    상기 전사가능한 반도체 구조물의 내표면의 적어도 일부분을 상기 잡아 늘인 상태로 예비 변형된 탄성체 기판의 상기 외표면과 접합시키는 단계; Step of the hold-spun state pre-deformation of the outer surface and the bonding of the elastic substrate in at least a portion of the inner surface of the transferable semiconductor structure; And
    상기 반도체 구조물이 구부러질 수 있도록 상기 탄성체 기판을 적어도 부분적으로 이완상태로 완화시킴으로써 상기 잡아 늘이거나 압축가능한 반도체 소자를 제조하는 단계 Preparing a compressible semiconductor element or the catch increased by mitigating the elastomer substrate in the relaxed state, at least in part, so that the semiconductor structure can be bent
    를 포함하는 잡아 늘이거나 압축가능한 반도체 소자의 제조방법. The method of producing a semiconductor device to increase or compressible catch comprising a.
  24. 제23항에 있어서, 상기 전사가능한 반도체 소자는 인쇄가능한 반도체 소자인 방법. The method of claim 23, wherein the semiconductor device is transferable printing method of a semiconductor device possible.
  25. 제23항에 있어서, 상기 예비변형된 탄성체 기판은 제1축을 따라 잡아 늘이거나 상기 제1축에 수직인 제2축을 따라 잡아늘이는 것인 방법. 24. The method of claim 23, wherein said pre-modified elastomer substrate is stretched out along the axis of the second perpendicular to the first axis to increase or grab along a first axis.
  26. 제23항에 있어서, 상기 탄성체 기판은 1% 내지 30%의 변형률로 예비변형되는 것인 방법. 24. The method of claim 23, wherein said elastomer substrate is a pre-deformation strain of 1% to 30%.
  27. 제23항에 있어서, 상기 잡아늘인 상태로 예비변형된 탄성체 기판은 상기 탄성체 기판을 굽힘, 롤링, 굴곡 또는 확장시킴으로써 형성시키는 방법. The method of claim 23, wherein the pre-deformation of the elastic body to hold the substrate to the spun state is a method for forming the elastomer substrate by bending, rolling, bending or expansion.
  28. 제23항에 있어서, 상기 잡아늘인 상태로 예비변형된 탄성체 기판은 상기 탄성체 기판의 온도를 상승시킴으로써 형성시키는 방법. The method of claim 23, wherein the pre-deformation of the elastic body to hold the substrate to the spun state are formed by a method of raising the temperature of the elastic substrate.
  29. 제23항에 있어서, 상기 구부러진 반도체에 유연한 수용부 기판을 전사시키는 단계를 더 포함하는 방법. 24. The method of claim 23, further comprising the step of transferring a flexible substrate containing part to the curved semiconductor.
  30. 제23항에 있어서, 상기 전사가능한 반도체 구조물의 상기 내표면의 적어도 일부분을 상기 예비변형된 탄성체 기판의 상기 외표면과 접합시키는 단계는 공유 결합, 반데르발스 상호작용, 쌍극자-쌍극자 상호작용 또는 수소결합 또는 이들 상호작용의 조합에 의해 수행되는 방법. 24. The method of claim 23, further comprising at least a portion of the inner surface of the of the transferable semiconductor structure of the outer surface and the bonding of the pre-modified elastomer substrate is a covalent bond, Van der Waals interactions, dipole-dipole interactions or hydrogen method performed by a combination or combinations of these interactions.
  31. 제23항에 있어서, 상기 예비변형된 탄성체 기판의 외표면은 상기 반도체 구조물과 상기 예비변형된 탄성체 기판의 상기 외표면을 접합시키기 위해 그 상면에 복수개의 하이드록실기를 갖는 것인 방법. The method of claim 23, wherein the outer surface of the pre-modified elastomer substrate is a method having a plurality of hydroxyl groups on its upper surface bonded to the outer surface of the pre-modified elastomer substrate and the semiconductor structure.
  32. 제23항에 있어서, 상기 전사가능한 반도체 구조물의 상기 내표면의 적어도 일부분을 상기 예비변형된 탄성체 기판의 상기 외표면과 접합시키는 단계는 상기 반도체 구조물과 상기 탄성체 기판 사이의 접착성 박막 필름에 의해 수행되는 방법. 24. The method of claim 23, further comprising at least a portion of the inner surface of the of the transferable semiconductor structure bonded to the outer surface of the pre-modified elastomer substrate is performed by an adhesive thin film between the semiconductor structure and the elastomer substrate how.
  33. 제23항에 있어서, 상기 잡아 늘이거나 압축가능한 반도체 소자를 캡슐 층으로 캡슐화하는 단계를 더 포함하는 방법. 24. The method of claim 23, further comprising the step of the increase or hold the compressible encapsulated semiconductor device with a capsule layer.
  34. 지지 표면을 갖는 유연한 기판; A flexible substrate having a supporting surface; And
    곡면을 이루는 내표면을 가지되, 상기 곡면을 이루는 내표면의 적어도 일부분이 상기 유연한 기판의 상기 지지 표면과 접합되는 전자 회로 Being of an inner surface forming a curved surface, E is at least a portion of the inner surface forming the curved surface to be bonded and the support surface of the flexible circuit board
    를 포함하는 잡아 늘이거나 압축가능한 전자 회로. Grab including the increase or compressed electronic circuits.
  35. 제34항에 있어서, 상기 전자 회로는 인쇄가능한 전자 회로인 잡아 늘이거나 압축가능한 전자 회로. 35. The method of claim 34, wherein the electronic circuit may be a stretch of printed electronic circuit compressible electronic circuit.
  36. 제34항에 있어서, 상기 전자회로는 반도체 소자; 35. The method of claim 34, wherein the electronic circuit includes a semiconductor element; 유전체 소자; Dielectric elements; 전극; electrode; 전도성 소자; A conductive element; 및 도핑된 반도체 소자로 구성되는 군으로부터 선택되는 복수개의 집적 장치 부품들을 포함하는 잡아 늘이거나 압축가능한 전자 회로. And doped or stretch comprises a plurality of integrated device components are selected from the group consisting of semiconductor devices compressible electronic circuit.
  37. 제34항에 있어서, 상기 전자 회로는 구부러진 전자 회로인 잡아 늘이거나 압축가능한 전자 회로. 35. The method of claim 34, wherein the electronic circuit is an electronic circuit or a bent stretch of compressible electronic circuit.
  38. 제37항에 있어서, 상기 구부러진 전자 회로는 파형, 주름형, 코일형 또는 좌굴형의 형태를 갖는 잡아 늘이거나 압축가능한 전자 회로. The method of claim 37, wherein the electronic circuit is bent out to increase or compressible electronic circuit in the form of a wave, pleated, coil-like or buckling.
  39. 제37항에 있어서, 상기 구부러진 전자 회로는 변형 상태에 있는 것인 잡아 늘이거나 압축가능한 전자 회로. The method of claim 37, wherein the electronic circuit is bent or stretched in that in the deformed state compressible electronic circuit.
  40. 제37항에 있어서, 상기 구부러진 전자 회로는 1% 내지 30%의 범위에서 선택되는 변형률을 갖는 잡아 늘이거나 압축가능한 전자 회로. The method of claim 37, wherein the electronic circuit is bent or stretched with a strain selected from the range of 1% to 30% compressible electronic circuit.
  41. 제34항에 있어서, 상기 곡면을 이루는 내표면은 주기파 또는 비주기파를 포함하는 외곽선 프로파일을 갖는 잡아 늘이거나 압축가능한 전자 회로. 35. The method of claim 34 wherein the inside surface forming the curved surface or a stretch having the outline profile including a periodic or aperiodic wave wave compressible electronic circuit.
  42. 제37항에 있어서, 상기 구부러진 전자 회로는 상기 전자 회로의 적어도 일부분의 길이가 확장된 상태의 주기파를 포함하는 형태를 갖는 잡아 늘이거나 압축가능한 전자 회로. The method of claim 37, wherein the electronic circuit is bent out to increase or compressible electronic circuit in the form including the period of the wave length of at least a portion of the electronic circuit expanded.
  43. 제37항에 있어서, 상기 구부러진 전자 회로는 1 ㎛ 내지 100 ㎛의 범위에서 선택되는 주기성 및 50 nm 내지 5 ㎛의 범위에서 선택되는 진폭을 갖는 사인파형을 갖는 것인 잡아 늘이거나 압축가능한 전자 회로. The method of claim 37, wherein the bent electronic circuit or the catch always having a sine waveform having an amplitude that is selected to be in a range of periodicities and 50 nm to 5 ㎛ selected to be in a range of 1 ㎛ to 100 ㎛ compressible electronic circuit.
  44. 제37항에 있어서, 상기 구부러진 전자 회로는 상기 전자 회로의 길이를 따라 확장되는 복수개의 좌굴 구조를 포함하는 형태를 갖는 잡아 늘이거나 압축가능한 전자 회로. The method of claim 37, wherein the electronic circuit is bent out to increase or compressible electronic circuit in the form including a plurality of buckling structure that extends along the length of the electronic circuit.
  45. 제37항에 있어서, 상기 구부러진 전자 회로는 1차원 또는 2차원적으로 공간상 변형된 형태를 가지며, 상기 내표면은 1차원 또는 2차원적으로 공간상 변형되는 외곽선 프로파일 갖는 잡아 늘이거나 압축가능한 전자 회로. The method of claim 37, wherein the bent electronic circuit has the form of a one-dimensional or two-dimensionally into a space variation, the inner surface is either a stretch having the outline profile is deformed onto the one-dimensional or two-dimensionally in space compressible e Circuit.
  46. 제34항에 있어서, 상기 전자 회로는 50 nm 내지 50 ㎛의 범위에서 선택되는 두께를 갖는 잡아 늘이거나 압축가능한 전자 회로. 35. The method of claim 34, wherein the electronic circuit may be a stretch having a thickness selected from the range of 50 nm to 50 ㎛ compressible electronic circuit.
  47. 제34항에 있어서, 상기 전자 회로는 상기 전자 회로와 상기 유연한 기판 사이에 위치한 접착층, 코팅 또는 박막 필름에 의해 상기 유연한 기판과 접합되는 것인 잡아 늘이거나 압축가능한 전자 회로. 35. The method of claim 34, wherein the electronic circuit wherein the electronic circuit and the flexible substrate by a bonding layer located between the coating or thin film or stretch would be the flexible substrate and bonded compressible electronic circuit.
  48. 제34항에 있어서, 상기 곡면을 이루는 내표면을 갖는 상기 전자 회로와 접촉하고 있는 캡슐 층을 더 포함하는 잡아 늘이거나 압축가능한 전자 회로. The method of claim 34, wherein the increase or compressible to hold the electronic circuit further comprising a capsule layer which is in contact with the electronic circuit with the inner surface forming the curved surface.
  49. 잡아 늘이거나 압축가능한 전자 회로를 제조하기 위한 방법으로, 상기 방법은: To increase or hold method for manufacturing a compressible electronic circuit, the method comprising the steps of:
    내표면을 갖는 전사가능한 전자 회로를 마련하는 단계; The method comprising providing a transferable electronic circuit having an inner surface;
    외표면을 가지되, 잡아늘인 상태로 예비 변형된 탄성체 기판을 마련하는 단계; Others are of a surface, the method comprising: providing a pre-deformation with spun state elastomer substrate;
    상기 전사가능한 전자 회로의 내표면의 적어도 일부분을 상기 잡아 늘인 상태로 예비 변형된 탄성체 기판의 상기 외표면과 접합시키는 단계; Step of the outer surface and the bonding of the pre-modified elastomer substrate to at least a portion of the inner surface of the transfer electronic circuit with the hold-spun state; And
    상기 전자 회로가 구부러질 수 있도록 상기 탄성체 기판을 적어도 부분적으로 이완상태로 완화시킴으로써 상기 잡아 늘이거나 압축가능한 전자 회로를 제조하는 단계 By mitigating the elastic substrate so that the electronic circuit can be bent in the relaxed state, at least in part, or the catch always preparing the compressible electronic circuit
    를 포함하는 잡아 늘이거나 압축가능한 전자 회로의 제조방법. Method of manufacturing a compressible electronic circuitry to increase or hold containing.
  50. 제49항에 있어서, 상기 전사가능한 전자 회로는 인쇄가능한 전자 회로인 방법. 50. The method of claim 49, wherein said transferable electronic circuit how printing of electronic circuits.
  51. 제49항에 있어서, 상기 예비변형된 탄성체 기판은 제1축을 따라 잡아 늘이거나 상기 제1축 및 제2축을 따라 잡아늘이는 것인 방법. 50. The method of claim 49, wherein said pre-deformed elastic member is stretched to hold the substrate in accordance with claim 1 or stretched along the axis of the first shaft and the second.
  52. 제49항에 있어서, 상기 탄성체 기판은 1% 내지 30%의 변형률로 예비변형되는 것인 방법. 50. The method of claim 49, wherein said elastomer substrate is a pre-deformation strain of 1% to 30%.
  53. 제49항에 있어서, 상기 잡아늘인 상태로 예비변형된 탄성체 기판은 상기 탄성체 기판을 굽힘, 롤링, 굴곡, 확장 또는 그 온도를 상승시킴으로써 형성하는 방법. According to claim 49, wherein the pre-deformation of the elastic body to hold the substrate to the spun state, a method of forming by raising the bending, rolling, bending, extension, or the temperature of the elastic substrate.
  54. 제49항에 있어서, 상기 구부러진 전사가능한 전자 회로를 유연한 수용부 기판으로 전사하는 단계를 더 포함하는 방법. 50. The method of claim 49, further comprising the step of transferring the bent transfer electronic circuit in a flexible substrate containing part.
  55. 제49항에 있어서, 상기 잡아 늘이거나 압축가능한 전자 회로를 캡슐 층으로 캡슐화하는 단계를 더 포함하는 방법. 50. The method of claim 49, further comprising the step of encapsulating the catch increase or compressible capsule in the electronic circuit layer.
  56. 제49항에 있어서, 상기 전사가능한 전자 회로를 도너 기판에 조립하는 단계; 50. The method of claim 49, wherein the step of assembling the transfer electronic circuit on the donor substrate; 및 상기 전사가능한 전자 회로를 상기 잡아 늘인 상태로 예비 변형된 탄성체 기판으로 전사하는 단계를 더 포함하는 방법. And further comprising the step of transferring the pre-deformation of the elastic body to hold the substrate to the spun state of the transfer electronic circuit.
  57. 제49항에 있어서, 상기 전사가능한 전자 회로의 상기 내표면의 적어도 일부분을 상기 예비변형된 탄성체 기판의 상기 외표면과 접합시키는 단계는 상기 인쇄가능한 전자 회로와 상기 탄성체 기판 사이의 접착성 박막 필름에 의해 수행되는 방법. The method of claim 49 wherein at least a portion of the inner surface of the of the transfer electronic circuit comprising: the outer surface and the bonding of the pre-modified elastomer substrate is an adhesive thin film between the printed electronic circuit and the elastomer substrate method performed by.
KR1020060053675A 2006-04-07 2006-06-14 A stretchable form of single crystal silicon for high performance electronics on rubber substrates KR20070100617A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US79010406P true 2006-04-07 2006-04-07
US60/790,104 2006-04-07

Publications (1)

Publication Number Publication Date
KR20070100617A true KR20070100617A (en) 2007-10-11

Family

ID=38682516

Family Applications (5)

Application Number Title Priority Date Filing Date
KR1020060053675A KR20070100617A (en) 2006-04-07 2006-06-14 A stretchable form of single crystal silicon for high performance electronics on rubber substrates
KR1020130131753A KR20130133733A (en) 2006-04-07 2013-10-31 A stretchable form of single crystal silicon for high performance electronics on rubber substrates
KR1020140096828A KR20140107158A (en) 2006-04-07 2014-07-29 A stretchable form of single crystal silicon for high performance electronics on rubber substrates
KR20150040631A KR20150044865A (en) 2006-04-07 2015-03-24 A stretchable form of single crystal silicon for high performance electronics on rubber substrates
KR1020170080342A KR20170077097A (en) 2006-04-07 2017-06-26 A stretchable form of single crystal silicon for high performance electronics on rubber substrates

Family Applications After (4)

Application Number Title Priority Date Filing Date
KR1020130131753A KR20130133733A (en) 2006-04-07 2013-10-31 A stretchable form of single crystal silicon for high performance electronics on rubber substrates
KR1020140096828A KR20140107158A (en) 2006-04-07 2014-07-29 A stretchable form of single crystal silicon for high performance electronics on rubber substrates
KR20150040631A KR20150044865A (en) 2006-04-07 2015-03-24 A stretchable form of single crystal silicon for high performance electronics on rubber substrates
KR1020170080342A KR20170077097A (en) 2006-04-07 2017-06-26 A stretchable form of single crystal silicon for high performance electronics on rubber substrates

Country Status (4)

Country Link
JP (6) JP2007281406A (en)
KR (5) KR20070100617A (en)
MY (4) MY152238A (en)
TW (7) TWI427802B (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010081137A3 (en) * 2009-01-12 2010-11-04 Mc10, Inc. Methods and applications of non-planar imaging arrays
KR101048356B1 (en) * 2009-06-08 2011-07-14 서울대학교산학협력단 Metal connection of electronic devices tensile structure and a method of manufacturing the same
US8886334B2 (en) 2008-10-07 2014-11-11 Mc10, Inc. Systems, methods, and devices using stretchable or flexible electronics for medical applications
US9012784B2 (en) 2008-10-07 2015-04-21 Mc10, Inc. Extremely stretchable electronics
US9159635B2 (en) 2011-05-27 2015-10-13 Mc10, Inc. Flexible electronic structure
US9171794B2 (en) 2012-10-09 2015-10-27 Mc10, Inc. Embedding thin chips in polymer
US9723122B2 (en) 2009-10-01 2017-08-01 Mc10, Inc. Protective cases with integrated electronics
US10213985B2 (en) 2010-01-14 2019-02-26 Sungkyunkwan University Foundation For Corporate Collaboration Method of manufacturing deformation-capable graphene sheet, deformation-capable graphene sheet, and device using the same

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI427802B (en) * 2005-06-02 2014-02-21 Univ Illinois Printable semiconductor structures and related methods of making and assembling
WO2008030960A2 (en) * 2006-09-06 2008-03-13 The Board Of Trustees Of The University Of Illinois Controlled buckling structures in semiconductor interconnects and nanomembranes for stretchable electronics
KR101610885B1 (en) * 2007-01-17 2016-04-08 더 보오드 오브 트러스티스 오브 더 유니버시티 오브 일리노이즈 Optical systems fabricated by printing-based assembly
TW201536126A (en) 2008-03-05 2015-09-16 Univ Illinois Stretchable and foldable electronic devices
US8134163B2 (en) * 2008-08-11 2012-03-13 Taiwan Semiconductor Manfacturing Co., Ltd. Light-emitting diodes on concave texture substrate
US8519379B2 (en) * 2009-12-08 2013-08-27 Zena Technologies, Inc. Nanowire structured photodiode with a surrounding epitaxially grown P or N layer
JP2011138934A (en) 2009-12-28 2011-07-14 Sony Corp Thin film transistor, display device, and electronic equipment
WO2012091498A1 (en) * 2010-12-31 2012-07-05 성균관대학교산학협력단 Flexible/stretchable semiconductor device comprising a graphene electrode, method for reducing contact resistance between a semiconductor layer and a graphene electrode, and graphene interconnector
TWI524825B (en) 2012-10-29 2016-03-01 Ind Tech Res Inst Method of transferring carbon conductive film
FR2997554B1 (en) * 2012-10-31 2016-04-08 Soitec Silicon On Insulator Method for modifying an initial stress state of an active layer to a final stress state
KR101447238B1 (en) * 2014-06-20 2014-10-08 한국기계연구원 Ethod for forming quantum dot thin film
JP6369788B2 (en) 2014-11-27 2018-08-08 パナソニックIpマネジメント株式会社 Electronics for structure
JP2017537467A (en) 2014-11-27 2017-12-14 パナソニックIpマネジメント株式会社 Sheet-like elastic structure and elastic resin sheet for a resin composition used therefor, stretchable resin sheet
KR101630817B1 (en) 2014-12-10 2016-06-15 한국과학기술연구원 Wavy metal nanowire network, flexible transparent electrode comprising the same, and the preparation method thereof

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100616479B1 (en) * 1996-10-17 2006-08-28 세이코 엡슨 가부시키가이샤 Semiconductor device, method for manufacturing the same, circuit board, and flexible substrate
US6787052B1 (en) * 2000-06-19 2004-09-07 Vladimir Vaganov Method for fabricating microstructures with deep anisotropic etching of thick silicon wafers
US6566273B2 (en) * 2001-06-27 2003-05-20 Infineon Technologies Ag Etch selectivity inversion for etching along crystallographic directions in silicon
AU2003223783A1 (en) * 2002-04-29 2003-11-17 Silicon Pipe, Inc. Direct-connect signaling system
JP2004071874A (en) * 2002-08-07 2004-03-04 Sharp Corp Semiconductor device manufacturing method and semiconductor device
US7491892B2 (en) * 2003-03-28 2009-02-17 Princeton University Stretchable and elastic interconnects
KR100845565B1 (en) * 2003-12-01 2008-07-10 더 보드 오브 트러스티즈 오브 더 유니버시티 오브 일리노이 Methods and devices for fabricating three-dimensional nanoscale structures
JP5110766B2 (en) * 2003-12-15 2012-12-26 株式会社半導体エネルギー研究所 The method for manufacturing a manufacturing method and a non-contact type thin film integrated circuit device of the thin film integrated circuit device
US7566640B2 (en) * 2003-12-15 2009-07-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film integrated circuit device, noncontact thin film integrated circuit device and method for manufacturing the same, and idtag and coin including the noncontact thin film integrated circuit device
JP4841807B2 (en) * 2004-02-27 2011-12-21 株式会社半導体エネルギー研究所 Thin film integrated circuit and a thin semiconductor device
JP2008507114A (en) * 2004-04-27 2008-03-06 ザ ボード オブ トラスティーズ オブ ザ ユニヴァーシティー オブ イリノイ Soft composite patterning device for a lithographic
KR101504579B1 (en) * 2004-06-04 2015-03-23 더 보오드 오브 트러스티스 오브 더 유니버시티 오브 일리노이즈 Methods and devices for fabricating and assembling printable semiconductor elements
TWI427802B (en) * 2005-06-02 2014-02-21 Univ Illinois Printable semiconductor structures and related methods of making and assembling

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8886334B2 (en) 2008-10-07 2014-11-11 Mc10, Inc. Systems, methods, and devices using stretchable or flexible electronics for medical applications
US9012784B2 (en) 2008-10-07 2015-04-21 Mc10, Inc. Extremely stretchable electronics
WO2010081137A3 (en) * 2009-01-12 2010-11-04 Mc10, Inc. Methods and applications of non-planar imaging arrays
KR101048356B1 (en) * 2009-06-08 2011-07-14 서울대학교산학협력단 Metal connection of electronic devices tensile structure and a method of manufacturing the same
US9723122B2 (en) 2009-10-01 2017-08-01 Mc10, Inc. Protective cases with integrated electronics
US10213985B2 (en) 2010-01-14 2019-02-26 Sungkyunkwan University Foundation For Corporate Collaboration Method of manufacturing deformation-capable graphene sheet, deformation-capable graphene sheet, and device using the same
US9159635B2 (en) 2011-05-27 2015-10-13 Mc10, Inc. Flexible electronic structure
US9171794B2 (en) 2012-10-09 2015-10-27 Mc10, Inc. Embedding thin chips in polymer

Also Published As

Publication number Publication date
JP2015133510A (en) 2015-07-23
KR20170077097A (en) 2017-07-05
TWI489523B (en) 2015-06-21
TW200739681A (en) 2007-10-16
JP2017038064A (en) 2017-02-16
JP2007281406A (en) 2007-10-25
TWI336491B (en) 2011-01-21
TW200721517A (en) 2007-06-01
MY152238A (en) 2014-09-15
TW201428984A (en) 2014-07-16
TW201717261A (en) 2017-05-16
MY151572A (en) 2014-06-13
JP2019004151A (en) 2019-01-10
JP6377689B2 (en) 2018-08-22
TWI427802B (en) 2014-02-21
JP6140207B2 (en) 2017-05-31
MY143492A (en) 2011-05-31
TW201519287A (en) 2015-05-16
JP2017103459A (en) 2017-06-08
TWI466488B (en) 2014-12-21
TW201216641A (en) 2012-04-16
JP5851457B2 (en) 2016-02-03
MY163588A (en) 2017-09-29
TWI533459B (en) 2016-05-11
JP2014017495A (en) 2014-01-30
KR20130133733A (en) 2013-12-09
KR20140107158A (en) 2014-09-04
TW201042951A (en) 2010-12-01
KR20150044865A (en) 2015-04-27
TWI570776B (en) 2017-02-11

Similar Documents

Publication Publication Date Title
Gorbachev et al. Hunting for monolayer boron nitride: optical and Raman signatures
Park et al. Theoretical and experimental studies of bending of inorganic electronic materials on plastic substrates
Gurarslan et al. Surface-energy-assisted perfect transfer of centimeter-scale monolayer and few-layer MoS2 films onto arbitrary substrates
US7687372B2 (en) System and method for manufacturing thick and thin film devices using a donee layer cleaved from a crystalline donor
US8685843B2 (en) Direct growth of graphene on substrates
Khang et al. Mechanical buckling: mechanics, metrology, and stretchable electronics
CN105826345B (en) An optical system manufactured by the printing assembly based
Zhan et al. Large‐area vapor‐phase growth and characterization of MoS2 atomic layers on a SiO2 substrate
JP5097172B2 (en) Peeling method of graphene layer, a method of manufacturing a graphene wafer, and method of manufacturing a graphene device
Su et al. Chemical vapor deposition of thin crystals of layered semiconductor SnS2 for fast photodetection application
Shahrjerdi et al. Extremely flexible nanoscale ultrathin body silicon integrated circuits on plastic
Sun et al. Inorganic semiconductors for flexible electronics
Fan et al. Template‐assisted large‐scale ordered arrays of ZnO pillars for optical and piezoelectric applications
US9012784B2 (en) Extremely stretchable electronics
US7943491B2 (en) Pattern transfer printing by kinetic control of adhesion to an elastomeric stamp
JP5763629B2 (en) Method for producing a passivated silicon nanowires and thus obtained device
Khang et al. A stretchable form of single-crystal silicon for high-performance electronics on rubber substrates
US9765934B2 (en) Thermally managed LED arrays assembled by printing
US7501069B2 (en) Flexible structures for sensors and electronics
Briseno et al. High‐performance organic single‐crystal transistors on flexible substrates
KR101870690B1 (en) Printed assemblies of ultrathin, microscale inorganic light emitting diodes for deformable and semitransparent displays
US8592291B2 (en) Fabrication of large-area hexagonal boron nitride thin films
Bryllert et al. Vertical wrap-gated nanowire transistors
US20050253137A1 (en) Nanoscale arrays, robust nanostructures, and related devices
Conley Jr et al. Directed integration of ZnO nanobridge devices on a Si substrate

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
A107 Divisional application of patent
WITB Written withdrawal of application
J121 Written withdrawal of request for trial