JP4841807B2 - Thin film integrated circuit and thin semiconductor device - Google Patents

Thin film integrated circuit and thin semiconductor device Download PDF

Info

Publication number
JP4841807B2
JP4841807B2 JP2004055466A JP2004055466A JP4841807B2 JP 4841807 B2 JP4841807 B2 JP 4841807B2 JP 2004055466 A JP2004055466 A JP 2004055466A JP 2004055466 A JP2004055466 A JP 2004055466A JP 4841807 B2 JP4841807 B2 JP 4841807B2
Authority
JP
Japan
Prior art keywords
thin film
integrated circuit
identification information
antenna
idf chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004055466A
Other languages
Japanese (ja)
Other versions
JP2005244132A5 (en
JP2005244132A (en
Inventor
康行 荒井
麻衣 秋葉
洋平 神野
祐子 舘村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2004055466A priority Critical patent/JP4841807B2/en
Publication of JP2005244132A publication Critical patent/JP2005244132A/en
Publication of JP2005244132A5 publication Critical patent/JP2005244132A5/ja
Application granted granted Critical
Publication of JP4841807B2 publication Critical patent/JP4841807B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

本発明は、集積回路が破壊、偽造等されたときであっても、情報を読み出すことができる薄膜集積回路及び当該薄膜集積回路を有する薄型半導体装置に関する。   The present invention relates to a thin film integrated circuit from which information can be read even when the integrated circuit is destroyed or counterfeited, and a thin semiconductor device having the thin film integrated circuit.

近年、シリコンウェハから形成されるチップを実装した商品を見かける機会が増えてきた。シリコンウェハから形成されるチップにより、多様な情報を記録でき、消費者等へ提供することができるようになっている。   In recent years, opportunities for seeing products mounted with chips formed from silicon wafers have increased. With a chip formed from a silicon wafer, various information can be recorded and provided to consumers and the like.

このようなチップは、磁気カード、バーコードなどとは異なり、記憶されているデータを物理的方法により読み取られる恐れがなく、またそのデータが改ざんされにくいという点で優れている。   Unlike a magnetic card, bar code, or the like, such a chip is excellent in that there is no fear that stored data can be read by a physical method and that the data is not easily tampered with.

また偽造防止対策として、カード基材に複数の情報点を配置し、この情報点の組み合わせが個々のICチップを特定する情報を有したものがある(例えば、特許文献1参照)。特許文献1には、IC破壊時等でもICカードを正確に識別でき、不正に偽造されたICカードを排除できることが記載されている。   Further, as a countermeasure against forgery, there is a method in which a plurality of information points are arranged on a card base material, and a combination of the information points has information for specifying individual IC chips (for example, see Patent Document 1). Patent Document 1 describes that an IC card can be accurately identified even when an IC is destroyed, and illegally forged IC cards can be excluded.

またメモリ内容が破壊・改ざんされてもデータの再生・復旧が可能なICカードを提供することを目的として、ICモジュール、データ表示部により構成されるICカードが提案されている(特許文献2参照)。特許文献2によると、データ表示部は非電気的に、目視可能なように記録できる表示部であり、ICモジュールのメモリの内容が読み取り不能、あるいは、破壊されたとしてもデータ表示部に表示することができ、内容チェックを行うことができると記載されている。
特開2000−113155号公報 特開平7−311826号公報
In addition, an IC card composed of an IC module and a data display unit has been proposed for the purpose of providing an IC card capable of reproducing and restoring data even if the memory contents are destroyed or altered (see Patent Document 2). ). According to Patent Document 2, the data display section is a display section that can be recorded in a non-electrically visible manner, and displays the data display section even if the contents of the memory of the IC module are unreadable or destroyed. It is described that the contents can be checked.
JP 2000-113155 A JP-A-7-31826

上記特許文献1には、情報点を形成し、情報点の組み合わせが個々のICチップを特定する情報を有していることが記載されている。そして情報点として、センサーにて識別可能な材料をパターン状に設け、例えば基材シート状に塗工、電子写真法、インクジェット、等により情報列を設けた後、ICカード内に電子部品とともに成形一体化して収めることが記載され、情報点はICチップと別途形成していることがわかる。このようにICチップ以外に情報点を形成すると、情報点の凹凸や有色性により視認されやすく、さらに商品のデザイン性が低下してしまう。   Patent Document 1 describes that information points are formed and a combination of information points has information for specifying individual IC chips. And as information points, materials that can be identified by the sensor are provided in a pattern, for example, an information string is provided by coating, electrophotography, ink jet, etc. on a base sheet, and then molded together with electronic components in an IC card It is described that they are integrated and information points are formed separately from the IC chip. When information points are formed in addition to the IC chip in this way, the information points are easily recognized due to the unevenness and color of the information points, and the design of the product is further deteriorated.

そこで本発明は、上記特許文献とは異なる手段により識別情報を形成する方法を提供することを課題とする。   Therefore, an object of the present invention is to provide a method for forming identification information by means different from the above-mentioned patent document.

また上記特許文献2と異なり、識別情報を有する集積回路を前提とし、破壊時等でも集積回路の情報が読み出せる手段を提供することを課題とする。 Another object of the present invention is to provide means capable of reading information on an integrated circuit even when it is destroyed, on the premise of an integrated circuit having identification information, unlike Patent Document 2.

上記課題を鑑み本発明は、0.2μm以下代表的には40nm〜170nm、好ましくは50nm〜150nmの半導体膜を能動領域として有する薄膜集積回路(以下IDFチップとも表記する)を形成し、当該IDFチップの作製過程においてIDFチップ内に識別を行うことを可能とする情報源(以下、識別情報と表記する)を形成することを特徴とする。また識別情報は、文字、図形、記号もしくは数字又はこれらの結合を形成し、当該文字、図形、記号もしくは数字又はこれらの結合により構成されることを特徴とする。   In view of the above problems, the present invention forms a thin film integrated circuit (hereinafter also referred to as an IDF chip) having a semiconductor film having a thickness of 0.2 μm or less, typically 40 nm to 170 nm, preferably 50 nm to 150 nm, as an active region. An information source (hereinafter referred to as identification information) capable of being identified in the IDF chip in the chip manufacturing process is formed. Further, the identification information forms a character, a figure, a symbol, a number, or a combination thereof, and is configured by the character, a figure, a symbol, a number, or a combination thereof.

識別情報を形成する手段は、半導体膜、絶縁膜、又は導電膜等のパターンを用いたり、当該パターンや基板の一部にレーザーマーカーにより捺印(マーキング)する方法がある。このように本発明の識別情報は、IDFチップの内部に一体形成することができる。その結果、識別情報を有するIDFチップを、物品へ実装することができる。また本発明のIDFチップは薄型であるため、実装物品においてIDFチップを視認することは難しい。このようなIDFチップは第三者に改ざんされ難く、さらにIDFチップ内に形成する識別情報を改ざんすることは不可能となり、セキュリティを高めることができる。   As means for forming the identification information, there are a method of using a pattern such as a semiconductor film, an insulating film, or a conductive film, or a method of marking (marking) the pattern or a part of the substrate with a laser marker. Thus, the identification information of the present invention can be integrally formed inside the IDF chip. As a result, an IDF chip having identification information can be mounted on an article. Further, since the IDF chip of the present invention is thin, it is difficult to visually recognize the IDF chip in the mounted article. Such an IDF chip is difficult to be tampered with by a third party, and further, it becomes impossible to tamper with identification information formed in the IDF chip, and security can be improved.

また識別情報は、図形等の模様を使用してもよく、微少なドットの組み合わせをコード化したものより構成することができる。このように図形等を、2次元的に組み合わせて配列させてコード化した識別情報は、所定の微少範囲で形成することができ、より多くの情報を有することができる。   Further, the identification information may use a pattern such as a figure or the like, and can be constituted by coding a combination of minute dots. In this way, identification information obtained by coding a figure or the like in a two-dimensional combination can be formed within a predetermined minute range and can have more information.

さらに本発明は、当該薄膜集積回路を有する薄型半導体装置において、目視できる表示手段を設けることを特徴とする。表示手段は、メモリ性を有するとよく、例えばエレクトロクロミック材、強誘電性液晶材を使用することができる。   Furthermore, the present invention is characterized in that a visible display means is provided in a thin semiconductor device having the thin film integrated circuit. The display means may have a memory property, and for example, an electrochromic material or a ferroelectric liquid crystal material can be used.

また上述のようにIDFチップは非常に薄型の半導体膜を有するように形成されるため、シリコンウェハから形成されるチップと比較して、薄型化を達成することができる。具体的なIDFチップの厚みは0.3μm〜3μm、代表的には2μm程度となり、飛躍的に薄くすることができる。   Further, as described above, since the IDF chip is formed to have a very thin semiconductor film, the IDF chip can be made thinner than a chip formed from a silicon wafer. The thickness of a specific IDF chip is 0.3 μm to 3 μm, typically about 2 μm, and can be dramatically reduced.

さらに本発明のIDFチップは絶縁表面を有する基板(以下、絶縁基板と表記する)上に形成されるため、シリコンウェハから形成されるチップと異なり、透光性を有することを特徴とする。そのため、IDFチップの作製過程において形成された識別情報は、目視で認識されることができない。すなわち識別情報は、透光性を有する、又は微細である。その結果、第三者が識別情報を改ざんすることは困難となり、セキュリティ性を高めることができる。   Further, since the IDF chip of the present invention is formed on a substrate having an insulating surface (hereinafter referred to as an insulating substrate), it has a light-transmitting property unlike a chip formed from a silicon wafer. Therefore, the identification information formed in the IDF chip manufacturing process cannot be recognized visually. That is, the identification information is translucent or fine. As a result, it becomes difficult for a third party to falsify the identification information, and security can be improved.

さらに本発明のIDFチップはフレキシブル性を有する基板(以下、フレキシブル基板とも表記する)へ形成してもよい。フレキシブル基板へ形成するため、シリコンウェハから形成されるチップと比較して、高いフレキシブル性を有し、更に軽量化を達成することができる。   Furthermore, the IDF chip of the present invention may be formed on a flexible substrate (hereinafter also referred to as a flexible substrate). Since it is formed on a flexible substrate, it has higher flexibility and can be lighter than a chip formed from a silicon wafer.

このように本発明の識別情報は、IDFチップの内部に一体形成することができるため、IDFチップが第三者に改ざんされ難く、さらにIDFチップ内に形成する識別情報を改ざんすることは不可能となり、セキュリティを高めることができる。   As described above, since the identification information of the present invention can be integrally formed inside the IDF chip, the IDF chip is not easily tampered with by a third party, and the identification information formed in the IDF chip cannot be tampered with. Thus, security can be improved.

また本発明の識別情報は、IDFチップと一体形成することができるため、識別情報により、実装物品のデザイン性を低下させることがない。また識別情報が形成されたIDFチップは透光性を有するため、IDFチップにより、実装物品のデザイン性を低下させることがない。   Further, since the identification information of the present invention can be integrally formed with the IDF chip, the design information of the mounted article is not deteriorated by the identification information. In addition, since the IDF chip on which the identification information is formed has translucency, the design of the mounted article is not deteriorated by the IDF chip.

また本発明のIDFチップは、シリコンウェハから形成されたチップと比較して非常に薄型となるため、物品へ実装してもデザイン性を低下させることがない。このような薄膜、軽量、フレキシブル性の高いIDFチップは、シリコンウェハから形成されるチップと比較して、破損しにくい。   Further, the IDF chip of the present invention is very thin as compared with a chip formed from a silicon wafer, so that the design is not deteriorated even when mounted on an article. Such a thin film, lightweight, and highly flexible IDF chip is less likely to be damaged than a chip formed from a silicon wafer.

さらに本発明のIDFチップは絶縁基板上に形成するため、円形のシリコンウェハから形成されたチップと比較して、母体基板形状に制約がない。そのため、IDFチップの生産性を高め、大量生産を行うことができる。その結果、IDFチップのコストの削減が期待できる。単価が非常に低いIDFチップは、単価コストの削減により非常に大きな利益を生むことができる。   Furthermore, since the IDF chip of the present invention is formed on an insulating substrate, there is no restriction on the shape of the base substrate as compared with a chip formed from a circular silicon wafer. Therefore, productivity of the IDF chip can be increased and mass production can be performed. As a result, cost reduction of the IDF chip can be expected. An IDF chip with a very low unit price can generate very large profits by reducing unit cost.

以下に、本発明の実施の形態を図面に基づいて説明する。但し、本発 明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から 逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に 理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。なお、実施の形態を説明するための全図において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。   Embodiments of the present invention will be described below with reference to the drawings. However, the present invention can be implemented in many different modes, and it is easy for those skilled in the art to make various changes in form and details without departing from the spirit and scope of the present invention. Understood. Therefore, the present invention is not construed as being limited to the description of this embodiment mode. Note that in all the drawings for describing the embodiments, the same portions or portions having similar functions are denoted by the same reference numerals, and repetitive description thereof is omitted.

(実施の形態1)
本実施の形態では、識別情報及び表示部を有する薄型半導体装置の利用形態について説明する。なお本実施の形態では、薄型半導体装置としてIDFチップを搭載したカード(以下、IDFカードと表記する)を用いて説明する。
(Embodiment 1)
In this embodiment mode, a usage mode of a thin semiconductor device having identification information and a display portion will be described. In this embodiment mode, description will be made using a card (hereinafter referred to as an IDF card) on which an IDF chip is mounted as a thin semiconductor device.

図5(A)には、絶縁基板11上に、識別情報を有するIDFチップ10、アンテナ12、及び表示手段13が設けられている。IDFチップ、及びアンテナの構成及び作製方法は、以下の実施の形態を参照すればよい。   In FIG. 5A, an IDF chip 10 having identification information, an antenna 12, and display means 13 are provided on an insulating substrate 11. For the structure and manufacturing method of the IDF chip and the antenna, the following embodiments may be referred to.

表示手段には、エレクトロクロミック材を用いることができる。エレクトロクロミック材は、メモリ性を有するため表示手段のみを単体で使用することができる。またエレクトロクロミック材は、対向する電極層間に狭持させて表示を行う。さらに対向する電極間に、固体電解質層を積層させてもよい。なお電極は、透明導電膜により形成する必要がある。透明導電膜としては、例えばインジウム錫酸化物(ITO、Indium Tin Oxide)、酸化インジウムに2〜20%の酸化亜鉛(ZnO)を混合したIZO(indium zinc oxide)、酸化インジウムに2〜20%の酸化珪素(SiO2)を混合したITSO、有機インジウムを用いることができる。 An electrochromic material can be used for the display means. Since the electrochromic material has memory properties, only the display means can be used alone. Further, the electrochromic material is displayed by being sandwiched between opposing electrode layers. Further, a solid electrolyte layer may be laminated between the opposing electrodes. The electrode needs to be formed of a transparent conductive film. Examples of the transparent conductive film include indium tin oxide (ITO), IZO (indium zinc oxide) in which 2 to 20% zinc oxide (ZnO) is mixed with indium oxide, and 2 to 20% in indium oxide. ITSO mixed with silicon oxide (SiO 2 ) or organic indium can be used.

このようなエレクトロクロミック材を有する表示手段は、非常に薄いため、IDFチップと共にIDFカードへ実装しても、デザイン性を損ねることがない。同様な効果を奏する表示手段として、強誘電性液晶材がある。 Since the display means having such an electrochromic material is very thin, even if it is mounted on an IDF card together with an IDF chip, the design is not impaired. As a display means having the same effect, there is a ferroelectric liquid crystal material.

そして図5(B)に示すように、第1のフィルム14及び第2のフィルム15を張り合わせ、IDFカード20を完成させる。   Then, as shown in FIG. 5B, the first film 14 and the second film 15 are bonded together to complete the IDF card 20.

このときIDFチップは、実装するカードに対して中心部に配置し、IDFチップの周囲は物品の基材、本実施の形態においては第1及び第2のフィルムで覆われるように形成するとよい。その結果、IDFチップの機械的強度を高めることができる。具体的には、IDFチップを挟み込む位置(IDFチップの中心):Xは、カードの厚みをDとすると、(1/2)・D−30μm<X<(1/2)・D+30μmを満たすように配置するとよい。 At this time, the IDF chip is preferably arranged at the center with respect to the card to be mounted, and the periphery of the IDF chip is covered with the base material of the article, which is the first and second films in this embodiment. As a result, the mechanical strength of the IDF chip can be increased. Specifically, the position where the IDF chip is sandwiched (the center of the IDF chip): X satisfies (1/2) · D−30 μm <X <(1/2) · D + 30 μm, where D is the card thickness. may If you placed in.

また本実施の形態では、基板上にアンテナが形成されたIDFチップを用いる場合で説明したが、アンテナが実装されたIDFチップを用いた場合であってもよく、IDFチップは上記位置を満たすと好ましい。   In this embodiment, the case where an IDF chip having an antenna formed on a substrate is used is described. However, an IDF chip on which an antenna is mounted may be used, and the IDF chip satisfies the above position. preferable.

図6(A)は、IDFカードのシステムブロック図を示す。識別情報を有するIDFチップは、通信手段、及び電力供給(発生)手段に接続されている。通信手段、及び電力供給(発生)手段は、図5(A)におけるアンテナに相当する。そしてIDFチップは、表示手段に接続される。また表示手段を制御する回路(制御回路)は、IDFチップに一体形成されているとよい。   FIG. 6A shows a system block diagram of the IDF card. The IDF chip having identification information is connected to a communication unit and a power supply (generation) unit. The communication means and the power supply (generation) means correspond to the antenna in FIG. The IDF chip is connected to display means. A circuit for controlling the display means (control circuit) may be formed integrally with the IDF chip.

図6(B)は、IDFチップの回路ブロック図を示す。まず、IDFチップ10は、アンテナ12、容量素子52とを有し、復調回路53、変調回路54、整流回路55、マイクロプロセッサ56、メモリ57、負荷をアンテナに与えるためのスイッチ58とを有している。これらの回路やマイクロプロセッサは、薄膜集積回路により形成することができる。なおメモリ57は1つに限定されず、複数であってもよい。   FIG. 6B shows a circuit block diagram of the IDF chip. First, the IDF chip 10 includes an antenna 12 and a capacitive element 52, and includes a demodulation circuit 53, a modulation circuit 54, a rectifier circuit 55, a microprocessor 56, a memory 57, and a switch 58 for applying a load to the antenna. ing. These circuits and the microprocessor can be formed by a thin film integrated circuit. Note that the memory 57 is not limited to one, and may be a plurality.

またIDFチップでは、リーダ・ライター装置から電波として送られてきた信号は、アンテナ12において電磁誘導により交流の電気信号に変換される。復調回路53では該交流の電気信号を復調し、後段のマイクロプロセッサ56に送信する。また整流回路55では、交流の電気信号を用いて電源電圧を生成し、後段のマイクロプロセッサ56に供給する。   In the IDF chip, a signal transmitted as a radio wave from the reader / writer device is converted into an AC electrical signal by electromagnetic induction in the antenna 12. The demodulating circuit 53 demodulates the alternating electrical signal and transmits it to the subsequent microprocessor 56. The rectifier circuit 55 generates a power supply voltage using an alternating electrical signal and supplies it to the microprocessor 56 at the subsequent stage.

マイクロプロセッサ56では、入力された信号に従って各種演算処理を行う。メモリ57にはマイクロプロセッサ56において用いられるプログラム、データなどが記憶されている他、演算処理時の作業エリアとしても用いることができる。そしてマイクロプロセッサ56から変調回路54に送られた信号は、交流の電気信号に変調される。スイッチ58は、変調回路54からの交流の電気信号に従って、アンテナ12に負荷を加えることができる。リーダ・ライター装置は、アンテナ12に加えられた負荷を電波で受け取ることで、結果的にマイクロプロセッサ56からの信号を読み取ることができる。   The microprocessor 56 performs various arithmetic processes according to the input signal. The memory 57 stores programs and data used in the microprocessor 56, and can also be used as a work area during arithmetic processing. The signal sent from the microprocessor 56 to the modulation circuit 54 is modulated into an alternating electrical signal. The switch 58 can apply a load to the antenna 12 in accordance with an alternating electrical signal from the modulation circuit 54. The reader / writer device can read the signal from the microprocessor 56 as a result of receiving the load applied to the antenna 12 by radio waves.

このように形成された、IDFチップは識別情報を有しているため、破壊、偽造等されたときであっても、情報を読み出すことができる。例えば、リーダ・ライター装置に、識別情報を読み出す手段を具備させ、さらに識別情報を保存させておく。そして破損時等に、リーダ・ライター装置へかざし、識別情報が一致した場合、リーダ・ライター装置が有する、又は接続された表示部へIDFチップの情報を出力させることができる。その結果、IDFチップから読み出す経路が破壊等されても、識別情報が一致次第、IDFチップの情報を読み出すことができる。   Since the IDF chip formed in this way has identification information, the information can be read even when it is destroyed or counterfeited. For example, the reader / writer device is provided with means for reading the identification information, and the identification information is stored. Then, when the identification information is coincident with the reader / writer device when it is damaged, the IDF chip information can be output to the display unit that the reader / writer device has or is connected to. As a result, even if the path read from the IDF chip is destroyed, the IDF chip information can be read as soon as the identification information matches.

また表示手段には、IDFチップのメモリに情報を記録する経路と異なる経路により情報を記録し、さらに表示を保持することができる。そのため、IDFチップから情報を読み出す経路が破壊等されても、IDFチップの情報を読み出すことができる。このとき例えば個人情報等は、表示手段へ表示することが懸念されるため、識別情報を利用して、リーダ・ライター装置が有する、又は接続された表示部へ出力するとよい。   In addition, the display means can record information by a route different from the route for recording information in the memory of the IDF chip, and can further hold the display. Therefore, even if the route for reading information from the IDF chip is destroyed, the information on the IDF chip can be read. At this time, for example, personal information or the like may be displayed on the display means. Therefore, the identification information may be used to output to a display unit included in or connected to the reader / writer device.

(実施の形態2)
本実施の形態では、識別情報を形成するIDFチップについて説明する。
(Embodiment 2)
In this embodiment, an IDF chip that forms identification information will be described.

図1(A)に示すように、薄膜トランジスタ(TFTとも表記する)は半導体膜107、ゲート配線や信号線等として機能する導電膜110を有し、当該半導体膜107により識別情報113aを形成する。識別情報は、文字、図形、記号もしくは数字又はこれらの結合からなり、IDFチップの一部に形成する。また識別情報として、バーコードのような情報用符号を形成してもよい。   As shown in FIG. 1A, a thin film transistor (also referred to as a TFT) includes a semiconductor film 107, a conductive film 110 functioning as a gate wiring, a signal line, or the like, and the semiconductor film 107 forms identification information 113a. The identification information is composed of characters, figures, symbols or numbers, or a combination thereof, and is formed in a part of the IDF chip. Moreover, you may form the code | symbol for information like a barcode as identification information.

図1(B)には、薄膜トランジスタは半導体膜107、ゲート配線や信号線等として機能する導電膜110を有し、当該導電膜110により識別情報を形成する場合を示す。   FIG. 1B illustrates the case where a thin film transistor includes a semiconductor film 107, a conductive film 110 functioning as a gate wiring, a signal line, or the like, and identification information is formed by the conductive film 110.

このとき識別情報、つまり導電膜は、液滴吐出法により描画して形成することができる。液滴吐出法とは、導電膜や絶縁膜などの材料が混入された組成物の液滴(ドットとも表記する)を選択的に吐出(噴出)する方法であり、その方式によっては、インクジェット法とも呼ばれる。   At this time, the identification information, that is, the conductive film can be formed by drawing by a droplet discharge method. The droplet discharge method is a method for selectively discharging (jetting) a droplet (also referred to as a dot) of a composition mixed with a material such as a conductive film or an insulating film. Depending on the method, an inkjet method is used. Also called.

また液滴吐出法以外に、スパッタリング法、印刷法、メッキ法、フォトリソグラフィー法及びメタルマスクを用いた蒸着法のいずれか、又はそれらを組み合わせた方法により形成することができる。   In addition to the droplet discharge method, it can be formed by any one of a sputtering method, a printing method, a plating method, a photolithography method, a vapor deposition method using a metal mask, or a combination thereof.

なお本発明の識別情報は、薄膜トランジスタが有するその他のパターンによって形成してもよい。例えば、ゲート絶縁膜や層間絶縁膜等の絶縁膜により識別情報を形成することができる。   Note that the identification information of the present invention may be formed by other patterns of the thin film transistor. For example, the identification information can be formed by an insulating film such as a gate insulating film or an interlayer insulating film.

図1(C)には、レーザーマーカーより、IDFチップが有する基板、又は薄膜パターン等に識別情報113cを形成する場合を示す。   FIG. 1C shows a case where identification information 113c is formed on a substrate, a thin film pattern, or the like included in an IDF chip by a laser marker.

例えばガラス基板へ識別情報を形成する場合、ガラス基板に吸収されるレーザー、例えばCO2レーザーを使用することができる。また半導体膜へ識別情報を形成する場合、半導体膜に吸収されるレーザー、例えばYAGレーザーを使用することができる。もちろん、レーザーマーカーにより絶縁膜や導電膜の一部に識別情報を形成してもよい。 For example, when forming identification information on a glass substrate, a laser that is absorbed by the glass substrate, such as a CO 2 laser, can be used. When forming identification information on a semiconductor film, a laser absorbed by the semiconductor film, for example, a YAG laser can be used. Needless to say, identification information may be formed on a part of the insulating film or the conductive film using a laser marker.

液滴吐出法やレーザーマーカーのような識別情報を描画できる手段では、フォトマスク等を形成することがない。その結果、マスク形成工程、及び当該マスクパターンにかかるコストを削減することができる。   A means that can draw identification information such as a droplet discharge method or a laser marker does not form a photomask or the like. As a result, the cost for the mask formation process and the mask pattern can be reduced.

以上のような識別情報は、例えば透過率や、反射パターン、吸収スペクトルの変化として、認識することができる。そして識別情報により、IDFチップ固有情報を管理することができる。その結果、IDFチップの不正使用や、偽造を防止することができ、識別情報によってセキュリティを向上することができる。   The identification information as described above can be recognized, for example, as a change in transmittance, reflection pattern, or absorption spectrum. The IDF chip specific information can be managed by the identification information. As a result, unauthorized use or forgery of the IDF chip can be prevented, and security can be improved by the identification information.

またIDFチップが実装された物品の破壊後、当該IDFチップの情報を読み出したいとき、正規なるアクセスか否かを判断するために、識別情報を使用することができる。識別情報によりIDFチップの固有情報を形成することができるため、これら識別情報により正規なるアクセスか否かを判断することができる。その結果、破壊等された場合であっても、正規なるアクセス権を有する者であって識別情報を取得することによって、IDFチップの情報を読み出すことを許可することができる。   Further, when the information on the IDF chip is to be read after destruction of the article on which the IDF chip is mounted, the identification information can be used to determine whether or not the access is legitimate. Since unique information of the IDF chip can be formed from the identification information, it is possible to determine whether or not the access is regular based on the identification information. As a result, even if it is destroyed or the like, it is possible to permit reading of the IDF chip information by obtaining identification information even if the person has a legitimate access right.

このようにIDFチップ内に識別情報を形成することにより、IDFチップの偽造を防止し、セキュリティを向上することができる。またIDFチップ及び識別情報は透光性を有するため、第三者が識別情報を認識することが難しく、結果として改ざんすることが困難となる。さらにIDFチップが非常に薄く、これの一部に形成される識別情報は、デザイン性を低下させることなく物品へ実装することができる。   By forming the identification information in the IDF chip in this way, it is possible to prevent forgery of the IDF chip and improve security. Further, since the IDF chip and the identification information have translucency, it is difficult for a third party to recognize the identification information, and as a result, it is difficult to falsify. Furthermore, the IDF chip is very thin, and identification information formed on a part of the chip can be mounted on an article without deteriorating the design.

なおIDFチップは、詳しく述べると、アンテナが実装されている非接触型IDFチップ(無線タグとも呼ばれる)と、アンテナは実装せずに外部電源と接続する端子を形成した接触型IDFチップと、非接触型及び接触型とを混在したハイブリッド型IDFチップがある。さらに詳しく述べると、非接触型では、IDFチップとアンテナとを別途形成し、張り合わせたものがある。また、アンテナをIDFチップに一体形成したものがある。例えば、TFTのゲート電極、配線等によりアンテナを一体形成することができる。IDFチップにアンテナを一体形成すると、張り合わせにかかるコストや時間等を低減することができ好ましい。   In more detail, the IDF chip includes a contactless IDF chip (also referred to as a wireless tag) in which an antenna is mounted, a contact IDF chip in which a terminal connected to an external power source is formed without mounting the antenna, There is a hybrid type IDF chip in which a contact type and a contact type are mixed. More specifically, there is a non-contact type in which an IDF chip and an antenna are separately formed and bonded together. Some antennas are integrated with an IDF chip. For example, the antenna can be formed integrally with a gate electrode of TFT, wiring, or the like. It is preferable to integrally form the antenna on the IDF chip because the cost and time required for bonding can be reduced.

IDFチップとアンテナを別途形成する場合、IDFチップの実装面とは異なる面にアンテナを形成してもよい。IDFチップとアンテナとの実装面を異ならせると、実装面積の制約がなくなり、設計の自由度が増す。この場合のアンテナは、基板(アンテナを形成する為の基板をアンテナ用基板と表記する)に形成したり、物品に直接形成することもできる。   In the case where the IDF chip and the antenna are separately formed, the antenna may be formed on a surface different from the mounting surface of the IDF chip. If the mounting surfaces of the IDF chip and the antenna are different, there is no restriction on the mounting area, and the degree of freedom in design increases. The antenna in this case can be formed on a substrate (a substrate for forming an antenna is referred to as an antenna substrate) or directly on an article.

本発明のIDFチップは、接触型、非接触型、及びハイブリッド型のいずれのIDFチップであっても、上述したような識別情報を形成することができる。   The IDF chip of the present invention can form identification information as described above regardless of whether it is a contact type, non-contact type, or hybrid type IDF chip.

(実施の形態3)
本実施の形態では、半導体膜により形成された識別情報を有するIDFチップの作製工程について説明する。
(Embodiment 3)
In this embodiment mode, a manufacturing process of an IDF chip having identification information formed using a semiconductor film is described.

図2(A)に示すように、絶縁基板100上に剥離層101を介して設けられた絶縁膜102、所望の形状にパターニングされた半導体膜107a、107b、ゲート絶縁膜として機能する絶縁膜(以下、ゲート絶縁膜)105を介して設けられたゲート電極として機能する導電膜(以下、ゲート電極と表記する)106を有する薄膜トランジスタ130n、130pを有し、半導体膜の一部を用いて識別情報113を形成する。   As shown in FIG. 2A, an insulating film 102 provided over an insulating substrate 100 with a separation layer 101 interposed therebetween, semiconductor films 107a and 107b patterned into a desired shape, and an insulating film functioning as a gate insulating film ( Hereinafter, thin film transistors 130n and 130p each having a conductive film (hereinafter referred to as a gate electrode) 106 functioning as a gate electrode provided via a gate insulating film 105 are provided, and identification information is obtained using part of the semiconductor film. 113 is formed.

絶縁基板としては、バリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス基板、石英基板等が挙げられる。またその他の絶縁表面を有する基板としては、ポリエチレン-テレフタレート(PET)、ポリエチレンナフタレート(PEN)、ポリエーテルサルフォン(PES)に代表されるプラスチックや、アクリル等の可撓性を有する合成樹脂からなる基板がある。また、ステンレスなどの金属または半導体基板などの表面に酸化珪素や窒化珪素などの絶縁膜を形成した基板なども用いることができる。このような絶縁基板は、円形のシリコンウェハからチップを取り出す場合と比較して、母体基板形状に制約がなく、IDFチップの低コスト化を達成することができる。   Examples of the insulating substrate include glass substrates such as barium borosilicate glass and alumino borosilicate glass, and quartz substrates. Other substrates having an insulating surface include plastics typified by polyethylene-terephthalate (PET), polyethylene naphthalate (PEN), and polyethersulfone (PES), and flexible synthetic resins such as acrylic. There is a substrate that becomes. In addition, a substrate in which an insulating film such as silicon oxide or silicon nitride is formed on the surface of a metal such as stainless steel or a semiconductor substrate can also be used. Such an insulating substrate is not limited in the shape of the base substrate and can reduce the cost of the IDF chip as compared with a case where the chip is taken out from a circular silicon wafer.

また半導体膜はチャネル形成領域、及び不純物領域(ソース領域、ドレイン領域、GOLD領域、LDD領域を含む)を有し、不純物領域に添加される不純物元素の導電型によりnチャネル型薄膜トランジスタ130n、又はpチャネル型薄膜トランジスタ130pと区別することができる。そして各不純物領域と接続するように形成された配線110を有する。   The semiconductor film includes a channel formation region and an impurity region (including a source region, a drain region, a GOLD region, and an LDD region), and an n-channel thin film transistor 130n or p depending on the conductivity type of the impurity element added to the impurity region. It can be distinguished from the channel thin film transistor 130p. A wiring 110 is formed so as to be connected to each impurity region.

本実施の形態では半導体膜の一部を用いて識別情報を形成するが、図8(A)に示すように、ゲート電極の一部を用い、図8(B)に示すように配線110を用いて識別情報を形成してもよい。すなわち本発明の識別情報は、IDFチップ内に形成することを特徴としており、薄膜トランジスタが有するパターンの一つ、又はそれらを組み合わせて識別情報を形成することができる。   In this embodiment mode, the identification information is formed using part of the semiconductor film. However, as shown in FIG. 8A, part of the gate electrode is used, and the wiring 110 is formed as shown in FIG. May be used to form identification information. That is, the identification information of the present invention is formed in the IDF chip, and the identification information can be formed by combining one of the patterns of the thin film transistor or a combination thereof.

また上述した絶縁基板に、レーザーマーカーを用いて識別情報をマーキングしても構わない。なお、以下に示すとおり、絶縁基板は剥離する場合がある。このような場合、薄膜トランジスタが有するパターンに、レーザーマーカーを用いて識別情報をマーキングしてもよい。   Further, identification information may be marked on the above-described insulating substrate using a laser marker. In addition, as shown below, an insulating substrate may peel. In such a case, identification information may be marked on the pattern of the thin film transistor using a laser marker.

以上のような識別情報は、数字やバーコード以外に図形等の模様を使用してもよく、微少なドットの組み合わせをコード化したものから構成してもよい。例えば、レーザーマーカーを照射する領域と、照射しない領域とから微少なドットを形成する。1ドットは、1bitに対応させることができ、これらをマトリクス状に形成することで多くの情報を提供することができる。またドットを、薄膜トランジスタが有するパターン、例えば半導体膜から形成してもよい。このように図形等を、2次元的に組み合わせて配列させてコード化した識別情報は、所定の微少範囲で形成することができ、より多くの情報を有することができる。   The identification information as described above may use a pattern such as a figure in addition to numbers and barcodes, or may be constituted by coding a combination of minute dots. For example, minute dots are formed from a region irradiated with a laser marker and a region not irradiated. One dot can correspond to 1 bit, and a lot of information can be provided by forming them in a matrix. The dots may be formed from a pattern of a thin film transistor, for example, a semiconductor film. In this way, identification information obtained by coding a figure or the like in a two-dimensional combination can be formed within a predetermined minute range and can have more information.

本発明は識別情報をIDFチップ内に形成することを特徴としており、識別情報の形態には限定されない。   The present invention is characterized in that the identification information is formed in the IDF chip, and is not limited to the form of the identification information.

剥離層は、珪素を有する膜であればよく、その状態は、非晶質半導体、非晶質状態と結晶状態とが混在したセミアモルファス半導体(SASとも表記する)、及び結晶性半導体のいずれでもよい。なおSASは、非晶質半導体中に0.5nm〜20nmの結晶粒を観察することができる微結晶半導体が含まれる。これら剥離層は、スパッタリング法、又はプラズマCVD法等によって形成することができる。また剥離層は、30nm〜1μmの膜厚とすればよく、剥離層の成膜装置の薄膜形成限界が許容すれば、30nm以下とすることも可能である。本実施の形態では、剥離層に30nm〜1μm、好ましくは30nm〜50nmの膜厚を有するSASを用いるが、上述したその他の材料を用いても構わない。   The separation layer may be a film containing silicon, and the state may be any of an amorphous semiconductor, a semi-amorphous semiconductor in which an amorphous state and a crystalline state are mixed (also referred to as SAS), and a crystalline semiconductor. Good. Note that a SAS includes a microcrystalline semiconductor in which crystal grains of 0.5 nm to 20 nm can be observed in an amorphous semiconductor. These release layers can be formed by a sputtering method, a plasma CVD method, or the like. The release layer may have a thickness of 30 nm to 1 μm, and can be 30 nm or less if the thin film formation limit of the release layer deposition apparatus permits. In this embodiment mode, a SAS having a thickness of 30 nm to 1 μm, preferably 30 nm to 50 nm is used for the release layer, but the other materials described above may be used.

またTFT層がエッチングされないために、剥離層上には絶縁膜を形成するとよい。絶縁膜は、酸化珪素(SiOx)、窒化珪素(SiNx)、酸化窒化珪素(SiOxNy)(x>y)、窒化酸化珪素(SiNxOy)(x>y)(x、y=1、2・・・)等の酸素、又は窒素を有する絶縁膜の単層構造、又はこれらの積層構造を有する。   In addition, since the TFT layer is not etched, an insulating film is preferably formed over the separation layer. The insulating film is made of silicon oxide (SiOx), silicon nitride (SiNx), silicon oxynitride (SiOxNy) (x> y), silicon nitride oxide (SiNxOy) (x> y) (x, y = 1, 2,... ) Or the like, or a single layer structure of an insulating film containing oxygen or nitrogen, or a stacked structure thereof.

上述した絶縁膜は、例えば下地膜として形成することができる。すなわち下地膜は、積層構造を有してもよく、本実施の形態では第1の絶縁膜102a、第2の絶縁膜102b、第3の絶縁膜102cを有する。例えば第1の絶縁膜として酸化珪素膜、第2の絶縁膜として酸化窒化珪素膜、第3の絶縁膜として酸化珪素膜を用いる。更に下地膜は、基板等からの不純物拡散を考えると、酸化窒化珪素膜を用いると好ましいが、当該酸化窒化珪素膜は剥離層や半導体膜との密着性が低いことが懸念される。そこで、第2の絶縁膜に酸化窒化珪素膜を設け、剥離層、半導体膜、及び酸化窒化珪素膜との密着性の高い酸化珪素膜を第1の絶縁膜及び第3の絶縁膜として設けるとよい。   The insulating film described above can be formed as a base film, for example. That is, the base film may have a stacked structure, and in this embodiment mode, the base film includes the first insulating film 102a, the second insulating film 102b, and the third insulating film 102c. For example, a silicon oxide film is used as the first insulating film, a silicon oxynitride film is used as the second insulating film, and a silicon oxide film is used as the third insulating film. Further, a silicon oxynitride film is preferably used as the base film in consideration of impurity diffusion from the substrate or the like, but there is a concern that the silicon oxynitride film has low adhesion to a peeling layer or a semiconductor film. Therefore, when a silicon oxynitride film is provided as the second insulating film and a silicon oxide film having high adhesion with the separation layer, the semiconductor film, and the silicon oxynitride film is provided as the first insulating film and the third insulating film. Good.

半導体膜107a、107bは、0.2μm以下、代表的には40nm〜170nm、好ましくは50nm〜150nmの膜厚とする。また半導体膜107a、107bは、非晶質半導体、非晶質状態と結晶状態とが混在したセミアモルファス半導体(微結晶半導体を含む)、及び結晶性半導体のいずれの状態を有していてもよい。   The semiconductor films 107a and 107b have a thickness of 0.2 μm or less, typically 40 nm to 170 nm, preferably 50 nm to 150 nm. The semiconductor films 107a and 107b may have any state of an amorphous semiconductor, a semi-amorphous semiconductor in which an amorphous state and a crystalline state are mixed (including a microcrystalline semiconductor), and a crystalline semiconductor. .

本実施の形態では、非晶質半導体膜を形成し、加熱処理により結晶化された結晶性半導体膜を形成する。加熱処理とは、加熱炉、レーザー照射、若しくはレーザー光の代わりにランプから発する光の照射(以下、ランプアニールと表記する)、又はそれら組み合わせて用いることができる。   In this embodiment, an amorphous semiconductor film is formed and a crystalline semiconductor film crystallized by heat treatment is formed. The heat treatment can be a heating furnace, laser irradiation, irradiation of light emitted from a lamp instead of laser light (hereinafter referred to as lamp annealing), or a combination thereof.

レーザー照射を用いる場合、連続発振型のレーザー(CWレーザー)やパルス発振型のレーザー(パルスレーザー)を用いることができる。レーザーとしては、Arレーザー、Krレーザー、エキシマレーザー、YAGレーザー、Yレーザー、YVOレーザー、GdVOレーザー、YLFレーザー、YlOレーザー、ガラスレーザー、ルビーレーザー、アレキサンドライレーザー、Ti:サファイヤレーザー、銅蒸気レーザーまたは金蒸気レーザーのうち一種または複数種を用いることができる。このようなレーザーから発振される基本波、及び当該基本波の第2高調波から第4高調波のレーザーを照射することで、大粒径の結晶を得ることができる。例えば、Nd:YVOレーザー(基本波1064nm)の第2高調波(532nm)や第3高調波(355nm)を用いることができる。このときレーザーのエネルギー密度は0.01〜100MW/cm程度(好ましくは0.1〜10MW/cm)必要である。そして、走査速度を10〜2000cm/sec程度として照射する。 When laser irradiation is used, a continuous wave laser (CW laser) or a pulsed laser (pulse laser) can be used. As the laser, Ar laser, Kr laser, an excimer laser, YAG laser, Y 2 O 3 laser, YVO 4 laser, GdVO 4 laser, a YLF laser, Y A lO 3 lasers, glass lasers, ruby lasers, alexandrite wells laser, Ti : One or more of sapphire laser, copper vapor laser, or gold vapor laser can be used. By irradiating a fundamental wave oscillated from such a laser and a second to fourth harmonic laser of the fundamental wave, a crystal having a large grain size can be obtained. For example, the second harmonic (532 nm) or the third harmonic (355 nm) of an Nd: YVO 4 laser (fundamental wave 1064 nm) can be used. Energy density of the laser is about 0.01 to 100 MW / cm 2 (preferably 0.1 to 10 MW / cm 2) is required. Then, irradiation is performed at a scanning speed of about 10 to 2000 cm / sec.

このとき例えば図7(A)に示すような光学系を用い、CWレーザーを用いて結晶化を行うことができる。まず、レーザー発振器290から射出されるCWレーザビームが光学系291により長く引き伸ばされ、線状に加工される。具体的には、光学系291が有するシリンドリカルレンズや凸レンズを、レーザービームが通過すると線状に加工することができる。このときスポットの長軸の長さが、200〜350μmとなるように加工するとよい。   At this time, for example, using an optical system as shown in FIG. 7A, crystallization can be performed using a CW laser. First, the CW laser beam emitted from the laser oscillator 290 is elongated by the optical system 291 and processed into a linear shape. Specifically, a cylindrical lens or a convex lens included in the optical system 291 can be processed into a linear shape when the laser beam passes. At this time, it is good to process so that the length of the long axis of a spot may be set to 200-350 micrometers.

その後、線状に加工されたレーザービームは、ガルバノミラー293と、fθレンズ294とを介して被照射物である半導体膜107へ入射する。このとき線状レーザーは、半導体膜上に所定の大きさのレーザースポット282を形成するように調整されている。またfθレンズ294により、ガルバノミラーの角度によらず、被照射物表面において、レーザースポット282の形状を一定とすることができる。fθレンズの代わりに、テレセントリックfθレンズを用いてもよく、同様の効果を奏する。   Thereafter, the laser beam processed into a linear shape is incident on the semiconductor film 107 which is an irradiation object via the galvanometer mirror 293 and the fθ lens 294. At this time, the linear laser is adjusted so as to form a laser spot 282 having a predetermined size on the semiconductor film. Further, the fθ lens 294 can make the shape of the laser spot 282 constant on the surface of the irradiated object regardless of the angle of the galvanometer mirror. A telecentric fθ lens may be used in place of the fθ lens, and the same effect is obtained.

このときガルバノミラーの振動を制御する装置(制御装置)296によりガルバノミラーが振動、つまりミラーの角度が変化するようになっており、レーザースポット282は、一方向に移動する。例えば、ガルバノミラーが半周期振動すると、レーザービームが半導体膜上のX軸方向に一定距離移動するように調節されている(往路)。   At this time, the device (control device) 296 that controls the vibration of the galvanometer mirror vibrates, that is, the angle of the mirror changes, and the laser spot 282 moves in one direction. For example, when the galvanometer mirror vibrates in a half cycle, the laser beam is adjusted so as to move a certain distance in the X-axis direction on the semiconductor film (outward path).

そして、半導体膜はXYステージ295によりY軸方向へ一定距離移動する。そして同様に、ガルバノミラーにより、レーザースポットが半導体膜上のX軸方向に移動する(復路)。このようなレーザービームの往復運動を用いて、経路283をレーザースポットが移動し、半導体膜全体に対してレーザーアニールを行うことができる。   Then, the semiconductor film moves by a certain distance in the Y-axis direction by the XY stage 295. Similarly, the laser spot moves in the X-axis direction on the semiconductor film by the galvanometer mirror (return path). By using such a reciprocating motion of the laser beam, the laser spot moves along the path 283, and laser annealing can be performed on the entire semiconductor film.

このとき図7(B)に示すように、当該薄膜トランジスタのキャリアの移動方向281と、レーザービームの長軸への移動方向(走査方向)283とが沿う(平行となる)ようにレーザーアニールを行う。例えば図7(B)に示す形状を有する半導体膜の場合、レーザービームの長軸への移動方向(走査方向)283と平行となるように、半導体膜に形成されるソース領域107(s)、チャネル形成領域107(c)、及びドレイン領域107(d)を配置する。その結果、キャリアが横切る粒界を少なくする又はなくすことができるため、薄膜トランジスタの移動度を高めることができる。   At this time, as shown in FIG. 7B, laser annealing is performed so that the carrier moving direction 281 of the thin film transistor and the moving direction (scanning direction) 283 to the major axis of the laser beam are aligned (parallel). . For example, in the case of a semiconductor film having the shape shown in FIG. 7B, the source region 107 (s) formed in the semiconductor film so as to be parallel to the moving direction (scanning direction) 283 of the laser beam to the long axis, A channel formation region 107 (c) and a drain region 107 (d) are disposed. As a result, since the grain boundaries crossed by carriers can be reduced or eliminated, the mobility of the thin film transistor can be increased.

またさらにレーザーの入射角を、半導体膜に対してθ(0<θ<90度)となるようにしてもよい。その結果、反射光等によるレーザーの干渉を防止することができる。   Furthermore, the incident angle of the laser may be θ (0 <θ <90 degrees) with respect to the semiconductor film. As a result, laser interference due to reflected light or the like can be prevented.

なお連続発振の基本波のレーザー光と連続発振の高調波のレーザー光とを照射するようにしてもよいし、連続発振の基本波のレーザー光とパルス発振の高調波のレーザー光とを照射するようにしてもよい。複数のレーザー光を照射することにより、エネルギーを補うことができる。   Note that continuous wave fundamental laser light and continuous wave harmonic laser light may be emitted, or continuous wave fundamental laser light and pulsed harmonic laser light are emitted. You may do it. Energy can be supplemented by irradiating a plurality of laser beams.

またパルス発振型のレーザーであって、半導体膜がレーザー光によって溶融してから固化するまでに、次のパルスのレーザー光を照射できるような発振周波数でレーザー光を発振させることで、走査方向に向かって連続的に成長した結晶粒を得ることができる。すなわち、パルス発振の周期が、半導体膜が溶融してから完全に固化するまでの時間よりも短くなるように、発振の周波数の下限を定めたパルスビームを使用することにより、走査方向に向かって連続的に成長した結晶粒を得ることができる。実際に用いることができるパルスビームの発振周波数は10MHz以上であって、通常用いられている数十Hz〜数百Hzの周波数帯よりも著しく高い周波数帯を使用する。   In addition, it is a pulse oscillation type laser that oscillates laser light at an oscillation frequency that can irradiate the laser light of the next pulse after the semiconductor film is melted by the laser light and solidifies in the scanning direction. Crystal grains grown continuously can be obtained. That is, by using a pulse beam in which the lower limit of the oscillation frequency is set so that the period of pulse oscillation is shorter than the time until the semiconductor film is completely solidified after being melted, Continuously grown crystal grains can be obtained. The oscillation frequency of the pulse beam that can be actually used is 10 MHz or more, and a frequency band that is significantly higher than the frequency band of several tens to several hundreds Hz that is normally used is used.

なお、希ガスや窒素などの不活性ガス雰囲気中でレーザー光を照射するようにしてもよい。これにより、レーザー光照射による半導体表面の荒れを抑えることができ、界面準位密度のばらつきによって生じる閾値のばらつきを抑えることができる。   Note that laser light may be irradiated in an inert gas atmosphere such as a rare gas or nitrogen. Thereby, roughness of the semiconductor surface due to laser light irradiation can be suppressed, and variation in threshold value caused by variation in interface state density can be suppressed.

またSiH4とF2、又はSiH4とH2を用いて微結晶半導体膜を形成し、その後上記のようなレーザー照射をおこなって結晶化してもよい。すなわち半導体膜の状態が非晶質、微結晶、結晶のいずれであっても、レーザー照射を行って、結晶状態を改善することができる。 Alternatively, a microcrystalline semiconductor film may be formed using SiH 4 and F 2 , or SiH 4 and H 2 , and then crystallized by performing laser irradiation as described above. That is, regardless of whether the semiconductor film is amorphous, microcrystalline, or crystalline, laser irradiation can be performed to improve the crystalline state.

その他の加熱処理として、加熱炉を用いる場合、非晶質半導体膜を500〜550℃で2〜20時間かけて加熱する。このとき、徐々に高温となるように温度を500〜550℃の範囲で多段階に設定するとよい。最初の低温加熱工程により、非晶質半導体膜の水素等が出てくるため、結晶化の際の膜荒れを低減する、いわゆる水素だしを行うことができる。さらに、結晶化を促進させる金属元素、例えばNiを非晶質半導体膜上に形成すると、加熱温度を低減することができ好ましい。なおこのような金属元素を用いた結晶化であっても、600〜950℃に加熱しても構わない。このように高温処理が必要となるときは、耐熱性の高い石英基板を用いるとよい。   As another heat treatment, when a heating furnace is used, the amorphous semiconductor film is heated at 500 to 550 ° C. for 2 to 20 hours. At this time, the temperature may be set in multiple stages in the range of 500 to 550 ° C. so that the temperature gradually increases. In the first low-temperature heating step, hydrogen or the like of the amorphous semiconductor film comes out, so that so-called hydrogen dipping that reduces film roughness during crystallization can be performed. Furthermore, it is preferable to form a metal element that promotes crystallization, such as Ni, on the amorphous semiconductor film because the heating temperature can be reduced. In addition, even if it is crystallization using such a metal element, you may heat at 600-950 degreeC. When high temperature treatment is required in this way, a quartz substrate with high heat resistance is preferably used.

但し、金属元素を形成する場合、半導体素子の電気特性に悪影響を及ぼすことが懸念されるので、該金属元素を低減又は除去するためのゲッタリング工程を施す必要が生じる。例えば、非晶質半導体膜をゲッタリングシンクとして金属元素を捕獲するよう加熱処理を行えばよい。   However, when a metal element is formed, there is a concern that the electrical characteristics of the semiconductor element may be adversely affected. Therefore, it is necessary to perform a gettering step for reducing or removing the metal element. For example, heat treatment may be performed so as to capture a metal element using an amorphous semiconductor film as a gettering sink.

また直接被形成面に、結晶性半導体膜を形成してもよい。この場合、GeF4、又はF2等のフッ素系ガスと、SiH4、又はSi26等のシラン系ガスとを用い、熱又はプラズマを利用して直接被形成面に、結晶性半導体膜を形成することができる。このように直接結晶性半導体膜を形成する場合であって、高温処理が必要となるときは、耐熱性の高い石英基板を用いるとよい。 Alternatively, a crystalline semiconductor film may be formed directly on the surface to be formed. In this case, a crystalline semiconductor film is directly formed on the surface to be formed using heat or plasma using a fluorine-based gas such as GeF 4 or F 2 and a silane-based gas such as SiH 4 or Si 2 H 6. Can be formed. In the case where a crystalline semiconductor film is directly formed as described above and high temperature treatment is required, a quartz substrate with high heat resistance is preferably used.

以上のような半導体膜を加熱する工程により、剥離層へ加熱の影響があると考えられる。例えば、炉を用いた加熱処理を行う場合や、532nmの波長を用いてレーザー照射を行う場合、剥離層までエネルギーが到達することがある。その結果、剥離層も同時に結晶化されることがある。このような剥離層の結晶化状態の変化によって、反応速度を改善することができる。   It is considered that the peeling layer is affected by the heating process of the semiconductor film as described above. For example, when heat treatment is performed using a furnace, or when laser irradiation is performed using a wavelength of 532 nm, energy may reach the release layer. As a result, the release layer may be crystallized at the same time. The reaction rate can be improved by such a change in the crystallization state of the release layer.

一方、効率よく半導体膜を結晶化するため、剥離層へレーザーによるエネルギーを到達させないように、下地膜の構造を選択することもできる。例えば、下地膜の材料、膜厚、又は積層順を選択する。   On the other hand, in order to efficiently crystallize the semiconductor film, the structure of the base film can be selected so that the energy of the laser does not reach the release layer. For example, the base film material, film thickness, or stacking order is selected.

以上に示したいずれかの手段により形成される半導体膜は、シリコンウェハから形成されるチップと比べて多くの水素を有する。具体的には、水素を1×1019〜1×1022/cm3、好ましくは1×1019〜5×1020/cm3有するように形成することができる。この水素により、半導体膜中の欠陥を緩和する、所謂欠陥のターミネート効果を奏することができる。また水素により、IDFチップの柔軟性を高めることができる。また水素に代えてハロゲンを有するように形成しても同様の効果を奏する。 A semiconductor film formed by any one of the means described above has more hydrogen than a chip formed from a silicon wafer. Specifically, hydrogen can be formed so as to have 1 × 10 19 to 1 × 10 22 / cm 3 , preferably 1 × 10 19 to 5 × 10 20 / cm 3 . This hydrogen can provide a so-called defect termination effect that alleviates defects in the semiconductor film. Moreover, the flexibility of the IDF chip can be increased by hydrogen. Further, the same effect can be obtained by forming the film with halogen instead of hydrogen.

このような半導体膜を有する薄膜トランジスタのサブシュレッド係数(S値)は、0.35V/dec以下、好ましくは0.09〜0.25V/decとなる。また当該薄膜トランジスタの移動度は、10cm2/Vs以上となる。 A sub-shred coefficient (S value) of a thin film transistor having such a semiconductor film is 0.35 V / dec or less, preferably 0.09 to 0.25 V / dec. Further, the mobility of the thin film transistor is 10 cm 2 / Vs or more.

このような薄膜トランジスタを用いて19段リングオシレータを構成した場合、電源電圧3〜5Vにおいて、その発振周波数は1MH以上、好ましくは100MHz以上の特性を有する。また電源電圧3〜5Vにおいて、インバータ1段あたりの遅延時間は26ns、好ましくは0.26ns以下を有する。   When a 19-stage ring oscillator is configured using such a thin film transistor, the oscillation frequency is 1 MHz or higher, preferably 100 MHz or higher at a power supply voltage of 3 to 5 V. At a power supply voltage of 3 to 5 V, the delay time per inverter stage is 26 ns, preferably 0.26 ns or less.

さらに、パターニングされた半導体膜がIDFチップにおいて占める面積の割合を、1〜30%とすることで、曲げ応力による薄膜トランジスタの破壊や剥がれを防止することができる。   Furthermore, by setting the ratio of the area occupied by the patterned semiconductor film in the IDF chip to 1 to 30%, it is possible to prevent the thin film transistor from being broken or peeled off due to bending stress.

以上の構造により薄膜トランジスタとしての機能を奏することは可能であるが、好ましくは第1の層間絶縁膜108、第2の層間絶縁膜109を形成するとよい。第1の層間絶縁膜からの水素により、半導体膜のダメージ、欠陥等を補修することができる。すなわち水素による欠陥のターミネーション効果を奏することができる。このような第1の層間絶縁膜としては、酸化珪素(SiOx)、窒化珪素(SiNx)、酸化窒化珪素(SiOxNy)(x>y)、窒化酸化珪素(SiNxOy)(x>y)(x、y=1、2・・・)等の酸素、又は窒素を有する絶縁膜を用いることができる。   Although the above structure can function as a thin film transistor, the first interlayer insulating film 108 and the second interlayer insulating film 109 are preferably formed. Damage or defects of the semiconductor film can be repaired by hydrogen from the first interlayer insulating film. That is, a defect termination effect due to hydrogen can be achieved. As such a first interlayer insulating film, silicon oxide (SiOx), silicon nitride (SiNx), silicon oxynitride (SiOxNy) (x> y), silicon nitride oxide (SiNxOy) (x> y) (x, An insulating film containing oxygen or nitrogen such as y = 1, 2,.

また第2の層間絶縁膜により平坦性を高めることができる。このような第2の層間絶縁膜は、有機材料や無機材料を用いることができる。有機材料としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジスト又はベンゾシクロブテン、シロキサン、ポリシラザンを用いることができる。シロキサンとは、珪素(Si)と酸素(O)との結合で骨格構造が構造され、置換基に少なくとも水素を含む、又は置換基にフッ素、アルキル基、又は芳香族炭化水素のうち少なくとも1種を有するポリマー材料を出発原料として形成される。またポリシラザンとは、珪素(Si)と窒素(N)の結合を有するポリマー材料、いわゆるポリシラザンを含む液体材料を出発原料として形成される。無機材料としては、酸化珪素(SiOx)、窒化珪素(SiNx)、酸化窒化珪素(SiOxNy)(x>y)、窒化酸化珪素(SiNxOy)(x>y)(x、y=1、2・・・)等の酸素、又は窒素を有する絶縁膜を用いることができる。また無機材料を用いる場合、窒素を有する絶縁膜とするとNa等のアルカリイオンの侵入を防ぐことができ好ましい。第2の層間絶縁膜として、これら絶縁膜の積層構造を用いてもよい。特に、有機材料を用いて第2の層間絶縁膜を形成すると、平坦性は高まる一方で、有機材料によって水分や酸素が吸収されてしまう。これを防止するため、有機材料上に、無機材料を有する絶縁膜を形成した積層構造とするとよい。   Further, the flatness can be improved by the second interlayer insulating film. Such a second interlayer insulating film can be made of an organic material or an inorganic material. As the organic material, polyimide, acrylic, polyamide, polyimide amide, resist, benzocyclobutene, siloxane, or polysilazane can be used. Siloxane has a skeletal structure with a bond of silicon (Si) and oxygen (O), and the substituent contains at least hydrogen, or the substituent has at least one of fluorine, alkyl groups, and aromatic hydrocarbons. Is formed as a starting material. Polysilazane is formed using a polymer material having a bond of silicon (Si) and nitrogen (N), that is, a liquid material containing so-called polysilazane as a starting material. Examples of inorganic materials include silicon oxide (SiOx), silicon nitride (SiNx), silicon oxynitride (SiOxNy) (x> y), silicon nitride oxide (SiNxOy) (x> y) (x, y = 1, 2,... An insulating film containing oxygen or nitrogen such as ()) can be used. In the case of using an inorganic material, an insulating film containing nitrogen is preferable because it prevents intrusion of alkali ions such as Na. A stacked structure of these insulating films may be used as the second interlayer insulating film. In particular, when the second interlayer insulating film is formed using an organic material, the flatness is improved, but moisture and oxygen are absorbed by the organic material. In order to prevent this, a stacked structure in which an insulating film including an inorganic material is formed over an organic material is preferable.

更に好ましくは、配線110を覆うように第4の絶縁膜111を設けるとよい。IDFチップが実装される物品は、手で触ることが多いため、Na等のアルカリイオンの拡散が懸念される。そのため、IDFチップの最上面に第4の絶縁膜を形成すると好ましい。第4の絶縁膜としては、酸化珪素(SiOx)、窒化珪素(SiNx)、酸化窒化珪素(SiOxNy)(x>y)、窒化酸化珪素(SiNxOy)(x>y)(x、y=1、2・・・)等の酸素、又は窒素を有する絶縁膜を用いることができるが、代表的には窒化酸化珪素(SiNxOy)を用いるとよい。   More preferably, a fourth insulating film 111 is provided so as to cover the wiring 110. Since an article on which an IDF chip is mounted is often touched by hand, there is a concern about the diffusion of alkali ions such as Na. Therefore, it is preferable to form a fourth insulating film on the top surface of the IDF chip. As the fourth insulating film, silicon oxide (SiOx), silicon nitride (SiNx), silicon oxynitride (SiOxNy) (x> y), silicon nitride oxide (SiNxOy) (x> y) (x, y = 1, An insulating film containing oxygen or nitrogen such as 2 ...) can be used, but silicon nitride oxide (SiNxOy) is typically used.

以上のようにしてIDFチップを完成することができるが、薄型化を達成するため、絶縁基板を剥離すると好ましい。若しくは、絶縁基板を化学的機械研磨(Chemical-Mechanical Polishing:以下、CMPと表記する)等により研磨し、薄型化を達成してもよい。本実施の形態では、絶縁基板を剥離する場合について説明する。   Although the IDF chip can be completed as described above, it is preferable to peel the insulating substrate in order to reduce the thickness. Alternatively, the insulating substrate may be polished by chemical-mechanical polishing (hereinafter referred to as CMP) to achieve thinning. In this embodiment, the case where an insulating substrate is peeled is described.

その後、IDFチップ間に溝114を形成する。溝は、ダイシング、スクライビング又はマスクを利用したエッチング等によって行うことができる。ダイシングの場合には、ダイシング装置(ダイサー;dicer)を用いるブレードダイシング法が一般的である。ブレード(blade)とは、ダイヤモンド砥粒を埋め込んだ砥石で、その幅は約30〜50μmであり、このブレードを高速回転させることにより、TFT層を分離する。また、スクライビングの場合には、ダイヤモンドスクライビング法とレーザースクライビング法等がある。また、エッチングの場合には、露光、現像工程によりマスクパターンを形成し、ドライエッチング法、ウェットエッチング法等によりTFT層を分離することができる。ドライエッチング法においては、大気圧プラズマ法を用いてもよい。   Thereafter, a groove 114 is formed between the IDF chips. The groove can be formed by dicing, scribing, etching using a mask, or the like. In the case of dicing, a blade dicing method using a dicing apparatus (dicer) is generally used. The blade is a grindstone in which diamond abrasive grains are embedded, and has a width of about 30 to 50 μm. The TFT layer is separated by rotating the blade at a high speed. In the case of scribing, there are a diamond scribing method and a laser scribing method. In the case of etching, a mask pattern can be formed by exposure and development processes, and the TFT layer can be separated by a dry etching method, a wet etching method, or the like. In the dry etching method, an atmospheric pressure plasma method may be used.

なお溝は必ずしも、各IDFチップ間に形成する必要はなく、複数のIDFチップ間に形成してもよい。   The groove is not necessarily formed between the IDF chips, and may be formed between a plurality of IDF chips.

次に図2(B)に示すように、エッチング剤115を溝114へ導入することにより剥離層を除去する。エッチング剤としては、ハロゲン化フッ素を含む気体又は液体を用いることができる。   Next, as illustrated in FIG. 2B, the peeling layer is removed by introducing an etching agent 115 into the groove 114. As an etchant, a gas or a liquid containing a halogenated fluorine can be used.

本実施の形態では、減圧CVD装置を用い、ハロゲン化フッ素としてClF3(三フッ化塩素)を使用する。そして温度:350℃、流量:300sccm、気圧:6Torr、時間:3hの条件で剥離層を除去するが、この条件に限定されるものではない。
また処理温度を上げる(例えば100℃〜400℃とする)と、ClF3の反応速度を高めることができる。その結果、使用するClF3の量を少なくすることができる。
In this embodiment, a low-pressure CVD apparatus is used, and ClF 3 (chlorine trifluoride) is used as the halogenated fluorine. The release layer is removed under the conditions of temperature: 350 ° C., flow rate: 300 sccm, atmospheric pressure: 6 Torr, and time: 3 h, but is not limited to these conditions.
Moreover, the reaction rate of ClF 3 can be increased by increasing the treatment temperature (for example, 100 ° C. to 400 ° C.). As a result, the amount of ClF 3 used can be reduced.

なおClF3は、塩素を200℃以上でフッ素と反応させることにより、Cl2(g)+3F2(g)→2ClF3(g)の過程を経て生成することができる。またClF3は、反応空間の温度によっては液体の場合もあり(沸点11.75℃)、その際にはハロゲン化フッ素を含む液体としてウェットエッチングを採用することもできる。 ClF 3 can be produced through the process of Cl 2 (g) + 3F 2 (g) → 2ClF 3 (g) by reacting chlorine with fluorine at 200 ° C. or higher. Further, ClF 3 may be a liquid depending on the temperature of the reaction space (boiling point 11.75 ° C.), and in this case, wet etching can be adopted as a liquid containing halogenated fluorine.

このようなエッチング剤の導入により、剥離層であるSASを徐々に後退させ、絶縁基板を矢印に示すように除去することができる。   By introducing such an etchant, the SAS as the release layer can be gradually retreated, and the insulating substrate can be removed as indicated by the arrow.

また、その他のハロゲン化フッ素を含む気体として、ClF3等に窒素を混合したガスを用いてもよい。また、剥離層をエッチングし、下地膜をエッチングしないようなエッチャントであれば、ClF3に限定されるものでなく、またハロゲン化フッ素に限定されるものでもない。例えば、CF4、SF6、NF3、F2等のフッ素を含む気体をプラズマ化して用いることもできる。その他のエッチング剤として、テトラエチルアンモニウムハイドロオキサイド(TMAH)のような強アルカリ溶液を用いてもよい。 Further, as a gas containing other halogenated fluorine, a gas in which nitrogen is mixed with ClF 3 or the like may be used. Further, an etchant that etches the release layer and does not etch the base film is not limited to ClF 3 , and is not limited to halogenated fluorine. For example, a gas containing fluorine such as CF 4 , SF 6 , NF 3 , F 2, etc. can be used as plasma. As another etching agent, a strong alkaline solution such as tetraethylammonium hydroxide (TMAH) may be used.

さらに、ClF3等のハロゲン化フッ素を含む気体によって化学的に除去する場合、選択的にエッチングされる材料を剥離層として用い、エッチングされない材料を下地膜として用いるという条件に従うならば、剥離層及び下地膜の組み合わせは、上記材料に限定されるものではない。 Further, in the case of chemical removal with a gas containing a halogenated fluorine such as ClF 3 , if the condition that a material that is selectively etched is used as a peeling layer and a material that is not etched is used as a base film, the peeling layer and The combination of the base films is not limited to the above materials.

このようなエッチング行程では、TFTの各層がエッチングされないようにエッチング剤、ガス流量、温度等を設定する。なお本実施の形態で用いるClF3は、珪素を選択的にエッチングする特性があるため、剥離層であるSASを選択的に除去する。そのため剥離層には、SASを代表とする珪素を主成分とする層を用い、下地膜に酸素、又は窒素を有する絶縁膜を用いる構成となっており、ClF3によりTFT層がエッチングされることはない。剥離層と、下地膜等の反応速度の差が大きく、つまりエッチレートの選択比が高いため、IDFチップを保護しつつ、剥離層を除去することができる。 In such an etching process, an etching agent, a gas flow rate, a temperature, and the like are set so that each layer of the TFT is not etched. Note that ClF 3 used in this embodiment has a property of selectively etching silicon, and thus selectively removes the SAS which is a separation layer. For this reason, a layer mainly composed of silicon typified by SAS is used for the peeling layer, and an insulating film containing oxygen or nitrogen is used for the base film, and the TFT layer is etched by ClF 3. There is no. Since the difference in reaction rate between the release layer and the base film is large, that is, the selectivity of the etch rate is high, the release layer can be removed while protecting the IDF chip.

また剥離層の結晶状態によっても、エッチング処理時間を調整することができる。エッチング処理時間が短くなると、TFTの各層への影響が少ないため好ましい。また使用するエッチング剤の量を減らすことができるため好ましい。   The etching time can also be adjusted depending on the crystal state of the release layer. It is preferable that the etching process time is short because the influence on each layer of the TFT is small. Further, it is preferable because the amount of the etching agent to be used can be reduced.

絶縁基板の剥離により各IDFチップがばらばらに分離しないように、IDFチップを構成する半導体膜、絶縁膜、又は導電膜により、各IDFチップを接続しておいてもよい。
また、アンテナが形成された基板(以下、アンテナ用基板と表記する)を貼り付けた後に、エッチング剤を導入して絶縁膜を剥離するとよい。
Each IDF chip may be connected by a semiconductor film, an insulating film, or a conductive film constituting the IDF chip so that the IDF chips are not separated apart by peeling of the insulating substrate.
In addition, after attaching a substrate over which an antenna is formed (hereinafter referred to as an antenna substrate), an insulating agent may be removed by introducing an etchant.

以上の工程によりIDFチップを完成することができるが、図2(C)に示すように、フレキシブル基板を接着してもよい。この場合、フレキシブル基板へ識別情報を形成しておいてもよい。図2(C)にはフレキシブル基板150を接着剤151により接着した状態の断面図を示す。   Although the IDF chip can be completed through the above steps, a flexible substrate may be bonded as shown in FIG. In this case, identification information may be formed on the flexible substrate. FIG. 2C shows a cross-sectional view of the state in which the flexible substrate 150 is bonded with the adhesive 151.

フレキシブル基板には、上述のようなプラスチックや、アクリル等の可撓性を有する合成樹脂からなる基板を用いることができる。なお、本実施の形態ではプラスチックを有する構成樹脂からなる基板を用いる。   As the flexible substrate, a substrate made of the above-described plastic or a flexible synthetic resin such as acrylic can be used. Note that a substrate made of a constituent resin including plastic is used in this embodiment mode.

接着剤としては、熱硬化樹脂、紫外線硬化樹脂、エポキシ樹脂系接着剤、樹脂添加剤等の接着剤又は両面テープ等を用いることができる。   As the adhesive, an adhesive such as a thermosetting resin, an ultraviolet curable resin, an epoxy resin adhesive, a resin additive, or a double-sided tape can be used.

フレキシブル基板を接着することにより、絶縁基板上に形成された状態よりも薄型化、軽量化を達成しつつ、IDFチップの破壊強度を高めることができる。   By adhering the flexible substrate, it is possible to increase the breaking strength of the IDF chip while achieving a reduction in thickness and weight as compared with the state formed on the insulating substrate.

その後図2(D)に示すように、各IDFチップをダイシング、スクライビング、又はレーザカット法により切断し、フレキシブル基板上に形成されたIDFチップが完成する。例えば、ガラス基板に吸収されるレーザー、例えばCO2レーザーを使用して切断することができる。 Thereafter, as shown in FIG. 2D, each IDF chip is cut by dicing, scribing, or laser cutting to complete the IDF chip formed on the flexible substrate. For example, it can be cut using a laser that is absorbed by the glass substrate, for example a CO 2 laser.

その後、IDFチップの側面等の周囲に、エポキシ樹脂等の有機樹脂を充填してもよい。その結果、IDFチップは外部から保護され、持ち運びしやすい形態となる。このように形成されるIDFチップの大きさは、5mm四方(25mm2)以下、好ましくは0.3mm四方(0.09mm2)〜4mm四方(16mm2)とすることができる。 Thereafter, an organic resin such as an epoxy resin may be filled around the side surface of the IDF chip. As a result, the IDF chip is protected from the outside and is easy to carry. The size of the IDF chip formed in this way, 5 mm square (25 mm 2) or less, preferably to a 0.3mm square (0.09 mm 2) to 4 mm square (16 mm 2).

また本発明のIDFチップは、絶縁基板上に設けられる、又は絶縁基板を剥離するため、シリコンウェハから形成されるチップと比較して、電波吸収の心配がなく、高感度な信号の受信を行うことができる。   In addition, the IDF chip of the present invention is provided on an insulating substrate or peels off the insulating substrate, so that there is no concern about radio wave absorption and a highly sensitive signal reception compared to a chip formed from a silicon wafer. be able to.

このように形成されたIDFチップを、所望の物品に実装すればよい。このときに使用する接着剤は、熱硬化樹脂、紫外線硬化樹脂、エポキシ樹脂系接着剤、樹脂添加剤等の接着剤又は両面テープ等を用いることができる。   The IDF chip thus formed may be mounted on a desired article. As the adhesive used at this time, an adhesive such as a thermosetting resin, an ultraviolet curable resin, an epoxy resin adhesive, a resin additive, or a double-sided tape can be used.

また図示しないが、IDFチップを保護するために、特にIDFチップの側面に樹脂や窒素を有する絶縁膜で覆ってもよい。樹脂や窒素を有する絶縁膜で覆うことにより、IDFチップの破壊強度が向上し、持ち運び易くなる。この樹脂や窒素を有する絶縁膜は、IDFチップを実装する物品の材料の一部であってもよい。   Although not shown, in order to protect the IDF chip, the side surface of the IDF chip may be covered with an insulating film containing resin or nitrogen. Covering with an insulating film containing resin or nitrogen improves the breaking strength of the IDF chip and facilitates carrying. This insulating film containing resin or nitrogen may be part of the material of the article on which the IDF chip is mounted.

本実施の形態では異方性導電体により、IDFチップの接続端子と、アンテナの接続端子とが向き合っている、所謂フェイスダウンで実装する場合を説明したが、IDFチップの接続端子がアンテナの接続端子とが向き合わず、同一方向を向いている、所謂フェイスアップで実装してもよい。フェイスアップの場合、接続する手段にワイヤボンディング法を用いることができる。   In the present embodiment, the case where the IDF chip connection terminal and the antenna connection terminal are mounted in a so-called face-down manner in which the connection terminal of the IDF chip and the antenna connection terminal face each other is described. You may mount by what is called a face up which does not face a terminal but faces the same direction. In the case of face-up, a wire bonding method can be used as a connection means.

以上、絶縁基板上に薄膜トランジスタを形成後、絶縁基板を剥離し、好ましくはフレキシブル基板へ移し替える形態を説明したが、剥離するタイミング、剥離する回数、又はIDFチップがフェイスダウン状態となる形態は、本実施の形態に限定されない。また移し替える回数によって、IDFチップが、フェイスアップ状態となるか、又はフェイスダウン状態となるかを決めることができる。また移し替える先は、フレキシブル基板に限定されず、実装する物品(実装物品)であってもよい。   As mentioned above, after forming the thin film transistor on the insulating substrate, the embodiment in which the insulating substrate is peeled off and preferably transferred to the flexible substrate has been described, but the timing of peeling, the number of times of peeling, or the form in which the IDF chip is in a face-down state is The present invention is not limited to this embodiment. Further, it is possible to determine whether the IDF chip is in a face-up state or a face-down state depending on the number of times of transfer. The destination to be transferred is not limited to the flexible substrate, and may be an article to be mounted (mounting article).

以上、本実施の形態では、わかりやすくするためIDFチップ等を厚く記載したが、実際は非常に薄い形状となっている。   As described above, in the present embodiment, the IDF chip and the like are described as being thick for easy understanding, but in actuality, the shape is very thin.

(実施の形態4)
本実施の形態では、アンテナの作製方法、及びアンテナの実装方法について説明する。
(Embodiment 4)
In this embodiment, an antenna manufacturing method and an antenna mounting method will be described.

図3を用いて、アンテナの作製工程について説明する。図3では、アンテナ用基板へ矩形状に巻かれたアンテナを形成する場合を説明するが、アンテナの形状はこれに限定されない。例えば、円状、又は線状のアンテナであってもよい。   An antenna manufacturing process will be described with reference to FIGS. Although FIG. 3 illustrates a case where an antenna wound in a rectangular shape on an antenna substrate is described, the shape of the antenna is not limited to this. For example, a circular or linear antenna may be used.

アンテナ用基板はバリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス基板、石英基板、ポリエチレン-テレフタレート(PET)、ポリエチレンナフタレート(PEN)、ポリエーテルサルフォン(PES)に代表されるプラスチックや、アクリル等の可撓性を有する合成樹脂からなる基板を用いることができる。アンテナ用基板の厚みは薄い方が好ましいため、フィルム状の基板が好ましい。   The substrate for the antenna is a glass substrate such as barium borosilicate glass or alumino borosilicate glass, a quartz substrate, polyethylene-terephthalate (PET), polyethylene naphthalate (PEN), plastic typified by polyethersulfone (PES), A substrate made of a synthetic resin having flexibility such as acrylic can be used. Since the antenna substrate is preferably thin, a film-like substrate is preferable.

図3(A)はアンテナ用基板全体を示し、図3(B)にはその拡大図を示す。図3(B)に示すように、アンテナ用基板161にノズル180を用いた液滴吐出法によりアンテナ162を形成する。液滴吐出法とは、導電膜や絶縁膜などの材料が混入された組成物の液滴(ドットとも表記する)を選択的に吐出(噴出)する方法であり、その方式によっては、インクジェット法とも呼ばれる。また液滴吐出法以外に、スパッタリング法、印刷法、メッキ法、フォトリソグラフィー法及びメタルマスクを用いた蒸着法のいずれか、又はそれらを組み合わせた方法により形成することができる。例えば、スパッタリング法、液滴吐出法、印刷法、フォトリソグラフィー法及び蒸着法のいずれかにより第1のアンテナを形成し、メッキ法により第1のアンテナを覆うように第2のアンテナを形成する、積層型アンテナを形成することもできる。特に、液滴吐出法、又は印刷法によりアンテナを形成する場合、導電膜をパターニングする必要がないため、作製工程を低減することができる。   3A shows the whole antenna substrate, and FIG. 3B is an enlarged view thereof. As shown in FIG. 3B, the antenna 162 is formed on the antenna substrate 161 by a droplet discharge method using a nozzle 180. The droplet discharge method is a method for selectively discharging (jetting) a droplet (also referred to as a dot) of a composition mixed with a material such as a conductive film or an insulating film. Depending on the method, an inkjet method is used. Also called. In addition to the droplet discharge method, it can be formed by any one of a sputtering method, a printing method, a plating method, a photolithography method, a vapor deposition method using a metal mask, or a combination thereof. For example, the first antenna is formed by any one of a sputtering method, a droplet discharge method, a printing method, a photolithography method, and a vapor deposition method, and a second antenna is formed so as to cover the first antenna by a plating method. A stacked antenna can also be formed. In particular, in the case where an antenna is formed by a droplet discharge method or a printing method, it is not necessary to pattern a conductive film, so that a manufacturing process can be reduced.

またアンテナには、接続端子領域(以下、単に接続端子)165を形成するとよい。当該接続端子により、簡便に薄膜集積回路と接続することができる。接続端子は、ノズルから吐出される液滴を多くしたり、ノズルを留めることにより形成することができる。なお接続端子は、必ずしも設ける必要はなく、本実施の形態の形状及び配置に限定されるものではない。   In addition, a connection terminal region (hereinafter simply referred to as a connection terminal) 165 may be formed in the antenna. The connection terminal can be easily connected to the thin film integrated circuit. The connection terminal can be formed by increasing the number of droplets ejected from the nozzle or by fastening the nozzle. Note that the connection terminal is not necessarily provided and is not limited to the shape and arrangement of this embodiment.

アンテナ材料には、Ag(銀)、Al(アルミニウム)、Au(金)、Cu(銅)、Pt(白金)等の導電材料を用いることができる。比較的抵抗の高いAlやAuを用いる場合、配線抵抗が懸念される。しかし、アンテナを厚くしたり、アンテナ形成面積が広い場合には、アンテナの幅を広くすることで配線抵抗を低減することができる。また積層型アンテナとし、抵抗の低い材料で覆ってもよい。Cuのように拡散が懸念される導電材料は、アンテナの被形成面、又はCuの周囲を覆うように保護膜として機能する絶縁膜を形成するとよい。   As the antenna material, a conductive material such as Ag (silver), Al (aluminum), Au (gold), Cu (copper), or Pt (platinum) can be used. When using Al or Au having relatively high resistance, there is a concern about wiring resistance. However, when the antenna is thick or the antenna formation area is large, the wiring resistance can be reduced by increasing the width of the antenna. Alternatively, a stacked antenna may be used and covered with a low resistance material. For a conductive material such as Cu that is likely to be diffused, an insulating film that functions as a protective film may be formed so as to cover the surface where the antenna is formed or the periphery of Cu.

本実施の形態では、溶媒としてテトラデカンに混入されたAgをノズル180より滴下して、アンテナ162を形成する。このときAgの密着性を高めるため、アンテナ用基板上に酸化チタン(TiOx)からなる下地膜を形成してもよい。   In this embodiment mode, the antenna 162 is formed by dropping Ag mixed in tetradecane as a solvent from the nozzle 180. At this time, in order to improve the adhesion of Ag, a base film made of titanium oxide (TiOx) may be formed on the antenna substrate.

このように形成されたアンテナを覆うように、有機材料を充填してもよい。その結果、アンテナ間に有機材料が充填されるため、アンテナの強度を高めることができる。 An organic material may be filled so as to cover the antenna thus formed. As a result, since the organic material is filled between the antennas, the strength of the antenna can be increased.

更に好ましくは、形成されたアンテナに圧力を加え、平坦性を向上させるとよい。その結果、アンテナを薄膜化することができる。加圧手段に加えて、加熱手段を有してもよく、加圧処理と加熱処理とを同時に行うことができる。特に液滴吐出法を用いる場合であって、溶媒を除去するために加熱処理をする必要があるときは、当該加熱処理と兼ねることができる。   More preferably, pressure is applied to the formed antenna to improve flatness. As a result, the antenna can be thinned. In addition to the pressurizing means, a heating means may be provided, and the pressurization process and the heat treatment can be performed simultaneously. In particular, when a droplet discharge method is used and heat treatment is required to remove the solvent, the heat treatment can be combined.

またアンテナ用基板のアンテナ形成領域において溝を形成し、当該溝にアンテナを形成してもよい。溝にアンテナを形成することができるため、アンテナ用基板及びアンテナの薄膜化を達成することができ、加えてアンテナの強度を高めることができる。   Further, a groove may be formed in the antenna formation region of the antenna substrate, and the antenna may be formed in the groove. Since the antenna can be formed in the groove, the antenna substrate and the antenna can be thinned, and the strength of the antenna can be increased.

またアンテナは、アンテナ用基板の両面に形成することもできる。その結果、アンテナ長を延ばすことができるため、通信距離を広げることができる。その場合、アンテナ用基板の他方の面に、上記と同様な方法によりアンテナを形成すればよい。   The antenna can also be formed on both sides of the antenna substrate. As a result, since the antenna length can be extended, the communication distance can be increased. In that case, an antenna may be formed on the other surface of the antenna substrate by the same method as described above.

また接続端子の配置によっては、アンテナの一部をアンテナ用基板の他方の面に形成してもよい。例えばアンテナを巻くように形成すると、接続端子の配置によって、アンテナを乗り越える必要性がでてくる。このときアンテナ同士がショートしないよう絶縁物を介す必要があるが、当該絶縁物としてアンテナ用基板を用いてもよい。   Depending on the arrangement of the connection terminals, a part of the antenna may be formed on the other surface of the antenna substrate. For example, if the antenna is formed so as to be wound, it becomes necessary to overcome the antenna depending on the arrangement of the connection terminals. At this time, it is necessary to use an insulator so that the antennas do not short-circuit, but an antenna substrate may be used as the insulator.

そして図4に示すように、アンテナが形成されたアンテナ用基板と、フレキシブル基板150上に接着されたIDFチップとを張り合わせる。図4(A)には、張り合わせた状態の上面図、図4(B)にはa−bにおける断面図を示す。   Then, as shown in FIG. 4, the antenna substrate on which the antenna is formed and the IDF chip bonded on the flexible substrate 150 are bonded together. FIG. 4A shows a top view in a bonded state, and FIG. 4B shows a cross-sectional view taken along line ab.

張り合わせる手段として、導電体164が分散している異方性導電体163がある。
異方性導電体は、IDFチップの接続端子160及びアンテナの接続端子165が設けられた領域では、当該導電体が各接続端子の厚みにより圧着されるため、導通をとることができる。その他の領域では、導電体同士が十分な間隔を保っているため、導通することはない。異方性導電体の他に、超音波接着剤、紫外線硬化樹脂、又は両面テープ等を用いて張り合わせてもよい。
As an attaching means, there is an anisotropic conductor 163 in which the conductor 164 is dispersed.
The anisotropic conductor can be electrically connected in the region where the connection terminal 160 of the IDF chip and the connection terminal 165 of the antenna are provided, because the conductor is pressed by the thickness of each connection terminal. In other areas, the conductors are kept at a sufficient interval, and thus do not conduct. In addition to the anisotropic conductor, bonding may be performed using an ultrasonic adhesive, an ultraviolet curable resin, a double-sided tape, or the like.

またアンテナが形成されたアンテナ用基板を、IDFチップの両面へ張り合わせてもよい。その結果、アンテナの合計距離を長くすることができ、通信距離等の感度を高めることができる。このような場合、フレキシブル基板に代えて、アンテナ用基板を接着する構成であってもよい。その結果、アンテナ用基板によってIDFチップの強度を高めることができ、さらに通信距離等の感度を高めることができる。   Further, the antenna substrate on which the antenna is formed may be attached to both surfaces of the IDF chip. As a result, the total distance of the antennas can be increased, and the sensitivity such as the communication distance can be increased. In such a case, the antenna substrate may be bonded instead of the flexible substrate. As a result, the strength of the IDF chip can be increased by the antenna substrate, and the sensitivity such as the communication distance can be further increased.

本実施の形態では、IDFチップとアンテナとを張り合わせる場合について説明したが、IDFチップ上にアンテナを直接形成してもよい。例えば、ゲート電極106、又は配線110と同一層にアンテナを形成することができる。このとき、アンテナの低抵抗化を達成するために、メッキ法、例えば無電解メッキにより形成されうるCuで覆ってもよい。このような低抵抗材料であるCuは、薄膜トランジスタの電気特性に悪影響を及ぼすことがある。そのため、Cuの拡散を防止するため、第4の絶縁膜111上に、Cuを有するアンテナを形成するとよい。このとき、第4の絶縁膜は窒素を有する絶縁膜であると好ましい。   Although the case where the IDF chip and the antenna are attached to each other has been described in this embodiment mode, the antenna may be directly formed over the IDF chip. For example, the antenna can be formed in the same layer as the gate electrode 106 or the wiring 110. At this time, in order to reduce the resistance of the antenna, it may be covered with Cu that can be formed by a plating method, for example, electroless plating. Cu, which is such a low resistance material, may adversely affect the electrical characteristics of the thin film transistor. Therefore, in order to prevent diffusion of Cu, an antenna having Cu may be formed over the fourth insulating film 111. At this time, the fourth insulating film is preferably an insulating film containing nitrogen.

このようにIDFチップ上にアンテナを直接形成する場合、張り合わせるためのコストや時間、又は張り合わせによる不良を低減することができる。   When the antenna is directly formed on the IDF chip as described above, it is possible to reduce costs and time for bonding, or defects due to bonding.

本実施の形態では、IDFチップがアンテナを有する非接触型IDFチップについて説明したが、本発明は上述したような識別情報を形成することを特徴としているため、接触型IDFチップ、及びハイブリッド型IDFチップのいずれでもよい。   In this embodiment mode, a non-contact type IDF chip having an antenna as an IDF chip has been described. However, since the present invention is characterized by forming identification information as described above, a contact type IDF chip and a hybrid type IDF are used. Any of the chips may be used.

以上、本実施の形態では、わかりやすくするためIDFチップやアンテナ用基板を厚く記載したが、実際は非常に薄い形状となっている。   As described above, in the present embodiment, the IDF chip and the antenna substrate are described as being thick for easy understanding, but in actuality, the shape is very thin.

薄膜集積回路内に形成された識別情報を示した断面図であるIt is sectional drawing which showed the identification information formed in the thin film integrated circuit 薄膜集積回路の作製工程を示した断面図であるIt is sectional drawing which showed the manufacturing process of the thin film integrated circuit アンテナの作製工程を示した断面図であるIt is sectional drawing which showed the manufacturing process of the antenna 薄膜集積回路とアンテナとを張り合わせた状態を示した断面図であるIt is sectional drawing which showed the state which bonded the thin film integrated circuit and the antenna 薄膜集積回路及び表示手段を実装したカードの斜視図であるIt is a perspective view of the card | curd which mounted the thin film integrated circuit and the display means. 薄膜集積回路及び表示手段を実装したカードのシステムブロック図であるIt is a system block diagram of a card on which a thin film integrated circuit and display means are mounted. 薄膜集積回路の作製工程を示した図であるIt is the figure which showed the manufacturing process of a thin film integrated circuit 薄膜集積回路の作製工程を示した断面図であるIt is sectional drawing which showed the manufacturing process of the thin film integrated circuit

Claims (8)

40nm〜170nmの膜厚を有する半導体膜を含む薄膜トランジスタを有する薄膜集積回路であって、
前記薄膜トランジスタの作製過程において、前記薄膜トランジスタが有する前記半導体膜、ゲート電極、配線、ゲート絶縁膜、及び層間絶縁膜のいずれか一を用いて、文字、図形、記号もしくは数字又はこれらの結合が形成された識別情報が形成され、
前記識別情報は、前記薄膜集積回路内に一体形成されており、
前記識別情報及び前記薄膜集積回路は、透光性を有することを特徴とする薄膜集積回路。
A thin film integrated circuit having a thin film transistor including a semiconductor film having a thickness of 40 nm to 170 nm,
In the preparation process of the thin film transistor, the semiconductor film, a gate electrode to which the thin film transistor having the wiring, a gate insulating film, and by using any one of the interlayer insulating film, characters, figures, symbols or numbers, or a combination thereof is formed identification information is formed,
The identification information is integrally formed in the thin film integrated circuit,
The identification information and the thin film integrated circuit are translucent.
40nm〜170nmの膜厚を有する半導体膜を含む薄膜トランジスタを有する薄膜集積回路であって、
前記薄膜トランジスタの作製過程において、前記薄膜トランジスタが有する前記半導体膜に対して、レーザーマーカーを照射し、前記レーザーマーカーが照射された領域と、前記レーザーマーカーが照射されない領域とがマトリクス状に配置された識別情報が形成され、
前記識別情報は、前記薄膜集積回路内に一体形成されており、
前記識別情報及び前記薄膜集積回路は、透光性を有することを特徴とする薄膜集積回路。
A thin film integrated circuit having a thin film transistor including a semiconductor film having a thickness of 40 nm to 170 nm,
In the manufacturing process of the thin film transistor , the semiconductor film of the thin film transistor is irradiated with a laser marker, and an area where the laser marker is irradiated and an area where the laser marker is not irradiated are arranged in a matrix Information is formed,
The identification information is integrally formed in the thin film integrated circuit,
The identification information and the thin film integrated circuit are translucent.
請求項1又は請求項において、前記薄膜集積回路は5mm四方以下であることを特徴とする薄膜集積回路。 According to claim 1 or claim 2, the thin film integrated circuit, wherein the thin film integrated circuit is 5mm square or less. 請求項1乃至請求項のいずれか一において、前記半導体膜は、水素濃度又はハロゲンの濃度が1×1019〜5×1020/cmであることを特徴とする薄膜集積回路。 In any one of claims 1 to 3, wherein the semiconductor film, a thin film integrated circuit, wherein the concentration of the hydrogen concentration or halogen is 1 × 10 19 ~5 × 10 20 / cm 3. 請求項1乃至請求項のいずれか一において、前記薄膜集積回路は同一基板上に形成されたアンテナを有することを特徴とする薄膜集積回路。 In any one of claims 1 to 4, the thin film integrated circuit and the thin film integrated circuit is characterized by having an antenna formed on the same substrate. 請求項1乃至請求項のいずれか一において、前記薄膜集積回路は絶縁基板上形成され、後に前記絶縁基板は剥離されたことを特徴とする薄膜集積回路。 In any one of claims 1 to 5, wherein the thin film integrated circuit thin film integrated circuit, characterized in that formed on the insulating substrate, the insulating substrate after was peeled. 請求項1乃至請求項のいずれか一に記載の薄膜集積回路と、前記薄膜集積回路に接続された表示手段とを有することを特徴とする薄型半導体装置。 A thin film integrated circuit according to any one of claims 1 to 6, a thin semiconductor device and having a connected display means to the thin film integrated circuit. 請求項において、前記表示手段は、エレクトロクロミック材又は強誘電性液晶材を有することを特徴とする薄型半導体装置。 8. The thin semiconductor device according to claim 7 , wherein the display means includes an electrochromic material or a ferroelectric liquid crystal material.
JP2004055466A 2004-02-27 2004-02-27 Thin film integrated circuit and thin semiconductor device Expired - Fee Related JP4841807B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004055466A JP4841807B2 (en) 2004-02-27 2004-02-27 Thin film integrated circuit and thin semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004055466A JP4841807B2 (en) 2004-02-27 2004-02-27 Thin film integrated circuit and thin semiconductor device

Publications (3)

Publication Number Publication Date
JP2005244132A JP2005244132A (en) 2005-09-08
JP2005244132A5 JP2005244132A5 (en) 2007-03-29
JP4841807B2 true JP4841807B2 (en) 2011-12-21

Family

ID=35025510

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004055466A Expired - Fee Related JP4841807B2 (en) 2004-02-27 2004-02-27 Thin film integrated circuit and thin semiconductor device

Country Status (1)

Country Link
JP (1) JP4841807B2 (en)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2650907A3 (en) 2004-06-04 2014-10-08 The Board of Trustees of the University of Illinois Methods and devices for fabricating and assembling printable semiconductor elements
MY151572A (en) * 2005-06-02 2014-06-13 Univ Illinois Printable semiconductor structures and related methods of making and assembling
JP2012054288A (en) * 2010-08-31 2012-03-15 Murata Mfg Co Ltd Method for manufacturing electronic component package
JP5757083B2 (en) 2010-12-01 2015-07-29 セイコーエプソン株式会社 Thin film transistor forming substrate, semiconductor device, electric device
US10522472B2 (en) 2016-09-08 2019-12-31 Asml Netherlands B.V. Secure chips with serial numbers
US10079206B2 (en) 2016-10-27 2018-09-18 Mapper Lithography Ip B.V. Fabricating unique chips using a charged particle multi-beamlet lithography system
WO2018117274A1 (en) * 2016-12-23 2018-06-28 Mapper Lithography Ip B.V. Secure chips with serial numbers
US11374037B2 (en) 2017-02-21 2022-06-28 Sharp Kabushiki Kaisha Driving circuit, TFT substrate, and display device
KR102620564B1 (en) * 2023-06-21 2024-01-03 주식회사 하스인더스트리 Method for processing surface of ic chip of ic card using laset technology and ic chip of ic card processed by the method

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62298105A (en) * 1986-06-18 1987-12-25 Hitachi Micro Comput Eng Ltd Semiconductor integrated circuit device
JP3590419B2 (en) * 1994-05-19 2004-11-17 大日本印刷株式会社 Method of updating data of IC card using IC card processing device
JP3621482B2 (en) * 1995-11-29 2005-02-16 シチズン時計株式会社 Semiconductor device and manufacturing method thereof
JPH10287072A (en) * 1997-04-17 1998-10-27 Toppan Printing Co Ltd Ic card and its manufacture
JP2000113155A (en) * 1998-09-30 2000-04-21 Oji Paper Co Ltd Ic card

Also Published As

Publication number Publication date
JP2005244132A (en) 2005-09-08

Similar Documents

Publication Publication Date Title
US8685835B2 (en) Method for manufacturing thin film integrated circuit, and element substrate
KR101261031B1 (en) A method for manufacturing a device comprising a transistor
KR101219748B1 (en) Method for manufacturing integrated circuit
JP4836465B2 (en) Method for manufacturing thin film integrated circuit and element substrate for thin film integrated circuit
JP5063770B2 (en) Manufacturing method of semiconductor device and semiconductor device
US9941115B2 (en) Method for manufacturing semiconductor device
US7972910B2 (en) Manufacturing method of integrated circuit device including thin film transistor
KR101105298B1 (en) Film-like article and method for manufacturing the same
JP5030388B2 (en) Method for manufacturing thin film integrated circuit
WO2006033451A1 (en) Semiconductor device and method for manufacturing the same
JP4731919B2 (en) Film-like article
JP4841807B2 (en) Thin film integrated circuit and thin semiconductor device
JP5041681B2 (en) Method for manufacturing semiconductor device
JP4671681B2 (en) Semiconductor device and manufacturing method thereof

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070214

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070214

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100105

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101221

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110117

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110927

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111005

R150 Certificate of patent or registration of utility model

Ref document number: 4841807

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141014

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141014

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees