JP4671681B2 - A semiconductor device and a manufacturing method thereof - Google Patents

A semiconductor device and a manufacturing method thereof Download PDF

Info

Publication number
JP4671681B2
JP4671681B2 JP2004365771A JP2004365771A JP4671681B2 JP 4671681 B2 JP4671681 B2 JP 4671681B2 JP 2004365771 A JP2004365771 A JP 2004365771A JP 2004365771 A JP2004365771 A JP 2004365771A JP 4671681 B2 JP4671681 B2 JP 4671681B2
Authority
JP
Grant status
Grant
Patent type
Prior art keywords
antenna
thin film
method
film
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2004365771A
Other languages
Japanese (ja)
Other versions
JP2005228298A5 (en )
JP2005228298A (en )
Inventor
純矢 丸山
慎志 前川
由美子 大野
康行 荒井
厳 藤井
徹 高山
Original Assignee
株式会社半導体エネルギー研究所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Grant date

Links

Images

Description

本発明は、メモリなどを有し、紙のように薄い薄膜集積回路を搭載したチップ、該チップを利用したラベルが付された製品又は商品、及びそれらの作製方法に関する。 The present invention has such a memory chip mounted with a thin film integrated circuit as a paper, the chip products or product label utilizing is attached to, and a manufacturing method thereof.

近年、一人当たりが携帯するカード数が増加してきている。 In recent years, the number of cards per capita is mobile has been increasing. カードにはあらゆる情報が記録され、必要に応じて書き換えられるため、情報量は増加の一途をたどっている。 Because the card any information is recorded, is rewritten as required, the amount of information is increasing.

このような情報量の増加は、多岐の分野にわたって必要不可欠なこととなっている。 Such an increase in the amount of information, has become possible essential for diverse fields. 例えば食品業界や製造業界に対して、商品の安全性や管理体制の強化を求める声が高まっており、それに伴って商品情報は増加してしまう。 For example, for the food industry and the manufacturing industry, there is an increasing demand for strengthening of safety and control systems of the product, resulting in the product information is increased along with it. しかし現状の商品情報は、主にバーコードの十数桁の数字により提供されるにとどまり、製造国、メーカー、商品番号等の程度の情報が一般的である。 However, the product information of current situation, mainly stays in is provided by a dozen digits of the bar code, country of manufacture, the manufacturer, information of the extent of such goods number is common. またバーコードを利用した場合、一つ一つの読み取りを手作業で行うため、時間を要してしまった。 The case of using a bar code, for performing one single read manually had time consuming.

そこでネットワークを利用した商品管理方法であって、ネットワークに接続された各販売店の端末から、返却された商品の識別子が入力され、サーバを経由して、商品に関する情報を販売店に通知する方法がある(特許文献1参照)。 Therefore a product management method using the network, how from each dealer terminal connected to the network, the identifier of the returned goods are input, via the server, and notifies the information about the goods to shops is (see Patent Document 1). 特許文献1によると、商品の識別子は2次元バーコードや文字列などからなり、販売店の端末への入力を介してサーバに送られる。 According to Patent Document 1, the goods identifier consists like the two-dimensional bar codes or character strings, is sent to the server via an input to the dealer terminal. また商品は、商品に関連するプログラムやデータ、あるいは個人情報を格納する着脱可能な記憶媒体を有し、該記憶媒体はICカード、スマートカード、コンパクトフラッシュ(登録商標)カード等のカードなどを含んでいることが開示されている。 The product has a removable storage medium for storing programs and data or personal information, related to the product, the storage medium an IC card, smart card, and the like compact flash card; Dale it is disclosed.

また、有価な証券類に微細なICチップを搭載し、不正利用を防ぐとともに、正規な管理元に取り戻せた場合には再利用が可能となる方法が提案されている(特許文献2参照)。 Further, mounting the fine IC chip marketable securities such, while preventing unauthorized use, when it regained the authorized management source has been proposed a method that enables the reuse (see Patent Document 2).
特開2002−230141号公報 JP 2002-230141 JP 特開2001−260580号公報 JP 2001-260580 JP

情報量の増加に伴い、バーコードによる情報管理では、提供可能な情報量に限界が生じていた。 With increasing amount of information, in accordance with the information management barcode, limit has occurred to provide the amount of information that can be. またさらにバーコードによる情報管理では、手作業での読み取り時間を費やすため、効率が悪かった。 In accordance with the information management further bar code, for spend reading time by hand, efficiency is poor. そしてバーコードの読み取り作業は人手を介するため、読み取りミスなどを避けることはできなかった。 And reading the work of the bar code is for human intervention, it has not been possible to avoid such as read errors.

また、ICカードは磁気カードと比較してコストが高く、電子タグもバーコードの代替品としてはコスト高である。 Further, IC card is expensive as compared with magnetic cards, electronic tags as a bar code replacement is costly. その結果、付加価値が重要となる用途に限られ、普及を妨げる要因となっている。 As a result, limited to applications where added value is important, is a factor that prevents the spread.

上記特許文献1に関してみると、消費者がインターネットにアクセスするには手間がかかり、パーソナルコンピュータ等を所有する必要があった。 Looking for the above Patent Document 1, the consumer takes time to access the Internet, it is necessary to own a personal computer or the like. 更に、上記特許文献1及び2では、使用されるシリコンウェハからなる集積回路は厚いため製品や商品、特に紙幣等の紙、又は製品や商品に付すラベル自体に搭載する場合、表面に凹凸が生じてしまう。 Further, in Patent Documents 1 and 2, an integrated circuit made of silicon wafers used in thick for products and goods, in particular banknotes or the like of the paper, or for installation in the label itself subjecting the product or products, irregularities on the surface occurs and will. その結果、製品や商品のデザイン性が低下してしまった。 As a result, the design of the product or products had decreased.

そこで本発明は、従来のシリコンウェハと異なり、低コストで大量生産でき、さらに非常に薄い集積回路及びその形成方法を提供することを課題とする。 The present invention, unlike conventional silicon wafer, can be mass-produced at low cost, further an object to provide a very thin integrated circuit and a method of forming the same.

上記課題を鑑み本発明は、ガラス基板、石英基板、ステンレス基板、アクリル等の可撓性を有する合成樹脂からなる基板等のバルク基板以外に、選択的にパターンを形成可能な方法により、非常に薄い集積回路(以下、薄膜集積回路と表記する)を形成することを特徴とする。 In view of the above problems the present invention, a glass substrate, a quartz substrate, a stainless substrate, in addition to the bulk substrate such as a substrate made of a synthetic resin having flexibility such as acrylic, a capable of selectively forming a pattern method, very thin integrated circuit (hereinafter, referred to as thin film integrated circuit) and forming a. そして、本発明の薄膜集積回路及びアンテナを実装したチップ(以下、IDチップ又は半導体装置と表記する)を形成することを特徴とする。 Then, the chip mounting the thin film integrated circuit and the antenna of the present invention (hereinafter, referred to as an ID chip or semiconductor device) and forming the.

選択的にパターンを形成可能な方法としては、導電膜や絶縁膜などの材料が混入された組成物の液滴(ドットとも表記する)を選択的に吐出(噴出)する液滴吐出法を用いることができる。 As selective method capable of forming pattern is using a droplet discharge method for selectively ejecting droplets of a composition material such as a conductive film or an insulating film is mixed (also dot hereinafter) (ejected) be able to. 液滴吐出法は、その方式によっては、インクジェット法とも呼ばれる。 Droplet discharge method, depending on its type, is also referred to as an ink-jet method. また選択的にパターンを形成可能な方法として、印刷法がある。 As can be selectively forming a pattern method, there is a printing method.

このような選択的に形成するパターンとしては、ゲート電極、ソース電極、及びドレイン電極、画素電極等の電極、ソース配線、ドレイン配線等の配線、半導体膜、半導体膜等をパターニングするためのマスク等、が挙げられる。 The pattern of such selectively formed to the gate electrode, the source electrode and the drain electrode, the pixel electrode of the electrode, the source wiring, wirings such as a drain wiring, a semiconductor film, such as a mask for patterning the semiconductor film or the like , and the like.

具体的な本発明のIDチップは、液滴吐出法又は印刷法を用いて形成されたパターンを有する薄膜トランジスタと、薄膜トランジスタを有する薄膜集積回路と、アンテナと、を有し、薄膜集積回路は、アンテナと電気的に接続するように基板へ実装されていることを特徴とする。 ID chip concrete present invention includes a thin film transistor having a pattern formed by a droplet discharging method or a printing method, a thin film integrated circuit having a thin film transistor, an antenna, a thin film integrated circuit, an antenna characterized in that it is mounted to the substrate so as to be electrically connected with.

また本発明のIDチップは、液滴吐出法又は印刷法を用いて形成されたパターンを有する薄膜トランジスタと、薄膜トランジスタを有する薄膜集積回路と、アンテナと、を有し、薄膜集積回路は、アンテナと電気的に接続するように基板へ実装され、アンテナは薄膜集積回路を介して対称に設けられていることを特徴とする。 The ID chip of the present invention includes a thin film transistor having a pattern formed by a droplet discharging method or a printing method, a thin film integrated circuit having a thin film transistor, an antenna, a thin film integrated circuit includes an antenna electrically to be mounted to the substrate so as to connect the antenna is characterized in that it is provided symmetrically through the thin film integrated circuit.

また本発明のIDチップは、液滴吐出法又は印刷法を用いて形成されたパターンを有する薄膜トランジスタと、薄膜トランジスタを有する薄膜集積回路と、アンテナと、を有し、アンテナは可撓性を有する基板上に設けられ、薄膜集積回路は、アンテナと電気的に接続するように基板へ実装され、基板は薄膜集積回路を間に挟むように折り畳まれていることを特徴とする。 Substrate The ID chip of the present invention includes a thin film transistor having a pattern formed by a droplet discharging method or a printing method, a thin film integrated circuit having a thin film transistor, and an antenna, the antenna is flexible provided in the upper, thin film integrated circuit is mounted to the substrate so as to connect the antenna and the electrical substrate is characterized by being folded to sandwich the thin film integrated circuit.

なお本発明の薄膜集積回路の作製工程において、全てのパターンを、選択的にパターンを形成可能な方法により形成しなくともよい。 Note in the manufacturing process of the thin film integrated circuit of the present invention, all of the patterns, it is not necessarily formed by capable of forming selectively patterned way. 本発明は薄膜集積回路の一工程において選択的にパターンを形成可能な方法な方法を用いれば、その効果を奏することができるからである。 The present invention is the use selectively forming possible way way the pattern in one step of the thin film integrated circuit, since it is possible to achieve the effect. もちろん、薄膜集積回路の作製工程に、複数の工程のパターンを、選択的にパターンを形成可能な方法により形成しても構わない。 Of course, the manufacturing steps of the thin film integrated circuit, a pattern of a plurality of steps, may be formed by a method capable of selectively forming a pattern.

具体的な本発明のIDチップの作製方法は、少なくとも一工程に液滴吐出法又は印刷法を用いて、第1の基板上に薄膜集積回路を形成し、第2の基板上に、アンテナを形成し、薄膜集積回路がアンテナに電気的に接続されるように、第1の基板と第2の基板とを張り合わせることを特徴とする。 Method for manufacturing an ID chip of a specific invention, by a droplet discharging method or a printing method in at least one step, a thin film integrated circuit formed on the first substrate, the second substrate, an antenna formed, as a thin film integrated circuit is electrically connected to the antenna, wherein the laminating the first substrate and the second substrate.

また本発明のIDチップの作製方法は、少なくとも一工程に液滴吐出法又は印刷法を用いて、第1の基板上に薄膜集積回路を形成し、可撓性を有する第2の基板上に、アンテナを形成し、薄膜集積回路がアンテナに電気的に接続されるように、第2の基板は薄膜集積回路を間に挟むように折り畳むことを特徴とする。 The method for manufacturing the ID chip of the present invention, by a droplet discharging method or a printing method in at least one step, a thin film integrated circuit formed on the first substrate, the second substrate having flexibility to form an antenna, as the thin film integrated circuit is electrically connected to the antenna, the second substrate is characterized by folding so as to sandwich the thin film integrated circuit.

また本発明のIDチップの作製方法は、少なくとも一工程に液滴吐出法又は印刷法を用いて、第1の基板上に薄膜集積回路を形成し、第2の基板上に、アンテナを形成し、薄膜集積回路がアンテナに電気的に接続されるように、第1の基板と第2の基板とを貼り合わせた後、第1の基板を薄膜集積回路から剥離することを特徴とする。 The method for manufacturing the ID chip of the present invention, by a droplet discharging method or a printing method in at least one step, a thin film integrated circuit formed on the first substrate, the second substrate, forming the antenna as the thin film integrated circuit is electrically connected to the antenna, after attaching the first substrate and the second substrate, and then exfoliating the first substrate from the thin film integrated circuit.

また本発明のIDチップの作製方法は、少なくとも一工程に液滴吐出法又は印刷法を用いて、第1の基板上に薄膜集積回路を形成し、薄膜集積回路上に第2の基板を接着し、第1基板を薄膜集積回路から剥離し、第3の基板上に、アンテナを形成し、薄膜集積回路がアンテナに電気的に接続されるように、第2の基板と第3の基板とを張り合わせることを特徴とする。 The method for manufacturing the ID chip of the present invention, by a droplet discharging method or a printing method in at least one step, a thin film integrated circuit formed on the first substrate, bonding a second substrate onto the thin film integrated circuit and, the first substrate is peeled from the thin film integrated circuit, the third substrate, forming the antenna, so that the thin film integrated circuit is electrically connected to the antenna, and the second substrate and the third substrate characterized in that it stuck together.

また本発明のIDチップの作製方法は、少なくとも一工程に液滴吐出法又は印刷法を用いて、第1の基板上に薄膜集積回路を形成し、薄膜集積回路上にアンテナを形成し、薄膜集積回路がアンテナに電気的に接続されるように、第1の基板と第2の基板とを貼り合わせた後、第1の基板を薄膜集積回路から剥離することを特徴とする。 The method for manufacturing the ID chip of the present invention, by a droplet discharging method or a printing method in at least one step, a thin film integrated circuit formed on the first substrate, an antenna is formed on the thin film integrated circuits, thin film as integrated circuit is electrically connected to the antenna, after attaching the first substrate and the second substrate, and then exfoliating the first substrate from the thin film integrated circuit.

本発明において、アンテナは、スパッタリング法、液滴吐出法、印刷法、メッキ法、フォトリソグラフィー法及びメタルマスクを用いた蒸着法から選ばれたいずれかにより形成することができる。 In the present invention, the antenna can be formed by a sputtering method, a droplet discharging method, a printing method, a plating method, it can be formed by any selected from an evaporation method using photolithography and metal mask. またアンテナ形成後、加圧によりプレスし、平坦性を高めることができる。 Also after the antenna forming, pressed by pressure, it is possible to improve the flatness.

本発明の薄膜集積回路は、バーコード等の情報提供手段と比較し、情報取引又は情報管理を簡便、短時間に行うことができ、多種多様な情報を提供することができる。 Thin film integrated circuit of the present invention, as compared to the information providing means such as a bar code, simple information transactions or information management can be performed in a short time, it is possible to provide a wide variety of information. さらに本発明の薄膜集積回路は、従来のシリコンウェハと異なり非常に薄い集積回路であるため、商品等に付す場合であってもデザイン性を損なうことがない。 Further thin film integrated circuit of the present invention, since unlike conventional silicon wafer is extremely thin integrated circuit is not degraded even design a case subjected to product, or the like.

またガラス基板等に形成するため、従来のシリコンウェハからなるチップと比較してチップ、つまりIDチップのコストを削減することができる。 Furthermore, in order to form a glass substrate or the like, can be reduced chip as compared with the chip comprising a conventional silicon wafer, that is, the cost of the ID chip. またシリコンウェハで作製されたチップは、円形のシリコンウェハからチップを取り出すため、母体基板形状に制約があるが、一方本発明のIDチップは、母体基板がガラス等の絶縁基板であり、形状に制約がない。 Chip made of silicon wafers is also to take out the chips from a circular silicon wafer, but the shape of a mother substrate is limited, whereas the ID chip of the present invention, a mother substrate is an insulating substrate such as glass, the shape there are no constraints. そのため、生産性を高めることができ、大量生産することができる。 Therefore, it is possible to increase productivity, it can be mass produced. その結果さらなるコストの削減が期待できる。 As a result it can be expected further reduction in cost. チップのように単価が非常に低い集積回路は、単価コストの削減により非常に大きな利益を生むことができる。 Very low IC unit price as chip can produce very significant benefits by reducing the unit cost costs.

以下に、本発明の実施の形態を図面に基づいて説明する。 Hereinafter, an embodiment of the present invention with reference to the accompanying drawings. なお、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。 The present invention can be implemented in many different modes, it may be various changes and modifications without departing from the spirit and scope of the present invention is easily understood by those skilled in the art It is. 従って、本実施の形態の記載内容に限定して解釈されるものではない。 Accordingly, the invention is not construed as being limited to the description of the present embodiment. なお、実施の形態を説明するための全図において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。 In all the drawings for explaining the embodiments, the same portions or portions having similar functions are denoted by the same reference numerals, and description thereof is not repeated.

(実施の形態1) (Embodiment 1)
本実施の形態では、IDチップに実装される薄膜集積回路の作製方法の一例について説明する。 In this embodiment, an example of a method for manufacturing a thin film integrated circuit to be mounted in the ID chip.

まず図1(A)に示すように、絶縁表面を有する基板100を用意する。 First, as shown in FIG. 1 (A), providing a substrate 100 having an insulating surface. 基板100には、例えばバリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス基板、石英基板、ステンレス基板等を用いることができる。 The substrate 100 may be, for example, barium borosilicate glass, a glass substrate such as alumino borosilicate glass, a quartz substrate, a stainless substrate, or the like. また、ポリエチレン-テレフタレート(PET)、ポリエチレンナフタレート(PEN)、ポリエーテルサルフォン(PES)に代表されるプラスチックや、アクリル等の可撓性を有する合成樹脂からなる基板は、一般的に他の基板と比較して耐熱温度が低い傾向にあるが、作製工程における処理温度に耐え得るのであれば用いることが可能である。 The polyethylene - terephthalate (PET), polyethylene naphthalate (PEN), plastic typified by polyether sulfone (PES), a substrate made of a synthetic resin having flexibility such as acrylic or generally other heat-resistance than the substrate tends to be low, but can be used as long as it can withstand process temperature in the manufacturing process.

また基板の平坦性を高めるため、化学的又は機械的ポリッシング法、いわゆるCMP法(Chemical−Mechanical Polishing)により、表面研磨してから用いると好ましい。 Further to enhance the flatness of the substrate, chemical or mechanical polishing method, a so-called CMP method (Chemical-Mechanical Polishing), preferably used after surface polishing. CMPの研磨剤(スラリー)には、例えば、塩化シリコンガスを熱分解して得られるフュームドシリカ粒子をKOH添加水溶液に分散したものを用いることができる。 The CMP abrasive (slurry), for example, fumed silica particles obtained silicon chloride gas by thermal decomposition can be used dispersed in KOH added aqueous solution.

基板100上に、下地膜101を形成する。 On the substrate 100, a base film 101. 下地膜は、基板中に含まれるNaなどのアルカリ金属やアルカリ土類金属が、半導体膜中に拡散し、半導体素子の特性に悪影響を及ぼすのを防ぐために設ける。 Base film, an alkali metal or an alkaline earth metal such as Na included in the substrate from diffusing into a semiconductor film is provided in order to prevent an adverse effect on characteristics of a semiconductor element. そのため、アルカリ金属やアルカリ土類金属の半導体膜への拡散を抑えることができる酸化珪素、窒化珪素、窒化酸化珪素、酸化チタン、窒化チタンなどの絶縁膜を用いて下地膜を形成することができる。 Therefore, it is possible to form a silicon oxide which can suppress the diffusion of alkali metal or alkaline earth metal into the semiconductor film, silicon nitride, silicon nitride oxide, titanium oxide, a base film of an insulating film such as titanium nitride .

下地膜101は積層構造を有してもよく、例えば第1の下地膜として、窒化酸化珪素膜を10〜200nm(好ましくは50〜100nm)、第2の下地膜として、酸化窒化珪素膜を50〜200nm(好ましくは100〜150nm)の順に積層して形成してもよい。 Base film 101 may have a multilayer structure, for example, as a first underlayer, a silicon nitride oxide film 10 to 200 nm (preferably 50 to 100 nm), as a second base film, a silicon oxynitride film 50 to 200 nm (preferably 100 to 150 nm) may be formed by laminating in this order. なお窒化酸化珪素膜は、プラズマCVD法を用い、原料ガスにSiH 4 、N 2 O、NH 3 、H 2 、圧力が0.3Torr(39.9Pa)、RFパワーが50W、RF周波数が60MHz、基板温度が400℃として形成することができる。 Incidentally silicon nitride oxide film by a plasma CVD method, SiH the raw material gas 4, N 2 O, NH 3 , H 2, pressure is 0.3 Torr (39.9 Pa), RF power is 50 W, the RF frequency 60 MHz, substrate temperature can be formed as a 400 ° C.. また酸化珪素膜は、プラズマCVD法を用い、原料ガスにSiH 4 、N 2 O、圧力が0.3Torr(39.9Pa)、RFパワーが150W、RF周波数が60MHz、基板温度が400℃として形成することができる。 The silicon oxide film is formed by a plasma CVD method, SiH the raw material gas 4, N 2 O, pressure is 0.3 Torr (39.9 Pa), RF power is 150 W, the RF frequency 60 MHz, the substrate temperature is 400 ° C. can do.

また下地膜は、不純物が半導体膜へ拡散することが防止できれば、必ずしも設ける必要はない。 The base film, if prevents impurities from diffusing into the semiconductor film is not necessarily provided. そのため、石英基板など不純物の拡散がさして問題とならない場合は、必ずしも下地膜を設ける必要はない。 Therefore, if the diffusion of impurities such as a quartz substrate is not a big problem, it is not always necessary to provide the base film. 一方、ガラス基板、ステンレス基板又はプラスチック基板のように、アルカリ金属やアルカリ土類金属が多少なりとも含まれている基板を用いる場合、不純物の拡散を防ぐという観点から下地膜を設けることは有効である。 On the other hand, as a glass substrate, a stainless substrate or a plastic substrate, when a substrate of an alkali metal or an alkaline earth metal in any way, by providing the base film in terms of preventing the diffusion of impurities is valid is there.

下地膜101上に非晶質半導体膜102を形成する。 Over the base film 101 to form the amorphous semiconductor film 102. 非晶質半導体膜の膜厚は25〜100nm(好ましくは30〜60nm)とする。 Thickness of the amorphous semiconductor film is set to 25 to 100 nm (preferably 30 to 60 nm). また非晶質半導体は珪素だけではなくシリコンゲルマニウムも用いることができ、シリコンゲルマニウムを用いる場合、ゲルマニウムの濃度は0.01〜4.5atomic%程度であることが好ましい。 The amorphous semiconductor can be used not only silicon but also silicon germanium, the case of using silicon germanium, the concentration of germanium is preferably approximately 0.01 to 4.5 atomic%. 本実施の形態では、珪素を主成分とする半導体膜を用いて非晶質半導体膜(非晶質珪素膜、アモルファスシリコンとも表記する)を形成する。 In this embodiment, an amorphous semiconductor film is formed using a semiconductor film mainly containing silicon (amorphous silicon film, which also amorphous silicon notation).

次に、非晶質半導体膜を結晶化するため加熱処理を行う。 Next, heat treatment for crystallizing the amorphous semiconductor film. 加熱処理とは、加熱炉、レーザー照射、若しくはレーザー光の代わりにランプから発する光の照射(以下、ランプアニールと表記する)、又はそれら組み合わせて用いることができる。 And heating furnace, laser irradiation, irradiation with light emitted from a lamp instead of laser light (hereinafter, referred to as lamp annealing), or can be used in combination thereof.

加熱炉を用いる場合、非晶質半導体膜102を500〜550℃で2〜20時間かけて加熱する。 When using a heating furnace, and heated over a period of 2-20 hours an amorphous semiconductor film 102 at 500-550 ° C.. このとき、徐々に高温となるように温度を500〜550℃の範囲で多段階に設定するとよい。 At this time, the temperature becomes gradually high temperature may be set in multiple stages in the range of 500-550 ° C.. 最初の低温加熱工程により、非晶質半導体膜の水素等が出てくるため、結晶化の際の膜荒れを低減する、いわゆる水素だしを行うことができる。 The first low temperature heating process, hydrogen and the like of the amorphous semiconductor film are released to reduce film roughness during crystallization, it is possible to perform so-called hydrogen out. さらに、結晶化を促進させる金属元素、例えばNiを非晶質半導体膜上に形成すると、加熱温度を低減することができ好ましい。 Further, the metal element for promoting crystallization, for example, a Ni formed on the amorphous semiconductor film, preferably it is possible to reduce the heating temperature.

但し、金属元素を形成する場合、半導体素子の電気特性に悪影響を及ぼすことが懸念されるので、該金属元素を低減又は除去するためのゲッタリング工程を施す必要が生じる。 However, the case of forming a metal element, since there is a concern that an adverse effect on the electrical characteristics of a semiconductor element, it is necessary to perform the gettering process for reducing or removing the metal element. 例えば、非晶質半導体膜をゲッタリングシンクとして金属元素を捕獲するよう工程を行えばよい。 For example, it may be performed step to capture the metal element amorphous semiconductor film as a gettering sink.

またレーザー照射を用いる場合、連続発振型のレーザー(CWレーザー)やパルス発振型のレーザー(パルスレーザー)を用いることができる。 In the case of using laser irradiation, it is possible to use a continuous wave laser (CW laser) or a pulsed wave laser (a pulsed laser). レーザーとしては、Arレーザー、Krレーザー、エキシマレーザー、YAGレーザー、Y 2 O 3レーザー、YVO 4レーザー、YLFレーザー、YAlO 3レーザー、ガラスレーザー、ルビーレーザー、アレキサンドライドレーザー、Ti:サファイヤレーザー、銅蒸気レーザーまたは金蒸気レーザーのうち一種または複数種を用いることができる。 As the laser, Ar laser, Kr laser, an excimer laser, YAG laser, Y 2 O 3 laser, YVO 4 laser, YLF laser, YAlO 3 lasers, glass lasers, ruby lasers, alexandrite lasers, Ti: sapphire laser, a copper vapor it can be used one or more of the laser and a gold vapor laser. またレーザーのビーム形状は、線状とすると好ましく、長軸の長さは200〜350μmとすればよい。 The laser beam shape, preferably when the linear length of the major axis may be set to 200~350Myuemu. またさらにレーザーは、半導体膜に対して入射角θ(0°<θ<90°)を持たせてもよい。 Further laser also the incident angle θ (0 ° <θ <90 °) with respect to the semiconductor film may have an.

なおレーザー照射を用いる場合、連続発振の基本波のレーザー光と連続発振の高調波のレーザー光とを照射するようにしてもよいし、連続発振の基本波のレーザー光とパルス発振の高調波のレーザー光とを照射するようにしてもよい。 In the case of using laser irradiation, to a harmonic of the continuous wave laser light and a laser beam of a fundamental wave of a continuous wave may be irradiated, the laser beam and pulsed fundamental wave of continuous oscillation harmonics it may be irradiated with a laser beam.

なお、希ガスや窒素などの不活性ガス雰囲気中でレーザー光を照射するようにしてもよい。 It may be irradiated with laser light in an inert gas atmosphere such as a rare gas or nitrogen. これにより、レーザー光照射による半導体表面の荒れを抑えることができ、界面準位密度のばらつきによって生じる閾値のばらつきを抑えることができる。 This can suppress the roughness of a semiconductor surface due to laser beam irradiation, it is possible to suppress the variation in the threshold caused by variations in interface state density.

また直接被形成面に、結晶性半導体膜を形成してもよい。 The direct the formation surface may be formed crystalline semiconductor film. この場合、GeF 4 、又はF 2等のフッ素系ガスと、SiH 4 、又はSi 26等のシラン系ガスとを用い、熱又はプラズマを利用して直接被形成面に、結晶性半導体膜を形成することができる。 In this case, GeF 4, or a fluorine-based gas F 2, etc., SiH 4, or using a silane-based gas such as Si 2 H 6, to the formation surface directly by using heat or plasma, a crystalline semiconductor film it can be formed.

このように形成された結晶性半導体膜を、所定の形状にパターニングし、島状の半導体膜103を得る。 The thus formed crystalline semiconductor film is patterned into a predetermined shape to obtain an island-like semiconductor film 103. パターニングに際し、フォトリソグラフィー法又は液滴吐出法により所定のマスクを形成する。 Upon patterning, to form a predetermined mask by a photolithography method or a droplet discharge method. なお、材料の利用効率が向上し、コストの削減、廃液処理量の削減が可能となるため液滴吐出法を用いてマスクを形成すると好ましい。 Incidentally, use efficiency of a material, cost reduction, to form a mask by using a droplet discharge method for the amount of waste liquid can be reduced preferably. さらに液滴吐出法によりマスクを形成すると、フォトリソグラフィー工程の簡略化を行うことができる。 When forming the mask by further droplet discharge method, it is possible to simplify the photolithography process. すなわち、フォトマスク形成、露光等が不要となり、設備投資コストの削減を達成でき、製造時間を短縮することができる。 That is, a photomask formed, exposure and the like is not required, can be achieved to reduce capital investment costs, it is possible to shorten the manufacturing time.

液滴吐出法を用いるとき、組成物はドット状に吐出したり、ドットが連なった柱状に吐出することがある。 When using a droplet discharge method, composition or discharged in the form of dots, which may be discharged in a columnar shape having continuous dots. また組成物は、ドット状又は柱状に吐出される。 The composition is discharged in a dot shape or a columnar shape. すなわち、複数のドットが連続して吐出されるため、ドットとして認識されず柱状に吐出されることもある。 That is, since a plurality of dots are discharged in succession, sometimes discharged in a columnar shape without being recognized as a dot. このような組成物がドット状又は柱状に吐出されることを滴下若しくは噴出と表記する。 Such compositions are referred to as dropping or ejecting be discharged in a dot shape or a columnar shape.

マスク材料として、無機材料(酸化珪素、窒化珪素、酸化窒化珪素など)、感光性又は非感光性の有機材料(ポリイミド、アクリル、ポリアミド、ポリイミドアミド、ポリビニルアルコール、レジスト又はベンゾシクロブテン)を用いることができる。 As a mask material, an inorganic material (silicon oxide, silicon nitride, etc. silicon oxynitride), a photosensitive or non-photosensitive organic material (polyimide, acrylic, polyamide, polyimide amide, polyvinyl alcohol, resist, or benzocyclobutene) using the can. 例えばポリイミドを用いて液滴吐出法によりマスクを形成する場合、所望箇所に液滴吐出法によりポリイミドを吐出した後、焼成するため150〜300℃で加熱処理を行うとよい。 For example, when forming a mask by a droplet discharge method using polyimide, after discharging the polyimide by a droplet discharge method to a desired location, or by heating the resultant at 150 to 300 ° C. for firing.

マスクを用いて、ドライエッチング法又はウェットエッチング法により結晶性半導体膜をパターニングする。 Using a mask, patterning the crystalline semiconductor film by a dry etching method or a wet etching method. パターニング後、マスクを除去するため、プラズマ処理を行う。 After patterning, to remove the mask, plasma treatment is performed. なお、マスクは除去せずに絶縁膜として機能させることもできる。 The mask can also function as an insulating film without being removed.

その後、島状の半導体を覆うように絶縁膜、いわゆるゲート絶縁膜105を形成する。 Thereafter, the insulating film so as to cover the island-shaped semiconductor, to form a so-called gate insulating film 105. ゲート絶縁膜はプラズマCVD法、減圧CVD法、またはスパッタ法を用い、厚さを10〜150nm、好ましくは20〜40nmとして珪素を含む絶縁膜で形成する。 The gate insulating film is a plasma CVD method, reduced pressure CVD method or a sputtering method using,, 10 to 150 nm thick, preferably formed of an insulating film containing silicon as 20 to 40 nm. 勿論、ゲート絶縁膜は酸化窒化珪素膜に限定されるものでなく、他の珪素を含む絶縁膜を単層または積層構造として用いてもよい。 Of course, the gate insulating film is not limited to the silicon oxynitride film may be an insulating film containing silicon as a single layer or a laminate structure.

その後、結晶性半導体膜上にゲート絶縁膜を介して導電膜、いわゆるゲート電極106を形成する。 Thereafter, the conductive film through a gate insulating film over the crystalline semiconductor film, forming a so-called gate electrode 106. ゲート電極は、液滴吐出法、CVD法又はスパッタリング法により形成することができる。 The gate electrode can be formed by a droplet discharge method, CVD method or a sputtering method. ゲート電極は、Ta、W、Ti、Mo、Al、Cuから選ばれた元素、または前記元素を主成分とする合金材料もしくは化合物材料で形成すればよい。 Gate electrode, Ta, W, Ti, Mo, Al, element selected from Cu or may be formed of the above elements in an alloy material or a compound material mainly containing. 勿論ゲート電極は、単層であっても積層であってもよい。 Of course the gate electrode may be laminated may be a single layer. 例えば、第1の導電膜108aとして膜厚10〜50nmの窒化タンタル膜を形成し、第2の導電膜108bとして膜厚200〜400nmのタングステン膜を順次積層したゲート電極を形成することができる。 For example, it is possible to form the first tantalum nitride film with a thickness 10~50nm is formed as the conductive film 108a, sequentially stacked gate electrode a tungsten film with a thickness 200~400nm as the second conductive film 108b.

また液滴吐出法によりゲート電極を形成する場合、溶媒に混在される導電体として、金(Au)、銀(Ag)、銅(Cu)、白金(Pt)、パラジウム(Pd)、タングステン(W)、ニッケル(Ni)、タンタル(Ta)、ビスマス(Bi)、鉛(Pb)、インジウム(In)、錫(Sn)、亜鉛(Zn)、チタン(Ti)、若しくはアルミニウム(Al)が挙げられ、これら導電体が複数混在した材料を用いることができる。 In the case of forming the gate electrode by a droplet discharge method, as a conductor which is mixed in a solvent, gold (Au), silver (Ag), copper (Cu), platinum (Pt), palladium (Pd), tungsten (W ), nickel (Ni), tantalum (Ta), bismuth (Bi), lead (Pb), indium (In), tin (Sn), zinc (Zn), include titanium (Ti), or aluminum (Al) is can these conductors use multiple mixed material. また、上記導電体からなる合金、これらの分散性ナノ粒子、又はハロゲン化銀の微粒子を用いることができる。 Moreover, consisting of the conductor alloys can be used fine particles of these dispersible nanoparticles or silver halide.

例えば、ゲート電極のパターンを形成するために、金属微粒子を有機溶媒中に分散させた組成物を用いる場合、金属微粒子は平均粒径が1〜50nm、好ましくは3〜7nmのものを用いるとよい。 For example, in order to form a pattern of the gate electrode, when using a composition dispersed in an organic solvent metal fine particles, metal fine particles the average particle size of 1 to 50 nm, it may preferably used as the 3~7nm . このような組成物は、電解法、アトマイズ法又は湿式還元法等の公知の方法を用いて形成することができる。 Such compositions may be formed by a known method such as electrolytic method, an atomization method or a wet reduction method. また、ガス中蒸発法で形成すると、分散剤で保護された微粒子は約7nmと微細なものとなる。 Further, when a gas evaporation method, fine particles protected with a dispersing agent becomes about 7nm and fine. またこの微粒子は、被覆剤を用いて各粒子の表面を覆うと、溶剤中に凝集がなく、室温で安定に分散し、液体とほぼ同じ挙動を示すため、好ましい。 Moreover the fine particles, when the surface of each particle is covered with a coating agent, there is no aggregation in a solvent, stably dispersed at room temperature, to indicate similar to that of liquid, preferable.

導電体等の材料が効率よく分散するため、微粒子となる導電体の表面を有機物、又は導電物によりコーティングするとよい。 Since the materials such as conductor is dispersed efficiently, a surface of the conductor as the fine particles may be coated with an organic substance, or a conductive material. また表面を覆う物質は、積層構造を有してもよい。 Material covering the surface may also have a layered structure. 表面を覆う物質は導電性を有すると好ましいが、絶縁性を有しても加熱処理等により除去すればよい。 Although preferable materials covering the surface is electrically conductive, it may have an insulating property may be removed by heat treatment or the like. 特に銅を用いる場合、半導体膜中等に銅が拡散することを防止するため、銅微粒子の表面をニッケル(Ni)又はニッケルボロン(NiB)等の材料で覆うとよい。 In particular, in the case of using copper, to prevent copper from diffusing into the semiconductor film secondary, the surface of the copper particles may covered with a material such as nickel (Ni) or nickel boron (NiB). またその表面にアミン、アルコール、チオールなどの分散剤を被覆してもよい。 The amine on the surface, alcohol, may be coated with dispersing agents such as thiols. 有機溶媒はフェノール樹脂やエポキシ系樹脂などであり、熱硬化性又は光硬化性のものを適用している。 The organic solvent is a phenol resin or epoxy resin, is applied to those of thermosetting or photocurable.

これら組成物の粘度調整は、チキソ剤若又は希釈溶剤を添加すればよい。 Viscosity control of these compositions may be added thixotropic agent young or diluent.

本実施の形態では、液滴吐出法を用いて、液滴吐出ヘッドによって、Agの導電体を被形成面に適量吐出し、ゲート電極を形成する。 In this embodiment, a droplet discharge method, the droplet discharge head discharges an appropriate amount of conductors Ag to the formation surface to form a gate electrode.

その後、液滴中の溶媒を除去する必要があるとき、焼成したり、乾燥させるため加熱処理を施す。 Thereafter, when it is necessary to remove the solvent in the droplets, baking or heat treatment for drying subjected. または光照射処理により溶媒を硬化させてもよい。 Or solvent may be cured by light irradiation treatment. 具体的には、所定の温度、例えば200℃〜300℃で加熱すればよく、好ましくは酸素を有する雰囲気で加熱処理を行う。 Specifically, the predetermined temperature may be heated at for example 200 ° C. to 300 ° C., preferably subjected to a heat treatment in an atmosphere containing oxygen. このときゲート電極表面に凹凸が生じないように加熱温度を設定する。 At this time setting the heating temperature to uneven surface of the gate electrode does not occur. 特に本実施の形態のようにAgを用いる場合、酸素及び窒素を有する雰囲気で加熱処理を行うとよい。 Especially when Ag is used as in this embodiment, it may be performed heat treatment in an atmosphere containing oxygen and nitrogen. 例えば、酸素の組成比は、10〜25%となるように設定する。 For example, the composition ratio of oxygen is set to be 10 to 25%. すると、液滴の溶媒中に含まれる接着剤等の熱硬化性樹脂などの有機物が分解されるため、有機物を含まない銀(Ag)を得ることができる。 Then, an organic material such as a thermosetting resin such as an adhesive agent contained in the droplets in the solvent is decomposed, it is possible to obtain a silver (Ag) which does not contain organic matter. その結果、ゲート電極表面の平坦性を高め、比抵抗値を低くすることができる。 As a result, enhance the flatness of the surface of the gate electrode, it is possible to lower the specific resistance. さらに有機溶媒の硬化に伴う体積収縮で金属微粒子間は接触し、融合及び、融着若しくは凝集が促進される。 Furthermore between the metal fine particles is in contact with volume shrinkage accompanying the curing of the organic solvents, fusion and welding or aggregation is promoted. すなわち、平均粒径が1〜50nm、好ましくは3〜7nmの金属微粒子が融合若しくは、融着若しくは凝集したゲート電極が形成される。 That is, the average particle size of 1 to 50 nm, preferably fused metal particles of 3~7nm or fused or aggregated gate electrode is formed. なおこのとき同時にゲート配線も形成される。 Note the same time the gate line at this time is also formed. このように、融合若しくは、融着若しくは凝集により金属微粒子同士が面接触する状態を形成することにより、配線の低抵抗化を実現することができる。 Thus, fusion or by metal fine particles to form a state of surface contact by fusion or aggregation, it is possible to achieve low resistance of a wire.

本発明は、このような組成物を用いて配線パターンを形成することで、線幅が1〜10μm程度のゲート電極、又はゲート配線パターンの形成も容易になる。 The present invention, such compositions by forming a wiring pattern with a line width becomes easy formation of the gate electrode, or the gate wiring pattern of about 1 to 10 [mu] m. また、これら電極や配線と接続するためのコンタクトホールの直径が1〜10μm程度であっても、組成物をその中に充填することができる。 The diameter of the contact hole for connecting the electrodes and wiring be about 1 to 10 [mu] m, can be filled with the composition therein.

なお、金属微粒子の換わりに、絶縁物質の微粒子を用いれば、同様に絶縁性のパターンを形成することができる。 Incidentally, in place of the fine metal particles, the use of the fine particles of the insulating material, it is possible to form a similar insulative pattern.

このように液滴吐出法によりゲート電極を形成する場合、ゲート絶縁膜の材料は、ゲート電極材料と密着性の高いものを選択するとよい。 When such to form a gate electrode by a droplet discharge method, the material of the gate insulating film, may be selected having high adhesion to the gate electrode material. 例えば、ゲート電極にAgを用いる場合、酸化チタン(TiOx)からなるゲート絶縁膜を形成すると好ましい。 For example, when Ag is used in the gate electrode, it is preferable to form the gate insulating film made of titanium oxide (TiOx). すなわち酸化チタン(TiOx)は、ゲート絶縁膜としての機能と、密着性向上機能とを併せ持っている。 That titanium oxide (TiOx) has both the function as a gate insulating film, and adhesion enhancing function.

次いで、nチャネル型TFTとなる領域に、ゲート電極106をマスクとして自己整合的に不純物元素であるリン(P)を添加し、不純物領域108を形成する。 Then, the region to be the n-channel type TFT, and the addition of phosphorus (P) is a self-aligning manner impurity element using the gate electrode 106 as a mask to form impurity regions 108. 不純物添加時のゲート電極106下方への不純物元素の回り込みにより、ゲート電極と重なるように不純物領域が形成されることもある。 The wraparound of the impurity element to the gate electrode 106 below the impurity doping, sometimes impurity region is formed so as to overlap with the gate electrode. またゲート電極の側面をテーパ形状とし、ゲート電極と重なる不純物領域を形成することもできる。 The side of the gate electrode is tapered, it is possible to form the impurity region overlapping the gate electrode.

その後、nチャネル型TFTとなる領域をレジストマスクで覆った状態で、pチャネル型TFTとなる領域にゲート電極106をマスクとして、自己整合的に不純物元素であるボロン(B)を添加し、不純物領域109を形成する。 Thereafter, while covering a region to be the n-channel type TFT with the resist mask, the gate electrode 106 in a region to be a p-channel type TFT as masks, boron is added (B) is a self-aligning manner impurity element, an impurity to form a region 109.

このように形成される薄膜トランジスタは、半導体膜より上方にゲート電極が設けられた、所謂トップゲート型の薄膜トランジスタである。 Thus thin film transistor to be formed, a gate electrode above the semiconductor film is provided, a so-called top gate thin film transistor. このような薄膜トランジスタが複数設けられた基板をTFT基板と表記することができる。 The substrate of such plural thin film transistors are provided can be referred to as a TFT substrate.

図1(B)に示すように、絶縁膜110、及び各不純物領域に接続された配線112を形成する。 As shown in FIG. 1 (B), an insulating film 110 the wiring 112 and connected to the impurity regions. 絶縁膜は、有機材料や無機材料を用いることができる。 Insulating film can be formed using an organic material or an inorganic material. 有機材料としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジスト又はベンゾシクロブテン、シロキサン、ポリシラザンを用いることができる。 As the organic material, polyimide, acrylic, polyamide, polyimide amide, resist, benzocyclobutene, siloxane, or polysilazane. シロキサンとは、珪素(Si)と酸素(O)との結合で骨格構造が構造され、置換基に少なくとも水素を含む、又は置換基にフッ素、アルキル基、又は芳香族炭化水素のうち少なくとも1種を有するポリマー材料、を出発原料として形成される。 Siloxane skeleton structure is formed by the bond of silicon (Si) and oxygen (O), comprising at least hydrogen as a substituent, or fluorine substituent, at least one of alkyl group, or an aromatic hydrocarbon polymeric material having, formed as a starting material. またポリシラザンとは、珪素(Si)と窒素(N)の結合を有するポリマー材料を含む液体材料を出発原料として形成される。 Polysilazane is formed using a liquid material containing a polymer material having a bond of silicon (Si) and nitrogen (N) as a starting material. 無機材料としては、酸化珪素、又は窒化珪素を用いることができる。 As the inorganic material, it is possible to use silicon oxide, or silicon nitride. 絶縁膜は、プラズマCVD法、減圧CVD法、液滴吐出法、スピンコーティング法又はディップ法を用いて形成することができる。 Insulating film, plasma CVD, low pressure CVD, a droplet discharge method, can be formed by a spin coating method or a dipping method. 粘性の高い原料を用いて形成する場合、液滴吐出法、スピンコーティング法、又はディップ法を用いると好ましい。 When formed using a high viscosity material, a droplet discharge method, spin coating method, or use of dipping the preferred.

配線は、スパッタリング法、CVD法、又は液滴吐出により形成することができる。 Wiring, a sputtering method, can be formed by a CVD method, or a droplet discharge. 配線材料としては、アルミニウム(Al)、チタン(Ti)、モリブデン(Mo)、タングステン(W)もしくはシリコン(Si)の元素からなる膜又はこれらの元素を用いた合金膜を用いればよい。 As the wiring material, an aluminum (Al), titanium (Ti), molybdenum (Mo), tungsten (W) or membrane consisting of elements of silicon (Si) or may be used an alloy film using these elements. また液滴吐出法により配線を形成する場合、溶媒に混在される導電体として、金(Au)、銀(Ag)、銅(Cu)、白金(Pt)、パラジウム(Pd)、タングステン(W)、ニッケル(Ni)、タンタル(Ta)、ビスマス(Bi)、鉛(Pb)、インジウム(In)、錫(Sn)、亜鉛(Zn)、チタン(Ti)、若しくはアルミニウム(Al)、これらからなる合金、これらの分散性ナノ粒子、又はハロゲン化銀の微粒子を用いることができる。 In the case of forming the wiring by a droplet discharge method, as a conductor which is mixed in a solvent, gold (Au), silver (Ag), copper (Cu), platinum (Pt), palladium (Pd), tungsten (W) , nickel (Ni), tantalum (Ta), bismuth (Bi), lead (Pb), indium (In), tin (Sn), zinc (Zn), titanium (Ti), or aluminum (Al), consisting alloy can be used fine particles of these dispersible nanoparticles, or silver halide.

本実施の形態では、液滴吐出法により層間絶縁膜及び配線を形成する。 In this embodiment, an interlayer insulating film and the wiring by a droplet discharge method. このとき、層間絶縁膜材料を有する溶媒と、導電膜材料を有する溶媒とを同時に吐出したり、層間絶縁膜材料を有する溶媒を吐出後、導電膜材料を有する溶媒を吐出してもよい。 In this case, a solvent having an interlayer insulating film material, or ejected at the same time a solvent having a conductive material, after the ejection of the solvent having an interlayer insulating film material may be ejected solvent having a conductive material.

図1(B)では、配線層は一層であるが、多層としてもよい。 In FIG. 1 (B), the wiring layer is more, it may have a multilayer. 多層配線層とすることにより、薄膜集積回路の小型化を達成することができる。 By a multilayer wiring layer, it is possible to reduce the size of the thin film integrated circuit.

その後、配線112を接続するための導電膜115を形成する。 Thereafter, a conductive film 115 for connecting the wiring 112. 導電膜115の作製方法や材料は、配線112を参照することができる。 A manufacturing method and material of the conductive film 115 can be referred to line 112.

図1(C)に示すように、導電膜115を覆うように保護膜として機能する絶縁膜116を形成する。 As shown in FIG. 1 (C), an insulating film 116 functioning as a protective film so as to cover the conductive film 115. 絶縁膜116の作製方法や材料は、層間絶縁膜110を参照することができる。 A manufacturing method and material of the insulating film 116 can be referred to the interlayer insulating film 110.

絶縁膜116には、導電膜115とアンテナ等の端子と接続するためのコンタクトホールを形成し、コンタクトホールには、導電膜117を形成し、接続端子部118を形成する。 The insulating film 116, a contact hole for connection to a terminal, such as a conductive film 115 and the antenna, the contact holes, a conductive film is formed 117 to form the connection terminal portion 118.

また図2に示すように、アンテナ121を一体形成してもよい。 Further, as shown in FIG. 2, the antenna 121 may be integrally formed. この場合、接続端子部を形成後、アンテナ121を形成する。 In this case, after forming a connection terminal portion, forming the antenna 121. アンテナの一部は、接続端子部と接続するように形成する。 Part of the antenna is formed so as to be connected to the connection terminal portion. その後、保護膜として機能する絶縁膜122を形成する。 Thereafter, an insulating film 122 functioning as a protective film. 絶縁膜122の作製方法や材料は、層間絶縁膜110を参照することができる。 A manufacturing method and material of the insulating film 122 can be referred to the interlayer insulating film 110.

このようにアンテナを一体形成すると、アンテナが実装されたIDチップの作製コストを削減することができる。 With this integrally forming the antenna, it is possible to reduce the manufacturing cost of the ID chip antenna is mounted. IDチップのように単価が非常に低い集積回路は、単価コストの削減により非常に大きな利益を生むことができる。 ID very low integrated circuit unit price as chip can produce very significant benefits by reducing the unit cost costs.

また図2では、薄膜集積回路上にアンテナを形成しているが、薄膜集積回路の周囲にアンテナを一体形成しても構わない。 In FIG. 2, although forming the antenna on the thin film integrated circuit, may be formed integrally antenna around the thin film integrated circuit. この場合、絶縁膜122を形成する工程を省き、絶縁膜の厚みをなくすことができる。 In this case, omitting the step of forming the insulating film 122, it is possible to eliminate the thickness of the insulating film.

またさらに、アンテナは、ゲート電極、配線112、又は導電膜115と同一導電膜から形成することができる。 Furthermore, the antenna, the gate electrode, the wiring 112, or the conductive film 115 and can be formed from the same conductive film. この場合、作製工程を削除することができ、好ましい。 In this case, it is possible to remove the manufacturing process, preferably. 特にアンテナを液滴吐出法や印刷法により形成する場合、同一レイヤーに形成するゲート電極、配線112、又は導電膜115も液滴吐出法や印刷法により形成すると好ましい。 Particularly when the antenna is formed by a droplet discharging method or a printing method, a gate electrode formed on the same layer, the wiring 112, or the conductive film 115 may be formed by a droplet discharging method or a printing method preferred.

図1(D)には、このように作製された薄膜集積回路の全体図を示す。 In FIG. 1 (D) shows the overall view of the thus fabricated thin film integrated circuit. 薄膜集積回路は、基板100上に設けられた薄膜集積回路120は、該集積回路の所定の領域には接続端子部118が設けられている。 Thin film integrated circuits, thin film integrated circuit 120 provided on the substrate 100, is in a predetermined area of ​​the integrated circuit connectors 118 are provided.

このように非常に薄い薄膜集積回路を実装するIDチップにより、多種多様な情報を提供することができる。 The ID chip that implements this way a very thin film integrated circuit, it is possible to provide a wide variety of information. またIDチップにより、情報取引又は情報管理を簡便、短時間に行うことができる。 Also the ID chip, information transactions or information management easily, can be performed in a short time. また更に商品容器にラベルと共にIDチップを付する場合であっても、非常に薄いためデザイン性を損ねることがない。 Further, even when further subjected an ID chip with a label in the product container, never impairing the very thin for design.

また本発明の薄膜集積回路は、シリコンウェハで作製された集積回路のように、クラックや研磨痕の原因となるバックグラインド処理を行う必要がない。 The thin film integrated circuit of the present invention, like the integrated circuit manufactured by a silicon wafer, there is no need for back grinding process causing cracks or polishing marks. またさらに本発明の薄膜集積回路は、厚さのバラツキも、半導体膜等の成膜時におけるばらつきに依存することになるので、大きくても数百nm程度であり、バックグラインド処理による数〜数十μmのばらつきと比べて格段に小さく抑えることができる。 Thin film integrated circuit or even the present invention, variation in thickness also, it means that depends on variations in the time of forming the semiconductor film or the like, about several hundreds nm be greater, several to several by back grinding process it can be kept much smaller than the ten μm variation in.

また本発明のIDチップは、シリコンウェハで作製されたチップと比較して、低コストで形成することができる。 The ID chip of the present invention, as compared to chips made of silicon wafers, can be formed at low cost. ガラス基板等の低価格な母体基板に形成するためである。 In order to form a low-cost base substrate such as a glass substrate. またシリコンウェハで作製されたチップは、円形のシリコンウェハからチップを取り出すため、母体基板形状に制約があるが、一方本発明のIDチップは、母体基板がガラス等の絶縁基板であり、形状に制約がない。 Chip made of silicon wafers is also to take out the chips from a circular silicon wafer, but the shape of a mother substrate is limited, whereas the ID chip of the present invention, a mother substrate is an insulating substrate such as glass, the shape there are no constraints. そのため、生産性を高めることができ、さらにIDチップの形状寸法は自由に設定することができる。 Therefore, it is possible to increase productivity, the geometry of the further ID chip can be freely set.

またIDチップを形成する材料の面からみても、シリコンウェハから形成されるチップと比較して低コスト、且つ安全な材料を使用している。 Also viewed from a surface of the material forming the ID chip, compared to the chip formed from a silicon wafer using a low-cost, and safe material. そのため使用済みのIDチップを回収する必要性が低く、環境に優しい。 Therefore low need to recover spent ID chip, environmentally friendly. またIDチップを破棄する際、ある程度の面積を有するため、ハサミ等で切断することができ、不正使用を防止することができる。 Also when discarding the ID chip to have a certain area, can be cut with scissors or the like, it is possible to prevent unauthorized.

またシリコンウェハで作製されたICチップは、シリコンウェハによる電波吸収が懸念され、信号の感度が問題となる場合がある。 The IC chip made of silicon wafers, radio wave absorption by the silicon wafer is concerned, there is a case where the sensitivity of the signal becomes a problem. 特に、よく用いられる電波13.56MHz、又は2.45GHzに関して電波吸収が懸念される。 In particular, good radio wave 13.56MHz used, or radio wave absorption is a concern with respect to 2.45 GHz. 一方、本発明のIDチップは、ガラス等の絶縁基板であるため電波吸収は生じないため好ましい。 On the other hand, ID chip of the present invention is preferred because no radio wave absorber for an insulating substrate of glass or the like. その結果、高感度なIDチップを形成することができる。 As a result, it is possible to form a highly sensitive ID chip. そのため、本発明のIDチップが有するアンテナの面積を小さくすることができ、IDチップの小型化が期待できる。 Therefore, it is possible to reduce the area of ​​the antenna included in the ID chip of the present invention, miniaturization of the ID chip can be expected.

またシリコンウェハ上に形成するチップは、シリコンウェハが半導体性を有するため、交流の電波に対し、接合が順バイアスになりやすく、ラッチアップ対策の必要がある。 Chip formed on a silicon wafer also, since the silicon wafer having semiconductor properties, to radio waves of the AC, the bonding tends to be forward biased, there is a need for latchup. 一方、本発明のIDチップは、絶縁性を有する基板上へ薄膜集積回路を形成するため、このような心配がない。 On the other hand, ID chip of the present invention, for forming a thin film integrated circuit on an insulating substrate, such concern is not.

(実施の形態2) (Embodiment 2)
本実施の形態では、上記実施の形態と異なり、非結晶性の半導体膜を有する薄膜トランジスタを具備する薄膜集積回路の作製方法について説明する。 In this embodiment, unlike the above embodiment, a method for manufacturing a non-crystalline semiconductor film thin film integrated circuit having a thin film transistor having a.

上記実施の形態と同様に、図3(A)に示すように、絶縁表面を有する基板100を用意する。 As in the above embodiment, as shown in FIG. 3 (A), providing a substrate 100 having an insulating surface. 絶縁表面を有する基板の材料は、上記実施の形態を参照することができる。 Material of the substrate having an insulating surface can be referred to the above embodiment. 本実施の形態では、非結晶性の半導体膜を有するため、半導体膜を結晶化するための加熱工程を要しない。 In this embodiment, since it has a non-crystalline semiconductor film, which does not require a heating step for crystallizing the semiconductor film. その結果、可撓性を有する合成樹脂からなる基板を用いやすい。 As a result, easily using a substrate formed of a flexible synthetic resin.

また上記実施の形態と同様に、平坦性を高めるため、絶縁表面を有する基板に表面研磨を施してもよい。 Also as in the above embodiment, in order to enhance the flatness, it may be subjected to surface polishing a substrate having an insulating surface.

その後、下地膜101を形成する。 Then, a base film 101. 下地膜の材料や作製手段は、上記実施の形態を参照すればよい。 Materials and the manufacturing means of the base film, may be referred to the above embodiment. また下地膜の材料として、チタン等の導電膜を用いることもできる。 As the material of the base film, it is also possible to use a conductive film such as titanium. この場合、導電膜は、作製工程における加熱処理等により、少なくとも表面酸化される。 In this case, the conductive film by heat treatment or the like in the manufacturing process, at least in surface oxidation. その他の下地膜の材料は、3d遷移元素(Sc,Ti,V,Cr,Mn,Fe,Co,Ni,Cu,Zn)、及びそれらの酸化物、窒化物、酸窒化物を用いることができる。 Materials other base film, 3d transition elements (Sc, Ti, V, Cr, Mn, Fe, Co, Ni, Cu, Zn), and their oxides can be used a nitride, oxynitride .

また下地膜は、不純物が半導体膜へ拡散することが防止できれば、必ずしも設ける必要はないことは、上記実施の形態で述べたとおりである。 The base film, if prevents impurities from diffusing into the semiconductor film, is not necessarily provided, are as described in the above embodiment.

次いで、下地膜上にゲート電極106を形成する。 Then, a gate electrode 106 over the base film. ゲート電極の材料又は作製手段は、上記実施の形態を参照することができる。 Material or manufacturing means of the gate electrode can be referred to the above embodiment. 本実施の形態では、液滴吐出法を用いて、Agの導電体を用いてゲート電極を形成する。 In this embodiment, by using a droplet discharge method to form a gate electrode with a conductor of Ag.

その後、液滴中の溶媒を除去する必要があるとき、焼成したり、乾燥させるため加熱処理を施す。 Thereafter, when it is necessary to remove the solvent in the droplets, baking or heat treatment for drying subjected. 加熱条件は上記実施の形態を参照することができる。 The heating conditions can be referred to the above embodiment.

このように液滴吐出法によりゲート電極を形成する場合、下地膜の材料は、ゲート電極材料と密着性の高いものを選択するとよい。 When such to form a gate electrode by a droplet discharge method, the material of the base film, may be selected having high adhesion to the gate electrode material. 例えば、ゲート電極にAgを用いる場合、酸化チタン(TiOx)からなる下地膜を形成すると好ましい。 For example, when Ag is used in the gate electrode, preferably forming a base film made of titanium oxide (TiOx). すなわち酸化チタン(TiOx)は、下地膜としての機能と、密着性向上機能とを併せ持っている。 That titanium oxide (TiOx) has both a function as a base film, and adhesion enhancing function.

その後、ゲート電極上に保護膜として機能する絶縁膜を設けてもよい。 Thereafter, an insulating film may be provided which functions as a protective film on the gate electrode. 特に、Agを用いて液滴吐出法により形成されたゲート電極上には窒化珪素を有する絶縁膜を形成するとよい。 In particular, it is preferable to droplet discharge gate electrode formed by method of forming an insulating film having silicon nitride with Ag. その結果、ゲート電極の酸化を防止したり、表面の平坦化を向上することができる。 As a result, or to prevent oxidation of the gate electrode, it is possible to improve the flatness of the surface. 一方、酸素を有する絶縁膜を用いると、Agと反応し、酸化銀が形成され、ゲート電極表面が荒れる恐れがあるため好ましくない。 On the other hand, the use of an insulating film containing oxygen, reacts with Ag, silver oxide is formed, it is not preferable because there is a possibility that the gate electrode surface roughened.

その後ゲート電極を覆うようにゲート絶縁膜105を形成する。 Then a gate insulating film 105 to cover the gate electrode. ゲート絶縁膜の材料や作製手段は上記実施の形態を参照すればよい。 Materials and the manufacturing means of the gate insulating film may be referred to the above embodiment. また上記実施の形態以外に加えて、ゲート絶縁膜の材料は、ポリシラザン、ポリビニルアルコール等の有機材料からなる絶縁体を用いることができる。 In addition to other embodiments described above, the material of the gate insulating film can be used polysilazane, an insulator made of an organic material such as polyvinyl alcohol. またゲート絶縁膜の作製手段は、液滴吐出法、スピンコーティング法又はディップ法を用いて形成することができる。 The preparing means of the gate insulating film can be formed by using a droplet discharge method, a spin coating method or a dipping method. 粘性の高い原料を用いて形成する場合、液滴吐出法、スピンコーティング法、又はディップ法を用いると好ましい。 When formed using a high viscosity material, a droplet discharge method, spin coating method, or use of dipping the preferred.

次いで、ゲート絶縁膜上に半導体膜を形成する。 Subsequently, a semiconductor film is formed over the gate insulating film. 半導体膜は、プラズマCVD法、スパッタリング法、液滴吐出法等により形成することができる。 Semiconductor film, a plasma CVD method, a sputtering method, can be formed by a droplet discharge method, or the like. 本実施の形態において半導体膜は、非晶質半導体、非晶質状態と結晶状態とが混在したセミアモルファス半導体(SASとも表記する)、非晶質半導体中に0.5nm〜20nmの結晶粒を観察することができる微結晶半導体、及び結晶性半導体から選ばれたいずれの非結晶性状態を有してもよい。 The semiconductor film in this embodiment, an amorphous semiconductor, an amorphous state and a crystalline state are semi-amorphous semiconductor (also SAS hereinafter) were mixed, the crystal grains of 0.5nm~20nm in the amorphous semiconductor microcrystalline semiconductor can observe, and may have any of the non-crystalline state selected from crystalline semiconductor. 特に、0.5nm〜20nmの結晶を粒観察することができる微結晶状態はいわゆるマイクロクリスタル(μc)と呼ばれている。 In particular, microcrystalline state capable of grains observed crystals 0.5nm~20nm are so-called microcrystal ([mu] c).

SASは、非晶質構造と結晶構造(単結晶、多結晶を含む)との中間的な構造を有し、自由エネルギー的に安定な第3の状態を有する半導体である。 SAS is an amorphous structure and a crystalline structure having an intermediate structure between (including single crystal and polycrystal) is a semiconductor having a free energy stable third state. また短距離秩序を持ち格子歪みを有する結晶質な領域を含んでいる。 Also it includes a crystalline region having short-range order and lattice distortion. そして少なくとも膜中の一部の領域には、0.5〜20nmの結晶領域を観測することができ、珪素を主成分とする場合にはラマンスペクトルが520cm -1よりも低波数側にシフトしている。 And in some areas of at least film, can be observed the crystalline region of 0.5 to 20 nm, shifted to a lower wavenumber side than the Raman spectrum is 520 cm -1 in the case of containing silicon as its main component ing. X線回折では珪素結晶格子に由来するとされる(111)、(220)の回折ピークが観測される。 The X-ray diffraction is believed to be derived from silicon crystal lattice (111) is observed diffraction peaks of (220). また未結合手(ダングリングボンド)を終端させるための中和剤として、SASは水素或いはハロゲンを1原子%、又はそれ以上含んでいる。 Also as a neutralizing agent for terminating the dangling bonds (dangling bonds), SAS contains hydrogen or halogen of 1 atom% or more.

SASは、珪化物気体をグロー放電分解することにより得ることができる。 SAS can be obtained by glow discharge decomposition of a silicide gas. 代表的な珪化物気体としては、SiH 4であり、その他にもSi 26 、SiH 2 Cl 2 、SiHCl 3 、SiCl 4 、SiF 4などを用いることができる。 As a typical silicide gas, an SiH 4, or the like can be used Si 2 H 6, SiH 2 Cl 2, SiHCl 3, SiCl 4, SiF 4 to other. 珪化物気体を水素、水素とヘリウム、アルゴン、クリプトン、ネオンから選ばれた一種又は複数種の希ガス元素で希釈して用いることによりSASの形成を容易なものとすることができる。 The silicide gas may be hydrogen, hydrogen and helium, argon, krypton, a SAS of be easily formed by using diluted with rare gas elements selected one or more from neon. このとき希釈率が10倍〜1000倍の範囲となるように、珪化物気体を希釈すると好ましい。 As this time a dilution ratio of 10 to 1000 times in the range, it is preferable to dilute the silicide gas. またSi 26及びGeF 4を用い、ヘリウムガスで希釈する方法を用いてSASを形成することができる。 The use of a Si 2 H 6 and GeF 4, the method of diluting with helium gas can form a SAS using. グロー放電分解による被膜の反応生成は減圧下で行うと好ましく、圧力は概略0.1Pa〜133Paの範囲で行えばよい。 Preferably the reaction product of the film by glow discharge decomposition is performed under reduced pressure, the pressure may be performed in a range of general 0.1 to 133 Pa. グロー放電を形成するための電力は1MHz〜120MHz、好ましくは13MHz〜60MHzの高周波電力を供給すればよい。 Power for forming the glow discharge 1MHz~120MHz, preferably may be supplied RF power 13MHz~60MHz. 基板加熱温度は300度以下が好ましく、100〜250度の基板加熱温度が推奨される。 The substrate heating temperature is preferably 300 degrees or less, the substrate heating temperature of 100 to 250 ° is recommended.

本実施の形態では、半導体膜として、プラズマCVD法を用いて、珪素を主成分とするSASを形成する。 In this embodiment, as the semiconductor film, by a plasma CVD method to form a SAS mainly containing silicon. SASを用いて薄膜トランジスタを形成すると、移動度は1〜10cm 2 /Vsecとなる。 When forming a thin film transistor using SAS, mobility becomes 1 to 10 cm 2 / Vsec.

次いで、一導電型を有する半導体膜を形成する。 Next, a semiconductor film having one conductivity type. なお一導電型を有する半導体膜を形成すると、半導体膜と電極とのコンタクト抵抗が低くなり好ましいが、必要に応じて設ければよい。 Still to form a semiconductor film having one conductivity type, but preferably Nari low contact resistance between the semiconductor film and the electrode, may be provided as necessary. 一導電型を有する半導体膜は、プラズマCVD法、スパッタリング法、液滴吐出法等を用いて形成することができる。 The semiconductor film having one conductivity type, a plasma CVD method, a sputtering method, can be formed by using a droplet discharge method, or the like.

プラズマCVD法により形成する場合、半導体膜と、N型を有する半導体膜、さらにゲート絶縁膜を連続形成することができる。 When forming by the plasma CVD method, a semiconductor film having a semiconductor film, an N-type, it is possible to further continuously forming a gate insulating film. 具体的には、プラズマCVD装置の処理室内への原料ガスの供給を変化させることにより大気開放することなく、連続形成することができる。 Specifically, without air release by varying the supply of the source gas into the processing chamber of the plasma CVD apparatus can be continuously formed. その結果、半導体膜と、N型を有する半導体膜、さらにゲート絶縁膜の各々の界面への不純物付着を防止することができる。 As a result, it is possible to prevent the semiconductor film, a semiconductor film having an N-type, the more impurities adhering to each of the interface between the gate insulating film.

その後、半導体膜、及びN型を有する半導体膜を所望の形状にパターニングし、島状の半導体膜103、島状のN型を有する半導体膜104を得る。 Thereafter, the semiconductor film, and a semiconductor film having an N-type patterned into a desired shape, obtaining a semiconductor film 104 having an island-shaped semiconductor film 103, an island-shaped N-type. パターニングに際し、上記実施の形態を参照することができる。 Upon patterning, it can be referred to the above embodiment.

半導体膜、及びN型を有する半導体膜を同時にパターニングするため、島状の半導体膜103、及び島状のN型を有する半導体膜104の端部が一致する構造となる。 Semiconductor film, and for simultaneously patterning the semiconductor film having an N-type, a structure in which end portions of the semiconductor film 104 having an island-shaped semiconductor film 103, and the island-shaped N-type match. すなわち、島状の半導体膜103、及び島状のN型を有する半導体膜104のそれぞれの端部は、互いの端部を越えないように設けられている。 That is, each end of the semiconductor film 104 having an island-shaped semiconductor film 103, and the island-shaped N-type are provided so as not to exceed the end of each other.

図3(A)に示すように、ソース電極及びドレイン電極111として機能する導電膜を形成する。 As shown in FIG. 3 (A), a conductive film functioning as a source electrode and a drain electrode 111. 導電膜は、単層構造及び積層構造のいずれを有してもよい。 The conductive film may have either a single layer structure and a laminated structure. また導電膜の材料や作製手段は、上記実施の形態を参照することができる。 The materials and the manufacturing means of the conductive film can be referred to the above embodiment. 上記実施の形態と同様に、導電膜はスパッタリング法、プラズマCVD法により形成することができ、リン等の不純物元素をドーピングした多結晶珪素膜に代表される半導体膜や、AgPdCu合金を用いることができる。 As in the above embodiment, the conductive film sputtering, can be formed by a plasma CVD method, a semiconductor film typified by a polycrystalline silicon film doped with an impurity element such as phosphorus, be used AgPdCu alloy it can.

さらに液滴吐出法を用いる場合、ソース電極及びドレイン電極の被形成面上の撥液性を高めるため、撥液処理を行ってもよい。 Further, when using a droplet discharge method, to enhance the liquid repellency on the formation surface of the source electrode and the drain electrode may be performed repellent treatment. 撥液処理としては、フッ素系のシランカップリング剤等を塗布する方法がある。 As the liquid-repellent treatment, a method of coating a fluorine-based silane coupling agent or the like. 別の撥液処理として、CHF 3 、O 2混合ガス等を用いたプラズマ処理を行ってもよい。 Another liquid-repellent treatment, CHF 3, O 2 mixed gas as plasma treatment may be performed using. その後、液滴の溶媒を除去する必要があるとき、焼成したり、乾燥させるため加熱処理を施す。 Thereafter, when it is necessary to remove the droplets of the solvent, baking or subjected to a heat treatment for drying.

その後、ソース電極及びドレイン電極111をマスクとして、N型を有する半導体膜104をエッチングする。 Thereafter, the source electrode and the drain electrode 111 as a mask to etch the semiconductor film 104 having N-type. N型を有する半導体膜が、ソース電極及びドレイン電極を短絡することを防止するためである。 Semiconductor film having N type, in order to prevent short-circuiting the source electrode and the drain electrode. このとき、半導体膜103が多少エッチングされることがある。 At this time, there is the semiconductor film 103 is slightly etched.

その後、ソース電極及びドレイン電極上に保護膜として機能する絶縁膜を設けてもよい。 Thereafter, an insulating film may be provided which functions as a protective film on the source electrode and the drain electrode. 特に、Agを用いて液滴吐出法により形成されたソース電極及びドレイン電極上には窒化珪素を有する絶縁膜を形成するとよい。 In particular, it is preferable to droplet discharge method a source electrode and a drain electrode on which is formed by forming an insulating film having silicon nitride with Ag. その結果、ソース電極及びドレイン電極の酸化を防止したり、表面の平坦化を向上することができる。 As a result, or to prevent oxidation of the source electrode and the drain electrode, it is possible to improve the flatness of the surface. 一方、酸素を有する絶縁膜を用いると、Agと反応し、酸化銀が形成され、ソース電極及びドレイン電極表面が荒れる恐れがあるため好ましくない。 On the other hand, the use of an insulating film containing oxygen, reacts with Ag, silver oxide is formed, it is not preferable because it may source electrode and a drain electrode surface becomes rough.

以上のように、ソース電極及びドレイン電極まで設けられた薄膜トランジスタが完成する。 As described above, thin film transistor provided is completed to the source electrode and the drain electrode. 本実施の形態の薄膜トランジスタは、半導体膜より下方にゲート電極が設けられた、所謂ボトムゲート型の薄膜トランジスタである。 The thin film transistor of this embodiment, the gate electrode below the semiconductor film is provided, a so-called bottom gate type thin film transistor. より詳細には、半導体膜が多少エッチングされている、所謂チャネルエッチ型である。 More specifically, the semiconductor film is etched to some extent, a so-called channel-etch type. このような薄膜トランジスタが複数設けられた基板をTFT基板と表記する。 Such substrates plural thin film transistors are formed is referred to as a TFT substrate.

図3(B)に示すように、絶縁膜110、及び配線112を形成する。 As shown in FIG. 3 (B), an insulating film 110 and the wiring 112,. 絶縁膜及び配線の材料、及び作製手段は上記実施の形態を参照することができる。 Insulating film and the wiring material, and producing means can refer to the above embodiment. 詳しくは、絶縁膜材料を有する液滴、及び導電膜材料を有する液滴を、同時にノズルから吐出することができる。 Specifically, droplets containing an insulating material, and droplets having a conductive material can be discharged from the nozzle at the same time. このとき例えば二つのヘッドを設置したノズルを用いる場合、各ヘッドが有するノズルを、絶縁膜材料を有するノズル専用、導電膜材料を有するノズル専用とすることもできる。 If this time using a nozzle installed two heads for example, a nozzle having the respective heads, nozzles dedicated having an insulating film material may be a nozzle only with conductive material. また、絶縁膜及び導電膜を同時ではなく別に形成してもよい。 Or it may be formed separately rather than simultaneously the insulating film and the conductive film. この場合、絶縁膜及び導電膜のいずれを先に形成してもよいが、好ましくは絶縁膜を先に形成すると、微細な導電膜を先に形成する場合と比較し、導電膜パターンのくずれを防止することが期待できる。 In this case, any of the insulating film and the conductive film may be formed first, but is preferably formed first insulating film, compared to the case of forming a fine conductive earlier, the collapse of the conductive layer pattern It can be expected to prevent.

図2(C)に示すように、導電膜115を覆うように保護膜として機能する絶縁膜116を形成する。 As shown in FIG. 2 (C), an insulating film 116 functioning as a protective film so as to cover the conductive film 115. 絶縁膜116の作製方法や材料は、上記実施の形態を参照することができる。 A manufacturing method and material of the insulating film 116 can be referred to the above embodiment.

また本実施の形態においても、図2に示すように、アンテナ121を一体形成してもよい。 Also in this embodiment, as shown in FIG. 2, the antenna 121 may be integrally formed.

以上、チャネルエッチ型の薄膜トランジスタを用いて形成される薄膜集積回路について説明したが、図4に示すように、チャネルエッチ型の薄膜トランジスタに代えて、半導体膜上に保護膜130が設けられている、所謂チャネル保護型の薄膜トランジスタを用いて薄膜集積回路を形成してもよい。 Having described a thin film integrated circuit formed by using a channel-etched thin film transistor, as shown in FIG. 4, in place of the channel-etched thin film transistor, the protective layer 130 is provided over the semiconductor film, thin film integrated circuit by using a so-called channel protection type thin film transistor may be formed.

図3(D)には、このように作製された薄膜集積回路の全体図を示す。 Figure 3 (D) shows the overall view of the thus fabricated thin film integrated circuit. IDチップは、基板100上に設けられた薄膜集積回路120を有し、該集積回路の所定の領域には接続端子部118が設けられている。 ID chip has a thin film integrated circuit 120 provided on the substrate 100, is in a predetermined area of ​​the integrated circuit connectors 118 are provided.

このような非結晶性半導体膜を用いた薄膜集積回路では、13.56MHzのように低い周波数を有する電波により通信を行うことが望ましい。 In such a thin film integrated circuit using a non-crystalline semiconductor film, it is preferable to perform communication by a radio wave having a frequency as low as 13.56 MHz. また通信距離が10cm未満である近接型、又は数cm程度である密着型に適している。 The communication distance is suitable for contact type is proximity, or several cm less than 10 cm.

本実施の形態では、ボトムゲート型の薄膜トランジスタを形成するため、薄膜集積回路を非常に薄くすることができる。 In this embodiment, for forming a bottom-gate thin film transistor, it can be made very thin film integrated circuit. そのため、デザイン性を損ねることがなく、IDチップとして紙幣等の紙へ搭載すると好ましい。 Therefore, without deteriorating the design, preferably mounted to the paper such as banknotes as an ID chip.

また非結晶性の半導体膜を用いるため、結晶性の薄膜集積回路と比較すると、半導体膜の面積が大きくなることが懸念される。 Since the use of non-crystalline semiconductor film, when compared with the crystalline thin film integrated circuits, there is a concern that the area of ​​the semiconductor film becomes larger. しかし、IDチップを破棄する際、ある程度の面積を有するため、ハサミ等で容易に切断することができ、不正使用を防止することができるというメリットがある。 However, when discarding the ID chip, because it has a certain area, can be easily cut with scissors or the like, there is a merit that it is possible to prevent unauthorized.

また従来のシリコンウェハで作製されたチップは、応力に弱い。 The chips made with conventional silicon wafer, vulnerable to stress. 特に非結晶性の半導体膜を用いる薄膜集積回路は面積が大きくなることがあり、応力破壊が懸念される。 Particularly thin film integrated circuit using a non-crystalline semiconductor film may area increases, stress cracking is a concern. しかし、IDチップはシリコンウェハチップと比較して、ある程度の面積を有するため、更にはフレキシブル性の高い基板を用いることにより、応力破壊、つまり曲げ応力に対して強い。 However, ID chip as compared to a silicon wafer chip, because it has a certain area, even by using a high substrate having flexibility, resistant to stress cracking, i.e. bending stresses.

また本実施の形態で示した薄膜トランジスタは、少なくとも液滴吐出法により導電膜やマスク等を形成することを特徴とする。 The thin film transistor shown in this embodiment, and forming a conductive film or a mask or the like by at least a droplet discharge method. そのため、材料の利用効率が向上し、コストの削減、廃液処理量の削減が可能となる。 Therefore, use efficiency of a material, cost reduction, the amount of waste liquid can be reduced. 特に液滴吐出法によりマスクを形成すると、フォトリソグラフィー工程と比較して工程の簡略化を行うことができる。 In particular, when forming a mask by a droplet discharge method, it is possible to simplify the process as compared to the photolithography process. その結果、設備投資コストの削減、IDチップのコスト削減、製造時間を短縮することができる。 As a result, reduce capital costs, ID chip cost reduction, it is possible to shorten the manufacturing time.

(実施の形態3) (Embodiment 3)
本実施の形態では、上記実施の形態と異なる方法により作製する薄膜集積回路について説明する。 In this embodiment, it will be described a thin film integrated circuit manufactured by a method different from the above embodiment. 本実施の形態では上記実施の形態1に示す薄膜トランジスタで説明するが、上記実施の形態2に示す薄膜トランジスタを用いてもよい。 In the present embodiment will be described in the thin film transistor described in Embodiment 1 may be used, the thin film transistor shown in the second embodiment.

図5(A)に示すように基板100上に、金属膜140を形成する。 On the substrate 100 as shown in FIG. 5 (A), to form the metal film 140. 金属膜としては、W、Ti、Ta、Mo、Nd、Ni、Co、Zr、Zn、Ru、Rh、Pd、Os、Irから選ばれた元素または前記元素を主成分とする合金材料若しくは化合物材料からなる単層、或いはこれらの積層を用いることができる。 As the metal film, W, Ti, Ta, Mo, Nd, Ni, Co, Zr, Zn, Ru, Rh, Pd, Os, an alloy material or a compound material mainly containing an element selected or the element from Ir single layer made of, or may be used for these layers. 金属膜の作製方法として例えば、金属のターゲットを用いるスパッタリング法により形成すればよい。 For example, as a method for manufacturing a metal film may be formed by a sputtering method using a metal target. なお金属膜の膜厚は、10nm〜200nm、好ましくは50nm〜75nmとなるように形成すればよい。 Note the thickness of the metal film, 10 nm to 200 nm, preferably may be formed so as to 50Nm~75nm.

金属膜の代わりに、上記金属が窒化された(例えば、窒化タングステンや窒化モリブデン)膜を用いても構わない。 Instead of the metal film, the metal is nitrided (for example, tungsten nitride or molybdenum nitride) may be used films. また金属膜の代わりに上記金属の合金(例えば、WとMoとの合金:W x Mo 1-X )膜を用いてもよい。 Also the metal alloy instead of the metal film (e.g., an alloy of W and Mo: W x Mo 1-X ) film may be used. この場合、成膜室内に第1の金属(W)及び第2の金属(Mo)といった複数のターゲットを用いたり、第1の金属(W)と第2の金属(Mo)との合金のターゲットを用いたスパッタリング法により形成すればよい。 In this case, the first metal (W) and or a plurality of targets such as the second metal (Mo), an alloy of the first metal (W) and the second metal (Mo) target in the deposition chamber it may be formed by a sputtering method using a. また更に、金属膜に窒素や酸素を添加してもよい。 Furthermore, the nitrogen and oxygen may be added to the metal film. 添加する方法として例えば、金属膜に窒素や酸素をイオン注入したり、成膜室を窒素や酸素雰囲気としてスパッタリング法により形成すればよく、このときターゲットとして窒化された金属を用いてもよい。 As a method for adding For example, ion implantation of nitrogen or oxygen to the metal film, the deposition chamber may be formed by a sputtering method as a nitrogen or oxygen atmosphere or a metal that is nitrided as the time target.

このような金属膜の形成方法により、剥離工程を制御することができる。 The method for forming such a metal film, it is possible to control the release process. すなわち、金属の合金を用いた場合、合金の各金属の組成比を制御することにより、剥離工程を制御できる。 That is, when a metal alloy, by controlling the composition ratio of each metal in the alloy can be controlled the release process. 具体的には、剥離するための加熱温度の制御や、加熱処理の要否までも制御することができる。 Specifically, the control and the heating temperature for peeling, can also be controlled to necessity of heat treatment. その結果、プロセスマージンを広げることができる。 As a result, it is possible to widen the process margin.

その後、金属膜140上に被剥離層141を形成する。 Then, a peeled layer 141 on the metal film 140. この被剥離層は珪素を有する酸化膜を有し、酸化膜は下地膜としての機能も有する。 The layer to be peeled has an oxide film containing silicon, oxide film also functions as a base film. またさらに金属膜や基板からの不純物やゴミの侵入を防ぐため、半導体膜より下面に窒化珪素(SiN)膜、窒化酸化珪素(SiONやSiNO)膜等の窒素を有する絶縁膜を設けてもよい。 Also to further prevent entry of impurities and dirt from the metal film or the substrate, a semiconductor lower surface silicon nitride (SiN) than film layer, an insulating film may be provided with a nitrogen, such as silicon nitride oxide (SiON or SiNO) film . このような金属膜上に形成される絶縁膜を被剥離層と表記する。 An insulating film formed on such a metal film is referred to as the layer to be peeled.

珪素を有する酸化膜は、スパッタリング法やCVD法により酸化珪素、酸化窒化珪素等を形成すればよい。 Oxide film containing silicon, a silicon oxide by a sputtering method or a CVD method may be a silicon oxynitride or the like. 珪素を有する酸化膜の膜厚は、金属膜の約2倍以上であることが望ましい。 The film thickness of the oxide film containing silicon is preferably not more than twice the metal film. 本実施の形態では、シリコンターゲットを用いたスパッタリング法により、酸化珪素膜を150nm〜200nmの膜厚として形成する。 In this embodiment, by a sputtering method using a silicon target, a silicon oxide film as a film thickness of 150 nm to 200 nm.

この珪素を有する酸化膜を形成するときに、金属膜140の表面に当該金属を有する酸化物(以下、金属酸化物と表記し、図示しない)が形成される。 When forming the oxide film having the silicon oxide having the metal on the surface of the metal film 140 (hereinafter, denoted as metal oxides, not shown) is formed. 金属酸化物の膜厚は、0.1nm〜1μm、好ましくは0.1nm〜100nm、更に好ましくは0.1nm〜5nmとなるように形成すればよい。 Thickness of the metal oxide, 0.1nm~1μm, preferably 0.1 nm to 100 nm, more preferably may be formed to have a 0.1 nm to 5 nm. また金属酸化物は、硫酸、塩酸或いは硝酸を有する水溶液、硫酸、塩酸或いは硝酸と過酸化水素水とを混同させた水溶液又はオゾン水で処理することにより金属膜表面に形成される薄い金属酸化物を用いることもできる。 The metal oxide, sulfuric acid, hydrochloric acid or an aqueous solution having a nitric acid, sulfuric acid, hydrochloric acid or a thin metal oxide formed on the metal film surface by treatment with nitric acid and aqueous solution or ozone water and the hydrogen peroxide solution is confused It can also be used. 更に他の方法としては、酸素雰囲気中でのプラズマ処理や、酸素含有雰囲気中で紫外線照射することによりオゾンを発生させて酸化処理を行ってもよく、クリーンオーブンを用い200〜350℃程度に加熱して金属酸化物を形成してもよい。 As yet another method, heat and plasma treatment in an oxygen atmosphere, may be subjected to oxidation treatment by generating ozone by ultraviolet ray irradiation in an oxygen containing atmosphere, at about 200 to 350 ° C. using a clean oven it may form a metal oxide and.

次いで、被剥離層141に半導体膜103等を形成し、薄膜トランジスタを完成させる。 Then, a semiconductor film 103 or the like to be peeled layer 141, thereby completing the thin film transistor. その後、絶縁膜110、及び各不純物領域に接続された配線112、導電膜115、絶縁膜116、導電膜117が形成された接続端子部118を形成する。 Thereafter, the insulating film 110, and the wiring connected to the impurity regions 112, a conductive film 115, insulating film 116, connecting the conductive film 117 are formed terminal portion 118. 薄膜トランジスタの作製方法等は、上記実施の形態を参照することができる。 Manufacturing method, etc. of the thin film transistor can be referred to the above embodiment.

このように、金属膜140と、金属酸化物と、被剥離層141と、半導体膜とが積層された状態、つまり被剥離層の一方の面に半導体膜が設けられ、他方の面に金属酸化物及び金属膜が設けられる構造となる。 Thus, the metal film 140, a metal oxide, a layer to be peeled 141, a state in which the semiconductor films are stacked, i.e. the semiconductor film is provided on one surface of the release layer, a metal oxide on the other surface a structure in which the object and the metal film is provided.

以上のように薄膜トランジスタを形成後、少なくとも金属酸化物形成後に加熱処理を行い、金属酸化物を加熱する。 After forming a thin film transistor as described above, heat treatment is performed at least after the metal oxide formed, heating the metal oxide. その結果、金属酸化膜は結晶状態となる。 As a result, the metal oxide film becomes a crystalline state. 例えば、金属膜にW(タングステン)を用いる場合、400℃以上で加熱処理を行うと、WO 2又はWO 3の金属酸化物が結晶状態となる。 For example, when using a W (tungsten) in the metal film is subjected to heat treatment at 400 ° C. or higher, metal oxide WO 2 or WO 3 is crystallized state. 加熱処理は、選択される金属膜により温度や要否を決定すればよい。 Heat treatment may be determined temperature and necessity of a metal film to be selected. その結果、必要に応じて金属酸化物を結晶化することができ、剥離を容易に行うことができる。 As a result, it is possible to crystallize the metal oxide if necessary, separation can be performed easily.

なお上述の加熱処理は、半導体素子の作製中の加熱処理と兼用させることができる。 Incidentally heat treatment described above can be also used as the heat treatment in manufacturing a semiconductor device. 例えば半導体膜を形成後に加熱を行うことにより、半導体膜の水素を出す、所謂水素出し工程の加熱処理と兼用することができる。 For example by heating after forming a semiconductor film, put the hydrogen of the semiconductor film can be also used as the heat treatment of the so-called dehydrogenation process. また結晶性半導体膜を形成する場合、加熱炉やレーザー照射を用いて加熱処理を行うことができる。 In the case of forming a crystalline semiconductor film, heat treatment can be performed using a heating furnace or laser irradiation. その結果、作製工程を低減することができる。 As a result, it is possible to reduce the manufacturing steps.

次いで、図5(B)に示すように基板上に形成された薄膜集積回路120を商品表面へ接着する。 Then bonding the thin film integrated circuit 120 formed on the substrate as shown in FIG. 5 (B) to the product surface. なお、商品は瓶の側面のように曲面であってもよい。 Incidentally, the goods may be curved as in the sides of the bottle. 本実施の形態では、アンテナ121及び接続端子部144が設けられた基板142へ接着する。 In this embodiment, the adhesion to the substrate 142 to the antenna 121 and the connection terminal portions 144 are provided. このとき、集積回路の接続端子部118と、基板上の接続端子部143とが接続するように接着剤により接着する。 At this time, the connection terminal portion 118 of the integrated circuit, is adhesively bonded to the connection terminal portion 143 on the substrate are connected. 接着剤としては、紫外線硬化樹脂、具体的にはエポキシ樹脂系接着剤或いは樹脂添加剤等の接着剤又は両面テープ等を用いることができる。 As the adhesive, an ultraviolet curable resin, specifically it is possible to use adhesive or double-sided tape or the like such as an epoxy resin-based adhesive or a resin additive.

そして図5(C)に示すように、基板100を、物理的手段により剥離する。 Then, as shown in FIG. 5 (C), the substrate 100 is peeled by a physical means. このとき、結晶化された金属酸化物の層内、又は金属酸化物の両面の境界(界面)、すなわち金属酸化物と金属膜との界面或いは金属酸化物と被剥離層との界面で剥がれる。 In this case, a layer in the crystallized metal oxide, or both sides of the boundary of the metal oxide (interfacial), i.e. peeling at the interface between the interface or a metal oxide and a layer to be peeled between the metal oxide and the metal film.

このとき剥離を容易に行うため、基板の一部を切断し、切断面における剥離界面、すなわち金属膜と金属酸化物との界面付近にカッター等で傷を付けるとよい。 To perform the peeling this time easily, cut a part of the substrate, peeling boundary in the cutting plane, i.e. when scratched with a cutter or the like in the vicinity of the interface between the metal film and a metal oxide. または、半導体素子が設けられていない領域の被剥離層に傷を付けてもよい。 Or it may scratch the layer to be peeled in the region where the semiconductor element is not provided.

基板100を剥離後、金属酸化物は、薄膜集積回路側において全て除去されている場合、又は一部或いは大部分が薄膜集積回路側に点在(残留)している場合がある。 After peeling off the substrate 100, a metal oxide, if they are all removed in the thin film integrated circuit side, or part or most in some cases are interspersed (residual) in the thin film integrated circuit side. 金属酸化物が残留している場合は、エッチング等により除去してもよい。 When the metal oxide remaining may be removed by etching or the like. このとき、更に珪素を有する酸化膜を除去しても構わない。 At this time, it is also possible to remove the oxide film further comprises silicon.

以上のように薄膜集積回路が搭載された商品を形成することができる。 It is possible to form a product which thin film integrated circuit is mounted as described above.

本実施の形態では、接続端子部の導電膜が下方を向いている所謂フェイスダウン状態で薄膜集積回路を実装する場合について説明したが、接続端子部の導電膜が上方を向いている所謂フェイスアップ状態で薄膜集積回路を実装してもよい。 In this embodiment, the conductive film of the connection terminal portion is explained the case of mounting the thin film integrated circuit in a so-called face-down state facing downward, so-called face-up conductive layer of the connection terminal portion is facing upwards thin film integrated circuit may be implemented in the state. この場合、集積回路の接続端子部の導電膜と、アンテナ等のコンタクトには、ワイヤボンディングを用いるとよい。 In this case, a conductive film of a connection terminal of the integrated circuit, the contacts of the antenna, etc. may be performed using wire bonding.

以上、基板100上に薄膜トランジスタを形成後、転写し、基板100を剥離する形態を説明したが、被転写物、又は剥離するタイミング若しくは回数は上記形態に限定されない。 Above, after forming a thin film transistor over a substrate 100, and transfer it has been described in the form of separating the substrate 100, a transfer medium, or the timing or number of times the peeling is not limited to the above embodiment. 例えば、被転写物として可撓性を有する合成樹脂基板を用い、金属酸化物形成後に該合成樹脂基板へ半導体膜の転写を行い、その後薄膜トランジスタを完成させてもよい。 For example, using a synthetic resin substrate having flexibility as a material to be transferred, to the synthetic resin substrate after the metal oxide formation do transfer of the semiconductor film, it may be subsequently completed thin film transistor. 特に、上記実施の形態2にように非結晶性の半導体膜を有する薄膜トランジスタを形成する場合、合成樹脂基板へ転写を行った後であっても、薄膜トランジスタを完成することが可能となる。 In particular, in the case of forming a thin film transistor having a non-crystalline semiconductor film as the second embodiment, even after the transfer to the synthetic resin substrate, it is possible to complete the TFT. 非結晶性の半導体膜を有する薄膜トランジスタは、加熱温度を低く、又は加熱処理を行わずに形成することができるからである。 Thin film transistor having a non-crystalline semiconductor film is because it is possible to form without the low or the heat treatment the heating temperature. その後更に、薄膜集積回路をプリント基板等へ転写してもよい。 Then it may be further transferred thin film integrated circuit to a printed circuit board or the like. このような転写及び剥離により形成される薄膜集積回路は、フェイスアップ状態又はフェイスダウン状態で商品へ搭載することができる。 Such transcription and thin film integrated circuit formed by the separation can be mounted to the product in a face-up state or face-down state.

また剥離を行う場合、剥離する必要がある基板の接着には、接着剤としては剥離可能な接着剤、例えば紫外線により剥離する紫外線剥離型、熱による剥離する熱剥離型或いは水により剥離する水溶性の接着剤、又は両面テープ等を使用するとよい。 In the case of performing peeling, the adhesion of the substrate that need to be peeled, the peelable adhesive as the adhesive, such as ultraviolet peelable be peeled off by UV, water-soluble is removed by heat-peelable or water to peeling due to heat adhesive, or by using the double-sided tape or the like. そして接着剤を除去するために、接着剤を剥がすために紫外線照射を照射したり、加熱したり、水洗すればよい。 And in order to remove the adhesive, or irradiated with ultraviolet radiation to peel off the adhesive, the heating or may be washed with water.

本実施の形態では、金属膜等を用いた剥離法を説明したが、その他の剥離法により基板100を剥離してもよい。 In the present embodiment has been described a peeling method using a metal film or the like may be peeled off the substrate 100 by other separation method. 例えば、剥離層へレーザーを照射して、基板100を剥離したり、基板100をエッチング除去することにより基板100を剥離したりすることができる。 For example, by irradiating a laser to the separation layer, or peeling off the substrate 100 can be peeled off the substrate 100 by the substrate 100 is etched away. また、剥離層へ切り込みを入れ、フッ素系、又は塩素系、例えばClF 3等のエッチャントにより剥離することもできる。 Also, cuts into the peeling layer can fluorine-based, or chlorinated, for example also be removed by an etchant such as ClF 3.

(実施の形態4) (Embodiment 4)
本実施の形態では、IDチップのアンテナの作製方法について説明する。 In this embodiment, a method for manufacturing of an ID chip antenna.

非接触型IDチップとして機能するためには、上述のように薄膜集積回路及びアンテナが必要となる。 To function as a non-contact type ID chip, a thin film integrated circuit and an antenna is required as described above. アンテナは、多様な配置をとることができ、少なくともアンテナの先端には、薄膜集積回路と接続するための接続端子が設けられている。 Antenna may take various arrangements, the distal end of at least the antenna, is a connection terminal for connecting the thin film integrated circuit is provided.

例えば図6(A)に示すように、基板142上に設けられたアンテナは、矩形上に蛇行するように設けられ、先端にはそれぞれ接続端子143が設けられている。 For example, as shown in FIG. 6 (A), the antenna provided on the substrate 142 provided so as to meander over a rectangular, each connection terminal 143 is provided at the distal end. 図6(A)では、各接続端子が近接して設けられているが、これに限定されるものではない。 In FIG. 6 (A), but the connection terminals are provided near, but is not limited thereto. 薄膜集積回路の接続端子に合わせて、各接続端子の配置を決定することができる。 According to the connection terminals of the thin film integrated circuit can determine the arrangement of the connection terminals.

アンテナは、図6(B)に示すような巻くように設けてもよい。 Antenna may be provided to wind as shown in FIG. 6 (B). そしてアンテナの先端には、接続端子143が設けられている。 And the tip of the antenna, the connection terminals 143 are provided. 図6(B)では、各接続端子は離れるように設けられているが、図6(A)のように近接して設けてもよい。 In FIG. 6 (B), the although the connection terminals are provided away, may be provided in close proximity as shown in FIG. 6 (A).

またアンテナは、矩形状に配置せずとも、円状に配置してもよい。 The antenna, without arranged in a rectangular shape, may be arranged in a circle.

次いで、アンテナの作製方法について説明する。 Next, a method for manufacturing an antenna.

図7(A)に示すように、基板142上に所定な配置となるようにアンテナを形成する。 As shown in FIG. 7 (A), to form an antenna to a predetermined arrangement on the substrate 142. アンテナ材料には、Ag(銀)、Al(アルミニウム)、Au(金)、Cu(銅)、Pt(白金)等の導電材料を用いることができる。 The antenna material, Ag (silver), Al (aluminum), Au (gold), Cu (copper), it is possible to use a conductive material such as Pt (platinum). 比較的抵抗の高いAlやAuを用いる場合、配線抵抗が懸念される。 When using a relatively high resistance Al and Au, wiring resistance is concerned. しかし、アンテナを厚くしたり、アンテナ形成面積が広い場合には、アンテナの幅を広くすることで配線抵抗を低減することができる。 However, if a thicker antenna, when the antenna formation area is wide, it is possible to reduce the wiring resistance by increasing the width of the antenna. Cuのように拡散が懸念される導電材料は、アンテナの被形成面、又はCuの周囲を覆うように保護膜として機能する絶縁膜を形成するとよい。 Conductive material diffusion is concerned as Cu, it is preferable to form an insulating film functioning as a protective film so as to cover the periphery of the forming surface of the antenna, or Cu. またアンテナは、スパッタリング法、液滴吐出法、印刷法、メッキ法、フォトリソグラフィー法及びメタルマスクを用いた蒸着法のいずれかにより形成することができる。 The antenna can be formed by a sputtering method, a droplet discharging method, a printing method, a plating method, it can be formed by any of an evaporation method using photolithography and metal mask. 特に、液滴吐出法、印刷法、又はメッキ法によりアンテナを形成する場合、導電膜をパターニングする必要がないため、作製工程数を低減することができる。 In particular, a droplet discharge method, the case of forming the antenna by a printing method, or a plating method, it is not necessary to pattern the conductive film, it is possible to reduce the number of manufacturing steps. 本実施の形態では、ノズル151からAgを有する液滴を吐出する液滴吐出法によりアンテナを形成する。 In this embodiment, the antenna is formed by a droplet discharge method for discharging droplets having Ag from a nozzle 151. このとき、Agの密着性を高めるため、TiOx等を有する下地膜を形成してもよい。 At this time, in order to improve the adhesion of Ag, it may be formed a base film having a TiOx or the like.

液滴を吐出後、液滴中の溶媒を除去する必要があるとき、焼成したり、乾燥させるため加熱処理を施す。 After discharging the droplet, when it is necessary to remove the solvent in the droplets, baking or subjected to a heat treatment for drying. 加熱処理は、上記実施の形態におけるゲート電極の作製方法を参照することができる。 The heat treatment can be referred to a manufacturing method of the gate electrode in the above embodiment.

更に好ましくは、図7(B)に示すように、加圧するとよい。 More preferably, as shown in FIG. 7 (B), it is pressurized. その結果、アンテナを薄膜化することができ、加えてアンテナ表面の平坦性を高めることができる。 As a result, the antenna can be thinned, it is possible to enhance the flatness of the antenna surface in addition. 加圧手段152に加えて、加熱手段を有してもよく、上記加熱処理を同時に行うことができる。 In addition to pressurizing means 152, it can be carried out may have a heating means, the heat treatment at the same time.

図7(C)に示すように、アンテナが形成された基板(以下、アンテナ基板と表記する)を完成することができる。 As shown in FIG. 7 (C), the antenna substrate formed (hereinafter, referred to as an antenna substrate) can be completed. また、アンテナを覆って保護膜として機能する絶縁膜を形成してもよい。 It is also possible to form an insulating film functioning as a protective film covering the antenna.

また図8(A)に示すように基板142に開口部154を形成し、開口部にアンテナを形成してもよい。 The opening 154 is formed in the substrate 142 as shown in FIG. 8 (A), it may be formed antenna aperture. 図7(A)と同様に、ノズル151からAgを有する液滴を吐出する液滴吐出法によりアンテナを形成する。 Similar to FIG. 7 (A), forming the antenna by a droplet discharge method for discharging droplets having Ag from a nozzle 151. その他のアンテナ材料や作製手段は図7(A)の記載を参照することができる。 Other antenna material and the manufacturing means can refer to the description of FIG. 7 (A).

図8(B)に示すように、図7(B)と同様に、加圧手段152によりアンテナをプレスすると好ましい。 As shown in FIG. 8 (B), similarly to FIG. 7 (B), the preferable pressing the antenna by pressurizing means 152. 加圧手段152に加えて、加熱手段を有してもよく、上記加熱処理を同時に行うことができる。 In addition to pressurizing means 152, it can be carried out may have a heating means, the heat treatment at the same time.

図8(C)に示すように、アンテナ基板を完成することができる。 As shown in FIG. 8 (C), it is possible to complete the antenna substrate. また、アンテナを覆って保護膜として機能する絶縁膜を形成してもよい。 It is also possible to form an insulating film functioning as a protective film covering the antenna.

図8において、開口部内にアンテナを形成することができるため、アンテナ基板の薄膜化を達成することができる。 8, it is possible to form the antenna into the opening, it is possible to achieve thinning of the antenna substrate.

(実施の形態5) (Embodiment 5)
本実施の形態では、アンテナ基板に薄膜集積回路を実装する具体的な方法について説明する。 In this embodiment, a description will be given of a specific method of mounting the thin film integrated circuit to the antenna substrate.

上記実施の形態に基づいて形成されたアンテナ基板上に、上記実施の形態に基づき形成された薄膜集積回路を実装する。 Antenna on a substrate formed based on the above embodiments, to implement a thin film integrated circuit formed on the basis of the above-described embodiment. 図9に示すように、アンテナ121が形成された一組のアンテナ基板150を用意する。 As shown in FIG. 9, to prepare a set of the antenna substrate 150 on which the antenna 121 is formed. アンテナ基板間に、薄膜集積回路120を配置し、つまり、アンテナ基板は前記薄膜集積回路を介して対称に配置する。 Between the antenna substrate, placing the thin film integrated circuit 120, i.e., the antenna substrate is disposed symmetrically over the thin film integrated circuit. その後、それぞれの接続端子部118及び143が接続するように固定する。 Thereafter, each of the connecting terminals 118 and 143 are fixed so as to be connected. 接続する手段にワイヤボンディング法を用いてもよい。 It may be used a wire bonding method to the means for connecting. そしてIDチップが完成する。 And ID chip is completed.

次に図9に記載の実装方法により、大型基板からIDチップを複数個作製する、いわゆる多面取りにについて説明する。 Then the mounting method according to FIG. 9, the plurality producing an ID chip from a large substrate will be described in a so-called multiple panel.

図14(A)に示すように、大型基板100に複数(例えば25個)の薄膜集積回路120を形成する。 As shown in FIG. 14 (A), to form a thin film integrated circuit 120 of a plurality (e.g., 25) to the large substrate 100. アンテナ基板150間に、大型基板100を配置し、各薄膜集積回路の接続端子部118と、各アンテナの接続端子部143とが接続するように固定する。 Between the antenna substrate 150, a large-sized substrate 100 is disposed, the connection terminal portion 118 of the thin film integrated circuits, and the connection terminal portion 143 of each antenna is fixed so as to be connected.

その後図14(B)に示すように、大型基板に複数のIDチップを形成し、スクライビイグまたはダイシング等で切り離し一つのIDチップ157が完成する。 Thereafter, as shown in Figure 14 (B), to form a plurality of ID chips on a large substrate, one of the ID chip 157 detached in Sukuraibiigu or dicing is completed. なおIDチップの切り離しには、レーザーを用いてもよい。 Note that the disconnection of the ID chip may be a laser. 特にIDチップを切断する場合、シリコンウェハ上に形成されたチップと比較し、切断時のダメージを受けにくいと思われる。 Especially when cutting the ID chip, compared to the chip formed on a silicon wafer, it is unlikely to be damaged during cutting. そのため、IDチップの切断領域は、シリコンウェハ上に形成されたチップの切断領域より小さくすることが可能である。 Therefore, the cutting area of ​​the ID chip can be smaller than the cutting area of ​​the chips formed on a silicon wafer. そのため、アンテナ形成領域を大きくすることができる。 Therefore, it is possible to increase the antenna formation region. その後さらに、IDチップを封止膜として機能する絶縁膜で封止してもよい。 Then further it may be sealed with an insulating film serving an ID chip as a sealing film.

このように、大型基板から複数のIDチップを得ることで、IDチップのコストを削減することができる。 Thus, by the large substrate to obtain a plurality of ID chips, it is possible to reduce the cost of the ID chip. チップのように単価が非常に低い集積回路は、コストの削減により非常に大きな利益を生むことができる。 Very low IC unit price as chip can produce a very large benefit from cost reduction.

図9と異なる方法により薄膜集積回路を実装する方法を図10に示す。 How to implement a thin film integrated circuit by a method different 9 shown in FIG. 10.

図10(A)に示すように、一組のアンテナが形成されたアンテナ基板150を用意する。 As shown in FIG. 10 (A), is prepared an antenna board 150 to a pair of antennas are formed. アンテナ基板は、中心部から折り畳むことができる可撓性を有する基板、例えばポリエチレンテレフタレート(PET)、塩化ビニリデン、塩化ビニル樹脂、等の可撓性を有する基板を使用する。 Antenna substrate is a flexible substrate which can be folded from the center, such as polyethylene terephthalate (PET), vinylidene chloride, using a substrate having a vinyl chloride resin, flexibility and the like.

その後図10(B)に示すように、薄膜集積回路120を間に挟むように、アンテナ基板を折り畳む。 Thereafter, as shown in Figure 10 (B), so as to sandwich the thin film integrated circuit 120, folding the antenna substrate. 折り畳み安いように、アンテナ基板の折り目に切り込みや凹部を形成するとよい。 Cheap way folding, may form a notch or recess in the folds of the antenna substrate. その後、それぞれの接続端子部118及び143が接続するように固定する。 Thereafter, each of the connecting terminals 118 and 143 are fixed so as to be connected. 接続する手段にワイヤボンディング法を用いてもよい。 It may be used a wire bonding method to the means for connecting. そしてIDチップが完成する。 And ID chip is completed.

一組のアンテナを設けることにより、一方のアンテナは電源発生回路用に使用し、他方のアンテナは変調回路用に使用することができる。 By providing a set of antennas, one antenna is used for the power generation circuit, the other antenna may be used for the modulation circuit. その結果、各回路に対してアンテナを設定することができ、通信距離や感度を高めることができる。 As a result, it is possible to set the antenna for each circuit, it is possible to increase the communication distance and sensitivity. また一組のアンテナへ薄膜集積回路を接続するため、薄膜集積回路の両面(上面及び下面)にそれぞれ接続端子部118を形成する必要がある。 Also for connecting the thin film integrated circuits to a set of antennas, it is necessary to form the respective connection terminal portions 118 on both (upper and lower surfaces) of the thin film integrated circuit.

但し、各アンテナがショートしないように保護膜として機能する絶縁膜を設ける必要がある。 However, it is necessary to provide an insulating film each antenna functions as a protective film to prevent short circuit. また接続端子部間には導電性の樹脂を塗布し、それ以外の領域には絶縁性の樹脂を塗布してもよい。 Also between the connection terminal portion by applying a conductive resin, it may be applied an insulating resin in the other region.

または、アンテナ基板にコンタクトを開口し、アンテナの接続端子部をアンテナ基板の裏面(アンテナが設けられていない面)に形成することにより、各アンテナがショートしない構成とすることができる。 Alternatively, open a contact to the antenna substrate, by forming the connection terminal portions of the antenna on the back surface of the antenna substrate (surface not antenna is provided), it is possible to each antenna is configured to prevent short circuits.

本実施の形態では、一組のアンテナ基板間に薄膜集積回路を実装する場合を説明したが、一つのアンテナ基板上に薄膜集積回路を実装してもよい。 In this embodiment, a case has been described that implements the thin film integrated circuit between a pair of antenna substrates, it may be mounted thin film integrated circuits to a single antenna on a substrate. また薄膜集積回路上にアンテナを配置しない形態で説明したが、絶縁膜を介して薄膜回路上にアンテナを配置しても構わない。 Also described in a form that is placing the antenna on a thin film integrated circuit, but may be disposed an antenna on a thin film circuit via an insulating film.

図10に示す実装形態においても、大型基板から複数の薄膜集積回路を形成し、大型基板から複数のアンテナ基板を形成することにより、IDチップのコストを削減することができる。 Also in the implementation shown in FIG. 10, forming a plurality of thin film integrated circuits from a large substrate, by forming a plurality of antenna substrate from a large substrate, it is possible to reduce the cost of the ID chip.

次に図15を用いて、IDチップの、機能的な構成の一形態について説明する。 Next, with reference to FIG. 15, the ID chip, one mode of a functional structure will be described.

400はアンテナ、401は薄膜集積回路に相当する。 400 denotes an antenna, 401 is equivalent to a thin film integrated circuit. アンテナ400は、アンテナコイル402と、アンテナコイル402内で形成される容量素子403とを有する。 Antenna 400 includes an antenna coil 402, a capacitor element 403 formed in the antenna coil 402. また薄膜集積回路401は、復調回路409、変調回路404、整流回路405、マイクロプロセッサ406、メモリ407、負荷をアンテナ400に与えるためのスイッチ408とを有している。 The thin film integrated circuit 401 and a switch 408 for providing demodulation circuit 409, the modulation circuit 404, a rectifier circuit 405, a microprocessor 406, a memory 407, a load to the antenna 400. なおメモリ407は1つに限定されず、複数であってもよい。 Note the memory 407 is not limited to one, may be plural.

リーダライタから電波として送られてきた信号は、アンテナコイル402において電磁誘導により交流の電気信号に変換される。 Signal transmitted as a radio wave from the reader writer is converted into an AC electrical signal by electromagnetic induction in the antenna coil 402. 復調回路409では該交流の電気信号を復調し、後段のマイクロプロセッサ406に送信する。 The demodulation circuit 409 demodulates the electric signal said AC, to the subsequent stage of the microprocessor 406. また整流回路405では、交流の電気信号を用いて電源電圧を生成し、後段のマイクロプロセッサ406に供給する。 Also in the rectifier circuit 405, and generates a power supply voltage by using the alternating electrical signal is supplied to the subsequent stage of the microprocessor 406.

マイクロプロセッサ406では、入力された信号に従って各種演算処理を行う。 In the microprocessor 406 performs various operations according to the input signal. メモリ407にはマイクロプロセッサ406において用いられるプログラム、データなどが記憶されている他、演算処理時の作業エリアとしても用いることができる。 The memory 407 in addition to a program used in the microprocessor 406, data, etc. are stored, can also be used as a work area in the arithmetic processings. そしてマイクロプロセッサ406から変調回路404に送られた信号は、交流の電気信号に変調される。 The signal sent from the microprocessor 406 to the modulation circuit 404 is modulated into an AC electrical signal. スイッチ408は、変調回路404からの交流の電気信号に従って、アンテナコイル402に負荷を加えることができる。 Switch 408, in accordance with the AC electrical signal from the modulation circuit 404 can apply a load to the antenna coil 402. リーダライタは、アンテナコイル402に加えられた負荷を電波で受け取ることで、結果的にマイクロプロセッサ406からの信号を読み取ることができる。 Writer, by receiving the load applied to the antenna coil 402 by electric waves, consequently it is possible to read the signal from the microprocessor 406.

なお、図15に示すIDチップは、本発明の一形態を示したのに過ぎず、本発明は上記構成に限定されない。 Incidentally, ID chip shown in FIG. 15 is merely to show an embodiment of the present invention, the present invention is not limited to the above structure. 信号の伝送方式は、図15に示したような電磁誘導方式に限定されず、電磁誘導方式、マイクロ波方式やその他の伝送方式を用いていてもよい。 Signal transmission method is not limited to the electromagnetic induction method as shown in FIG. 15, an electromagnetic induction method may be used, and a microwave method and other transmission methods. また例えばGPSなどの機能を有していてもよい。 The example may have a function such as GPS.

(実施の形態6) (Embodiment 6)
本実施の形態では、IDチップを搭載した商品について説明する。 In this embodiment, it will be described product equipped with a ID chip.

アンテナ基板が、カード用のプリント基板である場合、IDチップが搭載されたカード(以下、IDカードと表記する)として使用することができる。 Antenna substrate, when a printed circuit board for the card, ID chip mounted card (hereinafter, ID referred to as card) can be used as a. 図11(A)には、IDチップを搭載したIDカードの上面図を示す。 In FIG. 11 (A) shows a top view of the ID card with an ID chip. IDカードには、カード周辺に設けられたアンテナ121と、アンテナに接続される薄膜集積回路120とが実装されている。 The ID card, an antenna 121 provided around the card, the thin film integrated circuit 120 connected to the antenna is mounted.

図11(B)には、図11(A)のA−A'における断面図を示す。 In FIG. 11 (B) shows a sectional view along A-A 'in FIG. 11 (A). 薄膜集積回路と、アンテナとを同一層に設けてもよいが、本実施の形態では、アンテナ上に保護膜として絶縁膜160を形成し、絶縁膜上に薄膜集積回路を実装する。 A thin film integrated circuit and an antenna may be provided in the same layer, but in this embodiment, the insulating film 160 as a protective film on the antenna, to implement a thin film integrated circuit on an insulating film. そのため、カード周辺に設けられたアンテナを薄膜集積回路に接続する場合、その他のアンテナとショートしないように、絶縁膜上にアンテナ(リード線と表記する)を形成し、リード線と薄膜集積回路とを接続することができる。 Therefore, when connecting the antenna provided in the peripheral card to the thin film integrated circuit, so as not to short-circuit the other antenna to form an antenna (referred to as leads) on the insulating film, and the lead wire and the thin film integrated circuit it can be connected to. そして、薄膜集積回路120と、アンテナ121とは、接続端子部を介して接続される。 Then, a thin film integrated circuit 120, the antenna 121 is connected via the connection terminal portion. 本実施の形態では、フェイスダウン状態で設けられた薄膜集積回路と、アンテナとを接続している。 In this embodiment, the thin film integrated circuit provided in a face-down state, and connects the antenna. そのため、それぞれの各接続端子部は、接続用配線162を介して接続されている。 Therefore, each of the respective connection terminal portions are connected via the connection wiring 162. または、各接続端子部間を導電性の樹脂を用いて接続してもよい。 Or, it may be connected between the connection terminal portion using a conductive resin.

その後、封止を行うためラミネート法又は印刷法により保護膜として機能するフィルム161を形成する。 Then, a film 161 serving as a protective film by a laminating method or a printing method for performing sealing. フィルムには、IDカードの図柄を印刷してもよい。 In the film, it may be printed pattern of the ID card.

また図11(C)には、図11(B)と異なる方法によりアンテナと薄膜集積回路を接続する形態を示す。 Also in the FIG. 11 (C), the illustrating a configuration for connecting the antenna and the thin film integrated circuit by a method different FIG 11 (B). 図11(C)に示す薄膜集積回路はフェイスアップ状態で設けられているため、ワイヤボンディング法によりワイヤ163を用いて接続する構成が特徴である。 Since the thin film integrated circuit shown in FIG. 11 (C) are provided in a face-up state, configured to be connected with the wire 163 by wire bonding method is characterized. その他の構成は図11(B)と同様であるため、説明を省略する。 Other structure is the same as FIG. 11 (B), the description thereof is omitted.

なお薄膜集積回路と、アンテナとは、上記実施の形態のように接続してもよい。 Note the thin film integrated circuit, an antenna and may be connected as in the above embodiment.

以上のようにして、IDカードを完成することができる。 As described above, it is possible to complete the ID card.

またIDチップは、商品又は製品の管理手段として利用するタグ(以下、IDタグと表記する)として使用することができる。 The ID chip can be used as a tag to be used as management unit of the product or products (hereinafter, referred to as ID tags). 例えば、図12(A)に示すように、商品170にIDチップが搭載されたバーコード171を付し、IDタグとして使用する。 For example, as shown in FIG. 12 (A), denoted by the bar code 171 ID chip is mounted on a product 170 is used as ID tags.

図12(B)には、図12(A)のB−B'における断面図を示す。 The FIG. 12 (B), the a cross sectional view taken along B-B 'in FIG. 12 (A). 商品170に、薄膜集積回路120を有するIDチップが、バーコード171と共に接着されている。 The product 170, ID chip having the thin film integrated circuit 120 is bonded with a bar code 171.

次いで、商品の瓶へラベルと共にIDチップを付する場合を示す。 Then, a case to subject the ID chip with a label to a bottle of the product.

図13(A)には、大型基板100から複数の薄膜集積回路120を形成する。 In FIG. 13 (A), forming a plurality of thin film integrated circuit 120 from a large substrate 100. その後、図13(B)に示すように、一つの薄膜集積回路120を切り離し、アンテナ121が形成されたラベル181へ実装する。 Thereafter, as shown in FIG. 13 (B), disconnect one of the thin film integrated circuit 120 is mounted to the label 181 by the antenna 121 is formed. このとき、薄膜集積回路の接続端子部と、アンテナの接続端子部143とが接続するように固定する。 At this time, the connecting terminal portion of the thin film integrated circuit is fixed to the connection terminal portion 143 of the antenna is connected. なお、ラベル上へアンテナを形成する方法は、上記実施の形態3に示したような剥離技術を用いればよい。 The method of forming the antenna on the label may be used stripping techniques as shown in the third embodiment. 具体的には、ガラス基板上に、被剥離層、及びアンテナを形成し、ラベルに転写した後にガラス基板を剥離する。 Specifically, on a glass substrate, the layer to be peeled, and forming the antenna, to peel the glass substrate after transferring the label. 本発明の剥離技術を用いると、ラベルのように耐熱性のない絶縁表面上へアンテナを転写することができる。 With the release technique of the present invention, it is possible to transfer the antenna into heat having no insulation on the surface as the label. また上記実施の形態3に基づき、アンテナが一体形成されたIDチップをラベルへ転写してもよい。 Also based on the third embodiment, the antenna may be transferred an ID chip that is integrally formed into a label. なおアンテナの作製方法は、上記実施の形態4を参照すればよい。 Note manufacturing method of the antenna, it may be referred to the fourth embodiment.

図13(C)に示すように、曲面を有する瓶180の表面に、ラベル181と共に薄膜集積回路及びアンテナ、つまりIDチップが付されている。 As shown in FIG. 13 (C), the surface of the bottle 180 having a curved surface, the thin film integrated circuit and an antenna, that is, ID chips are attached with a label 181.

このような商品は、ベルトコンベア183等に配置され、リーダ装置182の近傍を通過することで、情報を読み出すことができる。 Such product is placed on the belt conveyor 183 or the like, by passing through the vicinity of the reader device 182 can read the information. またリーダ装置に加えて、ライター装置を設けることにより、IDタグへ情報を入力したり、既存の情報を書き換えることができる。 In addition to the reader device, by providing a writer device, to input information into the ID tags, it is possible to rewrite the existing information.

さらにIDチップは、非接触で情報管理を行うことができるため、段ボール等に商品が梱包された状態で、リーダ装置、又はライター装置により情報管理することができる。 Further ID chip, it is possible to perform information management in a non-contact, while a product is packed in a cardboard or the like, a reader device, or may be information managed by writer device. このような非接触で通信を行うIDチップを無線チップと表記する。 An ID chip that communicates with such a non-contact referred to as a wireless chip.

このようにIDチップを搭載した商品の流通を自動化することにより、物流時の人件費を大幅に削減することができる。 By automating the distribution of such a product equipped with an ID chip, it is possible to significantly reduce the labor costs at the time of distribution. また人為的なミスを削減することもできる。 It is also possible to reduce the human error.

商品としては、飲食品、衣料品、書籍等がある。 As a commodity, food and drink, clothing, there is a book, and the like. またレンタル商品にIDタグを付して、商品管理を簡便にすることができる。 Also denoted by the ID tag to the rental goods, it is possible to simplify the product management.

また本発明のIDチップは、非常に薄いため、紙幣等の有価証券に搭載し、不正使用等を防止したり、管理を簡便にすることができる。 The ID chip of the present invention, since very thin, mounted on securities such as banknotes, or to prevent unauthorized use or the like, it is possible to simplify the management. 有価証券にIDチップを搭載する場合、有価証券の内部に搭載し、改ざん等ができないようにするとよい。 When mounting the ID chip securities, mounted in the interior of securities, it may cost of preventing falsification.

以上のように商品に搭載又は付されたIDチップの情報は、生産又は製造に関する場所、者、日付等の基本事項から、アレルギー情報、主成分、宣伝等、多岐にわたる。 Information of installed or attached an ID chip in the product as described above, the location on the production or manufacturing, Sha, from the basics of date, etc., allergy information, the main component, publicity, etc., a wide variety. また図12に示すように、バーコードと併用する場合、バーコードには書き換え不要な情報、例えば上記基本情報を入力し、IDチップには書き換え可能な情報を入力するとよい。 Further, as shown in FIG. 12, when used with the bar code, the bar code type rewrite unnecessary information, such as the basic information, the ID chip may enter a rewritable information.

このような情報を読むためのリーダは、専用のリーダ装置以外に、携帯電子機器、例えば携帯電話機にリーダ機能を搭載すればよい。 Reader for reading such information, in addition to a dedicated reader device, a portable electronic device, for example, may be equipped with a reader function in the mobile phone. 携帯電話機の場合、音声や画面への表示により、IDチップの情報を提供することができる。 In the mobile phone, the display of the voice or screen, can provide information of the ID chip.

その他のIDチップを搭載した商品としては、携帯電話機、時計、自転車等がある。 The products equipped with other ID chip, mobile phone, watch, there is a bicycle. 例えば、携帯電話機のような携帯型電子機器にIDチップを搭載することにより、クレジットカードのような決算機能を有することができる。 For example, by mounting an ID chip in a portable electronic device such as a mobile phone, it may have a closing function like a credit card. また時計のように消費者の年齢層が広く、容易に身につける商品では、迷子時等に位置を把握することができる。 The wide consumer of age like a clock, in the products that easily wear, it is possible to grasp the position to get lost or the like. また、子供がIDチップ搭載の商品を携帯することにより、両親は子供の現在地を把握することができる。 In addition, by the child to carry the goods of the ID chip-mounting, parents can understand the child's current location. 同様にペットの首輪等にIDチップを搭載することにより、ペットの現在地を把握することができる。 Similarly, by mounting the ID chip pet collar or the like, it is possible to grasp the current location of the pet. また自転車のように、盗難が多い商品では、商品の現在地を把握することができ、盗難防止の効果を奏する。 In addition, as of the bicycle, in the theft there are many products, it is possible to know the current location of the goods, the effects of the anti-theft. またこのようなIDチップ搭載の商品を紛失した場合、商品の現在地を把握することができる。 In addition, when you lose the goods of such ID chip-mounting, it is possible to know the current location of the goods.

薄膜集積回路の作製工程を示した断面図である。 It is a cross-sectional view showing manufacturing steps of a thin film integrated circuit. 薄膜集積回路の作製工程を示した断面図である。 It is a cross-sectional view showing manufacturing steps of a thin film integrated circuit. 薄膜集積回路の作製工程を示した断面図である。 It is a cross-sectional view showing manufacturing steps of a thin film integrated circuit. 薄膜集積回路の作製工程を示した断面図である。 It is a cross-sectional view showing manufacturing steps of a thin film integrated circuit. 薄膜集積回路の作製工程を示した断面図及び斜視図である。 It is a cross-sectional view and a perspective view showing a manufacturing process of a thin film integrated circuit. アンテナを示した上面図である。 Is a top view showing the antenna. アンテナの作製工程を示した断面図である。 It is a cross-sectional view showing a manufacturing process of the antenna. アンテナの作製工程を示した断面図である。 It is a cross-sectional view showing a manufacturing process of the antenna. 薄膜集積回路の実装形態を示した図である。 Is a diagram showing an implementation of a thin film integrated circuit. 薄膜集積回路の実装形態を示した図である。 Is a diagram showing an implementation of a thin film integrated circuit. 薄膜集積回路を搭載したカードを示した図である。 It is a diagram illustrating a card including the thin film integrated circuit. 商品に付された薄膜集積回路を示した図である。 Is a diagram showing a thin film integrated circuit attached to the commodity. 薄膜集積回路を付した商品管理を示した図である。 Is a diagram showing a product management denoted by the thin film integrated circuit. 薄膜集積回路の作製工程を示した図である。 It is a diagram showing a manufacturing process of a thin film integrated circuit. IDチップの機能的な構成を示した図である。 It is a diagram showing a functional structure of the ID chip.

Claims (10)

  1. 液滴吐出法又は印刷法を用いて形成された配線を有する薄膜トランジスタと、前記薄膜トランジスタを有する薄膜集積回路と、アンテナと、を有し、 Comprising: a thin film transistor having a wiring which is formed by a droplet discharging method or a printing method, a thin film integrated circuit having the thin film transistor, an antenna, a,
    前記薄膜集積回路は、前記アンテナと電気的に接続され、 The thin film integrated circuit, the antenna and electrically be connected,
    前記アンテナは折りたたまれて、前記薄膜集積回路を間に挟んでいることを特徴とする半導体装置。 The antenna is folded, wherein a sandwiching between the thin film integrated circuit.
  2. 液滴吐出法又は印刷法を用いて形成された配線を有する薄膜トランジスタと、前記薄膜トランジスタを有する薄膜集積回路と、一組をなす第1及び第2のアンテナと、を有し、 Comprising: a thin film transistor having a wiring which is formed by a droplet discharging method or a printing method, a thin film integrated circuit having the thin film transistor, a first and a second antenna which forms a pair, and
    前記薄膜集積回路は、前記第1及び第2のアンテナとそれぞれ電気的に接続され、 Wherein the thin film integrated circuit, each said first and second antenna are electrically connected,
    前記薄膜集積回路は、前記第1及び第2のアンテナ間に配置されていることを特徴とする半導体装置。 Wherein the thin film integrated circuit, a semiconductor device characterized by being disposed between the first and second antenna.
  3. 請求項2において、前記第1及び第2のアンテナの一方は電源発生回路用であって、 前記第1及び第2のアンテナの他方は変調回路用であることを特徴とする半導体装置。 According to claim 2, wherein one of the first and second antenna a power generating circuit, the other of said first and second antenna wherein a is for modulating circuit.
  4. 請求項1乃至3のいずれか一において、 In any one of claims 1 to 3,
    前記薄膜トランジスタは非結晶性状態の半導体膜を有することを特徴とする半導体装置。 The thin film transistor semiconductor device, characterized in that it comprises a semiconductor film of amorphous state.
  5. 請求項1乃至4のいずれか一において、 In any one of claims 1 to 4,
    前記アンテナは、Ag、Al、Au、Cu、及びPtのいずれかを有することを特徴とする半導体装置。 The antenna is a semiconductor device characterized in that it comprises Ag, Al, Au, Cu, and any of Pt.
  6. 請求項1乃至5のいずれか一に記載の半導体装置を搭載したカード。 Cards with semiconductor device according to any one of claims 1 to 5.
  7. 請求項1乃至5のいずれか一に記載の半導体装置を搭載したタグ。 Tag equipped with the semiconductor device according to any one of claims 1 to 5.
  8. 液滴吐出法又は印刷法を用いて、第1の基板上に、導電膜材料を有する溶媒を吐出して、配線を形成し、 By a droplet discharging method or a printing method, on the first substrate, by discharging the solvent having a conductive material to form a wire,
    前記配線を有する薄膜集積回路を形成し、 Forming a thin film integrated circuit having the wiring,
    第2の基板上に、アンテナを形成し、 On the second substrate to form an antenna,
    前記薄膜集積回路が間に挟まれるように、前記第2の基板及び前記アンテナを折りたたみ、かつ前記薄膜集積回路と、前記アンテナとを電気的に接続させることを特徴とする半導体装置の作製方法。 Wherein as the thin film integrated circuit is sandwiched between, the method for manufacturing a semiconductor device comprising folding the second substrate and the antenna, and said thin film integrated circuit, that is electrically connecting the antenna.
  9. 液滴吐出法又は印刷法を用いて、第1の基板上に、 電膜材料を有する溶媒を吐出して、配線を形成し、 By a droplet discharging method or a printing method, on the first substrate, by discharging the solvent having a conductive film material, to form a wiring,
    前記配線を有する薄膜集積回路を形成し、 Forming a thin film integrated circuit having the wiring,
    をなす第1及び第2のアンテナを形成し、 Forming a first and second antenna forming a pair,
    前記薄膜集積回路前記第1及び第2のアンテナ間に配置させ、 かつ前記薄膜集積回路と、前記第1及び第2のアンテナとをそれぞれ電気的に接続さることを特徴とする半導体装置の作製方法。 Wherein the thin film integrated circuit is disposed between the first and second antenna, and said thin film integrated circuit, said first and second antenna and each semiconductor device according to claim Rukoto is electrically connected a method for manufacturing a.
  10. 請求項8 又は請求項9において、 According to claim 8 or claim 9,
    スパッタリング法、液滴吐出法、印刷法、メッキ法、フォトリソグラフィ法及びメタルマスクを用いた蒸着法から選ばれたいずれかにより前記アンテナを形成し、 Sputtering method, a droplet discharging method, a printing method, a plating method, the antenna is formed by one selected from an evaporation method using photolithography and metal mask,
    前記アンテナに対して加圧することを特徴とする半導体装置の作製方法。 The method for manufacturing a semiconductor device characterized by pressurizing with respect to the antenna.
JP2004365771A 2003-12-19 2004-12-17 A semiconductor device and a manufacturing method thereof Active JP4671681B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2003423061 2003-12-19
JP2004365771A JP4671681B2 (en) 2003-12-19 2004-12-17 A semiconductor device and a manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004365771A JP4671681B2 (en) 2003-12-19 2004-12-17 A semiconductor device and a manufacturing method thereof

Publications (3)

Publication Number Publication Date
JP2005228298A true JP2005228298A (en) 2005-08-25
JP2005228298A5 true JP2005228298A5 (en) 2007-12-20
JP4671681B2 true JP4671681B2 (en) 2011-04-20

Family

ID=35002924

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004365771A Active JP4671681B2 (en) 2003-12-19 2004-12-17 A semiconductor device and a manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP4671681B2 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005311205A (en) * 2004-04-23 2005-11-04 Nec Corp Semiconductor device
EP1998375A3 (en) * 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method
JP5177617B2 (en) * 2006-12-25 2013-04-03 独立行政法人産業技術総合研究所 Silicon oxide thin film forming apparatus
CN101896947B (en) * 2007-10-10 2016-05-11 薄膜电子有限公司 It includes a wireless device and its method of making and using the printed integrated circuit
CN102224768A (en) * 2008-11-25 2011-10-19 Kovio股份有限公司 Printed antennas, methods of printing an antenna, and devices including the printed antenna
JP6084943B2 (en) * 2014-03-17 2017-02-22 富士通フロンテック株式会社 Wireless reader and writer device, reuse method of the wireless tag, and program

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003123047A (en) * 2001-10-15 2003-04-25 Sharp Corp Semiconductor device and manufacturing method therefor

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003123047A (en) * 2001-10-15 2003-04-25 Sharp Corp Semiconductor device and manufacturing method therefor

Also Published As

Publication number Publication date Type
JP2005228298A (en) 2005-08-25 application

Similar Documents

Publication Publication Date Title
US7405665B2 (en) Semiconductor device, RFID tag and label-like object
US7482248B2 (en) Manufacturing method of semiconductor device
US20080224941A1 (en) Semiconductor device and manufacturing method thereof
US20060068536A1 (en) Method for manufacturing semiconductor device, and semiconductor device and electronic device
US20050168339A1 (en) ID label, ID tag, and ID card
US20080277660A1 (en) Semiconductor Device, Manufacturing Method Thereof, and Measuring Method Thereof
US20080303140A1 (en) Semiconductor device
US20080242005A1 (en) Method for manufacturing semiconductor device
US20070176622A1 (en) Id chip and ic card
US20080083954A1 (en) Semiconductor device and manufacturing method thereof
US20090085182A1 (en) Semiconductor device and method for manufacturing the same
US7271076B2 (en) Manufacturing method of thin film integrated circuit device and manufacturing method of non-contact type thin film integrated circuit device
US20070273476A1 (en) Thin Semiconductor Device And Operation Method Of Thin Semiconductor Device
US8054121B2 (en) Limiter and semiconductor device using the same
US20070159335A1 (en) Semiconductor device
US20070120681A1 (en) Semiconductor device
US20070166954A1 (en) Method for manufacturing thin film integrated circuit device, noncontact thin film integrated circuit device and method for manufacturing the same, and idtag and coin including the noncontact thin film integrated circuit device
US20050130389A1 (en) Semiconductor device and manufacturing method thereof
JP2005183741A (en) Semiconductor device and its manufacturing method
US7736964B2 (en) Semiconductor device, and method for manufacturing the same
US20070181875A1 (en) Semiconductor device
US7927971B2 (en) Method for manufacturing semiconductor device
JP2006135305A (en) Semiconductor device, manufacturing method therefor, and inspection method therefor
US20070176845A1 (en) Semiconductor device
US20070161159A1 (en) Method for manufacturing thin film integrated circuit, and element substrate

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071105

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071105

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101116

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101126

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110111

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110118

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140128

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250