KR20070090957A - 기판 처리 방법 및 기판 처리 장치 - Google Patents

기판 처리 방법 및 기판 처리 장치 Download PDF

Info

Publication number
KR20070090957A
KR20070090957A KR1020077014619A KR20077014619A KR20070090957A KR 20070090957 A KR20070090957 A KR 20070090957A KR 1020077014619 A KR1020077014619 A KR 1020077014619A KR 20077014619 A KR20077014619 A KR 20077014619A KR 20070090957 A KR20070090957 A KR 20070090957A
Authority
KR
South Korea
Prior art keywords
substrate
processed
wafer
region
temperature
Prior art date
Application number
KR1020077014619A
Other languages
English (en)
Other versions
KR100887445B1 (ko
Inventor
구니히로 다다
히로유키 미야시타
이사오 군지
Original Assignee
동경 엘렉트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동경 엘렉트론 주식회사 filed Critical 동경 엘렉트론 주식회사
Publication of KR20070090957A publication Critical patent/KR20070090957A/ko
Application granted granted Critical
Publication of KR100887445B1 publication Critical patent/KR100887445B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/46—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for heating the substrate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Vapour Deposition (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

기판 처리 방법은, 미리 피처리 기판의 적외선 흡수율 또는 적외선 투과율을 측정하여, 그 측정값에 따라서, 적어도, 피처리 기판의 중앙부의 제 1 영역과, 그 외측의 제 2 영역에 대하여, 제 1 영역과 상기 제 2 영역에 대응하여 서로 독립적으로 제어 가능하게 마련된 온도 조절 수단에 의해 독립하여 온도 조절을 하면서 피처리 기판을 처리한다.

Description

기판 처리 방법 및 기판 처리 장치{SUBSTRATE PROCESSING METHOD AND SUBSTRATE PROCESSING APPARATUS}
본 발명은, 기판 처리 방법 및 기판 처리 장치에 관한 것으로 상세하게는, 반도체 웨이퍼 등의 피처리 기판에 대하여, 성막 등의 처리를 실행하는 기판 처리 방법 및 기판 처리 장치에 관한 것이다.
각종 반도체 장치의 제조과정에서 실행되는 성막 처리에 있어서는, 성막시의 온도가 박막의 특성이나 막두께의 정밀도를 확보하는 데에 있어서 중요하고, 성막시의 온도 제어에 문제가 있으면 최종적인 반도체 장치의 품질이나 신뢰성의 저하로 이어진다.
피처리 기판인 반도체 웨이퍼(이하, 간단히「웨이퍼」라고도 함)에 대하여 CVD 등의 방법에 의해서 성막을 실행하는 성막 장치에서는, 예컨대 웨이퍼를 탑재하는 기판 탑재대로서의 서셉터에 열전도성에 우수한 AlN 등의 세라믹계 재료를 이용하고 있다. 그 서셉터를 저항 가열 히터 등의 가열 수단에 의해 가열하는 것에 의해 간접적으로 웨이퍼를 가열하면서, 여러 가지 성막 반응을 진행시킨다. 그리 고, 성막에 있어서는 웨이퍼의 온도를 고정밀도로 제어할 목적으로, 상기 저항 가열 히터를 예컨대 웨이퍼의 중앙부와, 그 외측의 주연부에 대응하는 영역으로 분할하여 배치하고, 열을 웨이퍼에 효율적으로 전달함과 함께, 서셉터에 열전쌍 등의 온도 검지 수단을 배치하여, 성막 처리시에 있어서의 웨이퍼면내의 온도 분포의 개선이나, 웨이퍼간의 처리 온도의 균일화를 도모하고 있다.
그러나, 웨이퍼의 종류(즉, 웨이퍼 상에 형성되어 있는 막의 종류나, 도프되어 있는 불순물의 종류나 농도 등)가 다르면, 웨이퍼의 열흡수율이 변화하기 때문에, 다른 종류의 웨이퍼를 연속적으로 처리할 경우에는, 웨이퍼마다 최적의 온도 조건의 선정(選定)을 실행하는 것은 곤란하였다.
실제로는, 다른 종류의 웨이퍼를 연속하여 가열 처리하면, 예컨대 도 1에 도시하는 바와 같이 웨이퍼상에 형성되는 막의 유무에 따라, 웨이퍼를 가열하기 위한 스테이지 히터로서 기능하는 서셉터 온도의 거동에 큰 차이가 발생한다. 이러한 서셉터 온도의 거동은, 웨이퍼의 열 특성, 특히 열흡수율의 상위(相違)에 기인하는 것으로 생각된다. 또한, 도 2에 도시하는 바와 같이 동일한 종류의 웨이퍼에 있어서도, 예컨대 웨이퍼의 중앙부에 대응하는 서셉터의 중앙부와, 웨이퍼의 주연부에 대응하는 서셉터의 주연부에서는 온도의 거동에 상위가 발생하여, 그 결과, 성막 후의 웨이퍼의 품질 저하를 가져올 우려가 있다.
또한, 도 3은, 동일한 종류의 웨이퍼를 연속적으로 처리한 경우의 성막 후의 웨이퍼의 중앙부(1군데)와 주연부(4군데)의 비저항(Rs)을 측정한 결과를 나타내는 그래프이다. 이 도 3으로부터, 웨이퍼 중앙부에서는, 웨이퍼의 처리 매수가 증가 해도 비저항의 변동은 작지만, 웨이퍼 주연부에서는, 비저항의 변동이 중앙부에 비해 커져 가는 경향을 알 수 있다. 이러한 웨이퍼면내의 온도 변화에 따른 막질의 변동은, 웨이퍼의 반출입, 챔버내의 압력 변동, 챔버내의 퇴적물 등의 외부 요인에 의해서도 발생한다.
따라서, 상기 온도 조건의 선정에 있어서는, 웨이퍼의 막종류에 의한 상위 뿐만아니라, 웨이퍼면내의 위치의 상위를 가미한 뒤에 최적의 가열 조건을 결정할 필요가 있다.
그런데, 웨이퍼를 처리할 때에 온도 제어를 실행하는 기술로서는, 웨이퍼의 적외선 방사율을 측정하고, 그 결과에 근거하여 가열 조건을 제어하는 방법이 제안되어 있다(예컨대, 특허문헌1, 특허문헌2).
특허문헌1 : 일본 특허 공개 2003-45818호 공보(특허청구의 범위 등)
특허문헌2 : 일본 특허 공개 평성6-158314호 공보(특허청구의 범위 등)
상기 특허문헌1, 특허문헌2의 방법에서는, 웨이퍼의 방사율을 측정하여, 웨이퍼의 종류에 따라 가열 조건을 제어하고 있다. 이 때문에, 웨이퍼간의 처리의 재현성을 개선하는 것은 가능하지만, 웨이퍼의 부위에 따라 다른 제어를 실행하는 것은 전혀 고려되어 있지 않다. 따라서, 웨이퍼 처리에 있어서의 면내 균일성(예컨대 성막되는 막의 막질이나 막두께의 면내에서의 균일성)을 개선하기에는 불충분하다.
또한, 통상, 서셉터에는 열전쌍 등의 온도 검지 수단이 배치되어 있기 때문에, 처리 온도를 파악하면서 히터 출력에 피드백하는 제어가 가능하다. 그러나, 히터 구조 등의 제약으로부터 온도 검지 수단을 서셉터의 중앙부 밖에 배치할 수 없는 경우는, 서셉터의 중앙부의 온도를 검지하는 것은 가능하더라도, 온도 검지 수단이 배치되어 있지 않은 다른 부위(예컨대, 서셉터의 주연부)의 온도는 정확히 파악할 수가 없었다. 그리고, 온도 검지 수단의 배치되어 있지 않은 서셉터 주연부에서는 상기와 같이 웨이퍼 가열 온도의 변동이 커져 버릴 경향이 있어, 그 해결이 요구되고 있었다. 그러나, 종래 기술의 방법으로서는, 웨이퍼면내에서의 처리 온도의 균일성을 가미한 가열 조건의 보정은 곤란하였다.
따라서, 본 발명의 목적은, 온도 제어의 정밀도를 높여, 웨이퍼의 종류에 따른 웨이퍼간의 처리의 재현성과, 동일 웨이퍼의 면내에서의 처리의 균일성을 동시에 개선하여, 고정밀도인 처리가 가능한 기판 처리 방법 및 기판 처리 장치를 제공하는 것이다.
본 발명의 제 1 관점에 의하면, 피처리 기판에 대하여, 목적하는 처리를 실행하는 기판 처리 방법에 있어서, 미리 피처리 기판의 열 특성을 측정하고, 그 측정값에 따라서, 피처리 기판의 복수의 영역에 대하여 독립하여 온도 조절을 하여 피처리 기판을 처리하는 것을 특징으로 하는, 기판 처리 방법이 제공된다.
또한, 본 발명의 제 2 관점에 의하면, 피처리 기판에 대하여, 목적하는 처리를 실행하는 기판 처리 방법에 있어서, 미리 피처리 기판의 열 특성을 측정하고, 그 측정값에 따라서, 피처리 기판의 복수의 영역에 대응하여 마련된 복수의 히터에 의한 가열 온도를 각각 독립하여 제어하여 피처리 기판을 처리하는 것을 특징으로 하는, 기판 처리 방법이 제공된다.
또한, 본 발명의 제 3 관점에 의하면, 피처리 기판에 대하여, 목적하는 처리를 실행하는 기판 처리 방법에 있어서, 미리 피처리 기판의 열 특성을 측정하는 공정과, 상기 열 특성의 측정값에 따라서, 피처리 기판의 복수의 영역에 대응하여 마련된 복수의 히터에의 출력 비율을 선정하는 공정과, 선정된 출력 비율에 근거하여 상기 히터에의 출력을 실행하여 피처리 기판을 가열하는 공정을 포함하는 것을 특징으로 하는, 기판 처리 방법이 제공된다. 이 경우, 상기 히터에의 출력 비율은, 공급 전력의 비율, 공급 전압의 비율, 공급 전류의 비율 또는 출력시간의 비율로부터 선택되는 1종 이상인 것이 바람직하다.
상기 제 1 내지 제 3의 관점에 있어서, 상기 열 특성은, 적외선 흡수율 또는 적외선 투과율인 것이 바람직하다.
또한, 상기 복수의 영역은, 적어도, 피처리 기판의 중앙부의 제 1 영역과, 그 외측 부분의 제 2 영역을 포함할 수 있다.
또한, 상기 기판 처리 방법은, 피처리 기판 상에 박막을 형성하는 성막 방법인 것이 바람직하다.
본 발명의 제 4 관점에 의하면, 피처리 기판을 수용하여 처리를 실행하는 처리 용기와, 상기 처리 용기내에서 피처리 기판을 기판 탑재면에 탑재하는 기판 탑재대와, 상기 기판 탑재대에 탑재된 피처리 기판의 온도를, 피처리 기판의 복수의 영역에 대응하여 독립하여 조절하는 온도 조절 수단과, 피처리 기판의 열 특성에 따라, 상기 온도 조절 수단을 제어하는 제어부를 구비한, 기판 처리 장치가 제공된다.
상기 제 4 관점에 있어서, 상기 열 특성은, 적외선 흡수율 또는 적외선 투과율인 것이 바람직하다.
또한, 상기 복수의 영역은, 적어도, 피처리 기판의 중앙부의 제 1 영역과, 그 외측 부분의 제 2 영역을 포함할 수 있다. 이 경우, 상기 온도 조절 수단은, 상기 제 1 영역과 상기 제 2 영역에 대응하여 상기 기판 탑재대에 매설된 저항 가열 히터이던지, 혹은, 상기 제 1 영역과 상기 제 2 영역에 대응하여 상기 피처리 기판으로부터 이격된 위치에 배치된 램프 히터인 것이 바람직하다.
또한, 상기 기판 처리 장치는, 피처리 기판 상에 박막을 형성하기 위한 성막 장치인 것이 바람직하다.
본 발명의 제 5 관점에 의하면, 컴퓨터상에서 동작하고, 실행시에, 미리 피처리 기판의 열 특성을 측정하여, 그 측정값에 따라서, 피처리 기판의 복수의 영역에 대하여 독립하여 온도 조절을 하여 피처리 기판을 처리하는 기판 처리 방법이 실행되도록, 기판 처리 장치를 제어하는 것인, 제어 프로그램이 제공된다.
본 발명의 제 6 관점에 의하면, 컴퓨터 상에서 동작하는 제어 프로그램이 기억된 컴퓨터 판독 가능한 기억 매체에 있어서, 상기 제어 프로그램은, 실행시에, 미리 피처리 기판의 열 특성을 측정하고, 그 측정값에 따라서, 피처리 기판의 복수의 영역에 대하여 독립하여 온도 조절을 하여 피처리 기판을 처리하는 기판 처리 방법이 실행되도록 기판 처리 장치를 제어하는 것인, 컴퓨터 판독 가능한 기억 매체가 제공된다.
본 발명에 의하면, 미리 피처리 기판의 열 특성을 측정해 두어, 그 측정값에 따라서, 피처리 기판 상의 복수의 영역에 대하여 독립하여 온도 조절을 실행하는 것에 의해, 피처리 기판의 종류에 따른 피처리 기판간의 처리의 재현성과, 피처리 기판의 면내에서의 처리의 균일성을 동시에 향상시킬 수 있다.
즉, 피처리 기판의 열 특성을 측정하는 것에 의해, 피처리 기판의 종류에 따라 피처리 기판의 고유의 온도 변화의 거동에 대응한 제어를 실행할 수 있다. 또한, 피처리 기판상의 복수의 영역에 대하여, 예컨대 복수의 히터에 의한 가열 온도를 각각 독립하여 제어하는 것에 의해, 피처리 기판의 면내 위치에 따른 온도의 편차도 해소할 수 있다.
따라서, 피처리 기판에 대하여, 고밀도인 온도 제어가 가능해져, 예컨대 면내에서의 비저항(Rs)의 변동이나 막두께의 불균일 등을 해소하여, 반도체 디바이스 등의 제품 품질의 향상을 도모할 수 있다.
또한, 피처리 기판에 대한 열 특성의 측정은, 예컨대 적외선 센서 등의 간단한 기기로 가능하고, 성막 장치 등의 프로세스 모듈의 외부에 배치할 수 있으므로, 프로세스 모듈내의 하드 구성을 변경하는 일 없이, 고밀도인 온도 제어에 의한 처리가 가능하게 된다.
도 1은 웨이퍼의 종류에 따른 서셉터 온도의 거동의 상위를 설명하기 위한 도면.
도 2는 서셉터의 부위에 따른 서셉터 온도의 거동의 상위를 설명하기 위한 도면.
도 3은 웨이퍼의 처리 매수에 따른 비저항의 변동을 도시하는 그래프도.
도 4는 본 발명의 방법의 실시에 적합하게 사용되는 TiN 성막 장치가 탑재된 멀티 챔버 타입의 성막 시스템을 도시하는 개략 구성도.
도 5는 센서부의 1구성예의 설명에 제공하는 도면.
도 6은 센서부의 별도의 구성예의 설명에 제공하는 도면.
도 7은 제어부의 개략 구성도.
도 8은 TiN 성막 장치를 도시하는 단면도.
도 9는 성막 처리의 주요 공정을 도시하는 흐름도.
도 10은 온도 제어의 처리 순서를 도시하는 흐름도.
도 11은 마스터 테이블의 개요를 설명하는 도면.
도 12는 성막 처리시의 온도 제어의 처리 루틴(routine)을 도시하는 흐름도.
이하, 첨부 도면을 참조하면서, 본 발명의 바람직한 실시형태에 대하여 설명한다.
도 4는 본 발명의 기판 처리 방법의 1적용예인 TiN 성막 방법을 실시하기 위한 멀티 챔버 타입의 성막 시스템을 도시하는 개략 구성도이다.
도 4에 도시하는 바와 같이 이 성막 시스템(100)은, 웨이퍼(W) 상에, CVD에 의해 Ti 막을 성막하는 2개의 Ti 성막 장치(1, 2), 및 CVD에 의해 TiN 막을 성막하는 2개의 TiN 성막 장치(3, 4)의 합계 4개의 성막 장치를 가지고 있다. 이들 성막 장치(1, 2, 3, 4)는, 육각형태를 이루는 웨이퍼 반송실(5)의 4개의 변에 각각 대응하여 마련되어 있다. 또한, 웨이퍼 반송실(5)의 다른 2개의 변에는 각각 로드록실(6, 7)이 마련되어 있다. 이들 로드록실(6, 7)의 웨이퍼 반송실(5)과 반대측에는 웨이퍼 반출입실(8)이 마련되어 있고, 웨이퍼 반출입실(8)의 로드록실(6, 7)과 반대측에는 웨이퍼(W)를 수용 가능한 3개의 후프(FOUP)(F)를 부착하는 포트(9, 10, 11)가 마련되어 있다. 또한, Ti 성막 장치(1과 2), 및 TiN 성막 장치(3과 4)는, 각각 동일한 구조를 가지고 있다.
Ti 성막 장치(1, 2) 및 TiN 성막 장치(3, 4) 및 로드록실(6, 7)은, 도 4에 도시하는 바와 같이 웨이퍼 반송실(5)의 각 변에 게이트 밸브(G)를 거쳐서 접속되고, 이들 각 게이트 밸브(G)를 개방하는 것에 의해 웨이퍼 반송실(5)과 연통되고, 각 게이트 밸브(G)를 닫는 것에 의해 웨이퍼 반송실(5)로부터 차단된다. 또한, 로드록실(6, 7)의 웨이퍼 반출입실(8)에 접속되는 부분에도 게이트 밸브(G)가 마련되어 있고, 로드록실(6, 7)은, 게이트 밸브(G)를 개방하는 것에 의해 웨이퍼 반출입실(8)에 연통되어, 이들을 닫는 것에 의해 웨이퍼 반출입실(8)로부터 차단된다.
웨이퍼 반송실(5)내에는, Ti 성막 장치(1, 2), TiN 성막 장치(3, 4), 및 로드록실(6, 7)에 대하여, 피처리체인 웨이퍼(W)의 반출입을 실행하는 웨이퍼 반송 장치(12)가 마련되어 있다. 이 웨이퍼 반송 장치(12)는, 웨이퍼 반송실(5)의 대략 중앙에 배치되어 있고, 회전 및 신축 가능한 회전·신축부(13)의 선단에 웨이퍼(W)를 유지하는 2개의 블레이드(14a, 14b)를 갖고 있다. 이들 2개의 블레이드(14a, 14b)는 서로 반대 방향을 향하도록 회전·신축부(13)에 부착되어 있다. 또한, 이 웨이퍼 반송실(5)내는 소정의 진공도로 유지되도록 되어 있다.
또한, 웨이퍼 반송실(5)내에는, Ti 성막 장치(1, 2) 및 TiN 성막 장치(3, 4)에 대응하는 각 게이트 밸브의 바로 앞에, 웨이퍼(W)의 열 특성, 예컨대 적외선 투과율(또는 적외선 흡수율)을 측정하기 위한 센서부(15)가 각각 마련되어 있다. 이와 같이 각 프로세스 모듈(Ti 성막 장치(1, 2), TiN 성막 장치(3, 4))에 대응하여 각각 센서부(15)를 마련하는 것에 의해, 웨이퍼(W)의 종류(웨이퍼(W)의 막종류나 막두께, 불순물의 종류나 농도 등)에 따라 변화하는 열 특성을 파악하는 것이 가능하게 된다. 또한, 센서부(15)를 프로세스모듈의 외부에 배치하는 것에 의해, 프로세스 모듈내의 하드 구성을 변경할 필요가 없다고 하는 이점도 있다.
센서부(15)의 구성예를 도 5 및 도 6에 도시한다. 센서부(15)는, 예컨대 도 5에 도시하는 바와 같이 적외선 조사부(81)와, 해당 적외선 조사부(81)에 대향 배치되어, 적외선 강도를 검출하는 수광부(82)로 구성되고, 적외선 조사부(81)와 수광부(82)와의 사이를 웨이퍼(W)가 통과할 때에 웨이퍼(W)에 대하여 적외선을 조사하여 웨이퍼(W)에 고유의 적외선 투과율을 측정하는 방식을 이용할 수 있다. 또한, 이것과는 달리 센서부(15)는, 도 6에 도시하는 바와 같이 적외선 조사부(83)로부터 웨이퍼(W)에 적외선을 조사하고, 그 반사광을 수광부(84)로 검출하여, 그 값에 근거하여 적외선 투과율을 측정하는 방식 등을 이용할 수 있다. 또한, 수광 부(82, 84)에서 검출하는 적외선의 파장은 임의이지만, 미리 실험적으로 웨이퍼의 종류에 따른 측정 강도의 차가 현저히 나타나는 파장을 선정해 두는 것이 바람직하다.
웨이퍼 반출입실(8)의 천장부에는 HEPA 필터(도시하지 않음) 마련되고 있고, 이 HEPA 필터를 통과한 청정한 공기가 웨이퍼 반출입실(8)내에 다운플로 상태로 공급되어, 대기압의 청정 공기 분위기에서 웨이퍼(W)의 반출입이 행하여지도록 되어 있다. 웨이퍼 반출입실(8)의 후프(F) 부착용인 3개의 포트(9, 10, 11)에는 각각 셔터(도시하지 않음)가 마련되어 있다. 이들 포트(9, 10, 11)에 웨이퍼(W)를 수용한 또는 빈 후프가 직접 부착되어, 부착되었을 때에 셔터가 빠져서 외기의 침입을 방지하면서 웨이퍼 반출입실(8)과 연통하도록 되어 있다. 또한, 웨이퍼 반출입실(8)의 측면에는 얼라이먼트 챔버(19)가 마련되어 있어, 그래서 웨이퍼(W)의 얼라이먼트가 실행된다.
웨이퍼 반출입실(8)내에는, 후프(F)에 대한 웨이퍼(W)의 반출입 및 로드록실(6, 7)에 대한 웨이퍼(W)의 반출입을 실행하는 웨이퍼 반송 장치(16)가 마련되어 있다. 이 웨이퍼 반송 장치(16)는, 다관절 아암 구조를 갖고 있고, 후프(F)의 배열 방향을 따라서 레일(18) 상을 주행 가능하고, 그 선단의 핸드(17) 상에 웨이퍼(W)를 실어 그 반송을 실행한다.
성막 시스템(100)에 있어서의 시스템 전체의 제어나, Ti 성막 장치(1, 2), 및 TiN 성막 장치(3, 4)에 있어서의 처리 조건의 제어는, 제어부(50)에 의해서 실행된다. 도 7에 제어부(50)의 구성예를 도시한다. 제어부(50)는, CPU를 구비한 프로세스 컨트롤러(51)와, 공정 관리자가 성막 시스템(100)을 관리하기 위해서 커맨드의 입력 조작 등을 실행하는 키보드나 성막 시스템(100)의 가동 상황을 가시화하여 표시하는 디스플레이 등으로 이루어지는 유저 인터페이스(52)와, 성막 시스템(100)에서 실행되는 각종 처리를 프로세스 컨트롤러(51)의 제어에 의하여 실현하기 위한 제어 프로그램(소프트웨어)나 처리 조건 데이터 등이 기록된 레시피가 저장된 기억부(53)를 구비하고 있다. 프로세스 컨트롤러(51)는, 유저 인터페이스(52) 및 기억부(53)와의 사이에서 각종의 신호나 데이터의 교환이 가능하도록 접속되어 있다.
그리고, 필요에 따라서, 유저 인터페이스(52)로부터의 지시 등으로 임의의 레시피를 기억부(53)로부터 호출하여 프로세스 컨트롤러(51)에 실행시키는 것에 의해 프로세스 컨트롤러(51)의 제어하에서, 성막 시스템(100)에서의 소망하는 처리가 실행된다. 또한, 상기 제어 프로그램이나 처리 조건 데이터 등의 레시피는, 컴퓨터 판독 가능한 기억 매체, 예컨대 CD-ROM, 하드 디스크, 플렉시블 디스크, 플래쉬 메모리 등에 저장된 상태인 것을 이용하거나, 혹은, 다른 장치로부터, 예컨대 전용 회선을 거쳐서 수시로 전송시켜 온라인에서 이용하거나 하는 것도 가능하다.
이러한 성막 시스템(100)에서는, 우선, 대기압의 청정 공기 분위기로 유지된 웨이퍼 반출입실(8)내의 웨이퍼 반송 장치(16)에 의해, 어느 한 쪽의 후프(F)로부터 웨이퍼(W)를 한 장 반출하여 얼라이먼트 챔버(19)에 반입하여, 웨이퍼(W)의 위치 정렬을 실행한다. 이어서, 웨이퍼(W)를 로드록실(6, 7) 중 어느 한쪽에 반입하고, 그 로드록실내를 진공배기한다. 그 후, 웨이퍼 반송실(5)내의 웨이퍼 반송 장 치(12)에 의해 그 로드록실내의 웨이퍼를 반출하여, 웨이퍼(W)를 Ti 성막 장치(1 또는 2)에 장입한다. 이 때, 웨이퍼 반송 장치(12)의 블레이드(14a 또는 14b)에 지지된 웨이퍼(W)가 센서부(15)를 통과하는 것에 의해, Ti 성막 장치(1 또는 2)에 들어가기 전의 웨이퍼(W)의 적외선 투과율이 측정된다. 이 적외선 투과율의 측정값은, 제어부(50)에 전송된다. 그리고, Ti 성막 장치(1 또는 2)내에서 Ti 막의 성막을 실행하여, 그 후, 웨이퍼 반송 장치(12)에 의해 Ti 성막 장치(1 또는 2)로부터 반출한 웨이퍼(W)를 계속해서 TiN 성막 장치(3 또는 4)에 장입한다. 이 때, 웨이퍼(W)는 웨이퍼 반송 장치(12)의 블레이드(14a 또는 14b)에 지지된 상태에서 재차 센서부(15)를 통과하기 때문에, 거기서 Ti 막 성막후의 웨이퍼(W)의 적외선 투과율이 측정된다. 그 후, TiN 성막 장치(3 또는 4)에서 TiN 막의 성막을 실행한다.
Ti 성막 장치(1 또는 2)에 있어서의 Ti 막이나, TiN 성막 장치(3 또는 4)에 있어서의 TiN 막의 성막에 있어서는, 후술하는 바와 같이, 센서부(15)에 있어서의 측정 결과에 근거하여 가열 조건을 설정한다. 그 후, 성막후의 웨이퍼(W)를 웨이퍼 반송 장치(12)에 의해 로드록실(6, 7) 중 어느 한쪽에 반입하여, 그 안을 대기압으로 되돌린 후, 웨이퍼 반출입실(8)내의 웨이퍼 반송 장치(16)에 의해 로드록실내의 웨이퍼(W)를 반출하여, 후프(F) 중 어느 것인가에 수용한다. 이러한 동작을 1로트의 웨이퍼(W)에 대하여 실행하고, 1세트의 처리가 종료한다. 이러한 성막 처리에 의해, Ti 막이나 TiN 막의 성막을 실행할 수 있다.
다음에, TiN 성막 장치(3)를 예로 들어, 그 상세를 설명한다. 도 8은, 본 발명의 1실시형태에 따른 TiN 성막 장치(3)의 개략 구성을 도시하는 단면도이다. 또한, 상술한 바와 같이 TiN 성막 장치(4)도 완전히 동일한 구성을 갖는다. 이 TiN 성막 장치(3)는, 기밀히 구성된 대략 원통형의 챔버(31)를 갖고 있고, 그 안에는 피처리체인 웨이퍼(W)를 수평으로 지지하기 위한 서셉터(32)가 그 중앙 하부에 마련된 원통형의 지지 부재(33)에 의해 지지된 상태로 배치되어 있다. 서셉터(32)의 외연부에는 웨이퍼(W)를 가이드하기 위한 가이드 링(34)이 마련되어 있다.
또한, 웨이퍼(W)의 중앙부에 대응하는 서셉터 중앙부의 영역에는, 히터(35a)가 매설되어 있다. 또한, 히터(35a)의 외측, 즉 웨이퍼(W)의 주연부에 대응하는 서셉터 주연부의 영역에는, 링 형상으로 히터(35b)가 매설되어 있다. 이들 히터(35a, 35b)는, 각각 독립하여 히터 전원(36)으로부터 급전되는 것에 의해 피처리 기판인 웨이퍼(W)를 소정의 온도로 가열하는 저항 가열 히터이다. 본 실시형태에서는, 웨이퍼(W)의 중앙부와 주연부와의 사이에 온도차가 발생하기 쉬운 것을 고려하여, 히터(35a, 35b)에 의해 이들 두개의 영역의 가열 온도를 각각 독립하여 제어하는 구성을 채용하고 있다. 또한, 서셉터(32)는 세라믹 예컨대 AlN으로 구성할 수 있고, 이 경우에는, 세라믹 히터가 구성된다.
또한, 서셉터(32)의 중앙부에는, 온도 검지 수단으로서의 열전쌍(37)이 접속되어 있고, 서셉터(32)의 온도를 검출하여 제어부(50)로 전송한다.
챔버(31)의 천장벽(31a)에는, 절연 부재(39)를 거쳐서 샤워헤드(40)가 마련되어 있다. 이 샤워헤드(40)는, 상단 블럭체(40a), 중단 블럭체(40b), 하단 블럭체(40c)에서 구성되어 있다. 그리고, 하단 블럭체(40c)에는 가스를 토출하는 토출 구멍(47과 48)이 교대로 형성되어 있다. 상단 블럭체(40a)의 상면에는, 제 1 가스 도입구(41)와, 제 2 가스 도입구(42)가 형성되어 있다. 상단 블럭체(40a)의 안에서는, 제 1 가스 도입구(41)로부터 다수의 가스 통로(43)가 분기하고 있다. 중단 블럭체(40b)에는 복수의 가스 통로(45)가 형성되어 있고, 상기 가스 통로(43)가 수평으로 연장하는 복수의 연통로(43a)를 거쳐서 이들 가스 통로(45)에 연통하고 있다. 또한 이들의 가스 통로(45)가 하단 블럭체(40c)의 다수의 토출 구멍(47)에 연통하고 있다.
또한, 상단 블럭체(40a)의 안에서는, 제 2 가스 도입구(42)로부터 다수의 가스 통로(44)가 분기하고 있다. 중단 블럭체(40b)에는 복수의 가스 통로(46)가 형성되어 있고, 상기 가스 통로(44)가 이들 가스 통로(46)에 연통하고 있다. 또한 이들의 가스 통로(46)가 중단 블럭체(40b)내에 수평으로 연장하는 복수의 연통로(46a)에 접속되어 있고, 이들 연통로(46a)가 하단 블럭체(40c)의 다수의 토출 구멍(48)에 연통하고 있다. 그리고, 상기 제 1 및 제 2 가스 도입구(41, 42)는, 가스 공급 기구(20)로부터의 가스 라인(23, 24)에 각각 접속되어 있다.
가스 공급 기구(20)는, 제 1 가스 공급원(21)과 제 2 가스 공급원(22)에 접속되어 있다. 제 1 가스 공급원(21)은, 도시는 생략하지만 예컨대 클리닝 가스인 ClF3 가스를 공급하는 ClF3 가스 공급원, Ti 함유 가스인 TiCl4 가스를 공급하는 TiCl4 가스 공급원, 및 N2 가스를 공급하는 N2 가스 공급원을 가지고 있다. 또한 제 2 가스 공급원(22)은, 도시는 생략하지만 예컨대 상기와는 별도의 N2 가스 공급 원, 및 NH3 가스를 공급하는 NH3 가스 공급원을 가지고 있다. 그리고, 각 가스 공급 라인(23, 24)에는 매스 플로우 컨트롤러 및 밸브(모두 도시를 생략한다)가 마련되어 있다.
샤워헤드(40)에는, 정합기(63)를 거쳐서 고주파 전원(64)이 접속되어 있고, 필요에 따라서 이 고주파 전원(64)으로부터 샤워헤드(40)에 고주파 전력이 공급되도록 되어 있다. 통상은 이 고주파 전원(64)은 필요없지만, 성막 반응의 반응성을 높이고 싶은 경우에는, 고주파 전원(64)으로부터 고주파 전력을 공급하는 것에 의해, 샤워헤드(40)를 거쳐서 챔버(31)내에 공급된 가스를 플라즈마화하여 성막하는 것도 가능하다.
챔버(31)의 저벽(31b)의 중앙부에는 원형의 구멍(65)이 형성되어 있고, 저벽(31b)에는 이 구멍(65)을 덮도록 하방을 향해서 돌출하는 배기실(66)이 마련되어 있다. 배기실(66)의 측면에는 배기관(67)이 접속되어 있고, 이 배기관(67)에는 배기 장치(68)가 접속되어 있다. 그리고 이 배기 장치(68)를 작동시키는 것에 의해 챔버(31)내를 소정의 진공도까지 감압하는 것이 가능하도록 되어 있다.
서셉터(32)에는, 웨이퍼(W)를 지지하여 승강시키기 위한 3개(2개만 도시)의 웨이퍼 지지핀(69)이 서셉터(32)의 표면에 대하여 돌출 및 함몰이 가능하도록 마련되어, 이들 웨이퍼 지지핀(69)은 지지판(70)에 고정되어 있다. 그리고, 웨이퍼 지지핀(69)은, 에어 실린더 등의 구동 장치(71)에 의해 지지판(70)을 거쳐서 승강된다.
챔버(31)의 측벽에는, 웨이퍼 반송실(5)과의 사이에서 웨이퍼(W)의 반출입을 실행하기 위한 반출입구(72)가 형성되어, 게이트 밸브(G)의 개폐에 의해 웨이퍼(W)의 반출입이 실행된다.
다음에, 이러한 TiN 성막 장치에 의해 TiN 막을 성막할 때의 성막 방법에 대하여, 적절히 도 9~도 12를 참조하면서 설명한다.
도 9는 TiN 막을 성막할 때의 주요 공정을 설명하기 위한 플로 차트이다. 성막 처리에 있어서는, 우선, 히터(35a, 35b)에 의해 서셉터(32)를 소정 온도, 예컨대 500~700℃정도로 가열하여, 배기 장치(68)에 의해 챔버(31)내를 배기한 상태로 둔다. 이 상태에서, 게이트 밸브(G)를 열림으로 하여, 진공 상태의 웨이퍼 반송실(5)내에서 반송 장치(12)의 블레이드(14a 또는 14b)에 의해 웨이퍼(W)가 센서부(15)를 통과하도록 하여, 웨이퍼(W)의 적외선 투과율(또는 적외선 흡수율)을 측정한다(스텝 S1). 이 센서부(15)에 의한 적외선 투과율의 측정은, 웨이퍼(W)마다 실시하는 것이 바람직하지만, 하나의 로트에서 동일 종류의 웨이퍼(W)를 복수매 처리하는 것 같은 경우에는, 예컨대 로트마다 한번만 측정하도록 해도 좋다.
센서부(15)를 통과시킨 웨이퍼(W)는, 그대로 반출입구(72)를 거쳐 챔버(31)내로 반입한다(스텝 S2).
다음에, 웨이퍼(W)를 웨이퍼 지지핀(69)상에 얹은 뒤, 반송 장치(12)의 블레이드(14a 또는 14b)를 챔버(31) 외로 퇴피시켜, 게이트 밸브(G)를 닫는다. 계속해서, 예컨대 N2 가스를, 샤워헤드(40)를 거쳐서 챔버(31)내에 도입하여, 웨이퍼(W)에 대하여 예비 가열을 실행한다. 예비 가열 공정이 종료 후, N2 가스의 공급을 정지하고, 웨이퍼 지지핀(69)을 강하시켜, 웨이퍼(W)를 서셉터(32) 상에 탑재한다. 그 후, N2 가스, NH3 가스를, 챔버(31)내가 소정의 압력이 될 때까지 서서히 유량을 올려 도입하고, 이 상태에서 소정 시간 유지하여 두번째 예비 가열을 실행한다. 두번째의 예비 가열의 종료 후, N2 가스 및 NH3 가스의 유량을 동일한 유량으로 유지한 채로, TiCl4 가스를 바람직하게는 소정 유량으로 챔버(31)내에 도입한다. 그리고, 가스 유량 및 압력을 동일하게 유지한 채로, TiN 박막의 성막 처리를 실시한다(스텝 S3).
이 스텝 S3의 성막공정에 있어서는, 소망하는 막두께, 예컨대 5~100nm의 범위의 TiN 막이 성막된다. 이 때의 웨이퍼(W)의 가열 온도는, 예컨대 300~700℃정도, 바람직하게는 600℃정도이다. 웨이퍼(W)의 가열은, 히터(35a, 35b)에 의해서, 예컨대, 웨이퍼(W)의 중앙부의 제 1 영역과, 그 외측의 주연부의 제 2 영역을 따로따로 온도 조정할 수 있도록 히터 전원(36)의 출력이 제어된다. 또한, 성막 처리할 때에는, 반응성을 높이기 위해서 고주파 전원(64)으로부터 고주파 전력을 공급하여 가스를 플라즈마화하는 것이 바람직하다. 플라즈마를 이용하는 경우에는, 450kHz~60MHz, 바람직하게는 450kHz~13.56MHz의 주파수로, 200~1000W, 바람직하게는 200~500W의 고주파 전력을 공급한다.
성막 공정 종료 후, NH3 가스 및 TiCl4 가스를 정지하고, N2 가스를 퍼지 가 스로서 흐르게 하여, 챔버(31)내의 퍼지를 실행한다. 그 후, 필요에 따라서, N2 가스 및 NH3 가스를 소정유량으로 도입하여, 성막한 TiN 박막의 표면의 나이트 라이드 처리를 실행하더라도 좋다. 또한 그 후, 웨이퍼 지지핀(69)을 상승시켜 웨이퍼(W)를 들어 올리고, 게이트 밸브(G)를 열어 반송 장치(12)의 블레이드(14a 또는 14b)를 챔버(31)내에 삽입하여, 웨이퍼 지지핀(69)을 하강시키는 것에 의해 웨이퍼(W)를 블레이드(14a 또는 14b) 상에 실어, 웨이퍼 반송실(5)로 반출한다(스텝 S4).
이리하여 소정 매수의 웨이퍼(W)를 성막 후, 필요에 따라서, 챔버(31)내에 제 1 가스 공급원(21)내의 ClF3 가스 공급원으로부터 ClF3 가스를 공급하는 것에 의해 챔버(31)내의 클리닝을 실행할 수 있다.
다음에, 도 10은, 센서부(15)에 의한 웨이퍼(W)의 열특성의 측정값에 근거하여, 제어부(50)의 지배하에서 히터(35a, 35b)를 제어하기 위한 처리순서를 도시하는 플로우 차트이다.
우선, 스텝 S11에서는, 프로세스 컨트롤러(51)에 의해서, 미리 설정된 웨이퍼(W)의 성막 처리 온도(설정 온도)를 취득한다. 구체적으로는, 제어부(50)의 유저 인터페이스(52)로부터 미리 입력하여, 예컨대 기억부(53)에 보존해 둔 설정 온도를 읽어낸다. 또한, 기억부(53) 또는 임의의 기억 매체로부터, 설정 온도의 정보를 포함하는 레시피를 읽어내도 좋다.
다음에, 스텝 S12에서는, 프로세스 컨트롤러(51)에 의해서, 처리 대상이 되는 웨이퍼(W)의 적외선 투과율을 취득한다. 적외선 투과율은, 상술과 같이 TiN 성 막 장치(3) 등에 웨이퍼(W)를 반입하기 전에, 웨이퍼 반송실(5)내에서 웨이퍼(W)가 센서부(15)를 통과하는 것에 의해 측정된다(도 9의 스텝 S1). 센서부(15)에서 측정된 적외선 투과율은, 즉시 제어부(50)로 전송되어, 기억부(53)에 일시적으로 보존해 두어, 이것을 읽어낼 수 있다.
스텝 S13에서는, 프로세스 컨트롤러(51)에 있어서, 상기 취득된 적외선 투과율을, 미리 작성해 둔 마스터 테이블과 대조하는 것에 의해, 히터 전원(36)으로부터의 히터(35a, 35b)로의 출력을 결정한다. 여기서 사용하는 마스터 테이블의 일례를 도 11에 도시한다. 도 11의 마스터 테이블은, 설정 온도마다 작성된 웨이퍼(W)의 적외선 투과율과 히터(35a, 35b)의 출력 비율을 관련지은 테이블이다. 구체적으로는, 어떤 설정 온도로 처리를 실행하는 경우에, 적외선 투과율의 측정값이 예컨대 A1 였던 경우에는, 도 11에 도시하는 바와 같이 히터 출력은, 중앙부(히터(35a)) : 주연부(히터(35b)) = 1 : 0.97로 결정되고, 적외선 투과율의 측정값이 예컨대 A5 였던 경우는, 히터 출력은, 중앙부 : 주연부 = 1 : 0.90으로 결정된다. 여기서, 히터(35a 및 35b)로의 출력 비율로서는, 예컨대, 공급 전력의 비율, 공급 전압의 비율, 공급 전류의 비율, 출력 시간의 비율 등을 들 수 있다. 또한, 이들의 히터 출력 조건 중 2종 이상을 조합시키는 것도 가능하다.
이 마스터 테이블은, 예컨대, 적외선 투과율을 측정한 샘플 웨이퍼를 탑재한 상태에서, 서셉터(32)의 중앙부 및 주연부의 온도를 실측하여, 히터(35a, 35b)의 출력과 관련짓는 것에 의해 작성할 수 있다. 실제로, 서셉터(32)로부터의 열전도 에 의해 가열하는 경우의 웨이퍼(W)의 열분포를 측정해 보면, 웨이퍼(W)의 중앙부에 비해 주연부쪽이, 온도가 상승하기 쉽고, 적외선 투과율이 작은 웨이퍼(W)일 수록 그 경향이 강하게 나타난다. 따라서, 예컨대 임의의 2장의 웨이퍼(W)의 적외선 투과율의 측정값이 각각 A1, A5 이며, 또한 A5<A1인 경우에는, A5의 웨이퍼(W)에 대해서는 A1의 웨이퍼(W)에 비해서 열흡수하기 쉽기 때문에, 주연부의 열이 중앙부에 비해 상승하기 쉽다. 따라서, 웨이퍼(W)의 주연부에 대응하는 히터(35b)에의 출력을 억제하는 방향으로 변화시키면 좋다.
또한, 도 11의 마스터 테이블은, 제어 모델을 내장하는 시뮬레이션, 예컨대 방사 열전도를 가미한 CFD 시뮬레이션(Computer Fluid Dynamics Simulation) 등에 근거하여 작성해도 좋다. 마스터 테이블은, 제어부(50)의 기억부(53)내, 혹은 임의의 기억 매체에 레시피의 일부로서 보존해 둘 수 있다.
또한, 도 11의 마스터 테이블은, 상기와 같이 설정온도마다 작성해도 좋지만, 설정 온도에 의한 히터(35a 및 35b)의 출력 비율의 차가 적은 경우에는, 복수의 설정 온도를 포함하는 일정한 온도 범위마다 구분한 마스터 테이블을 이용할 수 있다.
그리고, 1장의 웨이퍼(W)가 센서부(15)를 통과할 때마다 도 10에 도시하는 일련의 처리를 실행하는 것에 의해, 각각의 웨이퍼(W)에 대하여, 그 종류(막종류 등)에 따라 히터(35a, 35b)의 출력을 결정하여, 가열 처리를 최적화할 수 있다. 이에 의해, 웨이퍼(W)의 종류에 따른 처리의 재현성을 확보할 수 있는 것은 물론, 웨이퍼(W)의 면내에서 열적(熱的)인 불균형이 발생하는 것을 방지하여, 성막되는 막의 막두께나 막질의 변동 등의 처리의 불균일을 해소할 수 있다. 또한, 예컨대 로트마다 처리 온도를 설정하는 경우에는, 로트내의 각각의 웨이퍼(W)의 처리에 있어서, 도 10의 스텝 S11의 처리를 생략할 수 있다.
도 12는, 상기의 히터(35a, 35b)에의 출력 제어를 근거로, 제어부(50)에서 실행되는 성막 처리시의 온도 제어의 루틴을 도시하는 플로도이다. 또한, 성막 처리시에는, 이미 상기 설정 온도에 근거하여 상기 마스터 테이블에 의해서 결정된 출력 비율로 히터 전원(36)으로부터 히터(35a, 35b)에 전력을 공급하여, 웨이퍼(W)를 가열한 상태로 되어 있다.
그리고, 서셉터(32)의 중앙부에는, 온도 검지 수단으로서의 열전쌍(37)이 배치되어 있고, 성막 처리의 사이에 서셉터(32)의 온도를 연속적으로 측정하고 있다. 이 때문에, 프로세스 컨트롤러(51)는, 수시로, 온도의 측정값을 취득한다(스텝 S21).
[0058]
다음에, 취득한 온도의 측정값과 설정 온도와의 대조를 실행한다(스텝 S22). 계속해서, 스텝 S23에서는, 스텝 S22의 대조의 결과, 측정 온도와 설정 온도에 일정한 기준(온도폭) 이상의 차가 있는지 없는지를 판단한다. 스텝 S23에서 측정 온도와 설정 온도에, 일정한 기준 이상의 차가 있는 경우 YES)에는, 프로세스 컨트롤러(51)로부터 히터 전원(36)으로 제어 신호를 송출하여, 해당 제어 신호에 근거하여 히터(35a, 35b)에의 출력을 보정한다(스텝 S24). 도 8에 도시하는 TiN 성막 장 치(3)의 경우, 열전쌍(37)은 서셉터(3, 2)의 중앙부, 즉 웨이퍼(W)의 제 1 영역(중앙부)에 대응하여 1군데에만 배치되어 있기 때문에, 서셉터(32)의 중앙부의 온도의 측정값밖에 파악할 수 없다. 그러나, 이미 말했듯이 도 11의 마스터 테이블에서는, 처리중인 웨이퍼(W)에 대한 중앙부와 주연부의 열 특성을 가미하여 히터(35a와 35b)에의 출력비율이 최적 배분되어 있다. 스텝 S24의 보정을 실행할 때에도, 해당 출력 비율을 유지한 채로 히터(35a, 35b)에의 출력을 증감하는 것이 바람직하며, 이에 따라 처리 도중의 온도 제어를 쉽게 실행할 수 있다. 또한, 스텝 S24의 보정에 있어서, 예컨대 히터(35a와 35b) 중 어느 것인가, 또는 양쪽에 대한 출력을 임의로 조절하여, 히터(35a와 35b)에의 출력 비율을 변화시키는 것도, 물론 가능하다.
한편, 스텝 S23에서, 측정 온도와 설정 온도에 일정한 기준 이상의 차가 없다(NO)고 판단된 경우에는, 히터(35a, 35b)에의 출력의 보정은 실행되지 않고, 그대로 처리가 속행된다.
상기 스텝 S21 내지 스텝 S24의 순서는, 성막 처리중에 되풀이하여 실행되ㄱ고 이에 의해 성막 처리에 있어서의 온도 제어의 정밀도를 향상시킬 수 있다.
또한, 본 발명은 상기 실시형태에 한정되는 일없이 여러가지의 변형이 가능하다. 예컨대, 상기 실시형태에서는, 웨이퍼(W)에 성막을 실행하는 성막 장치를 예로 들어 설명했지만, 본 발명은 성막 장치이외에도 고정밀도인 온도 제어가 요구되는 여러가지의 반도체 제조 장치에 적용할 수 있다.
또한, 피처리 기판으로서는, 반도체 웨이퍼에 한하지 않고 예컨대 액정 표시 장치(LCD)용 기판 등 다른 것이더라도 좋고, 또한, 기판 상에 다른 층을 형성한 것이더라도 좋다.
또한, 도 4에 도시하는 실시형태의 성막 시스템(100)에서는, 웨이퍼 반송실(5)내에서, 프로세스 모듈마다 센서부(15)를 마련하는 구성으로 하였으나, 센서부를 마련하는 위치는, 웨이퍼(W)가 반드시 통과하는 장소라면 좋기 때문에, 특히 한정되는 것이 아니다. 또한, 각 프로세스 모듈에 대응하여 센서부(15)를 마련하는 것이 아니라, 웨이퍼(W)가 반드시 통과하는 별도의 장소에 배치할 수도 있다. 예컨대, 도 4의 얼라이먼트 챔버(19)에 센서부를 마련하여, 그곳을 웨이퍼(W)가 통과할 때마다 적외선 투과율(또는 적외선 흡수율)을 측정해도 좋다. 또한, 로드록실(6, 7)내에 센서부를 마련하여, 웨이퍼 반출입실(8)로부터 웨이퍼 반송실(5)을 향해서 반송되는 웨이퍼(W)가 그곳을 통과할 때마다 적외선 투과율(또는 적외선 흡수율)을 측정해도 좋다. 이 경우, 얼라이먼트 챔버(19)나, 로드록실(6, 7)에 있어서의 적외선 투과율(또는 적외선 흡수율)의 측정 결과를 기억부(53)에 기억시켜 두어, 각 프로세스 모듈에 웨이퍼(W)를 반입하는 타이밍으로, 기억시켜 둔 상기 측정 결과를 프로세스 컨트롤러(51)에 의해 읽어 들여, 상기와 동일하게 히터(35a, 35b)에의 출력 비율의 제어에 반영시키도록 하는 것도 가능하다.
또한, 예컨대 도 8에 도시하는 TiN 성막 장치(3)에서는, 온도 조정 수단으로서 서셉터(32)에 매설한 저항 가열 히터를 채용했지만, 히터의 형식은 이것에 한하지 않고, 웨이퍼(W)에서 이격된 위치, 예컨대 서셉터(32)에 대향하여 배치한 램프 히터 등을 채용할 수도 있다.
또한, 상기 실시형태에서는, 웨이퍼(W)의 영역을 중앙부와 주연부로 구분하여, 마스터 테이블에 의해 주연부에 대응하는 히터(35b)에의 출력 비율을 변화시켰지만, 중앙부에 대응하는 히터(135a)에의 출력을 변화시켜도 좋고, 양쪽을 변화시키더라도 좋다.
또한, 웨이퍼(W)를 3개 이상의 영역으로 구분하여, 각각 대응하여 독립적으로 온도 제어 가능한 히터에 의해서 가열을 실행하는 것도 할 수 있다.
본 발명은, 각종 반도체 디바이스의 제조 등에서, 반도체 웨이퍼 등의 피처리 기판에 대하여, 온도 제어하면서 성막 등의 처리를 실행하는 경우에 이용할 수 있다.

Claims (21)

  1. 피처리 기판에 대하여, 목적하는 처리를 실행하는 기판 처리 방법에 있어서,
    미리 피처리 기판의 열 특성을 측정하여, 그 측정값에 따라서, 피처리 기판의 복수의 영역에 대하여 독립하여 온도 조절을 하여 피처리 기판을 처리하는 것을 특징으로 하는, 기판 처리 방법.
  2. 제 1 항에 있어서,
    상기 열 특성은, 적외선 흡수율 또는 적외선 투과율인 기판 처리 방법.
  3. 제 1 항에 있어서,
    상기 복수의 영역은, 적어도, 피처리 기판의 중앙부의 제 1 영역과, 그 외측 부분의 제 2 영역을 포함하는 기판 처리 방법.
  4. 제 1 항에 있어서,
    피처리 기판상에 박막을 형성하는 성막 방법인, 기판 처리 방법.
  5. 피처리 기판에 대하여, 목적하는 처리를 실행하는 기판 처리 방법에 있어서,
    미리 피처리 기판의 열 특성을 측정하여, 그 측정값에 따라서, 피처리 기판의 복수의 영역에 대응하여 마련된 복수의 히터에 의한 가열 온도를 각각 독립하여 제어하여 피처리 기판을 처리하는 것을 특징으로 하는, 기판 처리 방법.
  6. 제 5 항에 있어서,
    상기 열 특성은, 적외선 흡수율 또는 적외선 투과율인, 기판 처리 방법.
  7. 제 5 항에 있어서,
    상기 복수의 영역은, 적어도, 피처리 기판의 중앙부의 제 1 영역과, 그 외측 부분의 제 2 영역을 포함하는, 기판 처리 방법.
  8. 제 5 항에 있어서,
    처리 기판상에 박막을 형성하는 성막 방법인, 기판 처리 방법.
  9. 피처리 기판에 대하여, 목적하는 처리를 실행하는 기판 처리 방법에 있어서,
    미리 피처리 기판의 열 특성을 측정하는 공정과,
    상기 열 특성의 측정값에 따라서, 피처리 기판의 복수의 영역에 대응하여 마련된 복수의 히터에의 출력 비율을 선정하는 공정과,
    선정된 출력 비율에 근거하여 상기 히터에의 출력을 실행하여 피처리 기판을 가열하는 공정을 포함하는 것을 특징으로 하는, 기판 처리 방법.
  10. 제 9 항에 있어서,
    상기 히터에의 출력 비율은, 공급 전력의 비율, 공급 전압의 비율, 공급 전류의 비율 또는 출력시간의 비율로부터 선택되는 1종 이상인, 기판 처리 방법.
  11. 제 9 항에 있어서,
    상기 열 특성은, 적외선 흡수율 또는 적외선 투과율인, 기판 처리 방법.
  12. 제 9 항에 있어서,
    상기 복수의 영역은, 적어도, 피처리 기판의 중앙부의 제 1 영역과, 그 외측 부분의 제 2 영역을 포함한, 기판 처리 방법.
  13. 제 9 항에 있어서,
    피처리 기판상에 박막을 형성하는 성막 방법인, 기판 처리 방법.
  14. 피처리 기판을 수용하여 처리를 실행하는 처리 용기와,
    상기 처리 용기내에서 피처리 기판을 기판 탑재면에 탑재하는 기판 탑재대와,
    상기 기판 탑재대에 탑재된 피처리 기판의 온도를, 피처리 기판의 복수의 영역에 대응하여 독립하여 조절하는 온도 조절 수단과,
    피처리 기판의 열 특성에 따라, 상기 온도 조절 수단을 제어하는 제어부를 구비한, 기판 처리 장치.
  15. 제 14 항에 있어서,
    상기 열 특성은, 적외선 흡수율 또는 적외선 투과율인, 기판 처리 장치.
  16. 제 15 항에 있어서,
    상기 복수의 영역은, 적어도, 피처리 기판의 중앙부의 제 1 영역과, 그 외측 부분의 제 2 영역을 포함하는, 기판 처리 장치.
  17. 제 16 항에 있어서,
    상기 온도 조절 수단은, 상기 제 1 영역과 상기 제 2 영역에 대응하여 상기 기판 탑재대에 매설된 저항 가열 히터인, 기판 처리 장치.
  18. 제 16 항에 있어서,
    상기 온도 조절 수단은, 상기 제 1 영역과 상기 제 2 영역에 대응하여 상기 피처리 기판으로부터 이격된 위치에 배치된 램프 히터인, 기판 처리 장치.
  19. 제 14 항에 있어서,
    피처리 기판상에 박막을 형성하기 위한 성막 장치인, 기판 처리 장치.
  20. 컴퓨터상에서 동작하여, 실행시에, 미리 피처리 기판의 열 특성을 측정하여, 그 측정값에 따라서, 피처리 기판의 복수의 영역에 대하여 독립하여 온도 조절을 하여 피처리 기판을 처리하는 기판 처리 방법이 실행되도록, 기판 처리 장치를 제어하는 것인, 제어 프로그램.
  21. 컴퓨터 상에서 동작하는 제어 프로그램이 기억된 컴퓨터 판독 가능한 기억 매체에 있어서,
    상기 제어 프로그램은, 실행시에, 미리 피처리 기판의 열 특성을 측정하여, 그 측정값에 따라서, 피처리 기판의 복수의 영역에 대하여 독립하여 온도 조절을 하고 피처리 기판을 처리하는 기판 처리 방법이 실행되도록, 기판 처리 장치를 제어하는 것인, 컴퓨터 판독 가능한 기억 매체.
KR1020077014619A 2005-04-04 2006-04-04 기판 처리 방법 및 기판 처리 장치 KR100887445B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005107913A JP4786925B2 (ja) 2005-04-04 2005-04-04 基板処理方法および基板処理装置
JPJP-P-2005-00107913 2005-04-04
JP2006007081 2006-04-04

Publications (2)

Publication Number Publication Date
KR20070090957A true KR20070090957A (ko) 2007-09-06
KR100887445B1 KR100887445B1 (ko) 2009-03-10

Family

ID=37073577

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077014619A KR100887445B1 (ko) 2005-04-04 2006-04-04 기판 처리 방법 및 기판 처리 장치

Country Status (5)

Country Link
US (1) US8124168B2 (ko)
JP (1) JP4786925B2 (ko)
KR (1) KR100887445B1 (ko)
CN (1) CN100587108C (ko)
WO (1) WO2006107036A1 (ko)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5032269B2 (ja) * 2007-11-02 2012-09-26 東京エレクトロン株式会社 被処理基板の温度調節装置及び温度調節方法、並びにこれを備えたプラズマ処理装置
DE102007061777B4 (de) * 2007-12-19 2010-12-16 Von Ardenne Anlagentechnik Gmbh Verfahren zur Vakuumbeschichtung von zu beschichtenden Substraten und Vakkumbeschichtungsanlage
US20090316749A1 (en) * 2008-06-23 2009-12-24 Matthew Fenton Davis Substrate temperature measurement by infrared transmission in an etch process
JP5214347B2 (ja) * 2008-06-24 2013-06-19 株式会社東芝 半導体装置の製造方法および半導体装置の製造装置
KR101182502B1 (ko) 2008-09-30 2012-09-12 도쿄엘렉트론가부시키가이샤 기판의 이상 배치 상태의 검지 방법, 기판 처리 방법, 컴퓨터 판독 가능한 기억 매체 및 기판 처리 장치
JP5320171B2 (ja) * 2009-06-05 2013-10-23 東京エレクトロン株式会社 基板処理装置
US20110185969A1 (en) * 2009-08-21 2011-08-04 Varian Semiconductor Equipment Associates, Inc. Dual heating for precise wafer temperature control
US9070726B2 (en) * 2009-11-02 2015-06-30 Ligadp Co., Ltd. Temperature control method of chemical vapor deposition device
JP5447111B2 (ja) * 2010-04-07 2014-03-19 信越半導体株式会社 Ｓｏｉウェーハの熱処理温度を求める方法及びランプ加熱型の気相成長装置における反応炉の温度管理方法
JP5026549B2 (ja) * 2010-04-08 2012-09-12 シャープ株式会社 加熱制御システム、それを備えた成膜装置、および温度制御方法
JP5781803B2 (ja) * 2011-03-30 2015-09-24 東京エレクトロン株式会社 温度制御方法及びプラズマ処理システム
WO2012143840A1 (en) * 2011-04-20 2012-10-26 Koninklijke Philips Electronics N.V. Measurement device and method for vapour deposition applications
US8552346B2 (en) 2011-05-20 2013-10-08 Applied Materials, Inc. Methods and apparatus for controlling temperature of a multi-zone heater in an process chamber
CN102534567B (zh) 2012-03-21 2014-01-15 中微半导体设备(上海)有限公司 控制化学气相沉积腔室内的基底加热的装置及方法
CN103572260B (zh) * 2012-07-25 2016-06-08 北京北方微电子基地设备工艺研究中心有限责任公司 加热装置及具有其的cvd设备的反应腔、cvd设备
CN103726033A (zh) * 2012-10-10 2014-04-16 无锡尚德太阳能电力有限公司 一种用于控制等离子体增强化学气相沉积炉体温度的方法
US20140251214A1 (en) * 2013-03-06 2014-09-11 Applied Materials, Inc. Heated substrate support with flatness control
JP6415971B2 (ja) * 2014-12-25 2018-10-31 東京エレクトロン株式会社 基板処理装置、基板処理方法及び基板処理プログラムを記録した記録媒体
JP6581387B2 (ja) * 2015-05-12 2019-09-25 株式会社日立ハイテクノロジーズ プラズマ処理装置およびプラズマ処理方法
JP6473659B2 (ja) * 2015-05-13 2019-02-20 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法および熱処理装置
JP6688172B2 (ja) * 2016-06-24 2020-04-28 東京エレクトロン株式会社 基板処理システムおよび方法
US10041789B2 (en) * 2016-09-30 2018-08-07 Axcelis Technologies, Inc. Integrated emissivity sensor alignment characterization
JP6884082B2 (ja) * 2017-10-11 2021-06-09 株式会社Ｓｃｒｅｅｎホールディングス 膜厚測定装置、基板検査装置、膜厚測定方法および基板検査方法
JP6971199B2 (ja) 2018-05-31 2021-11-24 東京エレクトロン株式会社 基板処理方法および基板処理装置
JP7094804B2 (ja) * 2018-07-03 2022-07-04 東京エレクトロン株式会社 基板処理装置および基板処理方法
JP7154160B2 (ja) * 2019-03-18 2022-10-17 東京エレクトロン株式会社 温度測定機構、温度測定方法、およびステージ装置
JP2022545500A (ja) * 2019-08-30 2022-10-27 アプライド マテリアルズ インコーポレイテッド 電子ビームｐｖｄ終点検出および閉ループ処理制御システム
JP7449799B2 (ja) * 2020-07-09 2024-03-14 東京エレクトロン株式会社 載置台の温度調整方法及び検査装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4969748A (en) * 1989-04-13 1990-11-13 Peak Systems, Inc. Apparatus and method for compensating for errors in temperature measurement of semiconductor wafers during rapid thermal processing
JPH03278524A (ja) * 1990-03-28 1991-12-10 Nec Corp 半導体基板加熱装置
US5436172A (en) * 1991-05-20 1995-07-25 Texas Instruments Incorporated Real-time multi-zone semiconductor wafer temperature and process uniformity control system
JPH06158314A (ja) 1992-11-24 1994-06-07 Hitachi Ltd 真空処理装置および方法
JP3451097B2 (ja) * 1991-08-16 2003-09-29 東京エレクトロン株式会社 熱処理装置
JPH05195221A (ja) * 1991-09-27 1993-08-03 Toppan Printing Co Ltd 真空成膜装置
JPH0845909A (ja) * 1994-07-26 1996-02-16 Sony Corp 試料台
JPH10261565A (ja) * 1997-03-18 1998-09-29 Nikon Corp 荷電粒子線露光装置
US6423949B1 (en) * 1999-05-19 2002-07-23 Applied Materials, Inc. Multi-zone resistive heater
JP3953247B2 (ja) * 2000-01-11 2007-08-08 株式会社日立国際電気 プラズマ処理装置
JP4282204B2 (ja) * 2000-03-27 2009-06-17 株式会社東芝 熱処理方法
JP2003045818A (ja) 2001-08-02 2003-02-14 Hitachi Kokusai Electric Inc 基板処理装置および半導体装置の製造方法
US6994750B2 (en) * 2001-09-10 2006-02-07 Matsushita Electric Industrial Co., Ltd. Film evaluating method, temperature measuring method, and semiconductor device manufacturing method
FR2846786B1 (fr) * 2002-11-05 2005-06-17 Procede de recuit thermique rapide de tranches a couronne

Also Published As

Publication number Publication date
US20070292598A1 (en) 2007-12-20
CN1969059A (zh) 2007-05-23
US8124168B2 (en) 2012-02-28
WO2006107036A1 (ja) 2006-10-12
JP4786925B2 (ja) 2011-10-05
JP2006283173A (ja) 2006-10-19
KR100887445B1 (ko) 2009-03-10
CN100587108C (zh) 2010-02-03

Similar Documents

Publication Publication Date Title
KR100887445B1 (ko) 기판 처리 방법 및 기판 처리 장치
KR100960180B1 (ko) 열처리 방법, 열처리 장치, 제어 장치 및 제어 프로그램을 기록한 컴퓨터로 판독 가능한 기록 매체
TWI453560B (zh) A substrate processing device and a method of determining whether or not to adjust the method
US10340164B2 (en) Substrate processing apparatus, method of measuring temperature of substrate processing apparatus and non-transitory computer-readable recording medium
JP6944990B2 (ja) 基板処理装置、半導体装置の製造方法およびプログラム
CN110299304A (zh) 基板处理装置、半导体装置的制造方法和记录介质
JP2011066254A (ja) 基板処理装置
TWI724425B (zh) 基板處理裝置、半導體裝置的製造方法及記錄媒體
JP2007335500A (ja) 基板処理装置の温度制御方法
TW200414316A (en) Thermal processing apparatus and thermal processing method
US11553565B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and non-transitory computer-readable recording medium
KR102384558B1 (ko) 기판 처리 장치, 반도체 장치의 제조 방법 및 프로그램
JP4880408B2 (ja) 基板処理装置、基板処理方法、半導体装置の製造方法、メインコントローラおよびプログラム
JP2003037108A (ja) 反応管及び熱処理装置
JP2003037147A (ja) 基板搬送装置及び熱処理方法
WO2023047922A1 (ja) 基板処理装置、半導体装置の製造方法およびプログラム
CN115410949A (zh) 基板处理装置、半导体装置的制造方法以及存储介质
JP2005123308A (ja) 基板処理装置
JP2010010458A (ja) 基板処理装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120130

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20130201

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee