KR20070084429A - 집적 회로 칩 장치 - Google Patents

집적 회로 칩 장치 Download PDF

Info

Publication number
KR20070084429A
KR20070084429A KR1020077011528A KR20077011528A KR20070084429A KR 20070084429 A KR20070084429 A KR 20070084429A KR 1020077011528 A KR1020077011528 A KR 1020077011528A KR 20077011528 A KR20077011528 A KR 20077011528A KR 20070084429 A KR20070084429 A KR 20070084429A
Authority
KR
South Korea
Prior art keywords
integrated circuit
circuit chip
carbon nanotube
chip device
support substrate
Prior art date
Application number
KR1020077011528A
Other languages
English (en)
Other versions
KR101183754B1 (ko
Inventor
크리스 윌랜드
헨드리쿠스 요한네스 요카부스 수넨
Original Assignee
코닌클리즈케 필립스 일렉트로닉스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 코닌클리즈케 필립스 일렉트로닉스 엔.브이. filed Critical 코닌클리즈케 필립스 일렉트로닉스 엔.브이.
Publication of KR20070084429A publication Critical patent/KR20070084429A/ko
Application granted granted Critical
Publication of KR101183754B1 publication Critical patent/KR101183754B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29393—Base material with a principal constituent of the material being a solid not provided for in groups H01L2224/293 - H01L2224/29391, e.g. allotropes of carbon, fullerene, graphite, carbon-nanotubes, diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Carbon And Carbon Compounds (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Compositions Of Macromolecular Compounds (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 칩과 패키지-유형 기판을 구비하는 집적 회로 칩 장치의 다양한 특성을 용이하게 한다. 다양한 예시적인 실시예에서, 탄소 나노튜브-충진 재료(110)는 장치 내에서 집적 회로 칩(220, 340)과 패키지-유형 기판(210, 350) 사이에 사용된다. 탄소 나노튜브-충진 재료는 패키지 인캡슐레이션(몰드 혼합물(330)과 동일), 다이 부착(374) 및 플립-칩 언더필(240)과 같은 다양한 애플리케이션에서 사용된다. 탄소 나노튜브는 세기, 열 전도성, 전기 전도성, 내구성 및 흐름과 같은 다양한 특성을 용이하게 한다.

Description

집적 회로 칩 장치{CARBON NANOTUBE-BASED FILLER FOR INTEGRATED CIRCUITS}
본 발명은 집적 회로 디바이스 및 그 접근법에 관한 것으로, 보다 구체적으로는, 나노튜브 재료를 사용하는 집적 회로 몰드(mold) 또는 부착 필러(attachment filler)에 관한 것이다.
몰드 혼합물 및 언더필과 같은 집적 회로 칩 애플리케이션에 대한 필러 재료는 회로의 제조 및 구현에 있어서 중요한 역할을 한다. 예를 들어, 집적 회로, 프립-칩 유형 회로 및 그외의 회로는 종종 기판 상에 장착되고, 이때 몰드 유형 재료는 기판 상에 회로를 인캡슐레이션한다. 이러한 애플리케이션에서, 필러 재료는 회로(예를 들어, 칩) 아래, 솔더 볼 유형 커넥터와 같은 회로 접속부 내부 및 주변에서 언더필로서 사용된다. 필러 재료는, 인캡슐레이션 몰드 유형 애플리케이션 또는 언더필 애플리케이션에서, 회로 및/또는 칩을 자신의 위치에 고정하는 역할을 한다. 또한, 필러 재료는 이러한 회로 및 커넥터를 전기적으로 절연시키는 데에 사용될 수 있다.
이러한 목적으로 다양한 필러 재료가 사용될 수 있다. 실리카는 언더필 및 몰드 혼합물로서 사용되는 필러 재료의 한 유형이다. 실리카는 일반적으로 에폭시와 같은 다른 재료와 혼합되고, 집적 회로 및 패키지를 구비하는 애플리케이션에 있어서, 그러한 회로 및 패키지를 지지하는 세기와 같은 원하는 재료 특정을 제공한다. 다른 유형의 필러 재료는 은이다. 은 또한 일반적으로 에폭시와 혼합하여 사용되고, 이것은 종종 다이를 패키지에 부착하는 데에 사용된다.
다양한 회로 애플리케이션에서, 회로에 의해 발생된 열을 다루는 것은 중요하다. 집적 회로 디바이스가 작아지면서, 회로는 서로 보다 가깝게 패키징되고, 따라서, 상당한 양의 전류가 작은 영역을 통해 흐른다. 증가된 밀도 및/또는 전력 소비는 일반적으로 열 발생의 증가를 나타내고, 이것은 회로 구성 요소에 대한 잠재적인 문제를 내포할 수 있다.
몰드 혼합물, 언더필 재료(칩과 패키지 사이) 및 다이 부착 재료를 갖는 필러 재료 및 애플리케이션의 열 전도성은 두 개를 접속시키는 회로뿐 아니라, 칩과 패키지 내의 회로로부터의 열을 제거하는 것에 영향을 미친다. 실리카는 일반적으로 예를 들어, 금속과 같은 전기적으로 전도성인 재료에 비하여 낮은 열 전도성을 갖는다. 이러한 특성으로, 실리카 필러를 사용하는 패키징 재료를 포함한 회로로부터 열을 제거하는 것을 쉽지 않다.
일부 예에서, 열의 부적절한 제거는 수명과 성능 문제로 이어질 수 있다. 집적 회로 디바이스가 보다 높은 밀도로 제조됨에 따라, 이러한 문제가 부각된다. 또한, 집적 회로로부터 고성능이 요구됨에 따라, 열 문제에 관한 성능의 변동이 성능 문제점을 야기할 수 있다.
상기의 난점과 다른 난점들이 다양한 애플리케이션에서의 회로 기판의 구현 시에 존재한다.
본 발명의 다양한 측면은 집적 회로 및 다른 디바이스에서 구현될 수 있는 기판 및/또는 패키징을 포함한다. 본 발명은 다수의 구현 및 애플리케이션에서 예시적으로 기술되었으며, 그 중 일부가 하기에 요약되었다.
본 발명의 다양한 애플리케이션은 탄소-나노튜브가 강화된 집적 회로 칩 패키지 장치에 관한 것이다. 다양한 예시적인 실시예에서, 탄소 나노튜브가 강화된 재료는 지지 기판과 집적 회로 칩 사이의 장치 및 관계를 용이하게 하는 데에 사용된다.
예시적인 실시예에 따르면, 집적 회로 인터페이스-유형 재료는 탄소 나노튜브를 포함한다. 인터페이스-유형 재료는 지지 기판을 구비하는 장치 내의 집적 회로 칩의 구조적 지지를 용이하게 한다.
본 발명의 다른 예시적인 실시예에서, 집적 회로 칩 장치는 탄소 나노튜브 강화된 몰드 혼합물을 포함한다. 집적 회로 칩은 지지 기판에 연결된다. 몰드 혼합물은 집적 회로 칩과 지지 기판의 일부분 위에 전반적으로 위치한다. 일부 애플리케이션에서, 몰드 혼합물은 집적 회로 칩, 칩과 지지 기판 또는 다른 구성 요소 사이의 전기 접속부를 실질적으로 인캡슐레이션한다. 몰드 혼합물 내의 탄소 나노튜브 재료는 집적 회로 칩 및/또는 그들 사이의 전기 접속부로부터의 열 전달을 용이하게 한다.
본 발명의 다른 예시적인 실시예에서, 집적 회로 칩 장치는 탄소 나노튜브 강화된 언더필 재료를 포함한다. 집적 회로 칩은 집적 회로 칩과 지지 기판 사이의 전기 컨덕터를 통해 지지 기판으로 연결된다. 탄소 나노튜브 개선된 언더필 재료는 일반적으로 전기 컨덕터를 둘러싸고 지지하는 집적 회로 칩과 기판 사이로 흐른다. 언더필 재료 내의 탄소 나노튜브 재료는 컨덕터 및/또는 집적 회로 칩 및/또는 지지 기판으로부터의 열 전달을 용이하게 한다.
탄소 나노튜브 강화된 본딩 재료는 본 발명의 다른 예시적인 실시예와 관련하여 집적 회로 칩을 지지 기판에 고정하도록 사용된다. 본딩 재료는 집적 회로 칩과 지지 기판 사이에 형성되어 그 둘을 물리적으로 연결시킨다. 본딩 재료 내의 탄소 나노튜브 재료는 집적 회로 칩, 지지 기판 및/또는 그들 사이의 커넥터로부터의 열 전달을 용이하게 한다. 일 구현에서, 본딩 재료는 전기적으로 전도성인 본딩 재료를 형성하기에 충분한 농도의 탄소 나노튜브 재료를 포함한다.
본 발명의 상기 요약은 본 발명에 대해 설명된 각 실시예 또는 모든 구현을 기술하고자 하는 것은 아니다. 첨부된 도면과 하기의 상세한 설명이 이러한 실시예를 보다 구체적으로 예시한다.
도 1a는 본 발명의 예시적인 실시예에 따른, 탄소 나노튜브 필러를 갖는 기판-유형 재료의 단면도,
도 1b는 본 발명의 예시적인 실시예에 따른, 탄소 나노튜브 및 실리카 필러(silica filler)를 갖는 기판-유형 재료의 단면도,
도 2는 본 발명의 다른 예시적인 실시예에 따른, 탄소 나노튜브 언더필(underfill) 재료를 갖는 플립-칩 디바이스를 도시한 도면,
도 3은 본 발명의 다른 예시적인 실시예에 따른, BGA-유형 기판 및 이것에 연결된 집적 회로 칩을 구비한 집적 회로 디바이스를 도시한 도면.
본 발명은 첨부된 도면에 관련된 본 발명의 다양한 실시예에 대한 하기의 상세한 설명으로부터 보다 완벽하게 이해될 수 있다.
본 발명이 다양한 변경 및 대체의 형태로 수정될 수 있지만, 본 발명에 대한 명세가 예시의 방법으로 도면에 도시되었으며 하기에서 상세하게 기술될 것이다. 그러나, 본 발명이 기술된 특정 실시예로 제한되는 것은 아님을 이해해야 한다. 그와 반대로, 본 발명은 첨부된 특허청구범위에 의해 정의되는 바와 같은 본 발명의 범주 내에 포함되는 모든 변경, 균등물 및 대안을 커버한다.
본 발명은 패키지 재료, 특히 칩-패키지 장치에 사용되는 몰드 또는 필러 재료와 같은 패키징 재료를 포함하고 이것으로부터 이익을 얻는 다양한 회로 및 접근법에 대해 적용가능하다. 본 발명이 이러한 적용에 제한되어야 하는 것은 아니지만, 이러한 환경에서의 예시에 대한 기술을 통해 본 발명의 다양한 측면에 대한 이해가 가장 잘 획득될 것이다.
본 발명의 예시적인 실시예에 따르면, 탄소 나노튜브-유형 필러 재료가 집적 회로 칩 패키지 장치에 사용된다. 다양한 애플리케이션은 패키지 유형 기판에 집적 회로 칩을 고정하는 것을 포함한다. 다른 애플리케이션은 칩과 패키지 기판의 사이와 같이, 회로 사이에서의 (반드시 고정되지는 않은) 인터페이싱을 포함한다. 또 다른 애플리케이션은 칩을 패키지 유형 기판에 고정하고 칩과 기판 사이를 인터페이싱하는 것을 포함한다.
다른 예시적인 실시예에서, 몰드-유형 탄소 나노튜브 혼합물은 패키지 기판 상의 집적 회로 칩 위에 및/또는 집적 회로 칩을 인캡슐레이션하도록 사용된다. 집적 회로 칩은 일반적으로 패키지 기판 상에 배치되고, 이때 회로는 칩을 패키지에 접속시켜 그들 사이에서 신호(즉, 입력 및 출력)를 전달하도록 한다. 몰드-유형 탄소 나노튜브 혼합물은 집적 회로 칩 위에 형성되어 회로를 접속시키고 (예를 들어, 본드와이어, 솔더 볼 및/또는 리드프레임), 칩과 임의의 커넥터를 서로로부터 전기적으로 절연시킨다. 몰드 내의 탄소 나노튜브는 집적 회로 칩 및/또는 패키지 기판으로부터 이것이 장착된 곳으로의 열의 전달을 촉진한다.
다른 예시적인 실시예에서, 집적 회로 패키지 인터페이스 재료는 탄소 나노튜브 필러를 포함한다. 인터페이스 재료는 집적 회로 칩과 패키지 유형 기판이 서로 연결되었을 때 이들 사이의 빈 공간을 충진하는 데에 사용된다. 일부 애플리케이션에서, 인터페이스 재료는 플립-칩 유형 애플리케이션에 구현된 솔더 범프 (solder bumps)의 둘레와 같이, 집적 회로 칩과 패키지 기판 사이의 회로 접속부 주변의 영역을 충진한다. 탄소-나노튜브 유형 재료는 이 재료로 구현된 집적 회로 칩(또는 칩들)에 의해 발생한 열을 전도하도록 구현된다.
일 애플리케이션에서, 인터페이스 재료는 집적 회로 칩과 패키지 기판 사이에서 흐르도록 구성된 언더필 재료이다. 탄소 나노튜브는 칩과 패키지 사이의 회로 커넥터 주변의 빈 공간을 충진하는 것을 용이하게 하는 유동 특성을 획득하도록 선택된 언더필 재료 전체에서 혼합된다. 언더필 재료는, 예를 들어 앞서 언더필 애플리케이션에서 사용된 재료로 구현될 수 있다. 나노튜브는 언더필 재료와 함께 빈 공간으로 흘러들어가 회로 커넥터 및 장치에 따라서는, 칩 및/또는 패키지로부터의 열을 이동시키는 것을 촉진한다.
다른 예시적인 실시예에서, 탄소 나노튜브는 전술된 바와 같은 집적 회로 칩에 사용되는 기판-유형 재료를 지지하거나, 또는 강화하는 데에 사용된다. 탄소 나노튜브-강화 재료는 집적 회로 칩과 패키지 기판 사이의 고정 인터페이스를 형성하거나 또는 패키지 기판을 인캡슐레이션함으로써 집적 회로 칩을 패키지 기판에 고정하도록 배치된다.
일부 애플리케이션에서, 탄소 나노튜브-강화 재료는 집적 회로 칩과 패키지 기판 사이의 배열을 유지하도록 실질적인 지지를 제공한다. 예를 들어, 탄소 나노튜브-강화 재료는 집적 회로 칩을 패키지 기판에 대한 자신의 위치에 고정하는 물리적 지지력의 대부분을 제공하도록 배치될 수 있다. 다른 애플리케이션에서, 탄소 나노튜브-고정 재료는 집적 회로 칩을 자신의 위치에 고정하는 물리적 지지력의 75% 이상을 제공한다. 이러한 애플리케이션에서, 물리적인 지지력은 집적 회로 칩을 패키지 기판에 대해 유지시키는 탄소 나노튜브-고정 재료의 능력에 관련될 수 있다(즉, 이러한 재료가 없는 경우, 칩은 패키지에 대해 미세한 압력 하에서도 움직일 수 있다).
다른 예시적인 실시예에서, 탄소 나노튜브 필러를 갖는 몰드-유형 재료는 회로, 회로 구성 요소, 집적 회로 칩 및 접속 회로와 같은 열-발생 구성 요소에 인접하게 선택적으로 위치된다. 일반적으로, 몰드-유형 재료는 인캡슐레이션 몰드 혼합물, 언더필 재료 및 다이 부착 재료 중 하나 이상으로 구현될 수 있다. 몰드-유형 재료는 열-발생 구성 요소에 의해 발생된 열에너지를 전도한다. 몰드 유형 재료는 회로 기판을 기판 자신 및/또는 회로 패키지 구성 요소를 함께 본딩하는 데에 사용되는 재료를 갖는 패키지의 다른 부분과 패키징하는 데에 사용되어 칩을 인캡슐레이션하거나 또는 회로 구성 요소들 사이의 빈 공간을 충진한다. 일부 애플리케이션에서, 몰드-유형 재료는 특정 회로로부터 열을 전도시키도록 배치된다. 다른 애플리케이션에서, 몰드-유형 재료는 일반적으로 특정 층 또는 기판에서의 열을 균일하게 방산하도록 배치된다.
다양한 유형의 탄소 나노튜브 재료는 본 명세서에서 기술된 다양한 애플리케이션에서 사용될 수 있고, 특정 애플리케이션에서 선택된 필요성에 부합하도록 다른 재료와 혼합된다. 예를 들어, 탄소 나노튜브 더스트(dust), 복수-측벽 및 단일-측벽의 탄소 나노튜브 및 그외의 탄소-나노튜브 기반의 재료가 서로 다른 애플리케이션에서 사용된다. 이러한 탄소 나노튜브 재료는 일반적으로, 실리카 또는 그외 일반적인 충진 재료보다 작다.
또한, 난소 나노튜브 재료의 유형은 견고함, 세기, 열 전도성, 전기 전도성 (또는 그것의 결여) 및 재료를 에폭시 또는 레진과 같은 다른 재료와 혼합하는 능력과 같은, 특정하게 나타난 애플리케이션 필요성에 대해 선택될 수 있다. 예를 들어, 탄소 나노튜브 재료와 이것이 혼합되는 재료가 예로서 언더필 애플리케이션에서 흘러야 할 때, 탄소 나노튜브 재료의 크기는 흐름을 용이하게 하도록 충분히 작아야 한다. 이에 관하여, 작은-크기의 탄소 나노튜브 더스트가 언더필 유형 재료와 쉽게 혼합된다. 따라서, 탄소 나노튜브 재료가 포함되는 재료 유형은 세기, 내구성 및 가연성과 같은 다양한 특성을 획득하도록 혼합된다.
다양한 지지 및/또는 열 소산 실시예에서, 탄소 나노튜브는 특정한 지지 또는 열 소산에 대한 필요성을 만족시키도록 특정 방향으로 배향된다. 일부 애플리케이션에서, 탄소 나노튜브 재료는 에폭시 또는 플라스틱과 같은 몰드-유형 재료 전체에서 임의로 또는 균일하게 혼합된다. 다른 애플리케이션에서, 탄소 나노튜브는 임의의 견고함 및/또는 지지 애플리케이션에서의 세기를 획득하도록 특정 방향으로 배열된다.
이제 도면을 참조하면, 도 1a는 본 발명의 예시적인 실시예에 따른, 탄소 나노튜브 필러를 갖는 기판-유형 재료(100)의 단면도이다. 탄소 나노튜브 필러는 기판-유형 재료(100) 내의 작은 원으로 도시되었으며, 이 필러 재료는 (110)로 표시되었다. 예시로서 원으로 도시되었지만, 필러 재료는 더스트, 단일 및/또는 복수-측벽의 탄소 나노튜브와 같은 다양한 유형의 탄소 나노튜브 재료로 구현될 수 있다. 또한 도시된 장치는 단지 예시적인 것으로, 장치 및 탄소 나노튜브 필러의 배치에 대한 다양한 접근법이 이러한 예시적인 실시예에서 적용될 수 있다. 이에 관 하여, 전술된 바와 같은 도 1a 및 도 1b에서의 탄소 나노튜브 필러의 도시된 형태 및 배치는 예시를 위한 것이며 다양한 형태 및 배치를 포함한다.
도 1b는 본 발명의 다른 예시적인 실시예에 따른, 탄소 나노튜브 및 실리카 필러를 갖는 기판-유형 재료(120)의 단면도이다. 기판-유형 재료(120)는 도 1a의 재료(100)와 유사하며, 이때 탄소 나노튜브 필러에 실리카 필러가 추가된다. 작은 또렷한 원은 도 1a에 도시된 것과 유사한, 탄소 나노튜브 필러의 예시적인 표현을 도시하는 데에 사용되고, 이때 대표적인 탄소 나노튜브 필러가 (130)으로 표시된다. 작은 빗금친 원은 실리카 필러의 예시적인 표현을 도시하는 데에 사용되고, 이때 대표적인 실리카 필러는 (132)로 표시된다.
도 1a의 기판-유형 재료(100) 및 도 1b의 기판-유형 재료(120)는 인캡슐레이션 몰드 혼합물, 다이 부착 재료 및 언더필과 같은 다양한 애플리케이션에서 구현될 수 있다. 이에 관하여, 재료(100, 120)는 하기에서 기술된 특성을 포함하는 본 명세서에 개시된 다양한 예시로 구현될 수 있다.
도 1a 및 도 1b에 각각 도시된 기판-유형 재료(100, 120) 내의 탄소 나노튜브 필러(130) 및/또는 실리카 필러(132)의 농도는 다양한 조건을 만족시키도록 선택된다. 예를 들어, 탄소 나노튜브 필러의 농도는 높은 열 전달을 필요로 하고 전기 전도성에 대해서는 관대한 애플리케이션에 대해 상대적으로 높다. 기판-유형 재료가 전기적으로 전도성일 수 없는 애플리케이션에서(예를 들어, 언더필 애플리케이션에서), 나노튜브 필러의 농도는 전기 전도를 억제하도록 충분히 낮게 유지된다. 필러 애플리케이션에 대한 일반적인 정보 및 도전성에 관한 특정 정보는 본 명 세서에 개시된 이러한 및/또는 다른 예시적인 실시예와 관련하여 구현될 수 있고, 본 명세서에서 전체를 참조로서 인용하는 Patrick Collins 및 John Hagerstrom의 발명의 명칭 "CREATING HIGH PERFORMANCE CONDUCTIVE COMPOSITES WITH CARBON NANOTUBES"를 참조로 할 수 있다.
일 구현에서, 전기 전도성은 탄소 나노튜브 필러 재료(도 1a에서의 (110), 도 1b에서의 (130))의 농도를 확립함으로써 충분히 낮게 억제된다. 이러한 탄소 나노튜브 필러 농도는 기판-유형 재료의 구성, 도 1b의 예에서 실리카(또는 다른) 필러 재료에 대해 제어된다. 예를 들어, 기판-유형 재료가 일반적으로 전기적으로 절연성일 때, 탄소 나노튜브 재료의 보다 높은 농도가 구현될 수 있고, 이때 전반적인 기판 재료는 일반적으로 비-도전성 배열로 유지한다.
탄소 나노튜브 재료의 농도는 실리카와 같은 다른 필러 재료로부터 독립적이거나 또는 다른 필러 재료에 관련하여 사용될 수 있다. 예를 들어, 일부 애플리케이션에서, 결합된 필러의 특정 양이 유지되고, 이때 탄소 나노튜브 필러의 농도는 실리카 필러에 대해 선택된다(예를 들어 보다 적은 탄소 나노튜브 필러는 보다 많은 실리카 필러를 의미한다). 따라서 실리카 필러에 대한 탄소 나노튜브 필러의 농도를 상승 또는 감소시키는 것은 필러가 사용되는 기판-유형 재료의 도전성을 상승 또는 하강시킨다.
도 1a 및 도 1b에서의 기판-유형 재료(100) 또는 재료(120)에 각각 사용되는 (필러를 둘러싸는) 재료는 특정 애플리케이션에 대한 필요성을 만족시키도록 선택된다. 예를 들어, 기판-유형 재료가 예로서 칩을 패키지에 고정시킴으로써 집적 회 로 칩을 지지해야 하는 경우, 재료는 점착성-유형 특성을 획득하도록 선택된다. 기판-유형 재료가 흘러야 하는 경우, 흐름 특성을 갖는 재료가 선택된다. 강한 접속으로부터 이득을 얻는 애플리케이션에서, 에폭시-유형 재료가 사용될 수 있다. 보다 약한 세기, 또는 보다 부착력으로부터 이득을 얻는 애플리케이션에서, 저온 열가소성 재료가 사용될 수 있다.
도 2는 본 발명의 다른 예시적인 실시예에 따른, 탄소 나노튜브 필러 재료를 사용하는 플립-칩 디바이스(200)를 도시한다. 플립-칩 디바이스(200)는 회로-면이 패키지 기판(210) 상에 접하는 역전된, 또는 플립된(flipped) 집적 회로 칩(220)(플립-칩)을 포함한다. 회로 면이 위를 향하는 종래-배향의 칩에 비교하여, 이러한 접근법은 플립-칩(220) 내의 회로가 패키지 기판(210)에 보다 근접하게 접속하도록 하고, 회로 접속 길이를 감소시키고, 따라서 디바이스(200)의 속도를 증가시킨다.
플립-칩(220)과 패키지 기판(210)의 접속은 각각 (230, 232)로 표시되고 플립-칩(220)의 단부에 대향하는 대표적인 종래의 솔더 볼 커넥터를 포함하는 일련의 커넥터이다. 언더필 재료(240)는 플립-칩(220)과 패키지 기판(210) 사이에 위치하고, (230, 232)로 표시된 커넥터를 포함하는 커넥터 둘레의 빈 공간을 충진한다.
언더필 재료(240)는 플립-칩과 패키지 기판 자신들 상의 임의의 회로 표면(예를 들어 패드)를 실링(seal)할 뿐만 아니라, 플립-칩(220)과 패키지 기판(210) 사이의 실(seal) 접속을 돕는다. 이에 관하여, 언더필 재료(240)는 확장된 필요에 맞춰 전기적으로 비-전도성이며 플립-칩(220)과 패키지 기판(210) 사이의 도전성 회로 사이의 전기적 전도를 억제한다.
언더필 재료(240) 내의 탄소 나노튜브 필러 재료는 언더필을 일반적으로 비-도전성 상태로 유지하는 방법으로 에폭시와 같은 재료로 특정 농도에서 구현된다. 탄소 나노튜브 필러 재료는 예를 들어 도 1a 및/또는 도 1b에 도시된 바와 같이 혼합된다. 이러한 접근법으로, 탄소 나노튜브 필러 재료는 언더필 재료(240)의 열 전도성을 강화하고 동시에 이 언더필에서 일반적으로 비-도전성인 특성을 유지한다.
일 구현에서, 커넥터(솔더 볼(230, 232)을 포함)는 산화물과 같은 전기적으로 절연성인 재료로 코팅되거나 또는 다른 방법으로 배열되고, 이때 이것은 커넥터를 언더필 재료(240)로부터 분리시키고 전기적으로 절연시킨다. 언더필(240) 내의 탄소 나노튜브 재료는 따라서 절연된 회로 구성 요소로부터의 전기를 보다 적은 양만큼 전도시킨다. 일부 예에서, 절연 재료는 언더필로부터 회로를 충분하게 절연함으로써 언더필이 언더필의 전기 전도성을 형성하는 탄소 나노튜브 재료를 상대적으로 높은 농도로 형성되도록 한다.
다른 구현에서, 언더필 재료(240)는 대표적인 종래의 솔더 볼 커넥터(230, 232)를 포함하는 회로 커넥터를 지지하도록 사용된다. (탄소 나노튜브 필러를 사용하는) 언더필 재료(240)에 의한 구조적인 지지는 회로 커넥터에 따른 압력에 대항하고 크래킹(cracking) 및 다른 손상을 방지하는 것을 돕는다. 예를 들어, 플립-칩(220)과 패키지 기판(210)의 열팽창계수가 서로 다른 경우, 플립-칩 디바이스(200)의 동작 온도가 변화됨에 따라 회로 커넥터에 압력이 발생할 수 있다. 고온 동작하에서, 언더필 재료의 지지가 없다면 열적 압력은 회로 커넥터에 크래킹을 발 생시킬 수 있다. 이에 관하여, 언더필 재료(240)는 탄소 나노튜브 필러를 사용하여 강화되고 열-유도 압력 크래킹을 완화한다(예를 들어, 대항하거나 또는 방지한다).
도 3은 본 발명의 다른 예시적인 실시예에 따른, 탄소 나노튜브-충진된 몰드 혼합물을 사용한 집적 회로 디바이스(300)를 도시한 도면이다. 디바이스(300)는 기판 상에 배치된 집적 회로 칩(340)을 구비하는 BGA-유형 기판(350)을 포함한다. BGA-유형 기판은 일련의 솔더 볼 커넥터(390)와 함께 장치(360)를 통해 외부 회로에 연결된다. 탄소 나노튜브 필러를 구비하는 몰드 혼합물(330)은 집적 회로 칩(340)을 BGA-유형 기판(350)에 고정시키고, 탄소 나노튜브 필러를 통해, 집적 회로 칩, 기판 및 그들 사이의 전기 접속부로부터의 열 전달을 촉진한다. 몰드 혼합물은 또한 집적 회로 칩(340)과 BGA-유형 기판(350) 사이의 전기 접속을 실링 및/또는 보호하고, 이때 대표적인 커넥터(380, 382)가 예시로서 도시되었다.
선택적인 탄소 나노튜브 충진된 인터페이스 재료가 디바이스(300) 내의 선택된 인터페이스에 추가되었다. 예로서, (집적 회로 칩과 몰드 혼합물(330) 사이의) 인터페이스 영역(372), (집적 회로 칩과 BGA-유형 기판(350) 사이의) 인터페이스 영역(374) 및 (BGA-유형 기판과 외부 회로 장치(360) 사이의) 인터페이스 영역(376)이 도시되었다. 이러한 인터페이스 재료는 디바이스(300)로부터의 열에너지를 전도시켜 내보낼 뿐 아니라, 인터페이스 재료 내의 열-분산을 촉진한다. 도 1에 개시된 언더필 접근법과 같이 도시된 영역(372, 374, 376)에 관련된, 또는 영역으로부터 분리된 다른 인터페이스 유형 애플리케이션이, 선택적으로 디바이스(300)를 사용하여 구현될 수 있다. 예를 들어, 언더필-유형 접근법은 BGA-유형 기판과 외부 회로 장치(360) 사이의 영역(376)에서 구현될 수 있고, 일련의 솔더 볼 커넥터(390) 주변의 빈 공간을 충진한다.
영역(374)에서 탄소 나노튜브-충진된 인터페이스 재료는 선택적으로 다이 부착 혼합물로서 구현되고, 이때 재료는 집적 회로 칩(340)(다이)을 BGA-유형 기판(350)에 물리적으로 고정시킨다. 탄소 나노튜브 필러를 갖는, 영역(374)에서 사용된 재료는 구조적으로 견고하고 집적 회로 칩(340)과 BGA-유형 기판(350)을 모두 연결시킨다.
몰드 혼합물(330)내에서의 탄소 나노튜브 필러의 구성 및 배열은 다양한 애프리케이션 필요성을 만족시키도록 선택된다. 이러한 필요성을 만족시키도록, 탄소 나노튜브 필러는 몰드 혼합물(330) 내에서 혼합되고/거나 도 1a 및/또는 도 1b에 도시된 바와 같은 다른 필러 재료와 결합될 수 있다. 일 구현에서, 몰드 혼합물(330) 내의 탄소 나노튜브 필러의 농도는 몰드 혼합물 내의 전기 전도성을 개선시킨다. 도전성 회로에 인접한 몰드 혼합물(330)의 부분은 절연된다. 전도성 몰드 혼합물을 만드는 데에 필요한 탄소 나노튜브 필러의 상대적으로 높은 농도는 또는 열 전도성을 촉진하고, 따라서, 디바이스(300)로부터의 열 제거를 촉진한다.
일 애플리케이션에서, 몰드 혼합물(330)의 탄소 나노튜브 필러 농도는 몰드 혼합물 내의 "전송 라인 효과"를 촉진하도록 도전성을 향상시키기에 충분히 높다(예를 들어, 일반적으로 동축 케이블과 관련된 전송 라인 효과와 유사). 이러한 충분한 농도는 몰드 혼합물의 두께, 임의의 관련된 전기장의 세기 및 회로의 근접도와 같은 특정 애플리케이션의 특성에 관련된다. 전기장은 도전성 몰드 혼합물(330) 에 대해 발생되고 다양한 목적을 위해 집적 회로 칩(340)과 사용된다. 예를 들어, 몰드 혼합물(330) 내에서 흐르는 전류는, 전달된 전류의 양, 탄소 나노튜브 필러의 위치 및 전류의 주파수와 같은 특성에 따라, 집적 회로 칩(340) 내의 전류와 상호작용을 발생시킨다. 따라서 이러한 특성은 각 특정 애플리케이션에 대해 필요한 상호작용을 만족시키도록 선택되어, 예를 들어, 임의의 발생된 전기장은 인접한 회로에서 특정 반응을 일으킨다.
몰드 혼합물(330)에 대한 벌크 재료(탄소 나노튜브 필러를 고정시키는 재료)는 열적 또는 전기적 전도성에 관한 것과 같은, 애플리케이션에서의 필요성을 만족시키도록 선택될 뿐만 아니라, 세기, 내구성 및 가연성과 같은 물리적인 필요성을 만족시키도록 선택된다. 에폭시, Bi-페닐(phenyls) 및 다른 플라스틱과 같은 재료가 다양한 애플리케이션에서 사용되는 예이다.
다양한 애플리케이션에서, 탄소 나노튜브 필러를 갖는 벌크 재료의 제조-관련 특성은 본드와이어 변형(스위핑(sweep)) 및 디바이스(300) 하에서 발생되는 압력에 관한 다른 문제와 같은 그외의 도전 과제를 해결하도록 선택된다. 예를 들어, 탄소 나노튜브 필러의 크기는 전반적으로 작게 유지되어 커넥터(380, 382)와 같은 회로 커넥터 주변의 몰드 혼합물(330)의 흐름을 촉진한다.
본 발명의 다른 예시적인 실시예에서, 몰드 혼합물은 본질적으로 ESD(정전기 방전) 보호되는 탄소 나노튜브 필러 농도를 갖는 혼합물 재료로 구현된다. 도 3을 예로서 사용하면, 집적 회로 칩(340)은 몰드 혼합물(330)을 갖는 절연성 혼합물에 의해 인캡슐레이션되고/거나 플라스틱을 포함하는 탄소 나노튜브로 코팅된다. 몰드 혼합물(과, 만약 적용가능하다면 탄소 나노튜브 코팅)은 실질적으로 자기적 입자가 없으며, 이것은 코팅과 상호작용하는 극성 유도를 최소화한다. 몰드 혼합물(또는 탄소 나노튜브 코팅)은 디바이스(300)가 동작 중일 때 상대적으로 적은 전류가 누설되도록 한다. 이러한 접근법은 본 명세서에서 특정 예시로서 도 3에 관련하여 기술한 다양한 디바이스에 대해 적용가능하다. 도 1a 및 도 1b의 장치를 포함하는 다른 애플리케이션은 이러한 접근법으로 쉽게 구현된다.
전술된 다양한 실시예 및 도면은 단지 예시의 방법으로 제공된 것으로 본 발명을 제한하는 것으로 해석되어서는 안된다. 전술된 설명 및 도면에 기초하여, 당업자는 본 명세서에서 도시되고 기술된 예시적인 실시예 및 애플리케이션을 직접적으로 따르지 않고 본 발명에 다양한 변경 및 변화가 가능하다는 점을 쉽게 인식할 것이다. 예를 들어, 탄소 나노튜브는 붕소와 같이 탄소가 아닌, 또는 탄소에 추가하여 다른 재료가 사용될 수 있다. 다른 예로서, 탄소 나노튜브와 유사한 특성을 갖는 필러 재료(예를 들어, 3000W/mK 부근의 열전도성을 갖고 약 0.25ppm의 열팽창계수를 갖는 재료)가 탄소 나노튜브 필러를 대신하여, 또는 추가되어 사용될 수 있다. 또한, 예로서 기술된 기판-유형 재료는 단독으로 사용되고/거나 하나의 다른 재료와 또는 전술된 재료와 관련하여 복수의 서로 다른 유형의 재료로 구현될 수 있다. 이러한 변경 및 변화는 본 발명의 진정한 사상 및 범주로부터 벗어나지 않는다.

Claims (33)

  1. 집적 회로 칩 장치(200)에 있어서,
    집적 회로 칩(220)과,
    상기 집적 회로 칩을 물리적으로 지지하도록 배치된 지지 기판(a supporting substrate)(210)과,
    탄소 나노튜브 재료를 포함하는 인터페이스 영역(240)을 포함하되,
    상기 인터페이스 영역은 상기 지지 기판을 갖는 장치 내의 상기 집적 회로 칩의 구조적 지지를 용이하게 하도록 구성되고 배치되는
    집적 회로 칩 장치.
  2. 제 1 항에 있어서,
    상기 인터페이스 영역은 상기 지지 기판 상의 상기 집적 회로 칩을 실질적으로 인캡슐레이션하는(encapsulates) 몰드 혼합물(a mold compound)인
    집적 회로 칩 장치.
  3. 제 2 항에 있어서,
    상기 인터페이스 영역은 상기 집적 회로 칩을 상기 지지 기판에 실질적으로 연결하도록 구성되고 배치되는
    집적 회로 칩 장치.
  4. 제 1 항에 있어서,
    상기 인터페이스 영역은 상기 집적 회로 칩과 상기 지지 기판 사이를 인터페이싱하고(interfacing), 접촉시키도록 구성되고 배치되는 언더필 재료(an underfill material)인
    집적 회로 칩 장치.
  5. 제 4 항에 있어서,
    상기 집적 회로 칩과 상기 지지 기판은 도전성 인터페이스 재료를 통해 전기적으로 접속되고,
    상기 언더필 재료는 상기 도전성 인터페이스 재료에 인접하게 배치되고 상기 도전성 인터페이스 재료로부터 열을 전도시킴으로써 상기 지지 기판을 갖는 상기 장치 내의 상기 집적 회로 칩의 구조적 지지를 용이하게 하도록 구성되고 배치되는
    집적 회로 칩 장치.
  6. 제 5 항에 있어서,
    상기 언더필 재료는 상기 도전성 인터페이스 재료, 상기 집적 회로 칩 및 상기 지지 기판 사이의 공간을 충진하도록 구성되고 배치되는
    집적 회로 칩 장치.
  7. 제 6 항에 있어서,
    상기 언더필 재료는 상기 도전성 인터페이스 재료, 상기 집적 회로 칩 및 상기 지지 기판 사이의 공간으로 흐르도록 구성되고 배치되는
    집적 회로 칩 장치.
  8. 제 5 항에 있어서,
    상기 언더필 재료는 상기 도전성 인터페이스 재료의 서로 다른 부분들 사이의 전기 전도를 억제하도록 구성되고 배치되는
    집적 회로 칩 장치.
  9. 제 4 항에 있어서,
    상기 집적 회로 칩과 상기 지지 기판 사이의 회로 커넥터(connector)를 구조적으로 지지하도록 구성되고 배치되어, 열-관련 압력을 포함하는 애플리케이션 중에 상기 회로 커넥터의 크래킹(cracking)을 완화시키는
    집적 회로 칩 장치.
  10. 제 1 항에 있어서,
    상기 인터페이스 영역은 상기 집적 회로 칩을 상기 지지 기판에 실질적으로 연결시키는 연결 재료(a coupling material)인
    집적 회로 칩 장치.
  11. 제 10 항에 있어서,
    상기 인터페이스 영역은 상기 집적 회로 칩과 상기 지지 기판 사이의 도전성 재료 층을 포함하는
    집적 회로 칩 장치.
  12. 제 11 항에 있어서,
    상기 도전성 재료 층은 상기 집적 회로 칩과 상기 지지 기판 사이의 전기를 전도시키도록 구성되고 배치되는 복수의 탄소 나노튜브 구조를 포함하는
    집적 회로 칩 장치.
  13. 제 10 항에 있어서,
    상기 집적 회로 칩 장치는,
    상기 인터페이스 영역의 적어도 한 부분을 통과하여 연장하는 적어도 하나의 회로와,
    상기 인터페이스 영역 내의 탄소 나노튜브를 상기 적어도 하나의 회로로부터 전기적으로 절연시키도록 구성되고 배치된 절연 재료(insulative material)를 더 포함하는
    집적 회로 칩 장치.
  14. 제 1 항에 있어서,
    상기 인터페이스 재료는 서로 다른 값의 탄소 나노튜브 필러 농도를 가지되,
    상기 집적 회로 칩 장치 내의 회로 부근에서는 상기 나노튜브 필러와 상기 회로 사이의 전기 전도를 억제하도록 낮은 농도를 갖고,
    상기 회로로부터 먼 곳에서는 상기 회로로부터 발생된 열의 열전도를 용이하게 하도록 더 높은 농도를 갖는
    집적 회로 칩 장치.
  15. 제 1 항에 있어서,
    상기 인터페이스 재료는 전기를 전도시키기에 충분한 탄소 나노튜브 재료를 갖고,
    상기 탄소 나노튜브 재료는 상기 집적 회로 칩 내에서 송전선 효과(transmission line effect)가 발생하도록 구성되고 배치되는
    집적 회로 칩 장치.
  16. 집적 회로 칩 장치(300)에 있어서,
    지지 기판(350)과,
    상기 지지 기판에 연결된 집적 회로 칩(340)과,
    상기 집적 회로 칩과 상기 기판의 적어도 일부분 위의 몰드 혼합물 재료(330)를 포함하되,
    상기 몰드 혼합물 재료는 상기 지지 기판을 구비한 장치 내의 상기 집적 회로 칩의 구조적 지지를 용이하게 하는 탄소 나노튜브 재료를 포함하는
    집적 회로 칩 장치.
  17. 제 16 항에 있어서,
    상기 몰드 혼합물 재료는 몰드 기판 내에 혼합된 탄소 나노튜브 필러(carbon nanotube filler)를 포함하는
    집적 회로 칩 장치.
  18. 제 17 항에 있어서,
    상기 탄소 나노튜브 필러는 탄소 나노튜브 더스트(dust)인
    집적 회로 칩 장치.
  19. 제 17 항에 있어서,
    상기 탄소 나노튜브 필러는 상기 몰드 기판 내에서, 상기 몰드 기판과 함께, 실질적으로 비-도전성인 농도를 갖는
    집적 회로 칩 장치.
  20. 제 19 항에 있어서,
    상기 몰드 혼합물은 상기 집적 회로 칩으로부터의 전기 전도 및 그것으로의 전기 접속을 억제하도록 배치되는
    집적 회로 칩 장치.
  21. 제 16 항에 있어서,
    상기 몰드 혼합물은 상기 집적 회로 칩의 도전성 부분에 바로 인접한 상기 몰드 혼합물의 비-도전성 영역 내에는 상대적으로 낮은 농도의 탄소 나노튜브 재료를 포함하고,
    상기 비-도전성 영역에 의해 상기 집적 회로 칩의 도전성 부분과 분리된 상기 몰드 혼합물의 도전성 영역 내에는 상대적으로 높은 농도의 탄소 나노튜브 재료를 포함하는
    집적 회로 칩 장치.
  22. 제 16 항에 있어서,
    상기 몰드 혼합물은 몰드 재료 내에 혼합된 필러 재료를 포함하고,
    상기 필러 재료는 실리카(silica) 및 탄소 나노튜브 필러 재료를 포함하며,
    상기 탄소 나노튜브 대 상기 실리카 필러의 비율은 상기 몰드 혼합물인 전기적으로 도전성일 수 있는 문턱 정량 미만인
    집적 회로 칩 장치.
  23. 제 16 항에 있어서,
    상기 집적 회로 칩 장치는,
    상기 집적 회로 칩의 전기 컨덕터를 상기 몰드 혼합물 재료로부터 전기적으로 절연시키도록 배치된 전기적으로 절연성인 재료를 더 포함하되,
    상기 탄소 나노튜브 재료는 상기 몰드 혼합물 내에서 충분한 농도를 가짐으로써 상기 몰드 혼합물 내의 전기를 전도시키고 상기 집적 회로 칩에 전송선 효과를 발생시키는
    집적 회로 칩 장치.
  24. 집적 회로 칩 장치(200)에 있어서,
    지지 기판(210)과,
    자신과 상기 지지 기판 사이의 전기 컨덕터(230, 232)를 통해 상기 지지 기판으로 연결된 집적 회로 칩(220)과,
    상기 집적 회로 칩과 상기 기판 사이의 언더필 재료(240)를 포함하되,
    상기 언더필 재료는 상기 전기 컨덕터를 지지함으로써, 상기 장치 내의 집적 회로 칩과 상기 지지 기판 사이의 구조적 관계를 강화하는 탄소 나노튜브 재료를 포함하는
    집적 회로 칩 장치.
  25. 제 24 항에 있어서,
    상기 언더필 재료는 상기 전기 컨덕터 주변을 흐르는
    집적 회로 칩 장치.
  26. 제 25 항에 있어서,
    상기 언더필 재료는 상기 집적 회로 칩과 상기 지지 기판 사이와 상기 전기 컨덕터 주변의 빈 공간을 충진하는
    집적 회로 칩 장치.
  27. 제 24 항에 있어서,
    상기 탄소 나노튜브 재료는 상기 전기 커넥터와 상기 탄소 나노튜브 재료 사이의 전기 전도성을 억제하는 농도 및 구성으로 상기 언더필 재료 내에서 혼합되는
    집적 회로 칩 장치.
  28. 제 24 항에 있어서,
    상기 집적 회로 칩 및 상기 지지 기판은 플립-칩 패키지 장치 내에서 배치되 고,
    상기 집적 회로 칩의 회로 면이 상기 지지 기판 상에 접하고(face-down) 그들 사이에 전기 접속이 형성되도록 배치되는
    집적 회로 칩 장치.
  29. 집적 회로 칩 장치에 있어서,
    지지 기판과,
    상기 지지 기판에 연결된 집적 회로 칩과,
    상기 집적 회로 칩과 상기 기판 사이의 본딩 재료(a bond material)를 포함하되,
    상기 본딩 혼합물 재료는 탄소 나노튜브 재료를 포함하고 상기 장치 내의 상기 집적 회로 칩과 상기 지지 기판의 부착을 용이하게 하는
    집적 회로 칩 장치.
  30. 제 29 항에 있어서,
    상기 본딩 재료는 상기 탄소 나노튜브 재료를 고정하도록 구성되고 배치된 플라스틱-유형 재료를 포함하는
    집적 회로 칩 장치.
  31. 제 29 항에 있어서,
    상기 탄소 나노튜브 재료는 충분한 농도를 가짐으로써 전기적으로 도전성인 본딩 재료를 형성하는
    집적 회로 칩 장치.
  32. 제 29 항에 있어서,
    상기 탄소 나노튜브 재료는 상기 집적 회로 칩과의 전기 전도를 억제하도록 충분히 낮은 농도를 갖는
    집적 회로 칩 장치.
  33. 제 29 항에 있어서,
    상기 탄소 나노튜브 재료는 상기 본딩 재료 내에 배치되어 상기 집적 회로 칩과 상기 지지 기판 중 적어도 하나로부터의 열을 전도시키는
    집적 회로 칩 장치.
KR1020077011528A 2004-11-04 2005-11-04 집적 회로 칩 장치 KR101183754B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US62545204P 2004-11-04 2004-11-04
US60/625,452 2004-11-04
PCT/IB2005/053623 WO2006048844A1 (en) 2004-11-04 2005-11-04 Carbon nanotube-based filler for integrated circuits

Publications (2)

Publication Number Publication Date
KR20070084429A true KR20070084429A (ko) 2007-08-24
KR101183754B1 KR101183754B1 (ko) 2012-09-17

Family

ID=35784720

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077011528A KR101183754B1 (ko) 2004-11-04 2005-11-04 집적 회로 칩 장치

Country Status (7)

Country Link
US (1) US20110156255A1 (ko)
EP (2) EP1810324A1 (ko)
JP (1) JP4901745B2 (ko)
KR (1) KR101183754B1 (ko)
CN (1) CN100521126C (ko)
TW (1) TWI393226B (ko)
WO (1) WO2006048844A1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070145097A1 (en) 2005-12-20 2007-06-28 Intel Corporation Carbon nanotubes solder composite for high performance interconnect
US7781260B2 (en) * 2007-09-11 2010-08-24 Intel Corporation Methods of forming nano-coatings for improved adhesion between first level interconnects and epoxy under-fills in microelectronic packages and structures formed thereby
US9041228B2 (en) * 2008-12-23 2015-05-26 Micron Technology, Inc. Molding compound including a carbon nano-tube dispersion
JP4913853B2 (ja) * 2009-08-31 2012-04-11 Ｓｍｋ株式会社 微細コネクタ
US20110309481A1 (en) * 2010-06-18 2011-12-22 Rui Huang Integrated circuit packaging system with flip chip mounting and method of manufacture thereof
TWI452960B (zh) * 2010-11-25 2014-09-11 Kuang Hong Prec Co Ltd 具有熱傳導性質的模塑互連組件及其製造方法
CN103311195A (zh) * 2012-03-15 2013-09-18 南亚科技股份有限公司 散热结构
WO2013142074A2 (en) * 2012-03-21 2013-09-26 Applied Nanotech Holdings, Inc. Polymer composites with silicon dioxide particles
US9321245B2 (en) 2013-06-24 2016-04-26 Globalfoundries Inc. Injection of a filler material with homogeneous distribution of anisotropic filler particles through implosion
US20170141007A1 (en) * 2015-11-17 2017-05-18 Advanced Semiconductor Engineering, Inc. Filler compositions and underfill compositions and molding compounds including the same for preparing semiconductor packages

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL7614456A (nl) * 1976-12-28 1978-06-30 Stamicarbon Kringloopproces voor de bereiding en verwerking van een hydroxylammoniumzoutoplossing.
US5371404A (en) * 1993-02-04 1994-12-06 Motorola, Inc. Thermally conductive integrated circuit package with radio frequency shielding
US5641997A (en) * 1993-09-14 1997-06-24 Kabushiki Kaisha Toshiba Plastic-encapsulated semiconductor device
EP0714125B1 (en) * 1994-11-24 1999-12-29 Dow Corning Toray Silicone Company Limited Method of fabricating a semiconductor device
DE69618458T2 (de) * 1995-05-22 2002-11-07 Hitachi Chemical Co Ltd Halbleiterteil mit einem zu einem verdrahtungsträger elektrisch verbundenem chip
KR100290993B1 (ko) * 1995-06-13 2001-08-07 이사오 우치가사키 반도체장치,반도체탑재용배선기판및반도체장치의제조방법
US5880530A (en) * 1996-03-29 1999-03-09 Intel Corporation Multiregion solder interconnection structure
JPH1154662A (ja) * 1997-08-01 1999-02-26 Nec Corp フリップチップ樹脂封止構造及び樹脂封入方法
US6156256A (en) * 1998-05-13 2000-12-05 Applied Sciences, Inc. Plasma catalysis of carbon nanofibers
JP2000113919A (ja) * 1998-08-03 2000-04-21 Sony Corp 電気的接続装置と電気的接続方法
KR100386758B1 (ko) * 1998-12-02 2003-06-09 세이코 엡슨 가부시키가이샤 이방성 도전막 및 반도체 칩의 실장 방법 및 반도체 장치
US6322713B1 (en) * 1999-07-15 2001-11-27 Agere Systems Guardian Corp. Nanoscale conductive connectors and method for making same
US6440560B1 (en) * 1999-07-26 2002-08-27 International Business Machines Corporation Nanoparticles formed with rigid connector compounds
SE9903242D0 (sv) * 1999-09-13 1999-09-13 Acreo Ab A semiconductor device
US6373142B1 (en) * 1999-11-15 2002-04-16 Lsi Logic Corporation Method of adding filler into a non-filled underfill system by using a highly filled fillet
US6256996B1 (en) * 1999-12-09 2001-07-10 International Business Machines Corporation Nanoscopic thermoelectric coolers
US6569753B1 (en) * 2000-06-08 2003-05-27 Micron Technology, Inc. Collar positionable about a periphery of a contact pad and around a conductive structure secured to the contact pads, semiconductor device components including same, and methods for fabricating same
US7557452B1 (en) * 2000-06-08 2009-07-07 Micron Technology, Inc. Reinforced, self-aligning conductive structures for semiconductor device components and methods for fabricating same
FR2813146A1 (fr) * 2000-08-21 2002-02-22 Orient Semiconductor Elect Ltd Amelioration de la structure thermo-dissipative d'un module de puce a protuberances
TW464927B (en) 2000-08-29 2001-11-21 Unipac Optoelectronics Corp Metal bump with an insulating sidewall and method of fabricating thereof
JP4759122B2 (ja) * 2000-09-12 2011-08-31 ポリマテック株式会社 熱伝導性シート及び熱伝導性グリス
JP2002121404A (ja) * 2000-10-19 2002-04-23 Polymatech Co Ltd 熱伝導性高分子シート
JP2002146672A (ja) * 2000-11-06 2002-05-22 Polymatech Co Ltd 熱伝導性充填剤及び熱伝導性接着剤並びに半導体装置
US6441483B1 (en) * 2001-03-30 2002-08-27 Micron Technology, Inc. Die stacking scheme
US6674172B2 (en) * 2001-05-08 2004-01-06 International Business Machines Corporation Flip-chip package with underfill having low density filler
JP2002341060A (ja) * 2001-05-11 2002-11-27 Seiko Instruments Inc 複合電気部品、地板構造体及びこれを用いた電子時計
JP2002363395A (ja) * 2001-05-31 2002-12-18 Toray Ind Inc 封止用樹脂組成物、成形品および電子封止部品
DE10200648A1 (de) * 2002-01-10 2003-07-24 Inst Neue Mat Gemein Gmbh Verfahren zur Herstellung Optischer Elemente mit Gradientenstruktur
JP2003246927A (ja) * 2002-02-26 2003-09-05 Kanegafuchi Chem Ind Co Ltd ポリイミド樹脂組成物、ポリイミドフィルム、ポリイミド管状物及び電子写真用管状物
US6548313B1 (en) * 2002-05-31 2003-04-15 Intel Corporation Amorphous carbon insulation and carbon nanotube wires
JP2004051852A (ja) * 2002-07-22 2004-02-19 Polymatech Co Ltd 熱伝導性高分子成形体及びその製造方法
AU2003256872A1 (en) * 2002-08-07 2004-02-25 Pieder Beeli Electrical and electro-mechanical applications of superconducting phenomena in carbon nanotubes
US6919420B2 (en) * 2002-12-05 2005-07-19 International Business Machines Corporation Acid-cleavable acetal and ketal based epoxy oligomers
US7250477B2 (en) * 2002-12-20 2007-07-31 General Electric Company Thermoset composite composition, method, and article
US7094679B1 (en) * 2003-03-11 2006-08-22 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Carbon nanotube interconnect
JP4889190B2 (ja) * 2003-04-16 2012-03-07 スリーエム イノベイティブ プロパティズ カンパニー アクリル系熱伝導性組成物及び熱伝導性シート
US6982492B2 (en) * 2003-10-23 2006-01-03 Intel Corporation No-flow underfill composition and method
US20060035413A1 (en) * 2004-01-13 2006-02-16 Cookson Electronics, Inc. Thermal protection for electronic components during processing
US20050247916A1 (en) 2004-05-06 2005-11-10 Mccormick Demetrius Compositions for use in electronics devices
US7109591B2 (en) * 2004-06-04 2006-09-19 Hack Jonathan A Integrated circuit device
US7221046B2 (en) * 2004-10-21 2007-05-22 Intel Corporation System to control effective series resistance of power delivery circuit
JP2008537454A (ja) * 2005-04-22 2008-09-11 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア マイクロ波周波数相互接続としてのナノチューブ

Also Published As

Publication number Publication date
CN101095219A (zh) 2007-12-26
EP1810324A1 (en) 2007-07-25
CN100521126C (zh) 2009-07-29
EP2302669A1 (en) 2011-03-30
WO2006048844A1 (en) 2006-05-11
KR101183754B1 (ko) 2012-09-17
JP4901745B2 (ja) 2012-03-21
US20110156255A1 (en) 2011-06-30
JP2008519453A (ja) 2008-06-05
TWI393226B (zh) 2013-04-11
TW200633158A (en) 2006-09-16

Similar Documents

Publication Publication Date Title
KR101183754B1 (ko) 집적 회로 칩 장치
JP5149178B2 (ja) 熱放散が高められたパッケージ化集積回路
KR970005712B1 (ko) 고 열방출용 반도체 패키지
US7829995B2 (en) Semiconductor device and method of fabrication
CN103456701B (zh) 带有散热器的集成电路管芯组件
US8166645B2 (en) Method for providing near-hermetically coated, thermally protected integrated circuit assemblies
US7498203B2 (en) Thermally enhanced BGA package with ground ring
US20070138625A1 (en) Semiconductor package with heat dissipating structure and method of manufacturing the same
TW202005003A (zh) 薄膜封裝以及包含該薄膜封裝的封裝模組
CN103915405B (zh) 半导体器件和制造半导体器件的方法
TW200408082A (en) Flip chip semiconductor package
US7659615B2 (en) High power package with dual-sided heat sinking
JP2008270678A (ja) 絶縁シートおよび半導体装置
Anjoh et al. Advanced IC packaging for the future applications
JP2004327558A (ja) 半導体装置
JP2013229534A (ja) 半導体装置
JP2013229535A (ja) 半導体装置
CN218827096U (zh) 一种封装结构
TWI774492B (zh) 電子裝置及其被動元件封裝結構
JPS60136348A (ja) 半導体装置
US20030183946A1 (en) Semiconductor device
CN107919335A (zh) 半导体封装件
US20240055307A1 (en) Semiconductor package and method of manufacturing semiconductor package
JPS6089945A (ja) 封止半導体装置
JP3372498B2 (ja) 半導体装置

Legal Events

Date Code Title Description
N231 Notification of change of applicant
N231 Notification of change of applicant
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150824

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160829

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170830

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190829

Year of fee payment: 8