KR20070081070A

KR20070081070A - 동기 장치 및 동기 방법

Info

Publication number: KR20070081070A
Application number: KR1020060048453A
Authority: KR
Inventors: 카즈유키 카나자시
Original assignee: 후지쯔 가부시끼가이샤
Priority date: 2006-02-09
Filing date: 2006-05-30
Publication date: 2007-08-14
Also published as: KR100786161B1; JP4791199B2; US7724859B2; JP2007214921A; US20070183548A1

Abstract

본 발명은 의사 로크(pseudo lock)에 의한 오버 헤드를 삭감하는 것을 목적으로 한다.

동기부(3)는 복조 데이터로부터 정상 로크(normal lock) 상태의 동기 패턴을 검출하여 프레임 동기를 검출하는 동기 회로(4a)와, 복조 데이터로부터 위상이 1 심볼마다 90°, 180° 및 270° 단위로 어긋나는 의사 로크 상태의 동기 패턴을 검출하여 프레임 동기를 검출하는 동기 회로(4b, 4c, 4d)와, 동기 회로(4a, 4b, 4c, 4d)의 동기 검출 결과에 따라 정상 로크 상태에서 프레임 동기가 검출되었는지 또는 어느 의사 로크 상태에서 프레임 동기가 검출되었는지를 판별하는 동기 판별 회로(6) 등을 갖는다.

Description

동기 장치 및 동기 방법{SYNCHRONIZING APPARATUS AND SYNCHRONIZING METHOD}

도 1은 실시예 1에 따른 동기 장치인 동기부를 포함하는 수신 장치의 일부 구성을 도시한 도면.

도 2는 동기부의 내부 구성을 도시한 도면.

도 3의 (a)는 동기 회로의 내부 구성을 도시한 도면, 도 3의 (b)는 그 동작의 일례를 도시한 도면.

도 4는 동기 제어 회로의 동작의 일례를 도시한 도면.

도 5는 동기 판별 회로의 동작의 일례를 도시한 도면.

도 6은 직렬 데이터의 일례를 도시한 도면.

도 7은 데이터 패턴이 1 심볼마다 분리된 예를 도시한 도면.

도 8은 1 패킷의 구성을 도시한 도면.

도 9는 16 QAM의 경우에 있어서의 의사 로크 상태의 동기 바이트의 일례를 설명한 도면.

도 10은 128 QAM의 경우에 있어서의 의사 로크 상태의 동기 바이트의 일례를 설명한 도면.

도 11은 256 QAM의 경우에 있어서 심볼 클록과 동기 바이트의 선두가 6 비트 만큼 어긋난 경우의 일례를 도시한 도면.

도 12는 256 QAM의 경우에, 동기 바이트 "B8"에 대한 0, 1, 2, 3, 4, 5, 6 및 7 비트 어긋남의 각각에 있어서의 1 심볼로 나타내는 데이터의 상위 2 비트가 변화하였을 때의 패턴을 도시한 도면.

도 13은 실시예 2에 따른 동기부가 검출하는 비트 어긋남을 고려한 의사 로크 상태의 동기 바이트의 패턴을 도시한 도면.

도 14는 동기 바이트 "B8"에 대한 비트 어긋남을 고려한 의사 로크 상태의 패턴을 도시한 도면.

도 15는 실시예 2에 따른 동기부의 구성 및 동작의 일례를 도시한 도면.

도 16은 동기 바이트 직후에 고정 데이터 패턴이 계속되는 TS 패킷의 일례를 도시한 도면.

도 17은 전송 데이터에 의사 로크를 상정한 동기 바이트를 삽입하여 처리가 행해졌을 때의 동작의 일례를 설명한 도면.

도 18은 실시예 4에 따른 동기부의 구성을 도시한 도면.

도 19는 전송 데이터의 프레임 구성의 일례를 도시한 도면.

도 20은 의사 로크의 일례를 설명한 도면.

도 21은 16 QAM의 경우의 I, Q와 데이터의 대응 관계를 도시한 도면.

도 22는 의사 로크의 다른 일례를 설명한 도면.

<도면의 주요 부분에 대한 부호의 설명>

1 : IQ 복조부

2 : De－Mapper

3 : 동기부

4 : 동기 회로

5 : 동기 제어 회로

6 : 동기 판별 회로

7 : 동기 바이트 검출 회로

8 : 검출 주기 확인 회로

9 : 동기 바이트 검출 회로

10 : 동기 회로

11 : IQ 복조부

12 : De－Mapper

13 : 동기부

14 : 동기 바이트 검출 회로

15 : 동기 회로

16 : 의사 로크 판정 회로

본 발명은 의사 로크가 발생할 수 있는 복조부에 의해 복조된 데이터로부터 동기 패턴을 검출하여 동기를 검출하는 장치 및 방법에 관한 것이다.

종래, 데이터를 디지털 변복조하여 전송하는 시스템이 있다. 이 시스템의 수신측에서는 수신한 신호를 복조부에서 복조하고, 그 복조 데이터로부터 동기 패턴을 검출하여 동기를 검출하는(동기를 취함) 것이 행해지고 있다.

예컨대, 도 19에 도시하는 바와 같이, 전송 데이터의 1 프레임이 1 패킷을 204 바이트로 하는 8 패킷으로 구성되고, 또한 선두 패킷의 선두 바이트가 동기 바이트 "B8", 나머지 7개의 패킷 각각의 선두 바이트가 동기 바이트 "47"로 구성된 경우에, 프레임 동기를 취하는 것은 복조 데이터로부터 "B8", "47", "47" …이라는 동기 바이트의 패턴을 인식하여 프레임의 선두를 검출하는 것을 말한다.

복조 데이터로서 도 19에 도시한 전송 데이터가 얻어진 경우에, 도 19의 (a)에 도시하는 동기 바이트 "B8"을 검출하는 것이 가능하면, 그 후의 204 바이트마다 동기 바이트가 존재하기 때문에, 그대로 동기 바이트를 검출해 나가면 프레임 동기가 취해져서 문제는 없다.

그러나, 동기 바이트인 "B8"이나 "47"이라는 값은 당연히 데이터로서도 존재한다. 따라서, 도 19의 (b)에 도시하는 "B8"을 동기 바이트로서 검출한 경우에는, 그 204 바이트 후에는 동기 바이트 "47"이 존재하지 않기 때문에 동기 바이트의 검출 미스가 되며, 동기 바이트의 패턴 인식을 처음부터 다시 하게 된다. 또한, 이것을 처음부터 다시 하여도 다음에 동기 바이트로서 검출한 것이 정규의 동기 바이트라고 한정하지 않아 동기 바이트의 검출 미스를 반복할 우려가 있다.

여기서, 예컨대 특허 문헌 1에는, 복수의 동기 상태 머신을 설치하여 각각이 동일한 동기 바이트 위치를 검출하지 않도록 함으로써, 동기 바이트의 검출 미스가 된 시점에서 동기 바이트의 패턴 인식이 처음부터 다시 되는 일이 없도록 한 장치가 제안되어 있다.

그런데, 프레임 동기의 취득을 지연시키는 요인으로서 의사 로크의 발생이 있다. 의사 로크란 위상이 기대값에 대하여 90°, 180° 또는 270°라는 90° 단위로 어긋난 상태에서 복조부 내의 캐리어 재생 루프가 의사적으로 로크되는 현상이다.

여기서, 의사 로크의 일례로서, 위상이 1 심볼마다 90° 단위로 어긋나는 경우의 예를, 도 20을 이용하여 설명한다. 또한, 도 20의 예는 QPSK(Quadrature Phase Shift Keying)의 경우의 예이다.

도 20의 좌측 상부의 IQ 평면 상(I : In phase, Q : Quadrature phase)에 도시한 바와 같이, 정규의 로크 상태에서 제1 상한에 데이터 "0"이 오도록 한다. 이 경우, 1 심볼 후에 위상이 90° 어긋나면(좌측 90° 회전), 도 20의 우측 상부의 IQ 평면 상에 도시한 바와 같이 원래의 제1 상한에 존재해야 하는 데이터 "0"이 제2 상한으로 이동한 상태가 된다. 다음 1 심볼 후(2 심볼 후)에 위상이 90° 더 어긋나면, 도 20의 좌측 하부의 IQ 평면 상에 도시한 바와 같이 원래의 제1 상한에 존재해야 하는 데이터 "0"이 제3 상한으로 이동한 상태가 된다. 다음 1 심볼 후(3 심볼 후)에 위상이 90° 더 어긋나면, 도 20의 좌측 하부의 IQ 평면 상에 도시한 바와 같이 본래의 제1 상한에 존재해야 하는 데이터 "0"이 제4 상한으로 이동한 상태가 된다. 그리고, 다음 1 심볼 후(4 심볼 후)에 위상이 90° 더 어긋나면, 본래의 상태로 되돌아간다. 이하, 1 심볼마다 이 상태 변화가 반복된다. 이와 같이 위 상이 기대값에 대하여 90°, 180°(90°×2) 또는 270°(90°×3) 어긋난 상태라도 데이터는 다르지만 심볼점이 존재하는 위치로서는 어긋나 있지 않기 때문에, 복조부에서는 로크된 것으로 판단된다. 그러나, 본 예의 경우, 제1 상한의 데이터는 1 심볼마다 "0"→"3"→"2"→"1"로 변화한다. 따라서, 동기 바이트의 "B8", "47"이 복조부로부터 정상적으로 출력되는 것을 기대할 수 없고, 당연히 프레임 동기를 취할 수 없다.

한편, 직교 진폭 변조(QAM : Quadrature Amplitude Modulation)의 경우에는, 도 21에 도시한 16 QAM의 경우와 같이, I축, Q축의 진폭(레벨)에 의해 다중값의 데이터를 표현한다. 예컨대, 도 21에 있어서 I의 진폭이 "2", Q의 진폭이 "2"인 경우에는 데이터로서 "3"이 표시된다.

여기서, 의사 로크의 다른 일례로서, 16 QAM의 경우로서, 위상이 1 심볼마다 90° 단위로 어긋난 경우의 예를, 도 21 및 도 22를 이용하여 설명한다.

또한, 본래는 1 패킷은 동기 바이트＋데이터로 구성되어 있지만, 여기서는 설명의 편의를 위해 동기 바이트만으로서 설명하는 것으로 한다. 또한, 전술한 설명에서는 동기 바이트가 "B8", "47"이라는 8 비트 구성이었지만, 여기서는 하위 4 비트만의 구성으로 한다.

도 22에 있어서, 정상적인 로크 상태에서는 심볼 클록에 의해 동기 바이트가 출력되면, 도 22의 "정상 로크"에 도시한 바와 같이 정규의 동기 바이트가 출력되어 정상적으로 프레임 동기를 완료한다.

그러나, 의사 로크 상태에서는 전술한 바와 같이 위상이 회전되어 버리기 때 문에, 기대값과 같은 값은 출력되지 않고, 도 22의 "의사 로크"에 도시한 바와 같은 값이 출력된다.

즉, 심볼 클록(1)에서 I＝－1, Q＝1로 데이터 "8"이 의사 로크 상태에서 출력되었다고 하면, 심볼 클록(2)에서는 정상적인 로크 상태이면 I = 2, Q = －2가 되며 데이터 "7"이 출력되지만, 의사 로크 상태에서는 위상이 좌측으로 90° 회전하여 I = 2, Q = 2가 되며 데이터 "3"이 출력된다.

또한, 심볼 클록(3)에서는 정상적인 로크 상태이면 I = 2, Q = －2가 되며 데이터 "7"이 되는 지점을, 위상이 좌측으로 90°더 회전하여 I = -2, Q = 2가 되며 데이터 "B"가 출력된다. 또한, 원래의 "7"의 위치로부터는 2 클록만큼 진행되었기 때문에 180°어긋나게 된다.

또한, 심볼 클록(4)에서는 정상적인 로크 상태이면 I = 2, Q = －2가 되며, 데이터 "7"이 되는 지점을, 위상이 좌측으로 90°더 회전하여 I = －2, Q = －2가 되며 데이터 "F"가 출력된다. 또한, 원래의 "7"의 위치로부터는 3 클록만큼 진행되었기 때문에 270°어긋나게 된다.

심볼 클록(5)에서는 거의 일주하였기 때문에 원래의 위치로 되돌아가고, I = 2, Q = －2가 되며 데이터 "7"이 출력된다.

이와 같이, 의사 로크 상태에서는 복조부로부터 출력되는 데이터가 파괴되기 때문에, 이 상태에서는 프레임 동기를 취할 수 없다.

그래서, 종래에서는 의사 로크가 발생하여 일정 시간 내에 프레임 동기가 취해지지 않은 경우에는, 소정의 제어에 의해 한번 로크를 해제시킨 상태로 하여 재 차 로크 시키는 프로세스가 행해지고 있다.

또한, 보다 단시간에 프레임 동기가 취해지도록, 예컨대 특허 문헌 2에는 의사 로크의 발생을 빠른 시기에 검출해야 하며, 캐리어 재생 루프가 로크된 것 및 베이스 밴드 신호의 프레임이 비동기인 것을 검출하여 의사 로크를 검출하도록 한 직교 위상 복조 회로가 제안되어 있다.

[특허 문헌 1] 일본 특허 공개 제2001－057549호 공보

[특허 문헌 2] 일본 특허 공개 제2000－278344호 공보

그러나, 종래에 있어서 의사 로크가 발생한 경우에는, 전술한 바와 같이 한번 로크를 해제한 상태로 하여 재차 로크시키는 프로세스가 행해지기 때문에, 처리가 재차 다시 되게 되며, 쓸데없는 오버 헤드가 발생한다. 또한, 다음에 정상적인 로크 상태가 된다는 보증도 없다.

본 발명은 상기한 실정을 감안하여, 의사 로크에 의한 오버 헤드를 삭감하는 동기 장치 및 동기 방법을 제공하는 것을 목적으로 한다.

상기 목적을 달성하기 위해, 본 발명의 제1 형태에 따른 동기 장치는 복조 데이터로부터 정상 로크 상태의 동기 패턴 또는 의사 로크 상태의 동기 패턴을 검출하여 동기를 검출하는 것을 특징으로 한다.

또한, 본 발명의 제2 형태에 따른 동기 장치는 상기 제1 형태에 있어서, 상기 복조 데이터로부터 정상 로크 상태의 동기 패턴을 검출하여 동기를 검출하는 정 상 로크용 동기 검출 수단과, 상기 복조 데이터로부터 의사 로크 상태의 동기 패턴을 검출하여 동기를 검출하는 의사 로크용 동기 검출 수단을 구비하는 것을 특징으로 한다.

또한, 본 발명의 제3 형태에 따른 동기 장치는 상기 제2 형태에 있어서, 상기 정상 로크용 동기 검출 수단과 상기 의사 로크용 동기 검출 수단의 동기 검출 결과에 따라 정상 로크 상태와 의사 로크 상태 중 어느 상태에서 동기가 검출되었는지를 판별하는 동기 판별 수단을 더 구비하는 것을 특징으로 한다.

또한, 본 발명의 제4 형태에 따른 동기 장치는 상기 제2 또는 3의 형태에 있어서, 상기 의사 로크용 동기 검출 수단은 위상이 1 심볼마다 90° 단위로 어긋나는 제1 의사 로크 상태의 동기 패턴을 검출하여 동기를 검출하는 제1 의사 로크용 동기 검출 수단과, 위상이 1 심볼마다 180° 단위로 어긋나는 제2 의사 로크 상태의 동기 패턴을 검출하여 동기를 검출하는 제2 의사 로크용 동기 검출 수단과, 위상이 1 심볼마다 270°또는 －90°단위로 어긋나는 제3 의사 로크 상태의 동기 패턴을 검출하여 동기를 검출하는 제3 의사 로크용 동기 검출 수단 중 어느 하나 이상을 포함하는 것을 특징으로 한다.

또한, 본 발명의 제5 형태에 따른 동기 장치는 상기 제4 형태에 있어서, 상기 동기 판별 수단은 상기 정상 로크용 동기 검출 수단의 동기 검출 결과와, 상기 제1, 제2 및 제3 중 어느 하나 이상의 의사 로크용 동기 검출 수단의 동기 검출 결과에 따라 정상 로크 상태 또는 제1, 제2 또는 제3 의사 로크 상태 중 어느 상태에서 동기가 검출되었는지를 판별하는 것을 특징으로 한다.

또한, 본 발명의 제6 형태에 따른 동기 장치는 상기 제3 내지 제5 중 어느 하나의 형태에 있어서, 상기 동기 판별 수단의 판별 결과에 따라 상기 복조 데이터를 출력하는 복조 수단에 있어서의 I 성분과 Q 성분의 병렬 데이터로부터 상기 복조 데이터인 직렬 데이터로의 데이터 변환이 조정되는 것을 특징으로 한다.

또한, 본 발명의 제7 형태에 따른 동기 장치는 상기 제1 형태에 있어서, 데이터를 변복조하여 전송하는 시스템의 수신측에 설치되고, 상기 전송되는 데이터에는 동기 패턴 직후에 계속되는 데이터 패턴으로서, 수신측에서 의사 로크 상태에서 복조된 경우에 상기 동기 패턴과 동일한 값이 되는 데이터 패턴이 삽입되어 있으며, 정상 로크 상태의 동기 패턴을 검출하여 동기를 검출하는 동기 검출 수단과, 의사 로크 상태의 동기 패턴을 검출하여 의사 로크 상태로 판정하는 판정 수단과, 상기 동기 검출 수단에 의해 동기가 검출되고, 또한 상기 판정 수단에 의해 의사 로크 상태로 판정되었을 때에, 동기 위치를 조정하는 조정 수단을 구비하는 것을 특징으로 한다.

또한, 본 발명의 제8 형태에 따른 동기 장치는, 동기 패턴 직후에 고정 데이터 패턴이 계속되는 구성을 갖는 데이터를 변복조하여 전송하는 시스템의 수신측에 설치되는 동기 장치로서, 복조 데이터로부터 동기 패턴을 검출하는 동기 패턴 검출 수단과, 상기 동기 패턴 검출 수단에 의해 검출된 동기 패턴 직후에 계속되는 데이터 패턴을 취득하는 데이터 패턴 취득 수단과,

상기 데이터 패턴 취득 수단에 의해 취득된 데이터 패턴에 따라 정상 로크 상태 또는 의사 로크 상태 중 어느 상태에서 동기가 취해지고 있는지를 판별하는 판별 수단을 구비하는 것을 특징으로 한다.

이상의 본 발명의 각 형태에 따른 동기 장치에 의하면, 의사 로크 상태가 되었다고 해도, 종래와 같이 한번 로크를 해제하여 재차 로크시키는 프로세스를 행하지 않고 동기를 취할 수 있다.

또한, 어느 의사 로크 상태에서 동기가 검출되었는지를 판별하고, 그 판별 결과에 따라 I 성분과 Q 성분의 병렬 데이터로부터 직렬 데이터(복조 데이터)로의 데이터 변환이 조정됨으로써, 의사 로크 상태에서 위상이 회전하고 있는 데이터를 정상적으로 복귀시킬 수 있다.

또한, 본 발명의 각 형태에 따른 동기 장치는, 동기 방법으로서 구성할 수도 있다.

이하, 도면을 참조하면서 본 발명의 실시 형태를 설명한다.

[실시예 1]

도 1은 본 발명의 실시예 1에 따른 동기 장치인 동기부를 포함하는 수신 장치의 일부 구성을 도시하는 도면이다. 또한, 이 수신 장치는 데이터를 디지털 변복조하여 전송하는 시스템에 있어서의 수신 장치이며, 전송되는 데이터의 구성은 전술한 도 19에 도시한 것과 동일한 것으로 한다.

도 1에 있어서, 동기 검파 방식의 IQ 복조부(1)는 수신한 신호를 복조하여 I성분, Q 성분(이하, 단순히 「I, Q」라고 함)의 병렬 데이터를 출력한다. De－Mapper(2)는 그 I, Q의 병렬 데이터를 직렬 데이터로 변환하여 출력한다. 또한, 본 실시예에 있어서, IQ 복조부(1)와 De－mapper(2)는 복조부를 구성하는 것으로 한 다. 따라서, De－Mapper(2)로부터 출력되는 직렬 데이터는 복조 데이터이기도 하다.

동기부(3)는 De－Mapper(2)로부터 출력된 복조 데이터로부터 정상 로크 상태의 동기 패턴 또는 의사 로크 상태의 동기 패턴을 검출하여 프레임 동기를 검출한다. 또한, De－Mapper(2)로부터 출력된 복조 데이터를 후단 유닛에 출력한다.

도 2는 동기부(3)의 내부 구성을 도시하는 도면이다.

도 2에 있어서, 0°용(정규용) 동기 회로(4a)는 미리 정상 로크용 동기 바이트의 정보를 갖고 있으며, 주신호(복조 데이터)로부터, 정상 로크 상태의 동기 바이트를 검출하고, 그 동기 바이트가 규정 횟수 반복된 것을 확인하면 동기 신호로서 "H"를 출력한다. 전술한 도 22의 예에 맞추어 설명하면, 정상 로크 상태의 동기 바이트인(단, 여기서는 하위 4 비트) "8"→"7"→"7"→"7"→"7"→"7"→"7"→"7"→"8" …을 검출하고, 그 동기 바이트가 규정 횟수 반복된 것을 확인하면 동기 신호로서 "H"를 출력한다. 이와 같이 0°용 동기 회로(4a)로부터 "H"의 동기 신호가 출력되었을 때는 정상 로크 상태에서 프레임 동기가 검출되게 된다.

90°용 동기 회로(4b)는 미리 위상이 1 심볼마다 90° 단위로 어긋나는 의사 로크 상태(좌측 90° 회전)의 동기 바이트 정보를 갖고 있으며, 주신호로부터 그와 같은 의사 로크 상태의 동기 바이트를 검출하고, 그 동기 바이트가 규정 횟수 반복된 것을 확인하면 동기 신호로서 "H"를 출력한다. 전술한 도 22의 예에 맞추어 설명하면, 위상이 1 심볼마다 90° 단위로 어긋나는 의사 로크 상태의 동기 바이트인(단, 하위 4 비트만) "8"→"3"→"B"→"F"→"7"→"7"→"B"→"F"→"8" …을 검출하 고, 그 동기 바이트가 규정 횟수 반복된 것을 확인하면 동기 신호로서 "H"를 출력한다. 이와 같이 90°용 동기 회로(4b)로부터 "H"의 동기 신호가 출력되었을 때는 위상이 1 심볼마다 90° 단위로 어긋나는 의사 로크 상태에서 프레임 동기가 검출되게 된다.

180°용 동기 회로(4c)는 미리 위상이 1 심볼마다 180° 단위로 어긋나는 의사 로크 상태(180° 회전)의 동기 바이트의 정보를 갖고 있으며, 주신호로부터 그와 같은 의사 로크 상태의 동기 바이트를 검출하고, 그 동기 바이트가 규정 횟수 반복된 것을 확인하면 동기 신호로서 "H"를 출력한다. 전술한 도 22의 예에 맞추어 설명하면 위상이 1 심볼마다 180° 단위로 어긋나는 의사 로크 상태의 동기 바이트인(단, 하위 4 비트만) "8"→"B"→"7"→"B"→"7"→"B"→"7"→"B"→"8" …을 검출하고, 그 동기 바이트가 규정 횟수 반복된 것을 확인하면 동기 신호로서 "H"를 출력한다. 이와 같이 180°용 동기 회로(4c)로부터 "H"의 동기 신호가 출력되었을 때는 위상이 1 심볼마다 180° 단위로 어긋나는 의사 로크 상태에서 프레임 동기가 검출되게 된다.

270°용 동기 회로(4d)는 미리 위상이 1 심볼마다 270°(－90°) 단위로 어긋나는 의사 로크 상태[좌측 270°(우측 90°) 회전]의 동기 바이트의 정보를 갖고 있으며, 주신호로부터 그와 같은 의사 로크 상태의 동기 바이트를 검출하고, 그 동기 바이트가 규정 횟수 반복된 것을 확인하면 동기 신호로서 "H"를 출력한다. 전술한 도 22의 예에 맞추어 설명하면, 위상이 1 심볼마다 270°(－90°) 단위로 어긋나는 의사 로크 상태의 동기 바이트인(단, 하위 4 비트만) "8"→"F"→"B→"3"→"7" →"F"→"B"→"3"→"8" …을 검출하고, 그 동기 바이트가 규정 횟수 반복된 것을 확인하면 동기 신호로서 "H"를 출력한다. 이와 같이 270°용 동기 회로(4d)로부터 "H"의 동기 신호가 출력되었을 때는 위상이 1 심볼마다 270°(－90°) 단위로 어긋나는 의사 로크 상태에서 프레임 동기가 검출되게 된다.

또한, 동기 회로(4)(4a, 4b, 4c, 4d)의 각각으로부터 출력되는 동기 신호는 동기 제어 회로(5) 및 동기 판별 회로(6)에 입력된다.

여기서, 도 3의 (a),(b)를 이용하여 동기 회로(4)의 구성 및 동작을 더 상세히 설명한다. 단, 동기 회로(4)의 각각은 검출하는 동기 바이트의 값이 다를 뿐, 그 이외의 구성 및 동작은 동일하다. 그래서, 여기서는 대표로서 동기 회로(4a)에 대해서만 설명한다.

도 3의 (a)는 동기 회로(4a)의 내부 구성을 도시하는 도면, 도 3의 (b)는 그 동작의 일례를 도시하는 도면이다.

도 3의 (a), (b)에 있어서, 동기 바이트 검출 회로(7)는 주신호(복조 데이터)로부터 정상 로크 상태의 동기 바이트인 "B8", "47", "47" …의 검출을 행한다. 이들 동기 바이트의 검출에서는 우선 "B8"을 검출하면 검출 신호로서 "H"를 출력하고, 이후 204 바이트마다 이후의 동기 바이트의 검출을 행하며, 검출 미스가 되면 검출 신호로서 "L"을 출력한다. 또한, 동기 바이트 검출 회로(7)는 검출 주기 확인 회로(8)로부터 리셋 신호로서 "H"의 펄스가 입력되면, 다시 "B8"로부터 정상 로크 상태의 동기 바이트의 검출을 시작한다. 또한, 동기 바이트 검출 회로(7)는 입력된 주신호를 검출 주기 확인 회로(8)에 출력한다.

검출 주기 확인 회로(8)는 동기 바이트 검출 회로(7)로부터 출력되는 주신호와 검출 신호로부터 동기 바이트의 검출 주기가 소정 주기 반복된 것을 확인하면 동기 신호로서 "H"를 출력한다. 도 3의 (b)의 예에서는 2 패킷 상당의 동기 바이트가 검출되면 프레임 동기가 검출된 것으로 하고 있기 때문에, 동기 바이트의 검출 주기가 2 주기 반복된 것을 확인하였을 때에(도 3의 (b)의 「2 번째」 지점에서) 동기 신호로서 "H"를 출력하고 있다. 또한, 여기서는 설명의 편의를 위해 2 패킷 상당의 동기 바이트가 검출되면 프레임 동기가 취해졌다고 하였지만, 실제의 운용에서는 더 많은 데이터량 상당(예컨대 5 프레임 상당)의 동기 바이트가 검출되면 프레임 동기가 취해진 것으로 여겨지고 있다. 또한, 검출 주기 확인 회로(8)는 검출 신호가 "H"에서 "L"로 변화되는 것을 검출하면, 동기 신호로서 "L"을 출력하는 동시에, 리셋 신호로서 "H"의 펄스를 동기 바이트 검출 회로(7)에 출력한다.

도 2에 있어서, 동기 제어 회로(5)는 동기 회로(4)로부터 출력되는 동기 신호에 따라 동기 회로(4)에 제어 신호를 출력하고, 동기 회로(4)의 구동을 제어한다. 상세하게는 동기 회로(4)의 전부가 "L"의 동기 신호를 출력하고 있는 것을 검출하였을 때에는 동기 회로(4)의 전부를 구동시키도록 하고, 동기 회로(4) 중 어느 하나가 "H"의 동기 신호를 출력한 것을 검출하였을 때에는 그 "H"의 동기 신호를 출력한 동기 회로 이외의 동기 회로의 구동을 정지시키도록 하는 배타 동작 제어를 행한다.

여기서, 도 4를 이용하여 동기 제어 회로(5)의 동작을 더 상세히 설명한다.

도 4는 동기 제어 회로(5)의 동작의 일례를 도시하는 도면이다.

또한, 도 4에서는 동기 회로(4a, 4b, 4c, 4d)의 각각으로부터 출력되는 동기 신호를 각각 동기 신호 0°, 90°, 180°, 270°로서 나타내고 있다. 또한, 동기 회로(4a, 4b, 4c, 4d)의 각각에 출력되는 제어 신호를, 각각 제어 신호 0°, 90°, 180°, 270°로서 나타내고 있다. 또한, 동기 회로(4)의 각각은 입력된 제어 신호가 "L"일 때에 구동하고 "H"일 때에 정지한다.

도 4에 도시한 바와 같이, 동기 제어 회로(5)는 동기 신호 0°, 90°, 180°, 270°의 전부가 "L"일 때에, 예컨대 정상 로크 상태가 되어 동기 회로(4a)로부터 "H"의 동기 신호 0°가 출력된 것을 검출하면, 제어 신호 0° 이외의 제어 신호 90°, 180°, 270°로서 각각 "H"를 출력하고, 동기 회로(4a) 이외의 동기 회로(4b, 4c, 4d)의 구동을 정지시키도록 한다.

또한, 동기 제어 회로(5)는 동기 신호 0°, 90°, 180°, 270°의 전부가 "L"이 된 것을 검출하면, 제어 신호 0°, 90°, 180°, 270°로서 각각 "L"을 출력하고, 동기 회로(4)의 전부를 구동시킨다.

도 2에 있어서, 동기 판별 회로(6)는 동기 회로(4) 중 어느 하나로부터 "H"의 동기 신호가 출력되고 있을 때에, 동기 신호로서 "H"를 출력한다. 즉, 동기 판별 회로(6)는 도 5에 도시하는 바와 같이, 동기 회로(4)의 출력을 OR(논리합 연산)하는 구성을 갖고 있다. 또한, 도 2에서는 동기 신호 180°, 270°의 신호 파형의 도시를 생략하고 있다. 또한, 동기 판별 회로(6)는 동기 회로(4) 중 어느 하나가 "H"의 동기 신호를 출력하고 있는지를 판정함으로써, 정상 로크 상태에서 프레임 동기하고 있는지, 또는 위상이 1 심볼마다 90°, 180°또는 270° 단위로 어긋나는 의사 로크 상태에서 프레임 동기하고 있는지를 판별한다. 또한, 동기 판별 회로(6)는 동기부(3)에 입력된 주신호를 후단 유닛에 출력한다.

이상과 같은 동기부(3)의 구성에 의해, 위상이 1 심볼마다 90°, 180° 또는 270° 단위로 어긋나는 의사 로크 상태가 되었다고 해도, 종래와 같이 한번 로크를 해제하여 재차 로크시키는 프로세스를 행하지 않고 프레임 동기를 취할 수 있기 때문에, 의사 로크에 의한 오버 헤드를 삭감할 수 있다.

또한, 프레임 동기가 정상 로크 상태에서 취해지고 있는지, 또는 위상이 1 심볼마다 90°, 180° 또는 270° 단위로 어긋나는 의사 로크 상태에서 취해지고 있는지를 판별할 수 있기 때문에, 그 판별 결과에 따라 De－Mapper(2)에 있어서의 I, Q 병렬 데이터로부터 직렬 데이터로의 데이터 변환(예컨대 도 21에 도시한 I, Q의 값으로부터 데이터로의 변환)을 조정함으로써, 의사 로크 상태에서 위상이 회전하고 있는 데이터를 정상적으로 복귀하는 것이 가능해진다. 예컨대, 본 실시예에 따른 복조부가 DVB－C(DVB : Digital Video Broadcasting)에 준거한 QAM 방식을 채용하고 있는 경우에는, 1 심볼로 나타내는 데이터의 상위 2 비트를 조정함으로써, 위상이 회전하고 있는 데이터를 정상적으로 복귀하는 것이 가능해진다.

또한, 본 실시예에서는 동기 회로(4b, 4c, 4d)를 설치하여, 동기 판별 회로(6)가 3 종류의 의사 로크 상태 중 어느 상태에서 프레임 동기가 취해지고 있는지를 판별 가능하게 하였지만, 예컨대 동기 회로(4b, 4c, 4d) 중 하나 또는 2개를 설치하도록 하여, 동기 판별 회로(6)가 1 또는 2 종류의 의사 로크 상태 중 어느 상태에서 프레임 동기가 취해지고 있는지를 판별 가능하게 하도록 하여도 좋다.

또한, 본 실시예에 있어서, 동기부(3)가 검출하는 의사 로크 상태의 동기 바이트는 다음에 유의하여 결정해야 한다.

실제의 전송 데이터는 바이트 단위로 송신되어 오는 것이 아니고, 비트 스트림의 형태로 송신되어 온다. 따라서, 동기 바이트의 검출도 직렬 데이터로부터 추출해야 한다. 예컨대, 동기 회로(4a)는 도 6에 도시하는 바와 같은 직렬 데이터로부터 동기 바이트인 "B8", "47"을 추출한다. 이 경우, 최초의 비트로부터 8 비트는 "D5", 2번째 비트로부터 8 비트는 "AB", 3번째 비트로부터 8 비트는 "57"인 바와 같이, 동기 회로(4a)는 1 비트씩 어긋나면서 동기 바이트의 검출을 행한다. 도 6의 예에서는 6번째 비트로부터 8 비트(*로 도시하는 8 비트)가 "B8"이 되며, 이것이 동기 바이트로서 검출되게 된다.

또한, 변조 방식과 심볼 클록에도 복잡한 관계가 있다. 예컨대, 도 21에 도시한 16 QAM의 경우에는 1 심볼 당 4 비트가 된다. 기타, 32 QAM의 경우에는 5 비트, 64 QAM의 경우에는 6 비트, 128 QAM의 경우에는 7 비트, 256 QAM의 경우에는 8 비트가 된다. 예컨대, 128 QAM의 경우에는 1 심볼로 7 비트의 데이터가 출력되기 때문에, 전술한 도 6에 도시한 데이터 패턴의 경우에는, 도 7에 도시한 바와 같이 1 심볼마다 분리된다.

또한, 전술한 도 22의 예에서는 간략화를 위해 동기 바이트 이외의 데이터 부분을 생략하였지만, 이 데이터 부분에 대해서도 본래 고려할 필요가 있다. 본 실시예의 경우, 도 8에 도시한 바와 같이, 1 패킷은 동기 바이트＋데이터로 합계 204바이트의 구성을 취한다. 따라서, 동기 바이트는 204 바이트마다 출현하게 되며, 이것은 의사 로크 상태에 있어서의 회전 위치에 영향을 부여한다.

이러한 것을 근거로 하여, 다음에, 16 QAM, 128 QAM 및 256 QAM의 각각의 경우의 의사 로크 상태의 동기 바이트의 구체예에 대해서 설명한다.

우선, 도 9를 이용하여 16 QAM의 경우에 대해서 설명한다. 또한, 도 9의 예는 위상이 1 심볼마다 90° 단위로 어긋나는 의사 로크 상태(좌측 90°회전)로서 심볼 클록이 동기 바이트의 선두에 일치하고 있는 경우의 예이다. 16 QAM의 경우에는 1 심볼마다 4 비트만큼의 데이터가 출력된다. 따라서, 동기 바이트 8 비트를 구성하기 위해서는 2 심볼만큼의 데이터가 필요해지며, 하위 4 비트에 관해서는 의사 로크에 의한 영향을 받게 된다. 또한, 204 바이트 후에 나타나는 다음 동기 바이트의 회전수는 (204*8)/4로 구해지며, 그 회전 위치는 (204*8)/4%4＝0(%는 잉여산이며 나머지를 계산)이 되며, 거의 원래의 위치로 되돌아온다.

도 9에 도시한 예에서는 기대값 "B8"에 대하여, 상위 4 비트의 "B"는 의사 로크의 영향을 받지 않기 때문에 기대값 대로 "B"가 출력된다. 그러나, 다음 하위 4 비트에 대해서는 심볼 클록이 하나 진행되기 때문에 기대값 "8"에 대하여 위상이 90° 회전한 값이 되며 "C"가 된다.

다음 동기 바이트에 대해서도 마찬가지로, 기대값 "47"에 대하여, 상위 4 비트의 "4"는 그대로, 하위 4 비트의 "7"에 대해서는 의사 로크에 의한 영향을 받아 "3"이 출력된다.

결과, 정상 로크 상태에 있어서 "B8"→"47"→"47"→"47"→"47→"47"→"47"→"47"→"B8" …이 되는 동기 바이트는, 위상이 1 심볼마다 90° 단위로 어긋나는 의사 로크 상태(좌측 90°회전)에서는 "BC"→"43"→"43"→"43"→"43"→"43"→"43"→"43"→"BC" …가 된다.

다음에, 도 10을 이용하여 128 QAM의 경우에 대해서 설명한다. 또한, 도 10의 예도 위상이 1 심볼마다 90° 단위로 어긋나는 의사 로크 상태(좌측 90°회전)로서 심볼 클록이 동기 바이트의 선두에 일치하고 있는 경우의 예이다. 128 QAM의 경우에는 1 심볼마다 7 비트만큼의 데이터를 출력한다. 따라서, 204 바이트 후에 나타나는 다음 동기 바이트의 회전 위치는 (204*8)/7%4 = 1이 되며, 위상이 기대값에 대하여 90°만큼 회전하게 된다. 또한, 204*8 = 1632 비트는 7 비트로 나누어 떨어지지 않기 때문에, 204 바이트 후의 동기 바이트는 2개의 심볼에 걸치게 된다. 1632% 7 = 1이 되며, 1 비트 모자란다. 이것은 도 10에 도시한 바와 같이, 다음 동기 바이트가 심볼(233과 234)의 2 심볼로 구성되는 것을 나타낸다. 이 때, 심볼(233)의 위상은 좌측으로 90°회전하고, 심볼(234)의 위상은 좌측으로 90° 더 회전하게 된다. 이후의 동기 바이트에 대해서도 마찬가지로 생각하면, 도 10에 도시한 것과 같아진다.

즉, 정상 로크 상태에 있어서 "B8"→"47"→"47"→"47"→"47"→"47"→"47"→"47"→"B8" …이 되는 동기 바이트는 위상이 1 심볼마다 90° 단위로 어긋나는 의사 로크 상태(좌측 90°회전)에서는 "B9"→"44"→"45"→"47"→"57"→"77"→"07"→"47"→"3B" …가 된다.

또한, 이 128 QAM의 경우와 같이 1 심볼이 7 비트이기 때문에 각 동기 바이트가 1 비트씩 어긋나게 되는 경우에는, 검출하는 동기 바이트의 패턴이 증대하여 회로 규모라는 점에서 불리해지는 경우가 있다. 그래서, 이것을 회피하기 위해 이 128 QAM의 경우에는 8 프레임마다 동일한 동기 바이트의 패턴을 반복한다는 특성을 이용하여, 8 프레임마다 동기 바이트의 존재를 확인하도록 하여, 동기 바이트의 패턴을 적게 할 수도 있다. 이 경우, 동일한 동기 바이트의 패턴이 출현하는 위치는 추측할 수 있기 때문에, 204 바이트의 패킷 단위가 아니고, 동일한 동기 패턴이 출현하는 주기를 확인 타이밍으로 하여 처리한다.

다음에, 도 11 및 도 12를 이용하여, 256 QAM의 경우에 대해서 설명한다. 256 QAM의 경우에는 1 심볼마다 8 비트만큼의 데이터를 출력한다. 따라서, 심볼 클록이 동기 바이트의 선두에 일치하고 있는 경우에는, 204 바이트 후에 나타나는 다음 동기 바이트의 회전수는 (204*8)/8로 구해지고, 그 회전 위치는 (204*8)/4%4 = 0이 되며, 거의 원래의 위치로 되돌아온다.

그러나, 본 예 및 전술한 16 QAM 및 128 QAM의 경우의 예에 있어서도, 심볼 클록과 동기 바이트의 선두가 일치하고 있는 것은 아니다. 예컨대, 도 11에 도시하는 256 QAM의 경우와 같이, 심볼 클록과 동기 바이트의 선두가 6 비트만큼 어긋나는 경우도 있을 수 있다.

복조부가 DVB－C에 준거한 QAM 방식인 경우, 1 심볼로 나타내는 데이터의 상위 2 비트는 그 심볼이 IQ 평면 상의 어느 상한에 존재하는지에 의해 결정한다. 의사 로크 상태로서는 상한이 어긋나기 때문에, 그 상위 2 비트가 변화한다. 따라서, 그 상위 2 비트의 부분에 대해서 고려하면 좋다. 간단한 방법으로서는, 그 상위 2 비트가 변화하는 패턴을 모두 준비한다.

예컨대 256 QAM 방식의 경우, 동기 바이트 "B8"에 대해서 0, 1, 2, 3, 4, 5, 6 및 7 비트 어긋남의 각각에 있어서의 1 심볼로 나타내는 데이터의 상위 2 비트가 변화하였을 때의 패턴은 도 12에 도시한 바와 같이 되며, 결과로서 17과 같이 된다. 또한, 도 12에 있어서는 그 상위 2 비트를 사각으로 둘러싸서 도시하고 있다. 따라서, 이 동기 바이트 "B8"에 대해서는 그 17과 같은 패턴을 인식 가능하게 동기부를 구성하면 된다.

또한, 한편 의사 로크에서 변화하는 비트를 마스크하여 인식하지 않도록 하고, 의사 로크에서 변화하지 않는 나머지 비트를 인식하여 프레임 동기를 검출하도록 하는 방법도 생각할 수 있다.

[실시예 2]

다음에, 본 발명의 실시예 2에 따른 동기 장치에 대해서 설명한다.

본 실시예에 따른 동기 장치인 동기부는 데이터를 QPSK 방식으로 변복조하여 전송하는 시스템에 있어서의 수신 장치에 구비되어 있다. 이 수신 장치는 실시예 1과 마찬가지로 도 1에 도시한 구성을 갖고 있다. 단, 본 실시예에 따른 동기부에서는 정상 로크 상태의 동기 바이트를 검출하여 프레임 동기를 검출하는 것 및 위상이 1 심볼마다 90° 단위로 어긋나는 의사 로크 상태(좌측 90°회전)의 동기 바이트를 검출하여 프레임 동기를 검출하는 것이 가능해지고 있다. 또한, 전송되는 데이터의 구성은, 전술한 도 19에 도시한 것과 동일하게 한다.

본 실시예에 있어서, 정상 로크 상태의 IQ 평면 상의 심볼점의 데이터를, 전술한 도 20에 도시한 좌측 상부의 IQ 평면 상의 심볼점 데이터로 하면, 본 실시예 에 따른 동기부가 검출하는 비트 어긋남을 고려한 의사 로크 상태의 동기 바이트의 패턴은 도 13에 도시하는 바와 같이 8과 같아진다. 또한, 이 때의 동기 바이트 " B8"에 대한 패턴의 상세한 내용을 도 14에 도시한다. 또한, 도 14에 도시하는 0, 1, 2, 3, 4, 5, 6 및 7 비트 어긋남의 각각에 있어서의 패턴에 있어서, (1)에 도시하는 2 비트는 위상 어긋남 없음(회전 없음)을 나타내고, (2)에 도시하는 2 비트는 위상이 90°회전하고 있는 것을 나타내며, (3)에 도시하는 2 비트는 위상이 90°× 2 회전하고 있는 것을 나타내고, (4)에 도시하는 2 비트는 위상이 90°× 3 회전하고 있는 것을 나타내고 있다.

본 실시예에 따른 동기부는 정상 로크 상태의 동기 바이트 "B8" 또는 도 14에 도시한 의사 로크 상태의 동기 바이트의 8과 같이("83", "24", …, "D4", "CE") 중 어느 하나를 검출하면, 거기서부터 프레임 동기의 검출을 시작하는 구성을 취한다.

도 15는 본 실시예에 따른 동기부의 구성 및 동작의 일례를 도시한 도면이다.

도 15에 있어서, 동기 바이트 검출 회로(9)는 입력되는 주신호(직렬 데이터 스트림)로부터 도 13에 도시한 동기 바이트를 취출한다. 동기 회로(10)는 그 동기 바이트를 감시하여, 규정 프레임 수를 클리어 한 경우에 동기 신호로서 "H"를 출력한다.

예컨대, 도 15에 도시한 바와 같이, 동기 바이트 검출 회로(9)가 최초에 나타난 (1)에 도시하는 바이트 데이터 "B8"을 검출하면, 동기 회로(10)에 포착을 요 구하는 신호(동기 포착 신호)로서 "H"를 출력한다. 동기 회로(10)는 그 신호를 수신하면 204 바이트 후에 동기 바이트가 존재하는지 여부를 확인한다. 또한, (1)에 도시하는 바이트 데이터 "B8" 직후에 (2)에 도시하는 본래의 동기 바이트 "5E"가 존재하고 있지만 포착 중이기 때문에 무시된다. 마찬가지로 전술한 동기 바이트에 일치하는 (6)에 도시하는 바이트 데이터 "29"가 있지만 이것도 포착 중이기 때문에 무시된다. (1)에 도시하는 바이트 데이터 "B8"로부터 204 바이트 후[(3)에 도시하는 위치]를 확인하면 기대된 동기 바이트 "47"이 아니기 때문에 (1)에 도시하는 바이트 데이터 "B8"이 동기 바이트가 아닌 것이 판명된다. 그렇게 하면, 동기 포착 신호가 리셋되어 재차 포착할 수 있는 상태가 된다. 계속해서, (4)에 도시하는 동기 바이트 "83"이 나타내고, 이것을 검출하면, 거기서부터 204 바이트 후[(5)에 도시하는 위치]에 동기 바이트 "5E"가 존재하는지를 확인한다. (5)에 도시하는 위치에는 기대된 동기 바이트 "5E"가 존재하기 때문에, 이것을 검출하여 프레임 동기가 검출되게 되며 동기 신호로서 "H"를 출력한다(단, 이 동작예에서는 설명의 편의를 위해, 1 패킷 상당의 동기 바이트를 검출하여 "H"의 동기 신호를 출력하도록 하고 있음).

이상과 같은 동기부의 구성에 의해, 위상이 1 심볼마다 90° 단위로 어긋나는 의사 로크 상태가 되었다고 하여도 종래와 같이 한번 로크를 해제하여 재차 로크시키는 프로세스를 행하지 않고 프레임 동기를 취할 수 있기 때문에, 의사 로크에 의한 오버 헤드를 삭감할 수 있다.

또한, 프레임 동기가 정상 로크 상태에서 취해지고 있는지, 또는 의사 로크 상태에서 취해지고 있는지를 동기 검출을 시작하였을 때의 최초의 동기 바이트의 패턴에 따라 판별할 수 있기 때문에, 그 판별 결과에 따라 동기부의 전단에 있는 De－Mapper에 있어서의 I, Q 병렬 데이터로부터 직렬 데이터로의 데이터 변환을 조정함으로써, 의사 로크 상태에서 위상이 회전하고 있는 데이터를 정상적으로 복귀할 수 있게 된다.

[실시예 3]

다음에, 본 발명의 실시예 3에 따른 동기 장치에 대해서 설명한다.

본 실시예에 따른 동기 장치인 동기부는 실시예 1과 마찬가지로, 데이터를 디지털 변복조하여 전송하는 시스템에 있어서의 수신 장치에 구비되어 있다. 이 수신 장치는 DVB－C에 준거하고, 실시예 1과 마찬가지로 도 1에 도시한 구성을 갖고 있다. 단, 본 실시예에 있어서, 전송되는 데이터는 트랜스포트 스트림(TS)과 같이 동기 바이트 직후에 MPEG(Moving Picture Experts Group)의 헤더 등 고정 데이터 패턴이 계속되는 구성을 갖는 데이터로 한다. 그것에 대응하여 본 실시예에 따른 동기부는 그 고정 데이터 부분을 이용하여 의사 로크 상태의 회전 상황을 확인하도록 한 것이다.

예컨대, 256 QAM의 경우에는 8 비트 단위로 데이터가 보내져 온다. 이 경우, 도 16에 도시하는 TS 패킷의 예에서는, 동기 바이트의 "B8"이 검출된 경우에, 그 다음 바이트 데이터(정상 로크 상태에서는 "1F")를 취득하여, 그 변화를 확인함으로써 의사 로크 상태의 회전 형상을 파악할 수 있다. 또한, 그 변화를 확인함으로써, 정상 로크 상태 또는 의사 로크 상태 중 어느 상태에서 동기가 취해지고 있는 지를 판별할 수 있다. 즉, 의사 로크 상태의 회전 상황은 1 심볼로 나타내는 데이터의 상위 2 비트에 영향을 주기 때문에, 동기 바이트 "B8" 직후의 바이트 데이터로서"1F"가 얻어진 경우에는 회전이 없고, 즉 정상 로크 상태에서 동기하고 있다고 판별된다. 또는 동기 바이트 "B8" 직후의 바이트 데이터로서 "5F"가 얻어진 경우에는 제1 상한으로부터 제4 상한으로 이동하였기 때문에 우측 회전, 즉 위상이 1 심볼마다 －90° 단위로 어긋나는 의사 로크 상태에서 동기하고 있다고 판별된다. 또는 동기 바이트 "B8" 직후의 바이트 데이터로서 "9F"가 얻어진 경우에는 좌측 회전, 즉 위상이 1 심볼마다 90° 단위로 어긋나는 의사 로크 상태에서 동기하고 있다고 판별된다.

이상과 같은 동기부의 구성에 의해, 위상이 1 심볼마다 90°, 180° 또는 －90°(270°) 단위로 어긋나는 의사 로크 상태가 되었다고 해도, 종래와 같이 한번 로크를 해제하여 재차 로크시키는 프로세스를 행하지 않고 동기를 취할 수 있기 때문에, 의사 로크에 의한 오버 헤드를 를 삭감할 수 있다.

또한, 동기가 정상 로크 상태에서 취해지고 있는지, 또는 어느 의사 로크 상태에서 취해지고 있는지를 판별할 수 있기 때문에, 그 판별 결과에 따라 동기부의 전단에 있는 De－Mapper에 있어서의 I, Q 병렬 데이터로부터 직렬 데이터로의 데이터 변환을 조정함으로써, 의사 로크 상태에서 위상이 회전하고 있는 데이터를 정상적으로 복귀할 수 있게 된다.

[실시예 4]

다음에, 본 발명의 실시예 4에 따른 동기 장치에 대해서 설명한다.

본 실시예에 따른 동기 장치인 동기부는, 데이터를 QPSK 방식으로 변복조하여 전송하는 시스템에 있어서의 수신 장치에 구비되어 있다.

본 실시예에서는 이 디스템의 송신측에서, 통상의 동기 바이트와 마찬가지로 의사 로크 상태에 대응한 동기 바이트를 미리 패킷 내에 삽입해 두는 것이다. 삽입해 두는 동기 바이트로서는, 의사 로크 상태가 된 경우에 정상 로크 상태의 동기 바이트 "B8", "47"과 동일한 코드가 출력되게 되는 코드가 적용된다. 이것에 의해, 본 실시예에 따른 동기부에서는 하나의 동기 회로에서 의사 로크 상태에 대응할 수 있어 회로 규모의 증대를 억제할 수 있다.

도 17을 이용하여 보다 상세히 설명하면, 전송 데이터(도 17의 전송 신호)에 정상적인 동기 바이트 "B8", "47"에 계속하여 의사 로크를 상정한 바이트 데이터를 미리 삽입해 둔다. 그리고, 그 바이트 데이터가 의사 로크 상태가 되었을 때에, De－Mapper(12)에 있어서의 데이터 변환 후의 주신호로서 "B8", "47"이 출력되도록 해 둔다. 또한, 도 17에 있어서, IQ 복조부(11)와 De－Mapper(12)와 동기부(13)는 수신 장치의 일부 구성을 도시하고 있다.

도 17의 예에서는, 전송 데이터에 삽입된 정상적인 동기 바이트 "B8"의 다음 바이트 데이터로서, 위상이 1 심볼마다 90° 단위로 어긋나는 의사 로크 상태를 상정한 동기 바이트 "77"이 삽입되어 있다. 이 때, De－Mapper(12)에 있어서의 데이터 변환 후의 주신호에 있어서, 이들 바이트 데이터는 정상 로크 상태이면 "B8", "77"이 되지만, 의사 로크 상태에서는 "83", "B8"이 된다.

이와 같이, 의사 로크 상태가 되었을 때에 정상적인 동기 바이트와 동일한 코드 "B8", "47"이 출력되도록 해 둠으로써, 다음단의 동기부(13)는 정상적인 로크 상태의 동기 바이트를 검출하여 동기를 검출하는 종래의 회로와 대략 동일한 회로를 사용할 수 있다. 또한, 대략 동일한 회로로 한 것은 동기 위치가 본래의 동기 위치에 대하여 1 바이트 후가 되기 때문에, 그것을 조정하는 회로가 필요해지기 때문이다.

본 실시예에 따른 동기부(13)는 예컨대 도 18에 도시한 구성을 취한다.

도 18에 있어서, 동기 바이트 검출 회로(14)는 입력 주신호(직렬 데이터 스트림)로부터 동기 바이트를 취출한다. 동기 회로(15)는 그 동기 바이트를 감시하여 규정 프레임수를 클리어한 경우에 동기 신호를 출력한다. 의사 로크 판정 회로(16)는 정상 로크 상태의 동기 바이트가 의사 로크 상태에서 어떠한 바이트 데이터가 되는지 알고 있기 때문에(예컨대, 동기 바이트 "B8"이 "83"이 됨), 그 바이트 데이터를 감시함으로써, 정상 로크 상태인지 의사 로크 상태인지를 판정한다. 또한, 동기부(13)는 의사 로크 판정 회로(16)에 의해 의사 로크 상태로 판정된 경우에는, 전술한 바와 같이 동기 위치가 본래의 동기 위치에 대하여 1 바이트 후가 되기 때문에, 그것을 조정한다.

이상과 같은 동기부(13)의 구성에 의해 미리 상정된 의사 로크가 발생한 경우에는, 종래와 같이 한번 로크를 해제하여 재차 로크시키는 프로세스를 행하지 않고 동기를 취할 수 있기 때문에, 의사 로크에 의한 오버 헤드를 삭감할 수 있다.

또한, 동기가 정상 로크 상태 또는 상정된 의사 로크 상태 중 어느 상태에서 취해지고 있는지를 판정할 수 있기 때문에, 그 판정 결과에 따라 De－Mapper(12)에 있어서의 I, Q 병렬 데이터로부터 직렬 데이터로의 데이터 변환을 조정함으로써, 의사 로크 상태에서 위상이 회전하고 있는 데이터를 정상적으로 복귀할 수 있게 된다.

이상, 본 발명에 대해서 상세하게 설명하였지만, 본 발명은 상기 실시 형태에 한정되지 않고, 본 발명의 요지를 일탈하지 않는 범위에 있어서, 각종 개량 및 변경을 행하여도 물론 좋다.

(부기 1)

복조 데이터로부터, 정상 로크 상태의 동기 패턴 또는 및 의사 로크 상태의 동기 패턴을 검출하여 동기를 검출하는 것을 특징으로 하는 동기 장치.

(부기 2)

상기 복조 데이터로부터 정상 로크 상태의 동기 패턴을 검출하여 동기를 검출하는 정상 로크용 동기 검출 수단과,

상기 복조 데이터로부터 의사 로크 상태의 동기 패턴을 검출하여 동기를 검출하는 의사 로크용 동기 검출 수단을 구비하는 것을 특징으로 하는 부기 1에 기재한 동기 장치.

(부기 3)

상기 정상 로크용 동기 검출 수단과 상기 의사 로크용 동기 검출 수단의 동기 검출 결과에 따라 정상 로크 상태와 의사 로크 상태 중 어느 상태에서 동기가 검출되었는지를 판별하는 동기 판별 수단을 더 구비하는 것을 특징으로 하는 부기 2에 기재한 동기 장치.

(부기 4)

상기 의사 로크용 동기 검출 수단은,

위상이 1 심볼마다 90°단위로 어긋나는 제1 의사 로크 상태의 동기 패턴을 검출하여 동기를 검출하는 제1 의사 로크용 동기 검출 수단과,

위상이 1 심볼마다 180° 단위로 어긋나는 제2 의사 로크 상태의 동기 패턴을 검출하여 동기를 검출하는 제2 의사 로크용 동기 검출 수단과,

위상이 1 심볼마다 270° 또는 －90° 단위로 어긋나는 제3 의사 로크 상태의 동기 패턴을 검출하여 동기를 검출하는 제3 의사 로크용 동기 검출 수단 중 어느 하나 이상을 포함하는

것을 특징으로 하는 부기 2 또는 부기 3에 기재한 동기 장치.

(부기 5)

상기 동기 판별 수단은, 상기 정상 로크용 동기 검출 수단의 동기 검출 결과와, 상기 제1, 제2 및 제3 중 어느 하나 이상의 의사 로크용 동기 검출 수단의 동기 검출 결과에 따라 정상 로크 상태 또는 제1, 제2 또는 제3 의사 로크 상태 중 어느 상태에서 동기가 검출되었는지를 판별하는 것을 특징으로 하는 부기 4에 기재한 동기 장치.

(부기 6)

상기 의사 로크용 동기 검출 수단 또는 상기 제1, 제2 및 제3 중 어느 하나 이상의 의사 로크용 동기 검출 수단의 각각은 소정량의 데이터마다 의사 로크 상태의 동기 패턴을 검출하여 동기를 검출하는 것을 특징으로 하는 부기 2 내지 부기 5 중 어느 하나에 기재한 동기 장치.

(부기 7)

상기 동기 판별 수단의 판별 결과에 따라 상기 복조 데이터를 출력하는 복조 수단에 있어서의 I 성분과 Q 성분의 병렬 데이터로부터 상기 복조 데이터인 직렬 데이터로의 데이터 변환이 조정되는 것을 특징으로 하는 부기 3 내지 부기 6 중 어느 하나에 기재한 동기 장치.

(부기 8)

복조 데이터로부터 정상 로크 상태의 동기 패턴 또는 의사 로크 상태의 동기 패턴을 검출하는 동기 패턴 검출 수단과,

상기 동기 패턴 검출 수단이 정상 로크 상태의 동기 패턴의 선두를 검출하였을 때는 소정량의 데이터마다 이후의 정상 로크 상태의 동기 패턴을 검출하여 동기를 검출하고, 상기 동기 패턴 검출 수단이 의사 로크 상태의 동기 패턴의 선두를 검출하였을 때는 소정량의 데이터마다 이후의 의사 로크 상태의 동기 패턴을 검출하여 동기를 검출하는 동기 검출 수단을 구비하는 것을 특징으로 하는 부기 1에 기재한 동기 장치.

(부기 9)

데이터를 변복조하여 전송하는 시스템의 수신측에 설치되고,

상기 전송되는 데이터에는 동기 패턴 직후에 계속되는 데이터 패턴으로서, 수신측에서 의사 로크 상태에서 복조된 경우에 상기 동기 패턴과 동일한 값이 되는 데이터 패턴이 삽입되어 있으며,

정상 로크 상태의 동기 패턴을 검출하여 동기를 검출하는 동기 검출 수단과,

의사 로크 상태의 동기 패턴을 검출하여 의사 로크 상태로 판정하는 판정 수단과,

상기 동기 검출 수단에 의해 동기가 검출되며, 또한 상기 판정 수단에 의해 의사 로크 상태로 판정되었을 때에, 동기 위치를 조정하는 조정 수단을 구비하는 것을 특징으로 하는 부기 1에 기재한 동기 장치.

(부기 10)

동기 패턴 직후에 고정 데이터 패턴이 계속되는 구성을 갖는 데이터를 변복조하여 전송하는 시스템의 수신측에 설치되는 동기 장치로서,

복조 데이터로부터 동기 패턴을 검출하는 동기 패턴 검출 수단과,

상기 동기 패턴 검출 수단에 의해 검출된 동기 패턴 직후에 계속되는 데이터 패턴을 취득하는 데이터 패턴 취득 수단과,

상기 데이터 패턴 취득 수단에 의해 취득된 데이터 패턴에 따라 정상 로크 상태 또는 의사 로크 상태 중 어느 상태에서 동기가 취해지고 있는지를 판별하는 판별 수단을 구비하는 것을 특징으로 하는 동기 장치.

(부기 11)

상기 판별 수단은 상기 데이터 패턴 취득 수단에 의해 취득된 데이터 패턴의 값에 따라 정상 로크 상태인지 또는 위상이 1 심볼마다 90°, 180°또는 270°또는－90° 단위로 어긋나는 의사 로크 상태인지를 판별하는 것을 특징으로 하는 부기 10에 기재한 동기 장치.

(부기 12)

복조 데이터로부터 정상 로크 상태의 동기 패턴 또는 의사 로크 상태의 동기 패턴을 검출하여 동기를 검출하는 동기 검출 단계와,

상기 동기 검출 단계에 의한 검출 결과에 따라 정상 로크 상태 또는 의사 로크 상태 중 어느 상태에서 동기가 검출되었는지를 판별하는 동기 판별 단계를 구비하는 것을 특징으로 하는 동기 방법.

(부기 13)

상기 동기 검출 단계는 상기 의사 로크 상태의 동기 패턴으로서, 위상이 1 심볼마다 90° 단위로 어긋나는 제1 의사 로크 상태의 동기 패턴, 위상이 1 심볼마다 180° 단위로 어긋나는 제2 의사 로크 상태의 동기 패턴 또는 위상이 1 심볼마다 270°또는 －90°단위로 어긋나는 제3 의사 로크 상태의 동기 패턴을 검출하는 것을 특징으로 하는 부기 12에 기재한 동기 방법.

(부기 14)

상기 동기 판별 단계는 상기 동기 검출 단계에 의한 검출 결과에 따라 정상 로크 상태 또는 제1, 제2 또는 제3 의사 로크 상태 중 어느 상태에서 동기가 검출되었는지를 판별하는 것을 특징으로 하는 부기 13에 기재한 동기 방법.

(부기 15)

상기 동기 판별 단계에 의한 판별 결과에 따라 상기 복조 데이터를 출력하는 복조 수단에 있어서의 I 성분과 Q 성분의 병렬 데이터로부터 상기 복조 데이터인 직렬 데이터로의 데이터 변환을 조정하는 조정 단계를 더 구비하는 것을 특징으로 하는 부기 12 내지 부기 14 중 어느 하나에 기재한 동기 방법.

이상 설명한 바와 같은 본 발명에 의하면, 의사 로크에 의한 오버 헤드를 삭감할 수 있다.

Claims

복조 데이터(demodulated data)로부터 정상 로크 상태(normal lock state)의 동기 패턴(synchronization pattern) 또는 의사 로크 상태(pseudo lock state)의 동기 패턴을 검출하여 동기를 검출하는 것을 특징으로 하는 동기 장치.
제1항에 있어서, 상기 복조 데이터로부터 정상 로크 상태의 동기 패턴을 검출하여 동기를 검출하는 정상 로크용 동기 검출 수단과,

상기 복조 데이터로부터 의사 로크 상태의 동기 패턴을 검출하여 동기를 검출하는 의사 로크용 동기 검출 수단

을 포함하는 것을 특징으로 하는 동기 장치.
제2항에 있어서, 상기 정상 로크용 동기 검출 수단과 상기 의사 로크용 동기 검출 수단의 동기 검출 결과에 따라 정상 로크 상태와 의사 로크 상태 중 어느 상태에서 동기가 검출되었는지를 판별하는 동기 판별 수단

을 더 포함하는 것을 특징으로 하는 동기 장치.
제2항에 있어서,

상기 의사 로크용 동기 검출 수단은,

위상이 1 심볼마다 90°단위로 어긋나는 제1 의사 로크 상태의 동기 패턴을 검출하여 동기를 검출하는 제1 의사 로크용 동기 검출 수단과,

위상이 1 심볼마다 180°단위로 어긋나는 제2 의사 로크 상태의 동기 패턴을 검출하여 동기를 검출하는 제2 의사 로크용 동기 검출 수단과,

위상이 1 심볼마다 270°또는 －90°단위로 어긋나는 제3 의사 로크 상태의 동기 패턴을 검출하여 동기를 검출하는 제3 의사 로크용 동기 검출 수단

중 어느 하나 이상을 포함하는 것을 특징으로 하는 동기 장치.
제4항에 있어서, 상기 동기 판별 수단은, 상기 정상 로크용 동기 검출 수단의 동기 검출 결과와, 상기 제1, 제2 및 제3 중 어느 하나 이상의 의사 로크용 동기 검출 수단의 동기 검출 결과에 따라 정상 로크 상태 또는 제1, 제2 또는 제3 의사 로크 상태 중 어느 상태에서 동기가 검출되었는지를 판별하는 것을 특징으로 하는 동기 장치.
제3항 내지 제5항 중 어느 한 항에 있어서, 상기 동기 판별 수단의 판별 결과에 따라 상기 복조 데이터를 출력하는 복조 수단에 있어서의 I 성분과 Q 성분의 병렬 데이터로부터 상기 복조 데이터인 직렬 데이터로의 데이터 변환이 조정되는 것을 특징으로 하는 동기 장치.
제1항에 있어서, 데이터를 변복조하여 전송하는 시스템의 수신측에 설치되고,

상기 전송되는 데이터에는, 동기 패턴 직후에 계속되는 데이터 패턴으로서, 수신측에서 의사 로크 상태에서 복조된 경우에 상기 동기 패턴과 동일한 값이 되도록 데이터 패턴이 삽입되어 있으며,

정상 로크 상태의 동기 패턴을 검출하여 동기를 검출하는 동기 검출 수단과,

의사 로크 상태의 동기 패턴을 검출하여 의사 로크 상태라고 판정하는 판정 수단과,

상기 동기 검출 수단에 의해 동기가 검출되며, 상기 판정 수단에 의해 의사 로크 상태라고 판정되었을 때에, 동기 위치를 조정하는 조정 수단

을 포함하는 것을 특징으로 하는 동기 장치.
동기 패턴 직후에 고정 데이터 패턴이 계속되는 구성을 갖는 데이터를 변복조하여 전송하는 시스템의 수신측에 설치되는 동기 장치로서,

복조 데이터로부터 동기 패턴을 검출하는 동기 패턴 검출 수단과;

상기 동기 패턴 검출 수단에 의해 검출된 동기 패턴 직후에 계속되는 데이터 패턴을 취득하는 데이터 패턴 취득 수단과;

상기 데이터 패턴 취득 수단에 의해 취득된 데이터 패턴에 따라 정상 로크 상태 또는 의사 로크 상태 중 어느 상태에서 동기가 취해지고 있는지를 판별하는 판별 수단

을 포함하는 것을 특징으로 하는 동기 장치.
복조 데이터로부터 정상 로크 상태의 동기 패턴 또는 의사 로크 상태의 동기 패턴을 검출하여 동기를 검출하는 동기 검출 단계와;

상기 동기 검출 단계에 의한 검출 결과에 따라 정상 로크 상태 또는 의사 로크 상태 중 어느 상태에서 동기가 검출되었는지를 판별하는 동기 판별 단계

를 포함하는 것을 특징으로 하는 동기 방법.
제9항에 있어서, 상기 동기 판별 단계에 의한 판별 결과에 따라 상기 복조 데이터를 출력하는 복조 수단에 있어서의 I 성분과 Q 성분의 병렬 데이터로부터 상기 복조 데이터인 직렬 데이터로의 데이터 변환을 조정하는 조정 단계를 더 포함하는 것을 특징으로 하는 동기 방법.