KR20070065788A

KR20070065788A - 전원회로의 온 오작동 검출장치

Info

Publication number: KR20070065788A
Application number: KR1020060116165A
Authority: KR
Inventors: 순조우 오시마
Original assignee: 야자키 소교 가부시키가이샤
Priority date: 2005-12-20
Filing date: 2006-11-23
Publication date: 2007-06-25
Also published as: US20070139841A1; KR101076764B1; CN1988385A; JP2007174756A; EP1801974A2; JP4776368B2; US7504849B2; EP1801974A3; EP1801974B1; CN1988385B

Abstract

본 발명의 온 오작동(ON Failure) 검출장치는 배터리(E)와 부하(RL) 간에 배치되는 FET(T1)를 포함하여 이 부하(RL)의 구동 및 정지를 제어하는 전원회로에서 FET(T1)의 온 오작동을 검출하며, FET(T1)의 온 및 오프를 스위칭하는 구동전압(VD)을 FET(T1)의 게이트에 공급하는 구동회로(1)와, 구동회로(1)와 FET(T1)의 게이트 간에 배열된 게이트 저항(Rg)과, 게이트 저항(Rg)에서 발생된 전압강하가 소정의 값을 초과하였나의 여부를 검출하고, 게이트 저항(Rg)의 전압강하가 소정의 값을 초과한 경우 FET(T1)에서 온 오작동이 발생하는 것임을 판정하는 온 오작동 판정 회로(11)를 구비한다.

온 오작동(ON Failure), 소자FET

Description

전원회로의 온 오작동 검출장치{ON FAILURE DETECTION APPARATUS OF POWER SUPPLY CIRCUIT}

도 1은 부하 구동을 위해 전원전압을 부하에 공급하는 일반 전원회로의 구조를 나타낸 회로도.

도 2는 스위칭용 FET T1의 게이트 전압과 전력손실 간의 관계를 나타낸 특성도.

도 3은 본 발명의 제1실시예에 따른 전원회로용 온 오작동 검출장치의 구조를 나타낸 회로도.

도 4는 본 발명의 제2실시예에 따른 전원회로용 온 오작동 검출장치의 구조를 나타낸 회로도.

도 5는 본 발명의 제3실시예에 따른 전원회로용 온 오작동 검출장치의 구조를 나타낸 회로도.

본 발명은 전원과 부하 사이에 스위칭 반도체 소자가 배열되는 전원회로에 관한 것으로서, 특히 반도체 소자의 온 오작동을 검출하는 온 오작동 검출장치에 관한 것이다.

일반적으로, 전원과 부하 사이에 배열되는 MOSFET 등의 반도체 소자를 포함하여 부하에 대한 전원공급의 온, 오프 제어를 위해 반도체 소자의 온, 오프 사이를 스위칭하는 전원회로에 있어서는, 반도체 소자에서 온 오작동이 발생하면 반도체 소자는 제어가 불가능한 상태로 진입하고 전원을 부하로 공급하는 것을 중지시키는 것이 불가능하게 된다. 동시에, 반도체 소자가 보통 차단된 것으로 인정하는 과전류보호장치가 배치될 경우 이 과전류보호장치는 손상을 입게 된다. 이 상태에서, 반도체 소자의 하류측에서 단락, 접지 등의 오작동(고장)이 동시에 발생하면 반도체 소자 및 배선을 보호할 수 없는 문제가 야기된다.

따라서, 부하의 상류측(전원측)에 반도체 소자가 배열되는 전원회로의 반도체 소자의 온 오작동을 방지하기 위해, (a) 내지 (d)로된 다음의 방법을 일반적으로 고려할 수 있다.

(a): 반소체 소자의 상류측(전원측)에 휴즈를 배열하는 것.

(b): 2개의 반도체 소자를 직렬로 상호 접속하고, 2개의 반도체 소자 중에서 하나가 온 오작동이 발생할 때, 다른 반도체 소자를 이용하여 회로를 차단하는 것.

(c): 온 오작동의 발생가능성을 감소시킬 수 있는 정도의 신뢰성을 가질 수 있도록 반도체 소자 및 제어회로의 신뢰성을 향상시키는 것.

(d): 온 오작동 검출회로 및 백업 회로를 마련하고, 반도체 소자에서 온 오작동이 발생할 때, 오작동정보를 백업회로에 출력하고 전원회로를 백업회로에 의해 차단하는 것.

그러나, 상기 설명한 방법 중에서 (a) 및 (b) 방법은 소자(부품)의 개수가 증가하고, 필요공간이 커지며 비용이 높아진다는 점에서 현실성이 없다. 그리고, 방법(c)로는 예를들면 JP-A-2000-152691(특허문헌 1)이 공지되어 있다. 그러나, 이 방법은 직접적인 문제해결수단을 제공할 수 없어, 온 오작동 방지를 하는데 있어 충분한 수단인지의 여부를 판단할 수 없다. 끝으로 방법 (d)에 따르면, 외부에 감시 및 제어기능이 배치될 필요가 있으며, 소자(부품)의 개수 증가, 필요공간의 중가 및 비용의 증가라는 점에서 방법 (a) 및 (b) 유사하여, 역시 방법(d)도 바람직하지 않다.

또 다른 방법으로는 휴즈와 릴레이(접점형 스위치)가 상류측 스위칭을 위해 함께 조립되는 기법을 들 수 있다. 이 방법에 따르면, 릴레이에서 온 오작동이 발생하여도 휴즈는 독립적으로 기능한다. 따라서 과전류 보호기능이 손상을 받지 않으며 신뢰성이라는 점에서 문제가 없다.

그러나, 휴즈와 릴레이를 포함하는 스위칭 구조는 설치에 큰 공간이 필요하고, 다량의 열방사를 초래하는 문제가 있다. 그러나, 공간의 절감 및 열방사 문제를 해소하기 위해 스위칭 소자를 반도체 소자로 대체할 경우 FET의 온 오작동이 장애가 된다. FET로 스위칭 소자를 교체하는데 있어서 온 오작동 방지수단이 필수적이지만 현재까지 효율적인 방법이 존재하지 않으며, 이 부분에 대해서는 상기 설명한 바 있다.

위에 설명한 바와 같이, 관련 기술에 따라서 FET와 같은 반도체 소자가 스위칭 유닛으로 사용되는 전원회로에 있어서는 반도체 소자의 턴 오프 수단이 없어 반 도체를 통해 흐르는 전류가 제어 없이 지속적으로 흐르게 된다.

따라서, 온 오작동을 해소하기 위한 새로운 방법으로서, 온 오작동을 초래하는 현상이 일단 검출되면, 한편으로 반도체가 자체적으로 턴 오프를 할 수 있으면서, 반도체가 온 오작동에 이르기 전에 차단될 수 있는 기술을 제안할 필요가 있다.

따라서, 본 발명은 상기 문제를 해소하기 위한 것으로서, 전원회로의 온 및 오프 사이의 전환을 위한 스위칭 소자로서 사용되는 반도체 소자의 온 오작동의 징후를 검출하고, 회로의 차단기능이 디스에이블되기 전에 반도체 소자를 턴 오프하여, 전원회로를 보호는 온 오작동 검출장치를 제공하는 것을 목적으로 한다.

상기 목적을 실현하기 위해 본 발명에 따른 제1구성특징은 전원과 부하 간에 배치되는 반도체 소자를 포함하여 이 반도체 소자의 온,오프를 스위칭하는 것에 의해 부하의 구동 및 정지를 제어하는 전원회로에서, 반도체 소자의 온 오작동(ON Failure)을 검출하는 전원회로용 온 오작동 검출장치로서, 상기 반도체 소자의 온 및 오프를 스위칭하기 위한 구동신호를 상기 반도체 소자의 구동단자에 공급하는 구동회로와, 상기 구동회로와 상기 구동단자 간에 배열된 제1저항과, 상기 제1저항에서 발생된 전압이 소정의 값을 초과하였나의 여부를 검출하고, 전압이 소정의 값 을 초과한 경우 상기 반도체 소자에서 온 오작동이 발생하는 것으로 판정하는 온 오작동 판정 유닛을 구비한다.

바람직한 구성으로서, 온 오작동 판정 유닛은 비교유닛을 포함하며, 이 비교유닛은 상기 제1저항의 일단에서의 전압에 의해 얻어지는 제1전압과 상기 제1저항의 타단에서 얻어지는 제2전압을 비교하고, 이러한 비교결과에 따라서 상기 제1저항에서 발생한 전압이 소정의 값을 초과하였나의 여부를 검출한다.

또 다른 바람직한 구성으로서, 상기 반도체 소자는 N형 MOSFET으로 구성되고, 상기 전원회로는 상기 N형 MOSFET의 드레인이 상기 전원에 접속되고, 상기 N형 MOSFET의 소스가 상기 부하에 접속되도록 구성되며, 상기 구동회로는 전원전압에 기초하여 구동신호를 출력하고, 상기 온 오작동 판정 유닛은 상기 제1저항에서 발생된 전압이 N형 MOSFET의 게이트 전압과 전원 전압에 기초하여 소정의 값을 초과하는가의 여부를 검출한다.

또 다른 바람직한 구성으로서, 상기 반도체 소자는 N형 MOSFET으로 구성되고, 상기 온 오작동 판정유닛은 접지유닛을 포함하며, 이 접지유닛은 반도체 소자에서 온 오작동이 발생된 것을 판정하였을 때, 구동회로에 의한 구동신호의 공급을 정지하고, 상기 제1저항 보다 작은 저항값을 갖는 제2저항을 통해 N형 MOSFET의 게이트를 접지에 접속한다.

또 다른 바람직한 구성으로서, 상기 반도체 소자는 P형 MOSFET으로 구성되고, 상기 온 오작동 판정 유닛은 셧 다운 유닛을 포함하며, 이 셧 다운 유닛은 상기 반도체 소자에서 온 오작동이 발생한 것을 검출하였을 때, 상기 구동회로에 의 한 구동신호의 공급을 정지하고, 상기 제1저항 보다 작은 저항값을 갖는 제3저항을 통해 P형 MOSFET의 게이트를 상기 전원에 접속한다.

본 발명의 제1구성특징에 따르면, 반도체 소자에서 절연층이 파괴되어 누설전류가 흐르는 경우, 제1저항을 통해 흐르는 누설전류에 기인하여 발생하는 전압강하를 측정한다. 이 전압강하가 소정의 값을 초과하면 반도체 소자에서 온 오작동 으로 전개되는 현상이 발생하였음을 검출한다. 따라서, 반도체 소자가 온 오작동에 도달하기 이전 시점에서 온 오작동의 가능성을 나타내는 징후(표시)를 검출할 수 있다. 또한, 반도체 소자가 턴 오프되면, 반도체 소자에서 차단능력이 존재하는 동안 확실하게 회로를 보호하는 것이 가능하다.

본 발명의 특징에 따르면, 온 오작동 판정 유닛은 비교유닛을 포함하며, 이 비교유닛은 제1저항 양단에 발생하는 전압을 비교한다. 제1전압 양단의 전압이 소정의 값을 초괄 때, 반도체 소자에서 가까운 시간에 온 오작동이 발생할 것임을 표시한다. 이것은 높은 정밀도로 온 오작동을 검출하는 것이 가능하게 한다.

본 발명의 구성특징에 따르면, 반도체 소자는 N형 MOSFET으로 구성되며, N형 MOSFET의 드레인에 접속된 전원전압과 N형 MOSFET의 게이트에 접속된 전압 간의 전압차에 기초하여 제1저항에서 발생하는 전압이 소정값을 초과하였나의 여부를 판정할 수 있다. 따라서, 높은 정밀도로 온 오작동을 검출할 수 있다. 또한, 구동회로는 충전 펌프를 포함할 때, 충전펌프의 출력전압이 비정상인가의 여부를 검출할 수 있다.

본 발명의 특징에 따라서, 반도체 소자로 사용되는 N형 MOSFET에서 온 오작 동이 발생할 것임을 온 오작동 판정 유닛에 의해 검출하였을 때, 게이트에 접속된 제1저항 보다 작은 저항값을 갖는 제2저항을 통해 접지유닛은 N형 MOSFET의 게이트를 접지에 접속시킬 수 있다. 따라서, N형 MOSFET의 게이트 레벨을 접지 레벨에 근사한 정도로 만들 수 있다. 또한, N형 MOSFET의 턴 오프를 확실하게 할 수 있다.

본 발명의 특징에 따라서, 반도체 소자로서 사용되는 P형 MOSFET에서 온 오작동이 발생할 것임을 온 오작동 판정 유닛에 의해 검출할 때, 게이트에 접속된 제1저항 보다 작은 저항값을 갖는 제3저항을 통해 셧 다운 유닛은 P형 MOSFET의 게이트를 전원에 접속할 수 있다. 따라서, P형 MOSFET의 게이트의 전압을 전원전압에 근사하게 만들 수 있다. 또한, P형 MOSFET을 확실하게 턴 오프 할 수 있다.

이하, 본 발명의 바람직한 실시예에 대하여 첨부도면을 참조하여 상세히 설명한다.

먼저, 일반전원회로(온 오작동 검출장치를 포함하지 않는 회로)에서 스위칭용 FET에서 온 오작동이 발생하는 프로세스에 대해 설명한다. 이 일반전원회로는 차량에 장착되는 램프, 모터 등의 부하를 구동할 때 사용된다.

도 1에 도시한 바와 같이, 전원회로는 부하(RL)에 구동전력을 공급한다. 전원회로는 차량에 장착되는 전원용 배터리(E)(출력전압 VB: 예를들면 12V의 직류전압), 배터리(E)의 펄스측 출력단자와 부하(RL) 사이에 배치되는 N형 MOSFET(T1)(이하, 간단히 'FET'라 함), 구동신호를 FET(T1)의 게이트(구동단자)에 출력하는 구동회로(1)를 포함한다.

FET(T1)의 드레인은 배터리(E)의 펄스측 단자에 접속되고, FET(T1)의 소스는 부하(RL)의 일단에 접속되며, 부하(RL)의 타단은 접지에 접속된다. 또한, 배터리(E)의 플러스측 단자는 구동회로(1)에 접속되어 구동전력이 구동회로(1)에 공급된다.

구동회로(1)는 충전펌프(2)(출력전압Vcp: 예를들면, 10V의 직류전압), 트랜지스터(Td1)(Td2), FET(Td3 - Td5), 저항(Rd1 - Rd4), 다이오드(Dd1)를 포함한다. 각 저항(Rd1 - Rd4)의 참조번호 부근에 표시되는 수치는 저항값의 특정 예를 나타낸다. 예를들면 저항(Rd1)의 저항값은 50㏀으로 설정된다.

구동회로(1)의 구성예를 이하에서 설명한다. 구동회로(1)에서 배터리(E)의 플러스측 전선은 2계통으로 분기되어 있다. 한 분기선은 충전펌프(2)의 마이너스측 단자에 접속되고, 다른 분기선은 다이오드(Dd1) 및 저항(Rd4)을 개재하여 FET(Td4)(N형)의 드레인에 접속된다. FET(Td4)의 소스는 접지에 접속된다. 또한, FET(Td4)의 게이트에 낮은 액티브 입력신호전압(Vi)이 공급된다.

충전펌프(2)의 플러스측 단자는 2계통으로 분기된다. 한 분기선은 트랜지스터(Td1)(NPN 형)의 콜렉터에 접속되고, 트랜지스터(Td1)의 에미터는 트랜지스터(Td2)(PNP 형)의 에미터에 접속되며, 트랜지스터(Td2)의 콜렉터는 접지된다. 다른 분기선은 FET(Td3)(P 형)의 소스에 접속되고, FET(Td3)의 드레인은 저항(Rd2)을 통해 FET(Td4)의 드레인에 접속된다.

FET(Td3)의 게이트와 소스 사이에는 저항(Rd1)이 접속된다. 또 FET(Td3)의 게이트가 저항(Rd3)을 통해 FET(Td5)(N형)의 드레인에 접속되고, 그 소스는 접지된다. 또, FET(Td5)의 게이트가 FET(Td4)의 드레인에 접속된다.

또한, 트랜지스터(Td1)(Td2)의 각 베이스는 FET(Td4)의 드레인에 공통 접속된다. 또, 구동신호 출력배선은 트랜지스터(Td1)의 에미터와 트랜지스터(Td2)의 에미터 사이의 접속점에 접속된다. 구동신호 출력배선은 게이트 저항(Rg)(저항)을 통해 FET(T1)의 게이트에 접속된다.

다음에, 도 1에 도시한 전원회로의 동작을 설명한다. 입력신호전압(Vi)은 낮은 액티브 전압으로 작용하여 L 레벨에서 FET(T1)를 턴 온 하고, H레벨에서 FET(T1)를 턴 오프 한다. 입력신호전압(Vi)이 L레벨이 되면 FET(Td4)가 턴 오프 되고, 저항(Td2)이 턴 오프 된다. 또, FET(Td5)(Td3) 및 트랜지스터(Td1)가 턴 온 된다. 배터리(E)의 전압(VB)과 충전펌프(2)의 출력전압(Vcp)(약 10 V로 설정) 간의 합계에 상당하는 전압(VB + Vcp)이 구동회로(1)의 출력전압(VD)이 된다. 출력전압(VD)은 게이트저항(Rg)을 통해 FET(T1)의 게이트로 공급된다. 그 결과, FET(T1)는 턴 온 되고, 전력은 배터리(E)로부터 부하(RL)로 공급되어 부하(RL)가 구동된다.

또, 입력신호전압(Vi)이 높은 레벨이면 FET(Td4) 및 트랜지스터(Td2)가 턴 온 되고, FET(Td5)(Td3) 및 트랜지스터(Td1)가 턴 오프 된다. 그 결과 FET(T1)의 게이트가 게이트 저항(Rg) 및 트랜지스터(Td2)를 통해 접지에 접속된다. 따라서, FET(T1)가 턴 오프 되고, 부하(RL)용 전원이 차단된다.

이 경우, 부하(RL) 구동을 위한 FET(T1)에서의 오작동(고장)을 야기하는 인자들 중 하나로서 누설전류를 발생시키는 게이트 절연층의 파괴가 있다. 게이트 절연층이 파괴되는 이유는 그 게이트 절연층이 극단적으로 얇기 때문이다. FET(T1)에 서 오작동을 야기하는 주된 이유가 게이트 절연층의 파괴라고 가정한다. 일단 절연층이 파괴되면, 게이트와 드레인 사이, 또는 게이트와 소스 사이에 전류 누설가 발생한다. 이들 중 게이트와 소스 사이에서 누설전류가 발생하면, 게이트와 소스 간에 단락회로가 생성되어 FET(T1)에서 오작동이 발생한다. 이 때, FET(T1)는 턴 오프되면서, 오작동 안전 동작을 수행한다. 따라서, 안전이라는 견지에서 문제가 없다.

한편, 게이트와 드레인 사이에서 발생하는 누설전류는 FET에서 온 오작동을 야기하므로, FET는 오작동 안정 동작을 수행할 수 없어 문제가 발생할 수 있다.

일반적으로, 전력제어용으로 사용되는 FET는 부품소자가 되는 다수의 FET(이하 "소자FET"라 함)가 상호 병렬로 접속되고, 소자 FET의 개수가 수십만 내지 수백만개의 범위에 걸쳐 있는 구조로 되어 있다. 따라서, 절연층 파괴가 발생하여도 전체소자 FET의 게이트와 드레인 사이에서 동시에 절연층이 파괴되는 것은 아니며, 먼저, 소자FET들 중 일부의 절연층만이 파괴가 시작된다. 나머지 다른 소자 FET의 절연층은 점차적으로 파괴가 일어나 결국에는 FET에서의 온 오작동을 야기하게 된다.

상기 설명으로부터 도 1의 회로에 있어서, 게이트와 드레인 사이에서 절연층이 파괴된 이후 온 오작동에 도달하는 과정을 다음 (a) 내지 (c)에서 설명한다.

(a): FET(T1)가 턴 온 될 때, 소자 FET들 중에서 일부의 게이트와 드레인 사이에서 절연층이 파괴되면, 게이트와 드레인은 그 절연층이 파괴된 소자 FET를 통해 전기적으로 연결된다. 게이트와 드레인 간의 누설저항을 Ra(도 1의 저항Ra는 누 설저항을 등가적으로 보여준다)로 나타내면, 정상상태에서 무한대인 Ra값은 절연층의 파괴로 인해 감소되어 유한값으로 된다. 그러나, 누설저항(Ra)은 절연층의 파괴정도, 절연층이 파괴되는 범위에 따라 변화한다. 대부분의 경우, 게이트 저항(Rg)(1 내지 2㏀)과 비교하면 누설저항(Ra)은 초기단계에 충분히 큰 저항값으로 유지된다고 할 수 있다.

정상상태에서, 구동회로(1)의 출력전압(VD)은 FET(T1)의 게이트 전압(VG)과 같아진다. 그러나, 절연층이 파괴되고, 누설저항(Ra)이 유한값이 되면 누설전류(Ig)가 누설저항(Ra)을 경유하여 게이트로부터 드레인으로 흐른다. 또, 누설전류(Ig)가 흐르면, 게이트 저항(Rg)에서 전압강하가 발생하고, 게이트 전압(VG)이 구동회로(1)의 출력전압(VD) 보다 작아진다. 이 때, 게이트 전압(VG)은 다음 식 1과 같이 나타낼 수 있다.

식 1

VG = VD - Rg * IG

또, 절연층이 파괴는 범위가 커지면, 누설저항(Ra)이 감소하고 누설전류(Ig)가 커지며, 게이트 전압(VG)의 감소폭이 커진다. 따라서, 누설전류(Ig) 또는 게이트 저항(Rg)에서의 전압강하를 검출하여 FET(T1)에서 발생하는 절연층의 파괴 정도를 알 수 있다. 일반적으로 FET(T1)의 임계 전압(Vth)은 4V 이하이다. 따라서, 조건식 VG > VB + 4V 가 만족 되면, 소자 FET들 중 일부에서 절연층이 파괴되어도 FET(T1)의 온-저항을 정상값에 가깝게 유지한다. FET(T1)로부터 방사되는 열량을 증대시키거나 FET(T1)의 열파괴가 급속하게 진전되지 않는다.

(b): FET(T1)가 턴 오프되면, 절연층이 파괴되지 않는 정상 상태에서 게이트 전압(VG)의 단자가 구동회로(1)에 설치된 트랜지스터(Td2)를 통해 접지에 접속되고, 게이트 전압(VG)이 약 0.6V로 상승하되 FET(T1)의 임계전압(Vth) 보다는 작아진다. 그 결과, FET(T1)가 차단된다.

한편, FET(T1)가 (a)의 상태에 있을 때, 즉, 절연층이 FET(T1)에서 파괴될 때, 구동회로(1)에 공급되는 입력신호전압(V1)은 H레벨이 된다. 이 때, 트랜지스터(Td2)가 턴 온 되어도 FET(T1)의 게이트 전압(VG)이 0.6V로 감소하지 않는다. 누설저항(Ra)이 작아질 때, 게이트 전압(VG)이 증가할 수 있어 FET(T1)가 턴 오프 하지 않는다, 즉 온 오작동이 발생한다.

이 때, 게이트 전압(VG)은 다음 식2로 나타낼 수 있다.

식 2

VG = VB * Rg/(Ra + Rg)

또, 식 2에서는 트랜지스터(Td2)의 에미터와 베이스 간의 전압강하를 무시한다.

게이트 전압(VG)이 FET(T1)의 임계전압(Vth) 보다 커지면, 구동회로(1)에 공급되는 입력신호전압(Vi)이 H(하이) 레벨이 되어도 FET(T1)가 턴 오프하지 않는다. 이 경우, 게이트 전압(VG)이 임계전압(Vth)와 같아질 때의 누설저항(Ra)을 산출하면, 식 3으로 나타낼 수 있다.

VG = VB*Rg/(Ra + Rg) = Vth

식 3

Ra = Rg(VB - Vth)/Vth

또한, 식 3으로부터, 입력신호전압(Vi)이 H레벨이 될 때 FET(T1)가 턴 오프되지 않는 조건을 식 3'로 나타낼 수 있다.

식 3'

Ra ≤ Rg(VB - Vth)/Vth

공통 N형 MOSFET에서 임계전압(Vth)은 2V 내지 4V 범위에 있다. 따라서, 식 3'에서, 게이트 저항(Rg)이 증대함에 따라서, 배터리(E)의 전압(VB)이 증대하고 입계전압(Vth)이 감소하며, 누설저항(Ra)이 증가하여도 FET(T1)가 턴 오프 되지 않는다.

또, 조건 VG > Vth가 만족되어도, FET(T1)가 소스 폴로워(follower)로서 동작한다. 드레인전류가 ID(부하RL을 통해 흐르는 전류)로 설정되면, 조건 VG - Vth = RL * ID를 만족하여, 드레인과 소스 간 전압(VDS)을 식 4와 같이 표현할 수 있다.

식 4

VDS = VB - (VG - Vth) = VB - RL*ID

이 때, FET(T1)에서 발생하는 전력손실을 P[W]라 하면 전력손실 P는 식 5로 나타낼 수 있다.

식 5

P = VDS * ID

= [VB - (VB - Vth)] * ID

= [VB - (VG - Vth)]*(VG - Vth)/RL

이 경우, 일예로서 VB가 12V로 설정되고, Vth가 2V로 설정되며, RL이 2Ω으로 설정된 상태에서, 게이트 전압(GV)에 대해 FET(T1)의 전력손실(P)을 그래프로 나타내면 도 2의 그래프와 같이 된다.

도 2의 그래프로부터 알 수 있는 바와 같이, 게이트 전압(VG)이 Vth = 2V를 초과하면, 전력손실이 발생하기 시작하고, VG가 8V 이면 최대가 된다. 일예로서, VG가 4V이면, 10W의 전력손실이 발생한다. 또한, FET(T1)의 채널로부터 공기에 대한 열저항을 20℃/W로 설정하면, 온도가 200℃ 만큼 증가한다. 게이트 저항(Rg)이 1.5㏀ 일 때, VG = 4V가 되는 누설저항(Ra)은 식 2에 의해 3㏀이 된다. FET(T1)가 오프 상태에 있으면서 누설저항(Ra)이 상당히 높아지더라도 드레인 전류는 FET(T1)를 통해 흐르기 시작한다.

오프 상태에 있는 FET에서 전력 소모에 의해 야기되는 열방사는 절연층이 파괴된 소자FET에 의해서 뿐만 아니라 정상 소자FET에 의해서도 발생한다. 드레인 전류가 흐르는 상태라면, 전류가 소량인 경우에도 전압(VDS)이 커지므로 큰 전력손실이 발생한다. FET(T1)가 오프 상태로부터 온 상태로 이동하는 중간 단계에서 큰 전력손실이 발생한다. VDS가 VB/2 일 때, 최대전력손실이 발생한다. 이것은 FET(T1)가 온 오작동에 도달하기 전에 연소할 가능성이 큰 것은 나타낸다. 즉, 절연층의 부분 파괴에 의해 드레인 전류가 흐르기 시작한 후, FET가 접지레벨로부터 온 오작동 상태에 도달한 공급전압 레벨로 전이될 때 FET(T1)의 소스전압의 중간 영역에서 최대 전력 손실이 발생한다. FET의 소스전압이 전압레벨과 공급전압레벨 사이의 상기 중간 영역에 머무를 때의 시간 간격이 길어지면, FET(T1)는 온 오작동에 도달하기 전에 연소할 수 있다.

드레인 전류가 오프 상태로 FET(T1)를 통해 흐르기 시작할 때, 전력손실에 기인한 열방사가 발생한다. 그 결과, 소자FET의 절연층의 파괴범위는 증대하거나, 정상적인 소자FET가 열에 의해 파괴된다.

(c): (b)의 상태에서, 누설저항(Ra)이 보다 작아지는 상황에서 오프 상태로부터 FET(T1)를 턴 온할 때, 게이트 저항(Rg) 양단의 전압강하(VD-VG)가 증대하고, 전압강하 VG-VB는 Vth로 접근한다. 그 결과, FET(T1)의 게이트와 소스 간 전압이 감소하므로, FET(T1)의 드레인과 소스 간 전압(VDSon)이 FET(T1)의 턴온 시에 증대하고, 온 상태 중의 FET(T1)의 열방사가 급속히 증대한다. VDSon이 50mV로 설정되고, Vth가 정상 상태에서 2V로 설정된 경우, VG가 VB로 되면, VDSon이 실질적으로 Vth와 같아지며, 정상 상태와 비교할 때, 관계식 2V/50mV = 40으로 부터 도출되는 정상상태 보다도 전력손실이 4배가 커진다. 이 상태가 유지되면 FET(T1)가 열방사에 기인하여 파괴되고, 제어가 가능하지 않은 상태, 즉 차단이 불가능하여 온 오작동 상태가 초래되는 상태로 된다.

이러한 부분을 관점으로 하여 소자FET의 일부가 게이트와 드레인 간의 절연층 파괴를 야기하면, 누설전류가 FET(T1)의 턴 오프 시에 발생하고, 열방사가 발생 한다. FET(T1)가 턴 오프 시의 열에 의해 파괴가 시작되면 FET(T1)의 게이트와 소스 간 전압이 FET(T1)의 턴 온 시에 감소하고, FET(T1)의 열방사가 FET(T1)의 턴 온 시에 증가한다. FET(T1)의 턴 오프 시의 열방사기구는 FET(T1)의 턴 온 시의 열방사기구와는 다르다. 즉, FET(T1)의 턴 오프 시의 열방사는 절연층이 파괴를 시작하는 초기 단계에서 두드러지고, FET(T1)의 턴 온 시의 열방사는 절연층의 파괴가 진행되는 후기 단계에서 두드러진다. 2개의 열방사기구는 상호 작용하며, 최종적으로는 열에 기인하여 절연층이 파괴되고 온 오작동이 FET(T1)에서 발생하게 된다.

따라서, (a) 내지 (c)에서 설명한 내용을 기초로, 하기 (1) 및 (2)의 방법을 채용한다.

(1): 전체 소자FET들 중 일부의 게이트와 소스 사이에서 절연파괴가 발생함에 따라서, 열에 기인한 FET(T1)의 파괴를 야기하는 과정에는 누설 저항(Ra)이 가소하며, 이 누설저항(Ra)의 감소로 인해 게이트 저항(Rg)을 통해 흐르는 누설전류(Ig)의 증가가 발생하고, 그 결과 게이트 저항(Rg)에서의 전압강하가 커진다. 따라서, FET(T1)가 턴 온 될 때의 게이트 저항(Rg)에서의 전압강하가 측정되면 미리 절연층의 파괴에 기인하여 발생하는 온 오작동의 검출이 가능하다. 즉, 완전한 온 오작동에 도달하기 이전 단계에서 온 오작동이 발생한다는 표시를 검출하는 것이 가능하다. 이 때에, 검출감도는 게이트 저항(Rg)이 감소함에 따라 향상된다.

(2): (1)에 설명한 시퀀스에 따라서 온 오작동에 도달하는 현상을 검출하면, FET(T1)이 차단된다. FET(T1)를 차단하기 위해, 구동회로(1)가 접지에 접속될 때 조건 VG < Vth를 만족해야 하며, 이것은 FET(T1)의 게이트와 접지 간의 저항이 작 으면 용이하게 얻을 수 있다. 즉, FET(T1)의 턴 오프 시에 게이트와 접지 간의 저항이 게이트 저항(Rg) 보다 작아지도록 회로를 구성한다.

이하, 본 발명의 실시예에 대하여 설명한다.

도3은 본 발명의 제1실시예로서, 전원회로용 온 오작동 검출장치의 구조를 나타낸 회로도이다. 도 3에 있어서 도 1의 전원회로의 구성요소와 동일한 것은 동일한 부호를 병기하고 이 부분에 대해서는 설명을 생략한다.

도 3의 전원회로는 온 오작동 판정회로(11)(온 오작동 판정 유닛), 게이트 접지회로(12)(접지유닛), 필터 회로(13)를 포함하고 있다는 점과, 구동회로(1)가 OR 회로(OR1)를 포함하고 있다는 점에서 도 3의 전원회로와 도 1의 전원회로는 차이점이 있다.

온 오작동 판정회로(11)는 FET(T1)의 게이트와 접지 간에 배열되는 저항(R1)(R2)의 직렬회로와, 배터리(E)의 플러스측 단자(전압VB)와 접지 간에 배열되는 저항(R3)(R4) 및 직류전원(3)(출력전압VA)의 직렬회로를 포함한다. 온 오작동 판정회로는 또한 비교기(CMP1)(비교유닛)를 포함한다. 저항(R1)(R2) 간의 접속접(P1)은 비교기(CMP1)의 반전입력단자에 접속되고, 저항(R3)(R4) 간의 접속점(P2)은 비교기(CMP1)의 비반전 입력단자에 접속된다.

또한, 비교기(CMP1)의 출력단자는 필터 회로(13)에 접속된다. 필터회로(13)의 출력단자는 구동회로(1)에 배치된 OR회로(OR1)의 어느 한 입력단자에 접속되고, OR회로(OR1)의 다른 입력단자에는 입력신호전압(Vi)이 인가된다. 입력신호(Vi)가 H 레벨로부터 L 레벨로 전환된 후 과도기간 중에 비교기(CMP1)가 H레벨을 출력하는 한 필터회로(13)는 시동시간에 L레벨을 출력하도록 작용한다. 도 3의 각 저항(R1 - R7) 옆에 표시된 값은 저항값의 일예를 나타낸다. 예를들면, 저항(R1)의 저항값은 100㏀으로 설정된다.

게이트 접지회로(12)는 FET(T1)의 게이트를 접지에 접속하기 위한 트랜지스터(T2)(NPN 형)와, 트랜지스터(T2)의 콜렉터와 FET(T1)의 게이트 간에 배열되는 저항(R5)과, OR회로(OR1)의 출력단자와 접지 사이에 배열되는 저항(R6)(R7)의 직렬회로를 포함한다. 저항(R6)(R7) 간의 접속점(P3)은 트랜지스터(T2)의 베이스에 접속된다. 또한, 저항(R5)의 저항값은 예를들면 100Ω이다. 저항(R5)은 예를들면 1.5㏀의 저항값을 갖는 게이트 저항(Rg) 보다 작은 저항값을 갖도록 설정된다.

다음에, 이상과 같은 구조를 갖는 상기 실시예의 온 오작동 검출장치의 기능을 설명한다.

이 경우, 각 저항(R1 - R4)의 저항값은 R1 = R2, R3 = R4를 만족하도록 설정된다. 또한, 비교기(CMP1)의 반전입력단자의 전압(점 P1) 및 비반전입력단자의 전압(점 P2)은 V1 및 V2로 각각 설정되고, 직류전원(3)의 출력전압(이하 "기준전압"이라 함)은 VA로 설정된다.

조건식 R2/(R1 + R2) = R4/(R3 + R4) = a (a는 전압분배비를 나타냄), VG - VB = δ로 설정하면, 식 6이 얻어진다.

V1 = VG*a = (VB + δ)a

식 6

V2 = (VB - VA)a + VA

식 6으로부터, 조건식 V1 = V2가 만족될 때 δ를 산출하면, 식 7과 같이 표현된다.

(VB + δ)a = (VB - VA)a + VA

식 7

δ = VA*(1 - a)/a

식 7로부터, V1 = V2가 만족되면, 즉, 비교기(CMP1)의 출력이 반전되면, 이 조건에 대응하는 δ는 기준전압(VA) 및 전압분배비(a)를 조절하여 어떠한 값으로도 설정할 수 있다. 예를들면, 조건 VA = 4V, a = 0.5로 설정되면, δ는 4V가 된다. 즉, 조건 VG > (VB + 4V)가 만족되면, 비교기(CMP1)의 출력이 L 레벨이 되고, 조건 VG < (VB + 4V)가 만족되면 비교기(CMP1)의 출력이 H 레벨이 된다.

한편, FET(T1)가 턴 온할 때, 구동회로(1)의 출력전압(VD)이 VB + Vcp가 되므로, 게이트 저항(Rg)에서 강하하는 전압에 상당하는 Rg*Ig는 식 8로 표현된다.

식 8

Rg * Ig = VD - VG = (VB + Vcp) - (VB + δ) = Vcp - δ.

따라서, Vcp가 10V이고, δ가 4V일 때, 즉, 6V 이상의 전압강하가 게이트 저항(Rg)에서 발생할 때, 비교기(CMP1)의 출력레벨은 H레벨이 된다. 비교기(CMP1)의 출력 레벨이 H 레벨이 되고, 이 상태가 소정의 시간 동안 지속되면, 게이트와 드레인 간의 절연층 파괴가 발생한 것으로 판정하고, OR회로(OR1)의 출력레벨이 H레벨로 되는 것을 허용한다. 즉, 비교기(CMP1)의 출력신호가 H 레벨로 되면, 소정의 시간이 경과한 후 H 레벨의 신호를 필터 회로(13)를 경유하여 구동회로(1)의 OR회 로(OR1)의 어느 한 입력단자에 입력하며, 이에 따라서, OR회로(OR1)의 출력신호는 H레벨로 된다. 그 결과, 구동회로(1)의 출력단자는 트랜지스터(Td2)를 통해 접지에 접속되고, 이와 동시에 트랜지스터(Td2)는 턴 온 되며, FET(T1)의 게이트는 게이트 저항(Rg)과 저항(R5)으로 구성되는 병렬 합성저항('Rg∥R5'로 표시함)에 의해 접지된다.

이 때, 게이트 전압(VG)은 식 9로 표시된다.

VG = VB*(Rg∥R5)/{Rg∥R5) + Ra}

이 경우, 저항(R5)이 배열되지 않은 경우와 비교할 때, 동일한 누설저항(Ra)에 대하여 게이트 전압(VG)이 낮아 지며, 이것은 쉽게 조건식 VG < Vth를 만족한다.

게이트 저항(Rg)이 증가하면, 게이트로부터 드레인으로 흐르는 누설전류(Ig)의 검출이 보다 쉬어지고, 저항(R5)이 감소하면 누설저항(Ra)이 보다 작아져도 FET(T1)가 차단될 수 있다. 이와 같이, 게이트저항(Rg)과 저항(R5)의 저항값이 광범위하게 선택되어 게이트와 드레인 간의 절연층 파괴(소자FET들중 일부의 절연층파괴)를 검출하고, FET(T1)가 차단능력을 가지는 시점에서 FET(T1)를 차단할 수 있다. 결과적으로, FET(T1)는 온 오작동에 도달하는 것을 방지할 수 있다.

이 경우, 본 발명의 제1실시예에 따른 온 오작동 검출장치에 있어서는, FET(T1)에서 절연층파괴가 발생하고, 누설전류가 증가하며, 접속점(P1)에서의 전압(V1)이 감소하고, 접속점(P2)에서 전압(V2)이 변화한다. 이 경우, 구동회로(1)의 출력단자가 접지에 접속되고, FET(T1)에 대한 구동신호의 공급이 정지된다. 따라 서, FET(T1)는 온 오작동이 발생하기 전에 턴 오프되고, FET(T1), 부하, 전기배선과 같은 회로구성요소를 보호할 수 있다.

또, 구동회로(1)의 출력단자가 접지에 접속될 때 동시에 게이트 접지 회로(12)의 트랜지스터(T2)가 턴 온되고, FET(T1)의 게이트가 저항(R5)(R5 < Rg)을 통해 접지에 접속된다. 따라서, 임계전압(Vth) 보다 게이트 전압(VG)을 작게하여 FET(T1)를 확실하게 턴 오프하는 것이 가능하다.

또, 제1실시예에 있어서, 구동회로(1)에서 제공된 충전펌프(2)의 전압강하가 감소된 Ra의 전압과 동일한 효과를 접속점(P1)에서의 전압(V1)에 부여한다. 즉, 누설저항(Ra)이 무한이 큰 상태에서(절연층 파괴가 발생하지 않은 상태에서)도, 충전펌프(2)의 출력전압이 감소할 때, 접속점(P1)에서의 전압(V1)이 접속점(P2)에서의 전압(V2) 보다 작을 수 있다. 따라서, 충전펌프(2)의 출력전압이 비정상적인 것을 검출하는 것이 가능하다.

다음에, 본 발명의 제2실시예에 대하여 설명한다.

도 4는 본 발명의 제2실시예로서, 전원회로용 온 오작동 검출장치의 구조를 나타낸 회로도이다. 도 4의 제2실시예는 온 오작동 판정회로(11)(온 오작동 판정 유닛)의 구조에서만 도3의 제1실시예와 차이가 있으므로, 이러한 구조 차이에 대해서 이하에 설명한다.

도 4에 도시한 온 오작동 판정회로(11)는 구동회로(1) 측 상에서 FET(T1)의 게이트 저항(Rg)의 단자와 접지 사이에 배열된 저항(R1)과 저항(R2)의 직렬접속회로와, FET(T1) 측상에서 게이트 저항(Rg)의 단자와 접지 사이에 배열된 저 항(R3)(R4)와 직류전원(3)의 직렬회로를 포함한다. 또한, 저항(R1)(R2) 간의 접속점(P11)(전압V1; 제1전압)이 비교기(CMP1)의 비반전 입력단자에 접속되고, 저항(R3)(R4) 간의 접속점(P12)(전압V2; 제2전압)이 비교기(CMP1)의 반전입력단자에 접속된다.

또한, 직류전원(3)에 의해 출력된 기준전압(VA)이 6V로 설정된 상태에서, 게이트저항(Rg)에서의 전압강하가 온 오작동 판정회로에서 6V 이상이 되면, 비교기(CMP1)의 출력신호는 L 레벨로부터 H 레벨로 반전하고, 구동회로(1)에 배열된 트랜지스터(Td2)와 게이트 접지회로(12)의 트랜지스터(T2)가 턴 온하고, FET(T1)의 게이트가 게이트 저항(Rg)과 저항(R5)으로 구성된 병렬회로를 통해 접지에 접속된다. 즉, 도 4에 도시한 제2실시예에서, 게이트 저항(Rg)에서의 전압강하를 직접 측정하고, 이 측정된 전압이 소정의 레벨이 되어 소정시간 동안 유지된 상태인 경우, FET(T1)의 게이트와 소스 간에 절연층의 파괴가 발생하였다고 판정하고, 게이트는 접지에 접속되어 FET(T1)를 차단한다.

이와 같이, 본 발명의 제2실시예에 따른 전원회로의 온 오작동 검출장치에 있어서는 게이트 저항(Rg)의 전압강하에 따라서, FET(T1)의 게이트와 드레인 사이에서 절연층이 파괴된 것으로 판정한다. 이 경우, 절연층이 파괴된 것으로 판정될 때, FET(T1)는 턴 오프된다. 따라서, 절연층의 파괴에 기인한 온 오작동을 방지할 수 있다.

또, 게이트 저항(Rg) 양단의 전압에 기초하여 누설전류의 발생을 검출하므로, 제1실시예와 비교할 때 충전펌프(2)의 출력전압의 감소와 상관없이 FET(T1)에 서의 절연층의 파괴만을 검출할 수 있다.

다음에, 본 발명의 제3실시예에 대하여 설명한다.

도 5는 본 발명의 제3실시예에 따른 전원회로용 온 오작동 검출장치의 구조를 나타낸 회로도이다.

제1 및 제2실시예에 있어서, 부하(RL)의 구동 및 정지를 스위칭하기 위한 반도체 소자로서 N형 MOSFET(T1)이 사용되었다. 그러나, 제3실시예에 있어서는, P형 MOSFET(T11)이 사용된다. 즉, 제3실시예는 P형 MOSFET(T11) 및 MOSFET 타입에서의 변형에 따라서 다른 회로구조를 사용한다는 점에서 제1실시예 및 제2실시예와 다르다.

이하, 일예의 회로구조를 설명한다. 배터리(E)와 부하(RL) 사이에 배열된 반도체소자로서 기능하는 P형 MOSFET(이하 간단히 "FET"라함)에 있어서, 그 소스는 배터리(E)의 플러측 단자에 접속되고, 드레인은 부하(RL)의 일단에 접속된다.

또한, 본 발명의 제3실시예에 따른 전원회로는 FET(T11)의 게이트에 구동신호를 출력하는 구동회로(31), 온 오작동 판정회로(21), 셧다운회로(22)(셧다운 유닛), 필터회로(13)를 포함한다.

구동회로(31)는 저항(Rd1)(Rd2), FET(Td2)(Td4)(N형), 트랜지스터(Td1)(NPN형), 트랜지스터(Td2)(PNP형), OR회로(OR11)를 포함한다. 특정구조에서, 구동회로(31)에 접속된 배터리(E)의 전선은 3계통으로 분기된다. 제1분기전선은 저항(Rd2)과 FET(Td4)를 경유하여 접지에 접속되고, 다른 분기전선은 저항(Rd1)과 FET(Td3)를 경유하여 접지에 접속되며, 또 다른 분기전선(22)은 트랜지스 터(Td1)(Td2)를 경유하여 접지에 접속된다.

2개 트랜지스터(Td1)(Td2)의 각 게이트는 FET(Td3)의 드레인에 접속되고, FET(Td3)의 게이트는 FET(Td4)의 드레인에 접속된다. 또한, 트랜지스터(Td1)의 에미터와 트랜지스터(Td2)의 에미터 간의 접속점은 구동회로(31)의 출력전압(VD)을 출력하기 위한 배선에 접속된다.

FET(Td4)의 게이트는 OR회로(OR11)의 출력단자에 접속된다. OR회로(OR11)의 입력단자는 필터회로(13)의 출력단자에 접속되고, 다른 입력단자에는 입력신호전압(Vi)이 공급된다.

온 오작동 판정회로(21)는 FET(T11)의 게이트와 접지 사이에 배열된 저항(R1)(R2)으로된 직렬접속회로와, 비교기(CMP11)(비교유닛), 직류전원(23)(출력전압VA)을 포함한다. 또한, 저항(R1)(R2) 간의 접속점(P21)(전압V11)은 비교기(CMP11)의 비반전 입력단자에 접속되고, 직류전원(23)의 플러스측 출력단자는 반전 입력단자에 접속된다. 또한, 비교기(CMP11)의 출력단자는 필터회로(13)에 접속된다.

셧다운 회로(22)는 P형 MOSFET(T12)과 저항(R5)으로 구성된 직렬접속회로를포함한다. FET(12)의 소스는 배터리(E)의 플러스측 출력단자에 접속되고, 그 드레인은 저항(R5)의 일단에 접속된다. 저항(R5)의 타단은 FET(T1)의 게이트에 접속된다. 또한, FET(T12)의 게이트는 FET(Td4)의 드레인에 접속된다.

다음에, 상기 구조를 갖는 제3실시예의 동작을 설명한다.

입력신호전압(Vi)의 레벨이 H레벨로부터 L레벨로 반전되면, 필터회로(13)는 초기에 L레벨로 설정된다. 따라서, OR회로(OR11)의 출력신호가 L레벨로 되고, FET(Td4)가 턴 오프된다. 따라서, FET(Td3) 및 트랜지스터(Td2)는 턴 온되고, FET(T11)의 게이트가 게이트 저항(Rg)을 통해 접지에 접속된다. 그 결과, FET(T11)가 턴 온 된다.

FET(T11)의 게이트와 드레인 간 저항(Ra)이 누설저항을 나타내면, 이 누설저항(Ra)은 정상상태에서 무한이 된다. 그러나, FET(T11)의 게이트와 드레인 사이에서 절연파괴가 발생하면 누설저항(Ra)은 유한값이 되고, FET(T11)의 드레인 --> FET(T11)의 게이트 --> 게이트 저항(Rg) --> 트랜지스터(Td2) --> 접지로된 통로를 통해 누설전류(Ig)가 흐르고, 전압강하가 게이트 저항(Rg)에서 발생한다.

이 경우, 온 오작동 판정회로(21)의 저항이 R1 = R2로 설정되고, 기준전압이 VA = 3V로 설정된 상태에서, 누설전류(Ig)가 증가하고, Rg*Ig가 6V를 초과하면, 비교기(CMP11)의 출력이 H레벨이 된다. 이 상태가 소정의 시간동안 지속되면, OR회로(OR11)의 출력이 H레벨이 된다. 그 결과, FET(Td4)가 턴 온되고, FET(Td3) 및 트랜지스터(Td2)는 턴 오프되며, 트랜지스터(Td1)는 턴 온 된다. FET(T11)의 게이트 전압이 게이트 저항(Rg)을 통해 배터리(E)의 전압(VB)으로 증대한다. 또한, FET(Td4)가 턴 온 될 때 FET(T12)의 게이트가 접지에 접속되므로, FET(T11)의 게이트가 낮은 저항값을 갖는 저항(R5)을 통해 전원(VB)에 접속된다. 따라서, Rg*Ig가 6V 보다 크지만, FET(T11)를 확실히 차단할 수 있다.

이러한 방법으로, 본 발명의 제3실시예에 따른 전원회로의 온 오작동 검출장치에 있어서는 P형 MOSFET(T11)이 부하의 구동 및 정지를 스위칭하는 반도체 소자 로서 사용되어도 상기 제2실시예와 유사하게, FET(T11)의 게이트와 드레인 사이에서 절연층의 파괴가 발생하여 누설전류가 흐른 상태에서 게이트 저항(Rg)에서 발생하는 전압강하를 검출하여 미리 절연층 파괴의 발생을 검출할 수 있다. 따라서, FET(T11)를 확실하게 차단하는 것이 가능하다.

지금까지, 본 발명의 바람직한 실시예에 따른 전원회로의 온 오작동 검출장치에 대해 첨부도면을 참조하여 설명하였지만, 본 발명의 범위는 이에 한정되지 않으며, 각 부재를 동일한 기능을 갖는 다른 구조로 대체할 수도 있다.

예를들면, 상기 실시예에서, 전원으로서 배터리가 차량에 장착되고, 부하로서 램프와 모터가 차량에 장착되는 일예를 설명하였지만, 본 발명은 이에만 한정되는 것은 아니며 다른 전원회로에도 본 발명의 기술사상을 적용할 수 있다.

또한, 상기 실시예에서, 스위칭 반도체 소자로서 N형 또는 P형 MOSFET이 사용되었지만 본 발명은 이에 한정되지 않으며, 접합 트랜지스터 또는 IGBT(절연 게이트 바이폴라 트랜지스터)가 사용될 수도 있다.

이상과 같이, 본 발명에 따르면, 스위칭 소자에서 온 오작동이 발생하는 표시를 검출할 수 있으므로, 차단기능에 손상을 주지않고도 반도체 소자를 차단할 수 있어 회로를 효과적으로 보호할 수 있다.

Claims

전원과 부하 간에 배치되는 반도체 소자를 포함하여 이 반도체 소자의 온,오프를 스위칭하는 것에 의해 부하의 구동 및 정지를 제어하는 전원회로에서, 반도체 소자의 온 오작동(ON Failure)을 검출하는 전원회로용 온 오작동 검출장치로서, 이 온 오작동 검출장치는

상기 반도체 소자의 온 및 오프를 스위칭하기 위한 구동신호를 상기 반도체 소자의 구동단자에 공급하는 구동회로와;

상기 구동회로와 상기 구동단자 간에 배열된 제1저항과;

상기 제1저항에서 발생된 전압이 소정의 값을 초과하였나의 여부를 검출하고, 전압이 소정의 값을 초과한 경우 상기 반도체 소자에서 온 오작동이 발생하였음을 판정하는 온 오작동 판정 유닛을;

구비하는 것을 특징으로 하는 온 오작동 검출장치.
제1항에 있어서,

상기 온 오작동 판정 유닛은 비교유닛을 포함하며, 이 비교유닛은 상기 제1저항의 일단에서의 전압에 의해 얻어지는 제1전압과 상기 제1저항의 타단에서 얻어지는 제2전압을 비교하고, 이러한 비교결과에 따라서 상기 제1저항에서 발생한 전압이 소정의 값을 초과하였나의 여부를 검출하는 것을 특징으로 하는 온 오작동 검 출장치.
제1항에 있어서,

상기 반도체 소자는 N형 MOSFET으로 구성되고,

상기 전원회로는 상기 N형 MOSFET의 드레인이 상기 전원에 접속되고, 상기 N형 MOSFET의 소스가 상기 부하에 접속되도록 구성되며,

상기 구동회로는 전원전압에 기초하여 구동신호를 출력하고,

상기 온 오작동 판정 유닛은 상기 제1저항에서 발생된 전압이 N형 MOSFET의 게이트 전압과 전원 전압에 기초하여 소정의 값을 초과하였나의 여부를 검출하는 것을 특징으로 하는 온 오작동 검출장치.
제1항에 있어서,

상기 반도체 소자는 N형 MOSFET으로 구성되고,

상기 온 오작동 판정유닛은 접지유닛을 포함하며, 이 접지유닛은 반도체 소자에서 ON 오작동이 발생된 것을 판정하였을 때, 구동회로에 의한 구동신호의 공급을 정지하고, 상기 제1저항 보다 작은 저항값을 갖는 제2저항을 통해 N형 MOSFET의 게이트를 접지에 접속하는 특징으로 하는 온 오작동 검출장치.
제1항에 있어서,

상기 반도체 소자는 P형 MOSFET으로 구성되고,

상기 온 오작동 판정 유닛은 셧 다운 유닛을 포함하며, 이 셧 다운 유닛은 상기 반도체 소자에서 온 오작동이 발생한 것을 검출하였을 때, 상기 구동회로에 의한 구동신호의 공급을 정지하고, 상기 제1저항 보다 작은 저항값을 갖는 제3저항을 통해 P형 MOSFET의 게이트를 상기 전원에 접속하는 것을 특징으로 하는 온 오작동 검출장치.