KR20070062414A - 배선 기판의 제조 방법 - Google Patents

배선 기판의 제조 방법 Download PDF

Info

Publication number
KR20070062414A
KR20070062414A KR1020060122101A KR20060122101A KR20070062414A KR 20070062414 A KR20070062414 A KR 20070062414A KR 1020060122101 A KR1020060122101 A KR 1020060122101A KR 20060122101 A KR20060122101 A KR 20060122101A KR 20070062414 A KR20070062414 A KR 20070062414A
Authority
KR
South Korea
Prior art keywords
resist layer
leads
wiring board
conductive film
lead
Prior art date
Application number
KR1020060122101A
Other languages
English (en)
Other versions
KR100856012B1 (ko
Inventor
다카히로 이마이
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20070062414A publication Critical patent/KR20070062414A/ko
Application granted granted Critical
Publication of KR100856012B1 publication Critical patent/KR100856012B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/241—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
    • H05K3/242—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus characterised by using temporary conductors on the printed circuit for electrically connecting areas which are to be electroplated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0571—Dual purpose resist, e.g. etch resist used as solder resist, solder resist used as plating resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0574—Stacked resist layers used for different processes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/058—Additional resists used for the same purpose but in different areas, i.e. not stacked
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 신뢰성이 높은 배선 기판을 저렴한 비용에 의해 효율적으로 제조하는 방법을 제공하는 것을 과제로 한다.
배선 기판의 제조 방법은 베이스 기판(10)과, 베이스 기판(10)의 표면에 형성된 도전막(導電膜)(20)과, 도전막(20) 위에 형성된 복수의 리드(30)를 갖는 기판(100)을 준비하는 공정과, 도전막(20)에서의 인접하는 2개의 리드(30) 사이의 영역을 부분적으로 덮는 레지스트층(40)을 인접하는 2개의 리드(30)에 접촉하도록 형성하는 공정과, 도전막(20)을 패터닝하여 복수의 리드(30)를 전기적으로 접속하는 도전 패턴(50)을 형성하는 공정과, 도전 패턴(50)을 통하여 복수의 리드(30)에 전류를 흐르게 하여 리드(30)에 도금 처리를 행하는 전해(電解) 도금 처리 공정과, 도전 패턴(50)을 절단하여 복수의 리드(30)를 각각 전기적으로 절연시키는 공정을 포함한다.
배선 기판, 도전막, 리드, 레지스트층

Description

배선 기판의 제조 방법{METHOD OF MANUFACTURING WIRING BOARD}
도 1은 배선 기판의 제조 방법을 설명하기 위한 도면.
도 2는 배선 기판의 제조 방법을 설명하기 위한 도면.
도 3은 배선 기판의 제조 방법을 설명하기 위한 도면.
도 4는 배선 기판의 제조 방법을 설명하기 위한 도면.
도 5는 배선 기판의 제조 방법을 설명하기 위한 도면.
도 6은 배선 기판의 제조 방법을 설명하기 위한 도면.
도 7은 배선 기판의 제조 방법을 설명하기 위한 도면.
도 8은 배선 기판의 제조 방법을 설명하기 위한 도면.
도 9는 배선 기판의 제조 방법의 변형예를 설명하기 위한 도면.
도 10은 배선 기판의 제조 방법의 변형예를 설명하기 위한 도면.
도 11은 배선 기판의 제조 방법의 변형예를 설명하기 위한 도면.
도면의 주요 부분에 대한 부호의 설명
1 : 배선 기판 2 : 배선 기판
10 : 베이스 기판 20 : 도전막(導電膜)
22 : 레지스트층 24 : 개구(開口)
30 : 리드 40 : 레지스트층
42 : 제 2 레지스트층 45 : 레지스트층
50 : 도전 패턴 52 : 중복부(重複部)
54 : 노출부 60 : 도금층
100 : 기판
본 발명은 배선 기판의 제조 방법에 관한 것이다.
표면에 도금층이 형성된 배선을 갖는 배선 기판이 알려져 있다(예를 들어 일본국 공개특허평5-21536호 공보 참조). 도금층을 전해(電解) 도금 처리에 의해 형성하는 것이 알려져 있는데, 이 경우에는 복수의 배선에 효율적으로 도금 처리를 행하기 위해, 도금 리드가 이용되는 경우가 있다. 그러나, 베이스 기판 위에 도금 리드를 형성하기 위한 스페이스가 불필요해지면, 베이스 기판을 작게 하는 것이 가능하다. 또한, 배선의 신뢰성을 높인다는 목적을 위해서는, 도금층은 배선 표면의 가능한 한 넓은 영역을 덮도록 형성되어 있는 것이 바람직하다.
본 발명은 신뢰성이 높은 배선 기판을 저렴한 비용에 의해 효율적으로 제조하는 방법을 제공하는 것을 목적으로 한다.
(1) 본 발명에 따른 배선 기판의 제조 방법은, 베이스 기판과, 상기 베이스 기판 위에 형성된 도전막(導電膜)과, 상기 도전막 위에 형성된 복수의 리드를 갖는 기판을 준비하는 공정과, 상기 도전막에서의 인접하는 2개의 상기 리드 사이의 영역을 부분적으로 덮는 레지스트층을 상기 2개의 리드에 접촉하도록 형성하는 공정과, 상기 도전막에서의 상기 복수의 리드 및 상기 레지스트층으로부터의 노출부를 제거함으로써 상기 도전막을 패터닝하여 상기 복수의 리드를 전기적으로 접속하는 도전 패턴을 형성하는 공정과, 상기 도전 패턴을 통하여 상기 복수의 리드에 전류를 흐르게 하여 상기 복수의 리드에 도금 처리를 행하는 전해 도금 처리 공정과, 상기 도전 패턴을 절단하여 상기 복수의 리드를 각각 전기적으로 절연시키는 공정을 포함한다.
본 발명에 의하면, 도전 패턴을 이용하여 전해(電解) 도금 처리(전기 도금 처리)를 행한다. 따라서, 본 발명에 의하면, 베이스 기판에 도금 리드를 형성하기 위한 영역을 확보할 필요가 없어져, 소형의 베이스 기판을 이용하여 배선 기판을 제조할 수 있다. 이것에 의하면, 베이스 기판의 핸들링이 용이해지기 때문에, 효율적으로 배선 기판을 제조할 수 있고, 또한 베이스 기판의 비용을 억제할 수 있다. 또한, 본 발명에 의하면, 리드의 측면을 덮도록 도금층을 형성할 수 있다. 따라서, 본 발명에 의하면, 신뢰성이 높은 배선 기판을 제조할 수 있다.
(2) 이 배선 기판의 제조 방법에 있어서, 상기 도전 패턴을 형성하는 공정과 상기 전해 도금 처리 공정 사이에, 상기 복수의 리드를 부분적으로 덮는 제 2 레지스트층을 형성하는 공정을 더 포함하고 있을 수도 있다.
(3) 이 배선 기판의 제조 방법에 있어서, 상기 제 2 레지스트층을 상기 레지 스트층이 노출되도록 형성할 수도 있다.
(4) 이 배선 기판의 제조 방법에 있어서, 상기 제 2 레지스트층을 상기 레지스트층을 덮도록 형성할 수도 있다.
(5) 이 배선 기판의 제조 방법에 있어서, 상기 레지스트층을 상기 복수의 리드보다도 얇아지도록 형성할 수도 있다.
이하, 본 발명을 적용한 실시예에 대해서 도면을 참조하여 설명한다. 다만, 본 발명이 이하의 실시예에 한정되지는 않는다. 또한, 본 발명은 이하의 내용을 자유롭게 조합시킨 것을 포함하는 것으로 한다.
도 1의 (a) 내지 도 8은 본 발명을 적용한 실시예에 따른 배선 기판의 제조 방법에 대해서 설명하기 위한 도면이다.
본 실시예에 따른 배선 기판의 제조 방법은 도 1의 (a) 및 (b)에 나타낸 기판(100)을 준비하는 것을 포함한다. 또한, 도 1의 (a)는 기판(100)의 상시도(上視圖)이다. 또한, 도 1의 (b)는 도 1의 (a)의 IB-IB선 단면의 일부 확대도이다. 이하, 기판(100)의 구성에 대해서 설명한다.
기판(100)은, 도 1의 (a) 및 (b)에 나타낸 바와 같이, 베이스 기판(10)을 갖는다. 베이스 기판(10)의 재료나 구조는 특별히 한정되지 않아, 이미 공지되어 있는 어느 하나의 기판을 이용할 수도 있다. 베이스 기판(10)의 재료는 유기계 또는 무기계 중 어느 하나일 수도 있고, 이들의 복합 구조로 이루어지는 것일 수도 있다. 베이스 기판(10)으로서, 예를 들어 폴리에틸렌테레프탈레이트(PET)로 이루어지는 기판 또는 필름을 사용할 수도 있다. 또는, 베이스 기판(10)으로서 폴리이미 드 수지로 이루어지는 플렉시블 기판을 사용할 수도 있다. 또한, 무기계 재료로 형성된 베이스 기판(10)으로서, 예를 들어 세라믹 기판이나 유리 기판을 들 수 있다.
기판(100)은, 도 1의 (a) 및 (b)에 나타낸 바와 같이, 베이스 기판(10)의 표면에 형성된 도전막(20)을 갖는다. 도전막(20)은 단층(單層)의 금속층일 수도 있고, 복수층의 금속층일 수도 있다. 도전막(20)의 재료는 특별히 한정되지 않지만, 예를 들어 Ti 또는 Ti-W을 이용할 수도 있다.
기판(100)은, 도 1의 (a) 및 (b)에 나타낸 바와 같이, 도전막(20) 위에 형성된 복수의 리드(30)를 갖는다. 리드(30)는 도전막(20) 표면에 형성되어 있다. 리드(30)의 형성 영역은 특별히 한정되지 않지만, 리드(30)는 도전막(20)의 단부(端部)에 이르도록 형성할 수도 있다. 리드(30)의 구성은 특별히 한정되지 않는다. 리드(30)는 단층의 금속층으로 형성되어 있을 수도 있고, 복수층의 금속층으로 형성되어 있을 수도 있다. 리드(30)의 재료도 특별히 한정되지는 않는다. 리드(30)는 구리(Cu), 크롬(Cr), 니켈(Ni) 등의 금속으로 형성되어 있을 수도 있다.
또한, 기판(100)은 베이스 기판(10)의 내부에 형성된 다른 배선을 더 포함하고 있을 수도 있다(도시 생략).
기판(100)을 형성하는 방법은 특별히 한정되지 않지만, 이하, 도 2의 (a) 내지 (c)를 참조하여 기판(100)을 형성하는 방법의 일례에 대해서 설명한다.
우선, 도 2의 (a)에 나타낸 바와 같이, 베이스 기판(10)에 도전막(20)을 형성한다. 도전막(20)은 단층으로 형성할 수도 있고, 복수층으로 형성할 수도 있다. 도전막(20)은 스퍼터링에 의해 형성할 수도 있다. 도전막(20)은 Ti 또는 Ti-W으로 형성할 수도 있다. 또는, 도전막(20)은 베이스 기판(10)에 도전 포일을 점착함으로써 형성할 수도 있다. 이 때, 도전 포일은 베이스 기판(10)에 직접 점착할 수도 있고, 접착제(도시 생략)를 통하여 베이스 기판(10)에 점착할 수도 있다.
그리고, 도 2의 (b)에 나타낸 바와 같이, 도전막(20) 위에 레지스트층(22)을 형성한다. 레지스트층(22)은 도전막(20)을 부분적으로 덮도록 형성한다. 레지스트층(22)은 리드(30)를 형성하기 위한 영역을 노출시키는 개구(24)를 갖고 있을 수도 있다. 즉, 레지스트층(22)은 리드(30)를 형성하기 위한 영역(만)을 노출시키도록 형성한다.
그리고, 도 2의 (c)에 나타낸 바와 같이, 도전막(20)에서의 레지스트층(22)으로부터의 노출부(개구(24)와 중첩되는 영역)에 리드(30)를 형성한다. 리드(30)는 예를 들어 개구(24) 내에 도전 재료를 설치함으로써 형성할 수도 있다. 리드(30)는 예를 들어 도금 처리(전해 도금 및 무전해 도금을 포함)에 의해 형성할 수도 있다. 리드(30)는 예를 들어 Cu에 의해 형성할 수도 있다. 또한, 리드(30)는 단일 도전 재료만으로 형성할 수도 있지만, 복수의 도전 재료를 적층시켜 형성할 수도 있다.
그리고, 레지스트층(22)을 제거함으로써, 도 1의 (a) 및 (b)에 나타낸 기판(100)(리드(30))을 형성할 수도 있다. 본 방법에 의하면, 리드(30)의 형상은 레지스트층(22)의 개구(24) 형상에 의해 규제된다. 따라서, 본 방법에 의하면, 설계한 바와 같은 형상으로 리드(30)를 형성할 수 있다.
본 실시예에 따른 배선 기판의 제조 방법은, 도 3의 (a) 및 (b)에 나타낸 바와 같이, 레지스트층(40)을 형성하는 것을 포함한다. 레지스트층(40)은 도전막(20)에서의 인접하는 2개의 리드(30) 사이의 영역을 부분적으로 덮도록 형성한다. 또한, 레지스트층(40)은 인접하는 2개의 리드(30)에 접촉하도록 형성한다. 환언하면, 본 공정에서는 도전막(20)에서의 복수의 리드(30) 사이의 영역을 부분적으로 덮는 레지스트층(40)을 인접하는 2개의 리드(30)에 접촉하도록 형성한다고 할 수 있다.
본 실시예에서는, 도 3의 (b)에 나타낸 바와 같이, 레지스트층(40)은 리드(30)의 상면(上面)을 노출시키도록 형성한다. 또한, 본 실시예에서는 레지스트층(40)은 리드(30)보다도 얇아지도록 형성한다. 즉, 본 실시예에서는 레지스트층(40)을 리드(30)의 상면이 노출되도록, 또한 리드(30)의 측면이 부분적으로 노출되도록 형성한다. 레지스트층(40)은 리드(30)의 반분(半分) 이하의 두께로 되도록 형성할 수도 있다. 또는, 레지스트층(40)은 도전막(20)과 동일한 두께로 되도록 형성할 수도 있다.
레지스트층(40)을 형성하는 방법이 특별히 한정되지는 않는다. 레지스트층(40)은 예를 들어 수지 재료를 도포하여, 이것을 경화(硬化)시킴으로써 형성할 수도 있다. 이 때, 레지스트층(40)의 두께는 수지 재료의 양이나 점도를 조정함으로써 제어할 수 있다. 또한, 수지 재료를 설치하는 방법은 특별히 한정되지 않지만, 수지 재료는 예를 들어 잉크젯을 이용하여 설치할 수도 있다.
레지스트층(40)의 형성 영역은 특별히 한정되지 않지만, 레지스트층(40)은, 도 3의 (a)에 나타낸 바와 같이, 도전막(20)의 단부에 형성할 수도 있다. 또한, 레지스트층(40)의 크기에 대해서도 특별히 한정되지 않지만, 예를 들어 레지스트층(40)의 폭(리드(30)에 따른 방향의 길이)은 리드(30)의 폭과 (대략) 동일해지도록 형성할 수도 있다. 또는, 레지스트층(40)은 인접하는 2개의 리드(30) 사이에서 (대략) 정사각형으로 되도록 형성할 수도 있다. 또한, 레지스트층(40)은 인접하는 리드(30) 사이에만 형성할 수도 있지만, 도 3의 (a)에 나타낸 바와 같이, 리드(30)의 외측 영역에 형성할 수도 있다. 이 경우, 각각의 리드(30) 양측에 레지스트층(40)이 형성된다고 할 수 있다.
본 실시예에 따른 배선 기판의 제조 방법은, 도 4의 (a) 내지 (c)에 나타낸 바와 같이, 도전막(20)을 패터닝하여 복수의 리드(30)를 전기적으로 접속하는 도전 패턴(50)을 형성하는 것을 포함한다. 본 공정에서는, 도전막(20)에서의 복수의 리드(30) 및 레지스트층(40)으로부터의 노출부를 제거함으로써, 도전막(20)을 패터닝한다(도전 패턴(50)을 형성한다). 이것에 의하면, 도전 패턴(50)은, 도 4의 (b) 및 (c)에 나타낸 바와 같이, 리드(30)와 중첩되는 중복부(52)와, 리드(30)로부터 노출되는 노출부(54)를 갖는다. 도전 패턴(50)에 의하면, 도 4의 (b)에 나타낸 바와 같이, 노출부(54)가 인접하는 2개의 중복부(52)에 접촉함으로써 인접하는 2개의 리드(30)를 전기적으로 접속시킨다. 즉, 도전 패턴(50)은 복수의 리드(30)를 전기적으로 접속하도록 형성된다. 또한, 노출부(54)는 레지스트층(40)과 중첩되는 영역이라고 할 수 있다.
본 실시예에 따른 배선 기판의 제조 방법은, 복수의 리드(30)를 부분적으로 덮는 제 2 레지스트층(42)을 형성하는 것을 포함한다(도 5의 (a) 참조). 제 2 레지스트층(42)은 리드(30) 중 다른 전자 부품과의 전기적인 접속에 이용되는 부분을 노출시키도록 형성한다. 리드(30) 중 제 2 레지스트층(42)으로부터의 노출부를 가리켜 전기적 접속부라고 칭할 수도 있다. 또한, 본 공정은 도전 패턴(50)을 형성하는 공정 후에 행한다.
본 실시예에 따른 배선 기판의 제조 방법에서는, 제 2 레지스트층(42)은 레지스트층(40)을 피하여(레지스트층(40)이 노출되도록) 형성한다(도 5의 (a) 참조). 이 때, 제 2 레지스트층(42)은 도 5의 (a)에 나타낸 바와 같이 레지스트층(40)과 간격을 두어 형성할 수도 있지만, 레지스트층(40)과 인접하도록 형성할 수도 있다(도시 생략). 다만, 변형예로서, 제 2 레지스트층(42)을 레지스트층(40)을 (모두) 덮도록 형성할 수도 있다. 이 경우에는, 리드(30)에서의 제 2 레지스트층(42)으로부터의 노출부(전기적 접속부)를 이용하여 리드(30) 및 도전 패턴(50)에 전해 도금용 급전(給電)을 행할 수도 있다. 또는, 다른 변형예로서, 제 2 레지스트층(42)을 이용하지 않고, 후술하는 전해 도금 처리 공정을 행할 수도 있다.
본 실시예에 따른 배선 기판의 제조 방법은, 도전 패턴(50)을 통하여 복수의 리드(30)에 전류를 흐르게 하여 복수의 리드(30)에 도금 처리를 행하는 전해 도금 공정을 포함한다. 본 공정에 의해, 도 5의 (a) 내지 (c)에 나타낸 바와 같이, 도금층(60)을 형성한다. 도금층(60)은, 도 5의 (b) 및 (c)에 나타낸 바와 같이, 리드(30)의 상면 및 측면에서의 레지스트층(40) 및 제 2 레지스트층(42)으로부터의 노출부를 덮도록 형성한다. 본 공정에서는, 도 5의 (c)에 나타낸 바와 같이, 도전 패턴(50)(중복부(52)) 측면에서의 레지스트층(40) 및 제 2 레지스트층(42)으로부터의 노출부를 덮도록 도금층(60)을 형성한다. 도금층(60)은 예를 들어 Au으로 형성할 수도 있다.
본 실시예에 따른 배선 기판의 제조 방법에서는, 도금층(60)은 전해 도금 처리(전기 도금 처리)에 의해 형성한다. 본 공정에서는 도전 패턴(50)을 통하여 복수의 리드(30)에 전류를 흐르게 한다. 앞서 설명한 바와 같이, 도전 패턴(50)은 복수의 리드(30)와 전기적으로 접속되어 있다. 따라서, 도전 패턴(50)을 이용함으로써, 복수의 리드(30)에 일괄적으로 전류를 흐르게 할 수 있어, 효율적으로 배선 기판을 제조할 수 있다. 본 공정에서는, 도전 패턴(50)의 일부를 레지스트층(40)으로부터 노출시켜 상기 노출 영역을 이용하여 도전 패턴(50)에 급전할 수도 있다.
본 실시예에 따른 배선 기판의 제조 방법은, 도전 패턴(50)을 절단하여 복수의 리드(30)를 각각 전기적으로 절연시키는(독립시키는) 것을 포함한다. 예를 들어 본 공정에서, 도 6의 (a) 및 (b)에 나타낸 바와 같이, 도전 패턴(50) 중 리드(30)로부터의 노출부(54)를 모두 제거할 수도 있다.
본 공정은 레지스트층(40)을 제거하는 공정을 포함하고 있을 수도 있다. 예를 들어 레지스트층(40)을 제거하여 노출부(54)를 노출시키고, 그 후, 노출부(54)를 절단(제거)하는 공정을 행할 수도 있다.
본 실시예에 따른 배선 기판의 제조 방법은, 베이스 기판(10)을 절단하는 공정을 더 포함하고 있을 수도 있다. 즉, 도 7의 (a)에 나타낸 파선(破線)(200)에 의해 베이스 기판(10)을 절단함으로써, 도 7의 (b)에 나타낸 배선 기판(1)을 제조 할 수도 있다.
앞서 설명한 바와 같이, 본 발명에 의하면, 도전 패턴(50)을 이용하여 복수의 리드(30)에 전해 도금 처리를 행한다. 즉, 본 발명에 의하면, 복수의 리드(30)에 전류를 흐르게 하기 위한 도금 리드가 불필요해진다. 따라서, 본 발명에 의하면, 소형의 베이스 기판을 이용하여 배선 기판을 제조하는 것이 가능해져 배선 기판을 효율적으로 제조할 수 있는 동시에, 베이스 기판의 낭비를 없앨 수 있기 때문에, 배선 기판의 제조 비용을 저감할 수 있다. 또한, 본 발명에 의하면, 리드(30)의 측면을 덮는 도금층을 효율적으로 제조할 수 있다. 따라서, 본 발명에 의하면, 신뢰성이 높은 배선 기판을 효율적으로 제조하는 것이 가능해진다.
도 8에 본 발명을 적용한 실시예에 따른 방법에 의해 제조한 배선 기판을 갖는 전자 기기의 일례로서 표시 디바이스(1000)를 나타낸다. 표시 디바이스(100O)는 예를 들어 액정 표시 디바이스나 EL(Electrical Luminescence) 표시 디바이스일 수도 있다.
도 9는 본 실시예의 변형예에 대해서 설명하기 위한 도면이다.
본 실시예에서는, 도 9에 나타낸 바와 같이, 레지스트층(40) 및 노출부(54)의 일부가 남도록 복수의 리드(30)를 전기적으로 절연시키는 공정을 행한다. 예를 들어 본 실시예에서는, 도 9에 나타낸 바와 같이, 레지스트층(40) 및 노출부(54)(도전 패턴(50)) 중 도금층(60)으로부터 노출되는 영역만을 제거할 수도 있다. 이것에 의하면, 리드(30)가 노출되지 않는, 신뢰성이 높은 배선 기판을 제조할 수 있다.
도 10의 (a) 내지 도 11의 (b)는 본 실시예의 다른 변형예에 대해서 설명하기 위한 도면이다.
본 실시예에 따른 배선 기판의 제조 방법은, 기판(100)에 레지스트층(45)을 형성하는 것을 포함한다. 레지스트층(45)은, 도 10의 (a) 및 (b)에 나타낸 바와 같이, 리드(30)를 덮도록 형성한다. 레지스트층(45)은 리드(30)의 단부를 덮도록 형성할 수도 있다.
본 실시예에 따른 배선 기판의 제조 방법은, 기판(100)에 제 2 레지스트층(42)을 형성하는 것을 포함한다. 제 2 레지스트층(42)은 레지스트층(45)을 노출시키도록 형성할 수도 있고, 레지스트층(45)을 덮도록 형성할 수도 있다(도시 생략).
그리고, 본 실시예에 따른 배선 기판의 제조 방법은, 도 11의 (a) 및 (b)에 나타낸 바와 같이, 베이스 기판(10)을 절단하는 것을 포함한다. 즉, 도 11의 (a)에 나타낸 파선(300)을 따라 베이스 기판(10)을 절단함으로써, 도 11의 (b)에 나타낸 배선 기판(2)을 제조한다.
본 실시예에서는 베이스 기판(10)을 절단하는 공정에서 도전 패턴(50)을 절단하여 복수의 리드(30)를 전기적으로 절연(독립)시킨다. 상세하게는, 본 실시예에 따른 배선 기판의 제조 방법에서는, 도 11의 (a)에 나타낸 파선(300)을 따라 베이스 기판(10)을 절단한다. 도 11의 (a)에 나타낸 바와 같이, 파선(300)으로 둘러싸인 영역은 레지스트층(45)을 포함하지 않는 영역이다. 따라서, 베이스 기판(10)을 파선(300)을 따라 절단함으로써 복수의 리드(30)를 전기적으로 절연시킬 수 있 다. 즉, 본 실시예에 의하면, 복수의 리드(30)를 전기적으로 절연시키기 위한 공정이 불필요해지기 때문에, 보다 효율적으로 배선 기판을 제조할 수 있다. 또한, 본 공정은 도전 패턴(50)에서의 리드(30)로부터의 노출부(54)를 모두 제거하는 공정이라고 할 수 있다.
또한, 본 방법에 의하면, 리드(30)의 상면 및 측면, 도전 패턴(50)(중복부(52))의 측면을 덮도록 도금층을 형성할 수 있다. 따라서, 본 방법에 의하면, 신뢰성이 높은 배선 기판을 효율적으로 제조할 수 있다.
또한, 본 발명은 상술한 실시예에 한정되지 않아, 다양한 변형이 가능하다. 예를 들어 본 발명은 실시예에서 설명한 구성과 실질적으로 동일한 구성(예를 들어 기능, 방법 및 결과가 동일한 구성, 또는 목적 및 효과가 동일한 구성)을 포함한다. 또한, 본 발명은 실시예에서 설명한 구성의 본질적이지 않은 부분을 치환한 구성을 포함한다. 또한, 본 발명은 실시예에서 설명한 구성과 동일한 작용 효과를 나타내는 구성 또는 동일한 목적을 달성할 수 있는 구성을 포함한다. 또한, 본 발명은 실시예에서 설명한 구성에 공지 기술을 부가한 구성을 포함한다.
상술한 바와 같이 본 발명에 의하면, 신뢰성이 높은 배선 기판을 저렴한 비용에 의해 효율적으로 제조하는 방법을 제공할 수 있다.

Claims (5)

  1. 베이스 기판과, 상기 베이스 기판의 표면에 형성된 도전막(導電膜)과, 상기 도전막 위에 형성된 복수의 리드를 갖는 기판을 준비하는 공정과,
    상기 도전막에서의 인접하는 2개의 상기 리드 사이의 영역을 부분적으로 덮는 레지스트층을 상기 2개의 리드에 접촉하도록 형성하는 공정과,
    상기 도전막에서의 상기 복수의 리드 및 상기 레지스트층으로부터의 노출부를 제거함으로써 상기 도전막을 패터닝하여 상기 복수의 리드를 전기적으로 접속하는 도전 패턴을 형성하는 공정과,
    상기 도전 패턴을 통하여 상기 복수의 리드에 전류를 흐르게 하여 상기 복수의 리드에 도금 처리를 행하는 전해(電解) 도금 처리 공정과,
    상기 도전 패턴을 절단하여 상기 복수의 리드를 각각 전기적으로 절연시키는 공정을 포함하는 배선 기판의 제조 방법.
  2. 제 1 항에 있어서,
    상기 도전 패턴을 형성하는 공정과 상기 전해 도금 처리 공정 사이에, 상기 복수의 리드를 부분적으로 덮는 제 2 레지스트층을 형성하는 공정을 더 포함하는 배선 기판의 제조 방법.
  3. 제 2 항에 있어서,
    상기 제 2 레지스트층을 상기 레지스트층이 노출되도록 형성하는 배선 기판의 제조 방법.
  4. 제 2 항에 있어서,
    상기 제 2 레지스트층을 상기 레지스트층을 덮도록 형성하는 배선 기판의 제조 방법.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 레지스트층을 상기 복수의 리드보다도 얇게 되도록 형성하는 배선 기판의 제조 방법.
KR1020060122101A 2005-12-12 2006-12-05 배선 기판의 제조 방법 KR100856012B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2005-00357892 2005-12-12
JP2005357892A JP2007165465A (ja) 2005-12-12 2005-12-12 配線基板の製造方法

Publications (2)

Publication Number Publication Date
KR20070062414A true KR20070062414A (ko) 2007-06-15
KR100856012B1 KR100856012B1 (ko) 2008-09-03

Family

ID=38139917

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060122101A KR100856012B1 (ko) 2005-12-12 2006-12-05 배선 기판의 제조 방법

Country Status (5)

Country Link
US (1) US20070134850A1 (ko)
JP (1) JP2007165465A (ko)
KR (1) KR100856012B1 (ko)
CN (1) CN100459079C (ko)
TW (1) TW200739769A (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI737257B (zh) * 2020-04-13 2021-08-21 頎邦科技股份有限公司 捲收式電路基板
TWI763333B (zh) * 2020-04-13 2022-05-01 頎邦科技股份有限公司 捲收式電路基板
TWI763334B (zh) * 2020-04-13 2022-05-01 頎邦科技股份有限公司 捲收式電路基板
TWI741956B (zh) * 2020-04-13 2021-10-01 頎邦科技股份有限公司 捲收式電路基板
TWI744197B (zh) * 2020-04-13 2021-10-21 頎邦科技股份有限公司 捲收式電路基板

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0521536Y2 (ko) * 1985-08-09 1993-06-02
US5288950A (en) * 1991-02-15 1994-02-22 Sumitomo Metal Mining Company Limited Flexible wiring board and method of preparing the same
JPH0521536A (ja) * 1991-07-12 1993-01-29 Hitachi Cable Ltd Ｔａｂ用テープキヤリアー
JP2000243789A (ja) * 1999-02-18 2000-09-08 Hitachi Cable Ltd Ｂｇａ用テープキャリア及びこれを用いた半導体装置
JP2000353760A (ja) * 1999-06-10 2000-12-19 Sony Chem Corp 半導体素子搭載用中継基板の製造方法
JP3357875B1 (ja) * 2001-06-29 2002-12-16 株式会社リョウワ 電解メッキ方法及びプリント配線基板の製造方法
US6885086B1 (en) * 2002-03-05 2005-04-26 Amkor Technology, Inc. Reduced copper lead frame for saw-singulated chip package
TWI236714B (en) * 2004-03-17 2005-07-21 Nan Ya Printed Circuit Board C Method for fabricating a packaging substrate

Also Published As

Publication number Publication date
KR100856012B1 (ko) 2008-09-03
CN1983534A (zh) 2007-06-20
CN100459079C (zh) 2009-02-04
JP2007165465A (ja) 2007-06-28
TW200739769A (en) 2007-10-16
US20070134850A1 (en) 2007-06-14

Similar Documents

Publication Publication Date Title
US9713267B2 (en) Method for manufacturing printed wiring board with conductive post and printed wiring board with conductive post
CN104576596B (zh) 半导体基板及其制造方法
TWI484875B (zh) 電路板及電路板製作方法
KR100856012B1 (ko) 배선 기판의 제조 방법
US9859221B2 (en) Multilayer wiring board with built-in electronic component
TWI699143B (zh) 印刷電路板及製造印刷電路板之方法
US20080036099A1 (en) Method for producing a component and device having a component
KR20110064216A (ko) 범프를 구비한 회로기판 및 그 제조 방법
CN111862886A (zh) 驱动基板及其制作方法和显示装置
CN103025068A (zh) 制造印刷电路板的方法和使用该方法制造的印刷电路板
US20050155788A1 (en) Flexible circuit with cover layer
JP2019160929A (ja) 配線基板およびその製造方法
CN111343802B (zh) 电路板及其制作方法
CN105990307B (zh) 封装基板及包含该封装基板的封装结构及其制作方法
TWI385765B (zh) 內埋式線路結構及其製作方法
KR20130065473A (ko) 인쇄회로기판 및 그의 제조 방법
KR100560825B1 (ko) 배선 기판 및 그 제조 방법, 반도체 장치 및 전자기기
JP2717200B2 (ja) 電子部品搭載用基板におけるオーバーレイめっきの形成方法
KR101283164B1 (ko) 인쇄회로기판 및 그의 제조 방법
CN110739289B (zh) 基板结构及其制造方法
US9997448B1 (en) Wiring substrate
JP2007281216A (ja) 半導体装置及びその製造方法、並びに、電子機器
KR20200107915A (ko) 다층 기판 및 그 제조 방법
JP2007165466A (ja) 配線基板及びその製造方法
JP2023104759A (ja) 多層配線基板、半導体装置、多層配線基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120802

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130801

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140811

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150730

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160727

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee