CN1983534A - 配线衬底的制造方法 - Google Patents

配线衬底的制造方法 Download PDF

Info

Publication number
CN1983534A
CN1983534A CNA2006101637351A CN200610163735A CN1983534A CN 1983534 A CN1983534 A CN 1983534A CN A2006101637351 A CNA2006101637351 A CN A2006101637351A CN 200610163735 A CN200610163735 A CN 200610163735A CN 1983534 A CN1983534 A CN 1983534A
Authority
CN
China
Prior art keywords
resist layer
leads
substrate
conductive pattern
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006101637351A
Other languages
English (en)
Other versions
CN100459079C (zh
Inventor
今井隆浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN1983534A publication Critical patent/CN1983534A/zh
Application granted granted Critical
Publication of CN100459079C publication Critical patent/CN100459079C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49572—Lead-frames or other flat leads consisting of thin flexible metallic tape with or without a film carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/241—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
    • H05K3/242—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus characterised by using temporary conductors on the printed circuit for electrically connecting areas which are to be electroplated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0571—Dual purpose resist, e.g. etch resist used as solder resist, solder resist used as plating resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0574—Stacked resist layers used for different processes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/058—Additional resists used for the same purpose but in different areas, i.e. not stacked
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

本发明提供一种低成本且高效地制造可靠性高的配线衬底的方法。配线衬底的制造方法包括：准备具有基座衬底(10)、形成于基座衬底(10)的表面上的导电膜(20)及形成于导电膜(20)上的多个导线(30)的衬底的工序；形成将导电膜(20)上的相邻的2个导线(30)之间的区域局部覆盖的抗蚀剂层(40)，使其与2个导线(30)接触的工序；形成导电图案(50)的工序，该导电图案(50)形成导电膜(20)的图案且电连接多个导线(30)；经由导电图案(50)使电流在多个导线(30)中流动，从而对导线(30)进行镀敷处理的电解镀敷处理工序；切断导电图案(50)，使多个导线(30)分别电绝缘的工序。

Description

配线衬底的制造方法
技术领域
本发明涉及配线衬底的制造方法。
背景技术
公知的是具有在表面形成有镀敷层的配线的配线衬底(例如，参照特开平5-21536号公报)。公知的是通过电解镀敷处理来形成镀敷层，不过在该种情况下，为了高效地进行多个配线的镀敷处理，有时利用镀敷导线。但是，若不要用于在基座衬底上形成镀敷导线的空间，则可以减小基座衬底。另外，为了提高配线的可靠性，优选镀敷层形成为将配线表面的尽可能广的区域覆盖。
发明内容
本发明的目的在于提供一种低成本且高效地制造可靠性高的配线衬底的方法。
(1)本发明的配线衬底的制造方法包括：
准备具有基座衬底、形成于所述基座衬底上的导电膜及形成于所述导电膜上的多个导线的衬底的工序；
形成将所述导电膜上的相邻的2个所述导线之间的区域局部覆盖的抗蚀剂层，使其与所述2个导线接触的工序；
形成导电图案的工序，所述导电图案通过除去所述导电膜的从所述多个导线及所述抗蚀剂层露出的露出部而形成所述导电膜的图案，且所述导电图案电连接所述多个导线；
经由所述导电图案使电流在所述多个导线中流动，从而对所述多个导线进行镀敷处理的电解镀敷处理工序；
切断所述导电图案，使所述多个导线分别电绝缘的工序。
根据本发明，利用导电图案进行电解镀敷处理(电镀处理)。因此，根据本发明，不需要在基座衬底上确保用于形成镀敷导线的区域，从而能够利用小型的基座衬底制造配线衬底。由此，容易处理基座衬底，因此能够高效地制造配线衬底，且能够抑制基座衬底的成本。另外，根据本发明，能够形成镀敷层使其覆盖导线的侧面。因此，根据本发明，能够制造可靠性高的配线衬底。
(2)在该配线衬底的制造方法中，
在形成所述导电图案的工序和所述电解镀敷处理工序之间还可以包括形成将所述多个导线局部覆盖的第二抗蚀剂层的工序。
(3)在该配线衬底的制造方法中，
可以以所述抗蚀剂层露出的方式形成所述第二抗蚀剂层。
(4)在该配线衬底的制造方法中，
可以以覆盖所述抗蚀剂层的方式形成所述第二抗蚀剂层。
(5)在该配线衬底的制造方法中，
可以将所述抗蚀剂层形成为比所述多个导线薄。
附图说明
图1是用于说明配线衬底的制造方法的图；
图2是用于说明配线衬底的制造方法的图；
图3是用于说明配线衬底的制造方法的图；
图4是用于说明配线衬底的制造方法的图；
图5是用于说明配线衬底的制造方法的图；
图6是用于说明配线衬底的制造方法的图；
图7是用于说明配线衬底的制造方法的图；
图8是用于说明配线衬底的制造方法的图；
图9是用于说明配线衬底的制造方法的变形例的图；
图10是用于说明配线衬底的制造方法的变形例的图；
图11是用于说明配线衬底的制造方法的变形例的图。
图中：1-配线衬底；2-配线衬底；10-基座衬底；20-导电膜；22-抗蚀剂层；24-开口；30-导线；40-抗蚀剂层；42-第二抗蚀剂层；45-抗蚀剂层；50-导电图案；52-重复部；54-露出部；60-镀敷层；100-衬底。
具体实施方式
以下，参照附图说明适用了本发明的实施方式。不过，本发明并不限定于以下的实施方式。另外，本发明包括自由地组合了以下内容而得的实施方式。
图1(A)～图8是用于说明适用了本发明的实施方式的配线衬底的制造方法的图。
本实施方式的配线衬底的制造方法包括准备如图1(A)及图1(B)所示的衬底100。还有，图1(A)是衬底100的仰视图。另外，图1(B)是图1(A)的IB-IB线剖面的局部放大图。以下，说明衬底100的结构。
如图1(A)及图1(B)所示，衬底100具有基座衬底10。基座衬底10的材料或结构并不特别地限定，可以利用已公知的任一的衬底。基座衬底10的材料可以是有机系或无机系中的任一种，也可以是由它们的复合结构构成的材料。作为基座衬底10，例如可以使用由聚对苯二甲酸乙二酯(PET)构成的衬底或薄膜。或者，作为基座衬底10也可以使用由聚酰亚胺树脂构成的挠性衬底。另外，作为由无机系的材料形成的基座衬底10，例如可以列举陶瓷衬底或玻璃衬底。
如图1(A)及图(B)所示，衬底100具有在基座衬底10的表面上形成的导电膜20。导电膜20可以是单层的金属层，也可以是多层的金属层。导电膜20的材料并不特别地限定，例如可以利用Ti或Ti-W。
如图1(A)及图1(B)所示，衬底100具有在导电膜20上形成的多个导线30。导线30形成于导电膜20的表面。导线30的形成区域并不特别地限定，不过导线30可以形成为到达导电膜20的端部。导线30的结构并不特别地限定。导线30可以由单层的金属层形成，也可以由多层的金属层形成。导线30的材料也并不特别地限定。导线30可以由铜(Cu)、铬(Cr)、镍(Ni)等金属形成。
还有，衬底100还可以包括在基座衬底10的内部形成的其他配线(未图示)。
形成衬底100的方法并不特别地限定，不过以下参照图2(A)～图2(C)说明形成衬底100的方法的一例。
首先，如图2(A)所示，在基座衬底10上形成导电膜20。导电膜20可以由单层形成，也可以由多层形成。导电膜20可以通过溅射形成。导电膜20可以由Ti或Ti-W形成。或者，导电膜20可以通过在基座衬底10上贴附导电箔而形成。此时，导电箔可以直接贴附于基座衬底10上，也可以利用未图示的胶粘剂而贴附于基座衬底10上。
然后，如图2(B)所示，在导电膜20上形成抗蚀剂层22。抗蚀剂层22形成为局部覆盖导电膜20。抗蚀剂层22可以具有使用于形成导线30的区域露出的开口24。即，抗蚀剂层22形成为(只)使用于形成导线30的区域露出。
然后，如图2(C)所示，在导电膜20的从抗蚀剂层22露出的露出部(与开口24重叠的区域)形成导线30。导线30例如可以通过在开口24内设置导电材料而形成。导线30例如也可以通过镀敷处理(包括电解镀敷及非电解镀敷)而形成。导线30例如可以由Cu形成。还有，导线30可以只由单一的导电材料形成，也可以叠层多种导电材料而形成。
然后，可以通过除去抗蚀剂层22，形成如图1(A)及图1(B)所示的衬底100(导线30)。根据本方法，导线30的形状由抗蚀剂层22的开口24的形状限制。因此，根据本方法，能够按设计的形状形成导线30。
如图3(A)及图3(B)所示，本实施方式的配线衬底的制造方法包括形成抗蚀剂层40。抗蚀剂层40形成为将导电膜20上的相邻的2个导线30之间的区域局部地覆盖。另外，抗蚀剂层40形成为与相邻的2个导线30接触。换言之，在本工序中，可以说将局部地覆盖导电膜20上的多个导线30之间的区域的抗蚀剂层40形成为与相邻的2个导线30接触。
在本实施方式中，如图3(B)所示，抗蚀剂层40形成为使导线30的上面露出。另外，在本实施方式中，抗蚀剂层40形成为比导线30薄。即，在本实施方式中，抗蚀剂层40形成为使导线30的上面露出，且使导线30的侧面局部地露出。抗蚀剂层40可以形成为导线30的一半以下的厚度。或者，抗蚀剂层40可以形成为与导电膜20相同的厚度。
形成抗蚀剂层40的方法并不特别地限定。抗蚀剂层40例如可以通过涂敷树脂材料并使其固化而形成。此时，抗蚀剂层40的厚度可以通过调整树脂材料的量或粘度来控制。还有，设置树脂材料的方法并不特别地限定，树脂材料例如可以利用喷墨法设置。
抗蚀剂层40的形成区域并不特别地限定，如图3(A)所示，抗蚀剂层40可以形成于导电膜20的端部。另外，抗蚀剂层40的大小也并不特别地限定，例如，抗蚀剂层40的宽度(沿导线30的方向的长度)可以形成为与导线30的宽度(大致)相同。或者，抗蚀剂层40可以在相邻的2个导线30之间形成为(大致)正方形。还有，抗蚀剂层40可以只形成于相邻的导线30之间，不过也可以如图3(A)所示形成在导线30的外侧的区域。该情况下，可以说在各自的导线30的两侧形成抗蚀剂层40。
如图4(A)～图4(C)所示，本实施方式的配线衬底的制造方法包括形成导电图案50，所述导电图案50形成导电膜20的图案且电连接多个导线30。在本工序中，通过除去导电膜20的从多个导线30及抗蚀剂层40露出的露出部，形成导电膜20的图案(形成导电图案50)。由此，如图4(B)及4(C)所示，导电图案50具有与导线30重叠的重复部52、和从导线30露出的露出部54。根据导电图案50，如图4(B)所示，露出部54通过与相邻的2个重复部52接触，使相邻的2个导线30电连接。即，导电图案50形成为电连接多个导线30。还有，露出部54可被称为与抗蚀剂层40重叠的区域。
本实施方式的配线衬底的制造方法包括形成局部覆盖多个导线30的第二抗蚀剂层42(参照图5(A))。第二抗蚀剂层42形成为使导线30中用于与其他电子部件电连接的部分露出。导线30中从第二抗蚀剂层42露出的露出部也被称为电连接部。还有，本工序在形成导电图案50的工序之后进行。
在本实施方式的配线衬底的制造方法中，第二抗蚀剂层42避开抗蚀剂层40(使抗蚀剂层40露出)而形成(参照图5(A))。此时，如图5(A)所示，第二抗蚀剂层42可以与抗蚀剂层40留有间隔而形成，也可以与抗蚀剂层40邻接而形成(未图示)。其中，作为变形例，也可以将第二抗蚀剂层42形成为(完全)覆盖抗蚀剂层40。该情况下，可以利用导线30的从第二抗蚀剂层42露出的露出部(电连接部)，对导线30及导电图案50实施电解镀敷用的供电。或者，作为其他变形例，也可以在不利用第二抗蚀剂层42的情况下进行后述的电解镀敷处理工序。
本实施方式的配线衬底的制造方法包括经由导电图案50使电流在多个导线30中流动，从而对多个导线30进行镀敷处理的电解镀敷工序。根据本工序，如图5(A)～图5(C)所示，形成镀敷层60。如图5(B)～图5(C)所示，镀敷层60形成为将导线30的上面及侧面的从抗蚀剂层40及第二抗蚀剂层42露出的露出部覆盖。在本工序中，如图5(C)所示，形成镀敷层60，使其将导电图案50(重复部52)的侧面的从抗蚀剂层40及第二抗蚀剂层42露出的露出部覆盖。镀敷层60例如由Au形成。
在本实施方式的配线衬底的制造方法中，镀敷层60通过电解镀敷处理(电镀处理)形成。在本工序中，经由导电图案50使电流在多个导线30中流动。如之前说明所述，导电图案50与多个导线30电连接。因此，通过利用导电图案50，能够使电流一并在多个导线30中流动，从而能够高效地制造配线衬底。在本工序中，可以使导电图案50的一部分从抗蚀剂层40露出，利用该露出区域，对导电图案50供电。
本实施方式的配线衬底的制造方法包括切断导电图案50，使多个导线30分别电绝缘(独立)。例如，在本工序中，如图6(A)及6(B)所示，可以完全除去导电图案50中从导线30露出的露出部54。
本工序可以包括除去抗蚀剂层40的工序。例如，可以进行除去抗蚀剂层40使露出部54露出，然后切断(除去)露出部54的工序。
本实施方式的配线衬底的制造方法还可以包括切断基座衬底10的工序。即，可以通过沿如图7(A)所示的虚线200切断基座衬底10，制造如图7(B)所示的配线衬底1。
如之前说明所述，根据本发明，利用导电图案50，对多个导线30进行电解镀敷处理。即，根据本发明，不需要用于使电流在多个导线30中流动的镀敷导线。因此，根据本发明，可以利用小型的基座衬底制造配线衬底，能够高效地制造配线衬底，并且能够消除基座衬底的浪费，因此能够降低配线衬底的制造成本。另外，根据本发明，能够高效地制造将导线30的侧面覆盖的镀敷层。因此，根据本发明，可以高效地制造可靠性高的配线衬底。
图8表示作为具有以适用了本发明的实施方式的方法制造的配线衬底的电子设备的一例的显示设备1000。显示设备1000例如可以是液晶显示设备或EL(Electrical Luminescence)显示设备。
图9是用于说明本实施方式的变形例的图。
在本实施方式中，如图9所示，以抗蚀剂层40及露出部54的一部分残存的方式进行使多个导线30电绝缘的工序。例如，在本实施方式中，如图9所示，可以只除去抗蚀剂层40及露出部54(导电图案50)中从镀敷层60露出的区域。由此，能够制造导线30不露出、可靠性高的配线衬底。
图10(A)～图11(B)是用于说明本实施方式的其他变形例的图。
本实施方式的配线衬底的制造方法包括在衬底100上形成抗蚀剂层45。如图10(A)及图10(B)所示，抗蚀剂层45形成为覆盖导线30。抗蚀剂层45也可以形成为覆盖导线30的端部。
本实施方式的配线衬底的制造方法包括在衬底100上形成第二抗蚀剂层42。第二抗蚀剂层42可以形成为使抗蚀剂层45露出，也可以形成为覆盖抗蚀剂层45(未图示)。
而且，如图11(A)及图11(B)所示，本实施方式的配线衬底的制造方法包括切断基座衬底10。即，通过沿如图11(A)所示的虚线300切断基座衬底10，制造如图11(B)所示的配线衬底2。
在本实施方式中，在切断基座衬底10的工序中切断导电图案50，使多个导线30电绝缘(独立)。详细地说，在本实施方式的配线衬底的制造方法中，沿如图11(A)所示的虚线300切断基座衬底10。如图11(A)所示，由虚线30围住的区域是不包括抗蚀剂层45的区域。因此，通过沿虚线300切断基座衬底10，能够使多个导线30电绝缘。即，根据本实施方式，不需要用于使多个导线30电绝缘的工序，因此能够进一步高效地制造配线衬底。还有，本工序可以说是完全除去导电图案50的从导线30露出的露出部54的工序。
另外，根据本方法，能够形成镀敷层使其覆盖导线30的上面及侧面、及导电图案50(重复部52)的侧面。因此，根据本发明，能够高效地制造可靠性高的配线衬底。
还有，本发明并不限定于所述实施方式，可以进行各种变形。例如，本发明包括与实施方式所说明的结构实质上相同的结构(例如，功能、方法及结果相同的结构，或目的及效果相同的结构)。另外，本发明包括将不是实施方式所说明的结构的本质的部分进行置换而得到的结构。另外，本发明包括可以起到与实施方式所说明的结构相同的作用效果的结构或可以实现相同的目的的结构。另外，本发明包括在实施方式所说明的结构上附加了公知技术而得到的结构。

Claims (5)

1.一种配线衬底的制造方法，其包括：
准备具有基座衬底、形成于所述基座衬底的表面上的导电膜及形成于所述导电膜上的多个导线的衬底的工序；
形成将所述导电膜上的相邻的2个所述导线之间的区域局部覆盖的抗蚀剂层，使其与所述2个导线接触的工序；
形成导电图案的工序，所述导电图案通过除去所述导电膜的从所述多个导线及所述抗蚀剂层露出的露出部而形成所述导电膜的图案，且所述导电图案电连接所述多个导线；
经由所述导电图案使电流在所述多个导线中流动，从而对所述多个导线进行镀敷处理的电解镀敷处理工序；
切断所述导电图案，使所述多个导线分别电绝缘的工序。
2.如权利要求1所述的配线衬底的制造方法，其中，
在形成所述导电图案的工序和所述电解镀敷处理工序之间还包括形成将所述多个导线局部覆盖的第二抗蚀剂层的工序。
3.如权利要求2所述的配线衬底的制造方法，其中，
以所述抗蚀剂层露出的方式形成所述第二抗蚀剂层。
4.如权利要求2所述的配线衬底的制造方法，其中，
以覆盖所述抗蚀剂层的方式形成所述第二抗蚀剂层。
5.如权利要求1至4中的任一项所述的配线衬底的制造方法，其中，将所述抗蚀剂层形成为比所述多个导线薄。
CNB2006101637351A 2005-12-12 2006-12-04 配线衬底的制造方法 Expired - Fee Related CN100459079C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005357892 2005-12-12
JP2005357892A JP2007165465A (ja) 2005-12-12 2005-12-12 配線基板の製造方法

Publications (2)

Publication Number Publication Date
CN1983534A true CN1983534A (zh) 2007-06-20
CN100459079C CN100459079C (zh) 2009-02-04

Family

ID=38139917

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006101637351A Expired - Fee Related CN100459079C (zh) 2005-12-12 2006-12-04 配线衬底的制造方法

Country Status (5)

Country Link
US (1) US20070134850A1 (zh)
JP (1) JP2007165465A (zh)
KR (1) KR100856012B1 (zh)
CN (1) CN100459079C (zh)
TW (1) TW200739769A (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI763334B (zh) * 2020-04-13 2022-05-01 頎邦科技股份有限公司 捲收式電路基板
TWI741956B (zh) * 2020-04-13 2021-10-01 頎邦科技股份有限公司 捲收式電路基板
TWI737257B (zh) * 2020-04-13 2021-08-21 頎邦科技股份有限公司 捲收式電路基板
TWI763333B (zh) * 2020-04-13 2022-05-01 頎邦科技股份有限公司 捲收式電路基板
TWI744197B (zh) * 2020-04-13 2021-10-21 頎邦科技股份有限公司 捲收式電路基板

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0521536Y2 (zh) * 1985-08-09 1993-06-02
JP2678327B2 (ja) * 1991-02-15 1997-11-17 住友金属鉱山株式会社 フレキシブル配線基板およびその製造方法
JPH0521536A (ja) * 1991-07-12 1993-01-29 Hitachi Cable Ltd Ｔａｂ用テープキヤリアー
JP2000243789A (ja) * 1999-02-18 2000-09-08 Hitachi Cable Ltd Ｂｇａ用テープキャリア及びこれを用いた半導体装置
JP2000353760A (ja) * 1999-06-10 2000-12-19 Sony Chem Corp 半導体素子搭載用中継基板の製造方法
JP3357875B1 (ja) * 2001-06-29 2002-12-16 株式会社リョウワ 電解メッキ方法及びプリント配線基板の製造方法
US6885086B1 (en) * 2002-03-05 2005-04-26 Amkor Technology, Inc. Reduced copper lead frame for saw-singulated chip package
TWI236714B (en) * 2004-03-17 2005-07-21 Nan Ya Printed Circuit Board C Method for fabricating a packaging substrate

Also Published As

Publication number Publication date
JP2007165465A (ja) 2007-06-28
KR20070062414A (ko) 2007-06-15
US20070134850A1 (en) 2007-06-14
CN100459079C (zh) 2009-02-04
TW200739769A (en) 2007-10-16
KR100856012B1 (ko) 2008-09-03

Similar Documents

Publication Publication Date Title
US11019731B2 (en) Printed circuit board and method of fabricating the same
CN100459079C (zh) 配线衬底的制造方法
WO2013082054A1 (en) Fabricating a conductive trace structure and substrate having the structure
US8872314B2 (en) Method for producing a component and device comprising a component
CN103108491A (zh) 电路板及其制作方法
TW200806138A (en) Method for manufacturing wiring board
JP2013540368A (ja) 印刷回路基板及びその製造方法
JP2007258318A (ja) 多数個取り配線基板
JPH08204333A (ja) 印刷配線板の製造方法
CN104640382B (zh) 复合基板和刚性基板
CN109950017B (zh) 电子部件以及电子部件的制造方法
KR101147344B1 (ko) 인쇄회로기판의 제조방법 및 인쇄회로기판
KR101133219B1 (ko) 인쇄회로기판의 제조방법 및 인쇄회로기판
WO2018207055A1 (en) Multilayer construction having electrically continuous conductor
KR20120026848A (ko) 연성인쇄회로기판 및 그의 제조 방법
KR20120004210A (ko) 인쇄회로기판 및 그 제조방법
KR20120047182A (ko) 인쇄회로기판 및 이의 제조 방법
JP2018064038A (ja) ジャンパー部材、及びその製造方法
JP2007165466A (ja) 配線基板及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090204

Termination date: 20171204