KR20070056389A - 플라스크형 리세스 게이트를 갖는 반도체 소자의 제조방법 - Google Patents
플라스크형 리세스 게이트를 갖는 반도체 소자의 제조방법 Download PDFInfo
- Publication number
- KR20070056389A KR20070056389A KR1020050114949A KR20050114949A KR20070056389A KR 20070056389 A KR20070056389 A KR 20070056389A KR 1020050114949 A KR1020050114949 A KR 1020050114949A KR 20050114949 A KR20050114949 A KR 20050114949A KR 20070056389 A KR20070056389 A KR 20070056389A
- Authority
- KR
- South Korea
- Prior art keywords
- recess
- semiconductor device
- manufacturing
- spacer nitride
- oxide film
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 46
- 238000000034 method Methods 0.000 title claims abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 28
- -1 spacer nitride Chemical class 0.000 claims abstract description 25
- 238000005530 etching Methods 0.000 claims abstract description 20
- 238000004519 manufacturing process Methods 0.000 claims abstract description 18
- 230000004888 barrier function Effects 0.000 claims abstract description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 229920005591 polysilicon Polymers 0.000 claims description 3
- 238000004140 cleaning Methods 0.000 claims description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 2
- 238000005406 washing Methods 0.000 claims 1
- 230000015556 catabolic process Effects 0.000 abstract description 2
- 238000002955 isolation Methods 0.000 description 10
- 239000007789 gas Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000005200 wet scrubbing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
- H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Element Separation (AREA)
Abstract
Description
Claims (11)
- 반도체 기판 상에 리세스 예정지역을 노출시킨 마스크패턴을 형성하는 단계;상기 마스크패턴을 식각마스크로 하여 상기 반도체 기판을 식각하여 제1리세스를 형성하는 단계;상기 제1리세스를 포함하는 반도체 기판의 전면에 스페이서질화막을 형성하는 단계;상기 제1리세스 아래의 스페이서질화막 바닥부분을 상기 반도체 기판이 드러나도록 식각하는 단계;상기 스페이서질화막 및 마스크패턴을 식각배리어로 하여 상기 제1리세스 아래의 반도체 기판을 식각하여 제2리세스를 형성하는 단계;상기 제2리세스의 모양을 라운드형태로 바꾸는 사이드 산화막을 형성하는 단계;상기 스페이서질화막과 사이드 산화막을 제거하는 단계; 및상기 제1 및 제2리세스로 이루어진 리세스 상에 게이트패턴을 형성하는 단계를 포함하는 반도체 소자의 제조방법.
- 제1항에 있어서,상기 사이드 산화막을 형성하는 단계는,퍼니스에서 1200℃∼1600℃의 온도로 O2를 불어넣어 진행하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제2항에 있어서,상기 사이드 산화막은 150Å∼300Å의 두께가 되도록 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제1항에 있어서,상기 스페이서질화막은,80Å∼150Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제4항에 있어서,상기 스페이서질화막 바닥부분을 식각하는 단계는,CHF3 와 CF4가 1:3의 비율로 혼합된 혼합가스를 사용하되, 30sccm∼50sccm의 유량으로 실시하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제1항에 있어서,상기 마스크패턴은 산화막과 폴리실리콘 하드마스크로 형성하는 것을 특지응로 하는 반도체 소자의 제조방법.
- 제1항에 있어서,상기 제1리세스는,400Å∼500Å의 깊이로 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제7항에 있어서,상기 제1리세스는,HBr과 Cl2로 식각하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제1항에 있어서,상기 리세스는 플라스크형 리세스인 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제1항 내지 제9항 중 어느 한 항에 있어서,상기 사이드 산화막을 제거하는 단계는,세정공정을 실시하되, HF로 실시하는 것을 특징으로 하는 반도체 소자의 제조방법.
- 제10항에 있어서,상기 세정공정은,물과 HF의 비율을 15:1∼25:1의 비율로 실시하되, 30∼45초동안 실시하는 것을 특징으로 하는 반도체 소자의 제조방법.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050114949A KR100744658B1 (ko) | 2005-11-29 | 2005-11-29 | 플라스크형 리세스 게이트를 갖는 반도체 소자의 제조방법 |
US11/496,428 US7485557B2 (en) | 2005-11-29 | 2006-08-01 | Method for fabricating semiconductor device having flask type recess gate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050114949A KR100744658B1 (ko) | 2005-11-29 | 2005-11-29 | 플라스크형 리세스 게이트를 갖는 반도체 소자의 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20070056389A true KR20070056389A (ko) | 2007-06-04 |
KR100744658B1 KR100744658B1 (ko) | 2007-08-01 |
Family
ID=38088075
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020050114949A KR100744658B1 (ko) | 2005-11-29 | 2005-11-29 | 플라스크형 리세스 게이트를 갖는 반도체 소자의 제조방법 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7485557B2 (ko) |
KR (1) | KR100744658B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100924007B1 (ko) * | 2007-12-24 | 2009-10-28 | 주식회사 하이닉스반도체 | 반도체 소자의 수직 채널 트랜지스터 형성 방법 |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100539269B1 (ko) | 2004-06-25 | 2005-12-27 | 삼성전자주식회사 | 자기정렬 부분적 soi 구조의 반도체 소자 및 그 제조방법 |
KR100799121B1 (ko) * | 2005-12-22 | 2008-01-29 | 주식회사 하이닉스반도체 | 벌브 리세스 게이트를 갖는 반도체 소자의 제조방법 |
KR100869359B1 (ko) * | 2006-09-28 | 2008-11-19 | 주식회사 하이닉스반도체 | 반도체 소자의 리세스 게이트 제조 방법 |
US7858476B2 (en) * | 2006-10-30 | 2010-12-28 | Hynix Semiconductor Inc. | Method for fabricating semiconductor device with recess gate |
KR100824995B1 (ko) * | 2006-12-27 | 2008-04-24 | 주식회사 하이닉스반도체 | 리세스 게이트를 갖는 반도체 소자의 제조 방법 |
KR20090076317A (ko) * | 2008-01-08 | 2009-07-13 | 삼성전자주식회사 | 반도체 장치 및 그의 형성방법 |
US7851790B2 (en) * | 2008-12-30 | 2010-12-14 | Intel Corporation | Isolated Germanium nanowire on Silicon fin |
US9117759B2 (en) * | 2011-08-10 | 2015-08-25 | Micron Technology, Inc. | Methods of forming bulb-shaped trenches in silicon |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030087514A1 (en) * | 2001-11-02 | 2003-05-08 | Tang Sanh Dang | Hard mask damascene process used to form a semiconductor device |
KR100558544B1 (ko) * | 2003-07-23 | 2006-03-10 | 삼성전자주식회사 | 리세스 게이트 트랜지스터 구조 및 그에 따른 형성방법 |
US6972222B2 (en) * | 2004-01-09 | 2005-12-06 | Taiwan Semiconductor Manufacturing Company | Temporary self-aligned stop layer is applied on silicon sidewall |
KR100618861B1 (ko) * | 2004-09-09 | 2006-08-31 | 삼성전자주식회사 | 로컬 리세스 채널 트랜지스터를 구비하는 반도체 소자 및그 제조 방법 |
US20060113590A1 (en) * | 2004-11-26 | 2006-06-01 | Samsung Electronics Co., Ltd. | Method of forming a recess structure, recessed channel type transistor and method of manufacturing the recessed channel type transistor |
US7365382B2 (en) * | 2005-02-28 | 2008-04-29 | Infineon Technologies Ag | Semiconductor memory having charge trapping memory cells and fabrication method thereof |
KR100744041B1 (ko) * | 2005-07-28 | 2007-07-30 | 주식회사 하이닉스반도체 | 반도체 소자 제조 방법 |
KR20070047042A (ko) * | 2005-11-01 | 2007-05-04 | 주식회사 하이닉스반도체 | 플라스크형 리세스 게이트를 갖는 반도체 소자의 제조방법 |
KR100733446B1 (ko) * | 2005-11-16 | 2007-06-29 | 주식회사 하이닉스반도체 | 플라스크형 리세스 게이트를 갖는 반도체 소자의 제조방법 |
-
2005
- 2005-11-29 KR KR1020050114949A patent/KR100744658B1/ko active IP Right Grant
-
2006
- 2006-08-01 US US11/496,428 patent/US7485557B2/en active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100924007B1 (ko) * | 2007-12-24 | 2009-10-28 | 주식회사 하이닉스반도체 | 반도체 소자의 수직 채널 트랜지스터 형성 방법 |
US7741178B2 (en) | 2007-12-24 | 2010-06-22 | Hynix Semiconductor Inc. | Method for fabricating vertical channel transistor in semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
US7485557B2 (en) | 2009-02-03 |
KR100744658B1 (ko) | 2007-08-01 |
US20070123014A1 (en) | 2007-05-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI436410B (zh) | 形成積體電路結構之方法 | |
KR100700332B1 (ko) | 플라스크형 리세스 게이트를 갖는 반도체 소자의 제조방법 | |
KR100744658B1 (ko) | 플라스크형 리세스 게이트를 갖는 반도체 소자의 제조방법 | |
KR100772114B1 (ko) | 반도체 소자의 제조방법 | |
KR100707803B1 (ko) | 리세스 게이트를 갖는 반도체 소자의 제조방법 | |
KR100799121B1 (ko) | 벌브 리세스 게이트를 갖는 반도체 소자의 제조방법 | |
US20080081432A1 (en) | Semiconductor device with trench gate type transistor and method of manufacturing the same | |
KR100628378B1 (ko) | 리세스 게이트를 갖는 반도체 소자의 제조방법 | |
KR100695500B1 (ko) | 탑라운드 리세스 패턴을 갖는 반도체 소자의 제조방법 | |
KR100744691B1 (ko) | 벌브형 리세스 게이트를 갖는 반도체 소자 및 그의제조방법 | |
KR20070052023A (ko) | 플라스크형 리세스 게이트를 갖는 반도체 소자의 제조방법 | |
US20100255649A1 (en) | Methods of fabricating recessed channel metal oxide semiconductor (mos) transistors | |
KR20070047042A (ko) | 플라스크형 리세스 게이트를 갖는 반도체 소자의 제조방법 | |
KR100493065B1 (ko) | 트렌치 게이트형 트랜지스터를 구비하는 반도체 소자 및그 제조 방법 | |
KR100772562B1 (ko) | 벌브 리세스 게이트를 갖는 반도체 소자의 제조방법 | |
KR100844930B1 (ko) | 플라스크 모양의 리세스게이트를 갖는 반도체 소자의 제조방법 | |
KR100672765B1 (ko) | 반도체 소자의 제조 방법 | |
KR100695499B1 (ko) | 벌브 리세스 게이트를 갖는 반도체 소자의 제조방법 | |
KR100771536B1 (ko) | 리세스채널을 갖는 반도체소자의 제조방법 | |
KR20070087329A (ko) | 플라스크형 리세스 게이트를 갖는 반도체 소자의 제조방법 | |
KR100524916B1 (ko) | 반도체 집적회로의 트렌치 소자분리방법 | |
KR20070003068A (ko) | 리세스채널을 갖는 반도체소자의 제조방법 | |
KR100587607B1 (ko) | 반도체 소자의 제조방법 | |
KR100608375B1 (ko) | 반도체 소자의 게이트 형성방법 | |
KR100721583B1 (ko) | 벌브 리세스 게이트를 갖는 반도체 소자의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130624 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20140623 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20150623 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20160621 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20170620 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20180625 Year of fee payment: 12 |