KR20070054296A - 플래쉬 메모리 소자의 제조방법 - Google Patents

플래쉬 메모리 소자의 제조방법 Download PDF

Info

Publication number
KR20070054296A
KR20070054296A KR1020050112141A KR20050112141A KR20070054296A KR 20070054296 A KR20070054296 A KR 20070054296A KR 1020050112141 A KR1020050112141 A KR 1020050112141A KR 20050112141 A KR20050112141 A KR 20050112141A KR 20070054296 A KR20070054296 A KR 20070054296A
Authority
KR
South Korea
Prior art keywords
film
polysilicon
layer
etching
forming
Prior art date
Application number
KR1020050112141A
Other languages
English (en)
Other versions
KR100739974B1 (ko
Inventor
김최동
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050112141A priority Critical patent/KR100739974B1/ko
Priority to CNB2006100870787A priority patent/CN100536114C/zh
Priority to US11/489,231 priority patent/US7148133B1/en
Publication of KR20070054296A publication Critical patent/KR20070054296A/ko
Application granted granted Critical
Publication of KR100739974B1 publication Critical patent/KR100739974B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H01L21/28141—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects insulating part of the electrode is defined by a sidewall spacer, e.g. dummy spacer, or a similar technique, e.g. oxidation under mask, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

본 발명은 플래쉬 메모리 소자의 제조방법에 관한 것으로, 소자 분리막 측벽에 절연막 스페이서를 형성하여 플로팅 게이트 식각시 장벽 역할을 하게 함으로써 플로팅 게이트 식각 깊이를 깊게 형성할 수 있고, 셀간 간섭효과를 개선할 수 있다.
플로팅 게이트, 간섭 효과, 장벽용 스페이서

Description

플래쉬 메모리 소자의 제조방법{Method of manufacturing a flash memory device}
도 1a 및 도 1b는 종래 기술에 따른 플래쉬 메모리 소자의 제조방법을 설명하기 위해 도시한 단면도이다.
도 2a 내지 도 2d는 본 발명에 따른 플래쉬 메모리 소자의 제조방법을 설명하기 위해 도시한 단면도이다.
<도면의 주요부분에 대한 부호의 설명>
100 : 반도체 기판 102 : 터널 산화막
104 : 제1 폴리실리콘막 106 : 소자 분리막
108 : 스페이서 110 : 제2 폴리실리콘막
112 : 유전체막 114 : 도전층
본 발명은 플래쉬 메모리 소자의 제조방법에 관한 것으로, 특히, 서로 인접하는 플로팅 게이트간 간섭(interference) 효과를 최소화시키기 위한 플래쉬 메모리 소자의 제조방법에 관한 것이다.
현재 플래쉬 메모리(flash memory) 제조 방법에서 소자의 고집적화에 따라 단위 액티브 영역과 필드 영역이 형성될 공간은 줄어들고 있다. 따라서, 좁은 액티브 공간 내에 플로팅 게이트를 포함한 유전체막, 컨트롤 게이트를 형성함에 따라 게이트간 거리가 좁아져서 간섭효과가 점점더 문제시되고 있다. 도 1은 일반적인 플래쉬 메모리 소자의 제조방법으로, 자기 정렬(Self-Align) STI를 적용한 플래쉬 메모리 소자의 제조방법이다.
도 1a를 참조하면, 반도체 기판(10) 상부에 터널 산화막(11), 제1 폴리실리콘막(12) 및 질화막(미도시)을 형성하고, 소자 분리 마스크를 이용한 식각 공정으로 질화막, 제1 폴리실리콘막(12), 터널 산화막(11) 및 반도체 기판(10)을 식각하여 트렌치를 형성한다. 트렌치가 매립되도록 전체 구조 상부에 절연막, 예컨데 HDP (High Density Plasma) 산화막을 형성한 후 제1 폴리실리콘막(12) 상부가 노출되도록 절연막을 평탄화한다. 질화막을 제거하여 트렌치 내에 소자분리막(13)을 형성한다. 전체 구조 상부에 제2 폴리실리콘막(14)을 형성하고, 소정의 마스크를 이용하여 제2 폴리실리콘막(14)을 식각하여 제1 폴리실리콘막(12)과 제2 폴리실리콘막 (14)으로 구성된 플로팅 게이트를 형성한다. 전체 구조 상부에 유전체막(15) 및 도전층(16)을 형성한 후 소정의 마스크를 이용하여 패터닝함으로써 소자 분리막(13)과 수직한 방향으로 컨트롤 게이트를 형성한다.
그러나, 반도체 소자의 고집적화에 따라 소자 분리막의 폭(D)이 줄어들게 되고, 이에 따라 서로 인접하는 제1 폴리실리콘막의 간격이 줄어들게 되어 서로 인접하는 제1 폴리실리콘막에 의한 간섭 효과가 일어나게 되고, 이로 인해 플로팅 게이트 사이에 간섭 효과가 발생 된다. 또한, 플로팅 게이트 간의 간섭 효과로 인해 반도체 기판의 문턱 전압(Vt)도 변화하여 컨트롤 게이트 방향으로 간섭 효과가 극대화되어 소자 특성의 열화를 피할 수 없게 된다.
상기 문제점을 개선하기 위해 도 1b와 같이 플로팅 게이트 식각시 소자 분리막 상부를 식각하여 식각 깊이를 깊게 하면, 플로팅 게이트와 플로팅 게이트 간의 절연 길이(D)가 길어져 플로팅 게이트 간의 간섭 효과를 개선할 수 있다. 그런데, 식각 깊이를 깊게 함으로써 액티브 영역과 컨트롤 게이트 사이의 간격(L)이 가까워진다. 이로 인해 싸이클링(cycling) 테스트시 싸이클링 Vt(문턱 전압)가 변화게 된다.
상술한 문제점을 해결하기 위해 안출된 본 발명의 목적은 소자 분리막 측벽에 절연막 스페이서(spacer)를 형성하여 플로팅 게이트 식각시 장벽 역할을 하게 함으로써 플로팅 게이트 식각 깊이를 깊게 형성하고, 셀간 간섭효과를 개선하는 플래쉬 메모리 소자의 제조방법을 제공하는 데 있다.
본 발명의 실시예에 따른 플래쉬 메모리 소자의 제조방법은, 반도체 기판 상부의 소정 영역에 터널 산화막 및 제1 폴리실리콘막이 적층되도록 형성하고, 적층된 상기 터널 산화막 및 제1 폴리실리콘막 사이에 상기 제1 폴리실리콘막과 단차를 가지는 소자 분리막을 형성하는 단계와, 상기 소자 분리막 측벽에 절연막 스페이서를 형성한 후 전체 구조 상부에 제2 폴리실리콘막을 증착하는 단계와, 소정의 마스크를 이용하여 상기 제2 폴리실리콘막을 슬로프하게 식각하여 플로팅 게이트를 형성하되, 상기 터널 산화막 깊이까지 식각하고, 전체 구조 상부에 도전층을 형성하는 단계를 포함하는 플래쉬 메모리 소자의 제조방법을 제공한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.
도 2a 내지 도 2d는 본 발명의 실시예에 따른 플래쉬 메모리 소자의 제조방법을 설명하기 위한 단면도이다.
도 2a를 참조하면, 반도체 기판(100) 상부에 터널 산화막(102), 제1 폴리실리콘막(104) 및 질화막(미도시)을 형성하고, 소자 분리 마스크를 이용한 식각 공정으로 질화막, 제1 폴리실리콘막(104), 터널 산화막(102) 및 반도체 기판(100)을 식각하여 트렌치를 형성한다. 트렌치가 매립되도록 전체 구조 상부에 절연막, 예컨데 HDP(High Density Plasma) 산화막을 형성한 후 제1 폴리실리콘막(104) 상부가 노출되도록 절연막을 평탄화한다. 질화막을 제거하여 트렌치 내에 소자분리막(106)을 형성한다. 이때, 소자 분리막(106)과 제1 폴리실리콘막(104) 간의 단차(a)가 큰 경우 유리하게 적용되나, 바람직하게는 100Å 내지 2000Å으로 한다. 소자 분리막(106) 상부 측벽은 수직하거나 슬로프(slope)를 가진다.
도 2b를 참조하면, 전체 구조 상부에 절연막을 형성한다. 이때, 절연막은 질화막, 산화막 또는 SiON으로 50Å 내지 500Å의 두께로 형성한다. 절연막을 블랭크(blank) 식각하여 소자 분리막(106) 상부 측벽에 스페이서(108)를 형성한다.
도 2c를 참조하면, 전체 구조 상부에 제2 폴리실리콘막(110)을 형성하고, 소정의 마스크를 이용하여 제2 폴리실리콘막(110)을 슬로프하게 식각하여 제1 폴리실리콘막(104)과 제2 폴리실리콘막(110)으로 구성된 플로팅 게이트를 형성한다. 이때, 제2 폴리실리콘막(110)은 터널 산화막(102) 깊이까지 식각하여 식각 깊이를 깊게 형성함으로써 셀간 간섭효과를 감소시키는데, 소자 분리막(106)과 제1 폴리실리콘막(104) 간의 단차(a)가 클수록 그 효과는 커진다. 만약, 제2 폴리실리콘막(110) 식각시 미스얼라인(misalign)이 발생하여도 장벽 역할을 하는 스페이서(108)로 인하여 액티브 영역과 후속 공정인 컨트롤 게이트와의 거리는 유지된다.
제2 폴리실리콘막(110) 식각 전에 플라즈마 분위기를 만들어준다. 플라즈마 분위기는 5mT 내지 15mT의 압력 및 5℃ 내지 15℃의 온도를 유지한 상태에서 HBr 가스를 도입시키고 240W 내지 260W의 탑 파워를 2초 내지 4초 동안 인가한다. 이때, 웨이퍼 스테이지 영역의 온도를 일정하게 유지시키기 위해 He 압력을 3T 내지 13T로 유지한다. 제2 폴리실리콘막(110) 식각 공정은 2.5mT 내지 7.5mT의 압력 및 5℃ 내지 15℃의 온도를 유지한 상태에서 Cl2 및 HBr을 4:6으로 혼합한 혼합 가스를 도입시키고 290W 내지 310W의 탑 파워 및 55W 내지 75W의 바텀 파워를 25초 내지 45초 동안 인가한다. 이때, 웨이퍼 스테이지 영역의 온도를 일정하게 유지시키기 위해 He 압력을 3T 내지 13T로 유지한다.
도 3d를 참조하면, 전체 구조 상부에 유전체막(112) 및 도전층(114)을 형성한 후 소정의 마스크를 이용하여 패터닝함으로써 소자 분리막(106)과 수직한 방향으로 컨트롤 게이트 를 형성한다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주지하여야 한다. 또한, 본 발명의 기술 분야에서 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 바와 같이 본 발명에 의하면, 소자 분리막 측벽에 절연막 스페이서를 형성하여 플로팅 게이트 식각시 장벽 역할을 하게 함으로써 플로팅 게이트 식각 깊이를 깊게 형성할 수 있다. 이로 인하여 셀간 간섭효과를 개선할 수 있다.

Claims (4)

  1. 반도체 기판 상부의 소정 영역에 터널 산화막 및 제1 폴리실리콘막이 적층되도록 형성하고, 적층된 상기 터널 산화막 및 제1 폴리실리콘막 사이에 상기 제1 폴리실리콘막과 단차를 가지는 소자 분리막을 형성하는 단계;
    상기 소자 분리막 측벽에 절연막 스페이서를 형성한 후 전체 구조 상부에 제2 폴리실리콘막을 증착하는 단계; 및
    소정의 마스크를 이용하여 상기 제2 폴리실리콘막을 슬로프하게 식각하여 플로팅 게이트를 형성하되, 상기 터널 산화막 깊이까지 식각하고, 전체 구조 상부에 도전층을 형성하는 단계를 포함하는 플래쉬 메모리 소자의 제조방법.
  2. 제1항에 있어서, 상기 소자 분리막과 제1 폴리실리콘막 간의 단차는 100Å 내지 2000Å로 하는 플래쉬 메모리 소자의 제조방법.
  3. 제1항에 있어서, 상기 스페이서는 질화막, 산화막 또는 SiON을 이용하는 플래쉬 메모리 소자의 제조방법.
  4. 제1항에 있어서, 상기 제2 폴리실리콘막 식각 공정 전에 플라즈마 분위기를 만들어 주는 플래쉬 메모리 소자의 제조방법.
KR1020050112141A 2005-11-23 2005-11-23 플래쉬 메모리 소자의 제조방법 KR100739974B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020050112141A KR100739974B1 (ko) 2005-11-23 2005-11-23 플래쉬 메모리 소자의 제조방법
CNB2006100870787A CN100536114C (zh) 2005-11-23 2006-06-16 制造快闪存储器件的方法
US11/489,231 US7148133B1 (en) 2005-11-23 2006-07-19 Method of manufacturing flash memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050112141A KR100739974B1 (ko) 2005-11-23 2005-11-23 플래쉬 메모리 소자의 제조방법

Publications (2)

Publication Number Publication Date
KR20070054296A true KR20070054296A (ko) 2007-05-29
KR100739974B1 KR100739974B1 (ko) 2007-07-16

Family

ID=37497241

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050112141A KR100739974B1 (ko) 2005-11-23 2005-11-23 플래쉬 메모리 소자의 제조방법

Country Status (3)

Country Link
US (1) US7148133B1 (ko)
KR (1) KR100739974B1 (ko)
CN (1) CN100536114C (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100937818B1 (ko) * 2007-08-20 2010-01-20 주식회사 하이닉스반도체 플래시 메모리 소자 및 그의 제조 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6281103B1 (en) * 1993-07-27 2001-08-28 Micron Technology, Inc. Method for fabricating gate semiconductor
US5767005A (en) * 1993-07-27 1998-06-16 Micron Technology, Inc. Method for fabricating a flash EEPROM
JP3597948B2 (ja) * 1996-06-18 2004-12-08 ダイコー化学工業株式会社 メッシュパネルの取付方法及び取付具
KR100510555B1 (ko) * 2003-11-11 2005-08-26 삼성전자주식회사 라디칼 산화 공정을 이용한 반도체 소자의 트렌치 소자분리 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100937818B1 (ko) * 2007-08-20 2010-01-20 주식회사 하이닉스반도체 플래시 메모리 소자 및 그의 제조 방법
US8247299B2 (en) 2007-08-20 2012-08-21 Hynix Semiconductor Inc. Flash memory device and fabrication method thereof

Also Published As

Publication number Publication date
CN100536114C (zh) 2009-09-02
CN1971884A (zh) 2007-05-30
US7148133B1 (en) 2006-12-12
KR100739974B1 (ko) 2007-07-16

Similar Documents

Publication Publication Date Title
KR100640159B1 (ko) 채널길이를 증가시킨 반도체소자 및 그의 제조 방법
US7482230B2 (en) Recess channel transistor for preventing deterioration of device characteristics due to misalignment of gate layers and method of forming the same
KR100842908B1 (ko) 리세스 게이트를 갖는 반도체 소자 및 그의 제조방법
JP2009027161A (ja) フラッシュメモリ素子の製造方法
US20070029616A1 (en) Semiconductor integrated circuit device and method of fabricating the same
KR100966957B1 (ko) 플래시 메모리 소자 및 그 제조 방법
KR20080102776A (ko) 반도체 소자 및 그의 제조방법
KR100739974B1 (ko) 플래쉬 메모리 소자의 제조방법
KR20060006331A (ko) 플래시 메모리 소자의 플로팅 게이트 형성 방법
KR20080061476A (ko) 비휘발성 메모리 소자의 제조방법
KR20080086183A (ko) 플래시 메모리 소자의 제조방법
KR20080096237A (ko) 매몰된 비트 라인을 구비하는 메모리 반도체 장치 및 그제조 방법
KR100586553B1 (ko) 반도체 소자의 게이트 및 이의 형성 방법
KR100673154B1 (ko) 플래쉬 메모리 소자의 소자 분리막 형성 방법
US7842582B2 (en) Method of forming semiconductor devices
KR101025736B1 (ko) 반도체 소자의 트랜지스터 형성 방법
KR100951568B1 (ko) 반도체 소자의 트랜지스터 및 그 형성 방법
KR20070002644A (ko) 반도체 소자의 형성 방법
KR20080012060A (ko) 플래시 메모리 소자 및 그것의 제조 방법
KR20030049781A (ko) 플래시 메모리 셀 제조 방법
KR101012438B1 (ko) 반도체 소자의 제조방법
KR100762895B1 (ko) 리세스 게이트를 갖는 반도체 소자의 제조방법
KR100792357B1 (ko) 반도체소자의 리세스게이트 제조 방법
KR100960932B1 (ko) 반도체 소자의 제조방법
KR20060000552A (ko) 리세스 채널 트랜지스터를 갖는 반도체 장치의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120625

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee