KR20070048604A - 막패턴 형성 방법, 디바이스, 전기 광학 장치, 및 전자기기 - Google Patents

막패턴 형성 방법, 디바이스, 전기 광학 장치, 및 전자기기 Download PDF

Info

Publication number
KR20070048604A
KR20070048604A KR1020060107565A KR20060107565A KR20070048604A KR 20070048604 A KR20070048604 A KR 20070048604A KR 1020060107565 A KR1020060107565 A KR 1020060107565A KR 20060107565 A KR20060107565 A KR 20060107565A KR 20070048604 A KR20070048604 A KR 20070048604A
Authority
KR
South Korea
Prior art keywords
film pattern
functional liquid
bank
pattern
film
Prior art date
Application number
KR1020060107565A
Other languages
English (en)
Other versions
KR100797593B1 (ko
Inventor
도시미츠 히라이
가츠유키 모리야
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20070048604A publication Critical patent/KR20070048604A/ko
Application granted granted Critical
Publication of KR100797593B1 publication Critical patent/KR100797593B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1258—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by using a substrate provided with a shape pattern, e.g. grooves, banks, resist pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09272—Layout details of angles or corners
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09727—Varying width along a single conductor; Conductors or pads having different widths
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/013—Inkjet printing, e.g. for printing insulating material or resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0562—Details of resist
    • H05K2203/0568—Resist used for applying paste, ink or powder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1241—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing
    • H05K3/125—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing by ink-jet printing

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Coating Apparatus (AREA)

Abstract

본 발명은 소정의 기능을 확보하면서, 안정하게 패턴을 형성하는 것을 과제로 한다.
상기 과제를 해결하기 위해 본 발명에서는, 기능액을 기판 위에 배치하여 선형의 제1 막패턴(40)과, 제1 막패턴(40)보다 좁은 폭으로 기단부에서 제1 막패턴(40)에 접속되는 제2 막패턴(41)을 형성한다. 제1 막패턴(40)에 대응하는 제1 개구부(55) 및 제2 막패턴(41)에 대응하는 제2 개구부(56)를 갖는 격벽(34)을 형성하는 공정과, 제1 개구부(55)에 기능액의 액적을 배치하고, 기능액의 자기 유동에 의해 기능액을 제2 개구부(56)에 배치하는 공정을 갖는다. 제2 막패턴(41)의 선단부는 직사각형 윤곽을 결락(缺落)시킨 형상의 결락부(41a)를 갖는다.
막패턴 형성 방법, 디바이스, 전기 광학 장치, 전자 기기

Description

막패턴 형성 방법, 디바이스, 전기 광학 장치, 및 전자 기기{FILM PATTERN FORMING METHOD, DEVICE, ELECTRO-OPTICAL APPARATUS, AND ELECTRONIC APPLIANCE}
도 1은 본 발명의 액적 토출 장치의 개략적인 구성을 나타낸 사시도.
도 2는 피에조 방식에 의한 액상체의 토출 원리를 설명하기 위한 도면.
도 3(a)는 뱅크 구조의 평면도, (b)는 (a)의 측단면도.
도 4(a)∼(e)는 뱅크 구조를 형성하는 공정을 나타낸 측단면도.
도 5(a)∼(c)는 배선 패턴의 형성 공정을 설명하기 위한 측단면도.
도 6(a)∼(c)는 배선 패턴의 형성 공정을 설명하기 위한 측단면도.
도 7은 표시 영역인 1화소를 모식적으로 나타낸 평면도.
도 8(a)∼(e)는 1화소의 형성 공정을 나타낸 단면도.
도 9(a), (b)는 소성 공정에 대하여 몇 가지 예를 나타낸 설명도.
도 10은 액정 표시 장치를 대향 기판의 측에서 본 평면도.
도 11은 도 10의 H-H'선에 따른 액정 표시 장치의 단면도.
도 12는 액정 표시 장치의 등가 회로도.
도 13은 유기 EL 장치의 부분 확대 단면도.
도 14는 본 발명의 전자 기기의 구체적인 예를 나타낸 도면.
도 15는 결락부의 다른 형태를 나타낸 도면.
도면의 주요 부호에 대한 설명
E…기능 영역, P, 48…기판, L…액체 재료(기능액), 1…뱅크 구조체(격벽), 34…뱅크(격벽), 40…게이트 배선(제1 막패턴), 41…게이트 전극(제2 막패턴), 41a, 43a, 44a…결락부, 41b…확경부, 55…제1 패턴 형성 영역(제1 개구부), 56… 제2 패턴 형성 영역(제2 개구부), 100…액정 표시 장치(전기 광학 장치), 401…유기 EL 장치(전기 광학 장치), 600…휴대 전화 본체(전자 기기)
본 발명은 막패턴 형성 방법, 디바이스, 전기 광학 장치, 및 전자 기기에 관한 것이다.
전자 회로 또는 집적 회로 등에 사용되는 소정 패턴으로 이루어지는 배선 등을 형성하는 방법으로는, 예를 들면 포토리소그래피법이 널리 이용되고 있다. 이 포토리소그래피법은 진공 장치, 노광 장치 등의 대규모 설비가 필요하다. 그리고 상기 장치에서는 소정 패턴으로 이루어지는 배선 등을 형성하기 위해, 복잡한 공정을 필요로 하고, 또 재료 사용 효율도 수 % 정도로 그 대부분을 폐기하지 않을 수 없어, 제조 비용이 높다는 과제가 있다.
이에 대하여 액체 토출 헤드로부터 액체 재료를 액적 형상으로 토출하는 액적 토출법, 소위 잉크젯법을 이용하여 기판 위에 소정 패턴으로 이루어지는 배선 등을 형성하는 방법이 제안되어 있다(예를 들면, 특허문헌 1, 특허문헌 2 참조). 이 잉크젯법에서는, 패턴용의 액체 재료(기능액)를 기판에 직접 패턴 배치하고, 그 후 열처리나 레이저 조사를 실시하여 원하는 패턴을 형성한다. 이 방법에 의하면, 포토리소그래피 공정이 불필요하여, 프로세스가 대폭 간략화되는 동시에, 패턴 위치에 원재료를 직접 배치할 수 있으므로, 사용량도 삭감할 수 있다는 이점이 있다.
그런데 최근, 디바이스를 구성하는 회로의 고밀도화가 진행되어, 예를 들면 배선에 대해서도 한층 더 미세화, 세선화가 요구되고 있다. 그러나 상기의 액적 토출법을 이용한 패턴 형성 방법에서는, 토출한 액적이 착탄 후에 기판 위에 퍼지기 때문에, 미세한 패턴을 안정적으로 형성하는 것이 곤란하였다. 특히, 패턴을 도전막으로 할 경우에는, 상기 액적의 퍼짐에 의해, 액 고임(bulge)이 생기고, 그것이 단선이나 단락 등의 결함의 발생 원인이 될 우려가 있었다. 그래서 폭이 넓은 배선 형성 영역과, 이 배선 형성 영역에 접속하여 형성되는 미세한 배선 형성 영역을 구비한 뱅크 구조를 사용한 기술이 제안되어 있다(예를 들면, 특허문헌 3 참조). 이 기술은 폭이 넓은 배선 형성 영역에 기능액을 토출하고, 모세관 현상에 의한 자기 유동(self flow)으로 미세한 배선 형성 영역에 기능액을 흘러 넣어, 미세한 배선 패턴을 형성하도록 되어 있다.
<특허문헌 1> 일본 특개평11-274671호 공보
<특허문헌 2> 일본 특개 2000-216330호 공보
<특허문헌 3> 일본 특개 2005-12181호 공보
그러나 상기한 바와 같은 종래 기술에는 이하와 같은 문제가 있다.
미세한 배선 패턴을 안정하게 형성하기 위해서는, 액적을 흘려 넣는 거리를 짧게(면적을 작게) 하는 것이 긴요하지만, 소정의 기능을 달성하기 위해서는, 일정한 길이가 필요하므로, 지나치게 짧게 할 수 없다.
본 발명은 이상과 같은 점을 고려하여 이루어진 것으로, 소정의 기능을 확보하면서, 안정하게 패턴을 형성할 수 있는 막패턴 형성 방법, 및 이 방법으로 형성된 디바이스, 전기 광학 장치, 및 전자 기기를 제공하는 것을 목적으로 한다.
상기의 목적을 달성하기 위하여 본 발명은 이하의 구성을 채용하고 있다.
본 발명의 막패턴 형성 방법은, 기능액을 기판 위에 배치하여 선형의 제1 막패턴과, 그 제1 막패턴보다 좁은 폭으로 기단부에서 상기 제1 막패턴에 접속되는 제2 막패턴을 형성하는 방법으로서, 상기 제1 막패턴에 대응하는 제1 개구부 및 상기 제2 막패턴에 대응하는 제2 개구부를 갖는 격벽을 형성하는 공정과, 상기 제1 개구부에 상기 기능액의 액적을 배치하고, 상기 기능액의 자기 유동에 의해 그 기능액을 상기 제2 개구부에 배치하는 공정을 갖고, 상기 제2 막패턴의 선단부는 직사각형 윤곽을 결락(缺落)시킨 형상의 결락부를 갖는 것을 특징으로 하는 것이다.
따라서 본 발명의 막패턴 형성 방법에서는, 자기 유동에 의해 제1 개구부로부터 제2 개구부에 배치하는 기능액을 선단부의 결락부로는 유동시킬 필요가 없기 때문에, 유동 길이를 짧게 할 수 있어, 안정하게 막패턴을 형성할 수 있다. 또한, 본 발명에서는, 결락부가 제2 막패턴의 선단부이므로, 소정의 기능도 확보할 수 있다.
결락부로는 상기 기능액의 유동 특성에 의거한 형상으로 결락되는 것이 바람직하다.
이에 의하여 본 발명에서는, 기능액의 유동 속도 분포에 따라 결락시킴으로써, 제2 막 개구부에 기능액이 배치될 때까지의 시간을 짧게 할 수 있어, 생산성을 향상시킬 수 있게 된다.
또한, 상기 결락부로는 상기 제2 막패턴에서의 기능 영역의 외측에 형성되는 것이 바람직하다.
이에 의하여 본 발명에서는, 제2 막패턴에 의한 소정의 기능을 손상시키지 않고, 안정하게 막패턴을 형성할 수 있게 된다.
또한, 상기 제2 막패턴의 기단부로는, 선폭이 확경되는 확경부를 거쳐 상기 제1 막패턴에 접속되는 구성도 적합하다.
이에 의하여 본 발명에서는, 선폭이 확경된 개소로부터 기능액이 제2 개구부로 유동하기 때문에, 유동 저항을 저감할 수 있어, 원활하게 기능액을 제2 개구부에 배치할 수 있다.
한편, 본 발명의 디바이스는 기판 위에 선형의 제1 막패턴과, 그 제1 막패턴보다 좁은 폭으로 기단부에서 상기 제1 막패턴에 접속되는 제2 막패턴을 갖는 디바이스로서, 상기 제2 막패턴의 선단부는 직사각형 윤곽을 결락시킨 결락부를 갖는 것을 특징으로 하는 것이다.
따라서 본 발명에서는, 기능액의 자기 유동에 의해 제2 막패턴을 형성할 때에, 선단부의 결락부로는 유동시킬 필요가 없기 때문에, 유동 길이를 짧게 할 수 있어, 안정하게 막패턴을 형성할 수 있다. 또한, 본 발명에서는, 결락부가 제2 막패턴의 선단부이므로 소정의 기능도 확보할 수 있다.
또한, 상기 결락부는 상기 제2 막패턴에서의 기능 영역의 외측에 형성되는 것이 바람직하다.
이에 의하여 본 발명에서는, 제2 막패턴에 의한 소정의 기능을 손상시키지 않고, 안정하게 막패턴을 형성할 수 있게 된다.
또한, 상기 제2 막패턴의 기단부로는, 선폭이 확경되는 확경부를 거쳐 상기 제1 막패턴에 접속되는 구성을 적합하게 채용할 수 있다.
이 구성에서는, 선폭이 확경된 개소로부터 기능액이 유동하기 때문에, 유동 저항을 저감할 수 있어, 기능액을 제2 막패턴 형성 영역에 배치할 수 있다.
한편, 본 발명의 전기 광학 장치는 상기의 디바이스를 구비하는 것을 특징으로 한다.
본 발명의 전기 광학 장치에 의하면, 안정하게 형성된 디바이스를 구비하므로, 품질이나 성능의 향상을 도모한 전기 광학 장치를 실현할 수 있다.
여기서, 본 발명에서 전기 광학 장치란, 전계(電界)에 의해 물질의 굴절률이 변화되어 광의 투과율을 변화시키는 전기 광학 효과를 갖는 것 이외에, 전기 에너지를 광학 에너지로 변환하는 것 등도 포함하여 총칭하고 있다. 구체적으로는, 전기 광학 물질로서 액정을 사용하는 액정 표시 장치, 전기 광학 물질로서 유기 EL(Electro-Luminescence)을 사용하는 유기 EL 장치, 무기 EL을 사용하는 무기 EL 장치, 전기 광학 물질로서 플라스마용 가스를 사용하는 플라스마 디스플레이 장치 등이 있다. 또한, 전기 영동 디스플레이 장치(EPD : Electrophoretic Display), 필드 에미션 디스플레이 장치(FED : 전계 방출 표시 장치 : Field Emission Display) 등이 있다.
그리고 본 발명의 전자 기기는 상기의 전기 광학 장치를 구비하는 것을 특징으로 한다.
본 발명의 전자 기기에 의하면, 품질이나 성능의 향상이 도모된 전기 광학 장치를 구비함으로써 신뢰성이 높아진다.
[발명을 실시하기 위한 최량의 형태]
이하, 본 발명의 막패턴 형성 방법, 디바이스, 전기 광학 장치, 및 전자 기기의 실시 형태를 도 1 내지 도 15를 참조하여 설명한다.
또한, 이하에 설명하는 실시 형태는 본 발명의 일부의 태양을 나타낸 것이며, 본 발명을 한정하지는 않는다. 또한, 이하의 설명에 사용하는 각 도면에서는, 각 층이나 각 부재를 도면상에서 인식 가능한 정도의 크기로 하기 위하여, 각 층이나 각 부재마다 축척을 적당히 변경하고 있다.
(액적 토출 장치)
우선, 본 실시 형태에서, 막패턴을 형성하기 위해 사용하는 액적 토출 장치에 대하여 도 1을 참조하여 설명한다.
도 1은 본 발명의 막패턴의 형성 방법에 사용되는 장치의 일례로서, 액적 토출법에 의해 기판 위에 액체 재료를 배치하는 액적 토출 장치(잉크젯 장치)(IJ)의 개략적인 구성을 나타낸 사시도이다.
액적 토출 장치(IJ)는 액적 토출 헤드(H)와, X축 방향 구동축(4)과, Y축 방향 가이드축(5)과, 제어 장치(CONT)와, 스테이지(7)와, 클리닝 기구(8)와, 기대(基臺)(9)와, 히터(15)를 구비하고 있다.
스테이지(7)는 이 액적 토출 장치(IJ)에 의해 잉크(액체 재료)가 설치되는 기판(PL)을 지지하는 것으로서, 기판(PL)을 기준 위치에 고정하는 도시하지 않은 고정 기구를 구비하고 있다.
액적 토출 헤드(H)는 복수의 토출 노즐을 구비한 멀티 노즐 타입의 액적 토출 헤드이며, 길이 방향과 Y축 방향을 일치시키고 있다. 복수의 토출 노즐은 액적 토출 헤드(H)의 아랫면에 Y축 방향으로 나란히 일정한 간격으로 설치되어 있다. 액적 토출 헤드(H)의 토출 노즐로부터는 스테이지(7)에 지지되어 있는 기판(PL)에 대하여 상기의 도전성 미립자를 포함하는 잉크가 토출된다.
X축 방향 구동축(4)에는 X축 방향 구동 모터(2)가 접속되어 있다. X축 방향 구동 모터(2)는 스테핑 모터 등이며, 제어 장치(CONT)로부터 X축 방향의 구동 신호가 공급되면, X축 방향 구동축(4)을 회전시킨다. X축 방향 구동축(4)이 회전하면, 액적 토출 헤드(H)는 X축 방향으로 이동한다.
Y축 방향 가이드축(5)은 기대(9)에 대하여 움직이지 않도록 고정되어 있다. 스테이지(7)는 Y축 방향 구동 모터(3)를 구비하고 있다. Y축 방향 구동 모터(3)는 스테핑 모터 등이며, 제어 장치(CONT)로부터 Y축 방향의 구동 신호가 공급되면, 스테이지(7)를 Y축 방향으로 이동한다.
제어 장치(CONT)는 액적 토출 헤드(H)에 액적의 토출 제어용의 전압을 공급한다. 또한, X축 방향 구동 모터(2)에 액적 토출 헤드(H)의 X축 방향의 이동을 제어하는 구동 펄스 신호를, Y축 방향 구동 모터(3)에 스테이지(7)의 Y축 방향의 이동을 제어하는 구동 펄스 신호를 공급한다.
클리닝 기구(8)는 액적 토출 헤드(H)를 클리닝하는 것이다. 클리닝 기구(8)에는, 도시되지 않은 Y축 방향의 구동 모터가 구비되어 있다. 이 Y축 방향의 구동 모터의 구동에 의해, 클리닝 기구(8)는 Y축 방향 가이드축(5)을 따라 이동한다. 클리닝 기구(8)의 이동도 제어 장치(CONT)에 의해 제어된다.
히터(15)는, 여기서는 램프 어닐링에 의해 기판(PL)을 열처리하는 수단이며, 기판(PL) 위에 도포된 액체 재료에 포함되는 용매의 증발 및 건조를 행한다. 이 히터(15)의 전원 투입 및 차단도 제어 장치(CONT)에 의해 제어된다.
액적 토출 장치(IJ)는 액적 토출 헤드(H)와 기판(PL)을 지지하는 스테이지(7)를 상대적으로 주사하면서 기판(PL)에 대하여 액적을 토출한다. 여기서, 이하의 설명에서, X축 방향을 주사 방향, X축 방향과 직교하는 Y축 방향을 비주사 방향으로 한다. 따라서 액적 토출 헤드(H)의 토출 노즐은 비주사 방향인 Y축 방향으로 일정한 간격으로 나란히 설치되어 있다. 또한 도 1에서는, 액적 토출 헤드(H)는 기판(PL)의 진행 방향에 대하여 직각으로 배치되어 있지만, 액적 토출 헤드(H)의 각도를 조정하여, 기판(PL)의 진행 방향에 대하여 교차시켜도 된다. 이와 같이 하면, 액적 토출 헤드(H)의 각도를 조정함으로써 노즐 간의 피치를 조절할 수 있다. 또한, 기판(PL)과 노즐면의 거리를 임의로 조절할 수 있도록 해도 된다.
도 2는 피에조 방식에 의한 액체 재료의 토출 원리를 설명하기 위한 도면이다.
도 2에서, 액체 재료(배선 패턴용 잉크, 기능액)(L)를 수용하는 액체실(21)에 인접하여 피에조 소자(22)가 설치되어 있다. 액체실(21)에는, 액체 재료를 수용하는 재료 탱크를 포함하는 액체 재료 공급계(23)를 통하여 액체 재료가 공급된다.
피에조 소자(22)는 구동 회로(24)에 접속되어 있고, 이 구동 회로(24)를 통하여 피에조 소자(22)에 전압을 인가하여, 피에조 소자(22)를 변형시킴으로써, 액체실(21)이 변형되어, 노즐(25)로부터 액체 재료가 토출된다. 이 경우, 인가 전압의 값을 변화시킴으로써, 피에조 소자(22)의 변형량이 제어된다. 또한, 인가 전압의 주파수를 변화시킴으로써, 피에조 소자(22)의 변형 속도가 제어된다.
또한, 액체 재료의 토출 원리로는, 상기의 압전체 소자인 피에조 소자를 사용하여 잉크를 토출시키는 피에조 방식 이외에도, 액체 재료를 가열하여 발생한 기포(버블)에 의해 액체 재료를 토출시키는 버블 방식 등, 공지의 여러 가지 기술을 적용할 수 있다. 이 중, 상기의 피에조 방식에서는, 액체 재료에 열을 가하지 않기 때문에, 재료의 조성 등에 영향을 주지 않는다는 이점을 갖는다.
여기서, 기능액(L)은 도전성 미립자를 분산매에 분산시킨 분산액이나 유기은 화합물이나 산화은 나노 입자를 용매(분산매)에 분산한 용액으로 이루어지는 것이다.
도전성 미립자로는, 예를 들면 금, 은, 구리, 팔라듐, 및 니켈 중 어느 것을 함유하는 금속 미립자 이외에, 이들의 산화물, 및 도전성 폴리머나 초전도체의 미립자 등이 사용된다.
이들의 도전성 미립자는 분산성을 향상시키기 위하여 표면에 유기물 등을 코팅하여 사용할 수도 있다.
도전성 미립자의 입경은 1nm 이상 0.1μm 이하인 것이 바람직하다. 0.1μm보다 크면, 후술하는 액체 토출 헤드의 노즐에 막힘이 생길 우려가 있다. 또한, 1nm보다 작으면, 도전성 미립자에 대한 코팅제의 체적비가 커져, 얻어지는 막 중의 유기물의 비율이 과다해진다.
분산매로는 상기의 도전성 미립자를 분산할 수 있는 것으로, 응집을 일으키지 않는 것이면 특별히 한정되지 않는다. 예를 들면, 물 이외에, 메탄올, 에탄올, 프로판올, 부탄올 등의 알코올류; n-헵탄, n-옥탄, 데칸, 도데칸, 테트라데칸, 톨루엔, 크실렌, 시멘, 듀렌, 인덴, 디펜텐, 테트라히드로나프탈렌, 데카히드로나프탈렌, 시클로헥실벤젠 등의 탄화수소계 화합물, 또 에틸렌글리콜 디메틸에테르, 에틸렌글리콜 디에틸에테르, 에틸렌글리콜 메틸에틸에테르, 디에틸렌글리콜 디메틸에테르, 디에틸렌글리콜 디에틸에테르, 디에틸렌글리콜 메틸에틸에테르, 1,2-디메톡시에탄, 비스(2-메톡시에틸)에테르, p-디옥산 등의 에테르계 화합물, 또한 프로필렌 카르보네이트, γ-부티로락톤, N-메틸-2-피롤리돈, 디메틸포름아미드, 디메틸술폭시드, 시클로헥산온 등의 극성 화합물을 예시할 수 있다. 이들 중, 미립자의 분산성과 분산액의 안정성, 또 액적 토출법(잉크젯법)에 대한 적용 용이성의 점에서, 물, 알코올류, 탄화수소계 화합물, 에테르계 화합물이 바람직하고, 보다 바람직한 분산매로는 물, 탄화수소계 화합물을 들 수 있다.
상기 도전성 미립자의 분산액의 표면장력은 0.02N/m 이상 0.07N/m 이하의 범위 내인 것이 바람직하다. 액적 토출법으로 액체를 토출할 때, 표면장력이 0.02N/m 미만이면, 잉크 조성물의 노즐면에 대한 젖음성이 증대하기 때문에 비행 굽음이 생기기 쉬워지고, 0.07N/m를 초과하면 노즐 선단에서의 메니스커스의 형상이 안정하지 않기 때문에 토출량이나, 토출 타이밍의 제어가 곤란해진다. 표면장력을 조정하기 위하여, 상기 분산액에는 기판과의 접촉각을 크게 저하시키지 않는 범위에서, 불소계, 실리콘계, 비이온계 등의 표면장력 조절제를 미량 첨가하면 된다. 비이온계 표면장력 조절제는 액체의 기판에 대한 젖음성을 향상시켜, 막의 레벨링성을 개량하여, 막의 미세한 요철의 발생 등의 방지에 도움이 되는 것이다. 상기 표면장력 조절제는, 필요에 따라 알코올, 에테르, 에스테르, 케톤 등의 유기 화합물을 포함해도 된다.
상기 분산액의 점도는 1mPa·s 이상 50mPa·s 이하인 것이 바람직하다. 액적 토출법을 이용하여 액체 재료를 액적으로서 토출할 때, 점도가 1mPa·s보다 작을 경우에는 노즐 주변부가 잉크의 유출에 의해 오염되기 쉽고, 또 점도가 50mPa·s보다 클 경우에는, 노즐 구멍에서의 막힘 빈도가 높아져 원활한 액적의 토출이 곤란해진다.
(뱅크 구조체)
다음에 본 실시 형태의 막패턴의 형성 방법에 사용하는, 기능액(잉크)을 배치하는 뱅크 구조체에 대하여 도 3(a), (b)를 참조하여 설명한다.
도 3(a)는 뱅크 구조체(1)의 개략적인 구성을 나타낸 평면도이다. 또한, 도 3(b)는 도 3(a)에 나타낸 A-A'선에 따른 상기 뱅크 구조체(1)의 측단면도이다. 본 실시 형태의 뱅크 구조체(1)는, 도 3(a), (b)에 나타낸 바와 같이, 기판(48) 위에 소정 패턴의 뱅크(격벽)(34)가 형성되어 있다. 그리고 이 뱅크(34)에 둘러싸임으로써, 기능액을 배치하기 위한 영역이 되는 패턴 형성 영역(P)이 구획되어 있다. 또한, 본 실시 형태의 패턴 형성 영역(P)은 후술하는 TFT를 구성하는 게이트 배선, 및 게이트 전극을 형성하기 위한 기판(48) 위에 설치된 영역이다.
상기 패턴 형성 영역(P)은 게이트 배선(제1 막패턴)(40)(도 7 참조)에 대응하는 홈 형상의 제1 패턴 형성 영역(제1 개구부)(55)과, 이 제1 패턴 형성 영역(55)에 기단부에서 접속하여, 게이트 전극(제2 막패턴)(41)(도 7 참조)에 대응하는 제2 패턴 형성 영역(제2 개구부)(56)으로 구성되어 있다. 여기서, 대응하는 이란, 상기 제1 패턴 형성 영역(55), 또는 상기 제2 패턴 형성 영역(56) 내에 배치된 기능액을 경화 처리 등을 실시함으로써, 각각 게이트 배선, 또는 게이트 전극으로 하는 것을 의미하고 있다.
구체적으로는, 도 3(a)에 나타낸 바와 같이, 제1 패턴 형성 영역(55)은 도 3(a) 중, Y축 방향으로 뻗어 형성되어 있다. 그리고 제2 패턴 형성 영역(56)은 제1 패턴 형성 영역(55)에 대하여 거의 수직 방향(도3 (a) 중, X축 방향)으로 형성되고, 또 상기 제1 패턴 형성 영역(55)에 연통(접속)하여 설치되어 있다.
또한, 상기 제2 패턴 형성 영역(56)의 폭은 상기 제1 패턴 형성 영역(55)의 폭보다도 좁게 형성되어 있다. 본 실시 형태에서는, 제1 패턴 형성 영역(55)의 폭 은 상기 액적 토출 장치(IJ)로부터 토출되는 기능액의 비상 직경과 거의 동일하거나, 또는 약간 커지도록 형성되어 있다. 이와 같은 뱅크 구조(1)를 채용함으로써, 상기 제1 패턴 형성 영역(55)에 토출한 기능액을 모세관 현상을 이용하여, 미세한 패턴인 제2 패턴 형성 영역(56)에 자기 유동에 의해 유입시킬 수 있도록 되어 있다.
또한, 각 패턴 형성 영역(55, 56)에서의 폭이란, 각 패턴 형성 영역(55, 56)이 뻗는 방향(X, Y)에 대하여 직교하는 방향의 각 패턴 형성 영역(55, 56)의 단부 간의 길이를 나타내고 있다. 여기서, 도 7에 나타낸 바와 같이, 상기 제1 패턴 형성 영역(55)의 폭을 H1, 상기 제2 패턴 형성 영역(56)의 폭을 H2로 한다.
제2 패턴 형성 영역(56)(게이트 전극(41))은 선단부에서, 직사각형 윤곽의 모서리부(코너부)를 결락시킨 형상의 결락부(41a)를 갖고 있다. 또한, 제2 패턴 형성 영역(56)(게이트 전극(41))은 기단부에서, 선폭이 점차 확경되는 확경부(41b)를 거쳐 제1 패턴 형성 영역(55)(게이트 배선(40))에 접속되어 있다. 이들 결락부(41a) 및 확경부(41b)는 후술하는 소스 전극(43) 및 드레인 전극(44)과 평면적으로(평면에서 볼 때) 교차하여 소정의 기능을 나타내는 기능 영역(E)의 외측에 위치하도록 배치된다.
한편, 뱅크 구조체(1)의 단면 형상(A-A' 단면)은 도 3(b)에 나타낸 바와 같은 구성을 갖고 있다. 구체적으로는, 기판(48) 위에 다층 구조의 뱅크(34)를 구비하여 이루어지고, 본 실시 형태에서는 기판(48) 측으로부터 제1 뱅크층(34a)과 제2 뱅크층(34b)의 2층 구조로 이루어져 있다. 그리고 뱅크(34) 중 상층 측의 제2 뱅 크층(34b)이 제1 뱅크층(34a)에 비하여 발액성을 갖는 한편, 하층 측의 제1 뱅크층(34a)은 제2 뱅크층(34b)에 비하여 상대적으로 친액성을 갖고 있다. 이에 의하여 기능액이 뱅크(34)의 윗면에 착탄되었을 경우에도, 그 윗면은 발액성을 갖기 때문에, 각 패턴 형성 영역(55, 56)(주로 제1 패턴 형성 영역(55))에 그 기능액이 유입하여, 패턴 형성 영역(55, 56) 내에서 기능액이 적합하게 유동하게 된다. 또한, 본 실시 형태에서는 제1 뱅크층(34a)은 기능액에 대한 접촉각이 50°미만인 한편, 제2 뱅크층(34b)은 기능액에 대한 접촉각이 50°이상으로 되어 있다.
(막패턴의 형성 방법)
다음에, 뱅크 구조체(1)를 형성한 후, 이 뱅크 구조체(1)에 의해 구획된 패턴 형성 영역(P)에, 막패턴으로서 게이트 배선을 형성하는 방법에 관하여 설명한다.
도 4는 상기 뱅크 구조체(1)의 형성 공정을 순차적으로 나타낸 측부 단면도이다. 도 4(a)∼(d)는 도 3(a)의 A-A'선에 따른 측단면을 따라 제1 패턴 형성 영역(55), 및 제2 패턴 형성 영역(56)으로 이루어지는 패턴 형성 영역(P)을 형성하는 공정을 나타낸 도면이다. 또한, 도 5는 도 4(a)∼(d)에 나타낸 제조 공정에서 형성된 뱅크 구조(1)에, 기능액을 배치하여 막패턴(게이트 배선)을 형성하는 공정을 설명하는 단면도이다.
(뱅크재 도포 공정)
우선, 도 4(a)에 나타낸 바와 같이, 스핀 코팅법에 의해, 기판(48)의 전면(全面)에 제1 뱅크 형성 재료를 도포하여 제1 뱅크층(35a)을 형성하고(건조 조건, 80℃, 60초), 또한 제1 뱅크층(35a) 위에 제2 뱅크층(35b)을 형성한다(건조 조건, 80℃, 60초). 이 경우, 뱅크 형성 재료의 도포 방법으로는 스프레이 코팅, 롤 코팅, 다이 코팅, 딥 코팅 등의 각종 방법을 적용할 수 있다.
또한, 기판(48)으로는 유리, 석영유리, Si 웨이퍼, 플라스틱 필름, 금속판 등의 각종 재료를 사용할 수 있다. 또한, 뱅크 형성 재료는 제1 뱅크 형성 재료로서 상대적으로 불소화되기 어려운 재료, 예를 들면 실록산 결합을 주쇄로 하는 고분자 재료로서, 측쇄에 알킬기, 또는 아릴기(여기서는 알킬기)를 구비하는 고분자 재료를 사용하는 한편, 제2 뱅크 형성 재료로서 상대적으로 불소화되기 쉬운 재료, 예를 들면 실록산 결합을 주쇄로 하는 고분자 재료로서, 측쇄에 수소, 알켄일기, 알콕시 알킬기의 어느 것(여기서는 수소)을 구비하는 고분자 재료를 사용하고 있다. 또한, 상기 기판(48)의 표면에 반도체막, 금속막, 유전체막, 유기막 등의 하지층을 형성해도 된다.
또한, 제1 뱅크 형성 재료로는 상기 예 이외에도, 예를 들면 실록산 결합을 주쇄로 하는 고분자 재료로서, 측쇄에 메틸기, 에틸기, 프로필기, 부틸기, 비닐기, 페닐기, 톨릴기, 비페닐기, 나프틸기 등을 구비하는 고분자 재료를 사용할 수 있다. 또한, 제2 뱅크 형성 재료로는 상기 예 이외에도, 예를 들면 실록산 결합을 주쇄로 하는 고분자 재료로서, 측쇄에 -H, -OH, -(CH2CH2O)nH, -COOH, -COOK, -COONa, -CONH2, -SO3H, -SO3Na, -SO3K, -OSO3H, -OSO3Na, -OSO3K, -PO3H2, -PO3Na2, -PO3K2, -NO2, -NH2, -NH3Cl(암모늄염), -NH3Br(암모늄염), -NHCl(피리디늄염), NHBr(피리디늄염) 등을 구비하는 고분자 재료를 사용할 수 있다.
(노광 공정)
다음에, 도 4(b)에 나타낸 바와 같이, 기판(48) 위에 설치된 뱅크층(35a, 35b)(이하, 제1 뱅크층(35a)과 제2 뱅크층(35b)을 총칭하여, 적당히 뱅크층(35)이라고 함)에, 노광 장치(도시되지 않음)로부터의 광을 마스크(M)를 거쳐 조사시킴으로써 제1 패턴 형성 영역(55), 제2 패턴 형성 영역(56)을 형성한다. 여기서는, 광이 조사됨으로써 노광된 뱅크층(35)은 후술하는 현상 공정에 의해 용해되어 제거된다. 그리고 상기한 바와 같은 패턴 형성 영역(P)을 갖은 뱅크 구조(1)를 형성한다.
(현상 공정)
계속하여, 상기의 노광 공정 후, 도 4(c)에 나타낸 바와 같이, 노광된 뱅크층(35)을, 예를 들면 TMAH(Tetramethyl ammonium hydroxide)로 이루어지는 현상액으로 현상 처리하여, 피노광부를 선택적으로 제거한다. 그 후, 소성(300℃, 60분)함으로써 도 4(d)에 나타낸 바와 같이, 제2 패턴 형성 영역(56)과, 제1 패턴 형성 영역(55)을 포함하는 패턴 형성 영역(P)을 구획하는 제1 뱅크층(34a) 및 제2 뱅크층(34b)(이하, 제1 뱅크층(34a)과 제2 뱅크층(34b)을 총칭하여 뱅크(34)라고도 함)을 구비한 뱅크 구조(1)를 형성할 수 있다.
(발액화 처리 공정)
현상 공정 후, 형성된 뱅크(34)의 표면을 CF4 가스(그 밖에 SF5, CHF3 등의 불소 함유 가스도 가능)를 처리 가스로 한 플라스마 처리를 실시한다. 이 플라스 마 처리에 의해 뱅크(34) 중 제2 뱅크층(34b)을 발액성으로 할 수 있다(도 4(e)). 제2 뱅크층(34b)은 제1 뱅크층(34a)에 비하여 상대적으로 불소화되기 쉬운 재료로 구성되어 있기 때문이다.
발액화 처리법으로는, 예를 들면 대기 분위기 중에서 테트라플루오로메탄을 처리 가스로 하는 플라스마 처리법(CF4 플라스마 처리법)을 채용할 수 있다. CF4 플라스마 처리의 조건은, 예를 들면 플라스마 파워가 50W∼1000W, 4불화메탄 가스 유량이 50ml/min∼100ml/min, 플라스마 방전 전극에 대한 기체(基體) 반송 속도가 0.5mm/sec∼1020mm/sec, 기체 온도가 70℃∼90℃로 된다. 또한, 상기 처리 가스로는 테트라플루오로메탄에 한하지 않고, 다른 플루오로카본계의 가스를 사용할 수도 있다.
(기능액 배치 공정)
다음에, 상기 공정에 의해 얻어진 뱅크 구조(1)에 의해 형성된 패턴 형성 영역(P)에, 상기 액적 토출 장치(IJ)를 사용하여 기능액을 배치(토출)하여, 게이트 배선(제1 막패턴)을 형성하는 공정에 관하여 설명한다. 그런데, 미세 배선 패턴인 제2 패턴 형성 영역(56)에는, 기능액(L)을 직접 배치하기 어렵다. 따라서 제2 패턴 형성 영역(56)에의 기능액(L)의 배치를, 제1 패턴 형성 영역(55)에 배치한 기능액(L)을, 상기한 바와 같이 모세관 현상에 의한 자기 유동으로 제2 패턴 형성 영역(56)에 유입시키는 방법에 의해 행하도록 한다.
우선, 도 5(a)에 나타낸 바와 같이, 액적 토출 장치(IJ)에 의해, 제1 패턴 형성 영역(55)의 제2 패턴 형성 영역(56)과 대향하는 위치에 배선 패턴 형성 재료로서의 기능액(L)을 토출한다. 액적 토출 장치(IJ)에 의해 제1 패턴 형성 영역(55)에 배치된 기능액(L)은, 도 5(b) 및 (c)에 나타낸 바와 같이, 제1 패턴 형성 영역(55) 내를 적시면서 퍼진다. 또한, 뱅크(34)의 윗면에 배치된 기능액(L)은 그 윗면은 발액성을 갖기 때문에, 튕겨서 제1 패턴 형성 영역(55)에 유입하게 된다.
또한, 뱅크(34)의 내면(제1 뱅크층(34a)의 내면)은 윗면에 비하여 친액성을 나타내기 때문에, 토출된 기능액(L)이 패턴 형성 영역(P)의 전역에서 내면을 따라 적합하게 유동하게 된다. 도 6(a)∼도 6(c)에 나타낸 바와 같이, 기능액(L)은 제1 패턴 형성 영역(55)과 제2 패턴 형성 영역(56)의 사이에서 균일하게 퍼지게 된다.
이때, 제2 패턴 형성 영역(56)에서는, 제1 패턴 형성 영역(55)과의 접속부에 확경부(41b)가 설치되어 있기 때문에, 유동 저항이 저감된 상태로 기능액(L)이 흘러들어 가게 된다. 또한, 제2 패턴 형성 영역(56)에 흘러들어 간 기능액(L)은, 선단부가 결락부(41a)에 의해 제2 패턴 형성 영역(56)의 투영 면적(용적)이 작아졌기 때문에, 유동 길이가 짧아져, 결락부(41a)가 설치되지 않은 직사각형 윤곽으로 형성되었을 경우와 비교하여 짧은 시간에 유입이 완료된다.
(중간 건조 공정)
계속하여, 제1 패턴 형성 영역(55) 및 제2 패턴 형성 영역(56)에 기능액(L)을 배치한 후, 필요에 따라 건조 처리를 실시한다. 이에 의하여 기능액(L)의 분산매의 제거 및 패턴의 막두께를 확보할 수 있다.
상기의 건조 처리로는, 예를 들면 기판(48)을 가열하는 통상의 핫플레이트, 전기로, 램프 어닐링 그 밖의 각종 방법에 의해 실시할 수 있다. 여기서, 램프 어닐링에 사용하는 광의 광원으로는, 특별히 한정되지 않지만, 적외선 램프, 크세논 램프, YAG 레이저, 아르곤 레이저, 탄산가스 레이저, XeF, XeCl, XeBr, KrF, KrCl, ArF, ArCl 등의 엑시머 레이저 등을 광원으로서 사용할 수 있다. 이들 광원은 일반적으로는, 출력 10W 이상 5000W 이하 범위의 것이 사용되지만, 본 실시 형태에서는 100W 이상 1000W 이하의 범위로 충분하다. 또한, 원하는 막두께로 하기 위하여, 중간 건조 공정 후에 필요에 따라 기능액 배치 공정을 반복해도 된다.
(소성 공정)
기능액(L)을 배치한 후, 기능액(L)의 도전성 재료가, 예를 들면 유기은 화합물의 경우, 도전성을 얻기 위하여, 열처리를 실시하여, 유기은 화합물의 유기분을 제거하여 은입자를 잔류시킬 필요가 있다. 그 때문에, 기능액(L)을 배치한 후의 기판에는 열처리나 광처리를 실시하는 것이 바람직하다.
열처리나 광처리는 통상 대기중에서 실시되지만, 필요에 따라 수소, 질소, 아르곤, 헬륨 등의 불활성 가스 분위기 중에서 실시할 수도 있다. 열처리나 광처리의 처리 온도는 분산매의 비점(증기압), 분위기 가스의 종류나 압력, 미립자나 유기은 화합물의 분산성이나 산화성 등의 열적 거동, 코팅제의 유무나 양, 기재의 내열 온도 등을 고려하여 적당히 결정된다. 예를 들면, 유기은 화합물의 유기분을 제거하려면, 약 200℃ 이상(여기서는, 300℃에서 60분)에서 소성하는 것이 필요하다. 또한, 플라스틱 등의 기판을 사용할 경우에는, 실온 이상 100℃ 이하에서 실시하는 것이 바람직하다.
이상의 공정에 의해 기능액(L)의 도전성 재료(유기은 화합물)인 은입자가 잔류하여, 도전성 막으로 변환됨으로써, 도 6(c)에 나타낸 바와 같이, 서로의 막두께 차가 거의 없는, 연속하는 도전막 패턴, 즉 게이트 배선으로서 기능하는 제1 막패턴(40), 및 게이트 전극으로서 기능하는 제2 막패턴(41)을 얻을 수 있다. 이와 같이, 게이트 배선과 게이트 전극 간의 막두께 차를 거의 없앰으로써 트랜지스터 특성을 안정시킬 수 있다.
또한, 본 실시 형태에서는, 도 9(a)에 나타낸 바와 같이, 뱅크층(35)의 현상 처리 후, 형성된 뱅크(34)를 소성하고, 그 후 기능액을 배치하여, 그 기능액의 건조, 소성을 행하는 것으로 하고 있지만, 예를 들어 도 9(b)에 나타낸 바와 같이, 뱅크층(35)의 현상 처리 후, 형성된 뱅크(34)를 건조시키고, 그 후에 기능액을 배치하여, 그 기능액의 건조 후, 형성되는 배선 및 상기 뱅크의 소성을 동시에 행하는 것으로 해도 된다.
이상에서 설명한 바와 같이, 본 실시 형태에서는 결락부(41a)에 의해 제2 패턴 형성 영역(56)에서의 기능액(L)의 유동 길이가 짧아지기 때문에, 게이트 배선(40) 및 게이트 전극(41)을 안정하게 형성할 수 있게 된다. 또한, 본 실시 형태에서는, 기능액(L)이 제2 패턴 형성 영역(56)에 흘러들어 갈 때의 유동 저항이 확경부(41b)에 의해 저감되기 때문에, 기능액(L)을 따라 원활하게 유동시킬 수 있게 되어, 막패턴의 안정 형성에 한층 더 기여할 수 있다. 더하여, 본 실시 형태에서는, 상기 결락부(41a), 확경부(41b)가 게이트 전극(41)에서의 기능 영역(E)의 외측에 위치하여 설치되어 있기 때문에, TFT로서의 기능을 손상하지 않고, 안정한 패턴 형성이 가능해진다.
(디바이스)
다음에, 본 발명의 막패턴 형성 방법에 의해 형성된 막패턴을 구비하는 디바이스에 관하여 설명한다. 본 실시 형태에서는, 게이트 배선을 구비하는 화소(디바이스) 및 그 화소의 형성 방법에 대하여, 도 7 및 도 8을 참조하여 설명한다.
본 실시 형태에서는, 상기의 뱅크 구조체 및 막패턴의 형성 방법을 이용하여, 보텀 게이트형의 TFT(30)의 게이트 전극, 소스 전극, 드레인 전극 등을 갖는 화소를 형성한다. 또한, 이하의 설명에서는, 상기의 도 5, 및 도 6에 나타낸 막패턴 형성 공정과 동일한 공정에 관한 설명은 생략한다. 또한, 상기 실시 형태에 나타낸 구성요소와 공통의 구성요소에 관해서는 동일한 부호를 붙인다.
(화소의 구조)
우선, 상기의 막패턴 형성 방법에 의해 형성된 막패턴을 구비하는 화소(디바이스)의 구조에 관하여 설명한다.
도 7은 본 실시 형태의 화소 구조(250)를 나타낸 도면이다.
도 7에 나타낸 바와 같이, 화소 구조(250)는 기판(48) 위에 게이트 배선(40)(제1 막패턴)과, 이 게이트 배선(40)으로부터 뻗어나와 형성되는 게이트 전극(41)(제2 막패턴)과, 소스 배선(42)과, 이 소스 배선(42)으로부터 뻗어나와 형성되는 소스 전극(43)과, 드레인 전극(44)과, 드레인 전극(44)에 전기적으로 접속되는 화소 전극(45)을 구비하고 있다. 게이트 배선(40)은 X축 방향으로 뻗어 형성되고, 소스 배선(42)은 게이트 배선(40)과 교차하여 Y축 방향으로 뻗어 형성되어 있 다. 그리고 게이트 배선(40)과 소스 배선(42)의 교차점 근방에는 스위칭 소자인 TFT(30)가 형성되어 있다. 이 TFT(30)가 온(on) 상태로 됨으로써, TFT에 접속되는 화소 전극(45)에 구동 전류가 공급되도록 되어 있다.
여기서, 도 7에 나타낸 바와 같이, 게이트 전극(41)의 폭(H2)은 게이트 배선(40)의 폭(H1)보다도 좁게 형성되어 있다. 예를 들면, 게이트 전극(41)의 폭(H2)은 10μm이며, 게이트 배선(40)의 폭(H1)은 20μm이다. 이 게이트 배선(40), 및 게이트 전극(41)은 상기의 실시 형태에 의해 형성된 것이다.
또한, 소스 전극(43)의 폭(H5)은 소스 배선(42)의 폭(H6)보다도 좁게 형성되어 있다. 예를 들면, 소스 전극(43)의 폭(H5)은 10μm이며, 소스 배선(42)의 폭(H6)은 20μm이다. 본 실시 형태에서는, 상기의 막패턴 형성 방법을 적용함으로써 미세 패턴인 소스 전극(43)에 모세관 현상에 의해 기능액을 유입시켜 형성하고 있다. 이 소스 전극(43)에서도, 게이트 전극(41)(P)과 마찬가지로, 선단부에 결락부(43a)가 형성되고, 또 소스 배선(42)과의 접속부 근방의 기단부에 확경부(43b)가 형성되어, 안정한 패턴 형성이 가능하게 되어 있다. 또한, 드레인 전극(44)에서도, 선단부에는 결락부(44a)가 설치되어 유동 길이가 짧아지도록 설정되어 있다.
또한, 도 7에 나타낸 바와 같이, 게이트 배선(40)의 일부에는 배선폭이 다른 영역에 비하여 좁아진 조임부(57)가 설치되어 있다. 그리고 이 조임부(57) 위에, 게이트 배선(40)과 교차하는 소스 배선(42) 측에도 동일한 조임부가 설치되어 있다. 이와 같이, 게이트 배선(40)과 소스 배선(42)의 교차 부분에서, 각각의 배선폭을 좁게 형성함으로써 이 교차 부분에서 용량이 축적되는 것을 방지하도록 되어 있다.
또한, 각 배선(40, 42)에서도, 조임부(57)의 배선(40, 42)과의 접속부에는 확경부가 설치되어, 배선(40, 42)으로부터 조임부(57)에 흘러들어 가는 기능액의 유동 저항이 저감되어, 안정한 패턴 형성이 가능하게 되어 있다.
(화소의 형성 방법)
도 8(a)∼(e)는 도 7에 나타낸 C-C'선에 따른 화소 구조(250)의 형성 공정을 나타낸 단면도이다.
도 8(a)에 나타낸 바와 같이, 상기의 방법에 의해 형성된 게이트 전극(41)을 포함하는 뱅크(34) 면 위에, 플라스마 CVD법 등에 의해, 게이트 절연막(39)을 성막한다. 여기서, 게이트 절연막(39)은 질화실리콘으로 이루어진다. 다음에, 게이트 절연막(39) 위에 활성층을 성막한다.
계속하여, 포토리소그래피 처리 및 에칭 처리에 의해, 도 8(a)에 나타낸 바와 같이, 소정 형상으로 패터닝하여 아모퍼스 실리콘막(46)을 형성한다.
다음에, 아모퍼스 실리콘막(46) 위에 컨택트층(47)을 성막한다. 계속하여, 포토리소그래피 처리 및 에칭 처리에 의해, 도 8(a)에 나타낸 바와 같이 소정 형상으로 패터닝한다. 또한, 컨택트층(47)은 n+형 실리콘막을 원료 가스나 플라스마 조건을 변화시켜 형성한다.
다음에, 도 8(b)에 나타낸 바와 같이, 스핀 코팅법 등에 의해, 컨택트층(47) 위를 포함한 전면에 뱅크재를 도포한다. 여기서, 뱅크재를 구성하는 재료로는, 형 성 후에 광투과성과 발액성을 구비할 필요가 있기 때문에, 아크릴 수지, 폴리이미드 수지, 올레핀 수지, 멜라민 수지 등의 고분자 재료가 적합하게 사용된다. 보다 바람직하게는, 무기 골격을 갖는 폴리실라잔이 소성 공정에서의 내열성, 투과율이라는 점에서 사용된다. 그리고 이 뱅크재에 발액성을 갖게 하기 위하여 CF4 플라스마 처리 등(불소 성분을 갖는 가스를 사용한 플라스마 처리)을 실시한다. 또한, 이와 같은 처리 대신에, 뱅크 소재 자체에 미리 발액 성분(불소기 등)을 충전해두는 것도 바람직하다. 이 경우에는, CF4 플라스마 처리 등을 생략할 수 있다.
다음에, 1화소 피치의 1/20∼1/10이 되는 소스·드레인 전극용 뱅크(34d)를 형성한다. 구체적으로는, 우선 포토리소그래피 처리에 의해, 게이트 절연막(39)의 윗면에 도포한 뱅크재(34)의 소스 전극(43)에 대응하는 위치에 소스 전극용 형성 영역(43a)을 형성하고, 마찬가지로 드레인 전극(44)에 대응하는 위치에 드레인 전극용 형성 영역(44a)을 형성한다. 이때, 소스 전극용 형성 영역(43a)을 구획하는 뱅크에서의 내측면부의 높이는 상기 제1 실시 형태와 마찬가지로, 소스 배선(42)에 대응하는 소스 배선용 형성 영역을 구획하는 뱅크의 내측면의 높이보다도 낮게 되어 있다(도시 생략).
따라서 상기 소스 배선(42), 및 소스 전극(43) 간의 막두께 차를 방지하도록 되어 있다.
다음에, 소스/드레인 전극용 뱅크(34d)에 형성된 소스 전극용 형성 영역(43a) 및 드레인 전극용 형성 영역(44a)에 기능액(L)을 배치하여, 소스 전극(43) 및 드레인 전극(44)을 형성한다. 구체적으로는, 우선 액적 토출 장치(IJ)에 의해, 소스 배선용 형성 영역에 기능액(L)을 배치한다(도시 생략). 소스 전극용 형성 영역(43a)의 폭(H5)은, 도 7에 나타낸 바와 같이, 소스 배선용 홈부의 폭(H6)보다도 좁게 형성되어 있다. 그 때문에 소스 배선용 홈부에 배치한 기능액(L)은 소스 배선에 설치된 조임부에 의해 1차적으로 막히고, 모세관 현상에 의한 자기 유동으로 소스 전극용 형성 영역(43a)에 유입한다. 이때, 본 발명의 막패턴 형성 방법을 채용함으로써 소스 전극(43)과 소스 배선(42) 간의 막두께 차를 거의 없앨 수 있다. 이에 의하여 도 8(c)에 나타낸 바와 같이, 소스 전극(43)이 형성된다. 또한, 드레인 전극용 형성 영역에 기능액을 토출하여 드레인 전극(44)을 형성한다 (도시하지 않음).
다음에, 도 8(c)에 나타낸 바와 같이, 소스 전극(43) 및 드레인 전극(44)을 형성한 후, 소스·드레인 전극용 뱅크(34d)를 제거한다. 그리고 컨택트층(47) 위에 남은 소스 전극(43) 및 드레인 전극(44) 각각을 마스크로 하여, 소스 전극(43) 및 드레인 전극(44) 사이에 형성되어 있는 컨택트층(47)의 n+형 실리콘막을 에칭한다.
이 에칭 처리에 의해, 소스 전극(43) 및 드레인 전극(44) 사이에 형성되어 있는 컨택트층(47)의 n+형 실리콘막이 제거되어, n+ 실리콘막의 하층에 형성되는 아모퍼스 실리콘막(46)의 일부가 노출된다. 이와 같이 하여, 소스 전극(43)의 하층에는 n+ 실리콘으로 이루어지는 소스 영역(32)이 형성되고, 드레인 전극(44)의 하층 에는 n+ 실리콘으로 이루어지는 드레인 영역(33)이 형성된다. 그리고 이들의 소스 영역(32) 및 드레인 영역(33)의 하층에는, 아모퍼스 실리콘으로 이루어지는 채널 영역(아모퍼스 실리콘막(46))이 형성된다.
이상에서 설명한 공정에 의해, 보텀 게이트형의 TFT(30)를 형성한다.
이와 같이 본 실시 형태의 패턴 형성 방법을 이용함으로써, 게이트 배선(40)과 게이트 전극(41)의 막두께가 같아지는 동시에, 소스 배선(42)과 소스 전극(43)을 동일한 막두께로 형성할 수 있다. 이 결과, 트랜지스터 특성을 안정시킴으로써, 이 트랜지스터를 구비한 화소는 신뢰성이 높아진다.
다음에, 도 8(d)에 나타낸 바와 같이, 소스 전극(43), 드레인 전극(44), 소스 영역(32), 드레인 영역(33), 및 노출된 실리콘층 위에 증착법, 스퍼터링법 등에 의해 패시베이션막(38)(보호막)을 성막한다. 계속하여, 포토리소그래피 처리 및 에칭 처리에 의해, 후술하는 화소 전극(45)이 형성되는 게이트 절연막(39) 위의 패시베이션막(38)을 제거한다. 동시에, 화소 전극(45)과 소스 전극(43)을 전기적으로 접속하기 위하여, 드레인 전극(44) 위의 패시베이션막(38)에 컨택트 홀(49)을 형성한다.
다음에, 도 8(e)에 나타낸 바와 같이, 화소 전극(45)이 형성되는 게이트 절연막(39)을 포함하는 영역에 뱅크재를 도포한다. 여기서, 뱅크재는 상기한 바와 같이, 아크릴 수지, 폴리이미드 수지, 폴리실라잔 등의 재료를 함유하고 있다. 계속하여, 이 뱅크재(화소 전극용 뱅크(34e)) 윗면에 플라스마 처리 등에 의해 발액 처리를 실시한다. 다음에, 포토리소그래피 처리에 의해, 화소 전극(45)이 형성되는 영역을 구획하는 화소 전극용 뱅크(34e)를 형성한다.
다음에, 잉크젯법, 증착법 등에 의해, 상기 화소 전극용 뱅크(34e)로 구획된 영역에 ITO(Indium Tin Oxide)로 이루어지는 화소 전극(45)을 형성한다. 또한, 화소 전극(45)을 상기의 컨택트 홀(49)에 충전시킴으로써, 화소 전극(45)과 드레인 전극(44)의 전기적 접속이 확보된다. 또한, 본 실시 형태에서는, 화소 전극용 뱅크(34e)의 윗면에 발액 처리를 실시하고, 또 상기 화소 전극용 홈부에 친액 처리를 실시한다. 그 때문에 화소 전극(45)을 화소 전극용 홈부로부터 비어져 나오지 않게 형성할 수 있다.
이상에서 설명한 바와 같은 공정에 의해, 도 7에 나타낸 본 실시 형태의 화소를 형성할 수 있다.
(전기 광학 장치)
다음에, 상기 뱅크 구조를 갖는 막패턴 형성 방법에 의해 형성된 화소(디바이스)를 구비하는 본 발명의 전기 광학 장치의 일례인 액정 표시 장치에 관하여 설명한다.
도 10은 본 발명에 따른 액정 표시 장치에 대하여, 각 구성요소와 함께 나타낸 대향 기판 측에서 본 평면도이다. 도 11은 도 10의 H-H'선에 따른 단면도이다. 도 12는 액정 표시 장치의 화상 표시 영역에서 매트릭스 형상으로 형성된 복수의 화소에 있어서의 각종 소자, 배선 등의 등가 회로도에서, 또한 이하의 설명에 사용한 각 도면에서는, 각 층이나 각 부재를 도면상에서 인식 가능한 정도의 크기로 하 기 위하여, 각 층이나 각 부재마다 축척을 다르게 하고 있다.
도 10 및 도 11에서, 본 실시 형태의 액정 표시 장치(전기 광학 장치)(100)는 쌍을 이루는 TFT 어레이 기판(10)과 대향 기판(20)이 광경화성의 밀봉재인 실재(sealant)(52)에 의해 접착되어, 이 실재(52)에 의해 구획된 영역 내에 액정(50)이 봉입, 유지되어 있다.
실재(52) 형성 영역의 내측 영역에는, 차광성 재료로 이루어지는 주변 차단부(53)가 형성되어 있다. 실재(52)의 외측 영역에는, 데이터선 구동 회로(201) 및 실장 단자(202)가 TFT 어레이 기판(10)의 한 변을 따라 형성되어 있고, 이 한 변에 인접하는 두 변을 따라 주사선 구동 회로(204)가 형성되어 있다. TFT 어레이 기판(10)의 나머지 한 변에는, 화상 표시 영역의 양측에 설치된 주사선 구동 회로(204)의 사이를 접속하기 위한 복수의 배선(205)이 설치되어 있다. 또한, 대향 기판(20)의 코너부의 적어도 한 개소에는, TFT 어레이 기판(10)과 대향 기판(20)의 사이에서 전기적 도통을 얻기 위한 기판 간 도통재(206)가 배열 설치되어 있다.
또한, 데이터선 구동 회로(201) 및 주사선 구동 회로(204)를 TFT 어레이 기판(10) 위에 형성하는 대신에, 예를 들면 구동용 LSI가 실장된 TAB(Tape Automated Bonding) 기판과 TFT 어레이 기판(10)의 주변부에 형성된 단자군을 이방성 도전막 을 거쳐 전기적 및 기계적으로 접속해도 된다. 또한, 액정 표시 장치(100)에서는, 사용하는 액정(50)의 종류, 즉 TN(Twisted Nematic) 모드, C-TN법, VA 방식, IPS 방식 모드 등의 동작 모드나, 표준 백색 모드(normally white mode)/표준 흑색 모드(normally black mode) 별로, 위상차판, 편광판 등이 소정의 방향으로 배치되지 만, 여기서는 도시를 생략한다.
또한, 액정 표시 장치(100)를 컬러 표시용으로서 구성할 경우에는, 대향 기판(20)에서, TFT 어레이 기판(10)의 후술하는 각 화소 전극에 대향하는 영역에, 예를 들면 적(R), 녹(G), 청(B)의 컬러 필터를 그 보호막과 함께 형성한다.
이와 같은 구조를 갖는 액정 표시 장치(100)의 화상 표시 영역에서는, 도 12에 나타낸 바와 같이, 복수의 화소(100a)가 매트릭스 형상으로 구성되어 있는 동시에, 이들 화소(100a) 각각에는 화소 스위칭용의 TFT(스위칭 소자)(30)가 형성되어 있고, 화소 신호(S1, S2, …, Sn)를 공급하는 데이터선(6a)이 TFT(30)의 소스에 전기적으로 접속되어 있다. 데이터선(6a)에 기입하는 화소 신호(S1, S2, …, Sn)는 이 순서로 선(線) 순차로 공급해도 되고, 서로 인접하는 복수의 데이터선(6a)끼리에 대하여, 그룹마다 공급해도 된다. 또한, TFT(30)의 게이트에는 주사선(3a)이 전기적으로 접속되어 있어, 소정의 타이밍에, 주사선(3a)에 펄스적으로 주사 신호(G1, G2, …, Gm)를 이 순서로 선 순차로 인가하도록 구성되어 있다.
화소 전극(19)은 TFT(30)의 드레인에 전기적으로 접속되어 있어, 스위칭 소자인 TFT(30)를 일정 기간만 온 상태로 함으로써, 데이터선(6a)으로부터 공급되는 화소 신호(S1, S2, …, Sn)를 각 화소에 소정의 타이밍에 기입한다. 이와 같이 하여 화소 전극(19)을 통하여 액정에 기입된 소정 레벨의 화소 신호(S1, S2, …, Sn)는, 도 11에 나타낸 대향 기판(20)의 대향 전극(121)의 사이에서 일정 기간 유지된다. 또한, 유지된 화소 신호(S1, S2, …, Sn)가 누설되는 것을 막기 위하여, 화소 전극(19)과 대향 전극(121)의 사이에 형성되는 액정 용량과 병렬로 축적 용량(60) 이 부가되어 있다. 예를 들면, 화소 전극(19)의 전압은, 소스 전압이 인가된 시간보다도 3자리나 긴 시간만큼 축적 용량(60)에 의해 유지된다. 이에 의하여 전하의 유지 특성은 개선되어, 콘트라스트비가 높은 액정 표시 장치(100)를 실현할 수 있다.
도 13은 상기 뱅크 구조 및 패턴 형성 방법에 의해 형성된 화소를 구비하는 유기 EL 장치의 측단면도이다. 이하, 도 13을 참조하면서, 유기 EL 장치의 개략적인 구성을 설명한다.
도 13에서, 유기 EL 장치(전기 광학 장치)(401)는 기판(411), 회로 소자부(421), 화소 전극(431), 뱅크부(441), 발광 소자(451), 음극(461)(대향 전극), 및 밀봉용 기판(471)으로 구성된 유기 EL 소자(402)에, 플렉시블 기판(도시 생략)의 배선 및 구동 IC(도시 생략)를 접속한 것이다. 회로 소자부(421)는 능동 소자인 TFT(60)가 기판(411) 위에 형성되고, 복수의 화소 전극(431)이 회로 소자부(421) 위에 정렬하여 구성된 것이다. 그리고 TFT(60)를 구성하는 게이트 배선(61)이 상기 실시 형태의 배선 패턴의 형성 방법에 의해 형성되어 있다.
각 화소 전극(431) 사이에는 뱅크부(441)가 격자형으로 형성되어 있고, 뱅크부(441)에 의해 생긴 오목부 개구(444)에 발광 소자(451)가 형성되어 있다. 또한, 발광 소자(451)는 적색의 발광을 하는 소자와 녹색의 발광을 하는 소자와 청색의 발광을 하는 소자로 이루어져 있어, 이것에 의해 유기 EL 장치(401)는 풀 컬러 표시를 실현하는 것으로 되어 있다. 음극(461)은 뱅크부(441) 및 발광 소자(451)의 상부 전면에 형성되고, 음극(461) 위에는 밀봉용 기판(471)이 적층되어 있다.
유기 EL 소자를 포함하는 유기 EL 장치(401)의 제조 프로세스는 뱅크부(441)를 형성하는 뱅크부 형성 공정과, 발광 소자(451)를 적절히 형성하기 위한 플라스마 처리 공정과, 발광 소자(451)를 형성하는 발광 소자 형성 공정과, 음극(461)을 형성하는 대향 전극 형성 공정과, 밀봉용 기판(471)을 음극(461) 위에 적층하여 밀봉하는 밀봉 공정을 구비하고 있다.
발광 소자 형성 공정은 오목부 개구(444), 즉 화소 전극(431) 위에 정공 주입층(452) 및 발광층(453)을 형성함으로써 발광 소자(451)를 형성하는 것으로, 정공 주입층 형성 공정과 발광층 형성 공정을 구비하고 있다. 그리고 정공 주입층 형성 공정은 정공 주입층(452)을 형성하기 위한 액상체 재료를 각 화소 전극(431) 위에 토출하는 제1 토출 공정과, 토출된 액상체 재료를 건조시켜 정공 주입층(452)을 형성하는 제1 건조 공정을 갖고 있다. 또한, 발광층 형성 공정은 발광층(453)을 형성하기 위한 액상체 재료를 정공 주입층(452) 위에 토출하는 제2 토출 공정과, 토출된 액상체 재료를 건조시켜 발광층(453)을 형성하는 제2 건조 공정을 갖고 있다. 또한, 발광층(453)은 상기한 바와 같이, 적, 녹, 청의 3색에 대응하는 재료에 의해 3종류의 것이 형성되도록 되어 있고, 따라서 상기의 제2 토출 공정은 3종류의 재료를 각각 토출하기 위하여 3개의 공정으로 이루어져 있다.
이 발광 소자 형성 공정에 있어서, 정공 주입층 형성 공정에서의 제1 토출 공정과, 발광층 형성 공정에서의 제2 토출 공정에서 상기의 액적 토출 장치(IJ)를 사용할 수 있다. 따라서 미세한 막패턴을 가질 경우에도, 균일한 막패턴을 얻을 수 있다.
본 발명의 전기 광학 장치에 의하면, 고정밀도의 전기적 특성 등을 갖는 디바이스를 구비하므로, 품질이나 성능의 향상을 도모한 전기 광학 장치를 실현할 수 있다.
또한, 본 발명에 따른 전기 광학 장치로는, 상기 이외에 PDP(플라스마 디스플레이 패널)나, 기판 위에 형성된 소면적의 박막에, 막면에 평행하게 전류를 흐르게 함으로써, 전자 방출이 생기는 현상을 이용하는 표면 전도형 전자 방출 소자 등에도 적용할 수 있다.
(전자 기기)
다음에, 본 발명의 전자 기기의 구체적인 예에 관하여 설명한다.
도 14는 휴대 전화의 일례를 나타낸 사시도이다. 도 14에서, 600은 휴대 전화 본체(전자 기기)를 나타내고, 601은 상기 실시 형태의 액정 표시 장치를 구비한 액정 표시부를 나타내고 있다.
도 14에 나타낸 전자 기기는, 상기 실시 형태의 뱅크 구조를 갖는 패턴 형성 방법에 의해 형성된 액정 표시 장치를 구비한 것이므로, 높은 품질이나 성능이 얻어진다.
또한, 본 실시 형태의 전자 기기는 액정 장치를 구비하는 것으로 했지만, 유기 일렉트로루미네선스 표시 장치, 플라스마형 표시 장치 등, 다른 전기 광학 장치를 구비한 전자 기기로 할 수도 있다.
또한, 상기의 전자 기기 이외에도 여러 가지 전자 기기에 적용할 수 있다. 예를 들면, 액정 프로젝터, 멀티미디어 대응의 퍼스널 컴퓨터(PC) 및 엔지니어링· 워크스테이션(EWS), 소형 무선 호출기, 워드프로세서, 텔레비전, 뷰파인더형 또는 모니터 직시형의 비디오 테이프 리코더, 전자수첩, 전자 탁상 계산기, 카 내비게이션 장치, POS 단말, 터치 패널을 구비한 장치 등의 전자 기기에 적용할 수 있다.
이상, 첨부된 도면을 참조하면서 본 발명에 따른 적합한 실시 형태에 관하여 설명했지만, 본 발명은 이러한 예에 한정되지 않는 것은 말할 필요도 없다. 상기 예에서 나타낸 각 구성 부재의 모든 형상이나 조합 등은 일례이며, 본 발명의 주지로부터 벗어나지 않는 범위에서 설계 요구 등에 의거하여 여러 가지로 변경할 수 있다.
예를 들면, 상기 실시 형태에서는, 게이트 전극(41)이나 소스 전극(43), 드레인 전극(44)의 선단부에, 직사각형 윤곽의 모서리부를 결락시킨 결락부(41a, 43a, 44a)를 설치하는 구성으로 했지만, 이에 한정되지 않고, 예를 들면 기능액(L)의 유동 특성에 의거하여 결락시킨 형상으로 해도 된다. 예를 들면, 제2 패턴 형성 영역(56)에서의 측면(폭방향 양측에서 뱅크(34)와 접하는 면)의 친액성과, 바닥면인 기판(48) 표면의 친액성이 다른 경우에는, 측면과 접하는 기능액과 바닥면과 접하는 기능액에 의하여 유동 속도 분포가 생긴다. 그 때문에 이 유동 속도 분포에 따른 형상으로 결락부를 설정하는 것이 바람직하다.
구체적으로는, 측면의 친액성이 바닥면의 친액성보다도 작을 경우에는, 폭방향 중앙부의 유속이 측부에 대하여 커져 유동 방향 전방측이 돌출하기 때문에, 도 3에 나타낸 바와 같이, 모서리부를 결락시킨 형상이 바람직하지만, 반대로 측면의 친액성이 바닥면의 친액성보다도 클 경우에는 폭방향 중앙부의 유속이 측부에 대하 여 작아지는 속도 분포가 생겨, 양측이 중앙부보다도 유동 방향 전방측으로 돌출하는 윤곽이 되기 때문에, 도 15(a)에 나타낸 바와 같이, 폭방향 중앙부의 결락량이 양측부보다도 커지는 결락부(41c)를 형성하는 것이 바람직하다. 이 경우, 윤곽이 곡선으로 형성된 결락부(41c) 이외에, 도 15(b)에 나타낸 바와 같이, 윤곽이 직선 으로 형성된 결락부(41d)를 형성해도 된다.
본 발명은 소정의 기능을 확보하면서, 안정하게 패턴을 형성할 수 있는 막패턴 형성 방법, 및 이 방법으로 형성된 디바이스, 전기 광학 장치, 및 전자 기기를 제공할 수 있다.

Claims (9)

  1. 기능액을 기판 위에 배치하여 선형의 제1 막패턴과, 그 제1 막패턴보다 좁은 폭으로 기단부에서 상기 제1 막패턴에 접속되는 제2 막패턴을 형성하는 방법으로서,
    상기 제1 막패턴에 대응하는 제1 개구부 및 상기 제2 막패턴에 대응하는 제2 개구부를 갖는 격벽을 형성하는 공정과,
    상기 제1 개구부에 상기 기능액의 액적을 배치하고, 상기 기능액의 자기 유동(self flow)에 의해 그 기능액을 상기 제2 개구부에 배치하는 공정을 갖고,
    상기 제2 막패턴의 선단부는 직사각형 윤곽을 결락(缺落)시킨 형상의 결락부를 갖는 것을 특징으로 하는 막패턴 형성 방법.
  2. 제1항에 있어서,
    상기 결락부는 상기 기능액의 유동 특성에 의거하여 결락시킨 형상인 것을 특징으로 하는 막패턴 형성 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 결락부는 상기 제2 막패턴에서의 기능 영역의 외측에 형성되는 것을 특징으로 하는 막패턴 형성 방법.
  4. 제1항에 있어서,
    상기 제2 막패턴의 기단부는 선폭이 확경되는 확경부를 거쳐 상기 제1 막패턴에 접속되는 것을 특징으로 하는 막패턴 형성 방법.
  5. 기판 위에 선형의 제1 막패턴과, 그 제1 막패턴보다 좁은 폭으로 기단부에서 상기 제1 막패턴에 접속되는 제2 막패턴을 갖는 디바이스로서,
    상기 제2 막패턴의 선단부는 직사각형 윤곽을 결락시킨 결락부를 갖는 것을 특징으로 하는 디바이스.
  6. 제5항에 있어서,
    상기 결락부는 상기 제2 막패턴에서의 기능 영역의 외측에 형성되는 것을 특징으로 하는 디바이스.
  7. 제5항 또는 제6항에 있어서,
    상기 제2 막패턴의 기단부는 선폭이 확경되는 확경부를 거쳐 상기 제1 막패턴에 접속되는 것을 특징으로 하는 디바이스.
  8. 제5항에 기재된 디바이스를 구비하는 것을 특징으로 하는 전기 광학 장치.
  9. 제8항에 기재된 전기 광학 장치를 구비하는 것을 특징으로 하는 전자 기기.
KR1020060107565A 2005-11-04 2006-11-02 막패턴 형성 방법, 디바이스, 전기 광학 장치, 및 전자기기 KR100797593B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005320457A JP4670596B2 (ja) 2005-11-04 2005-11-04 膜パターン形成方法、デバイス、電気光学装置、及び電子機器
JPJP-P-2005-00320457 2005-11-04

Publications (2)

Publication Number Publication Date
KR20070048604A true KR20070048604A (ko) 2007-05-09
KR100797593B1 KR100797593B1 (ko) 2008-01-28

Family

ID=38054045

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060107565A KR100797593B1 (ko) 2005-11-04 2006-11-02 막패턴 형성 방법, 디바이스, 전기 광학 장치, 및 전자기기

Country Status (5)

Country Link
US (1) US7803515B2 (ko)
JP (1) JP4670596B2 (ko)
KR (1) KR100797593B1 (ko)
CN (1) CN1959954B (ko)
TW (1) TWI322464B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4297106B2 (ja) * 2005-02-23 2009-07-15 セイコーエプソン株式会社 膜パターンの形成方法及びデバイスの製造方法、電気光学装置及び電子機器
JP5333176B2 (ja) * 2009-11-26 2013-11-06 株式会社リコー 画像表示装置、画像表示装置の製造方法及び電子機器
KR101839605B1 (ko) * 2014-12-10 2018-03-16 주식회사 엘지화학 코팅 필름의 제조 방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4741045B2 (ja) 1998-03-25 2011-08-03 セイコーエプソン株式会社 電気回路、その製造方法および電気回路製造装置
JP2000216330A (ja) 1999-01-26 2000-08-04 Seiko Epson Corp 積層型半導体装置およびその製造方法
JP2004311957A (ja) * 2003-03-26 2004-11-04 Seiko Epson Corp デバイスとその製造方法及び電気光学装置並びに電子機器
JP2004351272A (ja) * 2003-05-27 2004-12-16 Seiko Epson Corp 薄膜パターンの形成方法及びデバイスの製造方法、電気光学装置及び電子機器
JP3788467B2 (ja) * 2003-05-28 2006-06-21 セイコーエプソン株式会社 パターン形成方法、デバイス及びデバイスの製造方法、電気光学装置、電子機器並びにアクティブマトリクス基板の製造方法
JP4192737B2 (ja) * 2003-07-15 2008-12-10 セイコーエプソン株式会社 層パターン製造方法、配線製造方法、電子機器の製造方法
JP2005128409A (ja) 2003-10-27 2005-05-19 Seiko Epson Corp フォトマスク、カラーフィルタ基板及びその製造方法、電気光学装置、並びに電子機器
KR101152201B1 (ko) 2003-11-14 2012-06-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치의 제조 방법
JP4712361B2 (ja) 2003-12-02 2011-06-29 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
JP2005286320A (ja) * 2004-03-04 2005-10-13 Semiconductor Energy Lab Co Ltd パターン形成方法、薄膜トランジスタ、表示装置及びそれらの作製方法、並びにテレビジョン装置
JP2006126692A (ja) 2004-11-01 2006-05-18 Seiko Epson Corp 薄膜パターン基板、デバイスの製造方法、及び電気光学装置、並びに電子機器

Also Published As

Publication number Publication date
JP2007129064A (ja) 2007-05-24
KR100797593B1 (ko) 2008-01-28
CN1959954B (zh) 2011-09-14
JP4670596B2 (ja) 2011-04-13
US20070117233A1 (en) 2007-05-24
TW200731364A (en) 2007-08-16
CN1959954A (zh) 2007-05-09
TWI322464B (en) 2010-03-21
US7803515B2 (en) 2010-09-28

Similar Documents

Publication Publication Date Title
JP3788467B2 (ja) パターン形成方法、デバイス及びデバイスの製造方法、電気光学装置、電子機器並びにアクティブマトリクス基板の製造方法
KR100726271B1 (ko) 패턴 형성 구조, 패턴 형성 방법, 디바이스 및 전기 광학장치, 전자 기기
KR100620880B1 (ko) 막패턴 형성 방법, 디바이스 및 디바이스의 제조 방법,전기 광학 장치, 전자 기기, 및 액티브 매트릭스 기판의제조 방법
KR100726272B1 (ko) 격벽 구조체, 격벽 구조체의 형성 방법, 디바이스, 전기 광학 장치 및 전자 기기
KR100766514B1 (ko) 뱅크 구조, 배선 패턴 형성 방법, 디바이스, 전기 광학장치, 및 전자 기기
JP4222390B2 (ja) パターンの形成方法、及び液晶表示装置の製造方法
KR100782493B1 (ko) 막 패턴의 형성 방법, 디바이스, 전기 광학 장치, 전자기기, 및 액티브 매트릭스 기판의 제조 방법
KR100805870B1 (ko) 뱅크 구조, 배선 패턴 형성 방법, 디바이스, 전기 광학장치, 및 전자 기기
KR100715298B1 (ko) 반도체 디바이스, 액정 표시 장치, 유기 ｅｌ장치, 플라즈마 디스플레이 장치, 이동 통신 단말기, 도전성 패턴의 제조 방법 및 반도체 디바이스의 제조 방법
JP2007027589A (ja) 膜パターンの形成方法、デバイス、電気光学装置、及び電子機器
JP4517583B2 (ja) 線パターン形成方法およびデバイスの製造方法
KR100797593B1 (ko) 막패턴 형성 방법, 디바이스, 전기 광학 장치, 및 전자기기
JP4075929B2 (ja) パターン形成方法
JP4042798B2 (ja) 配線パターンの形成方法及びデバイスの製造方法
JP2007027588A (ja) 膜パターンの形成方法、デバイス、電気光学装置、及び電子機器
JP2007288203A (ja) 薄膜トランジスタ
JP2007103760A (ja) 膜パターンの形成方法、デバイスの製造方法、デバイス、電気光学装置、及び電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121227

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131218

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee